KR20210075830A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20210075830A
KR20210075830A KR1020200084660A KR20200084660A KR20210075830A KR 20210075830 A KR20210075830 A KR 20210075830A KR 1020200084660 A KR1020200084660 A KR 1020200084660A KR 20200084660 A KR20200084660 A KR 20200084660A KR 20210075830 A KR20210075830 A KR 20210075830A
Authority
KR
South Korea
Prior art keywords
voltage
threshold voltage
sub
data
transistor
Prior art date
Application number
KR1020200084660A
Other languages
English (en)
Other versions
KR102375619B1 (ko
Inventor
신지 타카스기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20210075830A publication Critical patent/KR20210075830A/ko
Application granted granted Critical
Publication of KR102375619B1 publication Critical patent/KR102375619B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Abstract

본 발명의 과제는, 구동 트랜지스터의 검출 초기 상태에 있어서의 문턱 전압 검출을 가능하게 하는 한편 문턱 전압 검출값에 의한 보상을 가능하게 한 기술을 제공하는 것이다.
구동 트랜지스터의 문턱 전압 시프트량 추측값을 이용하여 기준 전압을 수정함으로써, 문턱 전압 검출을 가능하게 하는 기준 전압 수정부(예를 들면 서브 화소 기준 전압 수정부, 111)와, 검출된 문턱 전압 검출값을 이용하여 화상 데이터 전압을 수정하는 화상 데이터 전압 수정부(예를 들면 화상 데이터 전압 수정부, 113)를 구비하는 발광 표시 장치(100)로 한다.

Description

발광 표시 장치 {Light Emitting Display Device}
본 발명은 발광 표시 장치에 관한 것이다.
근년 안정적으로 고품질 표시가 가능한 발광 표시 장치가 요구되고 있다.
종래의 발광 표시 장치에서는, 열화에 의해 화소 회로 내에 설치된 구동 트랜지스터의 문턱 전압이 시프트되기 때문에 안정된 고품질 표시가 곤란하다.
그래서 발광 표시 장치의 서브 픽셀 내에서 구동 트랜지스터의 문턱 전압을 검출하고, 검출된 문턱 전압을 데이터 전압에 가산하여 전압을 보상하는 내부 보상 화소 회로가 제안되고 있다.
예를 들면 특허문헌 1에는, 기준 전압선에 일정 전압을 인가하고, 문턱 전압을 검출하는 기술이 개시되어 있다.
또한 내부 보상 화소 회로의 다른 예로서 특허문헌 2를 예시할 수 있다.
그러나 이와 같은 종래의 내부 보상 화소 회로에서는, 구동 트랜지스터의 문턱 전압 시프트가 진행되면, 검출 초기 상태에 있어서 구동 트랜지스터로 흐르는 전류가 부족하여, 문턱 전압 검출이 곤란해진다.
따라서 특허문헌 3에 개시된 기술에서는, 표시할 화상 데이터의 누적으로부터 추정한 문턱 전압의 시프트량을 추측하고, 이 추측값을 바탕으로 보상을 수행하는 데이터 카운팅 방식이 이용되고 있다.
특허문헌 1: 일본특허공개공보 2011-242767 호 특허문헌 2: 한국특허공개공보 제10-2014-0116702 호 특허문헌 3: 미국특허 제9349317호 명세서
그러나 데이터 카운팅 방식에 의한 문턱 전압의 추측값은, 문턱 전압의 검출값보다 정밀도가 낮다.
본 발명은 상기를 감안하여, 구동 트랜지스터의 검출 초기 상태에 있어서의 문턱 전압 검출을 가능하게 하는 한편 문턱 전압 검출값에 의한 보상을 가능하게 한 기술을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성할 본 발명은, 구동 트랜지스터의 문턱 전압 시프트량의 추측값을 이용하여 기준 전압을 수정함으로써, 문턱 전압 검출을 가능하게 하는 기준 전압 수정부와, 검출된 문턱 전압의 검출값을 이용하여 화상 데이터 전압을 수정하는 화상 데이터 전압 수정부를 구비한 발광 표시 장치이다.
본 발명의 일 측면은, 각 서브 화소에 포함되는 구동 트랜지스터의 문턱 전압을 검출 가능하게 구성된 화소 회로가 매트릭스상으로 배치되어 구성된 발광 표시 장치로서, 데이터 카운팅 방식에 의해 상기 구동 트랜지스터의 문턱 전압을 추측하여, 문턱 전압 추측값을 생성하는 문턱 전압 추측부와, 상기 구동 트랜지스터의 상기 문턱 전압 추측값을 바탕으로 상기 문턱 전압을 검출할 때의 기준 전압을 수정하여 기준 전압 수정값을 생성하는 기준 전압 수정부와, 표시되는 화상 데이터를 바탕으로 한 데이터 전압에, 상기 문턱 전압의 검출값인 문턱 전압 검출값을 가산함으로써 화상 데이터 전압을 수정하여 화상 데이터 전압 수정값을 생성하는 화상 데이터 전압 수정부와, 상기 데이터 전압의 함수로 표현되는 열화 데이터를 누적해 감으로써 누적 열화를 계산하는 누적 열화 계산부를 구비한 발광 표시 장치이다.
상기 구성의 본 발명에 있어서, 상기 문턱 전압 추측부는, 각 서브 화소의 구동 트랜지스터의 문턱 전압을 추측하고, 상기 누적 열화 계산부는, 각 서브 화소의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산할 수 있다.
또는 상기 구성의 본 발명에 있어서, 상기 문턱 전압 추측부는, 매트릭스상으로 배치된 전체 서브 화소의 구동 트랜지스터의 문턱 전압 평균을 추측하고, 상기 누적 열화 계산부는, 매트릭스상으로 배치된 전체 서브 화소의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산할 수 있다.
상기 구성의 본 발명에 있어서, 상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상은, 동시에 수행해도 되고, 다른 타이밍으로 수행해도 된다.
또는 본 발명의 다른 일 측면은, 매트릭스상으로 배치되고, 구동 트랜지스터를 포함하는 전압 보상 화소 회로 및 상기 전압 보상 화소 회로에 의해 발광이 제어되는 발광 소자를 포함하는 복수의 서브 화소와, 타이밍 동기 신호 및 데이터 전류를 바탕으로, 상기 복수의 서브 화소에 접속된 데이터선 구동 회로 및 게이트선 구동 회로에 제어 신호를 출력하는 타이밍 컨트롤러와, 복수의 상기 서브 화소 각각의 열화 데이터 또는 복수의 상기 서브 화소의 평균 열화 데이터를 기억하는 기억부를 구비하며, 상기 타이밍 컨트롤러는, 데이터 카운팅 방식에 의해 추측된 상기 구동 트랜지스터의 문턱 전압 시프트량의 추측값을 이용하여 기준 전압을 수정함으로써 상기 문턱 전압 검출을 가능하게 하는 한편 검출된 문턱 전압의 검출값을 이용하여 화상 데이터 전압을 수정하는 발광 표시 장치이다.
상기 구성의 본 발명에 있어서, 상기 타이밍 컨트롤러는, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하고, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 문턱 전압을 추측할 수 있다.
상기 구성의 본 발명에 있어서, 상기 타이밍 컨트롤러는, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하고, 복수의 상기 서브 화소의 구동 트랜지스터의 문턱 전압 평균을 추측할 수 있다.
상기 구성의 본 발명에 있어서도, 상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상은, 동시에 수행해도 되고, 다른 타이밍으로 수행해도 된다.
본 발명에 의하면, 구동 트랜지스터의 검출 초기 상태에 있어서의 문턱 전압 검출이 가능해지는 한편 문턱 전압 검출값에 의한 보상이 가능해진다.
도 1은, 실시형태 1에 따른 발광 표시 장치의 전체 구성을 도시한 블록도이다.
도 2는, 도 1에 도시된 발광 표시 장치가 구비한 타이밍 컨트롤러, 기억부 및 서브 화소의 구성을 도시한 도면이다.
도 3은, 도 2에 도시된 서브 화소를 도시한 화소 회로도이다.
도 4는, 도 3에 도시된 화소 회로의 타이밍 차트이다.
도 5는, 도 2에 도시된 화소를 도시한 다른 화소 회로도이다.
도 6은, 도 5에 도시된 화소 회로의 타이밍 차트이다.
도 7(A)는, 실시형태 1에 있어서, 참조 전압 Vref=Vth+1V일 때 검출 전압의 시간적 변화를 도시한 도면이고, 도 7(B)는, 실시형태 1에 있어서, 참조 전압 Vref=Vth+3V일 때 검출 전압의 시간적 변화를 도시한 도면이다.
도 8(A)는, 실시형태 1에 있어서, 참조 전압 Vref=Vth+1V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이고, 도 8(B)는, 실시형태 1에 있어서, 참조 전압 Vref=Vth+3V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 9(A)는, 비교예에 있어서, 참조 전압 Vref=3V일 때 검출 전압의 시간적 변화를 도시한 도면이고, 도 9(B)는, 비교예에 있어서, 참조 전압 Vref=5V일 때 검출 전압의 시간적 변화를 도시한 도면이다.
도 10(A)는, 비교예에 있어서, 참조 전압 Vref=3V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이고, 도 10(B)는, 비교예에 있어서, 참조 전압 Vref=5V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 11은, 실시형태 2에 따른 발광 표시 장치가 구비한 타이밍 컨트롤러, 기억부 및 각 서브 화소의 구성을 도시한 도면이다.
도 12는, 실시형태 3에 따른 발광 표시 장치가 구비한 타이밍 컨트롤러, 기억부 및 각 서브 화소의 구성을 도시한 도면이다.
이하, 첨부 도면을 참조하여 본 발명을 실시하기 위한 형태에 대하여 설명한다.
단, 본 발명은, 이하의 실시형태의 기재에 의해 한정 해석되는 것은 아니다.
<실시형태 1>
도 1은, 본 실시형태에 따른 발광 표시 장치(100)의 전체 구성을 도시한 블록도이다.
도 1에 도시한 발광 표시 장치(100)는, 타이밍 컨트롤러(110)와 데이터선 구동 회로(120), 게이트선 구동 회로(130), 기억부(140), 매트릭스상으로 배치된 복수의 서브 화소(200)를 구비한다.
타이밍 컨르롤러(110)는, 타이밍 동기 신호(TSS) 및 데이터 전류(Idata)를 바탕으로, 데이터선 구동 회로(120) 및 게이트선 구동 회로(130)에 제어 신호를 출력함으로써 이들을 구동한다.
여기서 타이밍 동기 신호(TSS)에는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 및 클럭 신호 등이 포함된다.
데이터선 구동 회로(120)는, 타이밍 컨트롤러(110)로부터의 제어 신호를 바탕으로, 접속된 n개의 데이터 신호선(D1 ~ Dn) 및 머지 신호선(MS1 ~ MSn)에 신호를 출력하여 구동하고, 초기화 전압선(Ini1 ~ Inin)에 초기화 전압(Vini)을 공급하며, 기준 전압선(Ref)에 기준 전압(Vref)을 공급하는 구동 회로이다.
여기서 n은 자연수이다.
게이트선 구동 회로(130)는, 타이밍 컨트롤러(110)로부터의 제어 신호를 바탕으로, 고전위 전압선(Vdd), 접속된 m개의 게이트 신호선인 스캔 신호선(SS1 ~ SSm) 및 리셋 신호선(RS1 ~ RSm)에 신호를 출력하여 구동하는 구동 회로이다.
여기서 m은 자연수이다.
기억부(140)는, 적어도 각 서브 화소 또는 패널 내 전체 서브 화소의 평균 열화 데이터를 기억한다.
또한 발광 표시 장치(100)에는 데이터 신호선, 머지 신호선, 초기화 전압선, 기준 전압선, 고전위 전압선, 스캔 신호선 및 리셋 신호선에 의해 규정되는 서브 화소(P)가 매트릭스 상으로 배치되어 있다.
복수의 서브 화소(200)의 각각은, 발광 소자와, 상기 발광 소자를 발광시키기 위한 픽셀 회로를 포함한다.
상기 발광 소자는, 픽셀 회로 내에 포함되는 구동 트랜지스터를 통해서 고전위 전압(Vdd)의 전력선으로부터 저전위 전압(Vss)의 전력선으로 흐르는 전류에 따라서 발광한다.
도 2는, 도 1에 도시한 발광 표시 장치(100)가 구비한 타이밍 컨트롤러(110), 기억부(140) 및 서브 화소(200)의 구성을 도시한 도면이다.
도 2에 도시한 타이밍 컨트롤러(110)는, 서브 화소 기준 전압 수정부(111)와, 서브 화소 문턱 전압 추측부(112), 화상 데이터 전압 수정부(113), 서브 화소 누적 열화 계산부(114)를 구비한다.
서브 화소 기준 전압 수정부(111)는, 각 서브 화소에 있어서, 기준 전압에 구동 트랜지스터의 문턱 전압 검출값(Vthd)을 가산함으로써 기준 전압을 수정한다.
서브 화소 문턱 전압 추측부(112)는, 각 서브 화소에 있어서, 구동 트랜지스터의 문턱 전압을 추측함으로써 문턱 전압 추측값(Vthe)을 생성한다.
여기서, 서브 화소 문턱 전압 추측부(112)는, 기억부(140)로부터 취득한 서브 화소 열화 데이터를 바탕으로 각 서브 화소의 열화 상태인 문턱 전압의 시프트량을 추측하고, 이를 바탕으로 문턱 전압 추측값(Vthe)을 생성한다.
화상 데이터 전압 수정부(113)는, 화상 데이터를 바탕으로 한 데이터 전압(Vdata)에, 문턱 전압 검출값(Vthd)을 가산함으로써 화상 데이터 전압을 수정한다.
서브 화소 누적 열화 계산부(114)는, 각 서브 화소에 있어서, 데이터 전압(Vdata)의 함수 f(Vdata)를 열화 데이터에 가산해 감으로써 서브 화소의 누적 열화를 계산한다.
도 2에 도시된 기억부(140)는, 서브 화소 열화 데이터 기억부(141)를 구비한다.
서브 화소 열화 데이터 기억부(141)는, 각 서브 화소에 있어서의 열화 데이터를 기억한다.
도 2에 도시된 서브 화소(200)는, 구동 트랜지스터를 포함하는 전압 보상 화소 회로(210)와, 발광 소자(220)를 구비한다.
전압 보상 화소 회로(210)는, 문턱 전압 검출부(211)와 문턱 전압 보상부(212)를 구비한다.
문턱 전압 검출부(211)는, 각 서브 화소에 있어서의 구동 트랜지스터의 문턱 전압을 검출함으로써 문턱 전압 검출값(Vthd)을 생성한다.
문턱 전압 보상부(212)는, 데이터 전압(Vdata)에, 각 서브 화소에 있어서의 구동 트랜지스터의 문턱 전압 검출값(Vthd)을 가산함으로써 데이터 전압의 보상을 수행한다.
발광 소자(220)는, 각 화소의 구동 트랜지스터에 접속된 애노드와, 저전위 전압선(Vss)에 접속된 캐소드, 애노드와 캐소드 사이의 발광층을 구비한다.
발광층은, 캐소드와 애노드 사이에 순차적으로 적층된 전자 주입층, 전자 수송층, 유기 발광층, 정공 수송층 및 정공 주입층을 구비한다.
발광 소자(220)는, 애노드와 캐소드 사이에 순방향 바이어스가 인가되면, 캐소드로부터의 전자가 전자 주입층 및 전자 수송층을 경유해서 유기 발광층에 공급되고, 애노드로부터의 정공이 정공 주입층 및 정공 수송층을 경유해서 유기 발광층에 공급된다.
유기 발광층에서는, 공급된 전자와 정공의 재결합에 의해, 전류 밀도에 비례한 휘도로 형광물 또는 인광물이 발광한다.
한편 발광 소자(220)는, 역방향 바이어스가 인가되면, 전하를 축적하는 용량 소자로서 기능한다.
도 3은, 도 2에 도시된 서브 화소(200)를 도시한 화소 회로도이다.
도 3에 도시된 화소 회로도는, 특허문헌 1에 개시된 것과 등가이지만, 이하에 설명하는 것과 같이 해당 화소 회로에 대해서 본 발명을 적용 가능하다.
도 3에 도시된 화소(200)에는, N형 TFT(Thin Film Transistor)인 트랜지스터(301, 302, 303, 304, 305, 306)와 용량 소자(307, 308), 발광 소자(309)가 설치되어 있다.
여기서 트랜지스터(301)는 기준 TFT이고, 트랜지스터(302)는 데이터 TFT이고, 트랜지스터(303)는 구동 TFT이며, 트랜지스터(304)는 머지 TFT이고, 트랜지스터(305) 및 트랜지스터(306)는 리셋 TFT이다.
또한 용량 소자(307)는, 스토리지 캐패시터이다.
발광 소자(309)는, 도 2에 도시된 발광 소자(220)에 대응된다.
또한 도 3에는, 기준 전압선(Ref)과 제 n 데이터 신호선(Dn), 제 m 스캔 신호선(SSm), 제 n 머지 신호선(MSn), 제 m 리셋 신호선(RSm), 고전위 전압선(Vdd), 저전위 전압선(Vss), 초기화 전압선(Inin)이 도시되어 있다.
여기서, 제 m 리셋 신호선(RSm)은, 제 m-1 스캔 신호선(SSm-1)으로 대체 가능하다.
이 때 트랜지스터(305) 및 트랜지스터(306)는, 초기화 기간에 있어서, 제 m-1 스캔 신호선(SSm-1)의 신호에 따라서 스위칭이 가능하다.
또한 제 n 머지 신호선(MSn)은, 제 m 스캔 신호선(SSm)과 상반되는 극성을 가지는 신호를 공급한다.
또한 고전위 전압을 공급하는 고전위 전압선(Vdd)과, 고전위 전압선(Vdd)보다 낮은 저전위 전압을 공급하는 저전위 전압선(Vss), 고전위 전압선(Vdd)보다 낮은 동시에 또한 저전위 전압선(Vss) 이상인 기준 전압을 공급하는 기준 전압선(Ref)은 고정 전위로 되어 있다.
여기서 기준 전압선(Ref)은, 저전위 전압선(Vss)으로 대체 가능하다.
또한 초기화 전압선(Inin)은, 제 n-1 머지 신호선(MSn-1)으로 대체 가능하다.
이 때 초기화 기간에 있어서, 제 n-1 머지 신호선(MSn-1)에 의해 게이트 오프 전압(Voff)이 공급 가능하다.
또한 초기화 전압선(Inin)의 전압은, 저전위 전압선(Vss)보다 낮은 전압으로 한다.
또한 도 3에는 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)가 도시되어 있다.
제 1 노드(N1)는, 트랜지스터(301)의 소스 드레인의 일방과, 트랜지스터(303)의 게이트, 트랜지스터(304)의 소스 드레인의 일방, 트랜지스터(305)의 소스 드레인의 일방에 접속되어 있다.
제 2 노드(N2)는, 트랜지스터(302)의 소스 드레인의 타방과, 트랜지스터(304)의 소스 드레인의 타방, 용량 소자(307)의 일방 전극에 접속되어 있다.
제 3 노드(N3)는, 트랜지스터(303)의 소스 드레인의 일방과, 트랜지스터(305)의 소스 드레인의 타방, 트랜지스터(306)의 소스 드레인의 일방, 용량 소자(307)의 타방 전극, 용량 소자(308)의 일방 전극, 발광 소자(309)의 일방 전극에 접속되어 있다.
트랜지스터(301)의 게이트는 제 m 스캔 신호선(SSm)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 기준 전압선(Ref)에 접속되어 있다.
트랜지스터(301)는, 제 m 스캔 신호선(SSm)의 신호에 따라서 프로그램 기간에, 제 1 노드(N1)에 기준 전압 수정값(Vref+Vthe)을 공급한다.
또한 기준 전압 수정값(Vref+Vthe)은, 서브 화소 기준 전압 수정부(111)에 의해 얻어진다.
트랜지스터(302)의 게이트는 제 m 스캔 신호선(SSm)에 접속되고, 소스 드레인의 일방은 제 n 데이터 신호선(Dn)에 접속되며, 소스 드레인의 타방은 제 2 노드(N2)에 접속되어 있다.
트랜지스터(302)는, 제 m 스캔 신호선(SSm)의 신호에 따라서 프로그램 기간에, 제 2 노드(N2)에 데이터 전압 수정값(Vdata+Vthd)을 공급한다.
또한 데이터 전압 수정값(Vdata+Vthd)은, 화상 데이터 전압 수정부(113)에 의해 얻어진다.
트랜지스터(303)의 게이트는 제 1 노드(N1)에 접속되고, 소스 드레인의 일방은 제 3 노드(N3)에 접속되며, 소스 드레인의 타방은 고전위 전압선(Vdd)에 접속되어 있다.
트랜지스터(303)는, 제 1 노드(N1)에 공급된 전압에 따라서 고전위 전압선(Vdd)으로부터 제 3 노드(N3)를 경유해서 발광 소자(309)에 공급되는 전류를 제어하고, 발광 소자(309)를 구동한다.
트랜지스터(304)의 게이트는 제 n 머지 신호선(MSn)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 제 2 노드(N2)에 접속되어 있다.
트랜지스터(304)는, 제 n 머지 신호선(MSn)의 신호에 따라서 초기화 기간 및 발광 기간에, 제 1 노드(N1)와 제 2 노드(N2)를 접속시킨다.
트랜지스터(305)의 게이트는 제 m 리셋 신호선(RSm)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 제 3 노드(N3)에 접속되어 있다.
트랜지스터(306)의 게이트는 제 m 리셋 신호선(RSm)에 접속되고, 소스 드레인의 일방은 제 3 노드(N3)에 접속되며, 소스 드레인의 타방은 초기화 전압선(Inin)에 접속되어 있다.
트랜지스터(305) 및 트랜지스터(306)는, 제 m 리셋 신호선(RSm)의 신호에 따라서 초기화 기간에, 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)의 각각을 초기화 전압선(Inin)의 전압으로 한다.
용량 소자(307)의 일방 전극은 제 2 노드(N2)에 접속되고, 타방 전극은 제 3 노드(N3)에 접속되어 있다.
용량 소자(308) 및 발광 소자(309)의 애노드는 제 3 노드(N3)에 접속되고, 캐소드는 저전위 전압선(Vss)에 접속되어 있다.
또한 용량 소자(308)는, 역바이어스일 때 발광 소자(309)가 용량으로서 기능하는 것을 나타내는 것이다.
도 4는, 도 3에 도시된 화소 회로의 타이밍 차트이다.
도 3에 도시된 화소 회로는, 도 4에 도시한 것과 같이 초기화 기간, 프로그램 기간 및 발광 기간으로, 순차적으로 구동된다.
초기화 기간은, 트랜지스터(304), 트랜지스터(305) 및 트랜지스터(306)의 액티브 구동에 의해, 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3) 각각이 초기화 전압(Vini)이 되는 기간이다.
프로그램 기간은, 트랜지스터(301), 트랜지스터(302) 및 트랜지스터(303)의 액티브 구동에 의해, 트랜지스터(303)의 문턱 전압을 검출하는 한편 문턱 전압이 보상된 데이터 전압(Vdata+Vthd)에 대응되는 전압이, 용량 소자(307)에 기억되는 기간이다.
발광 기간은, 트랜지스터(303) 및 트랜지스터(304)의 액티브 구동에 의해, 용량 소자(307)로부터 공급되는 전압에 따라서, 트랜지스터(303)가 발광 소자(309)를 발광시키는 기간이다.
<초기화 기간>
제 m 리셋 신호선(RSm)에는 리셋 신호의 게이트 온 전압(Von)이 공급되고, 제 n 머지 신호선(MSn)에는 머지 신호(MSn)의 게이트 온 전압(Von)이 공급되며, 제 m 스캔 신호선(SSm)에는 스캔 신호(SSm)의 게이트 오프 전압(Voff)이 공급된다.
이로써 게이트 온 전압(Von)에 따라서 트랜지스터(304), 트랜지스터(305) 및 트랜지스터(306)가 온 상태가 된다.
한편 게이트 오프 전압(Voff)에 따라서 트랜지스터(301) 및 트랜지스터(302)는 오프 상태가 되고, 제 1 노드(N1)에 공급된 초기화 전압선(Inin)의 전압에 의해 트랜지스터(303)도 오프 상태가 된다.
따라서 초기화 전압선(Inin)의 전압이, 온 상태인 트랜지스터(304), 트랜지스터(305) 및 트랜지스터(306)를 경유해서 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)에 공급됨으로써, 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)는, 초기화 전압선(Inin)의 전압으로 초기화되게 된다.
초기화 전압선(Inin)의 전압으로서는, 저전위 전압(Vss)보다 낮은 전압이 공급된다.
예를 들면 초기화 전압선(Inin)으로서 제 n-1 머지 신호선(MSn-1)을 사용하면, 초기화 전압으로서 제 n-1 머지 신호선(MSn-1)의 게이트 오프 전압(Voff)을 공급할 수 있다.
그 결과 제 3 노드(N3)에는 저전위 전압(Vss)보다 낮은 초기화 전압선(Inin)의 전압이 공급되고, 발광 소자(309)에는 부 바이어스가 인가되기 때문에 발광 소자(309)는 발광하지 않고, 용량 소자(308) 및 발광 소자(309)에는 전하가 축적된다.
또한 제 m 리셋 신호선(RSm)으로서는, 초기화 기간에 있어서, 게이트 온 전압(Von)을 공급하는 제 m-1 스캔 신호선(SSm-1)을 사용할 수 있다.
한편 초기화 기간에 있어서 발광 소자(309)의 여분의 발광을 방지하기 위해서 제 m 리셋 신호선(RSm)에 게이트 온 전압(Von)이 공급되는 리셋 신호(RSm)의 액티브 기간은, 로우 상태의 초기화 전압이 공급되는 기간 내에서 짧게 설정된다.
즉, 제 m-1 스캔 신호선(SSm-1)에 게이트 온 전압(Von)이 공급되는 제 n-1 스캔 신호의 액티브 기간이, 제 n-1 머지 신호선(MSn-1)에 게이트 오프 전압(Voff)이 공급되는 제 n-1 머지 신호의 비액티브 기간 내에서 해당 비액티브 기간보다 짧게 설정된다.
<프로그램 기간>
프로그램 기간에는 트랜지스터(301), 트랜지스터(302) 및 트랜지스터(303)가 온 상태가 되고, 발광 소자(309)가 용량 소자(308)로서 기능함으로써 트랜지스터(303)의 문턱 전압이 검출된다.
동시에 용량 소자(307)에는, 문턱 전압이 보상된 데이터 전압(Vdata+Vthd)에 대응되는 전압이 기억된다.
그렇기 때문에 제 m 스캔 신호선(SSm)에는 제 n 스캔 신호의 게이트 온 전압(Von)이 공급되고, 제 n 머지 신호선(MSn)에는 제 n 머지 신호의 게이트 오프 전압(Voff)이 공급되며, 제 m 리셋 신호선(RSm)에는 제 n 리셋 신호의 게이트 오프 전압(Voff)이 공급된다.
이로써 게이트 온 전압(Von)에 따라서 트랜지스터(301) 및 트랜지스터(302)가 온 상태가 되고, 제 1 노드(N1)에 공급된 기준 전압 수정값(Vref+Vthe)에 의해 트랜지스터(303)도, 소스 드레인 전류가 충분히 작아질 때까지 온 상태가 되며, 게이트 오프 전압(Voff)에 의해 트랜지스터(304), 트랜지스터(305) 및 트랜지스터(306)가 오프 상태가 된다.
또한 온 상태인 트랜지스터(302)를 경유해서 데이터 전압 수정값(Vdata+Vthd)이 공급되면, 제 2 노드(N2)의 전압은, 게이트 오프 전압(Voff)의 초기화 전압선(Inin)의 전압으로부터 Vdata+Vthd로 변동되고, 제 2 노드(N2)의 전압 변동분에 비례해서 제 3 노드(N3)의 전압도 변동된다.
여기서 제 3 노드(N3)의 전압은, 저전위 전압(Vss)보다 낮으므로, 발광 소자(309)는 부 바이어스 인가에 의해 용량 소자(308)로서 기능한다.
용량 소자(308)로서 사용되는 발광 소자(309)는, 제 3 노드(N3)의 전위가 기준 전압(Vref)으로부터 트랜지스터(303)의 문턱 전압을 감산한 값이 될 때까지 즉, 트랜지스터(303)의 소스 드레인 전류(Ids)가 충분히 작아질 때까지 트랜지스터(303)를 경유해서 전하를 축적한다.
이로써 제 3 노드(N3)에서는, 기준 전압으로부터 문턱 전압을 뺀 전압값(Vref-Vthd), 즉 트랜지스터(303)의 문턱 전압이 검출 가능하다.
특히 발광 소자(309)를 용량 소자(308)로서 기능시켜서 문턱 전압을 검출하므로, 마이너스 문턱 전압도 정확히 검출 가능하다.
그 결과, 용량 소자(307)는, 온 상태인 트랜지스터(302)를 경유해서 공급된 데이터 전압(Vdata)과 제 3 노드(N3)에 공급된 전압의 차분을 기억함으로써, 문턱 전압이 보상된 데이터 전압에 따른 전압을 기억한다.
한편 제 m 스캔 신호선(SSm)에 공급되는 제 n 스캔 신호의 액티브 기간은, 제 n 머지 신호선(MSn)에 공급되는 제 n 머지 신호의 비액티브 기간보다 짧게 설정된다.
제 m 리셋 신호선(RSm)으로서는, 프로그램 기간에 게이트 오프 전압(Voff)의 제 m-1 스캔 신호를 공급하는 제 m-1 스캔 신호선(SSm-1)을 사용할 수 있다.
<발광 기간>
발광 기간에는, 트랜지스터(304)가 온 상태가 되고, 용량 소자(307)의 전압에 따라서 트랜지스터(303)가 발광 소자(309)를 발광시킨다.
그렇기 때문에 제 n 머지 신호선(MSn)에는 제 n 머지 신호의 게이트 온 전압(Von)이 공급되고, 제 m 리셋 신호선(RSm)에는 제 n 리셋 신호의 게이트 오프 전압(Voff)이 공급되며, 제 m 스캔 신호선(SSm)에는 제 n 스캔 신호의 게이트 오프 전압(Voff)이 공급된다.
이로써 게이트 온 전압(Von)에 따라서 트랜지스터(304)가 온 상태가 됨으로써 제 1 노드(N1)와 제 2 노드(N2)가 접속되고, 게이트 오프 전압(Voff)에 따라서 트랜지스터(301), 트랜지스터(302), 트랜지스터(305) 및 트랜지스터(306)가 오프 상태가 된다.
또한 트랜지스터(303)는, 트랜지스터(304)를 경유해서 제 1 노드(N1)에 공급된 용량 소자(307)의 전압에 따라서 고전위 전압선(Vdd)으로부터 발광 소자(309)에 공급되는 출력 전류(Ids)를 제어하고 발광 소자(309)를 발광시킨다.
발광 소자(309)는, 트랜지스터(303)의 출력 전류(Ids)의 밀도에 비례한 휘도로 발광한다.
이상에서 N형 TFT를 사용한 화소 회로에 대하여 설명했지만, 본 발명은 여기에 한정되는 것은 아니며, P형 TFT를 사용한 다른 화소 회로에도 적용 가능하다.
도 5는, 도 2에 도시된 화소(200)를 도시한 다른 화소 회로도이다.
또한 도 5에 도시된 화소 회로도는, 특허문헌 2에 개시된 것과 등가이지만, 이하에 설명하는 것과 같이 해당 화소 회로에 대해서도 본 발명을 적용 가능하다.
도 5에 도시된 화소(200)에는, P형 TFT인 트랜지스터(401, 402, 403, 404)와 용량 소자(405, 406), 발광 소자(407)가 설치되어 있다.
여기서, 트랜지스터(403)가 구동 TFT이다.
발광 소자(407)는, 도 2에 도시된 발광 소자(220)에 대응된다.
또한 도 5에는 데이터 신호선(Dn)과 스캔 신호선(SSm), 도 3에 도시된 머지 신호선(MSn)을 대신하여 설치된 발광 신호선(EMn)과 고전위 전압선(Vdd), 저전위 전압선(Vss), 초기화 전압선(Inin)이 도시되어 있다.
또한 도 5에는 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)가 도시되어 있다.
제 1 노드(N1)는, 트랜지스터(401)의 소스 드레인의 일방과 트랜지스터(402)의 소스 드레인의 일방, 트랜지스터(403)의 게이트, 용량 소자(406)의 일방 전극에 접속되어 있다.
제 2 노드(N2)는, 트랜지스터(402)의 소스 드레인의 타방과 트랜지스터(403)의 소스 드레인의 일방, 발광 소자(407)의 애노드에 접속되어 있다.
제 3 노드(N3)는, 용량 소자(405)의 일방 전극과 용량 소자(406)의 타방 전극, 트랜지스터(403)의 소스 드레인의 타방, 트랜지스터(404)의 소스 드레인의 일방에 접속되어 있다.
트랜지스터(401)의 게이트는 스캔 신호선(SSm)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 데이터 신호선(Dn)에 접속되어 있다.
트랜지스터(401)는, 스캔 신호선(SSm)의 스캔 신호에 따라서 온 상태가 되고, 데이터 신호선(Dn)과 제 1 노드(N1)를 서로 접속한다.
트랜지스터(402)의 게이트는 초기화 전압선(Inin)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 제 2 노드(N2)에 접속되어 있다.
트랜지스터(402)는, 초기화 전압선(Inin)의 초기화 신호에 따라서 온 상태가 되고, 제 1 노드(N1)와 제 2 노드(N2)를 서로 접속한다.
트랜지스터(403)의 게이트는 제 1 노드(N1)에 접속되고, 소스 드레인의 일방은 제 2 노드(N2)에 접속되며, 소스 드레인의 타방은 제 3 노드(N3)에 접속되어 있다.
트랜지스터(403)는, 발광 신호선(EMn)의 발광 신호에 따라서 온 상태가 되고, 고전위 전압선(Vdd)과 제 3 노드(N3)를 접속한다.
트랜지스터(404)의 게이트는 발광 신호선(EMn)에 접속되고, 소스 드레인의 일방은 제 3 노드(N3)에 접속되며, 소스 드레인의 타방은 고전위 전압선(Vdd)에 접속되어 있다.
용량 소자(405)의 일방 전극은 제 3 노드(N3)에 접속되고, 타방 전극은 고전위 전압선(Vdd)에 접속되어 있다.
용량 소자(405)는, 제 3 노드(N3)의 전압을 안정한 것으로 한다.
용량 소자(406)의 일방 전극은 제 1 노드(N1)에 접속되고, 타방 전극은 제 3 노드(N3)에 접속되어 있다.
발광 소자(407)의 애노드는 제 2 노드(N2)에 접속되고, 캐소드는 저전위 전압선(Vss)에 접속되어 있다.
도 6은, 도 5에 도시된 화소 회로의 타이밍 차트이다.
도 5에 도시된 화소 회로는, 도 6에 도시한 것과 같이 초기화(Initial) 및 샘플링(sampling) 기간, 쓰기(writing) 기간 및 발광(emission) 기간으로 순차적으로 구동된다.
<초기화 기간>
초기화 기간에 있어서는, 데이터 신호선(Dn)에는 고전위 전압인 기준 전압 수정값(Vref+Vthe)이 공급되고, 스캔 신호선(SSm)에는 저전위 전압인 VGL이 공급되며, 초기화 전압선(Inin)에는 저전압인 VGL이 공급되고, 발광 신호선(EMn)에는 고전압인 VGH가 공급된다.
이로써 트랜지스터(401) 및 트랜지스터(402)는 온 상태가 되고, 트랜지스터(404)는 오프 상태가 된다.
따라서 기준 전압 수정값(Vref+Vthe)이, 온 상태인 트랜지스터(401) 및 트랜지스터(402)를 경유해서 제 1 노드(N1) 및 제 2 노드(N2)에 공급됨으로써, 제 1 노드(N1) 및 제 2 노드(N2)는, 기준 전압 수정값(Vref+Vthe)으로 초기화된다.
또한 제 3 노드(N3)의 전압이 기준 전압 수정값(Vref+Vthe)이 되면, 트랜지스터(403)가 오프 상태가 되고 제 3 노드(N3)의 방전이 정지된다.
이 때 제 3 노드(N3)의 전압은, 용량 소자(405) 및 용량 소자(406)에 보존된다.
<쓰기 기간>
쓰기 기간에 있어서는, 데이터 신호선(Dn)에는 저전위 전압인 데이터 전압 수정값(Vdata+Vthd)이 공급되고, 스캔 신호선(SSm)에는 저전위 전압인 VGL이 공급되며, 초기화 전압선(Inin)에는 고전위 전압인 VGH가 공급되고, 발광 신호선(EMn)에는 고전위 전압인 VGH가 공급된다.
이로써 트랜지스터(401)는 온 상태가 되고, 트랜지스터(402), 트랜지스터(403) 및 트랜지스터(404)는 오프 상태가 된다.
따라서 데이터 전압 수정값(Vdata+Vthd)이, 온 상태인 트랜지스터(401)를 경유해서 제 1 노드(N1)에 공급되고, 제 1 노드(N1)의 전압은, 데이터 전압 수정값(Vdata+Vthd)이 된다.
<발광 기간>
발광 기간에 있어서는, 데이터 신호선(Dn)에는 고전위 전압인 기준 전압 수정값(Vref+Vthe)이 공급되고, 스캔 신호선(SSm)에는 고전위 전압인 VGH가 공급되며, 초기화 전압선(Inin)에는 고전위 전압인 VGH가 공급되고, 발광 신호선(EMn)에는 저전위 전압인 VGL이 공급된다.
이로써 트랜지스터(401) 및 트랜지스터(402)는 오프 상태가 되고, 트랜지스터(404)는 온 상태가 되며 발광 소자(407)가 발광한다.
또한 제 1 노드(N1)에 접속된 트랜지스터(403)의 게이트는, 저전위 전압인 Vdata+Vthd이므로, 트랜지스터(403)가 온 상태가 되고, 제 3 노드(N3)에 고전위 전압선(Vdd)의 전압을 공급한다.
다음으로, 본 발명을 적용하여 기준 전압 수정값을 기준 전압으로서 이용하는 한편 데이터 전압 수정값을 데이터 전압으로서 이용한, 도 3에 도시된 화소 회로와 비교예의 시뮬레이션 결과에 대하여 설명한다.
여기서, 시뮬레이션을 할 때에는 구동 트랜지스터의 문턱 전압을 Vth로 했다.
도 7(A)는, 본 실시형태에 있어서, 참조 전압 Vref=Vth+1V일 때 검출 전압의 시간적 변화를 도시한 도면이다. Vth에 상관없이 동일한 검출 전압이기 때문에 그래프의 선이 모두 중첩되어 있다.
도 7(B)는, 본 실시형태에 있어서, 참조 전압 Vref=Vth+3V일 때 검출 전압의 시간적 변화를 도시한 도면이다. Vth에 상관없이 동일한 검출 전압이기 때문에 그래프의 선이 모두 중첩되어 있다.
도 8(A)는, 본 실시형태에 있어서, 참조 전압 Vref=Vth+1V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 8(B)는, 본 실시형태에 있어서, 참조 전압 Vref=Vth+3V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 9(A)는, 비교예에 있어서, 참조 전압 Vref=3V일 때 검출 전압의 시간적 변화를 도시한 도면이다.
도 9(B)는, 비교예에 있어서, 참조 전압 Vref=5V일 때 검출 전압의 시간적 변화를 도시한 도면이다.
도 10(A)는, 비교예에 있어서, 참조 전압 Vref=3V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 10(B)는, 비교예에 있어서, 참조 전압 Vref=5V일 때 문턱 전압에 대한 검출 전압의 변화를 도시한 도면이다.
도 8(A)와 도 10(A)를 비교하면, 비교예에 있어서는 Vth > 5V에서 구동 TFT가 온 상태가 되지 않는 데 비해서, 본 실시형태에 있어서는 Vth ≥ 5V에서도 구동 TFT는 온 상태이다.
도 8(B)와 도 10(B)를 비교하면, 비교예에 있어서는 Vth < 1V에서도 OLED가 발광하는 데 비해서, 본 실시형태에 있어서는 Vth < 1V에서는 OLED가 발광하지 않는다.
이러한 시뮬레이션 결과에 나타난 것과 같이 본 발명에 따르면 전압 보상을 적절히 수행할 수 있고, 안정적으로 고품질 표시가 가능한 발광 표시 장치를 실현할 수 있다.
이상에서 설명한 것과 같이 기준 전압값과 구동 트랜지스터의 문턱 전압 추측값의 합인 기준 전압 수정값을 기준 전압으로서 이용함으로써, 검출 초기 상태에 있어서의 문턱 전압 검출이 가능해지고, 데이터 전압값과 구동 트랜지스터의 문턱 전압 검출값의 합인 데이터 전압 수정값을 데이터 전압으로서 이용함으로써, 문턱 전압의 검출값에 의한 보상이 가능해진다.
이로써 적절한 전압 보상이 가능해지고, 안정적으로 고품질 표시가 가능한 발광 표시 장치를 실현할 수 있다.
<실시형태 2>
실시형태 1에서는 데이터 카운팅 방식에 의해 서브 화소마다의 열화를 바탕으로 문턱 전압 추측을 수행하고 있지만, 본 발명은 여기에 한정되는 것이 아니며, 본 실시형태에서는 패널 전체의 열화를 바탕으로 문턱 전압 추측을 수행한다.
도 11은, 본 실시형태에 따른 발광 표시 장치가 구비한 타이밍 컨트롤러(110a), 기억부(140a) 및 각 서브 화소(200)의 구성을 도시한 도면이다.
도 11에 도시된 타이밍 컨트롤러(110a)는, 서브 화소 문턱 전압 추측부(112)를 대신하여 패널 평균 문턱 전압 추측부(112a)를 구비하고, 서브 화소 누적 열화 계산부(114)를 대신하여 패널 누적 열화 계산부(114a)를 구비한 점이, 도 2에 도시된 타이밍 컨트롤러(110)와 다르다.
도 11에 도시된 기억부(140a)는, 서브 화소 열화 데이터 기억부(141)를 대신하여 패널 평균 열화 데이터 기억부(141a)를 구비한 점이, 도 2에 도시된 기억부(140)와 다르다.
패널 평균 문턱 전압 추측부(112a)는, 패널 전체에 있어서의, 구동 트랜지스터의 문턱 전압 평균값을 추측함으로써 문턱 전압 추측값(Vthe)을 생성한다.
패널 누적 열화 계산부(114a)는, 패널 전체에 있어서의, 데이터 전압(Vdata)의 함수 f(Vdata)를 패널 전체에 있어서의 열화 데이터에 가산함으로써, 패널 전체의 평균 누적 열화를 계산한다.
패널 평균 열화 데이터 기억부(141a)는, 패널 전체에 있어서의 열화 데이터를 기억한다.
이상에서 설명한 것과 같이 본 실시형태에 따르면 화소마다 열화를 검출하지 않고, 실시형태 1과 동일한 효과를 가지는 발광 표시 장치를 얻을 수 있다.
<실시형태 3>
실시형태 2에서는, 패널 전체의 열화를 바탕으로 문턱 전압 추측을 수행하고, 문턱 전압 검출과 데이터 쓰기를 동시에 수행하고 있지만, 본 발명은 여기에 한정되는 것은 아니며, 본 실시형태에서는, 문턱 전압 검출과 데이터 쓰기를 다른 타이밍으로 수행한다.
도 12는, 본 실시형태에 따른 발광 표시 장치가 구비한 타이밍 컨트롤러(110a), 기억부(140a) 및 각 서브 화소(200a)의 구성을 도시한 도면이다.
도 12에 도시된 서브 화소(200a)는, 전압 보상 화소 회로(210)를 대신하여 전압 보상 화소 회로(210a)를 구비한 점이, 도 11에 도시된 서브 화소(200)와 다르다.
전압 보상 화소 회로(210a)는, 문턱 전압 검출부(211)와 문턱 전압 보상부(212) 사이에 용량 소자(213)를 구비한 점이 다르다.
용량 소자(213)는, 문턱 전압 검출부(211)가 검출한 문턱 전압을 보존하고, 문턱 전압 보상부(212)가 이 문턱 전압을 취득 가능하게 구성되어 있다.
또한 여기서는 문턱 전압 보존에 용량 소자(213)를 이용하고 있지만, 본 발명은 여기에 한정되는 것은 아니며, 용량 소자(213)를 대신하여 다른 기억 소자가 설치되어 있어도 된다.
이상에서 설명한 것과 같이 본 실시형태에 따르면 문턱 전압 검출과 데이터 쓰기를 다른 타이밍으로 수행하는, 실시형태 2와 동일한 효과를 가지는 발광 표시 장치를 얻을 수 있다.
또한 본 발명은, 상술한 실시형태에 한정되는 것은 아니며, 상술한 구성에 대해서 구성 요소 부가, 삭제 또는 전환을 수행한 다양한 변형예도 포함하는 것으로 한다.
100: 발광 표시 장치
110, 110a: 타이밍 컨트롤러
111: 서브 화소 기준 전압 수정부
112: 서브 화소 문턱 전압 추측부
112a: 패널 평균 문턱 전압 추측부
113: 화소 데이터 전압 수정부
114: 서브 화소 누적 열화 계산부
114a: 패널 누적 열화 계산부
120: 데이터선 구동 회로
130: 게이트선 구동 회로
140, 140a: 기억부
141: 서브 화소 열화 데이터 기억부
141a: 패널 평균 열화 데이터 기억부
200, 200a: 서브 화소
210, 210a: 전압 보상 화소 회로
211: 문턱 전압 검출부
212: 문턱 전압 보상부
213: 용량 소자
220: 발광 소자
301, 302, 303, 304, 305, 306: 트랜지스터
307, 308: 용량 소자
309: 발광 소자
401, 402, 403, 404: 트랜지스터
405, 406: 용량 소자
407: 발광 소자

Claims (10)

  1. 각 서브 화소에 포함되는 구동 트랜지스터의 문턱 전압을 검출 가능하게 구성된 화소 회로가 매트릭스상으로 배치되어 구성된 발광 표시 장치로서,
    데이터 카운팅 방식에 의해 상기 구동 트랜지스터의 문턱 전압을 추측하여, 문턱 전압 추측값을 생성하는 문턱 전압 추측부와,
    상기 구동 트랜지스터의 상기 문턱 전압 추측값을 바탕으로 상기 문턱 전압을 검출할 때의 기준 전압을 수정하여 기준 전압 수정값을 생성하는 기준 전압 수정부와,
    표시되는 화상 데이터를 바탕으로 한 데이터 전압에, 상기 문턱 전압의 검출값인 문턱 전압 검출값을 가산함으로써, 화상 데이터 전압을 수정하여 화상 데이터 전압 수정값을 생성하는 화상 데이터 전압 수정부와,
    상기 데이터 전압의 함수로 표현되는 열화 데이터를 누적해 감으로써 누적 열화를 계산하는 누적 열화 계산부를 구비한 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 문턱 전압 추측부는, 각 서브 화소의 구동 트랜지스터의 문턱 전압을 추측하고,
    상기 누적 열화 계산부는, 각 서브 화소의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하는 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 문턱 전압 추측부는, 매트릭스상으로 배치된 전체 서브 화소의 구동 트랜지스터의 문턱 전압 평균을 추측하고,
    상기 누적 열화 계산부는, 매트릭스상으로 배치된 전체 서브 화소의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하는 발광 표시 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상을 동시에 수행하는 발광 표시 장치.
  5. 제 3 항에 있어서,
    상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상을 다른 타이밍으로 수행하는 발광 표시 장치.
  6. 매트릭스상으로 배치되고, 구동 트랜지스터를 포함하는 전압 보상 화소 회로 및 상기 전압 보상 화소 회로에 의해 발광이 제어되는 발광 소자를 포함하는 복수의 서브 화소와,
    타이밍 동기 신호 및 데이터 전류를 바탕으로, 상기 복수의 서브 화소에 접속된 데이터선 구동 회로 및 게이트선 구동 회로에 제어 신호를 출력하는 타이밍 컨트롤러와,
    복수의 상기 서브 화소 각각의 열화 데이터 또는 복수의 상기 서브 화소의 평균 열화 데이터를 기억하는 기억부를 구비하며,
    상기 타이밍 컨트롤러는, 데이터 카운팅 방식에 의해 추측된 상기 구동 트랜지스터의 문턱 전압 시프트량의 추측값을 이용하여 기준 전압을 수정함으로써, 상기 문턱 전압 검출을 가능하게 하는 한편 검출된 문턱 전압의 검출값을 이용하여 화상 데이터 전압을 수정하는 발광 표시 장치.
  7. 제 6 항에 있어서,
    상기 타이밍 컨트롤러는, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하고, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 문턱 전압을 추측하는 발광 표시 장치.
  8. 제 6 항에 있어서,
    상기 타이밍 컨트롤러는, 복수의 상기 서브 화소 각각의 구동 트랜지스터의 열화 데이터를 누적해 감으로써 누적 열화를 계산하고, 복수의 상기 서브 화소의 구동 트랜지스터의 문턱 전압 평균을 추측하는 발광 표시 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상을 동시에 수행하는 발광 표시 장치.
  10. 제 8 항에 있어서,
    상기 구동 트랜지스터의 문턱 전압 검출과 상기 구동 트랜지스터의 문턱 전압 보상을 다른 타이밍으로 수행하는 발광 표시 장치.
KR1020200084660A 2019-12-13 2020-07-09 발광 표시 장치 KR102375619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019225309A JP2021096282A (ja) 2019-12-13 2019-12-13 発光表示装置
JPJP-P-2019-225309 2019-12-13

Publications (2)

Publication Number Publication Date
KR20210075830A true KR20210075830A (ko) 2021-06-23
KR102375619B1 KR102375619B1 (ko) 2022-03-16

Family

ID=76317120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200084660A KR102375619B1 (ko) 2019-12-13 2020-07-09 발광 표시 장치

Country Status (4)

Country Link
US (1) US11735098B2 (ko)
JP (1) JP2021096282A (ko)
KR (1) KR102375619B1 (ko)
CN (1) CN113066425A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148538A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치
CN115171608B (zh) * 2022-09-08 2022-12-23 惠科股份有限公司 驱动电路、驱动方法及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242767A (ja) 2010-05-18 2011-12-01 Lg Display Co Ltd アクティブマトリクス有機発光ダイオード表示装置の電圧補償型画素回路
KR20120061522A (ko) * 2010-12-03 2012-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 구동방법
KR20140091095A (ko) * 2012-12-24 2014-07-21 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20140116702A (ko) 2013-03-25 2014-10-06 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR20140119980A (ko) * 2013-04-01 2014-10-13 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상 장치 및 방법
KR20160083540A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치
KR20170081094A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 화질 보상방법
KR20190079826A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 유기발광 표시장치 및 문턱전압의 실시간 결정 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836615B2 (en) * 2006-05-18 2014-09-16 Thomson Licensing Llc Driver for controlling a light emitting element, in particular an organic light emitting diode
JP5257075B2 (ja) * 2007-06-15 2013-08-07 パナソニック株式会社 画像表示装置
KR101470688B1 (ko) * 2011-12-08 2014-12-08 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 열화보상방법
KR20140044578A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 화소, 표시장치 및 그 구동 방법
KR102368078B1 (ko) * 2015-08-31 2022-02-28 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR102493130B1 (ko) * 2016-03-22 2023-01-31 삼성디스플레이 주식회사 화소 및 유기 발광 표시 장치
US10354592B2 (en) * 2017-08-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED pixel driver circuit
CN107316614B (zh) * 2017-08-22 2019-10-11 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242767A (ja) 2010-05-18 2011-12-01 Lg Display Co Ltd アクティブマトリクス有機発光ダイオード表示装置の電圧補償型画素回路
KR20120061522A (ko) * 2010-12-03 2012-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 구동방법
KR20140091095A (ko) * 2012-12-24 2014-07-21 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
US9349317B2 (en) 2012-12-24 2016-05-24 Lg Display Co., Ltd. Organic light emitting display device and method of driving the same
KR20140116702A (ko) 2013-03-25 2014-10-06 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR20140119980A (ko) * 2013-04-01 2014-10-13 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상 장치 및 방법
KR20160083540A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치
KR20170081094A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 화질 보상방법
KR20190079826A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 유기발광 표시장치 및 문턱전압의 실시간 결정 장치 및 방법

Also Published As

Publication number Publication date
CN113066425A (zh) 2021-07-02
US20210183304A1 (en) 2021-06-17
JP2021096282A (ja) 2021-06-24
US11735098B2 (en) 2023-08-22
KR102375619B1 (ko) 2022-03-16

Similar Documents

Publication Publication Date Title
US10304385B2 (en) Display device
KR101374477B1 (ko) 유기발광다이오드 표시장치
US10026358B2 (en) Pixel driving chip, driving method thereof, and pixel structure
US10198999B2 (en) Organic light emitting display device and method of compensating for image quality of organic light emitting display device
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR101983764B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR101223488B1 (ko) 유기 발광 표시 장치 및 그의 구동방법
US9734765B2 (en) Display device and driving method thereof
JP5627694B2 (ja) 表示装置
KR20110127006A (ko) 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
JP5284492B2 (ja) 表示装置及びその制御方法
KR20120049910A (ko) 표시 장치 및 그 구동 방법
KR20160081069A (ko) 유기 발광 표시 장치
US20140028732A1 (en) Display device and driving method of the same
KR102375619B1 (ko) 발광 표시 장치
US11386840B2 (en) Display device and method for driving same
KR102196445B1 (ko) 유기 발광 표시 장치
KR20150141368A (ko) 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
KR102387787B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR102171612B1 (ko) 유기 발광 표시 장치
KR102245999B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
JPWO2016027436A1 (ja) 表示装置の駆動方法及び表示装置
KR20150070497A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102555022B1 (ko) 발광 표시 장치 및 발광 표시 장치의 구동 방법
KR102183824B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant