KR20210069117A

KR20210069117A - 플라즈마 프로세싱 툴들을 위한 기판 상태 검출

Info

Publication number: KR20210069117A
Application number: KR1020217016089A
Authority: KR
Inventors: 노아 엘리엇 베이커; 토마스 맥다니엘
Original assignee: 램 리써치 코포레이션
Priority date: 2018-10-30
Filing date: 2019-10-16
Publication date: 2021-06-10
Also published as: US20210391141A1; WO2020092005A1; CN112970090B; TW202038293A; CN112970090A

Abstract

프로세싱 동안 프로세싱 챔버로 전달된 RF 전력의 관찰된 거동에 기초하여 프로세싱 챔버의 클램핑 표면에 클램핑된 기판의 갭 및/또는 시프팅을 검출할 수 있는 기판 프로세싱 툴. RF 전력의 거동은 프로세싱 챔버에 전달된 RF 전력의 유효 RF 전력 성분과 무효 RF 전력 성분 사이의 전압-전류 위상 각 차 및/또는 임피던스 크기 변화를 비교함으로써 관찰된다.

Description

플라즈마 프로세싱 툴들을 위한 기판 상태 검출

관련 출원에 대한 교차 참조

본 출원은 2018년 10월 30일에 출원된 미국 특허 출원 번호 제 62/752,707 호의 우선권의 이익을 주장하고, 이는 모든 목적들을 위해 참조로서 본 명세서에 인용된다.

본 발명은 기판들을 프로세싱하기 위해 사용된 플라즈마 프로세싱 툴들에 관한 것이고, 보다 구체적으로, 플라즈마를 생성하기 위해 사용된 무선 주파수 (Radio Frequency; RF) 의 거동을 관찰함으로써 프로세싱을 겪는 기판의 상태를 검출할 수 있는 플라즈마 프로세싱 툴에 관한 것이다.

플라즈마 프로세싱 툴들은 일반적으로 기판들을 프로세싱하기 위해 사용된다.

예를 들어, PECVD (Plasma Enhanced Chemical Vapor Deposition) 툴이 기판들 상에 막들을 증착하도록 사용된다. PECVD 툴들은 통상적으로 프로세스 챔버 및 기판을 클램핑 표면 상에 위치시키고 클램핑하기 위한 챔버 내의 페데스탈을 포함한다. 증착 동안 클램핑의 목적은 (1) 클램핑 표면에 대해 가능한 한 평평한 기판을 홀딩하고 (2) 통상적으로 클램핑 표면 상에 센터링되는 (centered) 적절한 위치에 기판을 유지하는 것이다.

대부분의 클램핑 페데스탈들은 적절히 수행되지만, 문제들이 남아 있다. 이러한 일 문제는 프로세싱 동안 기판의 후면과 마주보는 클램핑 표면 사이에 갭들이 발생할 수도 있다는 것이다. 막들의 증착은 종종 표면 응력들로 하여금 기판에 작용하게 한다. 증착된 막이 보다 두꺼울수록, 표면 응력들이 보다 커진다. 이들 표면 응력들은 기판으로 하여금 제자리에서 보우하게 (bow) 할 수도 있고, 기판의 영역들로 하여금 클램핑 표면으로부터 리프팅하고, 갭들을 생성하고, 클램핑 표면으로부터 기판을 부분적으로 또는 완전히 디클램핑하게 (declamping) 한다.

클램핑 표면 상의 기판의 시프팅 (shifting) 이 또한 문제가 될 수 있다. 시프팅은 기판에 작용하는 원치 않은 측방향력들 (lateral forces) 이 클램핑력 (clamping force) 을 극복하고, 기판의 운동을 발생시키기 때문에 발생할 수도 있다. 틀린 위치에서, 기판 상에 증착된 막(들)은 오정렬 문제들을 생성할 가능성이 있다.

기판들 상에 증착된 막들의 두께, 균일성 및 정렬이 보다 우수할수록, 최종 생성물 (예를 들어, 반도체 기판 상의 칩들 또는 집적 회로들) 이 보다 신뢰할 수 있을 것이다. 갭들, 부분적 또는 완전한 디클램핑 및/또는 시프팅으로, 증착된 박막들의 두께, 균일성 및 정렬이 모두 부정적으로 영향을 받을 수도 있고, 이는 제조 결함들을 발생시킨다. 제조 결함들을 가지면, 기판들의 수율들은 통상적으로 감소된다.

프로세싱 동안 프로세싱 챔버로 전달된 RF 전력의 관찰된 거동에 기초하여 프로세싱 챔버의 클램핑 표면에 클램핑된 기판의 갭 및/또는 시프팅을 검출할 수 있는 기판 프로세싱 툴. RF 전력의 거동은 프로세싱 챔버에 전달된 RF 전력의 유효 RF 전력 성분 (real RF power component) 과 무효 RF 전력 성분 (reactive RF power component) 사이의 전압-전류 위상 각 (phase angle) 차 및/또는 임피던스 크기 변화를 비교함으로써 관찰된다. 기판의 갭 및/또는 시프팅 (shifting) 이 검출될 때, 기판은 플래깅된다 (flag). 선택 가능한 실시 예들에서, 복구 옵션들이 취해질 수도 있고, 또는 기판이 결함이 있는 것으로 폐기될 수도 있다.

본 출원, 및 이의 장점들은 첨부된 도면들과 함께 취해진 이하의 기술 (description) 을 참조하여 가장 잘 이해될 수도 있다.
도 1은 본 발명의 비배타적인 실시 예에 따른 플라즈마 프로세싱 툴의 블록도이다.
도 2는 기판 프로세싱 툴의 프로세싱 챔버에서 프로세싱 동안 클램핑된 기판을 모델링하는 회로도이다.
도 3 내지 도 5는 갭들, 부분적이거나 완전한 디클램핑 또는 시프팅과 같은, 하나 이상의 다양한 문제들이 발생할 때 프로세싱 동안 기판을 모델링하는 회로도들이다.
도 6은 기판 프로세싱 툴에서 클램핑된 기판을 모델링하는 또 다른 회로도이다.
도 7은 본 발명의 비배타적인 실시 예에 따른 기판을 프로세싱하기 위한 단계들을 예시하는 흐름도이다.
도 8은 기판 프로세싱 실행 동안 실질적으로 갭 형성 (gapping), 보잉 (bowing) 및/또는 디클램핑 (declamping) 문제들 없이 수집된 위상 각 및/또는 임피던스 크기 측정 값들의 샘플들을 예시하는 예시적인 플롯이다.
도 9는 갭, 보잉 및/또는 디클램핑 문제가 검출될 때 기판 프로세싱 실행 동안 수집된 위상 각 및/또는 임피던스 크기 측정 값들의 샘플들을 예시하는 예시적인 플롯이다.
도 10은 본 발명의 비배타적인 실시 예에 따른 플라즈마 프로세싱 툴을 제어하기 위해 사용된 제어기의 블록도이다.
도면들에서, 유사한 참조 번호들은 때때로 유사한 구조적 엘리먼트들을 지정하기 위해 사용된다. 도면들의 도시들은 도식적이고, 반드시 축척대로일 필요는 없다는 것이 또한 인식되어야 한다.

본 출원은 첨부된 도면들에 예시된 바와 같이 이들의 몇몇 비배타적인 실시 예들을 참조하여 이제 상세히 기술될 것이다. 이하의 기술에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.

기판 프로세싱 툴

도 1을 참조하면, 기판 프로세싱 툴 (10) 의 블록도가 예시된다. 다양한 실시 예들에서, 기판 프로세싱 툴 (10) 은 플라즈마 향상된 화학적 기상 증착 (Plasma Enhanced Chemical Vapor Deposition; PECVD) 툴, 저압 화학적 기상 증착 (Low Pressure Chemical Vapor Deposition; LPCVD) 툴, 초고진공 화학적 기상 증착 (Ultra High Vacuum Chemical Vapor Deposition; UHVCVD) 툴, 원자 층 증착 (Atomic Layer Deposition; ALD) 툴, 플라즈마 향상된 원자 층 증착 (Plasma-Enhanced Atomic Layer Deposition; PEALD) 툴 또는 막들을 증착하기 위해 사용된 임의의 다른 타입의 플라즈마 툴일 수도 있다. 프로세싱 툴 (10) 은 증착 툴들에만 제한되지 않는다는 것을 또한 주의한다. 이에 더하여, 기판 툴 (10) 은 또한 플라즈마 에칭 툴들을 포함할 수도 있다. 이와 같이, 본 명세서에 사용된 바와 같은 용어 "툴"은 반도체 웨이퍼들, 평판 디스플레이들, 광전지 디바이스, 또는 임의의 다른 타입의 워크피스를 포함하지만 이로 제한되지 않는, 임의의 종류의 기판들을 프로세싱하는데 유용한 임의의 타입의 툴을 커버하도록 넓게 해석되어야 한다.

비배타적인 실시 예에서, 기판 프로세싱 툴 (10) 은 프로세싱 챔버 (12), 샤워헤드 (14), 클램핑 표면 (16A) 을 갖는 기판 페데스탈 (16), 프로세싱될 기판 (18), 무선 주파수 (Radio Frequency; RF) 생성기 (20), 전압/전류 ("V/I") 계량기 (22) 및 제어기 (24) 를 포함한다.

기판 페데스탈 (16) 은 프로세싱 챔버 (12) 내에서 클램핑 표면 (16A) 에 기판 (18) 을 위치시키고 클램핑하도록 제공된다. 기판 (18) 이 표면 (16A) 상에 배치된 후, "척킹 (chucking)" 또는 클램핑력 (clamping force) 이 인가된다. 클램핑력의 목적은 (1) 통상적으로 클램핑 표면 (16A) 상에 센터링된 (centered) 올바른 위치 (즉, 정렬됨) 로 기판을 유지하고, (2) 기판 (18) 을 가능한 한 평평하게 유지하면서 기판 (18) 의 후면을 아래로 당기는 것이다. 다양한 실시 예들에서, 다수의 공지된 클램프들, 예컨대 정전 척 (Electrostatic Chuck; ESC), 진공 척, 다른 타입들의 척들, 또는 이들의 조합이 사용될 수도 있다.

예시된 실시 예에서, 기판 페데스탈 (16) 내에 제공된 전극 (모두 미도시) 에 커플링된 전기 케이블을 통해 챔버 (12) 로 RF 전력을 전달하기 위해 RF 생성기 (20) 가 제공된다. 예시되지 않았지만, 제 2 RF 생성기가 선택 가능하게 샤워헤드 (14) 에 커플링될 수도 있다. RF 생성기(들)는 고 RF 주파수, 중간 (medium) RF 주파수 및/또는 저 RF 주파수를 생성할 수 있다. 예를 들어, 고 주파수들의 경우, RF 생성기(들)는 2 내지 100 ㎒, 그리고 바람직하게 13.56 ㎒ 또는 27 ㎒ 범위의 주파수들을 생성할 수도 있다. 저 주파수들이 생성될 때, 사용될 수도 있는 다양한 범위들 또는 값들은 50 ㎑ 내지 2 ㎒, 350 ㎑ 내지 600 ㎑, 또는 대략 400 ㎑이다.

동작 동안, 반응 가스(들)는 샤워헤드 (14) 를 통해 프로세스 챔버 (12) 내로 공급된다. 샤워헤드 (14) 내에서, 가스(들)는 프로세싱될 기판 (18) 의 표면 위의 전반적인 영역의, 챔버 (12) 내로 하나 이상의 플레넘들 (미도시) 을 통해 분배된다. RF 생성기(들) (20) 에 의해 생성된 RF 전력은 기판 페데스탈 (16) 및/또는 샤워헤드 (14) 의 전극(들)을 통해 각각 전달된다. 전달된 RF 전력은 프로세싱 챔버 (12) 내에서 플라즈마 (26) 를 생성한다. 플라즈마 (26) 내 에너자이징된 (energized) 전자들은 반응물질 가스(들)로부터 이온화되거나 해리되어 (즉, "열분해 (crack)"), 화학적으로 반응성인 라디칼들을 생성한다. 이들 라디칼들이 반응할 때, 이들은 기판 (18) 상에 막을 증착하고 형성한다. 챔버 (12) 로 전달된 가스들, 타이밍, 및 RF 전력을 제어함으로써, 기판 상에 증착된 막들의 두께 및 재료가 모두 정밀하게 제어될 수 있다.

V/I 계량기 (22) 는 기판 페데스탈 (16) 내의 전극과 챔버 (12) 내로 RF 전력을 전달하도록 사용된 RF 생성기 (20) 사이의 케이블을 따라 직렬로 연결된다. V/I 계량기 (22) 는 본질적으로 (a) 전압, (b) 전류 및 (c) 전압과 전류 사이의 위상 각 (phase angle) 을 포함하여, 프로세싱 챔버 (12) 로 전달된 RF 전력의 특정한 특성들을 측정할 수 있는 프로브이다. 따라서 V/I 계량기 (22) 는 챔버 (12) 내의 RF 전력의 거동을 모니터링할 수 있고, RF 에너지가 어떻게 생성되고 프로세싱 챔버 (12) 내에서 축적되는지와 같은 통찰력들 (insights) 을 제공하여, 결국 이하에 더 기술된 바와 같이 프로세싱 동안 프로세싱 챔버 (12) 내의 기판의 상태에 대한 정보를 제공한다.

제어기 (24) 는 일반적으로, 증착, 증착 후 (post deposition), 그리고/또는 다른 프로세스 동작들 동안의 프로세스 조건들을 포함하는 기판 프로세싱 툴 (10) 의 동작들을 제어하도록 사용된다. 본 명세서에 보다 상세히 기술된 바와 같이, V/I 계량기 (22) 와 협력하여 동작하는 제어기 (24) 는 챔버 (12) 내에서 프로세싱될 기판 (18) 의 상태를 모니터링하고 검출하기 위한 기판 상태 검출 시스템으로서 또한 동작한다. 특히, 기판 상태 검출 시스템은 기판 (18) 과 클램핑 표면 (16A) 사이에 보잉 (bowing) 및/또는 갭들이 형성되었는지 그리고/또는 기판이 센터링된 위치 또는 정렬된 위치로부터 시프팅되었는지 (shifting) 를 결정하도록 구성된다.

유효 RF 전력 및 무효 RF 전력

프로세싱 챔버 (12) 로 전달된 RF 전력은 유효 전력 (real power) 및 무효 전력 (reactive power) 의 2 개의 성분들을 갖는다. 유효 전력은 에너지로 소산되는, 시스템으로 전달된 RF 전력이다. 무효 전력은 프로세싱 챔버 (12) 내의 시스템 내로 전달되지만 소산되지 않는 RF 전력이다. 즉, 무효 RF 전력의 전위는 사용되지 않기 때문에 시스템 내에 남는다. 기판 (18) 의 프로세싱 동안, 챔버 (12) 로 전달된 특정한 양의 RF 전력은 유효 전력으로서 소산되는 한편, 남아 있는 무효 RF 전력은 소산되지 않는다.

가변 커패시턴스 및 RF 전력

클램핑 표면 (16A) 에 척킹될 때, 기판 (18) 은 아래에 놓인 기판 페데스탈 (16) 및 챔버 (12) 내의 RF 유도된 플라즈마 모두에 용량성으로 커플링된다. 기판에 대한 문제들, 예컨대 갭들, 부분적이거나 완전한 디클램핑, 또는 시프팅이 발생할 때, 시스템의 커패시턴스가 변화한다. 이하에 상세히 기술된 바와 같이, 커패시턴스의 변화들은 프로세싱 챔버 (12) 내에서 전달된 RF 전력의 변화들을 유발한다. 따라서, 전달된 RF 전력의 변화들을 모니터링함으로써, 기판 (18) 의 상태가 추론될 수 있다.

출원인은 (1) 플라즈마의 반영된 RF 특성과 (2) 클램핑 표면 (16A) 으로부터 기판 (18) 의 부분적이거나 완전한 분리 (즉, 갭들) 및/또는 기판 (18) 의 시프팅 사이에 상관관계가 있다는 것을 발견하였다. 즉, 기판 (18) 의 갭들 및/또는 시프팅은 프로세싱 챔버 (12) 내에 전달된 RF 전력 및 플라즈마 에너지에 반영되는 커패시턴스 변화들을 유발한다.

RF의 거동의 변화들을 관찰함으로써, 기판이 부분적으로 또는 완전히 디클램핑되거나 시프팅되었는지와 같은 기판 (18) 의 상태에 대한 가정들이 이루어질 수 있다. 이러한 가정이 이루어질 때, 기판을 플래깅하고 (flag) 그리고/또는 하나 이상의 복구 프로세스 옵션들을 구현하는 것을 포함하여, 다수의 조치들 (actions) 이 이루어질 수 있다.

V/I 계량기 (22) 는 통상적으로 사인파들의 형태인, 챔버 (12) 내의 RF 전력의 전압 및 전류 성분을 측정하도록 사용된다. 챔버 (12) 내의 커패시턴스의 변화들은 RF 전력의 유효 성분의 크기에 대한 무효 성분의 크기 및 따라서 전압과 전류 사이의 총 임피던스 크기 및 위상 각 모두의 변화들을 유발한다. 이들 변화들을 서로 함께 또는 개별적으로 모니터링함으로써, RF 전력의 전압-전류 위상 각 및/또는 임피던스 크기 (Z) 가 기판 (18) 의 상태를 결정하도록 사용될 수 있다.

회로도 모델 -기판 디클램핑 또는 시프팅 없음

도 2를 참조하면, ESC 척과 함께 사용된 것과 같은, 2 개의 (즉, 내측 및 외측) 전극들을 갖는 기판 표면 (16A) 에 클램핑된 프로세싱 챔버 (12) 내의 기판을 모델링하는 회로도 (30) 가 예시된다. 이 회로도 (30) 에서, 기판 (18) 은 페데스탈 (16) 의 클램핑 표면 (16A) 상에 적절히 위치되고 (예를 들어, 센터링됨), 최소 갭들이 없다. 이 회로도 (30) 는:

● 기판 (18) 및 내측 전극과 외측 전극에 의해 각각 형성된 커패시터들에 대응하는 가변 커패시터 C_내측 및 가변 커패시터 C_외측―이들 커패시터들은 용량 값이 가변할 수 있기 때문에 가변적이다. 기판 (18) 사이에 갭이 없다면, 용량 값은 높다. 반면 갭들이 발생하면, 용량 값은 감소한다.

● 내측 전극과 외측 전극 사이의 커패시터 값인 커패시터 C_공동―이 커패시턴스 값은 고정된다.

● 모두 고정된 값들인 2 개의 커패시터들 C_필터―2 개의 C필터 커패시터들은 RF 생성기 (20) 로부터 전달된 RF 전력을 내측 전극 및 외측 전극에 각각 커플링한다.

● 통상적으로 용량성인, 플라즈마의 "플라즈마 허수 임피던스 (Plasma Imaginary Impedance)"로서 규정되는 커패시터들 C_시스

● 일반적으로 페데스탈 (16) 의 중심 위 근방에 있고, 플라즈마의 벌크에서 "플라즈마 실수 임피던스 (Plasma Real Impedance)"를 규정하는, 레지스터 R_벌크를 포함한다.

이 시나리오에서, 2 개의 가변 커패시터들 C내측 및 C외측의 커패시턴스는 기판이 적절히 클램핑되고 (즉, 디클램핑으로 인한 갭이 형성되지 않거나 최소화됨) 그리고/또는 기판이 적절한 위치에 남아 있는 한 (즉, 정렬됨) 높게 유지된다. 따라서 RF 전력의 크기 유효 성분에 대한 무효 성분의 크기의 변화들은 최소이다. 따라서 전압 위상 각 및 임피던스 크기의 편차들이 또한 최소화된다. 따라서 기판 (18) 의 상태는 디클램핑 및/또는 시프팅 문제들이 없는, 고 신뢰도를 갖는 것으로 추론될 수 있다.

회로도 모델 - 기판 디클램핑 또는 시프팅 있음

도 3 내지 도 5 각각은 도 2에 도시된 것과 동일한 시스템에서 다양한 클램핑 및/또는 시프팅 문제들을 갖는 기판을 모델링하는 회로도들이다. 각각의 경우에, 문제의 타입에 따라, 프로세싱 챔버 (12) 내의 시스템에 보여지는 커패시턴스가 변화하여, 클램핑 및/또는 시프팅 문제를 예시한다. 이들 경우들 각각의 회로 모델들은, 페데스탈 (16) 의 클램핑 표면 (16A) 주변부에서 그리고 주변부를 넘어 각각 플라즈마의 플라즈마 허수 임피던스 및 실수 플라즈마 임피던스를 규정하는 C_{외측_시스} 및 R_외측의 부가를 제외하고, 상기 기술된 바와 동일하다.

도 2 내지 도 5 각각에 예시된 바와 같은 문제들은 명확성을 위해 과장되었다는 것을 주의해야 한다. 유효 상황들에서, 보잉 및/또는 시프팅의 정도는 통상적으로 도시된 바와 같이 극적이지 않다.

도 3을 참조하면, 도면의 좌측에 가장 잘 예시된 바와 같이, 중심에 또는 중심 근방에서 보잉된 기판을 모델링하는 회로도 (40) 가 도시된다. 이 시나리오가 발생할 때, 도 2의 회로 모델에 대한 주요 변화는 화살표 (42) 로 예시된 바와 같이 C_내측의 커패시턴스가 감소한다는 것이다.

도 4를 참조하면, 도면의 좌측에 가장 잘 예시된 바와 같이, 에지들 또는 에지들 근방에서 보잉되는 기판을 모델링하는 회로도 (50) 가 도시된다. 이 시나리오가 발생할 때, 도 2의 회로 모델과 관련하여 다수의 변화들이 발생한다. C_외측의 커패시턴스는 화살표 (52) 로 예시된 바와 같이 감소한다. 그 결과, 임피던스 및 위상 각은 화살표 (56) 로 예시된 바와 같이, C_외측이 감소함에 따라 증가한다.

도 5를 참조하면, 도면의 좌측에 화살표 (62) 로 가장 잘 예시된 바와 같이, 위치를 벗어나 시프팅된 기판을 모델링하는 회로도 (60) 가 도시된다. 이 시나리오가 발생할 때, 커패시터들 C_내측 및 C_외측의 커패시턴스는 기판 (18) 과 전극들 사이의 갭들이 최소로 유지되기 때문에 높게 유지된다. 그러나, 다른 변화들이 도 2에 예시된 회로 모델과 관련하여 발생한다. 커패시터 (64) 로 예시되는, 외측 전극과 플라즈마 사이의 커패시턴스의 감소가 있다. 이에 대응하여, 플라즈마를 통한 임피던스는 화살표 (66) 로 예시된 바와 같이, 커패시턴스 (64) 가 감소함에 따라 위상 각과 함께 증가한다.

도 3 내지 도 5에 제공된 예들 각각에서, 갭들 및/또는 시프팅은 프로세싱 챔버 (12) 내의 커패시턴스의 변화를 유발한다. 그 결과, V/I 계량기 (22) 는 시나리오 각각에서, RF 전력의 유효 성분의 크기에 대해 무효 성분의 크기의 변화들을 감지한다 (sense). 그 결과, 전압-전류 위상 각 및 임피던스 크기에 편차가 있다.

커패시턴스의 상대적인 변화는 기판 (18) 에 의해 경험된 문제(들)의 심각성을 나타낸다는 것이 이해되어야 한다. 기판 (18) 이 치명적인 (catastrophic) 디클램핑을 경험했거나 상당히 시프팅되면, 커패시턴스 감소는 상당할 것이다. 반대로, 갭들, 디클램핑 및/또는 시프팅이 최소이면, 커패시턴스의 강하는 또한 최소일 것이다. 따라서 전압-전류 위상 각 및/또는 임피던스 크기의 편차 정도는 주어진 기판 (18) 의 갭들, 디클램핑 및/또는 시프팅 문제의 정도 또는 심각성에 비례한다.

본 명세서에 기술된 기판 문제 검출법은 특정한 문제를 부분적이거나 완전한 디클램핑 및/또는 시프팅인 것으로서 반드시 구별하거나 식별하는 것은 아니라는 것을 주의해야 한다. 그러나, 이 접근법은 일반적으로 문제가 있다고 식별한다. 그 결과, 기판 (18) 은 플래깅될 수 있거나, 일부 다른 복구 프로세스 옵션이 구현될 수도 있다.

대안적인 실시 예들 - 기판 페데스탈들

기술된 바와 같은 기판 상태 검출법은 예를 들어, 진공 척과 같은 적어도 하나의 RF 전극을 갖는 임의의 기판 홀더와 함께 사용될 수도 있다.

도 6을 참조하면, 단일 전극을 갖는 기판 홀더에 클램핑된 프로세싱 챔버 내의 기판을 모델링하는 회로도 (65) 가 예시된다. 이 실시 예에서, 기판 (18) 과 전극 사이의 커패시턴스는 단일 커패시터 C로 나타낸다. 그렇지 않으면, 모델은 도 2에 도시된 것과 본질적으로 동일하고, 갭 및/또는 시프팅의 문제들은 도 3 내지 도 5에 대해 상기 기술된 바와 유사한 방식으로 확인될 것이다.

본 명세서에 제공된 실시 예들이 단지 예시이고, 어떠한 방식으로도 제한하도록 의도되지 않는다는 것이 이해되어야 한다. 반대로, 본 명세서에 기술된 바와 같은 기판 상태 검출법은 사용된 클램핑 또는 척킹 메커니즘의 타입과 무관하게, 하나 또는 복수의 전극들을 갖는 임의의 기판 페데스탈과 함께 사용될 수도 있다.

신뢰도 문턱값들 (Confidence Thresholds)

비배타적인 실시 예에 따라, 신뢰도 문턱값은 주어진 기판 (18) 이 프로세싱 동안 임의의 디커플링 (decoupling) 또는 시프팅 문제들을 경험하는지를 결정하도록 사용될 수도 있다. 상기 주지된 바와 같이, 위상 각도 및/또는 총 임피던스 크기는 기판 (18) 의 임의의 부분적이거나 완전한 디클램핑 또는 시프팅의 정도 또는 심각성에 비례한다. 이를 염두에 두고, V/I 계량기 (22) 에 의해 캡처된 바와 같이, 주어진 기판 (18) 의 프로세싱 동안 샘플 결과들은 고 신뢰도에서 저 신뢰도 레벨까지 범위의 고정된 크기로 플롯팅될 (plot) 수도 있다. 주어진 기판 (18) 에 대한 하나 또는 복수의 샘플들이 고 신뢰도 내지 저 신뢰도 범위 내에서 고정된 신뢰도 문턱값을 초과하면, 기판은 디클램핑 또는 부적절하게 시프팅된 문제를 갖는 것으로 플래깅될 수 있다.

대안적인 실시 예에서, 신뢰도 문턱값은 동적일 수도 있고, 기판의 프로세싱 동안 시간에 따라 시프팅될 수도 있다. 예를 들어, 갭, 보잉 및/또는 시프팅 문제들이 거의 없거나 전혀 없는 다수의 기판 프로세싱 실행들로부터 수집된 실험적 데이터로부터, 거의 이상적인 샘플 지점들로부터 생성된 "황금 곡선"이 샘플 기판들의 프로세싱 동안 시간에 따라 플롯팅될 수도 있다. 이어서, 황금 곡선에 기초하여, 시간에 따라 유사하게 가변하는 상한 신뢰도 문턱값 및 하한 신뢰도 문턱값이 황금 곡선 위아래로 규정될 수 있다. 이 접근법을 사용하여, 기판의 프로세싱은 제공된 수집된 샘플들이 상한 및 하한 내에 남아 있다면 (즉, 초과하지 않음) 정상으로 간주된다. 한편, 샘플들이 상한 또는 하한 밖으로 전이한다면 (즉, 초과함), 기판은 갭 형성 (gapping), 보잉 (bowing) 및/또는 시프팅 (shifting) 문제를 갖는 것으로 플래깅될 수 있다.

기판 프로세싱 흐름도

도 7을 참조하면, 본 발명의 비배타적인 실시 예에 따라 기판 (18) 을 프로세싱하기 위한 단계들을 예시하는 흐름도 (70) 가 도시된다.

단계 72에서, 프로세싱될 기판 (16) 이 기판 프로세싱 툴 (10) 의 프로세싱 챔버 (12) 내의 기판 페데스탈 (16) 의 클램핑 표면 (16A) 에 클램핑된다. 통상적으로, 기판 (18) 은 클램핑 표면 (16A) 상에 센터링되거나 달리 정렬되고, 이어서 클램핑된다.

단계 74에서, 기판은 기판의 상단 표면 상에 막을 증착함으로써 RF 유도된 플라즈마에서 프로세싱된다. 상기 주지된 바와 같이, 막의 두께는 기판 (18) 보잉을 발생시키는 표면 응력들을 유발할 수도 있고, 기판 (18) 과 클램핑 표면 (16A) 사이에 형성되는 갭들을 발생시킨다. 그 결과, 기판 (16) 은 기판 페데스탈 (16) 로부터 부분적으로 또는 전체적으로 디클램핑될 수도 있다. 또한, 바람직하지 않은 측방향력들이 클램핑력을 극복한다면 시프팅이 중심 위치로부터 발생할 수도 있다.

단계 76에서, V/I 계량기 (22) 는 프로세싱 챔버 (12) 내의 시스템으로 전달된 RF 전력의 위상 각 및/또는 총 임피던스 크기를 계속해서 모니터링하거나 샘플링한다.

결정 78에서, 제어기 (24) 는 디클램핑 및/또는 시프팅 문제를 나타내는, 안정 문턱값이 초과되었는지 여부를 결정한다. 상기 주지된 바와 같이, 안정 문턱값은 고정이거나 동적일 수도 있다. 고정이면, 샘플들은 고정 문턱값 또는 고정 문턱값들의 세트와 비교된다. 동적 문턱값들이 사용된다면, 프로세싱 동안 생성된 샘플들은 통상적으로 시간에 따라 가변하는 상한 문턱값 및 하한 문턱값 경계들과 비교된다. 고정 접근법 또는 동적 접근법이 사용되는지 여부와 무관하게, 안정 문턱값이 초과되지 않는다면, 단계 74에서 기판의 프로세싱은 완료될 때까지 계속된다.

한편, 단계 80에서, 안정 문턱값 (동적 또는 고정) 이 초과되면 기판이 플래깅된다.

선택 가능한 단계 82에서, 기판 프로세싱 툴 (10) 은 제어기 (24) 아래에서, 하나 이상의 복구 프로세스 옵션들을 구현할 수도 있다. 이러한 복구 옵션들은 이로 제한되는 것은 아니지만, 클램핑 표면 (16A) 에 의해 생성된 클램핑력을 증가시키는 것, 기판 (18) 의 프로세싱을 중단하는 (pause) 것 및/또는 기판 (18) 을 프로세싱할 때 사용된 프로세스의 프로세싱 파라미터들을 조정하는 것을 포함할 수도 있다. 이 단계는 선택 가능하고 생략될 수 있다는 것을 주의해야 한다. 예를 들어, 기판에 대한 문제가 치명적이라면, 복구 단계들을 취하는 것은 무의미할 수도 있다.

마지막으로, 단계 84에서, 기판은 다음 기판 (18) 이 그 자리에서 프로세싱될 수 있도록 프로세싱 챔버 (12) 로부터 제거된다.

동적 신뢰도 문턱값 예들

도 8을 참조하면, 정상 기판 프로세스 실행 동안 시간에 따라 변화하는 동적 신뢰도 문턱값들을 도시하는 플롯 (110) 이 예시된다. 수직 축을 따라, 플롯 (110) 은 수평 축을 따라 시간에 따라 플롯팅된 위상 각 및/또는 임피던스 크기 샘플들의 유효 측정된 값들 (112) 을 포함한다. 이 경우, 기판이 갭 형성, 보잉 및/또는 시프팅을 거의 또는 전혀 경험하지 않기 때문에, 측정된 값들 (112) 은 실험적 데이터로부터 생성되고 상한 및 하한 (116, 118) 을 규정하는 황금 곡선 (114) 을 거의 (more or less) 뒤따른다. 측정된 값들 (112) 이 시간에 따라 가변함에 따라 상한 및 하한 (116, 118) 내에 남아 있기 때문에, 기판 실행은 임의의 문제들을 갖는 것으로 플래깅되지 않는다.

도 9를 참조하면, 동적 신뢰도 문턱값 경계 중 하나를 초과하는 또 다른 기판 실행의 측정된 값들 (112) 을 도시하는 플롯 (120) 이 도시된다. 이 경우, 플롯팅된 값들 (112) 은 점점 작아지고 (taper off) 하부 경계 (118) 아래로 떨어지고, 기판이 갭 형성, 보잉 및/또는 시프팅 문제를 겪고 있음을 나타낸다. 상기 주지된 바와 같이, 이러한 문제가 검출될 때, 프로세싱이 정지되거나 (halt) 시정 조치들이 취해질 수 있다.

제어기

제어기 (24) 는 통상적으로 시스템 제어 소프트웨어 또는 컴퓨터 코드를 저장하기 위한 하나 또는 비일시적인 컴퓨터 판독 가능 매체 저장 디바이스들 (90) 및/또는 메인 메모리 (92) 를 포함한다.　 용어 "비일시적

제어기

제어기 (24) 는 통상적으로 시스템 제어 소프트웨어 또는 컴퓨터 코드를 저장하기 위한 하나 또는 비일시적인 컴퓨터 판독 가능 매체 저장 디바이스들 (90) 및/또는 메인 메모리 (92) 를 포함한다.　 용어 "비일시적 컴퓨터 판독가능 매체"는 일반적으로 메인 메모리, 보조 메모리, 이동식 저장장치, 및 저장 디바이스들, 예컨대 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 이동식 저장 디바이스 (90A) 및 다른 형태들의 영구 메모리와 같은 임의의 물리적 매체를 지칭하도록 사용되고, 반송파들 또는 신호들과 같은 일시적 주제를 커버하는 것으로 해석되지 않는다.

제어기 (24) 는 또한 하나 이상의 프로세서들 (94), 예컨대 CPU 또는 컴퓨터, 복수의 CPU들 또는 컴퓨터들, 아날로그 및/또는 디지털 입력/출력 연결부들, 모터 제어기 보드들, 등을 포함할 수도 있다. 특정한 실시 예들에서, 시스템 소프트웨어 또는 코드를 실행하거나 (run) 실행하는 (excute) 제어기 (24) 는, 프로세싱 동작들의 타이밍, RF 생성기 (20) 의 동작 주파수 및 동작 전력, 프로세싱 챔버 (12) 내의 압력, 프로세스 챔버 (12) 내로의 가스(들)의 가스 플로우 레이트들, 농도들 및 온도들 및 이들의 상대적인 혼합, 기판 홀더 (16) 에 의해 지지된 기판 (18) 의 온도를 제어하는 것과 같은 액티비티들을 포함하여, 기판 프로세싱 툴 (10) 의 액티비티들의 전부 또는 일부를 제어한다.

제어기 (24) 는 또한 사용자 인터페이스 (96) 를 포함할 수도 있다. 사용자 인터페이스 (98) 는 툴 (10) 의 동작 파라미터들 및/또는 프로세스 조건들을 나타내는 그래픽 디스플레이들과 같은 하나 이상의 입력/출력 (I/O) 디바이스들 (96), 및 인간 오퍼레이터로 하여금 툴 (10) 과 인터페이스하게 하는, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.

컴퓨터 버스와 같은 통신 인프라스트럭처 (100) 가 제어기 (24) 의 다양한 컴포넌트들 (90 내지 98) 로 하여금 서로 통신하게 하도록 제공된다. 통신 링크 (102) 가 제어기 (24) 로 하여금 다른 통신 및/또는 컴퓨팅 시스템들과 통신하게 하도록 제공된다. 프로세서 (24) 내외부 모두의 통신은 신호들을 반송하고, 전선 또는 케이블, 광섬유, 전화선, 휴대전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 임의의 통신 링크를 통해 송신되고 그리고/또는 수신될 수 있는 전자, 전자기, 광학, 또는 다른 신호들과 같은 신호들의 형태일 수도 있다.

장점들

프로세싱 챔버 (12) 내에서 기판 (18) 의 상태를 모니터링하고 검출하기 위한 본 명세서에 기술된 접근법은 다수의 이익들 및 장점들을 제공한다. 먼저, 증착물들이 챔버 (12) 의 벽들 및 다른 표면들 상에 축적됨에 따라, 챔버 (12) 내에서 기판 (18) 에 대한 커패시턴스가 변화한다. 그러나, 본 명세서에 기술된 바와 같은 접근법은 기판에서 기판으로 반복 가능하다. 둘째, 프로세싱 동안 기판들의 문제들을 검출하는 능력은 시정 조치가 취해질 수도 있고, 또는 심각한 상황들에서, 결함이 있는 기판들 (18) 이 후속하는 프로세스 단계들이 발생하기 전에 식별되고 폐기될 수 있다는 것을 의미한다.

대안적인 실시 예들

간략함을 위해, 예시된 바와 같이 기판 프로세싱 툴 (10) 은 단일 기판 프로세싱 스테이션만을 포함한다. 본 명세서에 기술된 주제는 복수의 기판 프로세싱 스테이션들을 갖는 기판 툴들 (10) 과 함께 사용될 수도 있다는 것을 주의해야 한다.

본 명세서에 기술된 바와 같은 기판 프로세싱 툴 (10) 은 막 증착 툴이지만, 이는 결코 제한하는 것으로 해석되지 않는다는 것을 주의해야 한다. 반대로, 본 명세서에 기술된 주제는 기판들을 프로세싱하기 위해 RF 유도된 플라즈마를 사용하는 임의의 기판 프로세싱 툴, 예컨대 플라즈마 에칭 툴들, 또는 기판을 프로세싱하기 위한 플라즈마를 생성하기 위해 RF를 사용하는 임의의 다른 타입의 툴과 함께 사용될 수도 있다.

다양한 실시 예들에서, 기판 프로세싱 툴에 의해 프로세싱된 기판 (18) 은 반도체 웨이퍼들, 평판 디스플레이들 또는 임의의 다른 워크피스를 포함할 수도 있다. 일반적으로, 본 출원은 기판들을 프로세싱하기 위해 RF 유도된 플라즈마를 사용하는 임의의 기판 프로세싱 툴을 커버하도록 의도된다.

본 명세서에 제공된 실시 예들이 단지 예시이고, 어떠한 점으로도 제한하는 것으로 해석되지 않아야 한다는 것이 이해되어야 한다. 몇몇 실시 예들만이 상세히 기술되었지만, 본 출원은 본 명세서에 제공된 개시의 정신 또는 범위로부터 벗어나지 않고 많은 다른 형태들로 구현될 수도 있다는 것이 인식되어야 한다. 따라서, 본 실시 예들은 제한적이지 않고 예시적인 것으로 간주되어야 하고, 본 명세서에 제공된 상세들로 제한되지 않고, 첨부된 청구항들의 범위 및 등가물 내에서 수정될 수도 있다.

Claims

기판 프로세싱 툴에 있어서,
프로세싱 챔버;
상기 프로세싱 챔버 내에서 기판을 지지하기 위한 표면을 갖는 기판 페데스탈;
상기 프로세싱 챔버 내에서 무선 주파수 (Radio Frequency; RF) 전력을 전달하기 위한 RF 전극으로서, 상기 RF 전력은 상기 기판이 프로세싱될 때 상기 프로세싱 챔버 내에 플라즈마를 유도하는, 상기 RF 전극; 및
상기 프로세싱 챔버 내에서 전달된 상기 RF 전력을 측정함으로써 프로세싱될 때 상기 기판의 상태를 검출하기 위한 기판 상태 검출 시스템으로서, 상기 기판 상태 검출 시스템은 상기 측정된 RF 전력으로부터 상기 기판이 프로세싱 동안 임의의 보잉 (bowing), 상기 기판과 상기 표면 사이의 갭들 또는 상기 표면에 대한 시프팅 (shifting) 을 겪고 있는지를 결정하는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 RF 전극은 상기 프로세싱 챔버에 일정한 RF 전력을 제공하도록 구성되고, 그리고
상기 기판 상태 검출 시스템은,
(a) 상기 프로세싱 챔버에서 유효 RF 전력 (real RF power) 및 무효 RF 전력 (reactive RF power) 을 측정하고, 그리고
(c) 상기 프로세싱 챔버 내의 상기 무효 RF 전력의 변화들에 기초하여 상기 기판의 상태를 확인하도록 더 구성되는, 기판 프로세싱 툴.
제 2 항에 있어서,
상기 기판 상태 검출 시스템은 상기 RF 전력의 전압-전류 위상 각 (phase angle) 차를 비교하도록 더 구성되는, 기판 프로세싱 툴.
제 3 항에 있어서,
상기 전압-전류 위상 각은 상기 기판의 임의의 보잉 (bowing), 갭 형성 (gapping) 또는 시프팅 (shifting) 의 정도가 각각 증가하거나 감소함에 따라 증가하거나 감소하는, 기판 프로세싱 툴.
제 2 항에 있어서,
상기 기판 상태 검출 시스템은 상기 무효 RF 전력의 임피던스 크기의 변화를 비교하도록 더 구성되는, 기판 프로세싱 툴.
제 5 항에 있어서,
상기 임피던스 크기의 변화는 상기 갭 형성, 보잉 또는 시프팅의 정도가 각각 보다 커지거나 보다 작아짐에 따라 보다 커지거나 보다 작아지는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 상태 검출 시스템은 전압/전류 ("V/I") 계량기와 협력하여 동작하는 제어기를 더 포함하고, 상기 제어기는 상기 V/I 계량기에 의해 측정될 때, 전달된 RF 전력이 상기 기판의 상태가 (a) 상기 갭을 갖거나 (b) 시프팅되는 것을 나타내면 상기 기판을 플래깅하도록 (flag) 구성되는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 상태 검출 시스템은 상기 측정된 RF 전력으로부터 도출된 하나 이상의 샘플들이 하나 이상의 고정 안정 문턱값(들) (static comfort threshold(s)) 을 초과하면, 갭 형성, 보잉 및/또는 시프팅 문제 중 하나를 갖는 것으로 상기 기판을 플래깅하는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 상태 검출 시스템은 상기 측정된 RF 전력으로부터 도출된 하나 이상의 샘플들이 하나 이상의 동적 (dynamic) 안정 문턱값(들)을 초과하면, 갭 형성, 보잉 및/또는 시프팅 문제 중 하나를 갖는 것으로 상기 기판을 플래깅하고, 상기 동적 안정 문턱값(들)은 시간에 따라 가변하는, 기판 프로세싱 툴.
제 9 항에 있어서,
상기 하나 이상의 동적 안정 문턱값(들)은,
복수의 기판들의 복수의 프로세싱 실행들 (runs) 로부터 수집된 실험적 샘플들로부터 도출된 시간에 따른 곡선을 생성하고, 그리고
상기 생성된 곡선으로부터, 시간에 따라 가변하는 상기 동적 안정 문턱값(들)을 도출함으로써 규정되는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 상태 검출 시스템은,
(a) 전압;
(b) 전류; 및
(c) 상기 전압과 상기 전류 사이의 위상 각을 측정할 수 있는 전압/전류 계량기를 포함하는, 기판 프로세싱 툴.
제 11 항에 있어서,
상기 전압/전류 계량기는 RF 소스와 상기 페데스탈 내에 제공된 전극 사이에 직렬로 전기적으로 커플링되는, 기판 프로세싱 툴.
제 2 항에 있어서,
상기 측정된 무효 RF 전력의 변화들은 상기 기판과 상기 페데스탈의 상기 표면 사이의 커패시턴스의 변화들을 나타내고, 상기 커패시턴스는,
상기 갭의 크기가 증가함에 따라 감소하고, 그리고
상기 갭의 크기가 감소함에 따라 증가하는, 기판 프로세싱 툴.
제 2 항에 있어서,
상기 측정된 무효 RF 전력의 변화들은 상기 기판과 상기 페데스탈의 상기 표면 사이의 커패시턴스의 변화들을 나타내고, 상기 커패시턴스는,
상기 기판의 상기 시프팅 정도가 증가함에 따라 감소하고, 그리고
상기 기판의 상기 시프팅 정도가 감소함에 따라 증가하는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 페데스탈은 적어도 하나의 RF 전극을 포함하는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판을 지지하기 위한 상기 페데스탈의 상기 표면은 상기 기판을 상기 표면에 클램핑하도록 더 구성되는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 상태 검출 시스템이 (a) 상기 기판과 상기 페데스탈의 상기 표면 사이에 상기 갭을 갖거나 (b) 상기 페데스탈의 상기 표면 상에서 시프팅된 것으로 상기 기판의 상태를 결정하는 경우에 상기 기판을 플래깅하기 위한 플래그 생성기를 더 포함하는, 기판 프로세싱 툴.
제 17 항에 있어서,
상기 플래그 생성기가 상기 기판을 플래깅하는 경우에 복구 프로세싱 동작을 수행하기 위한 복구 모드를 더 포함하는, 기판 프로세싱 툴.
제 18 항에 있어서,
상기 기판 프로세싱 툴은 상기 복구 모드에서,
(a) 상기 페데스탈의 상기 표면에 상기 기판을 클램핑하기 위한 클램핑력 (clamping force) 을 증가시키거나,
(b) 상기 기판의 프로세싱을 중단하거나 (pause),
(c) 상기 기판을 프로세싱할 때 사용된 프로세스의 프로세싱 파라미터들을 조정하는 복구 프로세싱 옵션들 중 하나를 구현하는, 기판 프로세싱 툴.
제 1 항에 있어서,
상기 기판 프로세싱 툴은 플라즈마 향상된 화학적 기상 증착 (Plasma Enhanced Chemical Vapor Deposition; PECVD) 툴, 저압 화학적 기상 증착 (Low Pressure Chemical Vapor Deposition; LPCVD) 툴, 초고진공 화학적 기상 증착 (Ultra High Vacuum Chemical Vapor Deposition; UHVCVD) 툴, 원자 층 증착 (Atomic Layer Deposition; ALD) 툴, 플라즈마 향상된 원자 층 증착 (Plasma-Enhanced Atomic Layer Deposition; PEALD) 툴 또는 플라즈마 에칭 툴 중 하나인, 기판 프로세싱 툴.
프로세싱 챔버로 전달된 RF 전력의 관찰된 거동에 기초하여 상기 프로세싱 챔버의 지지 표면 상에 위치된 기판의 갭 및/또는 시프팅을 검출할 수 있는, 기판 프로세싱 툴.
제 21 항에 있어서,
상기 전달된 RF 전력의 상기 거동은 상기 전달된 RF 전력의 유효 성분 (real component) 의 크기에 대한 무효 성분 (reactive component) 의 크기의 변화들로부터 관찰되는, 기판 프로세싱 툴.
제 21 항에 있어서,
상기 RF 전력의 상기 거동은 상기 프로세싱 챔버로 전달된 상기 RF 전력의 유효 RF 전력 성분과 무효 RF 전력 성분 사이의 전압-전류 위상 각 차를 비교함으로써 관찰되는, 기판 프로세싱 툴.
제 23 항에 있어서,
상기 전압-전류 위상 각 차의 정도는 상기 갭의 사이즈 및/또는 상기 시프팅의 정도에 비례하는, 기판 프로세싱 툴.
제 21 항에 있어서,
상기 갭의 존재 및/또는 상기 기판의 상기 시프팅은 상기 프로세싱 챔버에 전달된 상기 RF 전력의 유효 RF 전력 성분 및/또는 무효 RF 전력 성분의 임피던스 크기 변화를 확인함으로써 결정되는, 기판 프로세싱 툴.
제 25 항에 있어서,
상기 임피던스 크기는 상기 갭의 사이즈 및/또는 상기 시프팅의 정도에 비례하는, 기판 프로세싱 툴.
제 21 항에 있어서,
상기 기판은 상기 갭 및/또는 상기 기판의 상기 시프팅이 검출될 때 플래깅되는, 기판 프로세싱 툴.
제 21 항에 있어서,
상기 프로세싱 챔버에 전달된 상기 RF 전력의 거동은 전압/전류 ("V/I") 계량기에 의해 관찰되고, 상기 V/I 계량기는,
(a) 전압;
(b) 전류; 및
(c) 상기 전압과 상기 전류 사이의 위상 각을 측정하도록 구성되는, 기판 프로세싱 툴.
제 28 항에 있어서,
상기 V/I 계량기는 RF 소스와 상기 지지 표면을 형성하는 기판 페데스탈에 임베딩된 전극 사이에 직렬로 커플링되고, 상기 RF 소스는 상기 RF 전력을 상기 프로세싱 챔버에 전달하기 위해 사용되는, 기판 프로세싱 툴.
프로세싱 챔버 내의 기판을 지지하는 페데스탈의 표면에 대해, 갭을 갖거나 그리고/또는 시프팅되는 것으로 상기 프로세싱 챔버에서 프로세싱을 겪는 상기 기판을 플래깅하기 위해, 전압 또는 전류 ("V/I") 계량기와 협력하여 동작하는 제어기를 포함하는 기판 프로세싱 툴로서, 상기 제어기는 상기 V/I 계량기에 의해 측정될 때 상기 프로세싱 챔버에 전달된 관찰된 RF 전력으로부터 상기 기판을 플래깅하는, 기판 프로세싱 툴.
제 30 항에 있어서,
상기 RF 전력의 거동은 상기 프로세싱 챔버에 전달된 상기 RF 전력의 유효 RF 전력 성분과 무효 RF 전력 성분 사이의 전압-전류 위상 각 차를 비교함으로써 관찰되는, 기판 프로세싱 툴.
제 30 항에 있어서,
상기 RF 전력의 거동은 상기 프로세싱 챔버에 전달된 상기 RF 전력의 유효 RF 전력 성분과 무효 RF 전력 성분 사이의 임피던스 크기의 변화를 비교함으로써 관찰되는, 기판 프로세싱 툴.
제 30 항에 있어서,
상기 V/I 계량기는 상기 프로세싱 챔버에 공급된 상기 RF 전력의 유효 RF 성분과 무효 RF 성분의 하나 이상의 파라미터들을 측정하도록 구성되고, 상기 하나 이상의 파라미터들은,
(a) 전압;
(b) 전류; 및
(c) 위상 각을 포함하는, 기판 프로세싱 툴.