KR20210064957A - 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 - Google Patents
터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20210064957A KR20210064957A KR1020190153766A KR20190153766A KR20210064957A KR 20210064957 A KR20210064957 A KR 20210064957A KR 1020190153766 A KR1020190153766 A KR 1020190153766A KR 20190153766 A KR20190153766 A KR 20190153766A KR 20210064957 A KR20210064957 A KR 20210064957A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- tunnel junction
- type semiconductor
- electrode layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 238000011065 in-situ storage Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
개시되는 터널정션을 구비하는 발광 소자는, n형 반도체인 하부 전극층; 상기 하부 전극층의 상측에 형성되고 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되는 터널정션 소자; 상기 터널정션 소자의 상측에 형성되고 n형 반도체가 상측에 배치되는 발광 소자층; 및 상기 발광 소자층의 상측에 형성되며 n형 반도체인 상부 전극층;을 포함하는 터널정션 소자를 가진다.
Description
본 발명(Disclosure)은, 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법에 관한 것으로서, 구체적으로 터널정션 소자를 인시츄(in-situ)로 형성할 수 있으며, 공정 단계가 감소된 멀티컬러 소자에 관한 것이다.
여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
일반적으로 발광 다이오드의 기본적인 구조는, n형 반도체, 활성층 및 p형 반도체가 상하 방향으로 적층된 구조이다.
활성층의 상측에 형성되는 반도체 층은, p형 반도체 층으로서, 그 상측에 형성되는 콘택 금속층을 통하여 외부로 부터 캐리어를 공급받아 활성층으로 주입한다.
일반적인 콘택 금속층은 활성층에서 생성된 빛을 차단하는 효과를 가지므로, 좁은 면적으로 형성된다. 그러나, 콘택 금속층이 좁은 면적으로 형성되면, 전류 분산(current spreading)이 악화하여, 전류 밀집(current crowding)현상이 심화할 수 있다. 특히 p형 반도체 층의 저항은 n형 반도체 층보다 크기 때문에, 좁은 면적으로 형성된 콘택 금속층은 구동 전압 상승의 주요 원인이 된다.
ITO(Indium Tin Oxide)를 포함하는 투명전극을 사용하면, 광 손실을 최소화 하면서 전류 밀집(current crowding)현상을 완화할 수 있다.
콘택 금속층과 p형 반도체 층 사이에 투명 전극을 배치한다.
그러나 투명전극은, 공정이 추가될 뿐만 아니라, 두께 조절이 쉽지 않은 문제점이 있다. 또한, 콘택 금속층을 넓은 면적으로 형성하였을 때에 대비하여 직렬 전압이 높아진다.
최근에는, 이러한 투명전극을 사용하지 않으면서 전류 밀짐(current crowding)현상을 해결하기 위해, 터널 정션(tunnel junction) 구조를 사용하는 구조가 소개되었다.
고농도로 도핑된 n, p 형 반도체를 접합하고 역 바이어스(reverse bias)를 인가함으로써, 캐리어가 가전자대(valance band)와 전도대(conduction band) 로 형성되는 에너지 장벽을 통과하도록 한다.
그러나 p형 반도체가 상측에 배치되는 일반적인 발광 다이오드 구조에 터널 정션 구조를 접목하기 위해서는, 높은 도핑 농도의 p형 반도체의 상측에 또한 높은 도핑 농도의 n형 반도체를 형성해야 한다.
이러한 구조를 MOCVD(metal organic chemical vapor deposition)방법으로 형성하면, 높은 도핑 농도의 p형 반도체를 성장한 후, 그 상면을 세척해야 하는 문제점이 있다.
이를 위해서는 MOCVD 성장을 중단하고, 웨이퍼를 장비 외부로 꺼내고, 세척 과정을 거치며 다시 MOCVD 공정을 진행해야 한다.
이러한 공정과정은 그 단계가 복잡할 뿐만 아니라, 막 형성의 연속성이 무엇보다도 중요한 에피 성장 공정이 2단계 이상으로 나눠진다.
이에 따라 형성된 터널 정션의 특성이 악화하고 대표적으로 전압이 높아지는 문제점이 있다.
이러한 문제를 해결하는 종래의 방법중 하나가, Applied Physics Express 9, 022102 (2016)에 발표된 논문 "Hybrid tunnel junction contacts to III- nitride light-emitting diodes" 에 소개되었다.
본 논문에 따르면, MOCVD로 성장된 높은 도핑 농도의 p형 반도체 상에 MBE(molecular beam epitaxy)방법으로 높은 도핑 농도의 n형 반도체를 성장한다.
이렇게 함으로서, 고품질의 터널 정션 구조를 구현할 수 있다.
그러나 이 방법으로 터널 정션 구조를 구현하기 위해서는, MOCVD를 이용한 p형 반도체 성장-세척-MBE를 이용한 n형 반도체 성장과 같은 공정단계가 필요하다.
즉, 에피 성장 공정이 중단된 후 재 진행되어야 하는 기본적인 문제를 해결하지 못한다. 이런 공정단계는 대량 생산에 적합하지 않다.
한편, 최근에는 하나의 웨이퍼에서 적어도 두 가지 이상의 서로 다른 색을 방출하는 멀티컬러 소자와 이를 이용한 제품에 대한 연구와 시장 요구가 늘어나고 있다.
멀티컬러 소자중 하나는, 선택적 에피 성장(selective epi growth)방법을 이용하여, 다양한 색을 방출하는 발광 소자를 기판(substrate)상에 다수 형성함으로써, 멀티컬러를 구현한다.
이와 같은 멀티컬러 소자에 터널 정션 구조를 접목하기 위해서는, MOCVD와 MBE를 이용한 hybrid 터널 정션 구조를 대체하여 발광소자와 터널 정션 구조를 인시츄(in-situ)로 형성할 수 있는 방법에 대한 개발이 시급한 실정이다.
1. Erin C. Young, Benjamin P. Yonkee, Feng Wu, Sang Ho Oh, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Appl. Phys. Express 9, 022102 (2016).
본 발명(Disclosure)은, 인시츄(in-situ)로 형성되어 낮은 직렬저항을 가지는 터널정션 소자를 구비하는 발광 소자의 제공을 일 목적으로 한다.
본 발명(Disclosure)은, 공정 단계가 감소되는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제공을 일 목적으로 한다.
여기서는, 본 발명의 전체적인 요약(Summary)이 제공되며, 이것이 본 발명의 외연을 제한하는 것으로 이해되어서는 아니 된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
상기한 과제의 해결을 위해, 본 발명을 기술하는 여러 관점들 중 어느 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자는, n형 반도체인 하부 전극층; 상기 하부 전극층의 상측에 형성되고 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되는 터널정션 소자; 상기 터널정션 소자의 상측에 형성되고 n형 반도체가 상측에 배치되는 발광 소자층; 및 상기 발광 소자층의 상측에 형성되며 n형 반도체인 상부 전극층;을 포함하는 터널정션 소자를 가진다.
본 발명의 다른 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자에서, 상기 하부 전극층은, 그 두께가 2㎛ 내지 3㎛일 수 있다.
본 발명의 다른 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자에서, 상기 하부 전극층의 일부를 노출하기 위하여 상기 하부 전극층의 상위층들을 제거한 하부전극 메사구조를 포함할 수 있다.
상기한 과제의 해결을 위해, 본 발명을 기술하는 여러 관점들 중 어느 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자의 제조방법은, 기판을 준비하는 제1 단계; 상기 기판의 상측에 n형 반도체인 하부 전극층이 형성되는 제2 단계; 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되는 터널정션 소자가 상기 하부 전극층의 상측에 형성되는 제3 단계; n형 반도체가 상측에 배치되는 발광 소자층이 상기 터널정션 소자의 상측에 형성되는 제4 단계; n형 반도체인 상부 전극층이 상기 발광 소자층의 상측에 형성되는 제5 단계;를 포함하고, 상기 제2 단계 내지 상기 제5 단계는 인시츄(in-situ)로 수행된다.
상기한 과제의 해결을 위해, 본 발명을 기술하는 여러 관점들 중 어느 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자는 터널정션을 구비하는 발광 소자가 하나의 기판에 복수개가 형성된다.
본 발명의 다른 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자에서, 복수개의 상기 발광소자는, 적어도 두 가지 이상의 서로 다른 파장의 빛을 방출하고, 상기 기판상에 나란하게 형성될 수 있다.
본 발명의 다른 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자에서, 복수의 상기 발광소자는, 전기적으로 서로 격리되도록, 그 사이의 상기 하부 전극층에 트랜치 상기 기판이 노출되는 트랜치 구조를 포함할 수 있다.
상기한 과제의 해결을 위해, 본 발명을 기술하는 여러 관점들 중 어느 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조 방법은, 상기 기판을 준비하는 제10 단계; n형 반도체이고 상기 기판의 상측에 배치되는 하부 전극층과, 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되어 상기 하부 전극층의 상측에 배치되는 터널정션 소자와, p형 반도체가 n형 반도체 상측에 배치되어 상기 터널정션 소자의 상측에 배치되는 발광 소자층 및, n형 반도체이고 상기 발광 소자층의 상측에 배치되는 상부 전극층으로 구비되는 제1 발광부를 인시츄(in-situ)로 형성하는 제20 단계; 상기 하부 전극층의 일부가 노출되도록 상기 하부 전극층의 상위층들을 제거하고, 상기 제1 발광부를 가지는 메사 구조체인 제1 발광소자가 형성되는 제30 단계; 상기 제1 발광 소자의 상측에 상기 제1 발광소자를 보호하는 패시베이션(passivation) 층이 형성되는 제40 단계; n형 반도체이고 상기 기판의 상측에 배치되는 또 다른 상기 하부 전극층과, 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체 상측에 배치되고 상기 또 다른 하부 전극층의 상측에 배치되는 또 다른 상기 터널정션 소자과, n형 반도체가 p형 반도체 상측에 배치되어 또 다른 상기 터널정션 소자의 상측에 배치되는 또 다른 상기 발광 소자층 및, n형 반도체이고 또 다른 상기 발광 소자층의 상측에 배치되는 또 다른 상기 상부 전극층으로 구비되는 제2 발광부를 인시츄(in-situ)로 형성하는 제50 단계; 상기 하부 전극층의 일부가 노출되도록 상기 또 다른 하부 전극층 및 그 상위층들을 제거하고, 상기 제2 발광부를 가지는 메사 구조체인 제2 발광소자를 형성하는 제60 단계; 모든 상기 하부 전극층 및 모든 상기 상부 전극층 상에 콘택 금속층을 형성하는 제70 단계;를 포함한다.
본 발명의 다른 일 관점(aspect)에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법에서, 상기 제1 발광소자와 상기 제2 발광소자는, 서로 전기적으로 격리되도록, 그 사이의 상기 하부 전극층에 상기 기판이 노출되도록 트랜치 구조를 형성하는 제61 단계;를 더 포함할 수 있다.
본 발명에 따르면, 높은 도핑 농도 p형 반도체가 높은 도핑 농도 n형 반도체의 상측에 배치되는 터널정션 소자 구조를 채용하여, 낮은 직렬저항을 가지는 터널정션 소자를 인시츄(in-situ)로 형성할 수 있다.
본 발명에 따르면, n-up 구조의 터널정션 소자를 구비하는 발광 소자를 이용하여 공정 단계가 감소되는 멀티컬러 소자를 제조할 수 있다.
도 1은 본 발명에 따른 터널 정션층을 구비하는 발광 소자의 일 실시형태를 보인 도면.
도 2는 본 발명에 따른 터널 정션층을 구비하는 발광 소자를 이용한 멀티컬러 소자의 일 실시형태를 보인 도면.
도 3 내지 도 10은 도 2의 터널 정션층을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조 방법을 공정 순서에 따라 나타낸 도면.
도 2는 본 발명에 따른 터널 정션층을 구비하는 발광 소자를 이용한 멀티컬러 소자의 일 실시형태를 보인 도면.
도 3 내지 도 10은 도 2의 터널 정션층을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조 방법을 공정 순서에 따라 나타낸 도면.
이하, 본 발명에 따른 터널정션을 구비하는 발광 소자를 구현한 실시형태를 도면을 참조하여 자세히 설명한다.
다만, 본 발명의 본질적인(intrinsic) 기술적 사상은 이하에서 설명되는 실시형태에 의해 그 실시 가능 형태가 제한된다고 할 수는 없고, 본 발명의 본질적인(intrinsic) 기술적 사상에 기초하여 통상의 기술자에 의해 이하에서 설명되는 실시형태를 치환 또는 변경의 방법으로 용이하게 제안될 수 있는 범위를 포섭함을 밝힌다.
또한, 이하에서 사용되는 용어는 설명의 편의를 위하여 선택한 것이므로, 본 발명의 본질적인(intrinsic) 기술적 사상을 파악하는 데 있어서, 사전적 의미에 제한되지 않고 본 발명의 기술적 사상에 부합되는 의미로 적절히 해석되어야 할 것이다.
도 1은 본 발명에 따른 터널정션을 구비하는 발광 소자의 일 실시형태를 보인 도면이다.
도 1을 참조하면, 본 실시형태에 따른 터널정션을 구비하는 발광 소자는, 하부 전극층(110), 터널정션 소자(120), 발광 소자층(130) 및 상부 전극층(140)을 가진다.
하부 전극층(110)은 n형 반도체이며 기판(10)상에 형성된다. 하부 전극층(110)은 그 상면에 하부 콘택 금속층(114)이 형성될 수 있다.
터널정션 소자(120)은 높은 도핑 농도 n형 반도체(121)와 높은 도핑 농도 p형 반도체(122)로 구성된다. 터널정션 소자(120)은 하부 전극층(110) 상측에 형성되고 높은 도핑 농도 p형 반도체(122)가 높은 도핑 농도 n형 반도체(121)의 상측에 배치된다.
발광 소자층(130)은 n형 반도체(133)와 p형 반도체(131) 및 활성층(132)으로 구성된다. 발광 소자층(130)은 터널정션 소자(120)의 상측에 형성되고 n형 반도체(133)가 p형 반도체(131) 상측에 배치된다.
상부 전극층(140)은, 발광 소자층(130)의 상측에 형성되며, 그 상측에 상부 콘택 금속층(144)이 형성될 수 있다.
도 1에서 확인할 수 있듯이, 본 발명에 따른 터널정션을 구비하는 발광 소자는, 발광 소자층(130)의 하부에 형성되며, 터널정션 소자(120)가 배치된다.
또한, 터널정션 소자(120)은 높은 도핑 농도 p형 반도체(122)가 높은 도핑 농도 n형 반도체(121)의 상측에 형성된다.
이에 따라 터널정션 소자(120)에서 높은 도핑 농도 n형 반도체(121)의 상측에 높은 도핑 농도 p형 반도체를 연속적(in-situ)로 형성할 수 있다.
또한, 이에 따라 높은 도핑 농도 p형 반도체(122)와 높은 도핑 농도 n형 반도체(121) 사이에 형성되는 터널 정션층(123)은, 낮은 직렬 저항을 가짐으로써, 구동 전압이 낮아진다.
본 실시형태에 따른 터널정션을 구비하는 발광 소자에서, 하부 전극층(110)은, 그 두께가 2㎛ 내지 3㎛이다.
이에 따라 하부 전극층(110)은 우수한 전류 분산 효과를 가진다.
또한 도 1을 참조하면, 본 실시형태에 따른 터널정션을 구비하는 발광 소자는, 하부 전극층(110)의 일부를 노출하기 위하여 하부 전극층(110)의 상위층들을 제거한 하부전극 메사구조를 포함한다.
도 1에 도시된 터널정션을 구비하는 발광 소자를 구비하는 발광 소자 제조 방법은 기판(10)을 준비하는 제1 단계에서 시작된다.
제2 단계에서는 n형 반도체(133)인 하부 전극층(110)이 기판(10)의 상측에 형성된다.
제3 단계에서는 높은 도핑 농도의 p형 반도체(131)가 상측에 배치되는 터널정션 소자(120)가 하부 전극층(110)의 상측에 형성된다.
제4 단계에서는 n형 반도체(133)가 상측에 배치되는 발광 소자층(130)이 터널정션 소자(120)의 상측에 형성된다.
제5 단계에서는 발광 소자층(130)의 상측에 n형 반도체인 상부 전극층(140)이 형성된다.
본 실시형태에 따른 터널정션을 구비하는 발광 소자의 제조 방법은, 제2 단계 내지 제5 단계는 인시츄(in-situ)로 수행된다.
도 2는 본 발명에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 일 실시형태를 보인 도면이다.
도 2를 참조하면 본 실시형태에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자는, 도 1의 터널정션을 구비하는 발광 소자(100a, 100b, 100c)가 하나의 기판(10)에 복수개가 형성된다.
이때 복수개의 발광 소자(100a, 100b, 100c)는, 적어도 두 가지 이상의 서로 다른 파장의 빛을 방출하고, 각 발광 소자(100a, 100b, 100c)는 기판(10)의 평면상에 나란하게 배치된다.
또한, 복수의 발광 소자(100a, 100b, 100c)는, 전기적으로 서로 격리되도록, 그 사이의 하부 전극층(110)에 기판(10)이 노출되는 트랜치 구조를 포함할 수 있다..
본 실시형태에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자는 공정이 단순하여 고품질의 발광 소자(100a, 100b, 100c)를 쉽게 형성할 수 있다.
즉, 터널정션 소자(120)를 인시츄(in-situ)로 형성되기 때문에, 한번의 에피 성장(epi growth) 공정으로 한 종류의 발광 소자(100a, 100b, 100c)가 형성될 수 있다.
도 3 내지 도 10은 도 2의 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조 방법을 공정 순서에 따라 나타낸 도면이다.
도 3 내지 도 10을 참조하면, 본 실시형태에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법은, 기판(10)을 준비하는 제10 단계에서 시작한다.
제20 단계에서는, 기판(10)의 상측에 배치되는 하부 전극층(110), 하부 전극층(110)의 상측에 배치되는 터널정션 소자(120), 터널정션 소자(120)의 상측에 배치되는 발광 소자층(130) 및, 발광 소자층(130)의 상측에 배치되는 상부 전극층(140)으로 구비되는 제1 발광부를 인시츄(in-situ)로 형성한다.
이때, 하부 전극층(110)은 n형 반도체이다.
또한, 터널정션 소자(120)는 높은 도핑 농도 p형 반도체(122)가 높은 도핑 농도의 n형 반도체(121)의 상측에 배치된다.
또한, 발광 소자층(130)은 p형 반도체(131)가 n형 반도체(133)의 상측에 배치된다.
또한 상부 전극층(140)은 n형 반도체이다.
제30 단계에서는 제1 발광부의 하부 전극층(110)의 일부가 노출되도록 하부 전극층(110)의 상위층들을 제거한다. 이에 따라 제1 발광부를 가지는 메사 구조체인 제1 발광 소자(100a)가 형성된다.
제40 단계에서는, 제1 발광 소자(100a)의 상측에 제1 발광 소자(100a)를 보호하는 패시베이션(passivation)층(20)이 형성된다.
제50 단계에서는, 기판(10)의 상측에 배치되는 또 다른 하부 전극층(110b), 또 다른 하부 전극층(110)의 상측에 배치되는 또 다른 터널정션 소자(120b), 또 다른 터널정션 소자(120b)의 상측에 배치되는 또 다른 발광 소자층(130b) 및, 또 다른 발광 소자층(130b)의 상측에 배치되는 또 다른 상부 전극층(140b)으로 구비되는 제1 발광부를 인시츄(in-situ)로 형성한다.
이때, 또 다른 하부 전극층(110b)은 n형 반도체로서, 제1 발광부에 구비되는 하부 전극층(110)과 동일한 물성을 가진다.
또한, 또 다른 터널정션 소자(120b)는 높은 도핑 농도의 p형 반도체(122b)가 높은 도핑 농도의 n형 반도체(121b)의 상측에 배치된다.
또한, 또 다른 발광 소자층(130)은 p형 반도체(131)가 n형 반도체의 상측에 배치된다.
또한 또 다른 상부 전극층(140)은 n형 반도체이다.
또한 발광 소자층(130)과 또 다른 발광 소자층(130b)은 서로 다른 파장의 빛을 생성한다.
제60 단계에서는, 하부 전극층(110)의 일부가 노출되도록 또 다른 하부 전극층(110b) 및 그 상위층들을 제거하고, 제2 발광부를 가지는 메사 구조체인 제2 발광 소자(100b)가 형성된다.
제70 단계에서는, 모든 하부 전극층 및 모든 상부 전극층 상에 콘택 금속층이 형성된다.
또한 본 실시형태에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법에서 제1 발광소자(100a)와 제2 발광소자(100b)는, 서로 전기적으로 격리되도록, 그 사이의 하부 전극층(110)에 트랜치 구조가 형성되어 기판(10)이 노출되는 단계를 더 포함할 수 있다.
Claims (9)
- n형 반도체인 하부 전극층;
상기 하부 전극층의 상측에 형성되고 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되는 터널정션 소자;
상기 터널정션 소자의 상측에 형성되고 n형 반도체가 상측에 배치되는 발광 소자층; 및
상기 발광 소자층의 상측에 형성되며 n형 반도체인 상부 전극층;을 포함하는 터널정션 소자를 가지는 발광 소자. - 청구항 1에 있어서,
상기 하부 전극층은,
그 두께가 2㎛ 내지 3㎛인 터널정션을 구비하는 발광 소자. - 청구항 2에 있어서,
상기 하부 전극층의 일부를 노출하기 위하여 상기 하부 전극층의 상위층들을 제거한 하부전극 메사구조를 포함하는 터널정션을 구비하는 발광 소자. - 청구항 1 내지 청구항 3중 어느 한 항에 따른 터널정션을 구비하는 발광 소자의 제조방법에 있어서,
기판을 준비하는 제1 단계;
상기 기판의 상측에 n형 반도체인 하부 전극층이 형성되는 제2 단계;
높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되는 터널정션 소자가 상기 하부 전극층의 상측에 형성되는 제3 단계;
n형 반도체가 상측에 배치되는 발광 소자층이 상기 터널정션 소자의 상측에 형성되는 제4 단계;
n형 반도체인 상부 전극층이 상기 발광 소자층의 상측에 형성되는 제5 단계;를 포함하고,
상기 제2 단계 내지 상기 제5 단계는 인시츄(in-situ)로 수행되는 터널정션을 구비하는 발광 소자 제조 방법. - 청구항 1 내지 청구항 3중 어느 한 항에 따른 터널정션을 구비하는 발광 소자가 하나의 기판에 복수개가 형성되는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자.
- 청구항 5에 있어서,
복수개의 상기 발광소자는,
적어도 두 가지 이상의 서로 다른 파장의 빛을 방출하고,
상기 기판상에 나란하게 형성되는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자. - 청구항 6에 있어서,
복수의 상기 발광소자는,
전기적으로 서로 격리되도록, 그 사이의 상기 하부 전극층에 트랜치 상기 기판이 노출되는 트랜치 구조를 포함하는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법. - 청구항 5 내지 청구항 6중 어느 한 항에 따른 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법에 있어서,
상기 기판을 준비하는 제10 단계;
n형 반도체이고 상기 기판의 상측에 배치되는 하부 전극층과, 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체의 상측에 배치되어 상기 하부 전극층의 상측에 배치되는 터널정션 소자와, p형 반도체가 n형 반도체 상측에 배치되어 상기 터널정션 소자의 상측에 배치되는 발광 소자층 및, n형 반도체이고 상기 발광 소자층의 상측에 배치되는 상부 전극층으로 구비되는 제1 발광부를 인시츄(in-situ)로 형성하는 제20 단계;
상기 하부 전극층의 일부가 노출되도록 상기 하부 전극층의 상위층들을 제거하고, 상기 제1 발광부를 가지는 메사 구조체인 제1 발광소자가 형성되는 제30 단계;
상기 제1 발광 소자의 상측에 상기 제1 발광소자를 보호하는 패시베이션(passivation) 층이 형성되는 제40 단계;
n형 반도체이고 상기 기판의 상측에 배치되는 또 다른 상기 하부 전극층과, 높은 도핑 농도의 p형 반도체가 높은 도핑 농도의 n형 반도체 상측에 배치되고 상기 또 다른 하부 전극층의 상측에 배치되는 또 다른 상기 터널정션 소자과, n형 반도체가 p형 반도체 상측에 배치되어 또 다른 상기 터널정션 소자의 상측에 배치되는 또 다른 상기 발광 소자층 및, n형 반도체이고 또 다른 상기 발광 소자층의 상측에 배치되는 또 다른 상기 상부 전극층으로 구비되는 제2 발광부를 인시츄(in-situ)로 형성하는 제50 단계;
상기 하부 전극층의 일부가 노출되도록 상기 또 다른 하부 전극층 및 그 상위층들을 제거하고, 상기 제2 발광부를 가지는 메사 구조체인 제2 발광소자를 형성하는 제60 단계;
모든 상기 하부 전극층 및 모든 상기 상부 전극층 상에 콘택 금속층을 형성하는 제70 단계;를 포함하는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법. - 청구항 7에 있어서,
상기 제1 발광소자와 상기 제2 발광소자는,
서로 전기적으로 격리되도록, 그 사이의 상기 하부 전극층에 상기 기판이 노출되도록 트랜치 구조를 형성하는 제61 단계;를 더 포함하는 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190153766A KR102337983B1 (ko) | 2019-11-26 | 2019-11-26 | 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190153766A KR102337983B1 (ko) | 2019-11-26 | 2019-11-26 | 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210064957A true KR20210064957A (ko) | 2021-06-03 |
KR102337983B1 KR102337983B1 (ko) | 2021-12-10 |
Family
ID=76396720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190153766A KR102337983B1 (ko) | 2019-11-26 | 2019-11-26 | 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102337983B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128502A (ja) * | 2002-09-30 | 2004-04-22 | Lumileds Lighting Us Llc | トンネル接合を含む発光装置 |
JP2019087710A (ja) * | 2017-11-10 | 2019-06-06 | 学校法人 名城大学 | 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子 |
-
2019
- 2019-11-26 KR KR1020190153766A patent/KR102337983B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128502A (ja) * | 2002-09-30 | 2004-04-22 | Lumileds Lighting Us Llc | トンネル接合を含む発光装置 |
JP2019087710A (ja) * | 2017-11-10 | 2019-06-06 | 学校法人 名城大学 | 窒化物半導体発光素子の製造方法、及び窒化物半導体発光素子 |
Non-Patent Citations (1)
Title |
---|
1. Erin C. Young, Benjamin P. Yonkee, Feng Wu, Sang Ho Oh, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Appl. Phys. Express 9, 022102 (2016). |
Also Published As
Publication number | Publication date |
---|---|
KR102337983B1 (ko) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8618551B2 (en) | Semiconductor light emitting device | |
JP4168284B2 (ja) | 窒化物系半導体素子 | |
US20130270514A1 (en) | Low resistance bidirectional junctions in wide bandgap semiconductor materials | |
US9099614B2 (en) | Semiconductor light emitting element | |
US5869849A (en) | Light-emitting diodes with high illumination | |
US20120007048A1 (en) | III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer | |
US20180294384A1 (en) | Light-emitting diode and method for manufacturing same | |
US20120273753A1 (en) | Semiconductor light emitting device | |
US9941439B2 (en) | Optically assist-triggered wide bandgap thyristors having positive temperature coefficients | |
US7615773B2 (en) | Semiconductor light-emitting device and manufacturing method thereof | |
KR20140000424A (ko) | 반도체소자 및 그 제조방법 | |
US9041012B2 (en) | Galium-nitride light emitting device having a microarray-type structure | |
KR100795179B1 (ko) | 질화물계 반도체 발광소자 | |
KR100604423B1 (ko) | 질화물 반도체 소자 | |
US20030080331A1 (en) | 3-5 Group compound semiconductor and semiconductor device | |
KR101047691B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
KR102337983B1 (ko) | 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법 | |
JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
US20240145633A1 (en) | Optoelectronic semiconductor component, and method for producing at least one optoelectronic semiconductor component | |
US20040079947A1 (en) | Light-emitting diode with low resistance layer | |
KR20130063378A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
US20120261641A1 (en) | Semiconductor light emitting device | |
KR20060112064A (ko) | 발광 소자 | |
KR102582373B1 (ko) | 발광 트랜지스터 소자 및 발광 구조물 | |
KR102599275B1 (ko) | 수직 적층 구조를 가지는 마이크로 디스플레이의 화소 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |