KR20210064908A - 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법 - Google Patents

나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법 Download PDF

Info

Publication number
KR20210064908A
KR20210064908A KR1020190153646A KR20190153646A KR20210064908A KR 20210064908 A KR20210064908 A KR 20210064908A KR 1020190153646 A KR1020190153646 A KR 1020190153646A KR 20190153646 A KR20190153646 A KR 20190153646A KR 20210064908 A KR20210064908 A KR 20210064908A
Authority
KR
South Korea
Prior art keywords
nanorod
thin film
growth
substrate
grown
Prior art date
Application number
KR1020190153646A
Other languages
English (en)
Inventor
전대우
라용호
김선욱
이영진
황종희
임태영
김진호
최예지
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020190153646A priority Critical patent/KR20210064908A/ko
Publication of KR20210064908A publication Critical patent/KR20210064908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

나노로드 형태의 PSS 기판 상에 HVPE 성장법을 이용하여 α-Ga2O3를 성장시켜 고품질의 α-Ga2O3 박막을 제조할 수 있는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법은 사파이어 기판 상에 복수의 나노로드 패턴을 형성하여 나노로드 PSS 기판을 준비하는 단계; 및 상기 나노로드 PSS 기판을 N2 가스 분위기에 노출시킨 상태에서 갈륨 금속을 이용하여 450 ~ 550℃의 소스온도 및 470 ~ 550℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법{HIGH QUALITY α-Ga2O3 THIN FILM GROWN BY HYBRIDE VAPOR PHASE EPITAXY GROWTH ON NANOROD PATTERND SAPPHIRE SUBSTRATE AND ITS FABRICATING METHOD}
본 발명은 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법에 관한 것으로, 보다 상세하게는 나노로드 형태의 PSS 기판 상에 HVPE 성장법을 이용하여 α-Ga2O3를 성장시켜 고품질의 α-Ga2O3 박막을 제조할 수 있는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법에 관한 것이다.
차세대 전력반도체로 주목받고 있는 갈륨 산화물(Gallium Oxide, Ga2O3)은 기존의 와이드 밴드갭 물질인 GaN, SiC의 성능을 상회할 수 있는 잠재력이 있다고 평가받고 있다.
또한, 다수의 보고서에서 갈륨 산화물은 고전압 및 고전류에서 사용이 가능하고, 높은 양산성이 있어 빠른 시간 내에 상용화가 가능할 것으로 예상하고 있다.
이러한 갈륨 산화물은 3.4 eV 보다 더 넓은 4.8 ~ 5.3 eV의 밴드갭을 가지고 있어 울트라 와이드 밴드갭(Ultra-Wide Band-gap) 반도체 물질로 구분된다. 밴드갭이 클수록 전력반도체에 매우 유리한 이점을 갖는다. 고온에서 작동이 가능하고 고전압에서 견딜 수 있는 높은 항복 전압 특성을 보인다. 또한, 고집적 디바이스를 제작할 수 있어 전력 밀도를 향상시켜 에너지 효율 증대에도 효과적이다.
전력반도체용 소재로의 상대적인 우수성을 나타내는 BFOM(Baliga's Figure of Merit)는 3000 이상으로 매우 높은 수치를 보여주고 있다. 우수한 특성을 기반으로 하여 자외선 디텍터(UV-detector), 가스 센서(Gas sensor), 쇼트키 배리어 다이오드(Schottky barrier diodes), MOSFET(metal oxide semiconductor field effect transistors) 등 여러 분야에서 응용 연구가 진행되고 있다.
갈륨 산화물은 α, β, γ, δ, ε의 다섯 가지 상(phase)으로 존재한다. 가장 많이 연구가 진행되고 있는 베타상은 안정한 상으로 액상 성장이 가능하여 기판 제작이 가능한 장점이 있다. 이는 호모 에피택시 성장을 하여 고품질의 박막을 얻을 수 있고 벌크 성장이 가능하여 기판 생산에 있어서 높은 가격 경쟁력을 갖는다. 이외에 준안정상으로 알려진 알파상에 대한 연구도 활발히 진행 중이다.
알파상은 5.3 eV의 가장 넓은 밴드갭을 가지고 있으며 비교적 고온에서도 준안정상태를 보인다. 또한, 베타상과 비교하여 항복 전압과 BFOM에서 보다 높은 이론적 특성을 보이고 있다.
또한, 알파상은 다양한 물질과 합금이 가능하다. 인듐과 알루미늄과의 합금을 통해 밴드갭을 최소 3 eV에서 최대 9 eV까지의 밴드갭 엔지니어링이 가능하여 다양한 파장에 응용이 되고 Fe, Cr, Ti, Ir 등의 전이금속과의 합금을 통해서 기능성 엔지니어링도 가능하다.
하지만 이론에 의하면 알파상은 액상 성장이 불가능하고 오로지 헤테로 에피택시 성장만 가능하다. 준안정상인 알파상은 고온이 가해지면 안정상인 베타상으로 상변화가 발생되므로 알파상의 녹는점은 알려져 있지 않다. 헤테로 에피택시는 성장되는 기판과 에피층 사이의 격자상수 차이와 열팽창계수 차이로 인해 발생되는 응력을 완화시키기 위해 결함이 생성되어 품질이 저하된다. 그럼에도 불구하고, 우수한 특성을 가진 알파상을 구현해내기 위해 다양한 방법으로 연구가 진행 중에 있다.
관련 선행 문헌으로는 대한민국 등록특허공보 제10-1467118호(2014.12.01. 공고)가 있으며, 상기 문헌에는 스퍼터링 방법을 이용한 산화갈륨 나노와이어의 제조 방법이 기재되어 있다.
본 발명의 목적은 나노로드 형태의 PSS 기판 상에 HVPE 성장법을 이용하여 α-Ga2O3를 성장시켜 고품질의 α-Ga2O3 박막을 제조할 수 있는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법은 사파이어 기판 상에 복수의 나노로드 패턴을 형성하여 나노로드 PSS 기판을 준비하는 단계; 및 상기 나노로드 PSS 기판을 N2 가스 분위기에 노출시킨 상태에서 갈륨 금속을 이용하여 450 ~ 550℃의 소스온도 및 470 ~ 550℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 나노로드 형태의 PSS 기판 상에 HVPE 성장법을 이용하여 α-Ga2O3를 성장시켰다.
이에 따라, 본 발명에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 α-Ga2O3 박막 형성 과정에서 사파이어 기판과 α-Ga2O3 계면에서 발생하는 결함들이 복수의 나노로드 패턴에서 성장되어 측면으로 성장하는 결정에 의해 블록킹되어 표면 결함이 감소하게 된다.
이 결과, 본 발명에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 사파이어 기판과 α-Ga2O3 계면에서 발생하는 표면 결함이 현저히 감소하며, 결정성이 향상되어 고품질의 에피 성장이 가능해질 수 있다.
도 1은 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법을 나타낸 공정 순서도.
도 2는 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막을 설명하기 위한 모식도.
도 3은 비교예 1과 실시예 1에 따라 제조된 α-Ga2O3 박막을 측정한 전계방출형 주사전자현미경 사진 및 원자현미경 사진.
도 4는 실시예 2 ~ 4에 따라 제조된 α-Ga2O3 박막의 표면과 단면을 측정한 전계방출형 주사전자현미경 사진.
도 5는 비교예 1에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 나타낸 그래프.
도 6 내지 도 8은 실시예 1 ~ 3에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 나타낸 그래프.
도 9는 비교예 1 및 실시예 4에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 비교하여 나타낸 그래프.
도 10은 실시예 1 ~ 4 및 비교예 1 ~ 2에 따라 제조된 α-Ga2O3 박막의 표면 및 단면을 촬영하여 나타낸 전계방출형 주사전자현미경 사진.
도 11은 실시예 1 ~ 4 및 비교예 1 ~ 2에 따라 제조된 α-Ga2O3 박막의 표면 및 단면을 확대하여 나타낸 전계방출형 주사전자현미경 사진.
도 12는 실시예 1 ~ 4 및 비교예 2에 따라 제조된 α-Ga2O3 박막의 단면을 확대하여 나타낸 전계방출형 주사전자현미경 사진.
도 13은 실시예 1에 따라 제조된 α-Ga2O3 박막의 단면을 촬영하여 나타낸 투과 전자현미경 사진.
도 14는 실시예 1 ~ 4에 따라 제조된 α-Ga2O3 박막의 단면을 확대하여 나타낸 투과 전자현미경 사진.
도 15는 실시예 3에 따라 제조된 α-Ga2O3 박막의 평면을 확대하여 나타낸 투과 전자현미경 사진.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법을 나타낸 공정 순서도이고, 도 2는 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막을 설명하기 위한 모식도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법은 나노로드 PSS 기판 준비 단계(S110) 및 α-Ga2O3 박막 형성 단계(S120)를 포함한다.
나노로드 PSS 기판 준비
나노로드 PSS 기판 준비 단계(S110)에서는 사파이어 기판(122) 상에 복수의 나노로드 패턴(124)을 형성하여 나노로드 PSS 기판(120)을 준비한다.
이러한 나노로드 PSS 기판 준비 단계(S110)에 대하여 구체적으로 설명하면 다음과 같다.
먼저, 사파이어 기판(122) 상에 나노로드 패턴 형성 영역을 덮는 마스크 패턴을 형성한다.
이때, 사파이어 기판(122)은 일반적인 c-plane 방향인 사파이어 기판을 이용하는 것이 바람직하다.
마스크 패턴은 포토레지스트 패턴일 수 있다. 또한, 마스크 패턴은 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연막으로 이루어진 절연막 패턴일 수도 있다.
이러한 마스크 패턴은 선택적인 노광 및 현상 공정에 의해 나노로드 패턴 형성 영역만을 선택적으로 덮도록 형성될 수 있다. 이에 따라, 마스크 패턴 외측의 사파이어 기판(122)은 외부로 노출된다.
다음으로, 마스크 패턴의 외측으로 노출된 사파이어 기판(122)을 선택적으로 패터닝하여 나노로드 패턴 형성 영역에 기판의 식각면으로부터 돌출 형성된 복수의 나노로드 패턴(124)을 형성한다.
여기서, 식각은 습식 식각 및 건식 식각 중 적어도 하나 이상의 방법을 이용할 수 있다. 바람직하게, 식각은 1차적으로 습식 식각을 수행한 후, 2차적으로 건식 식각을 수행하는 것이 바람직하다. 이와 같이, 1차 및 2차로 습식 및 건식 식각을 차례로 식각하는 것에 의해, 복수의 나노로드 패턴(124)의 형상을 정밀하게 제어하는 것이 가능해질 수 있다.
이때, 복수의 나노로드 패턴(124) 각각은 0.1 ~ 3㎛의 직경 및 0.2 ~ 3㎛의 높이를 갖는 것이 바람직하다. 복수의 나노로드 패턴(124) 각각의 크기가 상기의 범위를 벗어나게 되면, 표면에서 평평하게 성장되지 않고 표면이 매우 거칠게 나타나 고품질의 α-Ga2O3 박막(140)을 제조하는데 어려움이 따를 수 있다.
이러한 복수의 나노로드 패턴(124) 각각은 원기둥 형상으로 형성된다. 이때, 복수의 나노로드 패턴(124)은 상호 간이 0.5 ~ 5㎛의 간격으로 이격 배치되는 것이 바람직하다. 상호간이 간격이 넓어질수록 복수의 나노로드 패턴(124)의 깊이는 더 깊게 형성되어야 성장 후에 표면에서의 결함밀도를 낮게 형성할 수 있다.
다음으로, 복수의 나노로드 패턴(124)을 덮는 마스크 패턴을 제거하여, 나노로드 PSS 기판(120)을 형성한다. 이러한 마스크 패턴은 스트립액을 이용한 스트립 공정에 의해 제거될 수 있다.
α-Ga 2 O 3 박막 형성
α-Ga2O3 박막 형성 단계(S120)에서는 나노로드 PSS 기판(120)을 N2 가스 분위기에 노출시킨 상태에서 갈륨 금속을 이용하여 450 ~ 600℃의 소스온도 및 470 ~ 550℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막(140)을 형성한다.
본 단계에서, 나노로드 PSS 기판(120)은 N2 가스 분위기의 HVPE 장비 내에서 성장이 이루어지게 된다. HVPE 장비는 소스 영역과 성장 영역으로 구분되어 있고 성장 온도는 저항 가열 방식으로 작동된다. 소스 영역은 GaClx의 전구체인 갈륨 금속이 놓여있고, 반응 가스인 HCl 가스를 주입함에 따라 생성된다. 성장 영역에는 나노로드 PSS 기판(120)이 위치해 있어 소스 영역에서 생성된 GaClx와 산소가 반응하여 α-Ga2O3 박막(140)을 형성한다. N2 가스는 각 반응 가스를 소스 영역에서 성장 영역으로 이동시키기 위한 캐리어(carrier) 가스로 사용된다.
즉, 본 발명에서는 나노로드 PSS 기판(120)을 HVPE 장비 내에 투입하여 N2 가스 분위기에 노출시킨 상태에서 450 ~ 550℃의 소스온도 및 470 ~ 550℃의 성장온도 조건으로 측면성장 방식으로 5 ~ 20분 동안 성장시켜 α-Ga2O3 박막(140)을 형성하게 된다.
소스온도가 450℃ 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 소스 온도가 550℃를 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막(140)의 두께가 과도하게 증가하는 문제가 있다.
또한, 성장온도가 470℃ 미만이거나 성장시간이 5분 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 성장온도가 550℃를 초과하거나, 성장시간이 20분을 초과할 경우에는 결정성의 저하로 α-Ga2O3 박막(140)의 품질을 저하시키는 문제가 있다.
본 단계에서, 압력은 상압 조건으로 일정하게 유지시킨 상태로 실시하는 것이 바람직하다. 이때, 상압은 0.5 ~ 1.5 기압(atm)일 수 있으나, 이에 제한되는 것은 아니다.
성장시 반응가스로는 O2 및 GaCl을 이용하되, O2 100 ~ 1,000sccm 및 GaCl 1 ~ 50sccm 조건으로 공급하는 것이 바람직하다. 이때, 반응가스의 유량은 HVPE 장비 내의 반응기의 크기에 따라 차이가 있을 수 있다. 두 가스의 비율은 VI/III=10 정도로 유지한다.
GaCl의 유량이 1sccm 미만일 경우에는 GaCl의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, GaCl의 유량이 50sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막(140) 두께가 과도하게 증가시킬 우려가 있다.
또한, O2의 유량이 100sccm 미만일 경우에는 O2의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, O2의 유량이 1,000sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막(140)의 두께를 과도하게 증가시킬 우려가 있다.
이러한 α-Ga2O3 박막 형성시, 사파이어 기판(122)과 α-Ga2O3 계면에서 발생하는 결함들이 복수의 나노로드 패턴(124)에서 성장되어 측면으로 성장하는 결정에 의해 블록킹되어 표면 결함이 감소하게 된다.
이 결과, 사파이어 기판(122)과 α-Ga2O3 계면에서 발생하는 표면 결함이 현저히 감소하며, 결정성이 향상되어 고품질의 에피 성장이 가능해질 수 있다.
전술한 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 나노로드 형태의 PSS 기판 상에 HVPE 성장법을 이용하여 α-Ga2O3를 성장시켰다.
이에 따라, 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 α-Ga2O3 박막 형성 과정에서 사파이어 기판과 α-Ga2O3 계면에서 발생하는 결함들이 복수의 나노로드 패턴에서 성장되어 측면으로 성장하는 결정에 의해 블록킹되어 표면 결함이 감소하게 된다.
이 결과, 본 발명의 실시예에 따른 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법은 사파이어 기판과 α-Ga2O3 계면에서 발생하는 표면 결함이 현저히 감소하며, 결정성이 향상되어 고품질의 에피 성장이 가능해질 수 있다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
1. α-Ga 2 O 3 박막 제조
실시예 1
사파이어 기판 상에 각각의 직경이 1㎛이고, 높이가 1㎛인 복수의 나노로드 패턴을 형성하여 나노로드 PSS 기판을 준비하였다.
다음으로, 나노로드 PSS 기판을 N2 가스 분위기에 노출시킨 상태에서 갈륨 소스를 이용하여 470℃의 소스온도 및 500℃의 성장온도 조건으로 5분 동안 성장시켜 α-Ga2O3 박막을 제조하였다.
실시예 2
복수의 나노로드 패턴 각각의 직경이 2㎛이고 높이가 1㎛인 나노로드 PSS 기판을 이용한 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막을 제조하였다.
실시예 3
500℃의 성장온도 조건으로 10분 동안 성장시킨 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막을 제조하였다.
실시예 4
500℃의 성장온도 조건으로 15분 동안 성장시킨 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막을 제조하였다.
비교예 1
나노로드 PSS 기판 대신 c-plane 사파이어 기판을 이용한 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막을 제조하였다.
비교예 2
500℃의 성장온도 조건으로 35분 동안 성장시킨 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막을 제조하였다.
2. 물성 평가
도 3은 비교예 1과 실시예 1에 따라 제조된 α-Ga2O3 박막을 측정한 전계방출형 주사전자현미경 사진 및 원자현미경 사진이고, 도 4는 실시예 2 ~ 4에 따라 제조된 α-Ga2O3 박막의 표면과 단면을 측정한 전계방출형 주사전자현미경 사진이다.
도 3의 (a)를 참조하면, 비교예 1과 같이 일반 사파이어 기판인 CSS 기판 상에 성장된 α-Ga2O3 박막은 표면이 평평하였고 크랙은 관찰되지 않았으며, 단면 측정을 통한 두께는 약 3㎛ 정도로 확인되었고 매우 균일하게 성장되었다.
반면, 도 3의 (b)를 참조하면, 실시예 1과 같이 복수의 나노로드 패턴 각각의 직경이 1㎛이고 높이가 1 ㎛인 나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막에서도 표면에 크랙이 관찰되지 않았으며 단면도 균일하게 성장되었다.
또한, 도 4의 (a) ~ (c)를 참조하면, 복수의 나노로드 패턴 각각의 직경이 2㎛이고 높이가 1㎛인 나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막은 3㎛의 성장으로는 표면에서 평평하게 성장되지 않고 표면이 매우 거칠게 나타났다.
나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막 내에서는 복수의 나노로드 패턴 사이의 기공은 관찰되지 않았으며, 복수의 나노로드 패턴과 성장층의 계면이 확실하게 구분되었다.
도 5는 비교예 1에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 나타낸 그래프이고, 도 6 내지 도 8은 실시예 1 ~ 3에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 나타낸 그래프이다. 또한, 도 9는 비교예 1 및 실시예 4에 따라 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 비교하여 나타낸 그래프이다.
도 5 내지 도 9에 도시된 바와 같이, 실시예 1 ~ 4 및 비교예 1에 따른 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과, 주요하게 관찰된 피크는 (0006) α-Ga2O3 피크와 (0006) α-Al2O3 피크였다. (0006) α-Ga2O3 피크는 40.24˚에 위치한다.
성장 온도 구간인 470 ~ 500℃ 내에서는 (0006) α-Ga2O3 피크는 40.24˚에서 크게 벗어나지 않았으며 동일한 위치에서 발생되었다.
이는 500℃ 이하에서 성장된 α-Ga2O3 박막은 잔류응력이 거의 없이 성장된 것을 의미한다. 헤테로 에피택시의 경우에는 성장되는 기판과 박막 사이의 격자 상수 차이와 열팽창계수의 차이로 인해 잔류응력이 발생하여 박막의 피크를 이동시킨다.
그러나, 사파이어 기판과 α-Ga2O3 박막의 구조는 동일한 커런덤(corundum) 구조이고 격자상수 차이가 c 축은 3.3%, a 축은 4.5% 이내로 비교적 낮은 차이를 보인다. 그러므로, 피크의 위치가 거의 변화 없었으며 이는 잔류응력이 거의 없는 상태를 나타낸다.
그러나, 성장 온도 520℃ 이상에서는 (0006) α-Ga2O3 피크의 강도가 약하게 나타나고, 피크 위치도 40.24˚에서 낮은 회절각도로 이동하였다.
또한, 베타상 피크도 관찰되었고, 이는 상전이가 발생할 때와 동일한 현상과 일치한다.
여러 성장 온도에서 성장된 α-Ga2O3 박막의 결정성을 확인하기 위해 고해상도 X선 회절 분석법 측정을 통해 반치폭을 측정하였다.
α-Ga2O3 박막의 (0006) 과 (10-12), (10-14) 반치폭을 나타내고 있다.
비교예 1과 같이, 일반 c-plane 사파이어 기판 상에 성장한 α-Ga2O3 박막의 (0006)과 (10-12) 반치폭은 각각 75arcsec 및 1,908arcsec이었다.
반면, 실시예 1과 같이, 복수의 나노로드 패턴의 크기가 직경이 1㎛이고 높이가 1㎛인 나노로드 PSS 기판 상에서 470℃의 성장 온도 조건으로 성장된 α-Ga2O3 박막의 (0006)과 (10-12) 반치폭은 368arcsec 및 961arcsec로 각각 측정되었다.
또한, 실시예 2의 α-Ga2O3 박막의 (0006)과 (10-14) 반치폭은 75arcsec 및 1,539arcsec로 각각 측정되었다.
실시예 3과 같이, 성장온도가 500℃로 증가하게 되면 (0006)과 (10-14) 반치폭은 368arcsec 및 930arcsec로 각각 감소되며 결정성이 향상되었다.
그러나, 비교예 2와 같이, 성장 온도가 500℃ 이상부터 결정성의 저하가 나타났으며, 이는 상전이에 의한 결과로 판단된다. (0006) 반치폭은 나선형 관통 전위 밀도와 관련이 있고 (10-14) 반치폭은 나선형과 칼날형 관통 전위 밀도와 연관되어 있다. 나선형과 칼날형 관통 전위는 각각 결합된 입자의 기울임(tilt)와 뒤틀림(twist)에 의해 발생된다.
일반 c-plane 사파이어 기판과 나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막을 비교해 보면, (0006) 반치폭의 경우에 그 값이 크게 증가하였으나 (10-12) 및 (10-14) 반치폭은 감소하는 경향을 보였다. 이는 나노로드 PSS 기판의 주기적인 나노로드 패턴이 입자가 결합할 때 입자의 뒤틀림을 억제하기 때문에 (10-12) 및 (10-12) 반치폭은 감소되지만 입자의 기울임은 일반 c-plane 사파이어 기판에서 더욱 억제되기 때문에 상대적으로 나노로드 PSS 기판에서 성장시에 (0006) 반치폭은 증가된 것으로 판단된다.
또한, 성장 온도가 30℃ 정도 증가한 500℃의 경우는 470℃에서 나노로드 PSS 기판 상에서 성장한 α-Ga2O3 박막과 비교했을 때, (0006), (10-12), (10-14) 반치폭에서 모두 향상된 결과를 나타내었다. 이는 성장 온도 상승에 따른 복수의 나노로드 패턴들 사이의 바닥면에서 c-축 성장되는 α-Ga2O3의 수평 성장이 활발해져 복수의 나노로드 패턴에서 성장이 억제되어 나타나는 결과로 판단된다. 나노로드 형태의 PSS 기판을 이용한 α-Ga2O3 에피 성장을 통해 결정성을 향상시킬 수 있는 방법 중에 하나이며 c-축 성장되는 α-Ga2O3의 수평 성장을 통해 복수의 나노로드 패턴에서 성장되는 에피 성장의 억제가 가장 중요하다고 판단된다.
한편, 도 10은 실시예 1 ~ 4 및 비교예 1 ~ 2에 따라 제조된 α-Ga2O3 박막의 표면 및 단면을 촬영하여 나타낸 전계방출형 주사전자현미경 사진이고, 도 11은 실시예 1 ~ 4 및 비교예 1 ~ 2에 따라 제조된 α-Ga2O3 박막의 표면 및 단면을 확대하여 나타낸 전계방출형 주사전자현미경 사진이다. 또한, 도 12는 실시예 1 ~ 4 및 비교예 2에 따라 제조된 α-Ga2O3 박막의 단면을 확대하여 나타낸 전계방출형 주사전자현미경 사진이다.
도 10 내지 도 12에 도시된 바와 같이, 실시예 1 ~ 4에 따라 제조된 α-Ga2O3 박막의 경우, 복수의 나노로드 패턴 전체 면에서 여러 결정면을 따라 성장되는 모습이 나타났다. 복수의 나노로드 패턴들 사이의 노출된 사파이어 기판의 바닥면에서 채워지며, c 축으로 성장되는 것을 확인하였다.
복수의 나노로드 패턴의 전체 면에서 성장된 부분은 복수의 나노로드 패턴 사이에서 c-축 방향으로 빠른 속도로 성장된 α-Ga2O3 박막에 의해 성장이 제한되며 대부분의 영역이 결합(merge) 되었다.
결과적으로, 일정한 패턴 형태를 보이며 가장 윗부분의 성장한 것만 남아 삼각형 모양이 관찰되었다.
비교예 2와 같이, 성장 시간이 35분 동안 진행되었을 때 복수의 나노로드 패턴 모두가 성장된 α-Ga2O3 박막에 의해 덮이는 것에 의해 표면에서 관찰되지 않고 평평한 표면하고 균일한 표면이 관찰되었다.
단면 측정을 통해 성장된 두께는 패턴 끝부터 약 3㎛ 정도가 성장되었음을 확인하였다. 이 결과를 통해서 복수의 나노로드 패턴의 전체 면에서도 각각의 다른 결정면의 Ga2O3가 성장되지만 성장 속도가 제한적이며 복수의 나노로드 패턴의 바닥에서 성장된 c-축 방향의 빠른 성장 속도에 의해서 일정 두께 이상에서는 평평한 표면 형상을 나타내는 것으로 판단된다.
앞선 결과를 통해서 알 수 있듯이, 복수의 나노로드 패턴 크기가 직경이 1㎛이고 높이가 1㎛인 나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막은 균일하게 성장이 가능하다는 것을 확인하였다.
한편, 도 13은 실시예 1에 따라 제조된 α-Ga2O3 박막의 단면을 촬영하여 나타낸 투과 전자현미경 사진이고, 도 14는 실시예 1 ~ 4에 따라 제조된 α-Ga2O3 박막의 단면을 확대하여 나타낸 투과 전자현미경 사진이다. 또한, 도 15는 실시예 3에 따라 제조된 α-Ga2O3 박막의 평면을 확대하여 나타낸 투과 전자현미경 사진이다.
도 13 내지 도 15에 도시된 바와 같이, 실시예 1 ~ 4에 따라 제조된 α-Ga2O3 박막의 경우, 복수의 나노로드 패턴들 사이의 노출된 사파이어 기판의 바닥면에서 채워지며, c 축으로 성장되는 것을 확인하였다.
복수의 나노로드 패턴의 전체 면에서 성장된 부분은 복수의 나노로드 패턴 사이에서 c-축 방향으로 빠른 속도로 성장된 α-Ga2O3 박막에 의해 성장이 제한되며 대부분의 영역이 완벽하게 결합(merge)된 것을 확인할 수 있었다.
지금까지 살펴본 바와 같이, 본 발명에서는 HVPE 성장법을 이용하여 나노로드 PSS 기판 상에 매우 평평한 α-Ga2O3 박막을 성장하였다. 성장된 α-Ga2O3 박막은 복수의 나노로드 패턴의 크기와 성장 온도를 변화시키며 성장하였다. 복수의 나노로드 패턴의 크기가 직경이 1㎛이고 높이가 1㎛인 나노로드 PSS 기판 상에서 성장된 α-Ga2O3 박막의 표면은 균일하고 빠른 성장 속도에도 매끄러운 표면 상태를 나타내었다.
또한, 470 ~ 500℃ 성장 온도 조건에서 성장된 박막은 XRD 측정 결과에 의해 알파상으로 확인되었고, 잔류응력이 거의 없는 상태로 성장되었다.
이 결과, 복수의 나노로드 패턴의 크기가 직경이 1㎛이고 높이가 1㎛인 나노로드 PSS 기판 상에서 500℃의 성장 온도 조건으로 성장시킨 α-Ga2O3 박막의 결정성은 (0006) 반치폭 368arcsec, (10-14) 반치폭 930arcsec을 나타내었다. 이는 c-축 성장되는 α-Ga2O3의 수평 성장에 의한 영향인 것을 확인하였다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
S110 : 나노로드 PSS 기판 준비 단계
S120 : α-Ga2O3 박막 형성 단계
120 : 나노로드 PSS 기판
122 : 사파이어 기판
124 : 나노로드 패턴
140 : α-Ga2O3 박막

Claims (10)

  1. 사파이어 기판 상에 복수의 나노로드 패턴을 형성하여 나노로드 PSS 기판을 준비하는 단계; 및
    상기 나노로드 PSS 기판을 N2 가스 분위기에 노출시킨 상태에서 갈륨 금속을 이용하여 450 ~ 550℃의 소스온도 및 470 ~ 550℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;
    를 포함하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  2. 제1항에 있어서,
    상기 나노로드 PSS 기판 준비 단계는,
    상기 사파이어 기판 상에 나노로드 패턴 형성 영역을 덮는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴의 외측으로 노출된 사파이어 기판을 선택적으로 패터닝하여 상기 나노로드 패턴 형성 영역에 기판의 식각면으로부터 돌출 형성된 상기 복수의 나노로드 패턴을 형성하는 단계; 및
    상기 복수의 나노로드 패턴을 덮는 마스크 패턴을 제거하여, 상기 나노로드 PSS 기판을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  3. 제2항에 있어서,
    상기 식각은
    습식 식각 및 건식 식각 중 적어도 하나 이상의 방법을 이용하는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 나노로드 패턴 각각은
    0.1 ~ 3㎛의 직경 및 0.2 ~ 3㎛의 높이를 갖는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  5. 제1항에 있어서,
    상기 복수의 나노로드 패턴 각각은
    원기둥 형상으로 형성된 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  6. 제1항에 있어서,
    상기 복수의 나노로드 패턴은
    상호 간이 0.5 ~ 5㎛의 간격으로 이격 배치된 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  7. 제1항에 있어서,
    상기 α-Ga2O3 박막 형성 단계에서,
    측면성장 방식으로 5 ~ 35분 동안 성장시키는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  8. 제1항에 있어서,
    상기 α-Ga2O3 박막 형성 단계에서,
    반응 가스로는 O2 및 GaCl을 이용하되, O2 100 ~ 1,000sccm 및 GaCl 1 ~ 50sccm 조건으로 공급하는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  9. 제1항에 있어서,
    상기 α-Ga2O3 박막 형성시,
    상기 사파이어 기판과 α-Ga2O3 계면에서 발생하는 결함들이 상기 복수의 나노로드 패턴에서 성장되어 측면으로 성장하는 결정에 의해 블록킹되어 표면 결함이 감소하는 것을 특징으로 하는 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 제조 방법으로 제조된 고품질 α-Ga2O3 박막.
KR1020190153646A 2019-11-26 2019-11-26 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법 KR20210064908A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190153646A KR20210064908A (ko) 2019-11-26 2019-11-26 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190153646A KR20210064908A (ko) 2019-11-26 2019-11-26 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210064908A true KR20210064908A (ko) 2021-06-03

Family

ID=76396718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153646A KR20210064908A (ko) 2019-11-26 2019-11-26 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20210064908A (ko)

Similar Documents

Publication Publication Date Title
JP5180189B2 (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
KR100984261B1 (ko) SiC 결정의 제조 방법 및 SiC 결정
Kim et al. Fabrication of the hybrid ZnO LED structure grown on p-type GaN by metal organic chemical vapor deposition
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
JP2010030896A5 (ja) 高品質化合物半導体材料を製造するためのナノ構造適応層を使用する成長法、及び化合物半導体材料
KR102138334B1 (ko) 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
EP1972702B1 (en) Method for manufacturing aluminum nitride crystal, aluminum nitride crystal, aluminum nitride crystal substrate and semiconductor device
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
KR20200103578A (ko) 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
JP5997258B2 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板と、その製造方法
Ryu et al. Two-dimensional material templates for van der Waals epitaxy, remote epitaxy, and intercalation growth
TW201500604A (zh) 半極性ｉｉｉ氮化物膜及製造該膜之材料及方法
KR102201924B1 (ko) 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
KR20050109593A (ko) 반도체 결정성장방법
Serban et al. Structural and compositional evolutions of InxAl1− xN core–shell nanorods grown on Si (111) substrates by reactive magnetron sputter epitaxy
US10329689B2 (en) Silicon carbide epitaxial wafer and process for producing same
KR102110409B1 (ko) HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
KR102129390B1 (ko) HVPE 성장법을 이용하여 성장한 고품질 β-Ga2O3 박막 제조 방법
KR20210064908A (ko) 나노로드 PSS 기판 상에 HVPE 성장법으로 성장된 고품질 α-Ga2O3 박막 및 그 제조 방법
Fan et al. A low-temperature evaporation route for ZnO nanoneedles and nanosaws
TWI505504B (zh) Method for manufacturing epitaxial crystal substrate
Ramesh et al. Influence of substrate nitridation on properties of GaN nanorods grown on molybdenum foil by laser molecular beam epitaxy

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination