KR20210053376A - 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치 - Google Patents

표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210053376A
KR20210053376A KR1020190138551A KR20190138551A KR20210053376A KR 20210053376 A KR20210053376 A KR 20210053376A KR 1020190138551 A KR1020190138551 A KR 1020190138551A KR 20190138551 A KR20190138551 A KR 20190138551A KR 20210053376 A KR20210053376 A KR 20210053376A
Authority
KR
South Korea
Prior art keywords
data line
disposed
portions
dummy pattern
display area
Prior art date
Application number
KR1020190138551A
Other languages
English (en)
Inventor
이승규
강현승
김수인
안병재
이기정
조병훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190138551A priority Critical patent/KR20210053376A/ko
Priority to US17/011,971 priority patent/US11543709B2/en
Publication of KR20210053376A publication Critical patent/KR20210053376A/ko

Links

Images

Classifications

    • H01L27/3276—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시 예에 따르면, 표시 기판은 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 베이스 기판, 상기 표시 영역에 배치되고, 제1 방향으로 연장하는 복수 개의 게이트 라인들, 상기 표시 영역에 배치되고, 상기 게이트 라인들과 절연되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들, 및 상기 데이터 라인들로부터 상기 비표시 영역으로 연장된 복수 개의 데이터 라인 연장부들을 포함한다. 상기 데이터 라인 연장부들 각각은 제1 부분 및 제2 부분을 포함하고, 상기 제2 부분은 상기 제1 부분보다 위에 배치된다.

Description

표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치{DISPLAY SUBSTRATE, TEST METHOD THEREOF, AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치에 관한 것이다.
최근 액정 표시 장치(Liquid Crystal Display), 유기 발광 표시 장치(Organic Light Emitting Display), 전기 습윤 표시 장치(Electro Wetting Display Device), 플라즈마 표시 장치(Plasma Display Panel: PDP) 및 전기 영동 표시 장치(Electrophoretic Display Device) 등 다양한 표시 장치가 개발되고 있다.
표시 장치의 표시 기판에는 복수 개의 신호 라인들이 배치된다. 일반적으로 신호 라인들의 오픈/쇼트 검사는 신호 라인들의 일측에서 검사 신호를 인가하고, 신호라인들의 반대측에서 인가된 검사 신호를 측정하는 방식으로 수행될 수 있다.
본 발명의 목적은, 신호 라인들의 오픈/쇼트 검사가 용이한 표시 기판을 제공하는데 있다.
본 발명의 실시 예에 따르면, 표시 기판은 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 베이스 기판, 상기 표시 영역에 배치되고, 제1 방향으로 연장하는 복수 개의 게이트 라인들, 상기 표시 영역에 배치되고, 상기 게이트 라인들과 절연되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들, 및 상기 데이터 라인들로부터 상기 비표시 영역으로 연장된 복수 개의 데이터 라인 연장부들을 포함한다. 상기 데이터 라인 연장부들 각각은 제1 부분 및 제2 부분을 포함하고, 상기 제2 부분은 상기 제1 부분보다 위에 배치된다.
본 발명의 실시 예에 따르면, 표시 기판의 검사 방법은 제1 방향으로 연장하는 복수 개의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들, 및 상기 데이터 라인들의 일측으로부터 연장된 복수 개의 데이터 라인 연장부들을 포함하는 표시 기판을 준비하는 단계와, 상기 데이터 라인 연장부들에 검사 신호를 인가하는 단계와, 상기 데이터 라인 연장부들에 인가된 검사 신호를 상기 데이터 라인들의 타측에서 측정하는 단계를 포함한다. 상기 데이터 라인 연장부들 각각에는 제1 부분과 제2 부분이 정의되고, 상기 제2 부분은 상기 제1 부분보다 위에 배치된다.
본 발명의 실시 예에 따르면, 표시 장치는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 베이스 기판, 상기 표시 영역 상에 배치되고, 제1 방향으로 연장하는 복수 개의 게이트 라인들, 상기 표시 영역 상에 배치되고, 상기 게이트 라인들과 절연되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들, 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수 개의 화소들, 및 상기 데이터 라인들로부터 상기 비표시 영역으로 연장된 복수 개의 데이터 라인 연장부들을 포함하고, 상기 데이터 라인 연장부들 각각에는 제1 부분과 제2 부분이 정의되고, 상기 제2 부분은 상기 제1 부분보다 위에 배치된다.
본 발명의 실시 예에 따르면, 표시 기판의 비표시 영역에 배치되는 데이터 라인 연장부들 각각은 제1 부분 및 제1 부분보다 위에 배치된 제2 부분을 포함한다. 또한, 인접한 데이터 라인 연장부들에 정의되는 제2 부분들은 일 방향으로 서로 엇갈리게 배치된다. 이에 따라, 데이터 라인 연장부들 사이에는 단차 구조가 형성되고, 검사 장비의 급전 핀은 검사 대상이 되는 데이터 라인 연장부에만 안정적으로 접촉할 수 있게 되어 오픈/쇼트 검사가 용이해질 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 기판의 평면도이다.
도 2는 도 1에 도시된 A 부분의 확대 사시도이다.
도 3은 도 1에 도시된 표시 기판의 단면도이다.
도 4는 도 1에 도시된 A 부분의 평면도이다.
도 5는 본 발명의 변형 예에 따른 표시 기판의 제1 테스트부의 평면도이다.
도 6은 본 발명의 다른 변형 예에 따른 표시 기판의 제1 테스트부의 평면도이다.
도 7은 본 발명의 실시 예에 따른 표시 기판의 데이터 라인들의 오픈/쇼트를 검사하는 방법을 나타내는 순서도이다.
도 8은 검사 장비가 표시 기판 위에 배치되는 모습과 표시 기판에 배치된 데이터 라인들 중 어느 하나의 데이터 라인이 오픈된 모습을 나타내는 도면이다.
도 9는 도 8에 도시된 Ⅰ-Ⅰ' 선의 단면도이다.
도 10은 도 8에 도시된 오픈된 데이터 라인을 수리하는 모습을 나타내는 도면이다.
도 11은 데이터 라인들 중 인접한 2개의 데이터 라인들이 합선된 모습을 나타내는 도면이다.
도 12는 도 11에 도시된 합선된 데이터 라인들을 수리하는 모습을 나타내는 도면이다.
도 13은 본 발명의 실시 예에 따른 표시 기판을 포함하는 표시 장치의 사시도이다.
도 14는 도 13에 도시된 표시 장치의 단면도이다.
도 15는 본 발명의 실시 예에 따른 표시 기판을 포함하는 다른 표시 장치의 평면도이다.
도 16은 도 15에 도시된 표시 장치의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 표시 기판(DS)은 베이스 기판(BS), 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm), 제1 테스트 부(10), 제2 테스트 부(20), 및 데이터 패드들(DPD1~DPDk)을 포함한다.
베이스 기판(BS)은 제1 방향(D1)으로 장변들을 갖고 제2 방향(D2)으로 단변들을 가질 수 있다. 제2 방향(D2)은 제1 방향(D1)과 교차하는 방향을 지시할 수 있다. 제3 방향(D3)에서 봤을 때, 베이스 기판(BS)은 직사각형 형상을 가질 수 있다. 제3 방향(D3)은 제1 방향(D1)과 제2 방향(D2)에 의해 정의된 평면과 수직하는 방향이다. 이하, "평면상에서 봤을 때"는 제3 방향(D3)에서 바라봤을 때의 모습을 의미할 수 있다.
다만, 제1 내지 제3 방향들(D1, D2, D3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 전환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(D1, D2, D3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
베이스 기판(BS)은 플라스틱 내지 유기 기판과 같이 광 투과 특성을 갖는 절연 기판일 수 있다. 베이스 기판(BS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다.
베이스 기판(BS)의 표시 영역(DA)에서 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)은 서로 절연되어 교차할 수 있다. m과 n은 자연수이다. 구체적으로, 게이트 라인들(GL1~GLn)은 표시 영역(DA)에서 제1 방향(D1)으로 연장하여 배치되고, 데이터 라인들(DL1~DLm)은 표시 영역(DA)에서 제2 방향(D2)으로 연장하여 배치될 수 있다.
베이스 기판(BS)의 비표시 영역(NDA)은 표시 영역(DA)의 하측에 인접한 영역으로 정의되는 제1 비표시 영역(NDA1), 표시 영역(DA)의 상측에 인접한 영역으로 정의되는 제2 비표시 영역(NDA2), 표시 영역(DA)의 우측에 인접한 영역으로 정의되는 제3 비표시 영역(NDA3), 및 표시 영역(DA)의 좌측에 인접한 영역으로 정의되는 제4 비표시 영역(NDA4)을 포함할 수 있다.
제1 비표시 영역(NDA1)에는 복수 개의 데이터 패드들(DPD1~DPDk)이 배치될 수 있다. k는 m보다 작은 자연수일 수 있다. 표시 영역(DA)에 배치된 데이터 라인들(DL1~DLm)의 일측은 제1 비표시 영역(NDA)으로 연장되어 데이터 패드들(DPD1~DPDk)에 연결될 수 있다. 데이터 패드들(DPD1~DPDk)은 각각 대응되는 소정의 개수의 데이터 라인들(DL1~DLm)에 연결될 수 있다.
데이터 패드들(DPD1~DPDk)에는 각각 대응되는 소스 구동칩들(미 도시됨)이 연결될 수 있다. 소스 구동칩들은 데이터 패드들(DPD1~DPDk)에 데이터 전압을 제공할 수 있다.
제2 비표시 영역(NDA2)에는 데이터 라인 연장부들(DLE)이 배치될 수 있다. 데이터 라인 연장부들(DLE) 각각은 표시 영역(DA)에 배치된 데이터 라인들(DL1~DLm)의 타측으로부터 연장될 수 있다. 데이터 라인 연장부들(DLE)의 개수와 데이터 라인들(DL1~DLm)의 개수는 같을 수 있다. 즉, 데이터 라인 연장부들(DLE)의 개수는 m개일 수 있다. 데이터 라인 연장부들(DLE)은 데이터 라인들(DL1~DLm)을 통해 데이터 패드들(DPD1~DPDk)에 전기적으로 연결될 수 있다.
제1 테스트부(10)는 제1 비표시 영역(NDA1)의 반대측에 위치한 제2 비표시 영역(NDA2)에 배치될 수 있다. 제1 테스트부(10)는 데이터 라인 연장부들(DLE)을 포함할 수 있다. 제1 테스트부(10)에 관한 자세한 사항은 후술될 것이다.
제3 비표시 영역(NDA3)에는 게이트 구동부(GDR)가 배치될 수 있다. 게이트 구동부(GDR)는 게이트 라인들(GL1~GLn)에 연결될 수 있다. 구체적으로, 표시 영역(DA)에 배치된 게이트 라인들(GL1~GLn)의 일측은 제3 비표시 영역(NDA3)으로 연장하여 게이트 구동부(GDR)에 연결될 수 있다. 게이트 구동부(GDR)는 게이트 라인들(DL1~DLn)에 게이트 신호들을 제공할 수 있다.
도 2는 도 1에 도시된 A 부분의 확대 사시도이다.
도 3는 도 1에 도시된 표시 기판의 단면도이다.
도 4은 도 1에 도시된 A 부분의 평면도이다.
이하에서는 도 2 내지 도 4를 참조하여 제1 테스트부(10)에 관하여 자세히 설명하도록 한다.
설명의 편의를 위해, 도 2 및 도 4에는 4개의 데이터 라인 연장부들(DLE1, DLE2, DLE3, DLE4)이 도시되었다. 4개의 데이터 라인 연장부들(DLE1, DLE2, DLE3, DLE4) 중 제1 데이터 라인 연장부(DLE1) 및 제3 데이터 라인 연장부(DLE3)들은 데이터 라인 연장부들 중 홀수 번째 데이터 라인 연장부들을 예시적으로 나타낼 수 있다. 제2 데이터 라인 연장부(DLE2) 및 제4 데이터 라인 연장부(DLE4)들은 데이터 라인 연장부들 중 짝수 번째 데이터 라인 연장부들을 예시적으로 나타낼 수 있다.
도 4에서는 설명의 편의를 위해 절연층의 도시를 생략하였다.
도 2를 참조하면, 제1 테스트부(10)는 복수 개의 데이터 라인 연장부들(DLE) 및 복수 개의 오에스 패드들(DSP)을 포함할 수 있다.
데이터 라인 연장부들(DLE) 각각은 하나의 데이터 라인(DL)으로부터 연장될 수 있다. 데이터 라인 연장부들(DLE) 사이의 간격(d1)은 데이터 라인들(DL) 사이의 간격과 같을 수 있다. 예를 들어, 데이터 라인 연장부들(DLE) 사이의 간격(d1)은 50 ㎛보다 작거나 같을 수 있다.
오에스 패드들(DSP)은 데이터 라인 연장부들(DLE) 일측에 배치되어 데이터 라인 연장부들(DLE)에 접촉할 수 있다. 오에스 패드들(OSP)은, 데이터 라인들(DL)을 검사하는 과정에서 특정 데이터 라인(DL) 상에 불량이 발생하였을 때, 해당 데이터 라인(DL)의 불량 여부를 보다 더 정확히 검사하기 위하여 이용될 수 있다.
데이터 라인 연장부들(DLE) 각각은 제1 부분(DLE-1) 및 제2 부분(DLE-2)을 포함할 수 있다. 제2 부분(DLE-2)은 제1 부분(DLE-1)으로부터 연장되어 제1 부분(DLE-1)보다 위에 배치될 수 있다. 하나의 데이터 라인 연장부(DLE)에서 제2 부분(DLE-2)을 제외한 나머지 부분은 제1 부분(DLE-1)으로 정의될 수 있다.
도 3을 참조하면, 베이스 기판(BS) 상에 트랜지스터(TR) 및 데이터 라인 연장부(DLE)가 배치될 수 있다. 베이스 기판(BS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다.
트랜지스터(TR)는 베이스 기판(BS)의 표시 영역(DA) 상에 배치될 수 있다. 트랜지스터(TR)는 게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 게이트 전극(GE)은 베이스 기판(BS) 위에 배치될 수 있다. 게이트 전극(GE)은 게이트 라인들(GL1~GLn, 도 1 참조) 중 대응하는 게이트 라인으로부터 분기되어 형성될 수 있다. 즉, 게이트 전극(GE)과 게이트 라인(GL1~GLn)은 동일한 층에 형성될 수 있다.
게이트 전극(GE) 위에는 절연층(IL)이 배치될 수 있다. 절연층(IL)은 게이트 전극(GE) 및 베이스 기판(BS) 위에 배치될 수 있다. 절연층(IL)에서 게이트 전극(GE) 위에 배치되는 부분은 제3 방향(D3)으로 돌출될 수 있다. 반도체층(SM)은 게이트 전극(GE)에 중첩하는 절연층(IL) 위에 배치될 수 있다. 소스 전극(SE)은 절연층(IL) 및 반도체층(SM) 위에 배치될 수 있다. 소스 전극(SE)은 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인으로부터 분기되어 형성되고 반도체층(SM)에 접촉할 수 있다. 드레인 전극(DE)은 절연층(IL) 및 반도체층(SM) 위에 배치될 수 있다. 드레인 전극(DE)은 소스 전극(SE)과 이격되어 반도체층(SM)에 접촉할 수 있다.
트랜지스터(TR)는 게이트 전극(GE)에 연결된 게이트 라인을 통해 제공받은 게이트 신호에 응답하여 턴-온될 수 있다. 턴-온된 트랜지스터(TR)는 데이터 라인과 연결된 소스 전극(SE)을 통해 수신된 데이터 전압을 드레인 전극(DE) 측으로 제공할 수 있다.
데이터 라인 연장부(DLE)는 베이스 기판(BS)의 비표시 영역(NDA) 상에 배치될 수 있다. 제2 부분(DLE-2)은, 데이터 라인 연장부(DLE)와 베이스 기판(BS) 사이에 배치되는 더미 패턴부(DUM)에 의해 제1 부분(DLE-1)보다 위에 배치될 수 있다. 구체적으로 더미 패턴부(DUM)는 제2 부분(DLE-2)과 베이스 기판(BS) 사이에 배치되고, 제1 부분(DLE-1)과 베이스 기판(BS) 사이에 배치되지 않을 수 있다.
더미 패턴부(DUM)는 베이스 기판(BS)의 비표시 영역(NDA) 상에 배치될 수 있다. 더미 패턴부(DUM)는 베이스 기판(BS)과 데이터 라인 연장부들(DLE) 사이에 배치될 수 있다. 더미 패턴부(DUM)는 게이트 라인들(GL1~GLn)과 동일한 층에 배치될 수 있다. 더미 패턴부(DUM)는 게이트 전극(GE) 및 게이트 라인들(GL1~GLn)을 형성하는 공정 중에 게이트 전극(GE) 및 게이트 라인들(GL1~GLn)과 함께 형성될 수 있다. 더미 패턴부(DUM)는 게이트 라인들(GL1~GLn)과 동일한 물질을 포함할 수 있다. 다만, 더미 패턴부(DUM)의 재질이 이에 한정되는 것은 아니다. 더미 패턴부(DUM)는 게이트 라인들(GL1~GLn)과 다른 금속 또는 비금속 물질을 포함할 수 있다.
절연층(IL)은 비표시 영역(NDA)으로 연장될 수 있다. 절연층(IL)은 더미 패턴부(DUM) 및 베이스 기판(BS) 위에 배치될 수 있다.
절연층(IL)에서 더미 패턴부(DUM)와 중첩하는 부분은 제3 방향(D3)으로 돌출될 수 있다. 절연층(IL) 위에는 데이터 라인 연장부들(DLE)이 배치될 수 있다. 데이터 라인 연장부들(DLE)의 제1 부분(DLE-1)은 더미 패턴부(DUM)와 중첩하지 않는 절연층의 부분 위에 배치될 수 있다. 데이터 라인 연장부들(DLE)의 제2 부분들(DLE-2)은 더미 패턴부(DUM)와 중첩하는 절연층(IL)의 부분 위에 배치될 수 있다. 이에 따라, 데이터 라인 연장부들(DLE)의 제2 부분들(DLE-2)은 더미 패턴부(DUM)에 의해 제1 부분들(DLE-1)보다 제3 방향(D3)으로 위에 배치될 수 있다.
데이터 라인 연장부(DLE)의 제2 부분(DLE-2)과 제1 부분(DLE1)의 높이 차(h)는 7500
Figure pat00001
보다 작거나 같을 수 있다. 다만, 제2 부분(DLE-2)과 제1 부분(DLE1)의 높이 차(h)가 이에 한정되는 것은 아니다. 제2 부분(DLE-2)과 제1 부분(DLE-1)의 높이 차(h)는 더미 패턴부(DUM)의 두께에 따라 달라질 수 있다.
비표시 영역(NDA)에서, 데이터 라인 연장부(DLE)와 절연층(IL) 사이에는 다른 물질이 더 배치될 수 있다. 예컨대, 데이터 라인 연장부(DLE)와 절연층(IL) 사이에는 반도체 물질이 더 배치될 수 있다.
도 4를 참조하면, 더미 패턴부(DUM)는 복수 개의 제1 더미 패턴부들(DUM1)과 복수 개의 제2 더미 패턴부들(DUM2)을 포함할 수 있다. 제1 더미 패턴부(DUM1)는 제1 위치(L1)에 배치되고, 제2 더미 패턴부(DUM2)는 제2 위치(L2)에 배치될 수 있다. 제1 위치(L1)와 제2 위치(L2)는 제2 방향(D2)의 특정 위치들을 의미할 수 있다. 예를 들어, 제1 위치(L1)는 표시 영역(DA)에 가까운 위치이고, 제2 위치(L2)는, 제1 위치(L1)에 비하여 표시 영역(DA)으로부터 제2 방향(D2)으로 이격된 위치일 수 있다.
제1 더미 패턴부(DUM1)는 홀수 번째 데이터 라인 연장부들의 제2 부분들(DLE-2)과 베이스 기판(BS) 사이에 배치될 수 있다. 제2 더미 패턴부(DUM2)는 짝수 번째 데이터 라인 연장부들의 제2 부분들(DLE-2)과 베이스 기판(BS) 사이에 배치될 수 있다.
더미 패턴부들(DUM)에 의해, 홀수 번째 데이터 라인 연장부들의 제2 부분들(DLE-2)은 제1 위치(L1)에 배치될 수 있고, 짝수 번째 데이터 라인 연장부들의 제2 부분들(DLE-2)은 제2 위치(L2)에 배치될 수 있다.
구체적으로, 제1 데이터 라인 연장부(DLE1)의 제2 부분(DLE1-2)은 제1 위치(L1)에 배치될 수 있다. 제2 데이터 라인 연장부(DLE2)의 제2 부분(DLE1-2)은 제2 위치(L2)에 배치될 수 있다. 제3 데이터 라인 연장부(DLE3)의 제2 부분(DLE3-2)은 제1 위치(L1)에 배치될 수 있다. 제4 데이터 라인 연장부(DLE4)의 제2 부분(DLE4-2)은 제2 위치(L2)에 배치될 수 있다.
결과적으로 더미 패턴부(DUM)의 구조에 의해, 데이터 라인 연장부들(DLE)의 제2 부분들(DLE-2)은 서로 엇갈리게 배치될 수 있다.
데이터 라인 연장부들(DLE)의 제2 부분들(DLE-2)이 서로 엇갈리게 배치됨에 따라 데이터 라인 연장부들(DLE) 사이에는 단차 구조가 형성될 수 있다.
예를 들어, 제1 위치(L1)를 기준으로, 제1 데이터 라인 연장부(DLE1)의 제2 부분(DLE1-2)과 제3 데이터 라인 연장부(DLE3)의 제2 부분(DLE3-2) 사이에는 제2 데이터 라인 연장부(DLE2)의 제1 부분(DPE2-1)이 배치될 수 있다. 제3 데이터 라인 연장부(DLE3)의 제2 부분(DLE3-2)의 좌측에는 제4 데이터 라인 연장부(DLE4)의 제1 부분(DLE4-1)이 배치될 수 있다. 이 때, 제1 데이터 라인 연장부(DLE1) 및 제3 데이터 라인 연장부(DLE3)들의 제2 부분들(DLE1-2, DLE3-2)은 제2 데이터 라인 연장부(DLE2) 및 제4 데이터 라인 연장부(DLE4)의 제1 부분(DLE2-1, DLE4-1)들에 비하여 상대적으로 위에 배치되므로, 데이터 라인 연장부들(DLE) 사이에는 제3 방향(D3)으로 단차 구조가 형성될 수 있다.
더미 패턴부(DUM)는 복수 개의 더미들을 포함할 수 있고, 평면상에서 봤을 때 각 더미들은 사각형 형상을 가질 수 있다. 다만, 더미의 형상이 이에 한정되는 것은 아니다. 더미의 형상은 다양한 형상으로 변형될 수 있다.
데이터 연장부들(DLE) 사이에 형성된 단차 구조에 의해 데이터 라인들(DL1~DLn)을 검사하는 공정이 용이하게 진행될 수 있다. 이에 관하여는 데이터 라인들(DL1~DLn)을 검사하는 방법에서 자세히 후술하도록 한다.
도 5는 본 발명의 변형 예에 따른 표시 기판의 제1 테스트부의 평면도이다.
도 6은 본 발명의 다른 변형 예에 따른 표시 기판의 제1 테스트부의 평면도이다.
도 5 및 도 6에 도시된 변형 예들에 따른 표시 기판들은 전술한 실시 예에서와 다른 패턴들을 갖는 더미 패턴부들(DUM', DUM'')을 포함할 수 있다. 이하, 전술한 실시 예와 동일한 구성들에 대한 설명은 생략하고 차이가 있는 구성을 위주로 설명한다.
도 5를 참조하면, 더미 패턴부(DUM')는 제1 더미 패턴부(DUM1'), 제2 더미 패턴부(DUM2'), 및 제3 더미 패턴부(DUM3')를 포함할 수 있다. 제1 더미 패턴부(DUM1')는 제1 위치(L1')에 배치되고, 제2 더미 패턴부(DUM2')는 제2 위치(L2')에 배치되고, 제3 더미 패턴부(DUM3')는 제3 위치(L3')에 배치될 수 있다. 제1 위치(L1'), 제2 위치(L2'), 및 제3 위치는 제2 방향(D2)의 특정 위치들을 의미할 수 있다. 예를 들어, 제1 위치(L1')는 표시 영역에 가장 가까운 위치이고, 제3 위치(L3')는 표시 영역으로부터 가장 이격된 위치일 수 있다. 제2 위치(L2')는 제1 위치(L1')와 제3 위치(L3')의 중간일 수 있다.
제1 더미 패턴부(DUM1')는 3K-2 번째 데이터 라인 연장부들의 제2 부분들(DLE-2')과 베이스 기판(BS) 사이에 배치될 수 있다. 제2 더미 패턴부(DUM2')는 3K-1 번째 데이터 라인 연장부들의 제2 부분들(DLE-2')과 베이스 기판(BS) 사이에 배치될 수 있다. 제3 더미 패턴부(DUM3')는 3K 번째 데이터 라인 연장부들 제2 부분들(DLE-2')과 베이스 기판(BS) 사이에 배치될 수 있다. K는 자연수이다.
더미 패턴부(DUM')에 의해 3K-2 번째 데이터 라인 연장부들의 제2 부분들(DLE-2')은 제1 위치(L1')에 배치될 수 있다. 3K-1 번째 데이터 라인 연장부들의 제2 부분들(DLE-2')은 제2 위치(L2')에 배치될 수 있다. 3K 번째 데이터 라인 연장부들의 제2 부분들(DLE-2')은 제3 위치(L3')에 배치될 수 있다.
구체적으로, 제1 더미 패턴부(DUM1')는 제1 위치(L1')에 배치될 수 있다. 제1 더미 패턴부(DUM1')는 제1 데이터 라인 연장부(DLE1')와 베이스 기판(BS) 사이 및 제4 데이터 라인 연장부(DLE4')와 베이스 기판(BS) 사이에 배치될 수 있다. 제2 더미 패턴부(DUM2')는 제2 위치(L2')에 배치될 수 있다. 제2 더미 패턴부(DUM2')는 제2 데이터 라인 연장부(DLE2')와 베이스 기판(BS) 사이 및 제5 데이터 라인 연장부(DLE5')와 베이스 기판(BS) 사이에 배치될 수 있다. 제3 더미 패턴부(DUM3')는 제3 위치(L3')에 배치될 수 있다. 제3 더미 패턴부(DUM3')는 제3 데이터 라인 연장부(DLE3')와 베이스 기판(BS) 사이 및 제6 데이터 라인 연장부(DLE6')와 베이스 기판(BS) 사이에 배치될 수 있다.
제1 더미 패턴부(DUM1')에 의해 제1 데이터 라인 연장부(DLE1') 및 제4 데이터 라인 연장부(DLE4')의 제2 부분들(DLE1-2', DLE4-2')은 제1 위치(L1')에 배치될 수 있다. 제2 더미 패턴부(DUM2')에 의해 제2 데이터 라인 연장부(DLE2') 및 제5 데이터 라인 연장부(DLE5')의 제2 부분들(DLE2-2', DLE5-2')은 제2 위치(L2')에 배치될 수 있다. 제3 더미 패턴부(DUM3')에 의해 제3 데이터 라인 연장부(DLE3') 및 제6 데이터 라인 연장부(DLE6')의 제2 부분들(DLE3-2', DLE6-2')은 제3 위치(L3')에 배치될 수 있다.
결과적으로 더미 패턴부(DUM')의 구조에 의해, 데이터 라인 연장부들(DLE')의 제2 부분들(DLE-2')은 서로 엇갈리게 배치될 수 있다.
도 6을 참조하면, 제1 더미 패턴부(DUM1'')는 제1 위치(L1')에 배치되고, 제2 더미 패턴부(DUM2'')는 제3 위치(L3')에 배치되고, 제3 더미 패턴부(DUM3'')는 제2 위치(L2')에 배치될 수 있다.
더미 패턴부(DUM'')의 구조에 의해, 3K-2 번째 데이터 라인 연장부들의 제2 부분들은 제1 위치(L1')에 배치될 수 있다. 3K-1 번째 데이터 라인 연장부들의 제2 부분들은 제3 위치(L3')에 배치될 수 있다. 3K 번째 데이터 라인 연장부들의 제2 부분들은 제2 위치(L2')에 배치될 수 있다.
더미 패턴부에 의해 3K-2 번째 데이터 라인 연장부들의 제2 부분들(DLE-2'')은 제1 위치(L1')에 배치될 수 있다. 3K-1 번째 데이터 라인 연장부들의 제2 부분들(DLE-2'')은 제3 위치(L3')에 배치될 수 있다. 3K 번째 데이터 라인 연장부들의 제2 부분들(DLE-2'')은 제2 위치(L2')에 배치될 수 있다.
구체적으로, 제1 더미 패턴부(DUM1'')에 의해 제1 데이터 라인 연장부(DLE1'') 및 제4 데이터 라인 연장부(DLE4'')의 제2 부분들(DLE1-2'', DLE4-2'')은 제1 위치(L1')에 배치될 수 있다. 제2 더미 패턴부(DUM2'')에 의해 제2 데이터 라인 연장부(DLE2'') 및 제5 데이터 라인 연장부(DLE5'')들의 제2 부분들(DLE2-2'', DLE5-2'')은 제3 위치(L3')에 배치될 수 있다. 제3 더미 패턴부(DUM3'')에 의해 제3 데이터 라인 연장부(DLE3'') 및 제6 데이터 라인 연장부(DLE6'')들의 제2 부분들(DLE3-2'', DLE6-2'')은 제2 위치(L2')에 배치될 수 있다.
결과적으로 더미 패턴부(DUM'')의 구조에 의해, 데이터 라인 연장부들(DLE'')의 제2 부분들(DLE-2'')은 서로 엇갈리게 배치될 수 있다.
본 변형 예들에 따르면, 제2 방향(D2)을 기준으로 할 때, 서로 인접하는 데이터 라인 연장부들(DLE'')의 제2 부분들(DLE-2'') 사이의 간격이 넓어져 데이터 라인들(DLE'')을 검사하는 공정이 더욱 안정적으로 진행될 수 있다.
전술한 바와 같이, 더미 패턴부(DUM)는 제2 방향(D2)으로 2행 내지 3행으로 배열될 수 있다. 그러나, 더미 패턴부(DUM)의 구조가 이에 한정되는 것은 아니다. 더미 패턴부(DUM)는 인접한 데이터 라인 연장부들(DLE) 사이에 단차 구조를 형성할 수 있는 구조라면 특정 구조에 구애받지 않고 다양한 구조로 형성될 수 있다.
도 7은 본 발명의 실시 예에 따른 표시 기판의 데이터 라인들의 오픈/쇼트를 검사하는 방법을 나타내는 순서도이다.
도 8은 검사 장비가 배치되는 모습과 데이터 라인들 중 어느 하나의 데이터 라인이 오픈된 모습을 나타내는 도면이다.
도 9는 도 8에 도시된 Ⅰ-Ⅰ'선의 단면도이다.
도 10는 도 8에 도시된 오픈된 데이터 라인을 수리하는 모습을 나타내는 도면이다.
도 11은 데이터 라인들 중 인접한 2개의 데이터 라인들이 합선된 모습을 나타내는 도면이다.
도 12는 도 11에 도시된 합선된 데이터 라인들을 수리하는 모습을 나타내는 도면이다.
이하, 도 7 내지 도 12을 참조하여 데이터 라인들의 오픈/쇼트를 검사하는 방법에 관하여 설명하도록 한다.
표시 기판(DS)의 오픈/쇼트 검사는 데이터 라인들(DL1~DLm) 위에 절연층이 배치되기 전에 수행될 수 있다. 즉, 오픈/쇼트 검사 과정에서 베이스 기판에 배치된 데이터 라인들(DL1~DLm) 및 데이터 라인 연장부들(DLE)은 외부에 노출될 수 있다.
도 7을 참조하면, 단계(S10)에서 표시 기판(DS)을 준비한다. 표시 기판(DS)은 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm) 및 복수 개의 데이터 라인 연장부들(DLE)을 포함할 수 있다. 데이터 라인들(DL1~DLm)의 일측들은 데이터 패드들(DPD1~DPDk)에 연결되고, 데이터 라인들(DL1~DLn)의 타측들은 데이터 라인 연장부들(DLE)에 연결될 수 있다(도 1 및 도 2 참조).
도 7 및 도 8을 참조하면, 단계(S20)에서 검사 신호를 인가한다. 검사 장비(TD)는 검사 신호를 데이터 라인 연장부들(DLE)에 인가될 수 있다. 검사 장비(TD)는 데이터 라인 연장부(DLE)에 접촉할 수 있다. 예를 들어, 검사 장비(TD)는 급전 핀(PI)을 포함할 수 있다.
검사 장비(TD)의 급전 핀(PI)은 데이터 라인 연장부들(DLE)의 제2 부분들(DLE-2)에 접촉할 수 있다. 검사 장비(TD)는 급전 핀(PI)을 통해 데이터 라인 연장부들(DLE)에 검사 신호를 인가할 수 있다.
검사 장비(TD)는 제1 방향(D1)으로 이동할 수 있다. 예를 들어, 검사 장비(TD)는 제1 데이터 라인 연장부(DLE1)의 제2 부분(DLE1-2)에 접촉하여 제1 데이터 라인 연장부(DLE1)에 검사 신호를 인가할 수 있다. 이후, 검사 장비(TD)는 좌측으로 이동하여 제2 데이터 라인 연장부(DLE2)의 제2 부분(DLE2-2)에 접촉하여 제2 데이터 라인 연장부(DLE2)에 검사 신호를 인가할 수 있다.
검사 장비(TD)는 급전 핀(PI)을 가압할 수 있다. 예를 들어, 급전 핀(PI)이 어느 하나의 데이터 라인 연장부(DLE)의 제2 부분(DLE-2)에 접촉하였을 때, 검사 장비(TD)는 급전 핀(PI)과 데이터 라인 연장부(DLE) 사이의 온전한 접촉을 위해 급전 핀(PI)을 가압할 수 있다. 가압력에 의해 급전 핀(PI)은 제2 부분들(DLE-2)에 안정적으로 접촉할 수 있다.
도 9를 참조하면, 데이터 라인 연장부들(DLE) 사이에 형성된 단차 구조에 의해 급전 핀(PI)은 검사 대상인 데이터 라인 연장부(DLE)에만 접촉할 수 있다. 예를 들어, 검사 장비(TD)의 급전 핀(PI)의 앞 부분이 제2 데이터 라인 연장부(DLE2)의 제2 부분(DLE2-2)에 접촉할 때, 급전 핀(PI)의 중간 부분 내지 뒷 부분은 제1 데이터 라인 연장부(DLE1)의 제1 부분(DLE1-1) 위에 배치될 수 있다.
검사 장비(TD)가 급전 핀(PI)을 가압하면, 급전 핀(PI)의 중간 부분 내지 뒷 부분은 아래로 휘어질 수 있다. 만일 제2 데이터 라인 연장부(DLE2)와 제2 데이터 라인 연장부(DLE2)의 제2 부분들(DLE2-2, DLE1-2)이 동일한 높이에 배치된다면, 급전 핀(PI)은 제2 데이터 라인 연장부(DLE2)에 접촉할 뿐만 아니라 제1 데이터 라인 연장부(DLE1)에도 접촉할 수 있다. 이에 따라, 제2 데이터 라인(DL2)의 정확한 오픈/쇼트 검사가 어려워질 수 있다.
다만, 본 발명에서는 제2 데이터 라인 연장부(DLE2)의 제2 부분(DLE2-2)이 인접한 제1 데이터 라인 연장부(DLE1)의 제1 부분(DLE1-1) 보다 위에 배치되기 때문에, 급전 핀(PI)은 제2 데이터 라인 연장부(DLE2)에만 접촉하고, 제1 데이터 라인 연장부(DLE1)에는 접촉하지 않을 수 있다. 이에 따라, 검사 장비(TD)는 검사 대상이 되는 데이터 라인에만 정확히 검사 신호를 인가할 수 있다. 결과적으로, 오픈/쇼트 검사가 보다 정확하고 용이하게 수행될 수 있다.
다시 도 7을 참조하면, 단계(S30)에서 인가된 검사 신호를 측정한다. 구체적으로, 검사 장비(TD)가 인가한 검사 신호는 데이터 라인 연장부(DLE)와 데이터 라인(DL1~DLn)을 통해 데이터 패드들(DPD)로 전달될 수 있다. 측정 장비(미 도시됨)는 데이터 패드들(DPD) 위에 배치될 수 있다. 측정 장비는 전달된 검사 신호를 측정할 수 있다.
데이터 패드들(DPD)은 복수 개의 패드들(PD)을 포함할 수 있다. 패드들(PD) 각각은 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결될 수 있다.
측정 장비는 각 패드들(PD)로부터 이격된 상태에서 검사 신호를 측정할 수 있다. 예를 들어, 측정 장비는 검사 신호에 의하여 변화하는 패드들(PD)의 커패시턴스 값을 측정할 수 있다. 다만, 측정 장비가 이에 한정되는 것은 아니며, 측정 장비는 접촉식 장비를 이용할 수도 있다.
도 7 및 도 8을 참조하면, 단계(S40)에서 데이터 라인들(DL1~DLm)의 불량 부분을 수리한다. 다만, 모든 데이터 라인들(DL1~DLm)에서 정상적인 검사 신호가 측정되었을 때, 단계(S40)는 생략될 수 있다. 도 8에 도시된 바와 같이, 제3 데이터 라인(DL3)이 오픈되었을 때, 제3 데이터 라인(DL3)에서는 정상적인 검사 신호가 측정되지 않을 수 있다.
데이터 라인 연장부들(DLE)을 이용한 검사 과정에서 불량을 발견하였을 때, 오에스 패드(DSP)를 이용한 오픈/쇼트 검사가 한번 더 진행될 수 있다. 구체적으로, 불량이라고 판단된 특정 데이터 라인이 존재할 때, 해당 데이터 라인에 연결된 오에스 패드(OSP)에 검사 신호를 다시 한번 인가하여 불량 여부를 정확히 판단할 수 있다.
도 10을 참조하면, 단계(S40)에서는 오픈된 제3 데이터 라인(DL3)을 수리할 수 있다. 예를 들어, 수리하는 공정은 화학기상증착(CVD; Chemical Vapor Deposition)에 의해 단선된 부분(D)에 금속 물질을 증착시켜 수행될 수 있다. 다만, 오픈된 라인을 수리하는 방법이 이에 한정되는 것은 아니다. 예컨대, 오픈된 라인을 수리하는 방법은 신호 라인들과는 별도로 형성되는 리페어 라인들(미 도시됨)을 이용할 수 있다.
도 11을 참조하면, 일부 데이터 라인들이 쇼트되었을 때, 해당 데이터 라인들에서는 정상적인 검사 신호가 측정되지 않을 수 있다. 예를 들어, 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)이 합선되었을 때, 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 연결된 데이터 패드들에서는 정상적인 검사 신호가 출력되지 않을 수 있다.
도 12를 참조하면, 단계(S40)에서는 쇼트된 데이터 라인들을 수리할 수 있다. 데이터 라인들의 쇼트는 2개의 데이터 라인들의 합선에 의해 발생할 수 있다. 데이터 라인들의 쇼트는 레이저 장치(LD)를 이용하여 수리할 수 있다. 레이저 장치(LD)는 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)이 합선된 부분(D)에 레이저를 조사할 수 있다. 조사된 레이저에 의해 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)들은 서로 분리될 수 있다.
상술한 바와 같이, 데이터 라인들의 오픈/쇼트 검사는 데이터 라인 연장부에 검사 신호를 인가하고, 인가된 검사 신호를 데이터 패드 측에서 측정하여 수행될 수 있다.
도 13는 본 발명의 실시 예에 따른 표시 기판을 포함하는 액정 표시 장치의 사시도이다.
도 14은 도 13에 도시된 표시 장치의 단면도이다.
도 13에서는 설명의 편의를 위해 하나의 화소(PX)만이 도시되었으나, 실질적으로 화소들(PX)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)이 교차하는 영역에 배치될 수 있다.
도 13을 참조하면, 표시 장치(DD)는 액정 표시 장치일 수 있다. 표시 장치(DD)는 표시 패널(DP), 게이트 구동부(GDR), 데이터 구동부(DDR), 및 구동 회로 기판(PCB)을 포함할 수 있다.
표시 패널(DP)은 제1 방향(D1)으로 장변들을 갖고, 제2 방향(D2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다.
표시 패널(DP)은 표시 기판(DS), 표시 기판(DS)과 마주보는 대향 기판(FS), 및 표시 기판(DS)과 대향 기판(FS) 사이에 배치된 액정층(LC)을 포함할 수 있다.
표시 기판(DS)에는 복수 개의 화소들(PX)이 배치될 수 있다. 설명의 편의를 위해, 도 13에는 하나의 화소(PX)만 도시되었으나, 실질적으로 복수 개의 화소들(PX)이 표시 기판(DS)에 배치될 수 있다. 화소들(PX)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)에 연결될 수 있다.
게이트 구동부(GDR)는 제3 비표시 영역(NDA3)에 배치될 수 있다. 게이트 구동부(GDR)는 구동 회로 기판(PCB)에 실장된 타이밍 컨트롤러(미 도시됨)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성할 수 있다. 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 화소들(PX)에 제공될 수 있다.
데이터 구동부(DDR)는 타이밍 컨트롤러로부터 영상 신호들 및 데이터 제어 신호를 제공받을 수 있다. 데이터 구동부(DDR)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성할 수 있다. 데이터 구동부(DDR)는 데이터 전압들을 데이터 라인들(DL1~DLm)을 통해 화소들(PX)에 제공할 수 있다. 데이터 구동부(DDR)는 복수 개의 소스 구동칩들(IC1~ICk)을 포함할 수 있다. 소스 구동칩들(IC1~ICk)은 대응하는 연성회로기판(FCB1~FCBk)들 상에 실장되어 구동 회로 기판(PCB)과 도 1에 도시된 제1 비표시 영역의 데이터 패드부들(DPD1~DPDk)에 연결될 수 있다.
도시하지 않았으나, 소스 구동칩(IC1~ICk)이 실장된 연성회로기판들(FCB1~FCBk)은 각각 대응되는 데이터 패드부들(DPD1~DPDk)에 이방성 도전 필름들(Anisotropic Conductive Film)에 의해 연결될 수 있다.
본 발명의 실시 예에서 소스 구동칩들(IC1~ICk)은 연성회로기판들(FCB1~FCBk) 상에 실장되는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식을 예로 들었다. 그러나, 소스 구동칩들(IC1~ICk)은 제1 비표시 영역(NDA1)에 칩온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다.
제2 비표시 영역(NDA2)에는 제1 테스트부(10)가 배치될 수 있다.
도 14를 참조하면, 표시 기판(DS)은 제1 베이스 기판(BS1), 컬러필터(CF), 제1 절연층(IL1), 제2 절연층(IL2), 트랜지스터(TR), 화소 전극(PE)을 포함할 수 있다. 표시 기판(DS)의 표시 영역(DA)은 화소 영역(PA) 및 화소 영역 주변의 비화소 영역(NPA)으로 구분될 수 있다.
제1 베이스 기판(BS1)의 위에는 트랜지스터(TR)가 배치될 수 있다. 트랜지스터(TR)는 비화소 영역(NPA)에 배치될 수 있다. 트랜지스터(TR)의 자세한 구조에 관하여는 앞서 설명하였으므로 중복되는 설명은 생략하도록 한다.
제2 절연층(IL2)은 트랜지스터(TR)를 커버할 수 있다. 제2 절연층(IL2) 위에는 컬러 필터(CF)가 배치될 수 있다. 컬러 필터(CF)는 백라이트 유닛(미 도시됨)으로부터 출사된 광을 컬러광으로 필터링할 수 있다. 다만, 컬러 필터(CF)가 반드시 표시 기판(DS) 상에 배치되어야만 하는 것은 아니다. 컬러 필터(CF)는 대향 기판(FS)에 배치될 수도 있다.
화소 전극(PE)은 컬러 필터(CF) 위에 배치될 수 있다. 화소 전극(PE)은 화소 영역(PA)에 배치될 수 있다. 화소 전극(PE)은 컬러 필터(CF)와 제2 절연층(IL2)을 관통하여 드레인 전극(DE)과 연결될 수 있다.
트랜지스터(TR)가 게이트 신호에 의해 턴-온 되는 경우에, 턴-온된 트랜지스터(TR)를 통해 데이터 전압이 화소 전극(PE)에 제공될 수 있다.
대향 기판(FS)은 제2 베이스 기판(BS2), 차광층(BM), 제3 절연층(L3), 및 공통 전극(CE)을 포함할 수 있다.
제2 베이스 기판(BS)은 광 투과 특성을 갖는 절연 기판일 수 있다. 제2 베이스 기판(BS) 아래에는 차광층(BM)과 제3 절연층(IL3)이 배치될 수 있다.
차광층(BM)은 게이트 라인들(GL1~GLn), 데이터 라인들(DL1~DLn), 및 트랜지스터(TR)의 위치와 중첩하여 배치될 수 있다. 차광층(BM)은 광을 차단할 수 있다. 다만, 차광층(BM)의 위치가 이에 한정되는 것은 아니다. 차광층(BM)은 표시 기판(DS)에 배치될 수도 있다.
공통 전극(CE)은 제2 베이스 기판(BS2) 아래 배치될 수 있다. 공통 전극(CE)에는 공통 전압이 인가될 수 있다. 공통 전극(CE)에 공통 전압이 인가될 때, 공통 전극(CE)은 화소 전극(PE)과 함께 액정층(LCL)에 작용하는 전계를 발생시킬 수 있다.
도시하지는 않았으나, 제1 베이스 기판(BS1)과 제2 베이스 기판(BS2) 상에는 배향층들이 배치될 수 있다.
표시 기판(DS)의 비표시 영역(NPA)에는 데이터 라인 연장부들(DLE)이 배치될 수 있다. 데이터 라인 연장부들(DLE)은 표시 영역(DA)에 배치된 데이터 라인들로부터 연장될 수 있다. 데이터 라인 연장부들(DLE)과 제1 베이스 기판(BS1) 사이에는 제1 절연층(IL1)이 배치될 수 있다.
데이터 라인 연장부들(DLE)의 제2 부분(DLE-2)은 제1 부분(DLE-1)보다 제3 방향(D3)으로 위에 배치될 수 있다. 제2 부분(DLE-2)과 제1 베이스 기판(BS1) 사이에는 더미 패턴부(DUM)가 배치될 수 있다. 더미 패턴부(DUM)는 표시 기판(DS)에 게이트 라인들(GL1~GLn)을 형성하는 과정에서 함께 형성될 수 있다. 더미 패턴부(DUM)와 게이트 라인들(GL1~GLn)은 동일한 물질을 포함할 수 있다.
도 15는 본 발명의 실시 예에 따른 표시 기판을 포함하는 다른 표시 장치의 사시도이다.
도 16는 도 15에 도시된 표시 장치의 단면도이다.
도 15를 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD_1)는 유기 발광 표시 장치일 수 있다. 표시 장치(DD_1)는 표시 기판(DS_1), 게이트 구동부(GDR), 및 데이터 구동부(미 도시됨)를 포함할 수 있다.
표시 기판(DS_1)은 복수 개의 화소들(PX), 복수 개의 게이트 라인들(GL1~GLn), 및 복수 개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
표시 기판(DS_1)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 하측에 위치한 제1 비표시 영역(NDA1), 표시 영역(DA)의 상측에 위치한 제2 비표시 영역(NDA2), 표시 영역(DA)의 우측에 위치한 제3 비표시 영역(NDA3), 및 표시 영역(DA)의 좌측에 위치한 제4 비표시 영역(NDA4)을 포함할 수 있다.
제1 비표시 영역(NDA1)에는 제1 테스트부(10)가 배치될 수 있다. 제1 테스트부(10)의 구조는 앞서 설명한 제1 테스트부(10)와 동일한 구조를 가질 수 있다.
제2 비표시 영역(NDA2)에는 복수 개의 패드들(PD_1)이 배치될 수 있다. 패드들(PD_1)에는 데이터 구동부(미 도시됨)가 연결될 수 있다. 데이터 구동부는 데이터 포맷이 변환된 영상 신호들을 제공받고, 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 데이터 전압들을 생성할 수 있다. 데이터 구동부는 패드들(PD)에 연결되어 데이터 라인들에 데이터 전압을 제공할 수 있다.
제4 비표시 영역(NDA4)에는 게이트 구동부(GDR)가 배치될 수 있다.
화소들(PX)은 게이트 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 16을 참조하면, 표시 기판(DS_1)은 발광 소자(OLED) 및 발광 소자(OLED)에 연결된 트랜지스터(TR)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(E1), 제2 전극(E2), 및 제1 전극(E1)과 제2 전극(E2) 사이에 배치된 유기 발광층(OEL)을 포함할 수 있다. 발광 소자(OLED)는 유기 발광 소자로 정의될 수 있다.
제1 전극(E1)은 애노드 전극일 수 있으며, 제2 전극(E2)은 캐소드 전극일 수 있다. 제1 전극(E1)은 화소 전극으로 정의될 수 있으며, 제2 전극(E2)은 공통 전극으로 정의될 수 있다.
표시 영역(DA)은 화소 영역(PA) 및 비화소 영역(NPA)으로 구분될 수 있다. 발광 소자(OLED)는 화소 영역(PA)에 배치되고, 트랜지스터(TR)는 비화소 영역(NPA)에 배치될 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 베이스 기판(BS) 상에 배치될 수 있다. 베이스 기판(BS) 상에는 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기 물질을 포함할 수 있다.
버퍼층(BFL) 상에는 트랜지스터(TR)의 반도체층(SM)이 배치될 수 있다. 도시되지 않았으나, 반도체층(SM)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다.
반도체층(SM)을 덮도록 버퍼층(BFL) 상에 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)은 무기 물질을 포함할 수 있다. 제1 절연층(IL1) 상에 반도체층(SM)과 중첩하는 트랜지스터(TR)의 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 반도체층(SM)의 채널 영역과 중첩되도록 배치될 수 있다.
게이트 전극(GE)을 덮도록 제1 절연층(IL1) 상에 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 유기 물질 또는 무기 물질을 포함할 수 있다.
제2 절연층(IL2) 상에 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격되어 배치될 수 있다. 소스 전극(SE)과 드레인 전극(DE)은 제1 절연층(IL1) 및 제2 절연층(IL2)을 관통하여 반도체층(SM)에 연결될 수 있다.
트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 덮도록 제2 절연층(IL2) 상에 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 평평한 상면을 제공하는 평탄화막으로 정의될 수 있으며, 유기 물질을 포함할 수 있다.
제3 절연층(IL3) 상에 제1 전극(E1)이 배치될 수 있다. 제1 전극(E1)은 제3 절연층(IL3)을 관통하여 트랜지스터(TR)의 드레인 전극(DE)에 연결될 수 있다.
제1 전극(E1) 및 제3 절연층(IL3) 상에 제1 전극(E1)의 소정의 부분을 노출시키는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(E1)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
개구부(PX_OP) 내에서 제1 전극(E1) 상에 유기 발광층(OEL)이 배치될 수 있다. 유기 발광층(OEL)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다. 그러나 이에 한정되지 않고, 유기 발광층(OEL)은 적색, 녹색, 및 청색을 생성하는 유기 물질들의 조합에 의해 백색광을 생성할 수도 있다.
화소 정의막(PDL) 및 유기 발광층(OEL) 상에 제2 전극(E2)이 배치될 수 있다. 박막 봉지층(TFE)은 화소(PX)를 덮도록 발광 소자(OLED) 상에 배치될 수 있다. 베이스 기판(BS)과 박막 봉지층(TFE) 사이의 층은 화소층으로 정의될 수 있다.
제1 전압이 제1 전극(E1)에 인가되고, 제2 전압이 제2 전극(E2)에 인가될 수 있다. 유기 발광층(OEL)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서 발광 소자(OLED)가 발광될 수 있다. 발광 소자(OLED)는 전류의 흐름에 따라 적색, 녹색, 및 청색의 빛을 발광함으로써, 영상이 표시될 수 있다.
표시 기판(DS_1)의 비표시 영역(NDA)에는 데이터 라인 연장부들(DLE)이 배치될 수 있다. 데이터 라인 연장부들(DLE)은 표시 영역(DA)에 배치된 데이터 라인들로부터 연장될 수 있다. 데이터 라인 연장부들(DLE)과 베이스 기판(BS) 사이에는 버퍼층(BFL)과 제1 및 제2 절연층들(IL1, IL2)이 배치될 수 있다. 비표시 영역(NDA)에서 발광 소자(OLED)는 생략될 수 있다.
데이터 라인 연장부들(DLE)의 제2 부분(DLE-2)은 제1 부분(DLE-1)보다 제3 방향(D3)으로 위에 배치될 수 있다. 제2 부분(DLE-2)과 제1 베이스 기판(BS1) 사이에는 더미 패턴부(DUM)가 배치될 수 있다. 더미 패턴부(DUM)는 표시 기판(DS_1)에 게이트 라인들을 형성하는 과정에서 함께 형성될 수 있다. 더미 패턴부(DUM)와 게이트 라인들(GL1~GLn)은 동일한 물질을 포함할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DS: 표시 기판
DL: 데이터 라인 GL: 게이트 라인
DLE: 데이터 라인 연장부 BS: 베이스 기판 DUM: 더미 패턴부 TR: 트랜지스터

Claims (20)

  1. 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 베이스 기판;
    상기 표시 영역에 배치되고, 제1 방향으로 연장하는 복수 개의 게이트 라인들;
    상기 표시 영역에 배치되고, 상기 게이트 라인들과 절연되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들; 및
    상기 데이터 라인들로부터 상기 비표시 영역으로 연장된 복수 개의 데이터 라인 연장부들을 포함하고,
    상기 데이터 라인 연장부들 각각은 제1 부분 및 제2 부분을 포함하고,
    상기 제2 부분은 상기 제1 부분보다 위에 배치되는 표시 기판.
  2. 제 1 항에 있어서,
    상기 데이터 라인 연장부들의 상기 제2 부분들은 서로 엇갈리게 배치되는 표시 기판.
  3. 제 2 항에 있어서,
    상기 베이스 기판과 상기 제2 부분들 사이에 배치된 더미 패턴부를 더 포함하는 표시 기판.
  4. 제 3 항에 있어서,
    상기 더미 패턴부는,
    상기 데이터 라인 연장부들 중 홀수 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 복수 개의 제1 더미 패턴부들 및
    상기 데이터 라인 연장부들 중 짝수 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 복수 개의 제2 더미 패턴부들을 포함하는 표시 기판.
  5. 제 3 항에 있어서,
    상기 제1 더미 패턴부들과 상기 제2 더미 패턴부들은 상기 제2 방향으로 서로 이격된 표시 기판.
  6. 제 3 항에 있어서,
    상기 더미 패턴부는,
    상기 데이터 라인 연장부들 중 3K-2 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 제1 더미 패턴부;
    상기 데이터 라인 연장부들 중 3K-1 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 제2 더미 패턴부; 및
    상기 제3 데이터 라인들 중 3K 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 제3 더미 패턴부를 포함하고,
    상기 K는 자연수이고,
    상기 제1 더미 패턴부, 상기 제2 더미 패턴부, 및 상기 제3 더미 패턴부들은 상기 제2 방향으로 서로 이격된 표시 기판.
  7. 제 3 항에 있어서,
    상기 더매 패턴부는 상기 게이트 라인들과 동일층에 배치되는 표시 기판.
  8. 제 3 항에 있어서,
    상기 데이터 라인 연장부들의 제1 부분들과 상기 베이스 기판 사이에 배치되고, 상기 데이터 라인 연장부들의 제2 부분들과 상기 더미 패턴부 사이에 배치되는 절연층을 더 포함하는 표시 기판.
  9. 제 3 항에 있어서,
    상기 더미 패턴부과 상기 게이트 라인들은 동일한 물질을 포함하는 표시 기판.
  10. 제 1 항에 있어서,
    상기 데이터 라인 연장부들의 상기 제1 부분들과 상기 제2 부분들 사이의 높이 차이는 7500
    Figure pat00002
    보다 작거나 같은 표시 기판.
  11. 제 1 항에 있어서,
    상기 데이터 라인 연장부들 사이의 간격은 50 ㎛보다 작거나 같은 표시 기판.
  12. 제 1 항에 있어서,
    상기 데이터 라인 연장부들 아래에 배치되어 상기 데이터 라인 연장부들에 접촉하는 복수 개의 오에스 패드들을 더 포함하는 표시 기판.
  13. 제1 방향으로 연장하는 복수 개의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들, 및 상기 데이터 라인들의 일측으로부터 연장된 복수 개의 데이터 라인 연장부들을 포함하는 표시 기판을 준비하는 단계;
    상기 데이터 라인 연장부들에 검사 신호를 인가하는 단계; 및
    상기 데이터 라인 연장부들에 인가된 검사 신호를 상기 데이터 라인들의 타측에서 측정하는 단계를 포함하고,
    상기 데이터 라인 연장부들 각각에는 제1 부분과 제2 부분이 정의되고,
    상기 제2 부분은 상기 제1 부분보다 위에 배치되는 표시 기판의 검사 방법.
  14. 제 13 항에 있어서,
    상기 데이터 라인 연장부들의 제2 부분들은 서로 엇갈리게 배치되고,
    베이스 기판과 상기 제2 부분들 사이에 배치된 더미 패턴부를 포함하는 표시 기판의 검사 방법.
  15. 제 14 항에 있어서,
    상기 더미 패턴부는,
    상기 데이터 라인 연장부들 중 홀수 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 제1 더미 패턴부 및
    상기 데이터 라인 연장부들 중 짝수 번째 데이터 라인 연장부들의 제2 부분들과 상기 베이스 기판 사이에 배치되는 제2 더미 패턴부를 포함하고,
    상기 제1 더미 패턴부와 상기 제2 더미 패턴부는 상기 제2 방향으로 서로 이격된 표시 기판의 검사 방법.
  16. 제 14 항에 있어서,
    상기 더미 패턴부는 상기 게이트 라인들과 동일층에 배치되는 표시 기판의 검사 방법.
  17. 제 13 항에 있어서,
    상기 검사 신호를 상기 데이터 라인들의 타측에서 측정하는 단계 이후에,
    상기 데이터 라인들 중 불량이 발생한 데이터 라인을 수리하는 단계를 더 포함하는 표시 기판의 검사 방법.
  18. 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 베이스 기판;
    상기 표시 영역 상에 배치되고, 제1 방향으로 연장하는 복수 개의 게이트 라인들;
    상기 표시 영역 상에 배치되고, 상기 게이트 라인들과 절연되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수 개의 데이터 라인들;
    상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수 개의 화소들; 및
    상기 데이터 라인들로부터 상기 비표시 영역으로 연장된 복수 개의 데이터 라인 연장부들을 포함하고,
    상기 데이터 라인 연장부들 각각에는 제1 부분과 제2 부분이 정의되고,
    상기 제2 부분은 상기 제1 부분보다 위에 배치되는 표시 장치.
  19. 제 18 항에 있어서,
    상기 제1 베이스 기판과 마주보는 제2 베이스 기판; 및
    상기 제1 베이스 기판과 상기 제2 베이스 기판 사이에 배치된 액정층을 포함하는 표시 장치.
  20. 제 18 항에 있어서,
    상기 화소들은
    상기 게이트 라인들 및 상기 데이터 라인들에 연결된 트랜지스터; 및
    상기 트랜지스터에 연결된 유기 발광 소자들을 포함하는 표시 장치.
KR1020190138551A 2019-11-01 2019-11-01 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치 KR20210053376A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190138551A KR20210053376A (ko) 2019-11-01 2019-11-01 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치
US17/011,971 US11543709B2 (en) 2019-11-01 2020-09-03 Display substrate, method of testing the same, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190138551A KR20210053376A (ko) 2019-11-01 2019-11-01 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210053376A true KR20210053376A (ko) 2021-05-12

Family

ID=75688068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190138551A KR20210053376A (ko) 2019-11-01 2019-11-01 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US11543709B2 (ko)
KR (1) KR20210053376A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671640B1 (ko) 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
KR102275190B1 (ko) 2015-04-20 2021-07-12 삼성디스플레이 주식회사 표시 장치
KR20180076744A (ko) 2016-12-28 2018-07-06 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시장치
KR102499175B1 (ko) * 2018-04-06 2023-02-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시장치

Also Published As

Publication number Publication date
US20210134840A1 (en) 2021-05-06
US11543709B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
US10923005B2 (en) Display panel and display apparatus
JP6774243B2 (ja) 表示装置の製造方法、及び表示装置
US9691314B2 (en) Display panel and display device including the same
US9536459B2 (en) Testing device and testing method for display panels
KR102508462B1 (ko) 표시 장치
KR101024535B1 (ko) 액정표시장치
US10595448B2 (en) Display apparatus and manufacturing method thereof
TWI405989B (zh) 液晶顯示裝置之自動驗證設備及方法
CN109471279B (zh) 阵列基板以及液晶显示面板
US10852571B2 (en) Display module and method of testing the same
KR20150037198A (ko) 표시패널 및 이를 갖는 표시장치
KR20090088577A (ko) 표시 기판 및 이를 구비한 표시 패널
CN109448617A (zh) 显示面板和显示装置
KR20170109676A (ko) 어레이 기판 및 액정 디스플레이 패널
US20070052896A1 (en) TFT array substrate for inspection and method for inspection using the same
KR101127960B1 (ko) 타일링 기술을 이용한 대화면 표시장치와 그 제조 방법
KR20210102524A (ko) 표시 장치
KR20210053376A (ko) 표시 기판, 표시 기판의 검사 방법, 및 표시 기판을 포함하는 표시 장치
US20230096055A1 (en) Organic light emitting diode display panel and manufacturing method thereof
KR102092070B1 (ko) 디스플레이 장치의 검사 방법
KR101152491B1 (ko) 액정표시소자
JP7478257B2 (ja) 表示装置
US20230240105A1 (en) Display device
KR20170009212A (ko) 영상표시패널 검사용 프로브 유닛
US20220128865A1 (en) Printed Circuit, Backlight Unit and Display Device

Legal Events

Date Code Title Description
A201 Request for examination