KR20210049827A - Cem 장치의 제조 방법 - Google Patents

Cem 장치의 제조 방법 Download PDF

Info

Publication number
KR20210049827A
KR20210049827A KR1020217006795A KR20217006795A KR20210049827A KR 20210049827 A KR20210049827 A KR 20210049827A KR 1020217006795 A KR1020217006795 A KR 1020217006795A KR 20217006795 A KR20217006795 A KR 20217006795A KR 20210049827 A KR20210049827 A KR 20210049827A
Authority
KR
South Korea
Prior art keywords
transition
metal
electronic material
layer
correlated electronic
Prior art date
Application number
KR1020217006795A
Other languages
English (en)
Inventor
드 아라우조 카를로스 알베르토 파즈
졸란타 보제나 셀린스카
루시안 쉬프렌
Original Assignee
서프 랩스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서프 랩스 인코퍼레이티드 filed Critical 서프 랩스 인코퍼레이티드
Publication of KR20210049827A publication Critical patent/KR20210049827A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H01L45/1641—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H01L45/141—
    • H01L45/146—
    • H01L45/1616—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

전도성 기판을 형성하는 단계 및 전도성 기판 상에 상관 전자 물질의 층을 형성하는 단계를 포함하는, 상관 전자 물질 장치의 제조 방법으로서,
상관 전자 물질 층의 형성은:
금속 부화 전이 또는 다른 금속 화합물의 층을 형성하는 단계; 및
상기 금속 부화 전이 또는 다른 금속 화합물의 층을 전이 또는 다른 금속 화합물 내에서 음이온 빈자리를 점유할 수 있는 전자 백-도네이팅 외부 리간드에 대한 기체상 전구체를 함유하는 분위기에서 아닐링하는 단계
를 포함하고,
아닐링은 전이 또는 다른 금속 화합물 내의 음이온 빈자리가 전자 백-도네이팅 외부 리간드에 의해 점유되는 것을 제공하며,
아닐링은 정해진 온도에서 정해진 시간 동안 수행되고, 이로써 전이 또는 다른 금속 양이온으로부터 음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션이 활성화된다.

Description

CEM 장치의 제조 방법
본 발명은 상관 전자 물질(correlated electron material, CEM) 장치의 제조를 위한 방법 및 이 방법에 의해 얻어진 CEM 장치에 관한 것이다.
전자 스위칭 장치(electronic switching device)는 컴퓨터, 디지털 카메라, 휴대 전화, 태블릿 장치, 개인 정보 단말기(PDA) 등과 같은 다양한 전자 장치 유형에서 발견되며, 메모리 및/또는 논리 장치로서 기능할 수 있다.
특정한 전자 스위칭 장치가 이러한 기능에 적합한지 여부를 고려할 때 설계자가 관심을 가지는 요소들은 물리적 크기, 저장 밀도, 작동 전압, 임피던스 범위 및/또는 전력 소비를 포함할 수 있다. 다른 관심 요소는 제조 비용, 제조 용이성, 확장성 및/또는 신뢰성을 포함할 수 있다.
더 낮은 전력 및/또는 더 빠른 속도를 나타낼 수 있는 메모리 및/또는 논리 장치에 대한 경향은 계속 증가하는 것으로 보인다. 상관 전자 물질을 포함하는 스위칭 장치는 저 전력 및/또는 고속을 나타낼 수 있을뿐만 아니라 일반적으로 신뢰성 있고 쉽고 저렴하게 제조되기 때문에 이러한 경향의 최전선에 있다.
본 발명은 개선된 CEM 장치 및 그 제조 방법을 설명한다. 특히, CEM 장치는 스위칭 장치일 수 있다. CEM 스위칭 장치는 메모리 컨트롤러, 메모리 어레이, 필터 회로, 데이터 컨버터, 광학 기기, 위상 고정 루프 회로, 마이크로파 및 밀리미터파 트랜시버 등과 같은 광범위한 전자 회로 유형과 함께 사용될 수 있는 메모리 및/또는 논리 장치에서 상관 전자 랜덤 액세스 메모리(CERAM)로서 적용될 수 있다.
CEM 스위칭 장치는 다른 스위칭 장치에 비해 빠른 도체-절연체 전이를 나타낼 수 있는데, 이는 스위칭이 상 변화 메모리 장치 및 저항 RAM 장치에서 각각 발견되는 고체 상태 구조적 상 변화나 필라멘트의 형성에 의해 일어나기 보다는 전자 상관성에 의해 야기되기 때문이다.
CEM 스위칭 장치의 빠른 도체-절연체 전이는 특히 상 변화 및 저항 RAM 장치에서 각각 발견되는 용융/고화 또는 필라멘트 형성과는 대조적으로 양자 기계적 현상에 반응할 수 있다. CEM 스위칭 장치에서 상대적으로 전도성인 상태와 상대적으로 절연성인 상태 사이(또는 제1 임피던스 상태와 제2 임피던스 상태 사이)의 양자 기계적 전이는 여러 방식으로 발생할 수 있다.
한 측면에서, 상대적으로 절연성/높은 임피던스 상태와 상대적으로 전도성/낮은 임피던스 상태 사이의 CEM의 양자 기계적 전이는 Mott 전이(Mott transition)의 관점에서 이해될 수 있다.
여기 사용된 대로, Mott 전이에 대한 언급은 전통적인 Mott 전이(이것은 문헌에서 순전히 쿨롱 방식인 것으로 설명됨)에 대한 언급뿐만 아니라 Mott-유사 전이(여기서는 쿨롱 상호작용이 일부 다른 전자 상호작용, 예컨대 쌍극자-코어 전하 상호작용에 의해 변형됨)에 대한 언급을 말한다. 따라서, Mott 절연체에 대한 언급은 산화니켈(II)과 같은 전하-전달(Mott) 절연체에 대한 언급을 포함하며, 여기서는 쿨롱 상호작용 또는 스크리닝이 산소 밴드와의 혼성화를 통한 전하 전달 복합체에 의해 변형된다.
Mott 전이에 따라서, Mott 전이 조건이 충족되면 재료는 상대적으로 절연성/높은 임피던스 상태에서 상대적으로 전도성/낮은 임피던스 상태로 전환할 수 있다. Mott 기준은 (nc)1/3 a
Figure pct00001
0.26으로 정의 될 수 있으며, 여기서 nc는 전자의 농도를 나타내고, "a"는 Bohr 반경을 나타낸다. 역치 캐리어 농도가 달성되어 Mott 기준이 충족되면 Mott 전이가 발생한다고 여겨진다. 발생한 Mott 전이에 반응하여 CEM 장치의 상태는 상대적으로 높은 저항/높은 커패시턴스 상태(예를 들어, 절연성/높은 임피던스 상태)에서 상대적으로 낮은 저항/낮은 커패시턴스 상태(예를 들어, 전도성/낮은 임피던스 상태)로 변화한다.
다른 측면에서, Mott 전이는 전자의 편재화에 의해 제어될 수 있다. 예를 들어 전자와 같은 캐리어가 편재화되면 캐리어 간의 강한 쿨롱 상호작용이 CEM의 밴드를 분할시켜 상대적으로 절연성(상대적으로 높은 임피던스) 상태를 가져온다고 여겨진다. 전자가 더 이상 편재화되지 않으면 약한 쿨롱 상호작용이 우세할 수 있고, 이것은 밴드 분할의 제거를 야기할 수 있으며, 결국 상대적으로 높은 임피던스 상태와 실질적으로 다른 금속 (전도성) 밴드(상대적으로 낮은 임피던스 상태)를 가져올 수 있다.
상대적으로 절연성/높은 임피던스 상태에서 상대적으로 전도성/낮은 임피던스 상태로의 전환은 저항의 변화에 더해 커패시턴스의 변화를 가져올 수 있다. 예를 들어, CEM 스위치는 가변 커패시턴스의 속성과 함께 가변 저항을 나타낼 수 있다. 다시 말해서, CEM 스위치의 임피던스 특성은 저항 및 용량 성분을 모두 포함할 수 있다. 예를 들어, 금속 상태에서 CEM 스위치는 제로에 접근할 수 있는 상대적으로 낮은 전기장을 포함할 수 있고, 따라서 마찬가지로 제로에 접근할 수 있는 실질적으로 낮은 커패시턴스를 나타낼 수 있다.
유사하게, 높은 밀도의 결합된 또는 상관된 전자에 의해 야기될 수 있는 상대적으로 절연성/높은 임피던스 상태에서 외부 전기장은 CEM을 관통할 수 있고, 따라서 CEM은, 적어도 부분적으로, CEM 내에 저장된 추가 전하에 기초하여 더 높은 커패시턴스를 나타낼 수 있다. 따라서, 예를 들어, CEM 스위치에서 상대적으로 절연성/높은 임피던스 상태에서 상대적으로 전도성/낮은 임피던스 상태로의 전이는 저항과 커패시턴스 모두에 변화를 가져올 수 있다.
CEM으로부터 형성된 스위칭 장치는 이 장치를 포함하는 CEM의 부피 대부분에서 Mott-전이에 반응하여 임피던스 상태의 전환을 나타낼 수 있다. CEM은 특히 "벌크 스위치"를 형성할 수 있다. 여기 사용된 대로, 용어 "벌크 스위치"는, 예컨대 Mott-전이에 대한 응답으로, 적어도 CEM의 대부분의 부피가 장치의 임피던스 상태를 전환시키는 것을 말한다. 예를 들어, 장치의 실질적으로 모든 CEM은 Mott-전이에 반응하여 상대적으로 절연성/높은 임피던스 상태에서 상대적으로 전도성/낮은 임피던스 상태로 또는 상대적으로 전도성/낮은 임피던스 상태에서 상대적으로 절연성/높은 임피던스 상태로 전환할 수 있습니다.
도 1b에 도시된 하나의 배열에서, CEM 스위칭 장치는 전도성 기판과 전도성 오버레이 사이에 샌드위치된 상관 전자 물질의 층(CEM 층)을 포함할 수 있다. 이 배열에서, CEM 스위칭 장치는 메모리 저장 요소로서 작용할 수 있다. 다른 배열에서, CEM 스위칭 장치는 전도성 기판 상에 제공된 CEM 층 또는 전도성 오버레이가 제공된 CEM 층을 포함할 수 있다. 이들 다른 배열에서, 장치는 장치를 가로지른 전류의 흐름을 제공하는 소스 및 드레인 영역을 포함한다.
이제 도 1a를 보면, CEM 스위칭 장치의 전류 밀도 대 전압 프로파일(100)이 도시되며, 이것은 스위칭 거동을 예시한다. 예를 들어 "쓰기 작동" 동안, CEM 장치의 단자에 인가된 전압에 적어도 부분적으로 기초하여, CEM 장치는 상대적으로 고-임피던스 상태 또는 상대적으로 저-임피던스 상태에 놓일 수 있다. 예를 들어, 전압 V set 및 전류 밀도 J set의 적용은 CEM 스위칭 장치를 상대적으로 저-임피던스 메모리 상태로 전이시킬 수 있다. 반대로, 전압 V reset 및 전류 밀도 J reset의 적용은 CEM 장치를 상대적으로 고-임피던스 메모리 상태로 전이시킬 수 있다.
도 1a에 도시된 대로, 기준 지정자(110)는 V set 과 V reset 을 분리할 수 있는 전압 범위를 예시한다. CEM 스위칭 장치를 고-임피던스 상태 또는 저-임피던스 상태에 배치한 후, CEM 스위칭 장치의 특정 상태는 전압 V read 의 적용(예를 들어, 읽기 작동 동안) 및 CEM 스위칭 장치의 단자에서 전류 또는 전류 밀도의 검출(예를 들어, 판독창(102) 사용)에 의해 검출될 수 있다.
도 1a에 따르면, 충분한 바이어스가 적용되고(예를 들어, 밴드 분할 전위를 초과) 전술된 Mott 조건이 충족되면(예를 들어, 주입된 전자 정공이 스위칭 영역의 전자 집단과 비슷한 집단), CEM 스위칭 장치는, 예를 들어 Mott 전이에 반응하여, 상대적으로 저-임피던스 상태에서 상대적으로 고-임피던스 상태로 전환할 수 있다. 이것은 도 1a의 전압 대 전류 밀도 프로파일의 포인트(108)에 상응할 수 있다. 이 포인트에서 또는 적절하게 근처에서, 전자는 더 이상 스크리닝되지 않고 금속 이온 근처에 편재된다. 이 상관성은 상대적으로 고-임피던스 물질을 형성하기 위해 밴드를 분할시킬 수 있는 강력한 전자-대-전자 상호작용 전위를 가져올 수 있다.
CEM 스위칭 장치가 상대적으로 고-임피던스 상태를 포함하면 전자 정공의 수송에 의해 전류가 생성될 수 있다. 결과적으로 역치 전압이 CEM 장치의 단자를 가로질러 적용되면 전자가 금속-절연체-금속(MIM) 장치의 전위 장벽을 거쳐서 금속-절연체-금속(MIM) 다이오드에 주입될 수 있다. 특정 장치에서, CEM 장치의 단자를 가로질러 인가된 역치 전위에서 전자의 역치 전류의 주입은 "설정" 작동을 수행할 수 있고, 이것은 CEM 장치를 저-임피던스 상태에 배치한다. 저-임피던스 상태에서 전자의 증가는 유입 전자를 스크리닝하며 전자의 편재화를 제거할 수 있고, 이것은 밴드-분할 전위를 붕괴시켜 저-임피던스 상태를 야기할 수 있다.
CEM 스위칭 장치에서 전류는 외부 적용된 "컴플라이언스" 조건에 의해 제어될 수 있고, 이것은 인가된 외부 전류에 적어도 부분적으로 기초하여 결정될 수 있으며, 이것은 예를 들어 CEM 장치를 상대적으로 고-임피던스 상태에 배치하기 위해 쓰기 작동 동안 제한될 수 있다. 이 외부 적용된 컴플라이언스 전류는, 일부 장치에서는, CEM 장치를 상대적으로 고-임피던스 상태에 배치하기 위한 후속 재설정 작동을 위해 전류 밀도의 조건을 설정할 수도 있다. 도 1a의 특정 장치에 도시된 대로, CEM 스위칭 장치를 상대적으로 저-임피던스 상태에 배치하기 위해 포인트(116)에서 쓰기 작동 동안 인가된 전류 밀도 J comp 는 후속 쓰기 작동에서 CEM 장치를 고-임피던스 상태에 배치하기 위한 컴플라이언스 조건을 결정할 수 있다. 도 1a에 도시된 대로, CEM 장치는 이어서 J comp 가 외부 적용되는 포인트(108)에서 전압 V reset 에서 전류 밀도 J reset ≥ J comp 의 적용에 의해 고-임피던스 상태에 배치될 수 있다.
컴플라이언스는 특히 CEM 스위칭 장치에서 Mott 전이를 위해 정공에 의해 "포착"될 수 있는 전자의 수를 설정할 수 있다. 다시 말해서, CEM 장치를 상대적으로 저-임피던스 메모리 상태에 배치하기 위해 쓰기 작동에 인가된 전류는 CEM 스위칭 장치의 상대적으로 고-임피던스 메모리 상태로의 후속 전이를 위해 CEM 장치에 주입되어야 하는 정공의 수를 결정할 수 있다.
상기 지적된 대로, 재설정 조건은 포인트(108)에서 Mott 전이에 대한 응답으로 발생할 수 있다. 이러한 Mott 전이는 CEM 스위칭 장치에서 전자의 농도 n이 전자 정공의 농도 p와 대략 같거나 적어도 비슷하게 되는 조건을 가져올 수 있다. 이 조건은 다음과 같이 식 (1)에 따라서 모델링될 수 있다:
Figure pct00002
상기 식에서, λ TF 는 Thomas Fermi 스크리닝 길이에 해당하고, C는 상수이다.
도 1a에 도시된 전압 대 전류 밀도 프로파일의 영역(104)에서 전류 또는 전류 밀도는 CEM 스위칭 장치의 단자를 가로질러 인가된 전압 신호로부터 정공의 주입에 대해 응답하여 존재할 수 있다. 여기서, 정공의 주입은 역치 전압 V MI 이 CEM 장치의 단자를 가로질러 인가됨에 따라 전류 I MI 에서 저-임피던스 상태에서 고-임피던스 상태로의 전이를 위한 Mott 전이 기준을 충족할 수 있다. 이것은 다음과 같이 식 (2)에 따라서 모델링 될 수 있다:
Figure pct00003
상기 식에서, Q(V MI )는 주입된 전하(정공 또는 전자)에 해당하며 인가된 전압의 함수이다. Mott 전이를 가능하게 하는 전자 및/또는 정공의 주입은 역치 전압 V MI 및 역치 전류 I MI 에 대한 응답으로 밴드 사이에서 발생할 수 있다. 식 (1)에 따라서 식 (2)에서 I MI 에 의해 주입된 정공에 의한 Mott 전이를 야기하기 위해 전자 농도 n을 전하 농도와 같게 함으로써, Thomas Fermi 스크리닝 길이 λ TF 에 대한 이러한 역치 전압 V MI 의 의존성이 다음과 같이 식 (3)에 따라서 모델링될 수 있다:
Figure pct00004
상기 식에서, A CEM 은 CEM 스위칭 장치의 단면적이고; J reset (V MI )는 역치 전압 V MI 에서 CEM 스위칭 장치에 인가되는 CEM 스위칭 장치를 통한 전류 밀도를 나타낼 수 있으며, 이것은 CEM 스위칭 장치를 상대적으로 고-임피던스 상태에 배치할 수 있다.
도 1b는 전도성 기판과 전도성 오버레이 사이에 샌드위치된 CEM 층을 포함하는 CEM 스위칭 장치를 도시하고, 도 1c는 이 스위칭 장치에 대한 등가 회로의 개략도를 도시한다.
앞서 언급된 대로, CEM 스위칭 장치는 가변 저항과 가변 커패시턴스의 특성을 모두 나타낼 수 있다. 다시 말해서, CEM 스위칭 장치는 임피던스가 장치 단자를 가로질러 측정되는 경우 장치의 저항 및 커패시턴스 특성에 적어도 부분적으로 의존하는 가변 임피던스 장치로 간주될 수 있다. 가변 임피던스 장치를 위한 등가 회로는 가변 커패시터와 병렬로 가변 레지스터, 예컨대 가변 레지스터를 포함할 수 있다. 물론 가변 레지스터 및 가변 커패시터는 별개의 구성요소를 포함하는 것으로서 도 1c에 묘사되지만, 도시된 것과 같은 가변 임피던스 장치는 실질적으로 상동의 CEM을 포함할 수 있다.
상관 전자 스위치 진리표
저항 커패시턴스 임피던스
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)~0 Zlow(Vapplied)
표 1은 도 1a의 장치와 같은 예시적인 가변 임피던스 장치에 대한 예시적인 진리표를 나타낸다. 표 1은 도시된 것과 같은 가변 임피던스 장치의 저항이 CEM 스위칭 장치를 가로질러 인가된 전압에 적어도 부분적으로 의존하는 함수로서 저-임피던스 상태와 실질적으로 상이한 고-임피던스 상태 사이에서 전이할 수 있음을 보여준다. 저-임피던스 상태에서 나타난 임피던스는, 예를 들어 고-임피던스 상태에서 나타난 임피던스보다 약 10.0-100,000.0배 더 낮을 수 있다. 그러나, 저-임피던스 상태에서 나타난 임피던스는 고-임피던스 상태에서 나타난 임피던스보다 약 5.0 내지 10.0배 더 낮을 수 있다. 또한, 표 1은 도시된 장치와 같은 가변 임피던스 장치의 커패시턴스가, 예를 들어 대략 0 또는 매우 적은 커패시턴스를 포함할 수 있는 낮은 커패시턴스 상태와 적어도 부분적으로 CEM 스위칭 장치를 가로질러 인가된 전압의 함수인 높은 커패시턴스 상태 사이에서 전이할 수 있음을 보여준다.
CEM 스위칭 장치는, 예를 들어 Mott 전이 기준을 만족시키기에 충분한 양의 전자의 주입을 통해서, 예컨대 상대적으로 고 임피던스 상태로부터의 전이에 의해, 상대적으로 저-임피던스 메모리 상태에 배치 될 수 있다. CEM 스위칭 장치를 상대적으로 저-임피던스 상태로 전이할 때, 충분한 전자가 주입되고 CEM 장치의 단자를 가로지른 전위가 역치 전환 전위(예를 들어, V set )를 극복하면, 주입된 전자는 스크리닝을 시작할 수 있다. 앞서 언급된 대로, 스크리닝은 이중 점유 전자를 비편재화하여 밴드-분할 전위를 붕괴시킴으로써 상대적으로 저-임피던스 상태를 가져오도록 작동할 수 있습니다.
특정 구체예에서, CEM 장치의 임피던스 상태의 변화, 예컨대 저-임피던스 상태와 실질적으로 상이한 고-임피던스 상태 사이의 변화는 상관 전자 물질 내에서 "전자 백-도네이션"에 의해 야기될 수 있다.
전자 백-도네이션은 상관 전자 물질 내의 전이금속 또는 다른 금속이 인가된 전압의 영향하에 전기 전도에 유리한 이온화 상태를 유지하도록 허용할 수 있다.
전자 백-도네이션은 상관 전자 물질의 전이금속 또는 다른 금속에 대한 전자 백-도네이팅 외부 리간드를 제공하는 도판트의 사용에 반응하여 상관 전자 물질 내에서 일어날 수 있다.
외부 리간드는 그것이 전이금속 또는 다른 금속에 전자를 공여할 때 전이금속 또는 다른 금속으로부터 전자를 수용할 수 있다는 의미에서 "전자 백-도네이팅 리간드"인 것으로 이해될 수 있음을 주목한다.
전자 백-도네이팅 외부 리간드는 특히 상관 전자 물질이 전자가 제어 가능한 방식으로 가역적으로 상관 전자 물질을 포함하는 장치나 회로의 작동 동안 상관 전자 물질의 전도 밴드에 "공여"되는 특성을 나타내도록 허용할 수 있다.
이 백-도네이션은 역전됨으로써 상관 전자 물질이 장치 작동 동안 실질적으로 상이한 임피던스 특성, 예컨대 고-임피던스 특성을 나타내는 상태로 전환하도록 허용할 수 있다.
전자 백-도네이팅 물질은 전자의 도네이션을 제어하기 위한 인가된 전압의 영향, 및 상관 전자 물질의 전도 밴드를 오가는 전자 도네이션의 역전에 적어도 부분적으로 기초하여, 제1 임피던스 상태에서 실질적으로 상이한 제2 임피던스 상태로(예를 들어, 상대적으로 저-임피던스 상태에서 상대적으로 고-임피던스 상태로, 또는 반대로) 전환하는 것과 같은, 임피던스 전환 특성을 나타내는 상관 전자 물질을 말하는 것으로 이해될 수 있다.
일부 구체예에서, 백-도네이션 방식으로, 전이금속, 전이금속 화합물 또는 전이금속 산화물을 포함하는 상관 전자 물질 스위치는 니켈과 같은 전이금속이 2+의 산화 상태(예를 들어, NiO:CO와 같은 물질에서 Ni2+)에 배치된 경우 저-임피던스 속성을 나타낼 수 있다. 반대로, 니켈과 같은 전이금속이 1+ 또는 3+의 산화 상태(예를 들어, NiO:CO와 같은 물질에서 Ni+ 또는 Ni3+)에 배치된 경우에는 전자 백-도네이션이 역전될 수 있다.
따라서, 상관 전자 물질 장치의 작동 동안, 백-도네이션은 "불균형"(dis-proportionation)을 가져올 수 있고, 이것은 실질적으로 아래 식 (4)에 따라서 실질적으로 동시적인 산화 및 환원 반응을 포함할 수 있다:
Figure pct00005
이 경우, 이러한 불균형은 식 (4)에 나타낸 대로 Ni1+ + Ni3+인 니켈 이온의 형성을 말하며, 이것은 예를 들어 CEM 장치의 작동 동안 상대적으로 고-임피던스 상태를 가져올 수 있다. 한 구체예에서, 카보닐(CO)과 같은 탄소-함유 리간드 또는 니트로실(NO)과 같은 질소-함유 리간드와 같은 도판트는 상관 전자 물질 장치의 작동 동안 전자의 공유를 허용할 수 있고, 이로써 식 (4)의 불균형 반응, 및 실질적으로 아래 식 (5)에 따른 그것의 역전된 반응을 야기할 수 있다.:
Figure pct00006
앞서 언급된 대로, 식 (5)에 나타낸 불균형 반응의 역전은 니켈-기반 CEM이 상대적으로 저-임피던스 상태로 복귀하도록 허용한다.
특정 구체예에서, 상관 전자 물질은 장치에 "본-온"(born on)된 것일 수 있다. 다시 말해서, 제1 형성된 장치의 상관 전자 물질은 상대적으로 저-임피던스(상대적으로 전도성) 상태인 제1 임피던스 상태를 가진 전자 백-도네이팅 물질이다.
이제 놀랍게도 전자 백-도네이팅 외부 리간드를 함유하는 상관 전자 물질 층을 형성하는 것이 반드시 전자 백-도네이팅 물질, 및 특히 "본 온"된 상관 전자 물질 층을 가져오는 것은 아니라는 것이 판명되었다.
상관 전자 물질 층은 전자 백-도네이팅 외부 리간드를 함유할 수 있지만, 금속에서 리간드로의 전자 백-도네이션은 그 형성 조건이 전자 백-도네이션을 "활성화"하기에 충분하지 않기 때문에 부분적이거나 심지어 존재하지 않을 수도 있다.
따라서, 상관 전자 물질 층 내의 전자 백-도네이션의 정도가 제어될 수 있으며, 상관 전자 물질 장치의 성능 품질(예컨대 Vreset)에 차이를 제공하는 정도까지 제어될 수 있다.
그러나, 장치의 성능 품질에 대한 제어는 다른 요인들, 특히 상관 전자 물질 층에서 전자 백-도네이팅 외부 리간드에 의한 도핑량에도 의존할 수 있음을 주지한다.
따라서, 본 발명은 상관 전자 물질 장치의 제조 방법을 제공하며, 이 방법은
전도성 기판을 형성하는 단계 및 전도성 기판 상에 상관 전자 물질의 층을 형성하는 단계를 포함하고, 상관 전자 물질 층의 형성은
금속 부화 전이 또는 다른 금속 화합물의 층을 형성하는 단계; 및
상기 금속 부화 전이 또는 다른 금속 화합물의 층을 전이 또는 다른 금속 화합물 내에서 음이온 빈자리를 점유할 수 있는 전자 백-도네이팅 외부 리간드에 대한 기체상 전구체를 함유하는 분위기에서 아닐링하는 단계
를 포함하며,
아닐링은 전이 또는 다른 금속 화합물 내의 음이온 빈자리가 전자 백-도네이팅 외부 리간드에 의해 점유되는 것을 제공하고,
아닐링은 정해진 온도에서 정해진 시간 동안 수행되며, 이로써 전이 또는 다른 금속 양이온으로부터 음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션을 활성화한다.
"전이 또는 다른 금속 화합물"은 전이금속 또는 임의의 다른 금속과 또 다른 원소 또는 원소들(예컨대 산소, 황, 셀레늄, 텔루륨 등)과의 화학적 화합물을 ㅁ말하는 것으로 이해될 수 있다.
화학적 화합물은 금속 양이온과 음이온 간의 이온 결합을 포함하는 결정 구조를 가진 것으로서 가장 잘 설명될 수 있다(결합의 성질은 엄격하게 이온이 아닐 수 있음).
"금속 부화" 전이 또는 다른 금속 화합물은 격자 구조에 음이온 빈자리 및/또는 격자 구조에 또는 격자 구조의 틈새에 위치된 금속 원자들의 집단을 포함하는 전이 또는 다른 금속 화합물을 말하는 것으로 이해될 수 있다.
"외부 리간드"(또는 도판트)는 일반적으로 전이 또는 다른 금속 화합물의 금속 양이온과 음이온의 격자 구조의 일부를 형성하지 않는 리간드를 말하는 것으로 이해될 수 있다.
"음이온 빈자리"는 전이 또는 다른 금속 화합물의 금속 양이온과 음이온의 격자 구조에 있는 빈자리를 말하는 것으로 이해될 수 있다. 또한, 음이온 빈자리는 전이 또는 다른 금속 화합물의 금속 이온의 배위 구체 내에 있는 것으로 이해될 수 있다.
금속 부화 전이 또는 다른 금속 화합물의 층의 형성은 금속 부화 비-화학양론적 전이 또는 다른 금속 화합물의 층을 직접 형성하는 단계를 포함할 수 있다.
대안으로, 금속 부화 전이 또는 다른 금속 화합물 층의 형성은 금속 부화 비-화학양론적 전이 또는 다른 금속 화합물의 층을 형성하도록 화학량론적 전이 또는 다른 금속 화합물의 층을 형성하고 그것을 처리하는(예를 들어, 고온 가열에 의해) 단계를 포함할 수 있다.
구체예들에서, 금속 부화 전이 또는 다른 금속 화합물은 일반식 MxO1-x 또는 M1+xO2를 갖는 비-화학양론적 금속 산화물이며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후(post-transition) 금속이다. 이들 구체예에서, 음이온은 산소 음이온(O2-)이고, 음이온 빈자리는 산소 음이온(O2-) 빈자리이다.
다른 구체예들에서, 금속 부화 전이 또는 다른 금속 화합물은 일반식 MxE1-x 또는 M1+xE2를 갖는 비-화학양론적 금속 칼코게나이드이며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속이고, E는 황(S), 셀레늄(Se), 텔루륨(Te) 및 폴로늄(Po) 중 하나 이상이다. 이들 구체예에서, 음이온은 칼코게나이드 음이온(예를 들어, S2-, Se2- 또는 Te2-)이고, 음이온 빈자리는 칼코게나이드 음이온(예를 들어, S2-, Se2- 또는 Te2-) 빈자리이다.
그러나, 금속 부화 전이 또는 다른 금속 화합물은 금속이 +3 이상의 공칭 산화 상태를 가진 비-화학양론적 금속 산화물 또는 칼코게나이드를 포함할 수 있음을 주지한다.
알칼리 토금속은 마그네슘, 칼슘, 스트론튬 또는 바륨 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다. 란탄족은 란타늄, 세륨, 프라세오디뮴, 네오디뮴, 프로메튬, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 에르븀 또는 이테르븀 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다.
전이금속은 스칸듐, 티타늄, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 이트륨, 지르코늄, 니오븀, 몰리브덴, 테크네튬, 루테늄, 로듐, 팔라듐, 은, 카드뮴, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐, 백금, 금 및 수은 또는 이들의 혼합물로 구성되는 금속들의 군에서 선택될 수 있다.
특정 구체예에서, 전이금속은 바나듐, 크롬, 망간, 철, 코발트, 니켈, 니오븀, 몰리브덴, 테크네튬, 루테늄, 로듐, 팔라듐, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐 및 백금 및 이들의 혼합물로 구성되는 금속들의 군에서 선택된다. 이들 전이금속은 다른 전이금속보다 더 전기음성이며, 결과적으로 더 많은 전자를 외부 리간드에 백-도네이트할 수 있다.
전이후 금속은 알루미늄, 갈륨, 인듐, 탈륨, 주석, 납, 및 비스무스 및 이들의 혼합물로 구성되는 금속들의 군으로부터 선택될 수 있다.
한 구체예에서, 금속 부화 전이 또는 다른 금속 화합물은 산화니켈(II)(NiO) 또는 산화하프늄(IV)(HfO2)이다. 다른 구체예에서, 금속 부화 전이금속 또는 다른 화합물은 셀레늄화 황화니켈(II)(NiSSe)이다. 추가의 구체예에서, 금속 부화 전이금속 또는 다른 화합물은 텔루륨화 비스무스(III)(Bi2Te3)이다.
상관 전자 물질 층의 형성은 전자 백-도네이팅 외부 리간드의 양을 이미 함유하지 않는 금속 부화 전이 또는 다른 금속 화합물의 층을 아닐링하는 단계를 포함할 수 있다.
따라서, 일부 구체예에서, 금속 부화 전이 또는 다른 금속 산화물 층의 형성은 산소와 같은 기체상 산화제의 비-화학양론적 양을 사용한 전이 또는 다른 금속의 반응성 스퍼터링 단계를 포함할 수 있다.
다른 구체예에서, 금속 부화 전이 또는 다른 금속 산화물 층의 형성은 금속 부화 전이 또는 다른 금속 산화물을 형성하도록 전이 또는 다른 금속 산화물을 스퍼터링하고 전이 또는 다른 금속 산화물을 가열하는 단계를 포함할 수 있다.
상관 전자 물질 층의 형성은 전자 백-도네이팅 외부 리간드의 양을 이미 함유하는 금속 부화 전이 또는 다른 금속 화합물의 층을 아닐링하는 단계를 포함할 수 있다.
따라서, 일부 구체예에서, 반응성 스퍼터링은 전자 백-도네이팅 외부 리간드에 대한 기체상 전구체의 존재하에 수행될 수 있다.
다른 구체예에서, 금속 부화 전이금속 또는 다른 화합물 층의 형성은 유기금속 전구체와 비-화학량론적 양의 기체상 산화제, 예컨대 산소로부터 전이 또는 다른 금속 산화물의 원자층 증착(ALD) 단계를 포함할 수 있다.
이들 구체예에서, 원자층 증착은 (반드시 필요하지는 않지만) 전자 백-도네이팅 외부 리간드(예컨대 카보닐)의 양을 포함하는 금속 부화 전이 또는 다른 금속 산화물의 층을 제공할 수 있다.
원자층 증착은 아래 식 (6)에 따라서 별도의 전구체 분자 AX 및 BY를 이용하여 전이금속 또는 다른 화합물의 층을 형성할 수 있다:
Figure pct00007
상기 식에서, 식 (6)의 "A"는 전이금속에 해당하고, "AB"는 전이금속 산화물과 같은 전이금속 화합물에 해당한다.
이들 구체예에서, 식 (6)의 "X"는 리간드, 예컨대 유기 리간드, 예를 들어 아미디네이트(AMD), 시클로펜타디에닐(Cp), 디(에틸시클로펜타디에닐)((EtCp)2), 비스(2,2,6,6-테트라메틸헵탄-3,5-디오네이토)((thd)2), 아세틸아세토네이트(acac), 비스(메틸시클로펜타디에닐)((MeCp)2), 디메틸글리옥시메이트(dmg)2, (apo)2(여기서 apo = 2-아미노-펜트-2-엔-4-오네이토), (dmamb)2(여기서 dmamb = 1-디메틸아미노-2-메틸-2-부타놀레이트), (dmamp)2(여기서 dmamp = 1-디메틸아미노-2-메틸-2-프로파놀레이트) 및 비스(펜타메틸시클로펜타디에닐)(C5(CH3)5)2 중 하나 이상을 포함할 수 있다.
따라서, 적합한 전구체 분자 AX는 이들 리간드 중 하나 이상을 단독으로 또는 다른 리간드와 함께 조합하여 갖는 전이금속의 유기금속 화합물을 포함한다.
따라서, 일부 구체예에서, 니켈-기반 전구체 AX(NiX)는, 예를 들어 니켈아미디네이트(Ni(AMD)), 비스(시클로펜타디에닐)니켈 (Ni(Cp)2), 니켈아세토아세토네이트(Ni(acac)2), 니켈디메틸글리옥시메이트(Ni(dmg)2), 비스(에틸시클로펜타디에닐)니켈(Ni(EtCp)2), 비스(메틸시클로펜타디에닐)니켈(Ni(CH3C5H4)2), 니켈 2-아미노-펜트-2-엔-4-아네이트(Ni(apo)2), Ni(dmamb)2(여기서 dmamb = 1-디메틸아미노-2-메틸-2-부타놀레이트), Ni(dmamp)2(여기서 dmamp = 1-디메틸아미노-2-메틸-2-프로파놀레이트) 또는 비스(펜타메틸시클로펜타디에닐)니켈(Ni(C5(CH3)5)2)을 포함할 수 있다.
식 (6)에서 전구체 "BY"는 물(H2O), 산소(O2), 오존(O3), 산화질소(NO), 아산화질소(N2O), 과산화수소(H2O2) 또는 플라즈마-형성된 산소 라디칼(O.)과 같은 기체상 산화제를 포함할 수 있다.
구체예들에서, 원자층 증착은 유기금속 전구체와 기체상 산화제, 예컨대 산소를 이용할 수 있으며, 이때 공정 조건은 전기 또는 다른 금속 산화물의 층이 전이 또는 다른 금속 산화물의 격자 구조에 산소 음이온(O2-) 빈자리와 함께 형성되도록 제어된다(예를 들어, 질량 흐름 컨트롤러에 의해).
이들 구체예에서, 산화제의 부분 압력은 일반적으로 화학양론적 전이 또는 다른 금속 산화물의 형성에 필요한 것보다 낮을 수 있고, 그 결과 격자 구조의 틈새에 금속 원자가 존재할 수 있다.
틈새 금속 원자는 아닐링 동안 전이 또는 다른 금속 산화물의 격자 구조에 포함될 수 있음을 주지한다.
추가로, 원자층 증착은 금속 부화 전이 또는 다른 금속 산화물의 층이 전자 백-도네이팅 외부 리간드(예컨대 카보닐)의 양을 포함하도록 전술된 리간드 "X"가 산화되거나 치환되는 것을 제공할 수 있음을 주지한다.
그러나, 원자층 증착은 반응물 전구체로서 전이 또는 다른 금속 카보닐을 사용할 수 있다. 적합한 전이금속 카보닐은, 예를 들어 니켈 테트라카보닐(Ni(CO4)), 철 펜타카보닐(Fe(CO)5), 디코발트 옥타카보닐(Co2(CO)8), 트리루테늄 도데카카보닐(Ru3(CO)12), 테트라로듐 도데카카보닐(Rh4(CO)12), 트리오스뮴 도데카카보닐(Os3CO12), 테트라이리듐 도데카카보닐(Ir4(CO)12)을 포함한다.
이 경우, 아닐링은 전자 백-도네이팅 외부 리간드의 추가의 양을 도입할 수 있고 및/또는 전이 또는 다른 금속 화합물의 격자 구조에서 금속 반대-이온 빈자리를 점유하도록 전자 백-도네이팅 외부 리간드를 재분포시킬 수 있다.
금속 부화 전이 또는 다른 금속 화합물 층의 형성은 임의의 적합한 화학증착, 또는 물리증착뿐만 아니라 스핀증착을 이용할 수 있음을 주지한다. 화학증착 또는 물리증착은, 예를 들어 추후 처리 또는 빠른 열 순환에 의해 증진될 수 있다.
이 방법은 금속 부화 전이 또는 다른 금속 산화물의 층을 형성하는 단계를 포함할 수 있으며, 여기서 전이 또는 다른 금속 산화물은 본질적으로 "p-타입"이다.
"p-타입" 전이 또는 다른 금속 산화물은 Fermi 에너지 레벨이 전이 또는 다른 금속 산화물에서 하부 Hubbard 밴드(또는 가장 높은 점유 분자 궤도)에 가까이 그리고 그 위에 있는 것이다.
p-타입 전이 또는 다른 금속 산화물에서, 금속 양이온에서 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션의 활성화는 Fermi 에너지 레벨을 하부 Hubbard 밴드(또는 가장 높은 분자 궤도)로 밀어낼 수 있으며, 상대적으로 저-임피던스 상태에서 작동되었을 때 "본 온"된 더 높은 전기 전도도를 가진 상관 전자 물질을 가져올 수 있다.
따라서, 특정 구체예에서, 전자 백-도네이션을 제공하는 외부 리간드의 증가된 비율은 상관 전자 물질이 "본 온"되는 것을 보장할 수 있고, 상관 전자 물질의 증가된 전기 전도도를 가능하게 할 수 있다.
따라서, 이 방법은 상관 전자 물질 층에서 전자 백-도네이션의 정도를 제어함으로써 상대적으로 저-임피던스 상태에서 작동된 상관 전자 물질의 전기 전도도를 조정하거나 맞춤화할 수 있는 능력을 제공한다.
특정 구체예에서, 상관 전자 물질 장치에서 전자 백-도네이션에 의해 연관되는(engaged) 전자 백-도네이팅 외부 리간드의 비율의 변화가 도 1a의 영역(104)의 특성에서 관찰될 수 있다.
전자 백-도네이션에 의해 연관되는 전자 백-도네이팅 외부 리간드의 비율 증가는 영역(104)의 더 가파른(예를 들어, 더 양의 값의) 기울기를 가져오며, 이것은 더 높은 전도도를 나타낼 수 있다.
상관 전자 물질에 사용될 수 있는 전자 백-도네이션은 전자 백-도네이팅 외부 리간드의 활성화뿐만 아니라 금속 부화 전이 또는 다른 금속 화합물 층이 먼저 형성된 경우 그 안의 음이온 빈자리의 수에 의해 제어될 수 있다.
물론 전자 백-도네이팅 리간드가 아닐링되거나 아닐링되었을 때 그것에 의해 점유되는 음이온 빈자리의 수는 상관 전자 물질 내에서 전자 백-도네이션을 제어하기 위한 역할을 할 수도 있다.
전자 백-도네이팅 외부 리간드는 특히 분광화학 계열의 리간드의 π-수용체로 구성되는 리간드들의 군에서 선택될 수 있다.
특정 구체예에서, 전자 백-도네이팅 외부 리간드는 카보닐(CO), 니트로실(NO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10-아릴이다), 알켄(예를 들어 에텐), 알킨(예를 들어 에틴) 또는 포스핀, 예컨대 트리알킬포스핀 또는 트리아릴포스핀(R3P, 여기서 R은 H, C1-C6-알킬 또는 C6-C10-아릴이다), 예를 들어 트리에틸포스핀(PEt3)이다.
이들 리간드 중 적어도 일부에 대한 기체상 전구체는 일산화탄소(CO), 산화질소(NO), 에텐, 에틴 또는 이소시아나이드, 예를 들어 에틸 이소시아나이드 및 포스핀, 예를 들어 트리에틸 포스핀을 포함한다.
이 방법은 상관 전자 물 층 상에 또는 위에 전도성 오버레이를 형성하는 단계를 더 포함할 수 있다. 전도성 오버레이는 아닐링 전 또는 아닐링 후에 형성될 수 있다.
이 방법은 아닐링 후에 상관 전자 물질 층과 전도성 기판 층을 에칭하는 단계를 더 포함할 수 있다. 대안으로, 이 방법은 전도성 오버레이, 상관 전자 물질 및 전도성 기판을 에칭하는 단계를 더 포함할 수 있다.
아닐링의 정해진 온도 및 정해진 시간은 상관 전자 물질 층이 에칭되는지 여부 및/또는 전도성 오버레이의 존재 여부에 따라 변할 수 있다.
구체예들에서, 아닐링을 위한 정해진 온도는 금속 부화 전이 또는 다른 금속 층의 층을 형성하기 위해 이용된 온도보다 높다.
그러나, 이 방법은 금속 부화 전이 또는 다른 금속 화합물의 층을 형성하고 그 층이 형성되는 동안 또는 형성되는 즉시 아닐링하는 것을 포함다.
이 경우, 금속 부화 전이 또는 다른 금속 화합물 층의 형성은 정해진 온도에서 정해진 시간 동안 수행될 수 있다.
임의의 경우, 정해진 온도는 300℃ 내지 600℃, 특히 350℃ 내지 500℃, 예를 들어 350℃ 내지 450℃일 수 있다.
특정 구체예에서, 화학증착(예를 들어, 원자층 증착) 또는 물리증착(예를 들어, 반응성 스퍼터링)의 온도는 300℃ 미만, 및 특히 250℃ 미만, 예를 들어 200℃ 미만이다.
구체예들에서, 아닐링은 30초 내지 60분, 바람직하게 5분 내지 40분, 및 가장 바람직하게 10분 내지 30분의 정해진 기간을 통해서 수행된다.
이 방법은 기체상 전구체의 부분 압력에 의해 특별히 제한되지 않음을 주지한다. 아닐링 동안 기체상 전구체의 부분 압력은, 예를 들어 0.5 MPa 내지 1.5MPa에서 변할 수 있다.
그러나, 금속 부화 전이 또는 다른 금속 산화물의 층이 일산화탄소의 존재하에 아닐링되는 일부 구체예에서, 산소에 의한 일산화탄소의 산화를 최소화하기 위해 이산화탄소의 양압이 사용될 수 있다.
상관 전자 물질에서 최적의 전자 백-도네이션은 아닐링의 온도 범위 및 시간 범위에 걸쳐서 상관 전자 물질의 Fourier 변환 적외선(FT-IR) 스펙트럼의 피크 면적을 모니터링함으로써 결정될 수 있다.
대안으로, 상관 전자 물질에서 최적의 전자 백-도네이션은 아닐링의 온도 범위 및 시간 범위에 걸쳐서 상관 전자 물질의 X-선 광전자(XPS) 스펙트럼의 C2s 영역의 피크 면적을 모니터링함으로써 결정될 수 있다.
어느 경우에든 금속 원자와 리간드 원자, 예컨대 탄소 사이의 이중 결합, 즉 >M=C<와 관련된 최대 시그니처 피크 면적의 발생은 이 방법에 대한 정해진 온도, 및 정해진 시간을 제공하기 위해 사용될 수 있다.
상관 전자 물질 층에서 최적의 전자 백-도네이션은 상관 전자 물질 층에서 전자 백-도네이팅 외부 리간드의 양을 특정하는 %원자 농도(예를 들어, 탄소, 질소 또는 인의 %원자)의 적어도 50%, 특히 적어도 75%, 및 예를 들어 적어도 90% 또는 심지어 100%에 상응할 수 있다.
상관 전자 물질에서 최적의 전자 백-도네이션은 상관 전자 물질이 상대적으로 저-임피던스 상태에서 작동될 때 더 높은 전기 전도도를 제공할 수 있다.
이 방법은 상관 전자 물질의 면적 크기가 4nm2 내지 25μm2인 것을 제공할 수 있지만, 최적의 전자 백-도네이션은 90nm2 미만, 예를 들어 50nm2 미만, 30nm2 미만, 및 특히 20nm2 미만 또는 10nm2 미만 또는 5nm2 미만인 상관 전자 물질의 면적 크기를 제공할 수 있다.
구체예들에서, 이 방법은 1.5nm 내지 150.0nm, 예를 들어 1.5nm 내지 50nm의 두께를 갖는 상관 전자 물질 층을 형성할 수 있다.
전도성 기판 및/또는 전도성 오버레이는 전이금속 또는 전도성 전이금속 화합물을 포함할 수 있다.
이 방법은 특히 화학증착(예를 들어, 원자층 증착) 또는 물리증착(예를 들어, 스퍼터링 또는 반응성 스퍼터링에 의한)에 의해 전도성 기판 및/또는 전도성 오버레이를 형성할 수 있다.
한 구체예에서, 이 방법은 수소 또는 트리에틸실란과 같은 환원제, 또는 물, 산소 또는 오존과 같은 산화제와 함께 상기 언급된 리간드 "X"를 갖는 전구체를 이용하여 원자층 증착에 의해 전도성 기판 및/또는 전도성 오버레이를 형성하는 단계를 포함한다.
이 구체예에서, 이 방법은 전이금속 또는 전도성 전이금속 산화물로서 전도성 기판 및/또는 전도성 오버레이를 형성할 수 있다.
다른 구체예에서, 이 방법은 스퍼터링 또는 반응성 스퍼터링에 의해 전도성 기판을 형성하는 단계를 포함할 수 있다. 이 구체예에서, 전도성 기판 및/또는 전도성 오버레이는 전도성 금속 질화물 또는 전도성 금속 규화물로서 형성될 수 있다.
이 방법은 특히, 예를 들어 질화티타늄, 질화탄탈륨, 백금, 티타늄, 구리, 알루미늄, 코발트 니켈, 텅스텐, 규화코발트, 루테늄, 산화루테늄, 크롬, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 은, 이리듐 및 산화이리듐 중 하나 이상을 포함하는 전도성 기판 및/또는 전도성 오버레이를 형성할 수 있다.
이 방법은 상관 전자 물질 층이 전도성 기판과 전도성 오버레이 사이에 개재된 장치를 위한 샌드위치 구조를 형성할 수 있음을 주지한다. 그러나, 이 방법은 전도성 기판 또는 전도성 오버레이 중 단지 하나만 상관 전자 층과 함께 존재하는 구조를 형성할 수 있다. 이 경우, 장치는 상관 전자 물질 층을 위한 소스 및 드레인 영역을 포함할 수 있다.
이들 구체예에서, 이 방법은 50nm 내지 500nm, 예를 들어 50nm 내지 250nm의 두께를 갖는 전도성 기판 및/또는 전도성 오버레이를 형성할 수 있다.
또한, 본 발명은 전도성 기판 및 상관 전자 물질의 층을 포함하는 상관 전자 물질 장치를 제공하며, 상기 상관 전자 물질 층은 전도성 기판 상에 제공되고, 여기서
상관 전자 물질의 층은 전이 또는 다른 금속 화합물을 포함하고,
전이 또는 다른 금속 화합물 내의 음이온 빈자리의 적어도 어떤 비율이 전이 또는 다른 금속 양이온에 대한 전자 백-도네이팅 외부 리간드에 의해 점유되며,
음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드의 적어도 어떤 비율은 금속 양이온으로부터 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션에 의해 연관된다.
금속 양이온으로부터 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션에 의해 연관된 음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드의 비율은 미리 정해질 수 있음을 주지한다.
이 정해진 비율은 금속 양이온으로부터 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션의 활성화에 이용된 온도 및 시간에 의해서뿐만 아니라 전이 또는 다른 금속 화합물이 먼저 형성될 때 그 안의 음이온 빈자리의 수에 대한 제어를 통해서 및/또는 전자 백-도네이팅 외부 리간드에 의해 점유된 음이온 빈자리의 수에 대한 제어를 통해서 야기될 수 있다.
여기서 전이 또는 다른 금속 화합물은 음이온 빈자리의 점유로 인해 "금속 부화"로서 설명되지 않는다는 것을 주지한다. 그러나, 전이 또는 다른 금속 화합물은 "금속 부화" 전이 또는 다른 금속 화합물에 기초한다는 것이 이해될 것이다.
구체예들에서, 전이 또는 다른 금속 화합물은 일반식 MxO1-x 또는 M1+xO2를 갖는 비-화학양론적 금속 산화물에 기초하며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속이다.
다른 구체예에서, 전이 또는 다른 금속 화합물은 일반식 MxE1-x 또는 M1+xE2를 갖는 비-화학양론적 금속 칼코게나이드에 기초하며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속이고, E는 황(S), 셀레늄(Se), 텔루륨(Te) 및 폴로늄(Po) 중 하나 이상이다.
그러나, 전이 또는 다른 금속 화합물은 금속이 +3 이상의 산화 상태를 가진 비-화학량론적 금속 산화물 또는 칼코게나이드에 기초할 수 있음을 주지한다.
알칼리 토금속은 마그네슘, 칼슘, 스트론튬 또는 바륨 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다. 란탄족은 란타늄, 세륨, 프라세오디뮴, 네오디뮴, 프로메튬, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 에르븀 또는 이테르븀 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다.
전이금속은 스칸듐, 티타늄, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 이트륨, 지르코늄, 니오븀, 몰리브덴, 테크네튬, 루테늄, 로듐, 팔라듐, 은, 카드뮴, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐, 백금, 금 및 수은 및 이들의 혼합물로 구성되는 금속들의 군에서 선택될 수 있다.
특정 구체예에서, 전이금속은 바나듐, 크롬, 망간, 철, 코발트, 니켈, 니오븀, 몰리브덴, 테크네튬, 루테늄, 로듐, 팔라듐, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐 및 백금 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다. 이들 전이금속은 나머지보다 더 전기음성이며, 결과적으로 더 많은 전자를 외부 리간드에 백-도네이트할 수 있다.
전이후 금속은 알루미늄, 갈륨, 인듐, 탈륨, 주석, 납, 및 비스무스 및 이들의 혼합물로 구성되는 군에서 선택될 수 있다.
한 구체예에서, 전이 또는 다른 금속 화합물은 산화니켈(II)(NiO) 또는 산화하프늄(IV)(HfO2)이다. 다른 구체예에서, 전이금속 또는 다른 화합물은 텔루륨화 비스무스(III)(Bi2Te3)이다.
전이 또는 다른 금속 산화물은 본질적으로 "p-타입" 전이 또는 다른 금속 산화물인 전이 또는 다른 금속 산화물에 기초할 수 있다.
전자 백-도네이팅 외부 리간드는 분광화학 계열의 리간드의 π-수용체로 구성되는 리간드들의 군에서 선택될 수 있다. 특정 구체예에서, 외부 리간드는 카보닐(CO), 니트로실(NO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10-아릴이다), 알켄(예를 들어 에텐), 알킨(예를 들어 에틴) 또는 포스핀, 예컨대 트리알킬포스핀 또는 트리아릴포스핀(R3P, 여기서 R은 H, C1-C6-알킬 또는 C6-C10-아릴이다), 예를 들어 트리에틸포스핀(PEt3)이다.
음이온 빈자리를 점유하고 금속 양이온으로부터의 전자 백-도네이션에 의해 연관된 전자 백-도네이팅 외부 리간드의 최적 비율은 상관 전자 물질에 존재하는 전자 백-도네이팅 외부 리간드의 양을 특정하는 %원자 농도(예를 들어, 탄소, 질소 또는 인의 %원자)의 적어도 50%, 특히 적어도 75%, 및 예를 들어 적어도 90% 또는 심지어 100%에 상응할 수 있다.
이 최적 비율은 아닐링의 온도 범위 및 시간 범위에 걸쳐서 상관 전자 물질의 Fourier 변환 적외선(FT-IR) 스펙트럼의 피크 면적을 모니터링함으로써 결정될 수 있다.
대안으로, 최적 비율은 아닐링의 온도 범위 및 시간 범위에 걸쳐서 상관 전자 물질의 X-선 광전자(XPS) 스펙트럼의 C1s 영역의 피크 면적을 모니터링함으로써 결정될 수 있다.
어느 경우에든 금속 원자와 리간드 원자, 예컨대 탄소 사이의 이중 결합 또는 부분 이중 결합, 즉 >M=C<와 관련된 최대 시그니처 피크 면적의 발생은 이 방법에 대한 정해진 온도 및 정해진 시간을 제공하기 위해 사용될 수 있다.
상기 나타낸 대로, 상관 전자 물질에서 최적의 전자 백-도네이션은 상관 전자 물질이 상대적으로 저-임피던스 상태에서 작동될 때 더 높은 전기 전도도를 제공할 수 있다.
따라서, 구체예들에서, 도 1a에 나타낸 Vreset 및 Vset 값은 Vset ≥ Vreset인 조건에 따라 약 0.1 V 내지 10.0 V에서 변할 수 있다. 예를 들어, 한 구체예에서, Vreset은 대략 0.1 V 내지 1.0 V 범위의 전압에서 발생할 수 있고, Vset은 대략 1.0 V 내지 2.0 V 범위의 전압에서 발생할 수 있다.
상관 전자 물질의 면적 크기는 4nm2 내지 25μm2일 수 있지만, 최적의 전자 백-도네이션은 90nm2 미만, 예를 들어 50nm2 미만, 30nm2 미만, 및 특히 20nm2 미만 또는 10nm2 미만 또는 5nm2 미만인 것을 제공할 수 있다.
구체예들에서, 상관 전자 물질에서 전자 백-도네이팅 외부 리간드(예를 들어, 탄소, 질소 또는 인)의 %원자 농도는 약 0.1% 내지 15.0%, 예를 들어 약 0.1% 내지 10.0%에서 변할 수 있다.
상관 전자 물질 층 두께는 1.5nm 내지 100.0nm, 예를 들어 1.5nm 내지 50nm일 수 있다.
한 구체예에서, 상관 전자 물질 장치는 전도성 오버레이를 포함한다. 이 구체예에서, 상관 전자 물질 층은 전도성 기판과 전도성 오버레이 사이에 개재될 수 있다.
다른 구체예에서, 상관 전자 물질 장치는 전도성 기판만 포함하고, 상관 전자 물질 층을 위한 소스 및 드레인 영역을 포함한다.
전도성 기판 및/또는 전도성 오버레이는 전이 또는 다른 금속, 또는 전이 또는 다른 금속 화합물, 예컨대 전이 또는 다른 금속 산화물, 질화물 또는 규화물을 포함할 수 있다.
전도성 기판 및/또는 전도성 오버레이는 특히 질화티타늄, 질화탄탈륨, 백금, 티타늄, 구리, 알루미늄, 코발트 니켈, 텅스텐, 규화코발트, 루테늄, 산화루테늄, 크롬, 금, 팔라듐, 인듐 주석 산화물, 탄탈륨, 은, 이리듐 및 산화이리듐 중 하나 이상을 포함할 수 있다.
구체예들에서, 전도성 기판 및/또는 전도성 오버레이의 두께는 50nm 내지 500nm, 예를 들어 50nm 내지 250nm에서 변할 수 있다.
본 발명에 따른 방법 및 상관 전자 물질(CEM) 장치는 이제 다음의 비-제한적 구체예 및 첨부한 도면을 참조하여 보다 상세히 설명될 것이다.
도 1a는 CEM 스위칭 장치의 전류 밀도 대 전압 프로파일의 모식도를 도시한다.
도 1b는 도 1a의 CEM 스위칭 장치의 모식도를 도시한다.
도 1c는 스위칭 장치에 대한 등가 회로의 모식도를 도시한다.
도 2는 전이금속 원자와 카보닐 리간드 사이의 전자 백-도네이션에 관여하는 분자 결합 궤도를 보여주는 모식도이다.
도 3a 및 3b는 각각 전자 백-도네이션의 활성화가 없는 상관 전자 물질(이산화하프늄, HfO2)(2-3B) 및 전자 백-도네이션의 활성화가 있는 상관 전자 물질(이산화하프늄, HfO2)(2-3A)의 X-선 광전자 분광법(XPS)에 의해 얻어진 그래프이다.
도 4a 내지 4b 및 4c 내지 4d는 각각 전자 백-도네이션의 활성화가 있는 상관 전자 물질(이산화하프늄, HfO2)의 스위칭(2-3A. 도 4c 및 4d)과 비교하여 전자 백-도네이션의 활성화가 없는 상관 전자 물질(이산화하프늄, HfO2)의 스위칭(2-3B, 도 4a 및 4b)을 보여주는 그래프이다.
도 5는 본 발명의 정해진 온도 및 정해진 시간의 결정을 특별히 강조한 도해이다.
이제 도 2를 보면, 전이금속 원자 M과 카보닐(CO) 리간드 간의 금속 카보닐 결합에 대한 설명이 도시된다.
이 결합은 IUPAC Compendium of Chemical Technology(Oxford 2006, 제2판)에서 리간드의 채워진 π-궤도(또는 비결합 전자쌍 궤도)(여기서는 C(1.p)로 표지됨)로부터 금속 M의 빈 dσ(여기서는 비음영처리됨) 궤도로의 전자의 도네이션(왼쪽 화살표 참조; 도너-어셉터 결합) 및 금속-리간드 축에 대하여 π-대칭을 가진 금속의 dπ-궤도(여기서는 음영처리됨)로부터 리간드의 빈 π*-반결합 궤도(여기서는 CO(π*)로 표지됨)로 전자의 방출(오른쪽 화살표 참조; 백-도네이션)이 있는 시너지 과정으로서 설명된다.
상기 설명은 자연 상태에서 액체 또는 기체인 Ni(CO)4와 같은 금속 카보닐의 결합을 반영하지만, 그것이 항상 고체 상태의 결합, 및 특히 카보닐 리간드에 의해 도프된 비-화학량론적 전이 또는 다른 금속 산화물에서의 결합을 반영하지 않는 것은 아니다.
상기 나타낸 대로, 이 결합은 단순히 리간드의 채워진 π-궤도(또는 비결합 전자쌍 궤도(여기서는 C(1.p)로 표지됨)로부터 금속 M의 빈 dσ(여기서는 비음영처리됨) 궤도로의 전자의 도네이션(왼쪽 화살표 참조; 도너-어셉터 결합)을 수반할 수 있다.
금속-리간드 축에 대하여 π-대칭을 가진 금속의 dπ-궤도(여기서는 음영처리됨)로부터 리간드의 빈 π*-반결합 궤도(여기서는 CO(π*)로 표지됨)로 전자의 방출(오른쪽 화살표 참조; 백-도네이션)은 전이 또는 다른 금속 산화물 또는 칼코게나이드를 적절한 온도에서 적절한 시간 동안 가열함에 의한 활성화가 필요하다는 것을 나타낸다.
이제 도 3을 보면, 전자 백-도네이션의 활성화에 대한 이런 요건은 비-화학량론적 산화하프늄의 층을 형성함으로써 제조되고 고정된 기간 동안 일산화탄소의 존재하에 상이한 온도에서 가열된 상관 전자 물질의 층들(이산화하프늄, HfO2, 10nm 두께)의 X-선 광전자 분광법 스펙트럼의 비교에서 알 수 있다.
특히, 비-화학양론적 산화하프늄의 제1 층은 비-화학양론적 산화하프늄의 제2 층과 정확히 동일한 방식으로 제조되었다.
비-화학양론적 산화하프늄의 제1 층은 고정된 양의 일산화탄소의 존재하에 고정된 기간(10분) 동안 350℃의 온도로 가열되었고, 이로써 상관 전자 물질의 제1 층(2-3B)을 생성했다.
비-화학양론적 산화하프늄의 제2 층은 고정된 기간 동안 고정된 양의 일산화탄소의 존재하에 450℃의 온도로 가열되었고, 이로써 상관 전자 물질의 제2 층(2-3A)을 생성했다.
X-선 광전자 분광법은 단색 Al Kα 소스(1486 eV) 및 탄소 1s 284.8 eV에 대한 전하 보정을 사용하여 상관 전자 물질의 제1 및 제2 층(2-3A 및 2-3B)의 각각에 대해 수행되었다.
억셉턴스 각도는 +/-23o이고 테이크오프 각도는 75o이었다. 이온 건은 1 keV의 Ar+와 3 x 3 래스터를 포함했다. 분석 면적은 약 1400μm x 300μm이었다. 분석은 Casa XPS 소프트웨어(버전 2.3.14)와 표준 Shirley 배경 보정을 사용했다.
볼 수 있는 대로, 제1 상관 전자 물질(2-3B)에서 얻어진 X-선 광전자 스펙트럼은 약 285 eV에 집중된 스펙트럼의 C1s 엔벨로프에 피크가 부재한다. 이 피크는 하프늄 원자에서 탄소 원자로의 전자 백-도네이션의 결과로서 탄소 원자와 산소 원자 사이의 결합의 변화로 인해 제2 상관 전자 물질(2-3A)에서만 일어날 수 있는 탄소 산소 이중 결합(C=O)의 존재를 나타낸다.
전자 백-도네이션은 하프늄 원자-탄소 원자 단일 결합(Hf-C)이 하프늄 원자-탄소 원자 이중 결합(Hf=C)이 되는 것과 탄소 원자-산소 원자 삼중 결합이 탄소 원자-산소 원자 이중 결합(C=O)이 되는 것을 제공한다.
X-선 광전자 스펙트럼의 이 부분에서 피크 면적 간의 관계는 상관 전자 물질에서 하프늄에 결합한 카보닐 리간드를 가로질러 달성된 전자 백-도네이션의 수준을 나타낼 수 있다.
그래프 아래의 표는 4.3의 값을 갖는 약 285 eV에 집중된 피크에 대한 %피크 면적을 나타낸다. 이 값은 상관 전자 물질 장치의 특정한 또는 원하는 사용(예컨대 전환)에 상응하는 최대 또는 최적 값을 표시할 수 있다.
그러나, 상응성은 또한 상관 전자 물질에서 카보닐 리간드에 의한 도핑 수준, 특히 탄소의 %원자 농도에 의존한다는 것을 주지한다. 물론 %피크 면적은 상관 전자 물질에서 도핑에 의한 도핑의 대략적인 수준을 나타낼 수 있다.
이제 도 4를 보면, 상관 전자 물질의 직사각형 층이 전도성 기판과 전도성 오버레이 사이에 샌드위치된 상관 전자 물질 장치에서 (일부) 전류 전압 프로파일을 보고한 그래프가 도시된다.
이 그래프는 5개 장치의 두 세트에 관한 것으로서, 제1 세트는 상관 전자 물질의 제1 층(2-3B)을 포함하고, 해당 층의 표면적은 3nm x 3nm 내지 25nm x 25nm이며, 제2 세트는 상관 전자 물질의 제2 층(2-3A)을 포함하고, 해당 층의 표면적은 3nm x 3nm 내지 25nm x 25nm이다.
볼 수 있는 대로(가장 명확하게, 세로축이 로그함수인 그래프에서), 제2 세트의 모든 장치(상관 전자 물질의 제2 층이 표면적 25nm x 25nm를 갖는 경우 제외)가 "본 온"되며, 약 1.5 V 또는 1.0 V 미만의 전압에서 상대적으로 고 임피던스 상태로의 전환을 나타낸다.
반면에, 제1 세트의 모든 장치는 초기에 상대적으로 고 임피던스를 나타내며 전환 거동은 나타내지 않는다. 다시 말해서, 이 그래프는 상관 전자 물질의 제2 층은 "본 온" 상관 전자 물질이고, 상관 전자 물질의 제1 층은 "본 온" 상관 전자 물질이 아니라는 것을 보여준다.
따라서, 상관 전자 물질 층에서 전자 백 도네이션은 그것이 "본 온" 상관 전자 물질 층이 되는데 필요하다는 것이 분명하다.
이제 도 5를 보면, 비-화학양론적 전이 또는 다른 금속 산화물 층을 아닐링하기 위한 정해진 온도 및 부분 압력 및 아닐링 기간을 결정하는 방법이 도시된다.
결정된 데이터는 이어서 장치의 특정한 또는 원하는 사용을 위해 상관 전자 물질에서 최적의 전자 백 도네이션을 제공하는 방법에서 사용된다.
볼 수 있는 대로, 결정 방법은 일반식 MxO1-x 또는 M1+xO2의 비-화학양론적 금속 산화물의 층을 형성함으로써 시작되며, 여기서 M은 전이금속 또는 전이후 금속이다.
비-화학양론적 금속 산화물의 층은 이 층에 대한 과잉의 금속 농도 및 산소 빈자리 집단을 재현가능하게 규정하는 신중하게 제어된 공정 조건하에서 형성된다.
이 방법은 규정된 온도에서 규정된 시간 동안 금속에 대한 전자 백-도네이팅 리간드를 제공하는 기체상 전구체를 규정된 양을 함유하는 분위기에서 비-화학양론적 금속 산화물의 층을 아닐링하는 것에 의해 계속된다.
아닐링은 공기 또는 비활성 분위기에서 급속 냉각에 의해 규정된 기간의 만료 후 급냉된다. 퀀칭 후 아닐링으로부터 형성된 상관 전자 물질 층은 X-선 광전자 분광법에 의해 검사된다.
이 검사는 상관 전자 물질 층에서 전자 백 도네이션에 대해 약 285 eV에서 X-선 광전자 스펙트럼의 탄소 2s 엔벨로프에서 특징적인 피크의 존재 및 면적을 결정한다.
이 방법은 상관 전자 물질의 층을 포함하는 표준 구조의 상관 전자 물질 장치의 전환 성능을 검사하는 것에 의해 계속된다.
전술한 단계들은 규정된 온도 및 규정된 시간 중 단지 하나 이상만 변화되는 반복 사이클을 통해서 반복된다.
이 방법은 반복 사이클을 통해서 얻어진 스펙트럼의 라이브러리로부터 최적의 전자 백-도네이션을 갖는 상관 전자 물질의 층 및 상관 전자 물질의 층을 형성하기 위한 규정된 부분 압력에서의 상응하는 규정된 온도 및 시간을 확인하는 것에 의해 계속된다.
본 발명은 상관 전자 물질이 먼저 형성된 상관 전자 물질 장치에 "본 온"되는 것을 보장하는 방법을 제공한다.
본 발명은 상관 전자 물질 내에서 이용가능한 전자 백-도네이션을 제어함에 의한 상관 전자 물질의 설계를 제공한다. 상관 전자 물질이 상대적으로 저-임피던스 상태에서 작동될 때 더 높은 전기 전도도를 제공할 수 있다.
상대적으로 저-임피던스 상태에서 작동될 때 상관 전자 물질 층의 전기 전도도를 증가시키는 능력은 더 작은 표면적, 예를 들어 5nm x 5nm에 근접하는 직사각형 표면적이 장치에서 사용될 수 있음을 의미한다.
여기서 전자 도네이션 및 전자 백-도네이션 등에 대한 언급은 원자들 간 전자 밀도(또는 전자 분자 궤도의 중첩)의 도네이션 및 백-도네이션에 대한 언급임을 주지한다.
또한, 전이 또는 다른 금속 화합물, 예컨대 전이 또는 다른 금속 칼코게나이드를 포함하는 구체예는 전이 또는 다른 금속 산화물을 포함하는 구체예의 설명으로부터 명백할 것임을 주지한다.
여기서 범위에 대한 언급은 시작 값과 끝 값을 포함한다는 것을 주지한다.

Claims (20)

  1. 전도성 기판을 형성하는 단계 및 전도성 기판 상에 상관 전자 물질의 층을 형성하는 단계를 포함하는, 상관 전자 물질 장치의 제조 방법으로서,
    상관 전자 물질 층의 형성은:
    금속 부화 전이 또는 다른 금속 화합물의 층을 형성하는 단계; 및
    상기 금속 부화 전이 또는 다른 금속 화합물의 층을 전이 또는 다른 금속 화합물 내에서 음이온 빈자리를 점유할 수 있는 전자 백-도네이팅 외부 리간드에 대한 기체상 전구체를 함유하는 분위기에서 아닐링하는 단계
    를 포함하고,
    상기 아닐링은 전이 또는 다른 금속 화합물 내의 음이온 빈자리가 전자 백-도네이팅 외부 리간드에 의해 점유되는 것을 제공하며,
    아닐링은 정해진 온도에서 정해진 시간 동안 수행되고, 이로써 전이 또는 다른 금속 양이온으로부터 음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션이 활성화되는 것인 방법.
  2. 제 1 항에 있어서, 전이 또는 다른 금속 화합물은 일반식 MxO1-x 또는 M1+xO2를 갖는 비-화학양론적 금속 산화물이며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 전이 또는 다른 금속 화합물은 일반식 MxE1-x 또는 M1+xE2를 갖는 비-화학양론적 금속 칼코게나이드이며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속이고, E는 황(S), 셀레늄(Se), 텔루륨(Te) 및 폴로늄(Po) 중 하나 이상인 것을 특징으로 하는 방법.
  4. 제 2 항 또는 제 3 항에 있어서, 전이 또는 다른 금속 화합물은 산화니켈(II)(NiO), 산화하프늄(IV)(HfO2) 및 텔루륨화 비스무스(III)(Bi2Te3) 중 하나 이상을 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 전자 백-도네이팅 외부 리간드는 카보닐(CO), 니트로실(NO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10-아릴이다), 알켄(예를 들어 에텐), 알킨(예를 들어 에틴) 또는 포스핀, 예컨대 트리알킬포스핀 또는 트리아릴포스핀(R3P, 여기서 R은 H, C1-C6-알킬 또는 C6-C10-아릴이다), 예를 들어 트리에틸포스핀(PEt3)인 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 정해진 온도는 300℃ 내지 600℃, 더 바람직하게 350℃ 내지 500℃, 및 가장 바람직하게 350℃ 내지 450℃인 것을 특징으로 하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 아닐링은 30초 내지 60분의 정해진 기간 동안 수행되는 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 기체상 전구체의 정해진 부분 압력은 0.5 MPa 내지 1.5 MPa인 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상관 전자 물질 층 상에 또는 위에 전도성 오버레이를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상관 전자 물질 층의 형성은 90nm2 미만인 상관 전자 물질의 면적 크기를 제공하는 것을 특징으로 하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 도핑된 금속 산화물 층에 대한 최적의 전자 백-도네이션은 상관 전자 물질 층에 존재하는 리간드의 양을 특정하는 %원자 농도의 적어도 50%에 상응하는 것을 특징으로 하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상관 전자 물질에서 최적의 전자 백-도네이션은 상관 전자 물질의 Fourier 변환 적외선(FT-IR) 스펙트럼 또는 X-선 광전자 방출(XPS) 스펙트럼에서 최대 시그니쳐 피크 면적에 상응하는 것을 특징으로 하는 방법.
  13. 전도성 기판 및 상관 전자 물질의 층을 포함하는 상관 전자 물질 장치로서, 상관 전자 물질 층은 전도성 기판 상에 제공되며,
    상관 전자 물질의 층은 전이 또는 다른 금속 화합물을 포함하고,
    전이 또는 다른 금속 화합물 내의 음이온 빈자리의 적어도 어떤 비율이 전이 또는 다른 금속 양이온에 대한 전자 백-도네이팅 외부 리간드에 의해 점유되며,
    음이온 빈자리를 점유하고 있는 전자 백-도네이팅 외부 리간드의 적어도 어떤 비율은 금속 양이온으로부터 전자 백-도네이팅 외부 리간드로의 전자 백-도네이션에 의해 연관되는 것인 장치.
  14. 제 13 항에 있어서, 전이 또는 다른 금속 화합물은 일반식 MxO1-x 또는 M1+xO2를 갖는 비-화학양론적 금속 산화물에 기초하며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속인 것을 특징으로 하는 장치.
  15. 제 13 항에 있어서, 전이 또는 다른 금속 화합물은 일반식 MxE1-x 또는 M1+xE2를 갖는 비-화학양론적 금속 칼코게나이드에 기초하며, 여기서 M은 알칼리 토금속, 란탄족, 전이금속 또는 전이후 금속이고, E는 황(S), 셀레늄(Se), 텔루륨(Te) 및 폴로늄(Po) 중 하나 이상인 것을 특징으로 하는 장치.
  16. 제 14 항 또는 제 15 항에 있어서, 전이 또는 다른 금속 화합물은 산화니켈(II)(NiO), 산화하프늄(IV)(HfO2) 및 텔루륨화 비스무스(III)(Bi2Te3) 중 하나 이상을 포함하는 것을 특징으로 하는 장치.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서, 전자 백-도네이팅 외부 리간드는 카보닐(CO), 니트로실(NO), 이소시아나이드(RNC, 여기서 R은 H, C1-C6 알킬 또는 C6-C10-아릴이다), 알켄(예를 들어 에텐), 알킨(예를 들어 에틴) 또는 포스핀, 예컨대 트리알킬포스핀 또는 트리아릴포스핀(R3P, 여기서 R은 H, C1-C6-알킬 또는 C6-C10-아릴이다), 예를 들어 트리에틸포스핀(PEt3)인 것을 특징으로 하는 장치.
  18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서, 음이온 빈자리를 점유하고 전자 백 도네이션에 의해 연관되는 전자 백-도네이팅 외부 리간드의 최적 비율은 상관 전자 물질 층에 존재하는 리간드의 양을 특징하는 %원자 농도의 적어도 50%에 상응하는 것을 특징으로 하는 장치.
  19. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서, 음이온 빈자리를 점유하는 전자 백-도네이팅 외부 리간드의 최적 비율은 상관 전자 물질의 Fourier 변환 적외선(FT-IR) 스펙트럼 또는 X-선 광전자(XPS) 스펙트럼에서 시그니쳐 피크에 대한 최대 면적에 상응하는 것을 특징으로 하는 장치.
  20. 제 13 항 내지 제 19 항 중 어느 한 항에 있어서, 상관 전자 물질 층은 90nm2 미만, 바람직하게 50nm2 미만, 및 가장 바람직하게 30nm2 미만의 면적 크기를 갖는 것을 특징으로 하는 장치.
KR1020217006795A 2018-08-07 2019-07-31 Cem 장치의 제조 방법 KR20210049827A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/057,515 US10580981B1 (en) 2018-08-07 2018-08-07 Method for manufacture of a CEM device
US16/057,515 2018-08-07
PCT/GB2019/052144 WO2020030887A1 (en) 2018-08-07 2019-07-31 A method for manufacture of a cem device

Publications (1)

Publication Number Publication Date
KR20210049827A true KR20210049827A (ko) 2021-05-06

Family

ID=67551391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217006795A KR20210049827A (ko) 2018-08-07 2019-07-31 Cem 장치의 제조 방법

Country Status (4)

Country Link
US (2) US10580981B1 (ko)
KR (1) KR20210049827A (ko)
CN (1) CN112640139A (ko)
WO (1) WO2020030887A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11258010B2 (en) * 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
CN115959634A (zh) * 2022-12-02 2023-04-14 中国科学院苏州纳米技术与纳米仿生研究所 碳包覆NiSe2复合纳米材料及其制备方法与应用

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20130119396A1 (en) 2006-11-07 2013-05-16 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
EP3373352A1 (en) 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US20170213960A1 (en) 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US20170237001A1 (en) 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US20170244027A1 (en) * 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
WO2018056237A1 (ja) * 2016-09-20 2018-03-29 国立研究開発法人科学技術振興機構 新規誘電材料
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US11069432B2 (en) 2016-10-17 2021-07-20 International Business Machines Corporation Automatic disease detection from unstructured textual reports
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US20180175290A1 (en) 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices

Also Published As

Publication number Publication date
US10580981B1 (en) 2020-03-03
US11005039B2 (en) 2021-05-11
CN112640139A (zh) 2021-04-09
WO2020030887A1 (en) 2020-02-13
US20200052206A1 (en) 2020-02-13
US20200161549A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
US10014468B2 (en) Barrier layer for correlated electron material
US11450804B2 (en) Fabricating correlated electron material (CEM) devices
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US11522133B2 (en) Correlated electron device formed via conversion of conductive substrate to a correlated electron region
CN110036496B (zh) 由相关电子材料形成的切换器件
US10854814B2 (en) Correlated electron material devices using dopant species diffused from nearby structures
US10586924B2 (en) CEM switching device
WO2018011547A1 (en) Fabrication of correlated electron material devices with reduced interfacial layer impedance
TW201831711A (zh) 在相關電子材料元件中形成成核層
TWI738856B (zh) Cem開關元件
KR20210049827A (ko) Cem 장치의 제조 방법
US20200295260A1 (en) Correlated electron switch device sidewall restoration
KR102568064B1 (ko) 상관 전자 재료 디바이스의 제조를 위한 방법
US10873025B2 (en) Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
CN110709935A (zh) 形成和操作使用相关电子材料(cem)的存储器器件
US20210226124A1 (en) Electrode for correlated electron device