KR20210045009A - 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법 - Google Patents

인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법 Download PDF

Info

Publication number
KR20210045009A
KR20210045009A KR1020190128193A KR20190128193A KR20210045009A KR 20210045009 A KR20210045009 A KR 20210045009A KR 1020190128193 A KR1020190128193 A KR 1020190128193A KR 20190128193 A KR20190128193 A KR 20190128193A KR 20210045009 A KR20210045009 A KR 20210045009A
Authority
KR
South Korea
Prior art keywords
signal
port
interfacing device
outside
subsystem
Prior art date
Application number
KR1020190128193A
Other languages
English (en)
Inventor
조동식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190128193A priority Critical patent/KR20210045009A/ko
Priority to US16/881,318 priority patent/US11233514B2/en
Priority to DE102020116585.4A priority patent/DE102020116585A1/de
Priority to CN202011102163.2A priority patent/CN112667533B/zh
Publication of KR20210045009A publication Critical patent/KR20210045009A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법이 제공된다. 인터페이싱 장치는, 외부로 제1 클럭 신호를 전송하는 제1 전송 포트와, 외부로 제1 데이터 신호를 전송하는 제2 전송 포트와, 외부로부터 제1 플로우 컨트롤 신호를 수신하는 제1 수신 포트와, 외부로 제1 싱크 신호를 전송하는 제3 전송 포트를 포함하는 전송부, 외부로부터 제2 클럭 신호를 수신하는 제2 수신 포트와, 외부로부터 제2 데이터 신호를 수신하는 제3 수신 포트와, 외부로 제2 플로우 컨트롤 신호를 전송하는 제4 전송 포트와, 외부로부터 제2 싱크 신호를 수신하는 제4 수신 포트를 포함하는 수신부, 및 송신부와 수신부의 동작을 제어하는 제어 모듈을 포함한다.

Description

인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법{Interfacing device, semiconductor device comprising the interfacing devie and communicating method of the semiconductor device}
본 발명은 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법에 관한 것이다.
반도체 장치 내의 서로 독립적인 서브 시스템(sub-system) 간에 메시지 교환이 필요할 때 예를 들어, 메일 박스(mail box) 시스템을 이용할 수 있다. 이러한 메일 박스 시스템은 예를 들어, 메시지 교환의 일 주체가 하나의 메일 박스를 액세스하여 다른 주체에 인터럽트(interrupt)를 발생시키는 방법을 사용할 수 있다.
이 경우 각 서브 시스템은 메일 박스에 대한 버스(bus) 연결을 가지고 있어야 하고, 어느 때든 메시지를 보내야 하기 때문에 메일 박스는 항상 전원 전압이 공급되는 영역에 위치해야 한다. 이에 따라, 메일 박스를 통한 서브 시스템간 통신은 언제든지 신호 혼잡(signal congestion)을 야기할 수 있다.
미국등록특허 US2006-0047754호 (2006. 3. 2. 공개)
본 발명이 해결하고자 하는 기술적 과제는 신호 혼잡이 개선되고, 전력 소모를 줄일 수 있는 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 인터페이싱 장치는, 외부로 제1 클럭 신호를 전송하는 제1 전송 포트와, 외부로 제1 데이터 신호를 전송하는 제2 전송 포트와, 외부로부터 제1 플로우 컨트롤 신호를 수신하는 제1 수신 포트와, 외부로 제1 싱크 신호를 전송하는 제3 전송 포트를 포함하는 전송부, 외부로부터 제2 클럭 신호를 수신하는 제2 수신 포트와, 외부로부터 제2 데이터 신호를 수신하는 제3 수신 포트와, 외부로 제2 플로우 컨트롤 신호를 전송하는 제4 전송 포트와, 외부로부터 제2 싱크 신호를 수신하는 제4 수신 포트를 포함하는 수신부, 및 송신부와 수신부의 동작을 제어하는 제어 모듈을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치로, 제1 내지 제3 포트를 이용하여 연결을 생성하고(establishing connection), 제1 내지 제4 포트를 이용하여 데이터를 전송하는 제1 인터페이싱 장치를 포함하는 제1 서브 시스템, 및 제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치로, 제5 내지 제7 포트를 이용하여 제1 인터페이싱 장치의 제1 내지 제3 포트와 통신하여 제1 인터페이싱 장치와의 연결을 생성하고, 제5 내지 제8 포트를 이용하여 제1 인터페이싱 장치의 제1 내지 제4 포트와 통신하여 제1 인터페이싱 장치로부터 데이터를 수신하는 제2 인터페이싱 장치를 포함하는 제2 서브 시스템을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 통신 방법은, 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치와 제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치를 제공하고, 제1 포트로부터 제5 포트에 클럭 신호를 제공하고, 제2 포트로부터 제6 포트에 연결 요청 신호를 제공하고, 연결 요청 신호에 응답하여, 제2 인터페이싱 장치가 포함된 제2 서브 시스템에 제1 인터럽트를 발생시키고, 제1 인터럽트에 의해, 제7 포트로부터 제3 포트에 연결 응답 신호를 제공하여, 제1 인터페이싱 장치와 제2 인터페이싱 장치 사이의 연결을 생성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 통신 방법은 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치와 제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치를 제공하고, 제1 포트로부터 제5 포트에 클럭 신호를 제공하고, 제7 포트로부터 제3 포트에 제공되는 플로우 컨트롤 신호를 모니터링하여, 제4 포트로부터 제8 포트에 제1 신호폭을 갖는 제1 싱크 신호를 제공하고, 제2 포트로부터 제6 포트에 데이터 신호를 제공하여, 제1 인터페이싱 장치로부터 제2 인터페이싱 장치에 데이터 신호를 제공하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 통신 방법은, 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치와 제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치를 제공하고, 제1 포트로부터 제5 포트에 클럭 신호를 제공하고, 제4 포트로부터 제8 포트에 싱크 신호를 제공하고, 제1 인터페이싱 장치가 포함된 제1 서브 시스템에 제1 인터럽트를 발생시키고, 제4 포트로부터 제8 포트에 제공되는 싱크 신호를 모니터링하여, 제2 인터페이싱 장치가 포함된 제2 서브 시스템에 제2 인터럽트를 발생시키고, 제2 인터럽트에 의해, 제7 포트로부터 제3 포트에 제공되는 플로우 컨트롤 신호의 신호 레벨을 변경하여 제1 인터페이싱 장치와 제2 인터페이싱 장치 사이의 연결을 종료하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 반도체 장치의 블록도이다.
도 2는 도 1의 인터페이싱 장치의 블록도이다.
도 3은 몇몇 실시예에 따른 반도체 장치의 통신 방법을 설명하기 위한 순서도이다.
도 4 내지 도 9는 도 3에 도시된 반도체 장치의 통신 방법을 설명하기 위한 도면들이다.
도 10은 몇몇 실시예에 따른 반도체 장치의 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 반도체 장치의 블록도이다.
도 1을 참조하면, 반도체 장치(1)는, 전원 전압(VCC)이 상시 제공되는 전원 전압 영역(98)과 전원 전압(VCC)이 상시 제공되지 않는 동작 영역(99)을 포함할 수 있다.
여기서, 전원 전압(VCC)이 상시 제공되지 않는다는 것의 의미는, 동작 영역(99)에 배치된 서브 시스템들(100, 200)에 항상 전원 전압(VCC)이 제공되는 것이 아니라, 전력 관리 유닛(PMU; Power Management Unit) 등의 제어를 통해 전원 전압(VCC)이 제공됨을 의미할 수 있다.
전원 전압 영역(98)에는 웨이크업 로직(300)이 배치되고, 동작 영역(99)에는 서브 시스템들(100, 200)이 배치될 수 있다. 비록, 도 1에서는 본 발명의 기술적 사상을 용이하게 설명하기 위해, 2개의 서브 시스템들(100, 200)만을 도시하였으나, 실시예들이 이에 제한되는 것은 아니다. 반도체 장치(1)는, 도시되지 않은 복수개의 서브 시스템들을 포함할 수 있다.
몇몇 실시예에서, 서브 시스템들(100, 200)은 클럭 매니저(clock manager)일 수 있고, 공유 리소스 컨트롤러(share resource controller) 또는 디버그 컨트롤러(debug controller)일 수 있다. 또한, 서브 시스템들(100, 200)은 셀룰러 서브 시스템(cellular subsystem), 어플리케이션 프로세서 서브 시스템(application processor subsystem), 네비게이션 서브 시스템(navigation subsystem), 센서 서브 시스템(sensor subsystem), 보이스 트리거 서브 시스템(voice trigger subsystem), 오디오 서브 시스템(audio subsystem), 와이파이 서브 시스템(Wi-Fi subsystem), 블루투스 서브 시스템(bluetooth subsystem) 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
서브 시스템(100)은 인터페이싱 장치(110)를 포함하고, 서브 시스템(200)은 인터페이싱 장치(210)를 포함할 수 있다. 서브 시스템(100)과 서브 시스템(200)은 인터페이싱 장치들(110, 120)을 통해 서로 통신을 수행할 수 있다. 다시 말해, 서브 시스템(100)과 서브 시스템(200)은 인터페이싱 장치들(110, 120)을 이용하여 서로 메시지 또는 데이터를 주고받을 수 있다.
본 명세서에서는 이해의 편의를 위해 인터페이싱 ′장치′라는 용어를 사용할 것이나, 본 발명의 기술적 사상 하에서, 인터페이싱 장치들(110, 120)이 반드시 하드웨어로 구현된 ′장치′ 만을 의미하는 것은 아니다. 필요에 따라 인터페이싱 ′장치′는 인터페이싱 ′유닛′ 또는 인터페이싱 ′부′로 구현되는 것이 가능하며, 몇몇 실시예에서는 소프트웨어로 본 발명의 기술 사상에 따른 인터페이싱 장치들(110, 120)을 구현하는 것도 가능하다.
인터페이싱 장치(110)는 전송부(120)와 수신부(130)를 포함하고, 인터페이싱 장치(210)는 수신부(220)와 전송부(230)를 포함할 수 있다. 전송부(120)는 채널 또는 와이어를 통해 수신부(220)에 연결되고, 전송부(230)는 채널 또는 와이어를 통해 수신부(130)에 연결될 수 있다.
즉, 서브 시스템(100)은 전송부(120)를 통해 수신부(220)에 메시지 또는 데이터를 전송할 수 있고, 서브 시스템(200)은 전송부(230)를 통해 수신부(130)에 메시지 또는 데이터를 전송할 수 있다.
웨이크업 로직(300)은 전원 전압 영역(98)에 배치되어 서브 시스템들(100, 200)에 전원을 공급할 수 있다. 구체적으로, 웨이크업 로직(300)은 서브 시스템(100)으로부터 연결 요청 신호(RS)를 제공받고, 이에 응답하여 서브 시스템(200)이 인에이블(enable) 상태가 아닌 경우, 서브 시스템(200)에 전원을 제공함으로써 서브 시스템(200)을 인에이블 시킬 수 있다. 또한, 웨이크업 로직(300)은 서브 시스템(200)으로부터 연결 요청 신호(RS)를 제공받고, 이에 응답하여 서브 시스템(100)이 인에이블 상태가 아닌 경우, 서브 시스템(100)에 전원을 제공함으로써 서브 시스템(100)을 인에이블 시킬 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.
이하 도 2를 참조하여, 인터페이싱 장치(110)의 보다 구체적인 구성에 대해 설명한다. 이하에서 설명할 내용은 인터페이싱 장치(210)에도 동일하게 적용될 수 있다.
도 2는 도 1의 인터페이싱 장치의 블록도이다.
도 2를 참조하면, 인터페이싱 장치(110)는 전송부(120), 수신부(130), 설정 모듈(140), 4-와이어 제어 모듈(150), DMA 모듈(160), 버스 인터페이스 모듈(170) 및 저장부(180)를 포함할 수 있다.
도 2에서는 설명의 편의를 위해 인터페이싱 장치(110)가 저장부(180)를 포함하는 실시예를 도시하였으나, 실시예들이 도시된 예에 제한되는 것은 아니다. 필요에 따라 저장부(180)는 인터페이싱 장치(110) 외부의 서브 시스템(100) 내에 배치될 수 있다. 또한 나아가 저장부(180)는 서브 시스템(100) 외부에 배치될 수도 있다.
전송부(120)는 4개의 포트(CKO, DO, FCI, SO)를 포함하고, 수신부(130)도 4개의 포트(CKI, DI, FCO, SI)를 포함할 수 있다. 전송부(120)의 4개의 포트(CKO, DO, FCI, SO)은 외부 장치의 수신부에 연결될 수 있다. 예를 들어, 서브 시스템(도 1의 100)의 전송부(도 1의 120)의 4개의 포트(CKO, DO, FCI, SO)는 서브 시스템(도 1의 200)의 수신부(도 1의 220)의 4개의 포트(CKI, DI, FCO, SI)에 각각 연결될 수 있다. 또한, 서브 시스템(도 1의 200)의 전송부(도 1의 230)의 4개의 포트(CKO, DO, FCI, SO)는 서브 시스템(도 1의 100)의 수신부(도 1의 130)의 4개의 포트(CKI, DI, FCO, SI)에 각각 연결될 수 있다.
포트(CKO)를 통해 외부로 클럭 신호(CKS)가 제공될 수 있고, 포트(CKI)를 통해 외부로부터 클럭 신호(CKS)가 제공될 수 있다. 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 서로 데이터를 주고받는 경우, 클럭 신호(CKS)는 예를 들어, 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200) 간의 서로 신호를 주고받는데 타이밍 제어를 위해 사용될 수 있다. 다시 말해, 서브 시스템(도 1의 100)은 클럭 신호(CKS)의 주기에 맞춰 서브 시스템(도 1의 200)에 메시지 또는 데이터를 전송할 수 있다. 서브 시스템(도 1의 100)이 서브 시스템(도 1의 200)에 메시지 또는 데이터를 전송하기 위해 연결을 형성하는 경우, 연결이 유지되는 동안 클럭 신호(CKS)는 서브 시스템(도 1의 100)으로부터 서브 시스템(도 1의 200)에 제공될 수 있다.
포트(DO)를 통해 외부로 연결 요청 신호(RS)와 데이터 신호(DS)가 제공될 수 있고, 포트(DI)를 통해 외부로부터 연결 요청 신호(RS)와 데이터 신호(DS)가 제공될 수 있다. 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 서로 데이터를 주고받는 경우, 연결 요청 신호(RS)는 예를 들어, 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 통신하기 위한 연결을 형성하는데 사용되고, 데이터 신호(DS)는 예를 들어, 서브 시스템(도 1의 100)으로부터 서브 시스템(도 1의 200)에 필요한 메시지 또는 데이터를 전달하는데 사용될 수 있다.
포트(FCI)를 통해 외부로부터 연결 응답 신호(AC)와 플로우 컨트롤 신호(FCS)가 제공되고, 포트(FCO)를 통해 외부로 연결 응답 신호(AC)와 플로우 컨트롤 신호(FCS)가 제공될 수 있다.
즉, 송신부(120)에서, 포트(FCI)는 다른 포트들(CKO, DO, SO)과 달리 신호를 수신하는데 이용될 수 있고, 수신부(130)에서, 포트(FCO)는 다른 포트들(CKI, DI, SI)과 달리 신호를 전송하는데 이용될 수 있다.
서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 서로 데이터를 주고받는 경우, 연결 응답 신호(AC)는 예를 들어, 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 통신하기 위한 연결을 형성하는데 사용될 수 있다.
플로우 컨트롤 신호(FCS)는 예를 들어, 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)의 데이터 수신 상태를 전달하는 용도로 사용될 수 있다. 구체적으로, 서브 시스템(도 1의 100)이 서브 시스템(도 1의 200)에 데이터를 전송하는 경우, 서브 시스템(도 1의 200)은 서브 시스템(도 1의 100)에 플로우 컨트롤 신호(FCS)를 통해 데이터 수신이 가능한 상태인지를 알릴 수 있다. 반대로, 서브 시스템(도 1의 200)이 서브 시스템(도 1의 100)에 데이터를 전송하는 경우, 서브 시스템(도 1의 100)은 서브 시스템(도 1의 200)에 플로우 컨트롤 신호(FCS)를 통해 데이터 수신이 가능한 상태인지를 알릴 수 있다.
포트(SO)를 통해 외부로 싱크 신호(SS)가 제공될 수 있고, 포트(SI)를 통해 외부로부터 싱크 신호(SS)가 제공될 수 있다. 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)이 서로 데이터를 주고받는 경우, 싱크 신호(SS)는 예를 들어, 데이터 신호(DS)의 제공이 시작됨을 알려주거나, 데이터 신호(DS)의 제공이 완료되었음을 알려주는 용도로 사용될 수 있다.
구체적으로, 서브 시스템(도 1의 100)이 서브 시스템(도 1의 200)에 데이터를 전송하는 경우, 서브 시스템(도 1의 200)은 데이터의 특정 데이터 단위를 전송할 때 마다 서브 시스템(도 1의 100)에 싱크 신호(SS)를 통해 새로운 데이터 단위가 전송될 것임을 알릴 수 있다. 반대로, 서브 시스템(도 1의 200)이 서브 시스템(도 1의 100)에 데이터를 전송하는 경우, 서브 시스템(도 1의 100)은 데이터의 특정 데이터 단위를 전송할 때 마다 서브 시스템(도 1의 200)에 싱크 신호(SS)를 통해 새로운 데이터 단위가 전송될 것임을 알릴 수 있다. 이에 대한 보다 구체적인 설명은 후술한다.
설정 모듈(140)은 4-와이어 인터페이스를 설정하기 위한 모듈일 수 있다. 몇몇 실시예에서, 설정 모듈(140)은 소프트웨어를 이용하여 4-와이어 인터페이스를 설정할 수 있다.
4-와이어 제어 모듈(150)은 전송부(120)에 포함된 4개의 포트(CKO, DO, FCI, SO)와 수신부(130)에 포함된 4개의 포트(CKI, DI, FCO, SI)의 동작에 관한 제어를 수행할 수 있다.
DMA 모듈(160)은 전송할 메시지 또는 데이터를 버스를 통해서 읽어 오거나 수신한 메시지 또는 데이터를 버스를 통해서 라이트 역할을 하고, 버스 인터페이스 모듈(170)을 통해서 버스와 연결될 수 있다. DMA 모듈(160)은 버스를 통해서 데이터를 읽어 오거나 버스에 데이터 라이트하는 경우에는 버스 마스터(bus master)의 기능을 하고, 외부 시스템 또는 장치(예를 들어, CPU)가 보내는 데이터를 4-와이어 인터페이스 내의 버퍼에 라이트하는 버스 슬레이브(bus slave)의 역할도 수행할 수도 있다.
저장부(180)는 전송 버퍼들(182, 184)과 수신 버퍼들(186, 188)을 포함할 수 있다.
전송 버퍼들(182, 184)에 저장된 데이터는 포트(DO)를 통해 데이터 신호(DS)의 형태로 외부에 제공될 수 있다. 포트(DI)를 통해 수신된 데이터 신호(DS)는 수신 버퍼들(186, 188)에 저장될 수 있다.
몇몇 실시예에서, 인터페이스 장치(110)는, 수신 버퍼들(186, 188)에 저장된 데이터의 데이터 양이 미리 정한 저장량 이상일 경우, 포트(FCO)를 통해 이를 외부에 알릴 수 있다. 구체적으로, 인터페이스 장치(110)는, 수신 버퍼들(186, 188)에 저장된 데이터의 데이터 양이 미리 정한 저장량 이상일 경우, 포트(FCO)를 통해 외부로 제공되는 플로우 컨트롤 신호(FCS)의 신호 레벨을 변경함으로써 이를 외부에 알릴 수 있다.
몇몇 실시예에서, 인터페이스 장치(110)는, 수신 버퍼들(186, 188) 중 1개의 수신 버퍼가 데이터로 가득차면, 포트(FCO)를 통해 외부로 제공되는 플로우 컨트롤 신호(FCS)의 신호 레벨을 변경함으로써 외부에 데이터 신호(DS)를 더 이상 전송하지 말 것을 요청할 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 인터페이스 장치(110)가 포트(FCO)를 통해 외부로 제공되는 플로우 컨트롤 신호(FCS)의 신호 레벨을 변경하는 조건은 이와 다르게 얼마든지 변형되어 실시될 수 있다.
이하, 도 3 내지 도 9를 참조하여, 몇몇 실시예에 따른 반도체 장치의 통신 방법에 대해 설명한다.
도 3은 몇몇 실시예에 따른 반도체 장치의 통신 방법을 설명하기 위한 순서도이다. 도 4 내지 도 9는 도 3에 도시된 반도체 장치의 통신 방법을 설명하기 위한 도면들이다.
이하에서는 도 1에 도시된 서브 시스템(100)과 서브 시스템(200)이 연결을 생성하고, 서브 시스템(100)이 서브 시스템(200)에 데이터 신호(DS)를 전송한 후, 서브 시스템(100)과 서브 시스템(200)의 연결이 종료되는 것을 예로 들어, 몇몇 실시예에 따른 반도체 장치의 통신 방법에 대해 설명한다.
먼저 도 3을 참조하면, 연결을 생성한다(S100).
도 2, 도 4 내지 도 6을 참조하면, 서브 시스템(100)에서 인터페이싱 장치(110)에 인터페이싱 장치(200)와의 연결을 요청하는 코맨드(CMD)를 제공할 수 있다(S102). 이에 따라, 인터페이싱 장치(110)의 설정 모듈(140)은 인터페이싱 장치(110)의 전송 파라미터들을 설정할 수 있다.
인터페이싱 장치(110)가 포트(DO)를 통해 연결 요청 신호(RS)를 출력하고, 인터페이싱 장치(210)는 포트(DI)를 통해 연결 요청 신호(RS)를 수신할 수 있다(S104).
예를 들어, 인터페이싱 장치(110)는 포트(DO)를 통해 출력되는 연결 요청 신호(RS)의 신호 레벨을 제1 레벨(예를 들어 로우 레벨, 이하 L)에서 제2 레벨(예를 들어 하이 레벨, 이하 H)로 변경하고, 인터페이싱 장치(210)는 포트(DI)를 통해 이를 수신할 수 있다.
한편, 인터페이싱 장치(110)의 포트(DO)를 통해 출력된 연결 요청 신호(RS)는 웨이크업 로직(300)에도 제공될 수 있다.
웨이크업 로직(300)은 인터페이싱 장치(110)의 포트(DO)를 통해 출력된 연결 요청 신호(RS)를 제공받고, 인터페이싱 장치(210)가 포함된 서브 시스템(도 1의 200)의 인에이블 여부를 판단한다. 만약, 인터페이싱 장치(210)가 포함된 서브 시스템(도 1의 200)이 인에이블 상태라면, 웨이크업 로직(300)은 별도의 동작을 수행하지 않는다. 하지만, 인터페이싱 장치(210)가 포함된 서브 시스템(도 1의 200)이 인에이블 상태가 아니라면, 웨이크업 로직(300)은 서브 시스템(도 1의 200)에 전원을 공급하여 서브 시스템(도 1의 200)이 인에이블 상태가 되도록 한다(S106).
인터페이싱 장치(210)는 포트(DI)를 통해 연결 요청 신호(RS)를 수신하고, 인터페이싱 장치(210)가 포함된 서브 시스템(도 1의 200)에 인터럽트를 발생시킨다(S108).
구체적으로, 인터페이싱 장치(210)는 포트(DI)를 통해 수신되는 연결 요청 신호(RS)의 신호 레벨이 제1 레벨(L)에서 제2 레벨(H)로 변경되면, 인터페이싱 장치(210)가 포함된 서브 시스템(도 200)에 인터럽트를 발생시킬 수 있다.
서브 시스템(200)에서 인터럽트가 발생되면 인터페이싱 장치(210)의 설정 모듈(140)은 인터페이싱 장치(210)의 수신 파라미터들을 설정할 수 있다. 그리고, 서브 시스템(200)에서 인터페이싱 장치(210)에 인터페이싱 장치(100)와의 연결을 수락하는 코맨드(CMD)를 제공할 수 있다. 이에 따라, 인터페이싱 장치(210)는 연결 응답 신호(AC)를 생성할 수 있다(S110).
예를 들어, 인터페이싱 장치(210)는 포트(FCO)를 통해 출력되는 연결 응답 신호(AC)의 신호 레벨을 제1 레벨(L)에서 제2 레벨(H)로 변경할 수 있다.
인터페이싱 장치(210)가 포트(FCO)를 통해 연결 응답 신호(AC)를 출력하고, 인터페이싱 장치(110)는 포트(FCI)를 통해 연결 응답 신호(AC)를 수신할 수 있다(S112).
포트(FCI)를 통해 연결 응답 신호(AC)를 수신한 인터페이싱 장치(110)는 포트(DO)를 통해 연결 요청 신호(RS)를 출력하는 것을 중단할 수 있다(S114). 그리고, 인터페이싱 장치(210)는 포트(DI)를 통해 이를 수신할 수 있다.
예를 들어, 인터페이싱 장치(110)는 포트(DO)를 통해 출력되는 연결 요청 신호(RS)의 신호 레벨을 제2 레벨(H)에서 제1 레벨(L)로 변경하고, 인터페이싱 장치(210)는 포트(DI)를 통해 이를 수신할 수 있다.
한편, 서브 시스템(200)에 발생된 인터럽트는 소프트웨어에 의해 클리어(clear)될 수 있다(S118).
이러한 과정을 통해, 인터페이싱 장치(110)와 인터페이싱 장치(210) 사이에 메시지 또는 데이터 전송을 위한 연결(connection)이 생성될 수 있다.
다음 도 3 및 도 4를 참조하면, 데이터를 전송한다(S200).
먼저 도 2 및 도 7을 참조하여, 인터페이싱 장치(110)로부터 인터페이싱 장치(210)로 전송되는 데이터 신호(DS)의 구성에 대해 설명한다.
도 2 및 도 7을 참조하면, 인터페이싱 장치(110)로부터 인터페이싱 장치(210)로 전송되는 데이터 신호(DS)는 복수의 패이로드(payload) 신호를 포함하고, 각 패이로드 신호는 복수의 패킷(packet) 신호를 포함할 수 있다. 도 7에는 1개의 패이로드 신호가 8개의 패킷 신호(packet 0 ∼ packet 7)를 포함하는 예를 도시하였으나, 실시예들이 이에 제한되는 것은 아니다.
인터페이싱 장치(110)는 각 패이로드 신호에 대응하여 싱크 신호(SS)를 포트(SO)를 통해 인터페이싱 장치(210)에 제공하고, 인터페이싱 장치(210)는 포트(SI)를 통해 싱크 신호(SS)를 수신할 수 있다.
즉, 인터페이싱 장치(110)는 포트(SO)를 통해 인터페이싱 장치(210)에 싱크 신호(SS)를 제공하여 다음 패이로드 신호가 전송될 것임을 인터페이싱 장치(210)에 알려주고, 인터페이싱 장치(210)는 포트(SI)를 통해 싱크 신호(SS)를 수신함으로써 다음 페이로드 신호가 수신될 것임을 알 수 있다.
몇몇 실시예에서, 인터페이싱 장치(110)는 각 패이로드 신호의 마지막 패킷 신호(예를 들어, packet 7)가 포트(DO)를 통해 인터페이싱 장치(210)에 제공되는 동안, 포트(SO)를 통해 싱크 신호(SS)를 인터페이싱 장치(210)에 제공할 수 있다. 다시 말해, 인터페이싱 장치(110)는 포트(DO)를 통해 인터페이싱 장치(210)에 새로운 패이로드 신호를 제공하기 전에 포트(SO)를 통해 싱크 신호(SS)를 인터페이싱 장치(210)에 제공할 수 있다.
인터페이싱 장치(210)로 전송해야할 데이터를 모두 전송하면, 인터페이싱 장치(110)는 마지막 패이로드 신호(예를 들어, 마지막 패이로드 신호의 마지막 패킷 신호)에 대응하여 싱크 신호(SS)를 포트(SO)를 통해 인터페이싱 장치(210)에 제공한다.
이 때 제공되는 싱크 신호(SS)의 신호폭은 새로운 패이로드 신호가 제공될 것임을 알리는 싱크 신호(SS)의 신호폭과 다를 수 있다. 구체적으로, 인터페이싱 장치(110)는 인터페이싱 장치(210)로 전송해야할 데이터를 모두 전송한 경우, 새로운 패이로드 신호가 제공될 것임을 알리는 싱크 신호(SS)의 신호폭보다 큰 신호폭을 갖는 싱크 신호(SS)를 포트(SO)를 통해 인터페이싱 장치(210)에 제공할 수 있다.
한편, 인터페이싱 장치(110)는 포트(FCI)를 통해 수신되는 플로우 컨트롤 신호(FCS)를 모니터링하여 인터페이싱 장치(210)에 싱크 신호(SS)를 제공할 수 있다.
인터페이싱 장치(210)는 인터페이싱 장치(110)로부터 수신된 데이터로 인해, 수신 버퍼(도 2의 186, 188)의 데이터 저장량이 미리 정한 저장량을 초과하는 경우, 포트(FCO)로 출력되는 플로우 컨트롤 신호(FCS)를 통해 이를 인터페이싱 장치(110)에 알릴 수 있다.
따라서, 인터페이싱 장치(110)는 포트(FCI)를 통해 수신되는 플로우 컨트롤 신호(FCS)를 모니터링하여 인터페이싱 장치(210)의 수신 버퍼(도 2의 186, 188)의 데이터 저장량이 미리 정한 저장량을 초과하지 않은 상태에서만 포트(SO)를 통해 싱크 신호(SS)를 인터페이싱 장치(210)에 제공할 수 있다. 이하, 이에 대해 보다 구체적으로 설명한다.
도 2 및 도 8을 참조하면, 포트(DO)를 통해 패이로드 신호의 마지막 패킷 신호가 출력되고 있는 제1 시점(t1)에서, 인터페이스 장치(110)가 포트(FCI)로 수신되는 플로우 컨트롤 신호(FCS)를 모니터링한다. 플로우 컨트롤 신호(FCS)의 신호 레벨이 제2 레벨(H)을 유지하고 있으므로, 인터페이스 장치(210)의 수신 버퍼의 저장량이 미리 정한 저장량을 초과하고 있지 않다고 판단할 수 있다.
이에 따라, 싱크 신호(SS)를 생성하고, 생성된 싱크 신호(SS)를 포트(SO)를 통해 출력한다. 몇몇 실시예에서, 이러한 싱크 신호(SS)의 신호폭은 예를 들어, 클럭 신호(CKS)의 1주기와 동일할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
인터페이싱 장치(110)의 포트(SO)를 통해 출력된 싱크 신호(SS)는 포트(SI)를 통해 인터페이싱 장치(210)에 수신될 수 있다.
이제, 제2 시점(t2)에서, 인터페이싱 장치(110)의 포트(DO)를 통해 새로운 패이로드 신호가 출력될 수 있다. 그리고, 이렇게 출력된 패이로드 신호는 포트(DI)를 통해 인터페이싱 장치(210)에 수신될 수 있다.
이렇게 데이터 전송이 이루어지는 도중, 제3 시점(t3)에서, 인터페이싱 장치(210)의 수신 버퍼가 미리 정한 저장량을 초과할 수 있다. 이 경우, 인터페이싱 장치(210)는 포트(FCO)로 출력되는 플로우 컨트롤 신호(FCS)의 신호 레벨을 제2 레벨(H)에서 제1 레벨(L)로 변경한다. 포트(FCI)를 통해 플로우 컨트롤 신호(FCS)를 수신한 인터페이싱 장치(110)는 인터페이싱 장치(210)의 수신 버퍼에 저장 공간이 부족함을 인지할 수 있다.
새로운 패이로드 신호가 제공될 예정임을 알려야하는 제4 시점(t4)에서, 인터페이스 장치(110)는 포트(FCI)로 수신되는 플로우 컨트롤 신호(FCS)를 모니터링한다. 여전히, 플로우 컨트롤 신호(FCS)의 신호 레벨이 제1 레벨(L)을 유지하고 있으므로, 인터페이싱 장치(110)는 제1 시점(t1)과 달리 싱크 신호(SS)를 생성하지 않는다. 이에 따라, 포트(DO)를 통한 데이터 신호(DS) 전송도 중단된다.
다음, 제5 시점(t5)에서, 인터페이싱 장치(210)의 수신 버퍼의 데이터 저장량이 미리 정한 저장량 이하가 되면, 인터페이싱 장치(210)는 포트(FCO)로 출력되는 플로우 컨트롤 신호(FCS)의 신호 레벨을 제1 레벨(L)에서 제2 레벨(H)로 변경한다. 포트(FCI)를 통해 플로우 컨트롤 신호(FCS)를 수신한 인터페이싱 장치(110)는 인터페이싱 장치(210)의 수신 버퍼의 저장 공간 부족이 해소되었음을 알 수 있다.
다음 제6 시점(t6)에서, 인터페이싱 장치(110)는 예를 들어, 클럭 신호(CKS)의 1주기와 동일한 싱크 신호(SS)를 포트(SO)를 통해 출력한다. 인터페이싱 장치(110)의 포트(SO)를 통해 출력된 싱크 신호(SS)는 포트(SI)를 통해 인터페이싱 장치(210)에 수신될 수 있다. 그리고, 인터페이싱 장치(110)의 포트(DO)를 통해 새로운 패이로드 신호가 출력되고, 이렇게 출력된 패이로드 신호는 포트(DI)를 통해 인터페이싱 장치(210)에 수신될 수 있다.
이러한 과정을 통해, 인터페이싱 장치(110)로부터 인터페이싱 장치(210)에 전송이 필요한 메시지 또는 데이터의 전송이 수행될 수 있다.
다음 도 3을 참조하면, 연결을 종료한다(S300).
도 2, 도 4 및 도 9를 참조하면, 인터페이싱 장치(110)가 인터페이싱 장치(210)에 전송해야할 데이터를 모두 전송한 경우, 인터페이싱 장치(110)는 예를 들어, 클럭 신호(CKS)의 2주기 이상의 신호폭을 갖는 싱크 신호(SS)를 포트(SO)를 통해 출력한다. 그리고, 인터페이싱 장치(110)가 포함된 서브 시스템(도 1의 100)에 인터럽트를 발생시킨다(S302).
서브 시스템(도 1의 100)에서 인터럽트가 발생되면 인터페이싱 장치(110)의 설정 모듈(140)은 인터페이싱 장치(110)의 연결 종료에 따른 전송 파라미터들에 대한 설정을 수행할 수 있다.
한편, 포트(SI)를 통해 예를 들어, 클럭 신호(CKS)의 2주기 이상의 신호폭을 갖는 싱크 신호(SS)를 수신한 인터페이싱 장치(210)는 인터페이싱 장치(210)가 포함된 서브 시스템(도 1의 200)에 인터럽트를 발생시킨다(S304).
서브 시스템(도 2의 200)에서 인터럽트가 발생되면 인터페이싱 장치(210)의 설정 모듈(140)은 인터페이싱 장치(210)의 연결 종료에 따른 전송 파라미터들에 대한 설정을 수행할 수 있다.
그리고, 이제 더 이상 플로우 컨트롤 신호(FCS)가 필요 없으므로, 인터페이싱 장치(210)는 플로우 컨트롤 신호(FCS)의 신호 레벨을 제2 레벨(H)에서 제1 레벨(L)로 변경한다(S306). 그리고, 인터페이싱 장치(110)는 포트(FCI)를 통해 플로우 컨트롤 신호(FCS)를 수신한다.
이제 포트(FCO)와 포트(FCI)는 다음 연결에서 연결 응답 신호(AC)를 전송하고 수신하는데 사용될 수 있다. 또한, 포트(DO)와 포트(DI)는 다음 연결에서 연결 요청 신호(RS)를 전송하고 수신하는데 사용될 수 있다.
서브 시스템(100)에 발생된 인터럽트는 소프트웨어에 의해 클리어되고(S308), 서브 시스템(200)에 발생된 인터럽트는 소프트웨어에 의해 클리어될 수 있다(S310).
이러한 과정을 통해, 인터페이싱 장치(110)와 인터페이싱 장치(210) 사이에 메시지 또는 데이터 전송을 위한 연결이 종료될 수 있다.
이처럼 본 실시예에서는 제1 서브 시스템이 메시지나 데이터를 제2 서브 시스템에 전송하는데 4개의 와이어가 필요하고, 제2 서브 시스템이 메시지나 데이터를 제1 서브 시스템에 전송하는데 4개의 와이어가 필요하다. 즉, 총 8개의 와이어를 사용하여, 두 개의 다른 서브 시스템 사이에서 메시지나 데이터를 주고받을 수 있다.
나아가, 앞서 설명한 것과 같이, 서브 시스템(도 1의 100)과 서브 시스템(도 1의 200)은 인-밴드 인터럽트(in-band interrupt)를 이용하여 통신을 위한 연결을 생성하기 때문에, 서브 시스템간 통신을 위한 매개체(예를 들어, 메일 박스)가 별도로 필요 없다. 즉, 통신을 위한 매개체를 전원 전압이 상시 제공되는 전원 전압 영역에 배치시킬 필요도 없다. 따라서, 전력 소모가 저감되고 신호 혼잡(signal congestion)이 개선될 수 있다.
또한, 본 실시예에 따를 경우, 서브 시스템간 대량의 데이터 전송이 가능하고, 나아가 대량의 데이터 전송 시, 별도의 선입선출 큐(FIFO Que)를 마련할 필요가 없고, 서브 시스템 내부의 기존 저장 매체를 데이터 전송에 사용할 수 있는 장점이 있다. 그리고, 데이터 전송 시 중앙처리장치(CPU)의 로드 없이 DMA(Direct Memory Access) 기능을 사용할 수 있으므로, 통신 속도가 향상될 수 있다.
도 10은 몇몇 실시예에 따른 반도체 장치의 블록도이다.
이하에서는 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 10을 참조하면, 반도체 장치(2)는, 복수의 서브 시스템(600, 700, 800, 900)을 포함할 수 있다.
서브 시스템(600)은 인터페이싱 장치(610)를 포함할 수 있다. 인터페이싱 장치(610)는 전송부(620)와 수신부(630)를 포함할 수 있다. 전송부(620)는 제1 전송부(622), 제2 전송부(624) 및 제3 전송부(626)를 포함하고, 수신부(630)는 제1 수신부(632), 제2 수신부(634) 및 제3 수신부(636)를 포함할 수 있다.
서브 시스템(700)은 인터페이싱 장치(710)를 포함할 수 있다. 인터페이싱 장치(710)는 전송부(720)와 수신부(730)를 포함할 수 있다. 서브 시스템(800)은 인터페이싱 장치(810)를 포함할 수 있다. 인터페이싱 장치(810)는 전송부(820)와 수신부(830)를 포함할 수 있다. 서브 시스템(900)은 인터페이싱 장치(910)를 포함할 수 있다. 인터페이싱 장치(910)는 전송부(920)와 수신부(930)를 포함할 수 있다.
본 실시예에서, 서브 시스템(600)은 서브 시스템들(700, 800, 900)에 메시지 또는 데이터를 브로드캐스팅(broadcasting)할 수 있다.
이를 위해, 서브 시스템(600)의 제1 전송부(622)는 서브 시스템(700)의 수신부(730)와 연결되고, 서브 시스템(600)의 제2 전송부(624)는 서브 시스템(800)의 수신부(830)와 연결되고, 서브 시스템(600)의 제3 전송부(626)는 서브 시스템(900)의 수신부(930)와 연결될 수 있다. 한편, 서브 시스템(600)의 제1 수신부(632)는 서브 시스템(700)의 전송부(720)와 연결되고, 서브 시스템(600)의 제2 수신부(634)는 서브 시스템(800)의 전송부(820)와 연결되고, 서브 시스템(600)의 제3 수신부(636)는 서브 시스템(900)의 전송부(920)와 연결될 수 있다.
이러한 구성에 따라, 서브 시스템(600)은 동일한 메시지 또는 데이터를 서브 시스템들(700, 800, 900)에 동시에 전송할 수 있다. 구체적으로, 서브 시스템(600)은 모든 서브 시스템들(700, 800, 900)과의 연결 생성이 완료된 후, 동일한 메시지 또는 데이터를 서브 시스템들(700, 800, 900)에 동시에 전송할 수 있다.
몇몇 실시예에서, 서브 시스템(600)은 센서 서브 시스템(sensor subsystem) 또는 보이스 트리거 서브 시스템(voice trigger subsystem)을 포함할 수 있고, 서브 시스템들(700, 800, 900)은 각각 셀룰러 서브 시스템(cellular subsystem), 네비게이션 서브 시스템(navigation subsystem), 오디오 서브 시스템(audio subsystem)을 포함할 수 있다. 서브 시스템(600)은 서브 시스템들(700, 800, 900)에 주기적으로 센서 데이터나 보이스 입력 데이터, 또는 오디오 입력 데이터를 주기적으로 브로드캐스팅할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 서브 시스템들(600, 700, 800, 900)의 실시예는 이와 달리 얼마든지 변형될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200, 600, 700, 800, 900: 서브 시스템
110, 210: 인터페이싱 장치
300: 웨이크업 로직

Claims (20)

  1. 외부로 제1 클럭 신호를 전송하는 제1 전송 포트와, 외부로 제1 데이터 신호를 전송하는 제2 전송 포트와, 외부로부터 제1 플로우 컨트롤 신호를 수신하는 제1 수신 포트와, 외부로 제1 싱크 신호를 전송하는 제3 전송 포트를 포함하는 전송부;
    외부로부터 제2 클럭 신호를 수신하는 제2 수신 포트와, 외부로부터 제2 데이터 신호를 수신하는 제3 수신 포트와, 외부로 제2 플로우 컨트롤 신호를 전송하는 제4 전송 포트와, 외부로부터 제2 싱크 신호를 수신하는 제4 수신 포트를 포함하는 수신부; 및
    상기 송신부와 수신부의 동작을 제어하는 제어 모듈을 포함하는 인터페이싱 장치.
  2. 제1항에 있어서,
    상기 제어 모듈은,
    상기 제2 전송 포트를 통해 연결 요청 신호를 외부로 전송하고,
    상기 제1 수신 포트를 통해 상기 연결 요청 신호에 대한 응답인 연결 응답 신호를 수신한 후, 상기 제2 전송 포트를 통해 상기 제1 데이터 신호를 외부로 전송하는 인터페이싱 장치.
  3. 제2항에 있어서,
    상기 제어 모듈은,
    상기 제2 전송 포트를 통해 상기 제1 데이터 신호를 외부로 전송하는 동안, 상기 제1 수신 포트를 통해 수신되는 제1 플로우 컨트롤 신호의 신호 레벨이 변경되면, 상기 제1 데이터 신호를 외부로 전송하는 것을 중단하는 인터페이싱 장치.
  4. 제2항에 있어서,
    상기 제1 데이터 신호는 제1 및 제2 패이로드(payload) 신호를 포함하고,
    상기 제어 모듈은,
    상기 제1 패이로드 신호에 대응하여 상기 제3 전송 포트를 통해 상기 제1 싱크 신호를 외부로 전송하고, 상기 제2 패이로드 신호에 대응하여 상기 제3 전송 포트를 통해 상기 제1 싱크 신호를 외부로 전송하는 인터페이싱 장치.
  5. 제4항에 있어서,
    상기 제어 모듈은,
    상기 제2 전송 포트를 통해 상기 제1 패이로드 신호가 외부로 전송되기 전에 상기 제3 전송 포트를 통해 상기 제1 싱크 신호를 외부로 전송하고,
    상기 제2 전송 포트를 통해 상기 제2 패이로드 신호가 외부로 전송되기 전에 상기 제3 전송 포트를 통해 상기 제1 싱크 신호를 외부로 전송하는 인터페이싱 장치.
  6. 제4항에 있어서,
    상기 제1 싱크 신호는,
    제1 신호폭을 갖는 제3 싱크 신호와,
    상기 제1 신호폭과 다른 제2 신호폭을 갖는 제4 싱크 신호를 포함하고,
    상기 제어 모듈은,
    상기 제1 및 제2 패이로드 신호에 대응하여 상기 제3 전송 포트를 통해 상기 제3 싱크 신호를 외부로 전송하고,
    상기 제1 데이터 신호의 전송이 완료되었음에 대응하여 상기 제3 전송 포트를 통해 상기 제4 싱크 신호를 외부로 전송하는 인터페이싱 장치.
  7. 제6항에 있어서,
    상기 제2 신호폭은 상기 제1 신호폭 보다 큰 인터페이싱 장치.
  8. 제2항에 있어서,
    상기 제어 모듈은,
    상기 제3 수신 포트를 통해 연결 요청 신호를 외부로부터 수신하고,
    상기 연결 요청 신호에 대한 응답으로 상기 제4 전송 포트를 통해 연결 응답 신호를 외부로 전송하는 인터페이싱 장치.
  9. 제1항에 있어서,
    상기 제어 모듈은,
    상기 제3 수신 포트를 통해 연결 요청 신호를 외부로부터 수신하고,
    상기 연결 요청 신호에 응답하여, 인터럽트를 발생시키고,
    상기 연결 요청 신호에 대한 응답으로 상기 제4 전송 포트를 통해 연결 응답 신호를 외부로 전송하는 인터페이싱 장치.
  10. 제9항에 있어서,
    상기 제어 모듈은,
    상기 제3 수신 포트를 통해 상기 제2 데이터 신호를 외부로부터 수신하는 동안, 수신 버퍼에 미리 정한 저장량 이상의 데이터가 저장되면 상기 제4 전송 포트를 통해 전송하는 상기 제2 플로우 컨트롤 신호의 신호 레벨을 변경하는 인터페이싱 장치.
  11. 제1항에 있어서,
    상기 제2 싱크 신호는,
    제1 신호폭을 갖는 제3 싱크 신호와,
    상기 제1 신호폭보다 큰 제2 신호폭을 갖는 제4 싱크 신호를 포함하고,
    상기 제어 모듈은,
    상기 제4 수신 포트를 통해 상기 제3 및 제4 싱크 신호를 외부로부터 수신하고,
    상기 제3 싱크 신호에 응답하여, 인터럽트를 발생시키지 않고,
    상기 제4 싱크 신호에 응답하여, 인터럽트를 발생시키는 인터페이싱 장치.
  12. 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치로, 상기 제1 내지 제3 포트를 이용하여 연결을 생성하고(establishing connection), 상기 제1 내지 제4 포트를 이용하여 데이터를 전송하는 제1 인터페이싱 장치를 포함하는 제1 서브 시스템; 및
    제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치로, 상기 제5 내지 제7 포트를 이용하여 상기 제1 인터페이싱 장치의 제1 내지 제3 포트와 통신하여 상기 제1 인터페이싱 장치와의 연결을 생성하고, 상기 제5 내지 제8 포트를 이용하여 상기 제1 인터페이싱 장치의 제1 내지 제4 포트와 통신하여 상기 제1 인터페이싱 장치로부터 데이터를 수신하는 제2 인터페이싱 장치를 포함하는 제2 서브 시스템을 포함하는 반도체 장치.
  13. 제12항에 있어서,
    전원 전압이 상시 제공되는 전원 전압 영역;
    상기 전원 전압이 상시 제공되지 않는 동작 영역; 및
    상기 전원 전압 영역에 배치된 웨이크업 로직을 더 포함하고,
    상기 웨이크업 로직은 상기 제1 서브 시스템으로부터 신호를 제공받아 상기 제2 서브 시스템에 전원을 공급하는 반도체 장치.
  14. 제13항에 있어서,
    상기 제1 인터페이싱 장치는 상기 제2 포트를 통해 연결 요청 신호를 상기 웨이크업 로직과 상기 제6 포트에 전송하고,
    상기 웨이크업 로직은 상기 연결 요청 신호에 응답하여, 상기 제2 서브 시스템에 전원을 공급하는 반도체 장치.
  15. 제12항에 있어서,
    상기 제1 인터페이싱 장치는,
    상기 제1 포트를 통해 클럭 신호를 상기 제5 포트에 전송하고,
    상기 제2 포트를 통해 연결 요청 신호를 상기 제6 포트에 전송하고,
    상기 제2 인터페이싱 장치는,
    상기 제7 포트를 통해 연결 응답 신호를 상기 제3 포트에 전송하는 반도체 장치.
  16. 제15항에 있어서,
    상기 제1 인터페이싱 장치는, 상기 제2연결이 생성된 후, 상기 제2 포트를 통해 상기 데이터를 상기 제6 포트에 전송하는 반도체 장치.
  17. 제15항에 있어서,
    상기 제2 인터페이싱 장치는 상기 제6 포트를 통해 수신된 상기 연결 요청 신호에 응답하여, 상기 제1 인터페이싱 장치와의 연결을 생성하기 위한 인터럽트를 발생시키는 반도체 장치.
  18. 제17항에 있어서,
    상기 연결 응답 신호는 상기 인터럽트에 의해 생성되고, 상기 제2 인터페이싱 장치는 상기 제7 포트를 통해 연결 응답 신호를 상기 제3 포트에 전송하는 반도체 장치.
  19. 제15항에 있어서,
    상기 제1 인터페이싱 장치는, 상기 제3 포트를 통해 수신된 연결 응답 신호에 응답하여, 상기 연결 요청 신호의 신호 레벨을 변경하는 반도체 장치.
  20. 제1 내지 제4 포트를 포함하는 제1 인터페이싱 장치와 제5 내지 제8 포트를 포함하는 제2 인터페이싱 장치를 제공하고,
    상기 제1 포트로부터 상기 제5 포트에 클럭 신호를 제공하고,
    상기 제2 포트로부터 상기 제6 포트에 연결 요청 신호를 제공하고,
    상기 연결 요청 신호에 응답하여, 상기 제2 인터페이싱 장치가 포함된 제2 서브 시스템에 제1 인터럽트를 발생시키고,
    상기 제1 인터럽트에 의해, 상기 제7 포트로부터 상기 제3 포트에 연결 응답 신호를 제공하여, 상기 제1 인터페이싱 장치와 상기 제2 인터페이싱 장치 사이의 연결을 생성하는 것을 포함하는 반도체 장치의 통신 방법.
KR1020190128193A 2019-10-16 2019-10-16 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법 KR20210045009A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190128193A KR20210045009A (ko) 2019-10-16 2019-10-16 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법
US16/881,318 US11233514B2 (en) 2019-10-16 2020-05-22 Semiconductor device including subsystem interfaces and communications method thereof
DE102020116585.4A DE102020116585A1 (de) 2019-10-16 2020-06-24 Halbleitervorrichtung mit subsystemschnittstellen und kommunikationsverfahren davon
CN202011102163.2A CN112667533B (zh) 2019-10-16 2020-10-15 包括子系统接口的半导体设备及其通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190128193A KR20210045009A (ko) 2019-10-16 2019-10-16 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법

Publications (1)

Publication Number Publication Date
KR20210045009A true KR20210045009A (ko) 2021-04-26

Family

ID=75268771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190128193A KR20210045009A (ko) 2019-10-16 2019-10-16 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법

Country Status (4)

Country Link
US (1) US11233514B2 (ko)
KR (1) KR20210045009A (ko)
CN (1) CN112667533B (ko)
DE (1) DE102020116585A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060047754A1 (en) 2002-11-15 2006-03-02 Infineon Technologies Ag Mailbox interface between processors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384838B2 (ja) * 1992-06-29 2003-03-10 シャープ株式会社 インターフェース装置
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
JPH10150475A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp データ転送装置
US6925512B2 (en) 2001-10-15 2005-08-02 Intel Corporation Communication between two embedded processors
ATE517500T1 (de) 2003-06-02 2011-08-15 Qualcomm Inc Erzeugung und umsetzung eines signalprotokolls und schnittstelle für höhere datenraten
US7702945B2 (en) * 2004-09-16 2010-04-20 Nec Corporation Semiconductor device and communication control method
US7430624B2 (en) 2005-10-04 2008-09-30 International Business Machines Corporation High speed on-chip serial link apparatus and method
US8559576B2 (en) * 2008-06-30 2013-10-15 Oracle America, Inc. Adaptive synchronization circuit
WO2010080172A1 (en) * 2009-01-12 2010-07-15 Rambus Inc. Clock-forwarding low-power signaling system
EP2466478B1 (en) * 2010-12-20 2013-11-27 STMicroelectronics (Grenoble 2) SAS Communication system, and corresponding integrated circuit and method
US9515204B2 (en) * 2012-08-07 2016-12-06 Rambus Inc. Synchronous wired-or ACK status for memory with variable write latency
US9100315B2 (en) * 2012-09-04 2015-08-04 Granite Mountain Technologies Source asynchronous signaling
US9692672B2 (en) * 2014-01-23 2017-06-27 Stmicroelectronics S.R.L. Communication system, and corresponding integrated circuit and method
US9489009B2 (en) * 2014-02-20 2016-11-08 Samsung Electronics Co., Ltd. System on chip, bus interface and method of operating the same
US20150362980A1 (en) 2014-06-16 2015-12-17 Apple Inc. Always-On Processor as a Coprocessor
WO2016057567A1 (en) * 2014-10-06 2016-04-14 Cornell University Methods and systems for synchronization between multiple clock domains
US9755821B2 (en) 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
KR102384347B1 (ko) * 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
GB2539443B (en) * 2015-06-16 2020-02-12 Advanced Risc Mach Ltd A transmitter, a receiver, a data transfer system and a method of data transfer
US10120815B2 (en) * 2015-06-18 2018-11-06 Microchip Technology Incorporated Configurable mailbox data buffer apparatus
US9858234B2 (en) * 2015-07-17 2018-01-02 Parade Technologies, Ltd. System transparent retimer
US10296065B2 (en) * 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Clock management using full handshaking
US20170222684A1 (en) * 2016-02-01 2017-08-03 Qualcomm Incorporated Unidirectional clock signaling in a high-speed serial link
US10503674B2 (en) * 2016-02-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device
EP3343386B1 (en) * 2016-12-30 2020-02-05 GN Audio A/S Apparatus with inter-communicating processors
KR20180085605A (ko) * 2017-01-19 2018-07-27 삼성전자주식회사 핸드쉐이크를 이용하여 메모리의 전력을 조절하는 시스템 온 칩 및 이의 동작 방법
US10719469B2 (en) 2017-02-28 2020-07-21 Intel Corporation Inband messaging method for integrated type-C universal serial bus detection using enhanced serial peripheral interconnect
US20200233829A1 (en) * 2019-01-22 2020-07-23 Qualcomm Incorporated Multi-lane system power management interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060047754A1 (en) 2002-11-15 2006-03-02 Infineon Technologies Ag Mailbox interface between processors

Also Published As

Publication number Publication date
CN112667533B (zh) 2024-05-28
DE102020116585A1 (de) 2021-04-22
US11233514B2 (en) 2022-01-25
CN112667533A (zh) 2021-04-16
US20210119631A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US7565467B2 (en) USB hub, USB-compliant apparatus, and communication system
US9479279B2 (en) Multiple protocol tunneling using time division operations
US10467154B2 (en) Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus
US20060187905A1 (en) Communication method, communication system, and bridge device
US11188486B2 (en) Master chip, slave chip, and inter-chip DMA transmission system
CN102841869B (zh) 一种基于fpga的多通道i2c控制器
US8332682B2 (en) Interface control device
EP4002137B1 (en) Secure digital (sd) direct command for improving throughput with a reduced memory footprint
TWI717373B (zh) 用於通用序列匯流排2.0頻寬保留之方法及系統
CN101145079A (zh) 数据传输控制系统、电子设备及程序
KR20170100036A (ko) 통신 장치, 통신 방법 및 기록 매체에 저장된 프로그램
KR101238917B1 (ko) 이더넷 장치 및 그의 전송률 조절 방법
KR20040106665A (ko) 송수신 흐름에 따라 공유 버퍼 메모리의 할당량을제어하는 송수신 네트워크 제어기 및 그 방법
KR20080074545A (ko) 버스 시스템 및 그 제어 방법
KR20210045009A (ko) 인터페이싱 장치, 인터페이싱 장치를 포함하는 반도체 장치 및 반도체 장치의 통신 방법
EP1506487B1 (en) Dma controller system including real-time data communication features
US20150131497A1 (en) Combined flow and low-power state control using same lines between interfaces
US20030023776A1 (en) Method for enabling a communication between processes, processing system, integrated chip and module for such a chip
CN106095714A (zh) Usb数据传输的存储装置及电子设备
KR100460994B1 (ko) 직접 메모리 액세스 기능을 구비한 광대역 입출력 장치 및그 방법
KR100688477B1 (ko) Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법
CN110995613A (zh) 一种消除EtherCAT通讯周期抖动的系统及方法
TW202320526A (zh) 電力感知之輸入／輸出緩衝區分配技術
KR100219231B1 (ko) 데이터 분산 처리 시스템
KR20090131008A (ko) Ｕｓｂ디바이스 내의 엔드 포인트 메모리 효율 증대법

Legal Events

Date Code Title Description
A201 Request for examination