KR20210026103A - 저장 장치 및 그 동작 방법 - Google Patents
저장 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR20210026103A KR20210026103A KR1020190106404A KR20190106404A KR20210026103A KR 20210026103 A KR20210026103 A KR 20210026103A KR 1020190106404 A KR1020190106404 A KR 1020190106404A KR 20190106404 A KR20190106404 A KR 20190106404A KR 20210026103 A KR20210026103 A KR 20210026103A
- Authority
- KR
- South Korea
- Prior art keywords
- transmission delay
- delay time
- response transmission
- write
- write buffer
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title 1
- 230000004044 response Effects 0.000 claims abstract description 260
- 239000000872 buffer Substances 0.000 claims abstract description 195
- 230000005540 biological transmission Effects 0.000 claims abstract description 183
- 230000015654 memory Effects 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims description 37
- 230000001960 triggered effect Effects 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
본 발명의 실시 예에 따른 저장 장치는 불휘발성 메모리; 호스트로부터 수신된 라이트 요청에 따라 상기 불휘발성 메모리의 라이트 동작을 제어하고 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하는 컨트롤러; 및 상기 라이트 요청과 함께 수신된 라이트 데이터를 저장하는 라이트 버퍼를 포함한다. 상기 컨트롤러는, 상기 라이트 버퍼의 가용 크기, 미리 결정된 최소 응답 전송 지연 시간 및 미리 결정된 최대 응답 전송 지연 시간에 근거하여 응답 전송 지연 시간을 설정하고, 설정된 응답 전송 지연 시간이 경과된 후 상기 호스트로 상기 라이트 요청에 대한 상기 응답을 전송한다. 상기 응답 전송 지연 시간은 상기 라이트 버퍼의 가용 크기가 가변됨에 따라 상기 최소 응답 전송 지연 시간부터 상기 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 조절된다.
Description
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 저장 장치 및 그 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 호스트로의 응답 전송 지연을 동적으로 조절할 수 있는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는 불휘발성 메모리; 호스트로부터 수신된 라이트 요청에 따라 상기 불휘발성 메모리의 라이트 동작을 제어하고 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하는 컨트롤러; 및 상기 라이트 요청과 함께 수신된 라이트 데이터를 저장하는 라이트 버퍼를 포함한다. 상기 컨트롤러는, 상기 라이트 버퍼의 가용 크기, 미리 결정된 최소 응답 전송 지연 시간 및 미리 결정된 최대 응답 전송 지연 시간에 근거하여 응답 전송 지연 시간을 설정하고, 설정된 응답 전송 지연 시간이 경과된 후 상기 호스트로 상기 라이트 요청에 대한 응답을 전송한다. 상기 응답 전송 지연 시간은 상기 라이트 버퍼의 가용 크기가 가변됨에 따라 상기 최소 응답 전송 지연 시간부터 상기 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 조절된다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은 컨트롤러가, 호스트로부터 라이트 요청 및 라이트 데이터를 수신하는 단계; 상기 컨트롤러가, 라이트 버퍼의 가용 크기를 포함하는 버퍼 사용 정보를 상기 라이트 버퍼로부터 획득하는 단계; 상기 컨트롤러가, 상기 라이트 버퍼의 가용 크기, 미리 결정된 최소 응답 전송 지연 시간 및 미리 결정된 최대 응답 전송 지연 시간을 이용하여 응답 전송 지연 시간을 설정하는 단계; 및 설정된 응답 전송 지연 시간이 경과된 후 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하는 단계를 포함한다. 상기 응답 전송 지연 시간은 상기 라이트 버퍼의 가용 크기가 가변됨에 따라 상기 최소 응답 전송 지연 시간부터 상기 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 조절된다.
본 실시 예에 따르면, 버퍼 가용 개수에 따라 미리 결정된 최소 응답 전송 지연 시간부터 최대 응답 전송 지연 시간까지의 범위 내에서 응답 전송 지연 시간을 동적으로 조절할 수 있으므로, 특정 시점에 응답 전송 지연 시간이 크게 증가하는 문제를 방지할 수 있다. 그 결과, 호스트의 관점에서 응답 전송 지연 시간의 편차가 감소하므로, 호스트는 저장 장치가 일정한 수준의 성능을 유지하는 것으로 판단할 수 있다.
또한, 본 실시 예에 따르면, 응답 전송 지연 시간을 동적으로 조절함에 따라 버퍼 공간의 부족에 따른 호스트 동작의 펜딩을 방지할 수 있다. 이에 따라, 저장 장치의 성능 저하를 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 나타낸 도면이다.
도 2 및 도 3은 본 발명의 실시 예들에 따른 저장 장치의 컨트롤러를 나타낸 도면들이다.
도 4는 도 1의 버퍼 메모리를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 응답 지연기의 동작을 나타낸 도면이다.
도 6은 도 5의 응답 지연기의 구성을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간을 결정하는 과정을 나타낸 순서도이다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 동작 방법을 나타낸 순서도이다.
도 9는 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따른 응답 전송 지연 시간을 나타낸 그래프이다.
도 10은 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따라 결정된 실제 응답 전송 지연 시간을 나타낸 그래프이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 도 11의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 15는 본 발명의 실시 예에 따른 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
도 2 및 도 3은 본 발명의 실시 예들에 따른 저장 장치의 컨트롤러를 나타낸 도면들이다.
도 4는 도 1의 버퍼 메모리를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 응답 지연기의 동작을 나타낸 도면이다.
도 6은 도 5의 응답 지연기의 구성을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간을 결정하는 과정을 나타낸 순서도이다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 동작 방법을 나타낸 순서도이다.
도 9는 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따른 응답 전송 지연 시간을 나타낸 그래프이다.
도 10은 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따라 결정된 실제 응답 전송 지연 시간을 나타낸 그래프이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 12는 도 11의 컨트롤러의 구성을 예시적으로 나타낸 도면이다.
도 13은 본 발명의 실시 예에 따른 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다.
도 15는 본 발명의 실시 예에 따른 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 저장 장치(10)의 구성을 예시적으로 나타낸 도면이다.
도 1을 참조하면, 본 실시 예에 따른 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(20)에 의해서 액세스되는 데이터를 저장할 수 있다. 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
저장 장치(10)는 호스트(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다. 예를 들어, 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-e(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
저장 장치(10)는 불휘발성 메모리(100), 컨트롤러(200) 및 버퍼 메모리(300)를 포함할 수 있다.
불휘발성 메모리(100)는 저장 장치(10)의 데이터 저장 매체로서 동작할 수 있다. 불휘발성 메모리(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리들 중 어느 하나로 구성될 수 있다.
도 1에서는 불휘발성 메모리(100)를 하나의 블록으로 도시하였으나, 불휘발성 메모리(100)는 복수의 메모리 칩들(또는 다이들)을 포함할 수 있다. 본 실시 예는 복수의 메모리 칩들로 구성된 불휘발성 메모리(100)를 포함하는 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들 각각에 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi-level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이(110)는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 호스트(20)로부터 수신된 요청(REQ)을 처리할 수 있다. 컨트롤러(200)는 호스트(20)로부터 수신된 요청(REQ)에 응답하여 불휘발성 메모리(100)의 동작을 제어하기 위한 제어 신호들을 생성하고, 생성된 제어 신호들을 불휘발성 메모리(100)로 제공할 수 있다.
컨트롤러(200)는 호스트(20)로부터 수신된 요청(REQ)에 대응하는 응답(RES)을 호스트(20)로 전송할 수 있다. 호스트(20)는 저장 장치(10)로부터 응답(RES)이 수신된 후에 다음 순서의 요청(REQ)을 저장 장치(10)로 전송할 수 있다. 또한, 컨트롤러(200)는 호스트(20)로부터 수신된 데이터(DATA)를 버퍼 메모리(300)에 저장할 수 있다. 또한, 컨트롤러(200)는 호스트(20)로 제공될 데이터(DATA)를 버퍼 메모리(300)에 저장할 수 있다.
버퍼 메모리(300)는 호스트(20)로부터 불휘발성 메모리(100)로 전송될 데이터(DATA)를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리(300)는 불휘발성 메모리(100)로부터 독출되어 호스트(20)로 전송될 데이터(DATA)를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리(300)는 맵 데이터를 저장하도록 구성될 수 있다. 버퍼 메모리(300)는 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM) 및 정적 랜덤 액세스 메모리(static random access memory, SRAM)과 같은 랜덤 액세스 메모리를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 2 및 도 3은 본 발명의 실시 예에 따른 컨트롤러(200)를 나타낸 도면들이다.
도 2를 참조하면, 컨트롤러(200)는 프로세서(210), 응답 지연기(220), 호스트 인터페이스(230) 및 메모리 인터페이스(240)를 포함할 수 있다.
프로세서(210)는 컨트롤러(200)의 제반 동작을 제어할 수 있다. 프로세서(210)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)를 포함할 수 있다. 프로세서(210)는 호스트(20)로부터 전송된 요청(REQ)을 처리할 수 있다. 프로세서(210)는 호스트(20)로부터 수신된 요청(REQ)을 처리하기 위하여 내부 메모리(도시되지 않음)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 실행시키고, 내부의 기능 블록들 및 불휘발성 메모리(100)를 제어할 수 있다.
응답 지연기(220)는 실시간으로 버퍼 메모리(300)를 모니터링하여 버퍼 메모리(300)의 가용 개수를 확인하고, 버퍼 메모리(300)의 가용 개수에 따라 호스트(20)로부터 수신된 요청(REQ)에 대응하는 응답(RES)의 출력을 지연시킬 수 있다. 응답 지연기(220)의 구체적인 동작 및 구성에 대해서는 도 5 및 도 6을 참조하여 설명할 것이다.
호스트 인터페이스(230)는 호스트(20)와 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(230)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-e(PCI express)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트와 통신할 수 있다.
메모리 인터페이스(240)는 프로세서(210)의 제어에 따라서 불휘발성 메모리(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러 또는 플래시 컨트롤 탑(flash control top, FCT) 등으로 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터를 불휘발성 메모리(100)로 제공하거나 또는, 불휘발성 메모리(100)로부터 데이터를 제공받을 수 있다. 메모리 인터페이스(240)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
도 3을 참조하면, 컨트롤러(200)는 내부 메모리(250)를 더 포함하고, 내부 메모리(250)는 응답 지연기(220)를 저장할 수 있다. 예를 들어, 도 2에 도시된 응답 지연기(220)는 하드웨어로 구현된 것일 수 있다. 또한, 도 3에 도시된 응답 지연기(220)는 소프트웨어로 구현된 것일 수 있다. 즉, 도 3의 응답 지연기(220)는 버퍼 메모리(300)를 모니터링하고, 버퍼 메모리(300)의 가용 개수에 따라 호스트(20)로부터 수신된 요청(REQ)에 대응하는 응답(RES)의 출력을 지연시키도록 구성된 소스 코드들의 집합일 수 있다. 즉, 본 실시 예에서, 응답 지연기(220)는 하드웨어로 구현되거나, 소프트웨어로 구현되거나, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다.
내부 메모리(250)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리를 포함할 수 있다. 전술한 바와 같이, 내부 메모리(250)는 프로세서(210)에 의해서 실행되는 소프트웨어(또는 펌웨어)를 저장할 수 있다. 또한, 내부 메모리(250)는 소프트웨어의 실행에 필요한 데이터 예컨대, 메타 데이터를 저장할 수 있다. 즉, 내부 메모리(250)는 프로세서(210)의 동작 메모리(working memory)로서 동작할 수 있다.
불휘발성 메모리(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(210)는 불휘발성 메모리(100)의 고유 동작을 제어하고, 호스트(20)에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 실행시킬 수 있다. 이러한 플래시 변환 계층(FTL)의 실행을 통해서, 호스트(20)는 저장 장치(10)를 하드 디스크와 같은 일반적인 스토리지로 인식하고 사용할 수 있다. 내부 메모리(250)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 실행에 필요한 메타 데이터로 구성될 수 있다. 플래시 변환 계층(FTL)은 리드 모듈, 라이트(또는 프로그램) 모듈, 맵 모듈, 전원 관리 모듈, 웨어-레벨링 모듈, 배드 블럭 관리 모듈 및 가비지 컬렉션 모듈 등을 포함할 수 있으나, 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 국한되지 않는다. 도 3의 응답 지연기(220)는 응답 지연 모듈로 불릴 수 있다.
도 1 내지 도 3에서는 버퍼 메모리(300)가 컨트롤러(200) 외부에 배치된 것을 예를 들어 도시하였으나, 특별히 이에 한정되는 것은 아니며, 버퍼 메모리(300)는 컨트롤러(200) 내부에 배치될 수도 있다.
도 4는 버퍼 메모리(300)를 나타낸 도면이다.
도 4를 참조하면, 버퍼 메모리(300)는 맵 버퍼(310), 리드 버퍼(320) 및 라이트 버퍼(330) 등을 포함할 수 있다.
맵 버퍼(310)는 맵 데이터를 저장할 수 있다. 맵 데이터는 논리 어드레스와 논리 어드레스에 맵핑된 물리 어드레스를 포함하는 복수의 L2P(logical address to physical address) 엔트리들을 포함할 수 있다. 맵 데이터는 불휘발성 메모리(100)의 특정 영역(예컨대, 시스템 데이터 영역)에 저장될 수 있고, 저장 장치(10)가 파워-온 되면, 불휘발성 메모리(100)의 특정 영역으로부터 독출되어 맵 버퍼(310)에 저장될 수 있다. 맵 버퍼(310)에 저장된 맵 데이터는 프로세서(210)에 의해 실행된 맵 모듈에 의해 업데이트될 수 있다. 또한, 호스트(20)로부터 리드 요청 및 리드 논리 어드레스가 수신되면, 프로세서(210)는 맵 버퍼(310)에 저장된 맵 데이터에 근거하여 리드 논리 어드레스를 대응하는 물리 어드레스로 변환하고, 변환된 물리 어드레스를 리드 커맨드와 함께 메모리 인터페이스(240)를 통해 불휘발성 메모리(100)에 제공할 수 있다.
리드 버퍼(320)는 불휘발성 메모리(100)로부터 독출된 리드 데이터를 저장할 수 있다. 프로세서(210)는 리드 버퍼(320)에 저장된 리드 데이터를 호스트 인터페이스(230)를 통해 호스트(20)로 전송할 수 있다.
라이트 버퍼(330)는 호스트(20)로부터 라이트 요청과 함께 수신된 라이트 데이터를 저장할 수 있다. 프로세서(210)는 라이트 버퍼(330)에 저장된 라이트 데이터를 라이트 커맨드와 함께 메모리 인터페이스(240)를 통해 불휘발성 메모리(100)에 제공할 수 있다.
버퍼 메모리(300)는 호스트(20)와 컨트롤러(200) 사이의 데이터 전송 속도와 불휘발성 메모리(100)의 동작 속도(예컨대, 리드 동작 속도 및 라이트 동작 속도)가 상이함에 따라, 데이터 흐름에 대한 완충 역할을 하기 위해 사용될 수 있다. 즉, 호스트(20)와 컨트롤러(200) 사이의 데이터 전송 속도가 불휘발성 메모리(100)의 동작 속도보다 상대적으로 빠르기 때문에, 호스트(20)로부터 연속된 라이트 요청과 라이트 데이터가 수신되면, 불휘발성 메모리(100)는 이를 실시간으로 처리할 수 없다. 이에 따라, 불휘발성 메모리(100)의 동작 완료 여부에 관계 없이 호스트(20)로부터 연속적으로 수신되는 라이트 데이터가 불휘발성 메모리(100)에 저장될 때까지 임시로 저장하기 위해 버퍼 메모리(300), 구체적으로, 라이트 버퍼(330)를 사용한다.
컨트롤러(200)는 호스트(20)로부터 라이트 요청 및 라이트 데이터가 수신되면, 라이트 데이터를 버퍼 메모리(300)의 라이트 버퍼(330)에 저장하고, 저장이 완료되는 즉시 호스트(20)로 라이트 요청에 대한 응답을 전송한다. 호스트(20)는 라이트 요청 및 라이트 데이터를 컨트롤러(200)로 전송한 후, 컨트롤러(200)로부터 응답이 수신될 때까지 대기한다.
호스트(20)는 후속하는 라이트 요청 및 라이트 데이터를 컨트롤러(200)로 전송해야 하는 상황이더라도, 컨트롤러(200)로부터 응답이 수신되지 않으면 후속하는 라이트 요청 및 라이트 데이터를 컨트롤러(200)로 전송하지 않으며, 컨트롤러(200)로부터 응답이 수신된 후 후속 라이트 요청 및 라이트 데이터를 컨트롤러(200)로 전송한다. 라이트 버퍼(330)에 저장된 라이트 데이터는 불휘발성 메모리(100)에 저장된 후 라이트 버퍼(33)에서 삭제될 수 있다. 전술한 바와 같이, 불휘발성 메모리(100)의 동작 속도가 상대적으로 느림에 따라, 라이트 버퍼(330)에 저장된 라이트 데이터가 불휘발성 메모리(100)에 저장되는 속도보다 라이트 버퍼(330)에 후속하는 라이트 데이터가 저장되는 속도가 빠를 수 있다. 이에 따라, 라이트 버퍼(330)에 라이트 데이터가 가득 차게 되어 라이트 버퍼(330)에 빈 공간이 없는 경우가 발생할 수 있다.
컨트롤러(200)는 라이트 버퍼(330)이 빈 공간이 없으면, 호스트(20)로부터 라이트 데이터를 수신하더라도 라이트 버퍼(330)에 저장할 수 없다. 따라서, 라이트 버퍼(330)에 빈 공간이 없는 경우, 컨트롤러(200)는 호스트(20)로부터 가장 마지막으로 수신된 라이트 요청에 대한 응답을 호스트(20)로 전송하지 않는다. 이에 따라, 호스트(20)는 더 이상 컨트롤러(200)로 라이트 요청 및 라이트 데이터를 전송하지 않고 대기할 것이다.
이후, 라이트 버퍼(300)에 빈 공간이 발생하면, 컨트롤러(200)는 가장 마지막으로 수신된 라이트 요청에 대한 응답을 호스트(20)로 전송하고, 응답을 수신한 호스트(20)는 후속 라이트 요청 및 라이트 데이터를 컨트롤러(200)로 전송할 수 있다.
이와 같이, 라이트 버퍼(330)가 가득 차는 경우, 호스트(20)와 컨트롤러(200) 사이의 라이트 응답 전송 지연 시간(write latency)이 크게 증가하게 된다. 즉, 라이트 버퍼(330)가 가득 차기 전까지는 라이트 버퍼(330)에 라이트 데이터가 저장되는 즉시 호스트(20)로 전송되던 응답이 라이트 버퍼(330)가 가득 차는 순간, 매우 긴 시간이 경과된 후 호스트(20)로 전송되는 것이다. 본 발명에서, 라이트 응답 전송 지연 시간(이후, ‘응답 전송 지연 시간’이라 함)은 호스트(20)가 컨트롤러(200)로 라이트 요청을 전달한 시점부터 호스트(20)가 컨트롤러(200)로부터 해당 라이트 요청에 대응하는 응답을 수신한 시점까지의 시간 간격을 의미할 수 있다.
라이트 버퍼(330)가 한 번 가득 차게 되면, 이후에는 짧은 시간 내에 가득 차는 경우가 빈번히 발생할 가능성이 있으므로, 컨트롤러(200)가 호스트(20)로 긴 시간 동안 응답을 전송하지 못하는 상황이 반복적으로 발생할 수 있다. 이에 따라, 호스트(20)와 컨트롤러(200) 사이의 응답 전송 지연 시간의 편차가 크게 나타날 수 있고, 이는 저장 장치(10)의 동작 성능을 하락시키는 요인이 된다.
따라서, 본 발명의 실시 예에 따른 컨트롤러(200)는, 버퍼 메모리(300)의 라이트 버퍼(330)를 실시간으로 모니터링하여 라이트 버퍼(330)의 가용 개수를 획득하고, 라이트 버퍼(330)의 가용 개수에 따라 응답 전송 지연 시간을 실시간으로 조절할 수 있다. 가용 개수는 라이트 버퍼(330)에서 비어 있는 버퍼의 개수를 나타낼 수 있다. 본 발명에서, 가용 개수는 가용 크기와 동일한 의미로 사용될 수 있다. 라이트 버퍼(330)의 가용 개수에 따라 실시간으로 응답 전송 지연 시간을 조절하는 구성 및 동작에 대해서는 도 5 내지 도 10을 참조하여 설명할 것이다.
도 5는 본 발명의 실시 예에 따른 응답 지연기(220)의 동작을 나타낸 도면이다. 도 5에서는, 본 발명의 실시 예에 따른 응답 지연기(220)의 동작을 설명하기 위한 구성 요소들만이 도시되어 있다. 본 발명의 특징을 명확히 하기 위해, 컨트롤러(200)의 구성 요소들 중 응답 지연기(220)의 동작과 관련성이 적은 구성 요소들에 대한 도시 및 설명은 생략한다.
도 5를 참조하면, 호스트 인터페이스(230)는 호스트(20)(도 1 참조)로부터 라이트 요청(WREQ) 및 라이트 데이터(WDATA)를 수신할 수 있다(①). 호스트 인터페이스(230)는 라이트 데이터(WDATA)를 라이트 버퍼(330)로 전송할 수 있다(②). 또한, 호스트 인터페이스(230)는 라이트 요청(WREQ)을 응답 지연기(220)로 전송할 수 있다(②).
라이트 버퍼(330)는 호스트 인터페이스(230)로부터 수신된 라이트 데이터(WDATA)를 저장할 수 있다. 라이트 데이터(WDATA)가 라이트 버퍼(330)에 저장됨에 따라, 응답 지연기(220)는 응답(WRES)을 생성하여 호스트 인터페이스(230)로 전송할 수 있다(③). 호스트 인터페이스(230)는 응답 지연기(220)로부터 수신된 응답(WRES)을 호스트(20)로 전송할 수 있다(④).
한편, 응답 지연기(220)는 버퍼 사용 정보를 요청하는 커맨드(CMD_BUI)를 라이트 버퍼(330)로 전송할 수 있다(⑤). 라이트 버퍼(330)는 수신된 커맨드(CMD_BUI)에 응답하여 버퍼 사용 정보(BUI)를 응답 지연기(220)로 제공할 수 있다(⑥). 버퍼 사용 정보는 라이트 버퍼(330)의 가용 개수(또는 가용 크기)에 관한 정보를 포함할 수 있다. 응답 지연기(220)는 라이트 버퍼(330)의 가용 개수에 따라 응답(WRES)을 호스트 인터페이스(230)로 전송하기까지의 응답 전송 지연 시간을 설정하고, 설정된 응답 전송 지연 시간이 경과된 후 응답(WRES)을 호스트 인터페이스(230)로 전송할 수 있다.
이를 위해, 응답 지연기(220)는 타이머(도시되지 않음)를 포함할 수 있다. 예를 들어, 응답 지연기(220)는 타이머를 이용하여 라이트 요청(WREQ)이 수신된 시점을 체크하고, 타이머를 이용하여 라이트 요청(WREQ)이 수신된 시점으로부터 설정된 응답 전송 지연 시간만큼의 시간이 경과된 것을 체크한 후 응답(WRES)을 호스트 인터페이스(230)로 전송할 수 있다. 응답 지연기(220)의 구체적인 구성 및 동작에 대해서는 도 6을 참조하여 설명한다.
도 6은 도 5의 응답 지연기(220)의 구성을 나타낸 도면이다.
도 6을 참조하면, 응답 지연기(220)는 라이트 버퍼 모니터(221), 응답 전송 지연 시간 산출기(223) 및 응답 생성기(225)를 포함할 수 있다.
라이트 버퍼 모니터(221)는 라이트 버퍼(330)의 가용 개수를 실시간으로 모니터링하고, 모니터링 결과를 응답 전송 지연 시간 산출기(223)로 제공할 수 있다. 예를 들어, 라이트 버퍼 모니터(221)는 실시간으로(또는 주기적으로) 라이트 버퍼(330)로 버퍼 사용 정보를 요청하는 커맨드(CMD_BUI)를 전송하고, 라이트 버퍼(330)로부터 버퍼 사용 정보를 수신할 수 있다. 전술한 바와 같이, 버퍼 사용 정보는 라이트 버퍼(330)의 가용 개수(또는 가용 크기)에 관한 정보를 포함할 수 있다.
응답 전송 지연 시간 산출기(223)는 라이트 버퍼 모니터(221)로부터 제공된 버퍼 사용 정보 즉, 라이트 버퍼(330)의 가용 개수(또는 가용 크기)를 이용하여 응답 전송 지연 시간(예컨대, 실제 응답 전송 지연 시간)을 결정할 수 있다. 예를 들어, 응답 전송 지연 시간 산출기(223)는 라이트 버퍼(330)의 전체 개수(또는 전체 크기), 호스트(20)로의 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수(또는 임계 사용 크기), 미리 결정된 최대 응답 전송 지연 시간과 최소 응답 전송 지연 시간, 그리고, 수신된 라이트 버퍼(330)의 가용 개수(또는 가용 크기)를 이용하여 실제 응답 전송 지연 시간을 산출(또는 설정)할 수 있다.
예를 들어, 응답 전송 지연 시간 산출기(223)는 아래의 [수식 1]을 이용하여 실제 응답 전송 지연 시간을 설정할 수 있다.
tRESD = ((Bt - Bu - Ba) * (Dmax - Dmin) / (Bt - Bu)) + Dmin) [수식 1]
여기에서, ‘tRESD’는 실제 응답 전송 지연 시간이고, ‘Bt’는 라이트 버퍼(330)의 전체 개수(또는 전체 크기)이고, ‘Bu’는 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수이고, ‘Ba’는 라이트 버퍼(330)의 가용 개수이고, ‘Dmax’는 미리 결정된 최대 응답 전송 지연 시간이고, ‘Dmin’는 미리 결정된 최소 응답 전송 지연 시간이다.
본 실시 예에서, 최대 응답 전송 지연 시간은 커맨드 큐 깊이(command queue depth, QD) 및 커맨드 큐 깊이에 대응하는 목표 응답 전송 지연 시간을 이용하여 결정될 수 있다.
또한, 최소 응답 전송 지연 시간은 미리 결정된 평균 응답 전송 지연 시간과 최대 응답 전송 지연 시간을 이용하여 결정될 수 있다. 본 실시 예에서, 최소 응답 전송 지연 시간은 응답 전송 지연이 트리거되는 시점에서의 응답 전송 지연 시간을 나타낼 수 있다. 평균 응답 전송 지연 시간은 라이트 버퍼(330)의 전체 개수(또는 전체 크기), 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수 및 사용자 데이터의 라이트 동작에 대한 최대 펜딩(pending) 시간을 이용하여 얻어질 수 있다. 최대 펜딩 시간은 저장 장치(10) 내에서 수행되는 내부 동작들(예컨대, 가비지 컬렉션 라이트, 저널 업데이트, 소거 동작 등)에 의해 사용자 데이터에 대한 라이트 동작이 펜딩되는 최대 시간을 나타낼 수 있다. 최대 펜딩 시간은 시뮬레이션과 같은 테스트를 통해 결정될 수 있다.
예를 들어, 응답 전송 지연 시간 산출기(223)는 아래의 [수식 2], [수식 3] 및 [수식 4] 각각을 이용하여 평균 응답 전송 지연 시간, 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간을 얻을 수 있다.
Dav = tPD / (Bt - Bu) [수식 2]
Dmax = Dtg / QD [수식 3]
Dmin = Dmax - (2 * (Dmax - Dav)) [수식 4]
여기에서, ‘Dav’는 평균 응답 전송 지연 시간이고, ‘tPD’는 최대 펜딩 시간이고, ‘Dtg’는 목표 응답 전송 지연 시간이고, ‘QD’는 커맨드 큐 깊이이다.
상술한 [수식 1] 내지 [수식 4]에서 사용된 파라미터들 중 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수, 커맨드 큐 깊이(command queue depth, QD) 및 목표 응답 전송 지연 시간은 가변될 수 있는 파라미터들이다. 라이트 버퍼(330)의 임계 사용 개수, 커맨드 큐 깊이(command queue depth, QD) 및 목표 응답 전송 지연 시간이 가변됨에 따라, 가용 개수에 따른 응답 전송 지연 시간의 변화를 나타내는 그래프의 기울기가 가변될 수 있다.
또한, 제품 특성 또는 설계 변경에 따라 상술한 파라미터들만을 가변하면 되므로, 제품 특성이나 설계가 변경되더라도 응답 전송 지연 시간을 용이하게 튜닝할 수 있다.
도 7은 본 발명의 실시 예에 따른 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간을 결정하는 과정을 나타낸 순서도이다. 도 7을 참조하여 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간을 결정하는 과정을 설명함에 있어서, 도 1 내지 도 6 중 적어도 하나의 도면이 참조될 수 있다.
S710 단계에서, 라이트 버퍼(330)의 전체 개수(또는 전체 크기)와 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수 및 최대 펜딩 시간을 이용하여 평균 응답 전송 지연 시간을 결정(또는 산출)할 수 있다. 구체적으로, 평균 응답 전송 지연 시간은 최대 펜딩 시간을 라이트 버퍼(330)의 전체 개수에서 라이트 버퍼(330)의 임계 사용 개수를 뺀 값으로 나눔으로써 얻어질 수 있다.
S720 단계에서, 커맨드 큐의 깊이(QD)와 목표 응답 전송 지연 시간을 이용하여 최대 응답 전송 지연 시간을 결정(또는 산출)할 수 있다. 구체적으로, 최대 응답 전송 지연 시간은 목표 응답 전송 지연 시간을 커맨드 큐 깊이로 나눔으로써 얻어질 수 있다.
S730 단계에서, S710 단계에서 결정된 평균 응답 전송 지연 시간과 S720 단계에서 결정된 최대 응답 전송 지연 시간을 이용하여 최소 응답 전송 지연 시간을 결정(또는 산출)할 수 있다. 최소 응답 전송 지연 시간은 응답 전송 지연이 트리거되는 시점부터 적용되는 응답 전송 지연 시간을 나타낼 수 있다.
구체적으로, 최소 응답 전송 지연 시간은 최대 응답 전송 지연 시간에서 평균 응답 전송 지연 시간을 차감한 응답 전송 지연 시간의 두 배에 해당하는 응답 전송 지연 시간을 최대 응답 전송 지연 시간에서 차감함으로써 얻어질 수 있다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 동작 방법을 나타낸 순서도이다. 도 8을 참조하여 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 6 중 적어도 하나의 도면이 참조될 수 있다.
S810 단계에서, 컨트롤러(200)는 호스트(20)로부터 라이트 요청 및 라이트 데이터를 수신할 수 있다.
S820 단계에서, 컨트롤러(200)는 수신된 라이트 데이터를 버퍼 메모리(300)의 라이트 버퍼(330)에 저장할 수 있다.
S830 단계에서, 컨트롤러(200)의 응답 지연기(220)는 라이트 버퍼(330)에 대한 버퍼 사용 정보를 획득할 수 있다. 예를 들어, 응답 지연기(220)는 라이트 버퍼(330)로 버퍼 사용 정보를 요청하는 커맨드를 전송하고, 라이트 버퍼(330)는 커맨드에 응답하여 응답 지연기(220)로 버퍼 사용 정보를 제공할 수 있다. 전술한 바와 같이, 버퍼 사용 정보는 라이트 버퍼(330)의 가용 개수(또는 가용 크기)에 관한 정보를 포함할 수 있다.
S840 단계에서, 응답 지연기(220)는 라이트 버퍼(330)의 사용 개수(또는 사용 크기)가 임계 사용 개수 이상인지 여부를 판단할 수 있다. 라이트 버퍼(330)의 사용 개수가 임계 사용 개수 이상이면, 프로세스는 S850 단계로 진행될 수 있다. 한편, 라이트 버퍼(330)의 사용 개수가 임계 사용 개수 미만이면, 프로세스는 S870 단계로 진행될 수 있다.
S850 단계에서, 응답 지연기(220)는 라이트 버퍼(330)의 전체 개수(또는 전체 크기), 응답 전송 지연이 트리거되는 라이트 버퍼(330)의 임계 사용 개수(또는 임계 사용 크기), 기 결정된 최대 응답 전송 지연 시간 및 최소 응답 전송 지연 시간, 그리고, S830 단계에서 획득한 라이트 버퍼(330)의 가용 개수(또는 가용 크기)를 이용하여 실제 응답 전송 지연 시간을 결정(또는 설정)할 수 있다.
구체적으로, 응답 지연기(220)는 라이트 버퍼(330)의 전체 개수에서 라이트 버퍼(330)의 임계 사용 개수 및 가용 개수를 차감한 제1 값과 최대 응답 전송 지연 시간에서 최소 응답 전송 지연 시간을 차감한 제2 값을 곱한 제3 값을 라이트 버퍼(330)의 전체 개수에서 라이트 버퍼(330)의 임계 사용 개수를 차감한 제4 값으로 나눈 결과 값에 최소 응답 전송 지연 시간을 더하여 실제 응답 전송 지연 시간을 결정할 수 있다.
S860 단계에서, 컨트롤러(200)는, S850 단계에서 결정된 실제 응답 전송 지연 시간만큼의 시간이 경과된 후, S810 단계에서 수신된 라이트 요청에 대응하는 응답을 호스트(20)로 전송할 수 있다.
S870 단계에서, 컨트롤러(200)는, 라이트 버퍼(330)에 라이트 데이터의 저장이 완료되는 즉시 S810 단계에서 수신된 라이트 요청에 대응하는 응답을 호스트(20)로 전송할 수 있다.
도 9는 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따른 응답 전송 지연 시간을 나타낸 그래프이다.
도 9를 참조하면, 가로축은 라이트 버퍼(300)의 개수를 나타내고, 세로축은 응답 전송 지연 시간을 나타낸다. 도 9에 도시된 바와 같이, 응답 전송 지연이 트리거되는 시점은 라이트 버퍼(330)의 사용 개수가 임계 사용 개수에 도달하는 시점이다. 이때, 응답 전송 지연 시간은 앞에서 설명한 최소 응답 전송 지연 시간에 해당한다. 따라서, 컨트롤러(200)는 라이트 버퍼(330)의 사용 개수가 임계 사용 개수에 도달할 때까지는 지연 없이 호스트(20)로 응답을 전송할 수 있다.
도 9를 참조하면, 최대 응답 전송 지연 시간과 평균 응답 전송 지연 시간 간의 차이(d1)와 최소 응답 전송 지연 시간과 평균 응답 전송 지연 시간 간의 차이(d2)는 실질적으로 동일할 수 있다. 라이트 버퍼(330)의 개수에 따른 응답 전송 지연 시간은 라이트 버퍼(330)의 임계 사용 개수에 대응하는 시점부터 선형적으로 증가할 수 있다. 이때, 그래프의 기울기는 일부 파라미터들에 의해 가변될 수 있다. 해당 파라미터들에 대해서는 위에서 설명하였으므로 여기에서는 생략한다.
도 10은 본 발명의 실시 예에 따라 라이트 버퍼의 가용 개수에 따라 결정된 실제 응답 전송 지연 시간을 나타낸 그래프이다. 예를 들어, 라이트 버퍼(330)의 전체 개수는 ‘100’이고, 임계 사용 개수는 ‘20’이고, 가용 개수는 ‘50’이고, 최대 응답 전송 지연 시간은 ‘10us’이고, 평균 응답 전송 지연 시간은 ‘6us’이며, 최소 응답 전송 지연 시간은 ‘2us’인 것으로 가정한다.
도 10을 참조하면, 응답 지연기(220)는 라이트 버퍼(330)로부터 획득한 버퍼 사용 정보 즉, 가용 개수 ‘50’ 및 상술한 [수식 1]을 이용하여 실제 응답 전송 지연 시간을 결정할 수 있다.
예를 들어, 라이트 버퍼(330)의 전체 개수에서 라이트 버퍼(330)의 임계 사용 개수 및 가용 개수를 차감한 값을 제1 값이라 하고, 최대 응답 전송 지연 시간에서 최소 응답 전송 지연 시간을 차감한 값을 제2 값이라 하고, 라이트 버퍼(330)의 전체 개수에서 라이트 버퍼(330)의 임계 사용 개수를 차감한 값을 제3 값이라 한다.
상기 가정에 따라, 제1 값은 ‘30’이고, 제2 값은 ‘8’이고, 제3 값은 ‘80’일 수 있다. 제1 값과 제2 값의 곱 ‘240’을 제3 값 ‘80’으로 나누면 ‘3’이 되고, 여기에 최소 응답 전송 지연 시간 ‘2’를 더하면 실제 응답 전송 지연 시간(tRESD)은 ‘5’가 될 수 있다. 이에 따라, 응답 지연기(220)는 ‘5us’만큼의 응답 전송 지연 시간이 경과된 후 호스트(20)로 응답을 전송할 수 있다.
즉, 본 발명에서는, 라이트 버퍼(330)의 가용 개수에 따라 미리 결정된 최소 응답 전송 지연 시간부터 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 응답 전송 지연 시간(즉, 실제 응답 전송 지연 시간)을 조절할 수 있다. 이와 같이, 일정한 범위 내에서 응답 전송 지연 시간을 동적으로 조절함에 따라, 특정 시점에 응답 전송 지연 시간이 크게 증가하는 문제를 방지할 수 있다. 그 결과, 호스트의 관점에서 응답 전송 지연 시간의 편차가 감소하므로, 저장 장치가 일정한 수준의 성능을 유지하는 것으로 판단할 수 있다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 11을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 도 11의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 12를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 12에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 14를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 12에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 15를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 저장 장치(10), 도 11의 SSD(2200), 도 13의 데이터 저장 장치(3200) 및 도 14의 데이터 저장 장치(4200)로 구성될 수 있다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 16을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(140), 데이터 읽기/쓰기 블럭(130), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(130)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(130)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(130)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(130)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(130)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(130)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(140)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(140)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(140)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(130)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 저장 장치
20: 호스트
100: 불휘발성 메모리 200: 컨트롤러
210: 프로세서 220: 응답 지연기
221: 라이트 버퍼 모니터 223: 응답 전송 지연 시간 산출기
225: 응답 생성기 230: 호스트 인터페이스
240: 메모리 인터페이스 250: 내부 메모리
300: 버퍼 메모리
100: 불휘발성 메모리 200: 컨트롤러
210: 프로세서 220: 응답 지연기
221: 라이트 버퍼 모니터 223: 응답 전송 지연 시간 산출기
225: 응답 생성기 230: 호스트 인터페이스
240: 메모리 인터페이스 250: 내부 메모리
300: 버퍼 메모리
Claims (18)
- 불휘발성 메모리;
호스트로부터 수신된 라이트 요청에 따라 상기 불휘발성 메모리의 라이트 동작을 제어하고, 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하는 컨트롤러; 및
상기 라이트 요청과 함께 수신된 라이트 데이터를 저장하는 라이트 버퍼를 포함하며,
상기 컨트롤러는 상기 라이트 버퍼의 가용 크기, 미리 결정된 최소 응답 전송 지연 시간 및 미리 결정된 최대 응답 전송 지연 시간에 근거하여 응답 전송 지연 시간을 설정하고, 설정된 상기 응답 전송 지연 시간이 경과된 후 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하고,
상기 응답 전송 지연 시간은 상기 라이트 버퍼의 가용 크기가 가변됨에 따라 상기 최소 응답 전송 지연 시간부터 상기 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 조절되는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는 상기 라이트 요청을 저장하는 커맨드 큐를 포함하며,
상기 컨트롤러는 상기 커맨드 큐의 깊이 및 상기 커맨드 큐의 깊이에 대응하는 목표 응답 전송 지연 시간을 이용하여 상기 최대 응답 전송 지연 시간을 결정하는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는 상기 라이트 버퍼의 전체 크기, 상기 호스트로의 응답 전송 지연이 트리거되는 상기 라이트 버퍼의 임계 사용 크기 및 상기 라이트 동작에 대한 최대 펜딩(pending) 시간에 근거하여 평균 응답 전송 지연 시간을 결정하는 저장 장치. - 제3항에 있어서,
상기 컨트롤러는 상기 최대 응답 전송 지연 시간 및 상기 평균 응답 전송 지연 시간에 근거하여 상기 최소 응답 전송 지연 시간을 결정하는 저장 장치. - 제3항에 있어서,
상기 컨트롤러는 상기 최소 응답 전송 지연 시간을 상기 라이트 버퍼의 실제 사용 크기가 상기 라이트 버퍼의 임계 사용 크기에 도달하는 시점의 응답 전송 지연 시간으로 설정하는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는 상기 응답 전송 지연 시간을 설정하기 위한 요인으로서 상기 라이트 버퍼의 전체 크기 및 상기 호스트로의 응답 전송 지연이 트리거되는 상기 라이트 버퍼의 임계 사용 크기를 더 사용하는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는 상기 라이트 버퍼의 가용 크기가 감소할수록 상기 응답 전송 지연 시간을 상기 최대 응답 전송 지연 시간에 근접하는 방향으로 설정하는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는 상기 라이트 버퍼의 가용 크기가 증가할수록 상기 응답 전송 지연 시간을 상기 최소 응답 전송 지연 시간에 근접하는 방향으로 설정하는 저장 장치. - 제1항에 있어서,
상기 컨트롤러는,
상기 호스트와 인터페이싱하도록 구성된 호스트 인터페이스;
상기 컨트롤러의 제반 동작을 제어하는 프로세서;
상기 불휘발성 메모리와 인터페이싱하도록 구성된 메모리 인터페이스; 및
상기 라이트 버퍼를 실시간으로 모니터링하고, 상기 라이트 버퍼의 상기 가용 크기의 변화에 따라 상기 응답 전송 지연 시간을 동적으로 설정하도록 구성된 응답 지연기
를 포함하는 저장 장치. - 제9항에 있어서,
상기 응답 지연기는,
상기 라이트 버퍼로부터 상기 가용 크기를 획득하는 라이트 버퍼 모니터;
상기 라이트 버퍼 모니터에 의해 획득된 상기 라이트 버퍼의 상기 가용 크기를 이용하여 상기 응답 전송 지연 시간을 설정하는 응답 전송 지연 시간 산출기; 및
상기 설정된 응답 전송 지연 시간이 경과된 후 상기 응답을 생성하여 상기 호스트 인터페이스로 전송하는 응답 생성기
를 포함하는 저장 장치. - 불휘발성 메모리, 컨트롤러 및 라이트 버퍼를 포함하는 저장 장치의 동작 방법으로서,
상기 컨트롤러가, 호스트로부터 라이트 요청 및 라이트 데이터를 수신하는 단계;
상기 컨트롤러가, 상기 라이트 버퍼의 가용 크기를 포함하는 버퍼 사용 정보를 상기 라이트 버퍼로부터 획득하는 단계;
상기 컨트롤러가, 상기 라이트 버퍼의 가용 크기, 미리 결정된 최소 응답 전송 지연 시간 및 미리 결정된 최대 응답 전송 지연 시간에 근거하여 응답 전송 지연 시간을 설정하는 단계; 및
상기 컨트롤러가, 상기 설정된 응답 전송 지연 시간이 경과된 후 상기 호스트로 상기 라이트 요청에 대한 응답을 전송하는 단계를 포함하고,
상기 응답 전송 지연 시간은 상기 라이트 버퍼의 가용 크기가 가변됨에 따라 상기 최소 응답 전송 지연 시간부터 상기 최대 응답 전송 지연 시간까지의 범위 내에서 동적으로 조절되는 저장 장치의 동작 방법. - 제11항에 있어서,
상기 컨트롤러가, 상기 라이트 버퍼의 실제 사용 크기가 상기 호스트로의 응답 전송 지연이 트리거되는 상기 라이트 버퍼의 임계 사용 크기 이상인지 여부를 판단하는 단계를 더 포함하는 저장 장치의 동작 방법. - 제12항에 있어서,
상기 라이트 버퍼의 실제 사용 크기가 상기 라이트 버퍼의 임계 사용 크기 이상이면, 상기 응답 전송 지연 시간을 설정하는 단계를 수행하는 저장 장치의 동작 방법. - 제12항에 있어서,
상기 라이트 버퍼의 실제 사용 크기가 상기 라이트 버퍼의 임계 사용 크기 미만이면, 상기 라이트 데이터가 상기 라이트 버퍼에 저장된 후 지연 없이 상기 호스트로 상기 라이트 요청에 대한 상기 응답을 전송하는 저장 장치의 동작 방법. - 제11항에 있어서,
상기 컨트롤러가, 상기 저장 장치에 포함되고 상기 라이트 요청을 저장하는 커맨드 큐의 깊이 및 상기 커맨드 큐의 깊이에 대응하는 목표 응답 전송 지연 시간에 근거하여 상기 최대 응답 전송 지연 시간을 결정하는 단계를 더 포함하는 저장 장치의 동작 방법. - 제15항에 있어서,
상기 컨트롤러가, 상기 최대 응답 전송 지연 시간 및 평균 응답 전송 지연 시간에 근거하여 상기 최소 응답 전송 지연 시간을 결정하는 단계를 더 포함하는 저장 장치의 동작 방법. - 제16항에 있어서,
상기 컨트롤러가, 상기 라이트 버퍼의 전체 크기, 상기 호스트로의 응답 전송 지연이 트리거되는 상기 라이트 버퍼의 임계 사용 크기 및 상기 라이트 데이터를 상기 불휘발성 메모리에 저장하는 라이트 동작에 대한 최대 펜딩(pending) 시간에 근거하여 상기 평균 응답 전송 지연 시간을 결정하는 단계를 더 포함하는 저장 장치의 동작 방법. - 제11항에 있어서,
상기 라이트 버퍼의 전체 크기 및 상기 호스트로의 응답 전송 지연이 트리거되는 상기 라이트 버퍼의 임계 사용 크기가 상기 응답 전송 지연 시간을 설정하기 위한 요인으로 더 사용되는 저장 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190106404A KR102691906B1 (ko) | 2019-08-29 | 2019-08-29 | 저장 장치 및 그 동작 방법 |
| US16/807,705 US11494118B2 (en) | 2019-08-29 | 2020-03-03 | Storage device and operating method thereof |
| CN202010266301.4A CN112445732A (zh) | 2019-08-29 | 2020-04-07 | 存储装置及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190106404A KR102691906B1 (ko) | 2019-08-29 | 2019-08-29 | 저장 장치 및 그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210026103A true KR20210026103A (ko) | 2021-03-10 |
| KR102691906B1 KR102691906B1 (ko) | 2024-08-06 |
Family
ID=74681156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190106404A KR102691906B1 (ko) | 2019-08-29 | 2019-08-29 | 저장 장치 및 그 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11494118B2 (ko) |
| KR (1) | KR102691906B1 (ko) |
| CN (1) | CN112445732A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111104066B (zh) * | 2019-12-17 | 2021-07-27 | 华中科技大学 | 数据写入方法、装置及存储服务器和计算机可读存储介质 |
| CN113377277B (zh) * | 2020-03-09 | 2024-08-16 | 伊姆西Ip控股有限责任公司 | 管理存储器的方法、设备和计算机程序产品 |
| KR20220084844A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| DE102022100592A1 (de) * | 2021-02-05 | 2022-08-11 | Samsung Electronics Co., Ltd. | Betriebsverfahren eines Universal-Flash-Storage-Hosts und Betriebsverfahren eines Universal-Flash-Storage-Systems |
| US12001714B2 (en) * | 2022-08-16 | 2024-06-04 | Dell Products L.P. | Host device IO selection using buffer availability information obtained from storage system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339440A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | バッファリング方法、バッファリング装置、データ送信装置、バッファリングプログラムを記録した媒体、データ通信システムおよびデータ記録システム。 |
| JP2014197789A (ja) * | 2013-03-29 | 2014-10-16 | パナソニック株式会社 | バスインターフェース装置およびバスシステム |
| US20180173464A1 (en) * | 2016-12-16 | 2018-06-21 | Western Digital Technologies, Inc. | Method and system for input-output throttling to improve quality of service in a solid state drive |
| KR20190032716A (ko) * | 2017-09-19 | 2019-03-28 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5916309A (en) * | 1997-05-12 | 1999-06-29 | Lexmark International Inc. | System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message |
| KR20040047088A (ko) | 2002-11-29 | 2004-06-05 | 주식회사 인티게이트 | 이더넷의 흐름제어를 위한 트래픽 쉐이퍼 및 흐름제어 방법 |
| KR102020025B1 (ko) | 2013-10-23 | 2019-09-10 | 한국전자통신연구원 | 수신품질피드백 메시지를 이용한 ｍｍｔ 버퍼 모델 관리 장치 및 방법 |
| US9450879B2 (en) * | 2014-05-09 | 2016-09-20 | Nexgen Storage, Inc. | Adaptive bandwidth throttling |
| US9575664B2 (en) * | 2015-04-08 | 2017-02-21 | Prophetstor Data Services, Inc. | Workload-aware I/O scheduler in software-defined hybrid storage system |
-
2019
- 2019-08-29 KR KR1020190106404A patent/KR102691906B1/ko active IP Right Grant
-
2020
- 2020-03-03 US US16/807,705 patent/US11494118B2/en active Active
- 2020-04-07 CN CN202010266301.4A patent/CN112445732A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339440A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | バッファリング方法、バッファリング装置、データ送信装置、バッファリングプログラムを記録した媒体、データ通信システムおよびデータ記録システム。 |
| JP2014197789A (ja) * | 2013-03-29 | 2014-10-16 | パナソニック株式会社 | バスインターフェース装置およびバスシステム |
| US20180173464A1 (en) * | 2016-12-16 | 2018-06-21 | Western Digital Technologies, Inc. | Method and system for input-output throttling to improve quality of service in a solid state drive |
| KR20190032716A (ko) * | 2017-09-19 | 2019-03-28 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11494118B2 (en) | 2022-11-08 |
| KR102691906B1 (ko) | 2024-08-06 |
| CN112445732A (zh) | 2021-03-05 |
| US20210064286A1 (en) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102691851B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법 | |
| KR102691906B1 (ko) | 저장 장치 및 그 동작 방법 | |
| KR20200095103A (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| KR20200073017A (ko) | 데이터 저장 장치와, 그것의 동작 방법 | |
| US10922000B2 (en) | Controller, operating method thereof, and memory system including the same | |
| KR20200121645A (ko) | 컨트롤러 및 그것의 동작 방법과 메모리 시스템 | |
| KR102474035B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US11422708B2 (en) | Memory interface, data storage device including the same and operating method thereof | |
| KR20210098717A (ko) | 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치 | |
| KR20200114052A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20210006556A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20200114212A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200114086A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20210156010A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20210156090A (ko) | 저장 장치 및 그 동작 방법 | |
| KR102475688B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
| US20210397558A1 (en) | Storage device and operating method thereof | |
| US11366763B2 (en) | Controller including cache memory, memory system, and operating method thereof | |
| KR102655360B1 (ko) | 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20210011198A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20210028405A (ko) | 서치 회로 및 컨트롤러 | |
| KR20210002190A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| CN111522503A (zh) | 控制器、存储器系统及其操作方法 | |
| KR20200142698A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20190102998A (ko) | 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |