KR20210023141A - Light-emitting diodes and method of manufacturing the same - Google Patents

Light-emitting diodes and method of manufacturing the same Download PDF

Info

Publication number
KR20210023141A
KR20210023141A KR1020190102910A KR20190102910A KR20210023141A KR 20210023141 A KR20210023141 A KR 20210023141A KR 1020190102910 A KR1020190102910 A KR 1020190102910A KR 20190102910 A KR20190102910 A KR 20190102910A KR 20210023141 A KR20210023141 A KR 20210023141A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
semiconductor
light
Prior art date
Application number
KR1020190102910A
Other languages
Korean (ko)
Other versions
KR102260691B1 (en
Inventor
정성훈
오문식
김현수
최철종
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020190102910A priority Critical patent/KR102260691B1/en
Publication of KR20210023141A publication Critical patent/KR20210023141A/en
Application granted granted Critical
Publication of KR102260691B1 publication Critical patent/KR102260691B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

The present invention relates to a light emitting diode and a manufacturing method thereof, wherein the light emitting diode comprises: a first semiconductor layer and a second semiconductor layer facing each other; an active layer positioned between the first semiconductor layer and the second semiconductor layer; and a first electrode and a second electrode positioned to be spaced apart from each other on the second semiconductor layer. The first electrode is an omni-directional reflectors (ODR) electrode. In the light emitting diode, a semiconductor layer and an electrode are formed using a breakdown phenomenon without an etching process, thereby simplifying a process and reducing process cost. Moreover, a flip-chip is implemented to optimize electrode arrangement without loss of a light emitting area, minimize light loss, and obtain a uniform current transfer effect.

Description

발광 다이오드 및 이의 제조 방법{LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME}Light-emitting diode and its manufacturing method TECHNICAL FIELD [LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME}

본 발명은 발광 다이오드 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있는 발광 다이오드 및 이의 제조 방법에 관한 것이다.The present invention relates to a light-emitting diode and a method of manufacturing the same, and more particularly, by forming a semiconductor layer and an electrode using a breakdown phenomenon without an etching process, the process can be simplified and the process cost can be reduced. The present invention relates to a light emitting diode capable of increasing efficiency, minimizing light loss by optimizing electrode arrangement without loss of area, and obtaining a uniform current transfer effect, and a method of manufacturing the same.

일반적으로 발광 다이오드는 광통신, 전자기기, 조명 등에서 광원으로 널리 사용된다. GaN계 발광 다이오드는 사용되는 중 대표적인 물질이다. 하지만 GaN의 벌크는 단결정체로 형성시킬 수 없기 때문에, GaN 결정 성장에 적합한 사파이어 기판의 사용을 대부분 사용하고 있다. In general, light-emitting diodes are widely used as light sources in optical communication, electronic devices, and lighting. GaN-based light emitting diodes are representative materials in use. However, since the bulk of GaN cannot be formed into a single crystal, the use of a sapphire substrate suitable for GaN crystal growth is mostly used.

사파이어 기판 위에 n형 GaN 층/활성층/p형 GaN층을 차례대로 성장시키고 소자 제작 공정을 한다. 이때, n형 GaN층은 노출되어 있지 않아 건식 식각 공법을 활용하여 p형 GaN과 활성층을 식각 후 n형 GaN층을 노출시킨다. 노출된 n형 GaN층과 p형 GaN층에 각각 전극을 형성시키고 전류 주입을 하여 발광시킨다. An n-type GaN layer/active layer/p-type GaN layer is sequentially grown on a sapphire substrate, and a device fabrication process is performed. At this time, since the n-type GaN layer is not exposed, the n-type GaN layer is exposed after etching the p-type GaN and the active layer using a dry etching method. Electrodes are formed on the exposed n-type GaN layer and p-type GaN layer, respectively, and current is injected to emit light.

이렇게 제작된 소자는 건식 식각 공정에서 p형 GaN와 활성층의 표면에 결함을 발생시키고, 발광된 빛이 나가는 면적을 감소시켜 효율을 감소시키는 문제가 발생한다. In the device thus fabricated, a defect occurs on the surface of the p-type GaN and the active layer in the dry etching process, and the efficiency is reduced by reducing the area from which the emitted light exits.

또한, n형 전극으로 사용되는 오믹 접촉 금속은 반사도 50 % 이하로 많은 양의 빛을 흡수해서 손실이 나타난다. 또한, 사용되는 사파이어 기판은 낮은 열전도성으로 발광 시 칩에서 발생되는 열 방출이 늦게 되고, 이로 인해 발광 다이오드의 수명 또한 감소되는 문제점이 있다.In addition, the ohmic contact metal used as an n-type electrode absorbs a large amount of light with a reflectivity of 50% or less, resulting in loss. In addition, since the sapphire substrate used has low thermal conductivity, heat emission generated from the chip during light emission is delayed, and thus the lifespan of the light emitting diode is also reduced.

상술한 바와 같이, 고효율/고출력을 갖는 질화갈륨계 발광 다이오드를 제작하기 위하여 다양한 구조의 발광 다이오드가 활발히 연구 중에 있다. 발광 면적에 가장 큰 문제가 되는 전극 배치를 최적화함으로 추출 효율을 높이고, 반사도 증가로 광효율을 개선시키는 방법 등이 있다. 또한, 사파이어 기판 사용으로 인한 소자 수명의 문제에 대한 연구가 이루어지고 있다. 그러나, 아직까지 공정이 복잡하고, 효과적인 구조에 대한 연구는 다소 미비한 상태이다.As described above, in order to manufacture gallium nitride-based light-emitting diodes having high efficiency/high output, light-emitting diodes of various structures are being actively studied. There is a method of improving extraction efficiency by optimizing electrode arrangement, which is the biggest problem in the light emitting area, and improving light efficiency by increasing reflectivity. In addition, studies on the problem of device life due to the use of a sapphire substrate are being conducted. However, the process is still complex, and research on an effective structure is somewhat inadequate.

본 발명의 목적은 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있는 발광 다이오드를 제공하는 것이다.An object of the present invention is to simplify the process and reduce the process cost by forming a semiconductor layer and an electrode using a breakdown phenomenon without an etching process, and increase efficiency by optimizing electrode arrangement without loss of light emitting area by implementing a flip-chip. It is to provide a light emitting diode capable of minimizing light loss and obtaining a uniform current transfer effect.

본 발명의 다른 목적은 상기 발광 다이오드의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the light emitting diode.

본 발명의 일 실시예에 따르면, 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층, 상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고 상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함하며, 상기 제 2 반도체층은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역, 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역을 포함하고, 상기 제 1 전극은 상기 제 1 형 반도체 영역 위에 위치하고, 상기 제 2 전극은 상기 제 2 형 반도체 영역 위에 위치하며, 상기 제 1 전극은 전반사 반사경(Omni-directional reflectors, ODR) 전극인 것인 발광 다이오드를 제공한다.According to an embodiment of the present invention, a first semiconductor layer and a second semiconductor layer disposed facing each other, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and spaced apart from each other on the second semiconductor layer And a first electrode and a second electrode that are positioned to be disposed, and the second semiconductor layer includes a second type semiconductor region operating as a second type semiconductor, and a first type semiconductor region operating as a first type semiconductor, The first electrode is positioned on the first type semiconductor region, the second electrode is positioned on the second type semiconductor region, and the first electrode is an omni-directional reflectors (ODR) electrode. Provides.

상기 제 2 반도체층의 상기 제 1 형 반도체 영역은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel)을 포함할 수 있다.The first type semiconductor region of the second semiconductor layer may include a breakdown conducting channel operating as a first type semiconductor.

상기 항복 전도 채널은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성될 수 있다.The breakdown conduction channel may be formed by applying a breakdown voltage to the first type semiconductor region of the second semiconductor layer and breaking down.

상기 전반사 반사경 전극은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역 위에 위치하는 절연층, 및 상기 절연층 위에 위치하는 반사층을 포함하며, 상기 절연층은 마이크로 채널(microchannel)을 포함하고, 상기 반사층은 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 1 형 반도체 영역과 접하는 것일 수 있다.The total reflection reflector electrode includes an insulating layer positioned on the first type semiconductor region of the second semiconductor layer, and a reflective layer positioned on the insulating layer, wherein the insulating layer includes a microchannel, and the reflective layer May be a contact with the first type semiconductor region by passing through the insulating layer through the microchannel.

본 발명의 다른 일 실시예에 따르면, 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계, 상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계, 그리고 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계포함하는 발광 다이오드의 제조 방법을 제공한다.According to another embodiment of the present invention, stacking a first semiconductor layer, an active layer, and a second semiconductor layer, forming an insulating layer including microchannels in a partial region on the second semiconductor layer, the On the insulating layer, forming a first electrode by forming a reflective layer so as to penetrate the insulating layer through the microchannel and contact the second semiconductor layer, and yield to the second semiconductor layer through the first electrode A method of manufacturing a light emitting diode comprising the step of applying a voltage to form a breakdown conducting channel is provided.

본 발명의 발광 다이오드는 식각 공정 없이 항복현상을 이용하여 반도체층과 전극을 형성함으로써 공정을 단순화하고 공정 단가를 절감할 수 있고, 항복 현상을 이용한 소자에서 누설 전류가 크고 발광 효율이 감소하는 단점을 개선하면서도, n측 전극이 빛을 흡수하여 광효율을 감소시키는 문제를 해결하고, 굴절률을 변조시켜 넓은 파장 범위 및 입사각에 대해 전방위적인 높은 반사도를 가짐으로써 광효율이 개선되고, 플립-칩 구현으로 발광 면적의 손실 없이 전극 배치를 최적화함으로 효율을 증가시키고, 광 손실을 최소화시킬 수 있으며, 균일한 전류 전달 효과를 얻을 수 있다.The light emitting diode of the present invention simplifies the process by forming a semiconductor layer and an electrode using a breakdown phenomenon without an etching process, thereby reducing the process cost, and has the disadvantage of a large leakage current and a decrease in luminous efficiency in a device using the breakdown phenomenon. While improving, it solves the problem of reducing light efficiency by absorbing light by the n-side electrode, and improves light efficiency by modulating the refractive index to have high reflectivity over a wide wavelength range and angle of incidence. By optimizing the electrode arrangement without loss of energy, efficiency can be increased, light loss can be minimized, and a uniform current transfer effect can be obtained.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 단면 모식도이다.
도 2는 도 1의 A 부분을 확대한 확대 단면 모식도이다.
도 3은 종래의 발광 다이오드에서 빛의 이동 경로를 나타내는 그림이다.
도 4는 본 발명의 발광 다이오드에서 빛의 이동 경로를 나타내는 그림이다.
도 5는 실시예 1에서 제조된 발광 다이오드의 항복현상 전을 나타내는 사진이다.
도 6은 실시예 1에서 제조된 발광 다이오드의 항복현상 후를 나타내는 사진이다.
도 7은 실시예 1에서 제조된 발광 다이오드의 항복 현상이 발생하는 전압을 나타내는 그래프이다.
도 8은 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 n-오믹 접촉을 나타내는 그래프이다.
도 9는 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 UVLED 구동을 나타내는 그래프이다.
도 10 내지 도 12는 실시예 및 비교예 1에서 제조된 발광 다이오드의 특성을 평가한 결과를 나타내는 그래프이다.
도 13은 실시예 및 비교예 1에서 제조된 발광 다이오드의 광추출 효율을 평가한 결과를 나타내는 그래프이다.1 is a schematic cross-sectional view of a light emitting diode according to an embodiment of the present invention.
FIG. 2 is an enlarged schematic cross-sectional view of part A of FIG. 1.
3 is a diagram showing a light movement path in a conventional light emitting diode.
4 is a diagram showing a path of light in the light emitting diode of the present invention.
5 is a photograph showing the light emitting diode manufactured in Example 1 before the breakdown phenomenon.
6 is a photograph showing the light emitting diode manufactured in Example 1 after a breakdown phenomenon.
7 is a graph showing a voltage at which a breakdown phenomenon occurs in the light emitting diode manufactured in Example 1. FIG.
8 is a graph showing n-ohmic contact before/after breakdown of the light emitting diode manufactured in Example 1. FIG.
9 is a graph showing driving of a UVLED before/after a breakdown phenomenon of the light emitting diode manufactured in Example 1. FIG.
10 to 12 are graphs showing results of evaluation of characteristics of the light emitting diodes manufactured in Example and Comparative Example 1.
13 is a graph showing the results of evaluating light extraction efficiency of the light emitting diodes manufactured in Example and Comparative Example 1. FIG.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein.

본 발명의 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용한 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명의 명세서에서 '포함한다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지칭하는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the specification of the present invention are used only to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the specification of the present invention, terms such as'include' or'have' refer to the existence of features, numbers, steps, actions, components, parts, or a combination of them described in the specification. It is to be understood that the presence or addition of features, numbers, steps, actions, components, parts, or combinations thereof, does not preclude in advance the possibility of being excluded.

본 명세서에서 특별한 언급이 없는 한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.Unless otherwise specified in the specification, when a part such as a layer, film, region, plate, etc. is said to be "on" another part, it is not only "directly above" the other part, but also a case where another part is in the middle. Includes.

본 발명의 일 실시예에 따른 발광 다이오드는 서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층, 상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고 상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함한다.The light emitting diode according to an embodiment of the present invention includes a first semiconductor layer and a second semiconductor layer disposed to face each other, an active layer disposed between the first semiconductor layer and the second semiconductor layer, and on the second semiconductor layer. And a first electrode and a second electrode positioned to be spaced apart from each other.

도 1은 상기 일 실시예에 따른 발광 다이오드의 단면 모식도이고, 도 2는 도 1의 A 부분을 확대한 확대 단면 모식도이다. 이하, 상기 도 1 및 도 2를 참조하여 상기 발광 다이오드를 보다 구체적으로 설명한다.1 is a schematic cross-sectional view of a light emitting diode according to the embodiment, and FIG. 2 is an enlarged cross-sectional schematic view of a portion A of FIG. 1. Hereinafter, the light emitting diode will be described in more detail with reference to FIGS. 1 and 2.

상기 도 1 및 도 2를 참조하면, 상기 발광 다이오드(100)는 서로 마주보며 배치되는 제 1 반도체층(22)과 제 2 반도체층(24), 상기 제 1 반도체층(22)과 상기 제 2 반도체층(24) 사이에 위치하는 활성층(23), 그리고 상기 제 2 반도체층(24) 위에 서로 이격되어 위치하는 제 1 전극(30) 및 제 2 전극(40)을 포함한다.1 and 2, the light emitting diode 100 includes a first semiconductor layer 22 and a second semiconductor layer 24 disposed facing each other, and the first semiconductor layer 22 and the second semiconductor layer. An active layer 23 positioned between the semiconductor layers 24 and a first electrode 30 and a second electrode 40 positioned spaced apart from each other on the second semiconductor layer 24 are included.

상기 발광 다이오드(100)는 상기 제 1 반도체층(22) 아래에 기판(10)을 더 포함할 수 있다. 상기 기판(10)은 통상 반도체 기판으로서 사용되는 것이라면 특별한 제한 없이 사용될 수 있다. 구체적으로, 상기 기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 보다 구체적으로는 사파이어(sapphire), Al2O3, AlN, BN, GaAs, GaN, LiAlO2, LiGaO2, MgAl2O4, MgO, 실리콘(Si), 실리콘 카바이드(SiC), 산화아연(ZnO), 유리 등을 포함하는 기판(10)일 수 있다.The light emitting diode 100 may further include a substrate 10 under the first semiconductor layer 22. The substrate 10 may be used without particular limitation as long as it is generally used as a semiconductor substrate. Specifically, the substrate 10 may be a substrate for semiconductor single crystal growth, and more specifically, sapphire, Al 2 O 3 , AlN, BN, GaAs, GaN, LiAlO 2 , LiGaO 2 , MgAl 2 O 4 , MgO, silicon (Si), silicon carbide (SiC), zinc oxide (ZnO), it may be a substrate 10 including glass.

일 예로, 상기 기판(10)이 사파이어로 형성된 경우, 상기 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 요철상수가 13.001 Å, a축 방향 향으로는 4.765 Å의 요철 간 거리를 갖는 것일 수 있으며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는 것일 수 있다. 이중에서도 사파이어 기판(10)의 C면의 경우 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판(10)으로서 보다 바람직할 수 있다.For example, when the substrate 10 is formed of sapphire, the sapphire is a crystal having Hexa-Rhombo R3c symmetry and has an unevenness constant of 13.001 Å in the c-axis direction and 4.765 Å in the a-axis direction. The sapphire may have a distance between irregularities and may have a C(0001) plane, an A(1120) plane, an R(1102) plane, and the like as a sapphire orientation plane. Among these, the C-plane of the sapphire substrate 10 may be more preferable as the nitride growth substrate 10 because it is easy to grow the nitride thin film and is stable at high temperatures.

다만, 상기 사파이어 기판(10)은 낮은 열전도성으로 발광 시 칩에서 발생되는 열 방출이 늦게 되고, 이로 인해 발광 다이오드(100)의 수명 또한 감소되는 문제점이 있다. 이에, 상기 발광 다이오드(100) 제조 후, 상기 사파이어 기판을 제거하여 열 방출을 높여 열에 의한 발광 다이오드(100)의 수명을 높일 수 있고, 광 추출 효율을 증가시킬 수 있다. However, since the sapphire substrate 10 has low thermal conductivity, heat emission generated from the chip during light emission is delayed, and thus, there is a problem that the lifespan of the light emitting diode 100 is also reduced. Accordingly, after the light emitting diode 100 is manufactured, the sapphire substrate is removed to increase heat emission, thereby increasing the lifespan of the light emitting diode 100 due to heat and increasing light extraction efficiency.

상기 기판(10)은 100 ㎛ 내지 600 ㎛의 두께를 가질 수 있다. 상기한 범위내의 두께를 가질 때 상기 기판(10) 위에 형성되는 발광 다이오드(100)에 대해 적절한 지지력을 나타낼 수 있다. 보다 구체적으로는 상기 기판(10)은 200 ㎛ 내지 400 ㎛의 두께를 가질 수 있다.The substrate 10 may have a thickness of 100 μm to 600 μm. When it has a thickness within the above-described range, it may exhibit an appropriate support force for the light emitting diode 100 formed on the substrate 10. More specifically, the substrate 10 may have a thickness of 200 μm to 400 μm.

상기 발광 다이오드(100)는, 전기 에너지를 빛 에너지로 변환하여 발광을 나타내거나, 또는 빛 에너지를 전기 에너지로 변환하는 역할을 하는 것으로, 상기 발광 다이오드(100)의 반도체 광전자 구조체(20)는 해당 기술분야에서 통상적으로 사용되는 것이라면 특별한 제한 없이 사용할 수 있다.The light-emitting diode 100 converts electrical energy into light energy to show light emission or converts light energy into electrical energy, and the semiconductor optoelectronic structure 20 of the light-emitting diode 100 corresponds to As long as it is commonly used in the technical field, it can be used without particular limitation.

구체적으로, 상기 발광 다이오드(100)가 질소계 반도체 광전자 구조체(20)를 포함하는 경우, 상기 반도체 광전자 구조체(20)는 제 1 반도체층(22), 활성층(23), 그리고 제 2 반도체층(24)이 순차로 적층된 다층 구조체일 수 있다.Specifically, when the light emitting diode 100 includes a nitrogen-based semiconductor optoelectronic structure 20, the semiconductor optoelectronic structure 20 includes a first semiconductor layer 22, an active layer 23, and a second semiconductor layer ( 24) may be a multilayer structure stacked in sequence.

상기 발광 다이오드(100)에 있어서, 상기 제 1 반도체층(22)은 제 1 도전형 불순물로 도핑된 질화물 반도체를 포함할 수 있다. 상기 질화물 반도체는 구체적으로는, AlxInyGa(1-x-y)N(이때, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있으며, 보다 구체적으로는 GaN, AlGaN 또는 InGaN 등일 수 있다. 또한, 상기 질화물 반도체에 도핑되는 제 1 도전형 불순물은 n형 불순물일 수 있으며, 구체적으로는, Si, Ge, Se, 또는 Te 등일 수 있다.In the light emitting diode 100, the first semiconductor layer 22 may include a nitride semiconductor doped with a first conductivity type impurity. Specifically, the nitride semiconductor may be Al x In y Ga (1-xy) N (here, 0≤x≤1, 0≤y≤1, 0≤x+y≤1), and more specifically May be GaN, AlGaN or InGaN. In addition, the first conductivity-type impurity doped into the nitride semiconductor may be an n-type impurity, and specifically, may be Si, Ge, Se, or Te.

상기 제 1 반도체층(22)은 상기 발광 다이오드(100)의 성능에 미치는 제 1 반도체층(22)의 영향을 고려할 때, 1 ㎛ 내지 20 ㎛, 보다 구체적으로는 1 ㎛ 내지 10 ㎛의 두께를 가질 수 있다.The first semiconductor layer 22 has a thickness of 1 µm to 20 µm, more specifically 1 µm to 10 µm, considering the effect of the first semiconductor layer 22 on the performance of the light emitting diode 100. I can have it.

또한, 상기 발광 다이오드(100)에 있어서, 상기 제 1 반도체층(22) 위에 위치하는 활성층(23)은 전자 및 정공이 재결합되는 영역으로서, 양자우물층과 양자장벽층을 포함한다. 상기 반도체 광전자 구조체(20)가 발광 소자일 경우 상기 활성층(23)은 소정의 파장을 갖는 빛을 발산하고, 상기 반도체 광전자 구조체(20)가 수광소자 또는 광기전력 발생소자일 경우에는 소정의 파장을 갖는 빛을 흡수한다. 따라서, 상기 활성층(23)에서 발산되거나 흡수되는 빛의 파장은 상기 활성층(23)을 구성하는 물질의 종류에 따라 달라질 수 있다.In addition, in the light emitting diode 100, the active layer 23 positioned on the first semiconductor layer 22 is a region in which electrons and holes are recombined, and includes a quantum well layer and a quantum barrier layer. When the semiconductor optoelectronic structure 20 is a light emitting device, the active layer 23 emits light having a predetermined wavelength, and when the semiconductor optoelectronic structure 20 is a light-receiving device or a photovoltaic device, a predetermined wavelength is applied. It absorbs the light it has. Accordingly, the wavelength of light emitted or absorbed by the active layer 23 may vary depending on the type of material constituting the active layer 23.

구체적으로, 상기 발광 다이오드(100)가 질소계 발광다이오드인 경우 상기 활성층(23)은 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1-xN(0<x<1) 등의 반도체 재료를 포함할 수 있다.Specifically, when the light-emitting diode 100 is a nitrogen-based light-emitting diode, the active layer 23 is a semiconductor material such as In x Ga 1-x N (0<x<1) so that the bandgap energy is adjusted according to the indium content. It may include.

또한, 상기 활성층(23)은 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW) 구조를 가질 수 있다. 구체적으로 상기 활성층(23)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다.In addition, the active layer 23 may have a multi-quantum well (MQW) structure in which a quantum barrier layer and a quantum well layer are alternately stacked with each other. Specifically, the active layer 23 may be formed by repeatedly stacking InGaN and GaN, or may be formed by repeatedly stacking AlGaN and GaN.

상기 활성층(23)은 상기 발광 다이오드(100)의 성능에 미치는 활성층(23)의 영향을 고려할 때, 0.1 ㎛ 내지 20 ㎛, 구체적으로 1 ㎛ 내지 10 ㎛의 두께를 가질 수 있다.The active layer 23 may have a thickness of 0.1 µm to 20 µm, specifically 1 µm to 10 µm, considering the effect of the active layer 23 on the performance of the light emitting diode 100.

상기 반도체 광전자 구조체(20)에 있어서, 상기 활성층(23) 위에 위치하는 상기 제 2 반도체층(24)은 제 2 도전형 불순물로 도핑된 질화물 반도체를 포함할 수 있다. 상기 질화물 반도체는 구체적으로는, AlxInyGa(1-x-y)N(이때, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있으며, 보다 구체적으로는 GaN, InN, AlGaN, 또는 InGaN 등일 수 있다. 또한, 상기 질화물 반도체에 도핑되는 제 2 도전형 불순물은 p형 불순물로서, 구체적으로는 Mg, Zn, 또는 Be 등일 수 있다.In the semiconductor optoelectronic structure 20, the second semiconductor layer 24 positioned on the active layer 23 may include a nitride semiconductor doped with a second conductivity type impurity. Specifically, the nitride semiconductor may be Al x In y Ga (1-xy) N (here, 0≤x≤1, 0≤y≤1, 0≤x+y≤1), and more specifically May be GaN, InN, AlGaN, or InGaN. In addition, the second conductivity-type impurity doped into the nitride semiconductor is a p-type impurity, and specifically, may be Mg, Zn, or Be.

상기 제 2 반도체층(24)은 상기 발광 다이오드(100)의 성능에 미치는 제 2 반도체층(24)의 영향을 고려할 때, 0.01 ㎛ 내지 1 ㎛, 구체적으로는 0.05 ㎛ 내지 0.1 ㎛의 두께를 가질 수 있다.The second semiconductor layer 24 has a thickness of 0.01 µm to 1 µm, specifically 0.05 µm to 0.1 µm, considering the effect of the second semiconductor layer 24 on the performance of the light emitting diode 100. I can.

한편, 상기 제 2 반도체층(24)은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역(242), 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역(241)을 포함한다. 일 예로, 상기 제 2 형 반도체는 p형 반도체이고, 상기 제 1 형 반도체는 n형 반도체일 수 있다.Meanwhile, the second semiconductor layer 24 includes a second type semiconductor region 242 operating as a second type semiconductor and a first type semiconductor region 241 operating as a first type semiconductor. For example, the second type semiconductor may be a p-type semiconductor, and the first type semiconductor may be an n-type semiconductor.

구체적으로, 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel, 243)을 포함할 수 있다. 상기 항복 전도 채널(243)은 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성될 수 있다.Specifically, the first type semiconductor region 241 of the second semiconductor layer 24 may include a breakdown conducting channel 243 operating as a first type semiconductor. The breakdown conduction channel 243 may be formed by applying a breakdown voltage to the first type semiconductor region 241 of the second semiconductor layer 24 to break down.

즉, 상기 발광 다이오드(100)에서는 상기 제 1 형 반도체 영역(241)이 일반적인 금속 오믹 접촉이 아니라, 전도성 물질의 물리적 접촉으로 물리적으로 하나의 제 2 반도체층(24)의 표면 중 항복 전압이 인가된 접점으로부터 좁은 물리적 접촉 영역으로 인한 높은 항복 전압이 인가되는 일정 영역이 브레이크다운(Breakdown)되어 형성되는 것을 예로 하고 있다.That is, in the light emitting diode 100, the first type semiconductor region 241 is not a general metal ohmic contact, but a physical contact of a conductive material, so that a breakdown voltage is physically applied among the surfaces of the second semiconductor layer 24. An example is that a predetermined region to which a high breakdown voltage is applied due to a narrow physical contact region from the contact point is formed by breakdown.

여기서, 항복 전압이 인가되어 형성되는 제 1 형 반도체 영역(241)은 고저항성의 도전성 채널을 형성함으로써, 일정 전류 이상이 인가되는 경우, 전류가 흐를 수 있는 상태가 된다.Here, the first type semiconductor region 241 formed by applying the breakdown voltage forms a highly resistive conductive channel, so that when a predetermined current or more is applied, current can flow.

상기 도 2에 도시된 바와 같이, 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241)과 상기 제 2 형 반도체 영역(242)이 형성된 상태에서, 상기 제 1 형 반도체 영역(241)에 (+) 전원을 인가하고, 상기 제 2 형 반도체 영역(242)에 (-) 전원을 인가하게 되면, 상기 제 1 형 반도체 영역(241)과 상기 제 1 반도체층(22) 사이의 활성층(23) 영역에서 발광이 나타나게 된다.As shown in FIG. 2, when the first type semiconductor region 241 and the second type semiconductor region 242 of the second semiconductor layer 24 are formed, the first type semiconductor region 241 ), and when (-) power is applied to the second type semiconductor region 242, the active layer between the first type semiconductor region 241 and the first semiconductor layer 22 Light emission appears in the (23) area.

보다 구체적으로 설명하면, 상기 제 2 반도체층(24)에는 캐리어로 정공이 존재하는 상태이다. 이때, 상기 제 2 반도체층(24)의 일부 영역에 항복 전압이 인가되어 브레이크다운(Breakdown)되면, 상기 제 2 반도체층(24)의 일부 영역은 도전성을 띄게 되어, 이를 통해 그 하부의 제 1 반도체층(22)과 전기적으로 연결된 상태가 된다.More specifically, holes exist as carriers in the second semiconductor layer 24. At this time, when a breakdown voltage is applied to a partial region of the second semiconductor layer 24 to break down, a partial region of the second semiconductor layer 24 becomes conductive, through which the first It is in a state of being electrically connected to the semiconductor layer 22.

따라서, 상기 제 1 형 반도체 영역(241)에 (+) 전원을 인가하고, 상기 제 2 형 반도체 영역(242)에 (-) 전원을 인가하게 되면, 상기 제 2 형 반도체 영역(242)을 통해 전자가 하부의 활성층(23), 상기 제 1 반도체층(22)을 거쳐 상기 제 1 형 반도체 영역(241) 하부의 활성층(23)으로 이동하게 되고, 상기 제 1 형 반도체 영역(241)의 캐리어인 정공과 상기 제 1 형 반도체 영역(241) 하부의 활성층(23) 영역에서 재결합함으로써, 발광 현상이 나타나게 된다.Accordingly, when (+) power is applied to the first type semiconductor region 241 and (-) power is applied to the second type semiconductor region 242, the second type semiconductor region 242 Electrons are transferred to the active layer 23 under the first type semiconductor region 241 through the lower active layer 23 and the first semiconductor layer 22, and carriers of the first type semiconductor region 241 Phosphorus holes and recombination in the region of the active layer 23 under the first type semiconductor region 241 causes a light emission phenomenon to occur.

따라서, 본 발명에서 상기 제 2 반도체층(24)은 식각되지 않으며, 상기 제 1 반도체층(22)은 식각된 제 2 반도체층(24) 사이로 드러나지 않는다. 다만, 본 발명이 이에 한정되는 것은 아니고, 상기 제 2 반도체층(24)은 식각될 수도 있다.Accordingly, in the present invention, the second semiconductor layer 24 is not etched, and the first semiconductor layer 22 is not exposed between the etched second semiconductor layers 24. However, the present invention is not limited thereto, and the second semiconductor layer 24 may be etched.

반면, 종래의 플립-칩 발광 다이오드 구조는 p형 GaN층과 활성층을 건식 식각 공법으로 식각하여 n형 GaN층을 노출 한 후 전극을 형성시켜 공정이 복잡하고, 식각에 따른 결함으로 효율이 감소되는 문제점이 있다. 반면에, 본 발명은 건식 식각 공법 없이 항복현상을 이용하여 오믹 접촉을 형성시키는 것으로서, 상기 제 1 반도체층(22)의 노출을 위한 식각 공정이 제거됨으로써, 공정 효율이 증가할 뿐만 아니라 식각 공정에서 야기될 수 있는 불량 문제를 원천적으로 제거할 수 있게 된다.On the other hand, in the conventional flip-chip light emitting diode structure, the p-type GaN layer and the active layer are etched by a dry etching method to expose the n-type GaN layer, and then the electrode is formed. There is a problem. On the other hand, in the present invention, as an ohmic contact is formed using a yield phenomenon without a dry etching method, the etching process for exposing the first semiconductor layer 22 is removed, thereby increasing process efficiency and increasing process efficiency. It is possible to fundamentally eliminate the defect problem that may be caused.

한편, 상기 제 1 반도체층(22) 및 상기 제 2 반도체층(24)은 각각 n형 및 p형 반도체층라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수도 있다. 또한, 상기 제 1 반도체층(22) 및 상기 제 2 반도체층(24)은 각각 독립적으로 단일층일 수도 있고, 또는 2 층 이상의 다층 구조를 가질 수도 있다.Meanwhile, the first semiconductor layer 22 and the second semiconductor layer 24 have been described as n-type and p-type semiconductor layers, respectively, but conversely, they may be p-type and n-type semiconductor layers, respectively. In addition, the first semiconductor layer 22 and the second semiconductor layer 24 may each independently be a single layer, or may have a multilayer structure of two or more layers.

상기 발광 다이오드(100)는, 상기 반도체 광전자 구조체(20) 위에 서로 이격되어 위치하는 제 1 전극(30) 및 제 2 전극(40)을 포함한다.The light emitting diode 100 includes a first electrode 30 and a second electrode 40 spaced apart from each other on the semiconductor optoelectronic structure 20.

구체적으로, 상기 제 1 전극(30)은 상기 제 1 형 반도체 영역(241) 위에 위치하고, 상기 제 2 전극(40)은 상기 제 2 형 반도체 영역(242) 위에 위치할 수 있다. 일 예로, 상기 제 1 전극(30)은 n형 전극이고, 상기 제 2 전극(40)은 p형 전극일 수 있다.Specifically, the first electrode 30 may be positioned on the first type semiconductor region 241, and the second electrode 40 may be positioned on the second type semiconductor region 242. For example, the first electrode 30 may be an n-type electrode, and the second electrode 40 may be a p-type electrode.

이때, 상기 제 1 전극(30)은 전반사 반사경(Omni-directional reflectors, ODR) 전극일 수 있다.In this case, the first electrode 30 may be an omni-directional reflectors (ODR) electrode.

구체적으로, 상기 전반사 반사경 전극은 상기 제 2 반도체층(24)의 상기 제 1 형 반도체 영역(241) 위에 위치하는 절연층(31), 및 상기 절연층(31) 위에 위치하는 반사층(32)을 포함할 수 있다.Specifically, the total reflection reflector electrode includes an insulating layer 31 positioned on the first type semiconductor region 241 of the second semiconductor layer 24 and a reflective layer 32 positioned on the insulating layer 31. Can include.

상기 절연층(31)은 상기 절연층(31)을 관통하는 마이크로 채널(microchannel, 311)을 포함하며, 상기 마이크로 채널(311)을 통하여 상기 반사층(32)은 상기 절연층(31)을 관통하여 상기 제 1 형 반도체 영역(241)과 접하게 된다.The insulating layer 31 includes a microchannel 311 penetrating the insulating layer 31, and the reflective layer 32 penetrates the insulating layer 31 through the microchannel 311. It comes into contact with the first type semiconductor region 241.

상기 절연층(31)의 상기 마이크로 채널(311)은 상기 절연층(31)을 패터닝함으로써 형성될 수 있고, 상기 절연층(31)의 패턴은 단위 패턴을 구비한 도트(dot) 또는 메쉬(mesh) 구조일 수 있고, 상기 단위 메쉬 구조는 삼각형, 사각형, 또는 육각형 등의 다각형 형상일 수 있다.The micro-channel 311 of the insulating layer 31 may be formed by patterning the insulating layer 31, and the pattern of the insulating layer 31 is a dot or mesh having a unit pattern. ) Structure, and the unit mesh structure may be a polygonal shape such as a triangle, a square, or a hexagon.

상기 마이크로 채널(311)의 폭은 5 μm 내지 10 μm 일 수 있고, 상기 마이크로 채널(311) 사이의 간격은 10 μm 내지 20 μm일 수 있다. 상기 마이크로 채널(311)의 폭이 5 μm 미만인 경우 효과적인 절연층으로 작용되지 못하여 전반사 반사경 효과가 저하될 수 있고, 10 μm를 초과하는 경우 상기 반사층(32)과의 오믹 형성이 어려울 수 있다. 또한, 상기 절연층(31)의 전체 면적은 상기 반사층(32) 전체 면적의 2 % 내지 10 %일 수 있다. 상기 절연층(31)의 전체 면적이 상기 반사층(32) 전체 면적의 2 % 미만인 경우 상기 절연층(31)이 부족하여 전반사 반사경 효과가 저하될 수 있고, 10 %를 초과하는 경우 항복 현상으로 오믹 형성이 어려울 수 있다.The width of the microchannels 311 may be 5 μm to 10 μm, and the interval between the microchannels 311 may be 10 μm to 20 μm. When the width of the microchannel 311 is less than 5 μm, it may not act as an effective insulating layer, so that the total reflection reflector effect may be deteriorated, and when it exceeds 10 μm, it may be difficult to form ohmics with the reflective layer 32. In addition, the total area of the insulating layer 31 may be 2% to 10% of the total area of the reflective layer 32. If the total area of the insulating layer 31 is less than 2% of the total area of the reflective layer 32, the total reflection reflector effect may be deteriorated due to the insufficient insulating layer 31. If the total area of the insulating layer 31 is more than 10%, a breakdown phenomenon occurs. It can be difficult to form.

상기 절연층(31)은 산화 실리콘(SiO2) 또는 플루오린화 마그네슘(MgF2)을 포함할 수 있다. The insulating layer 31 may include silicon oxide (SiO 2 ) or magnesium fluoride (MgF 2 ).

상기 절연층(31)의 두께는 상기 절연층(31)의 굴절률(n)과 파장(nm)에 따라 달라질 수 있고, 일 예로, 상기 절연층(31)이 SiO2(n=1.46nm) 또는 MgF2(n=1.39nm)인 경우, 440 nm 파장에서 반사도가 가장 높은 각각 78 nm 또는 74 nm 두께로 증착시킬 수 있다. 상기 범위를 벗어나면 반사도가 감소하여 광추출 효율이 저하될 수 있다.The thickness of the insulating layer 31 may vary depending on the refractive index (n) and wavelength (nm) of the insulating layer 31, for example, the insulating layer 31 is SiO 2 (n = 1.46 nm) or In the case of MgF 2 (n = 1.39 nm), it can be deposited to a thickness of 78 nm or 74 nm, respectively, having the highest reflectivity at a wavelength of 440 nm. If it is out of the above range, the reflectivity may decrease and the light extraction efficiency may decrease.

상기 반사층(32)은 상기 절연층(31) 위에 위치하며, 상기 마이크로 채널(311)을 통하여 상기 절연층(31)을 관통하여 상기 제 1 형 반도체 영역(241)과 접한다. 즉, 상기 반사층(32)은 상기 절연층(31)의 패턴 사이의 공간, 즉 상기 마이크로 채널(311)을 채우고, 상기 절연층(31) 위에 배치될 수 있다. The reflective layer 32 is positioned on the insulating layer 31, penetrates the insulating layer 31 through the microchannel 311 and contacts the first type semiconductor region 241. That is, the reflective layer 32 may fill the space between the patterns of the insulating layer 31, that is, the microchannel 311, and may be disposed on the insulating layer 31.

상기 반사층(32)은 알루미늄(Al), 은(Ag) 또는 이들의 합금일 수 있다. 즉, 상기 반사층(32)은 자외선 영역 특히 350 nm 부근에서 ITO(Indium Tin Oxide)에 비하여 96 % 이상의 높은 반사율을 제공할 수 있다.The reflective layer 32 may be aluminum (Al), silver (Ag), or an alloy thereof. That is, the reflective layer 32 may provide a higher reflectivity of 96% or more compared to ITO (Indium Tin Oxide) in the ultraviolet region, particularly around 350 nm.

기존의 n형 전극으로 사용되는 Ti계 전극이 빛을 흡수하여 광효율이 감소하는 문제가 있지만, 상기 전반사 반사경 전극의 경우 반사도를 96 % 이상까지 극대화할 수 있기 때문에 상기 문제를 해결할 수 있다.Although the Ti-based electrode used as the conventional n-type electrode absorbs light, the light efficiency decreases, but the total reflection reflector electrode can maximize the reflectivity up to 96% or more, thereby solving the above problem.

구체적으로, 도 3은 종래의 발광 다이오드(100')에서 빛의 이동 경로를 나타내는 그림이고, 도 4는 본 발명의 발광 다이오드(100)에서 빛의 이동 경로를 나타내는 그림이다. 상기 도 3을 참조하면, 종래의 발광 다이오드(100')에서는 상기 활성층(23')에서 발생한 빛이 상기 제 1 전극(30')에 흡수되어 방출되지 못하는 반면, 상기 도 4를 참조하면, 상기 활성층(23)에서 발생한 빛이 상기 제 1 전극(30)에 흡수되지 않고, 반사되어 방출되기 때문에, 광추출이 향상되어 광파워 증가될 수 있음을 알 수 있다.Specifically, FIG. 3 is a diagram showing a movement path of light in the conventional LED 100', and FIG. 4 is a diagram showing a movement path of light in the LED 100 of the present invention. Referring to FIG. 3, in a conventional light emitting diode 100', light generated from the active layer 23' is absorbed by the first electrode 30' and cannot be emitted. It can be seen that since the light generated from the active layer 23 is not absorbed by the first electrode 30 but is reflected and emitted, light extraction may be improved and light power may be increased.

다만, 상기 제 1 전극(30)으로 상기 전반사 반사경 전극을 사용하여 광효율을 향상시키고자 할 때, 상기 절연층(31)의 절연 특성으로 인하여 오믹 접촉을 형성하는 것이 어렵다는 문제가 있다. 이에, 본 발명은 상기 제 2 반도체층(24)에 전압을 인가하여 항복 현상을 이용해 전류가 상기 제 1 반도체층(22)까지 흐르도록 함으로써, 이러한 문제를 해결한 것이다.However, when the total reflection reflector electrode is used as the first electrode 30 to improve light efficiency, there is a problem that it is difficult to form an ohmic contact due to the insulating property of the insulating layer 31. Accordingly, the present invention solves this problem by applying a voltage to the second semiconductor layer 24 to allow current to flow to the first semiconductor layer 22 using a breakdown phenomenon.

즉, 상기 절연층(31)이 마이크로 채널(311)을 포함하도록 하여, 상기 마이크로 채널(311)을 상기 항복 전도 채널(243)을 형성하기 위한 통로로 사용한 것이다.That is, the insulating layer 31 includes the microchannel 311, and the microchannel 311 is used as a passage for forming the breakdown conduction channel 243.

또한, 기존의 항복 현상을 이용한 제조된 소자에서는 누설 전류가 크고 항복 현상시 발생하는 데미지로 발광 효율이 감소하는 단점이 있었으나, 상기 전반사 반사경 전극을 사용함으로써 이를 개선하는 시너지 효과도 얻었다. 즉, 상기 절연층(31)을 형성한 후 마이크로 크기의 상기 마이크로 채널(311)을 통하여 상기 반사층(32)과 상기 제 2 형 반도체 영역(242)을 오믹 접촉시킴으로써 효율을 증가시킬 수 있다.In addition, in the device manufactured using the conventional breakdown phenomenon, there is a disadvantage in that the leakage current is large and the luminous efficiency decreases due to damage generated during the breakdown phenomenon, but the use of the total reflection reflector electrode has a synergistic effect to improve this. That is, after the insulating layer 31 is formed, efficiency may be increased by ohmic contacting the reflective layer 32 and the second type semiconductor region 242 through the micro-channel 311 having a micro size.

상기 반사층(32)의 두께는 50 μm 내지 250 μm 일 수 있고, 구체적으로 180 μm 내지 220 μm일 수 있다. 상기 반사층(32)의 두께가 50 μm 미만인 경우 저항이 커질 수 있고, 250 μm를 초과하는 경우 상기 발광 다이오드(100)의 사이즈가 커지고 공정 단가가 상승할 수 있다. The thickness of the reflective layer 32 may be 50 μm to 250 μm, and specifically 180 μm to 220 μm. When the thickness of the reflective layer 32 is less than 50 μm, resistance may increase, and when the thickness of the reflective layer 32 exceeds 250 μm, the size of the light emitting diode 100 may increase and process cost may increase.

상기 제 2 전극(40)은 상기 발광 다이오드(100)의 종류에 따라 해당 기술분야에서 통상적으로 사용되는 것이라면 특별한 제한 없이 사용될 수 있다. 구체적으로, 상기 발광 다이오드(100)가 질소계 발광다이오드인 경우 상기 제 2 전극(40)은 도전성 물질을 포함할 수 있으며, 보다 구체적으로는 Ti, Cr, Au, Al, Ni, Ag, Zn, Pt 등의 금속 단체, 또는 이들의 합금을 포함할 수 있다.According to the type of the light emitting diode 100, the second electrode 40 may be used without particular limitation as long as it is commonly used in the relevant technical field. Specifically, when the light-emitting diode 100 is a nitrogen-based light-emitting diode, the second electrode 40 may include a conductive material, and more specifically, Ti, Cr, Au, Al, Ni, Ag, Zn, A metal element such as Pt, or an alloy thereof may be included.

또한, 상기 제 2 전극(40)은 단층 구조 또는 2 층 이상의 다층 구조를 가질 수 있으며, 보다 구체적으로 상기 제 2 전극(40)은 Ni/Ag/Pt가 순차적으로 증착된 것일 수 있다. In addition, the second electrode 40 may have a single-layer structure or a multi-layer structure of two or more layers, and more specifically, the second electrode 40 may be sequentially deposited with Ni/Ag/Pt.

상기 제 2 전극(40)의 두께는 100 nm 내지 200 nm일 수 있다.The thickness of the second electrode 40 may be 100 nm to 200 nm.

본 발명의 다른 일 실시예에 따른 발광 다이오드의 제조 방법은 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계, 상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계, 그리고 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계를 포함한다.According to another embodiment of the present invention, a method of manufacturing a light emitting diode includes stacking a first semiconductor layer, an active layer, and a second semiconductor layer, and an insulating layer including a microchannel is formed in a partial region on the second semiconductor layer. Forming, forming a first electrode by forming a reflective layer on the insulating layer, passing through the insulating layer through the microchannel and in contact with the second semiconductor layer, and forming the first electrode through the first electrode. 2 applying a breakdown voltage to the semiconductor layer to form a breakdown conducting channel.

상기 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계는 통상의 방법에 따라 제조될 수 있으며, 구체적으로는, 유기 금속 화학 증착법(metalorganic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), MOCVD 또는 분자빔 에피택시법(molecular beam epitaxy, MBE) 등의 방법을 이용하여 기판 위에 제 1 반도체층 형성 물질, 활성층 형성 물질, 및 제 2 반도체층 형성 물질을 각각 이용하여 순차적으로 성장시킴으로써 제조될 수 있다. 이때, 상기 제 1 반도체 형성 물질, 상기 활성층 형성 물질, 및 상기 제 2 반도체 형성 물질은 앞서 설명한 바와 동일한 것일 수 있다.The step of laminating the first semiconductor layer, the active layer, and the second semiconductor layer may be manufactured according to a conventional method, and specifically, metalorganic chemical vapor deposition (MOCVD), hydrogen vapor deposition method (hydride). Using a method such as vapor phase epitaxy, HVPE), MOCVD, or molecular beam epitaxy (MBE), a first semiconductor layer forming material, an active layer forming material, and a second semiconductor layer forming material are used on the substrate, respectively. It can be produced by sequentially growing. In this case, the first semiconductor forming material, the active layer forming material, and the second semiconductor forming material may be the same as described above.

다음으로, 상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성한다. Next, an insulating layer including microchannels is formed in a partial region on the second semiconductor layer.

일 예로, 상기 절연층은 PECVD(plasma enhanced chemical vapor deposition), PVD(physical vapor deposition), 또는 스핀 코팅(spin coating) 등의 공정에 의해 형성될 수 있고, 상기 마이크로 채널은 식각이나 포토리소그래피 공정 등을 활용하여 패터닝을 통해 형성할 수 있다. For example, the insulating layer may be formed by a process such as plasma enhanced chemical vapor deposition (PECVD), physical vapor deposition (PVD), or spin coating, and the microchannel is an etching or photolithography process. It can be formed through patterning using.

그 후, 상기 절연층 위에 상기 반사층을 형성한다. 일 예로, 상기 반사층은 유기 금속 화학 증착법(metalorganic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), MOCVD 또는 분자빔 에피택시법(molecular beam epitaxy, MBE) 등의 증착을 통하여, 상기 절연층의 마이크로 채널을 채우고, 상기 절연층 위에 형성될 수 있다. Thereafter, the reflective layer is formed on the insulating layer. For example, the reflective layer may be formed through deposition such as metalorganic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), MOCVD, or molecular beam epitaxy (MBE). , Filling the microchannels of the insulating layer, and may be formed on the insulating layer.

다음으로, 상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운된 항복 전도 채널을 형성한다. 이때, 상기 절연층의 마이크로 채널을 상기 항복 전도 채널을 형성하기 위한 통로로 사용한다.Next, a breakdown conduction channel is formed by applying a breakdown voltage to the second semiconductor layer through the first electrode. At this time, the microchannel of the insulating layer is used as a passage for forming the breakdown conduction channel.

일 예로, 상기 p형 반도체층인 제 2 반도체층의 일부 영역에 (+) 전원을 연결하고, 다른 영역에 (-) 전원을 연결한 후, 임계 바이어스, 예컨대 항복 전압(Breakdown voltage)을 인가하게 되면, (-) 전원이 연결된 p형 반도체층인 제 2 반도체층의 일부 영역에 음의 임계 바이어스가 인가되면서 해당 영역이 브레이크다운(Breakdown)된다. 이와 같이, 제 2 반도체층의 브레이크다운(Breakdown)된 일부 영역이, 항복 전도 채널을 형성하게 된다. For example, after connecting a (+) power source to a portion of the second semiconductor layer, which is the p-type semiconductor layer, and connecting a (-) power source to another region, a threshold bias, such as a breakdown voltage, is applied. Then, a negative threshold bias is applied to a partial region of the second semiconductor layer, which is the p-type semiconductor layer to which the negative power is connected, and the corresponding region is broken down. In this way, a breakdown region of the second semiconductor layer forms a breakdown conduction channel.

상기 항복 현상은 일정한 역방향 전류에서 발생하는 것으로 상기 제 2 반도체층의 품질에 따라 다소 차이가 발생할 수 있다. 다만, 일 예로 항복 전압이 -15 V 이상일 수 있다. 다만, 항복 전압이 너무 큰 경우 강한 전압에 의하여 상기 활성층의 손상을 야기할 수 있다.The breakdown phenomenon occurs at a constant reverse current and may vary slightly depending on the quality of the second semiconductor layer. However, as an example, the breakdown voltage may be -15 V or higher. However, if the breakdown voltage is too large, the active layer may be damaged by a strong voltage.

한편, 상기 발광 다이오드의 제조 방법은 상기 제 2 반도체층 위에, 상기 제 1 전극과 이격되도록 제 2 전극을 형성하는 단계를 더 포함할 수 있다. 상기 제 2 전극의 형성 방법은 앞서 설명한 바와 같은 전극 형성용 물질을 이용하여 통상의 전극 형성 방법에 따라 실시될 수 있다.Meanwhile, the method of manufacturing the light emitting diode may further include forming a second electrode on the second semiconductor layer so as to be spaced apart from the first electrode. The method of forming the second electrode may be performed according to a conventional electrode forming method using the material for forming an electrode as described above.

선택적으로, 상기 발광 다이오드의 제조 방법은 상기 기판을 제거하는 단계를 더 포함하여, 열 방출을 높여 열에 의한 발광 다이오드의 수명을 높일 수 있고, 광 추출 효율을 증가시킬 수 있다.Optionally, the method of manufacturing the light-emitting diode may further include removing the substrate, thereby increasing heat emission to increase the lifespan of the light-emitting diode due to heat, and to increase light extraction efficiency.

상기 발광 다이오드는 TV, 조명, 의료 장비, 자동차 등과 같이 높은 광 출력이 요구되는 LED 조명 등에 유용하게 사용될 수 있다.The light-emitting diode may be usefully used in LED lighting that requires high light output, such as TV, lighting, medical equipment, and automobiles.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail so that those of ordinary skill in the art can easily implement the present invention. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein.

[제조예: 발광 다이오드의 제조][Production Example: Manufacture of light-emitting diode]

(실시예)(Example)

사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.A light emitting diode structure was manufactured by sequentially growing n-GaN, MQW (Multi Quantum Well), and p-GaN on a sapphire substrate by MOCVD method.

p-GaN 위에 절연층(SiO2)을 78 nm 두깨로 패터닝하여 증착한 후, Al를 증착시켜 전반사 반사경 제 1 전극을 제조하였다. 이때, 상기 패터닝의 폭은 10 μm이고, 패터닝 사이 간격은 20 μm이었다.An insulating layer (SiO 2 ) was deposited on the p-GaN by patterning it with a thickness of 78 nm, and then Al was deposited to prepare a first electrode for a total reflection reflector. At this time, the width of the patterning was 10 μm, and the interval between patterning was 20 μm.

상기 절연층의 패터닝을 통하여 Al가 p-GaN에 접촉하도록 함으로써, 이를 항복 전도 채널 형성 통로로 사용하였다. 구체적으로, 상기 제 1 전극에 -60 V를 인가하여 항복 현상으로 오믹 접촉을 형성시켰다.By allowing Al to contact p-GaN through the patterning of the insulating layer, this was used as a path for forming a breakdown conduction channel. Specifically, -60 V was applied to the first electrode to form an ohmic contact through a breakdown phenomenon.

다음으로, Ni/Ag/Pt(2/200/30 nm)를 최상위 p-GaN 위에 증착하여 제 2 전극을 형성함으로써 발광다이오드를 제조하였다.Next, a light emitting diode was manufactured by depositing Ni/Ag/Pt (2/200/30 nm) on the uppermost p-GaN to form a second electrode.

(비교예 1)(Comparative Example 1)

사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.A light emitting diode structure was manufactured by sequentially growing n-GaN, MQW (Multi Quantum Well), and p-GaN on a sapphire substrate by MOCVD method.

통상의 포토리소그래피법과 건식 에칭방법을 이용한 유도결합형 플라즈마 반응성 이온식각장치(inductively coupled plasma reactive ion etching system)를 이용하여 rectangular mesa를 두께 약 0.6 ㎛ 정도로 하였다. 다음으로 Ti/Al/Ti/Au(30/70/30/70 nm) 및 Ni/Ag/Pt(2/200/30 nm)를 노출된 n-GaN 및 최상위 p-GaN 위에 각각 형성하여 제 1 전극 및 제 2 전극을 형성하여 발광 다이오드를 제조하였다.The rectangular mesa was about 0.6 µm thick by using an inductively coupled plasma reactive ion etching system using a conventional photolithography method and a dry etching method. Next, Ti/Al/Ti/Au (30/70/30/70 nm) and Ni/Ag/Pt (2/200/30 nm) were formed on the exposed n-GaN and the highest p-GaN, respectively, and the first A light emitting diode was manufactured by forming an electrode and a second electrode.

(비교예 2)(Comparative Example 2)

사파이어 기판 위에 MOCVD 방법으로 n-GaN, MQW(Multi Quantum Well) 및 p-GaN를 순차적으로 성장시켜 발광 다이오드 구조체를 제조하였다.A light emitting diode structure was manufactured by sequentially growing n-GaN, MQW (Multi Quantum Well), and p-GaN on a sapphire substrate by MOCVD method.

p-GaN 위에 Ni/Ag/Pt(2/200/30 nm)를 증착하여 제 1 전극을 제조하였다. 이후, 상기 제 1 전극에 -15 V를 인가하여 항복 현상으로 오믹 접촉을 형성시켰다.A first electrode was manufactured by depositing Ni/Ag/Pt (2/200/30 nm) on p-GaN. Thereafter, -15 V was applied to the first electrode to form an ohmic contact through a breakdown phenomenon.

다음으로 Ni/Ag/Pt(2/200/30 nm)를 최상위 p-GaN 위에 증착하여 제 2 전극을 형성함으로써 발광다이오드를 제조하였다.Next, a light emitting diode was manufactured by depositing Ni/Ag/Pt (2/200/30 nm) on the uppermost p-GaN to form a second electrode.

[실험예: 발광 다이오드의 물성 측정][Experimental Example: Measurement of physical properties of light-emitting diodes]

도 5 및 도 6은 각각 상기 실시예 1에서 제조된 발광 다이오드의 항복현상 전/후를 나타내는 사진이다. 상기 도 5는 항복현상 전의 사진이고, 상기 도 6은 항복현상 후의 사진이다.5 and 6 are photographs showing before and after the breakdown phenomenon of the light emitting diode manufactured in Example 1, respectively. 5 is a photograph before the yield phenomenon, and FIG. 6 is a photograph after the yield phenomenon.

도 7은 상기 실시예 1에서 제조된 발광 다이오드의 전류-전압 곡선으로 -15 V 에서 항복 현상이 발생하는 것을 보여준다.7 is a current-voltage curve of the light emitting diode manufactured in Example 1, showing that a breakdown phenomenon occurs at -15 V.

상기 도 5 내지 도 7을 참조하면, 상기 실시예 1에서와 같이 n-GaN의 식각 없이 p-GaN 위에 올려서 항복 현상으로 전도성 채널을 제조한 경우, -15 V 이상에서 항복현상이 일어나는 것을 알 수 있다.5 to 7, it can be seen that when a conductive channel is manufactured by a breakdown phenomenon by placing it on p-GaN without etching n-GaN as in Example 1, a breakdown phenomenon occurs at -15 V or more. have.

도 8은 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 n-오믹 접촉을 나타내는 그래프로서, 전류-전압 곡선으로 -5 V에서 5 V 범위에서 측정한 것이다.8 is a graph showing the n-ohmic contact before/after the breakdown phenomenon of the light emitting diode manufactured in Example 1, measured in the range of -5 V to 5 V as a current-voltage curve.

상기 도 8을 참조하면, 항복 현상 전에는 전류가 흐르지 않지만, 항복 현상 이후 전류가 흐르는 것을 확인할 수 있다.Referring to FIG. 8, it can be seen that the current does not flow before the breakdown phenomenon, but the current flows after the breakdown phenomenon.

도 9는 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전/후의 UVLED 구동을 나타내는 그래프로서, -15 V 내지 10 V의 범위에서 상기 실시예 1에서 제조된 발광 다이오드의 항복 현상 전과 항복 현상 후의 전류-전압 곡선을 측정한 것이다. 9 is a graph showing UVLED driving before/after the breakdown phenomenon of the light emitting diode manufactured in Example 1, and before and after the breakdown phenomenon of the light emitting diode manufactured in Example 1 in the range of -15 V to 10 V. It is a measurement of the current-voltage curve.

상기 도 9을 통하여, 상기 실시예 1에서 제조된 발광 다이오드의 구동을 확인할 수 있다.9, the driving of the light emitting diode manufactured in Example 1 can be confirmed.

도 10 내지 도 12는 상기 실시예 및 상기 비교예 1에서 제조된 발광 다이오드의 특성을 평가한 결과를 나타내는 그래프이다.10 to 12 are graphs showing results of evaluating the characteristics of the light emitting diodes manufactured in Example and Comparative Example 1. FIG.

상기 도 10은 인가 전류 50 mA 인 조건 및 방법으로 측정한 광파워 그래프이고, 상기 도 11은 전압 범위 0 V 내지 15 V에서 측정한 실시예 1 및 비교예 1에서 제조된 발광 다이오드의 전류-전압인 그래프이고, 상기 도 12는 0 mA 내지 50 mA를 인가하여 측정한 비교예 1 및 실시예 1에서 제조된 발광 다이오드의 광출력 그래프이다.FIG. 10 is a graph of optical power measured under the condition and method of applied current of 50 mA, and FIG. 11 is a current-voltage of the light-emitting diodes prepared in Example 1 and Comparative Example 1 measured in a voltage range of 0 V to 15 V. In graph, FIG. 12 is a graph of the light output of the light emitting diodes prepared in Comparative Examples 1 and 1 measured by applying 0 mA to 50 mA.

상기 도 10 내지 도 12를 참조하면, 상기 실시예에 제조된 발광 다이오드는 상기 비교예 1에서 제조된 발광 다이오드와 같은 발광 파장에서 빛을 내는 것을 확인할 수 있고, 광 파워가 15 %(@ 50 mA) 증가하는 것을 확인할 수 있다.10 to 12, it can be seen that the light emitting diode manufactured in the above embodiment emits light at the same emission wavelength as the light emitting diode manufactured in Comparative Example 1, and the optical power is 15% (@ 50 mA). ) You can see that it increases.

도 13은 상기 실시예 및 상기 비교예 1에서 제조된 발광 다이오드의 광추출 효율을 평가한 결과를 나타내는 그래프이다. 상기 도 13은 Light tools 시뮬레이션으로 전반사 반사경 전극을 적용한 소자의 광추출 효율 그래프이다.13 is a graph showing a result of evaluating light extraction efficiency of the light emitting diodes manufactured in Example and Comparative Example 1. FIG. 13 is a graph of light extraction efficiency of a device to which a total reflection reflector electrode is applied through light tools simulation.

상기 도 13을 참조하면, 상기 실시예에 제조된 발광 다이오드는 상기 비교예 1에서 제조된 발광 다이오드에 비하여 광추출 효율이 13 % 이상 향상되는 것을 확인할 수 있다.Referring to FIG. 13, it can be seen that the light-extraction efficiency of the light-emitting diode manufactured in Example 1 is improved by 13% or more compared to the light-emitting diode manufactured in Comparative Example 1.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also present. It belongs to the scope of rights of

100, 100': 발광 다이오드
10, 10': 기판
20: 반도체 광전자 구조체
22, 22': 제 1 반도체층
23, 23': 활성층
24, 24': 제 2 반도체층
241: 제 1 형 반도체 영역
242: 제 2 형 반도체 영역
243: 항복 전도 채널
30, 30': 제 1 전극
31: 절연층
311: 마이크로 채널
32: 반사층
40, 40': 제 2 전극100, 100': light-emitting diode
10, 10': substrate
20: semiconductor optoelectronic structure
22, 22': first semiconductor layer
23, 23': active layer
24, 24': second semiconductor layer
241: type 1 semiconductor region
242: type 2 semiconductor region
243: yield conduction channel
30, 30': first electrode
31: insulating layer
311: micro channel
32: reflective layer
40, 40': second electrode

Claims (5)

서로 마주보며 배치되는 제 1 반도체층과 제 2 반도체층,
상기 제 1 반도체층과 상기 제 2 반도체층 사이에 위치하는 활성층, 그리고
상기 제 2 반도체층 위에 서로 이격되어 위치하는 제 1 전극 및 제 2 전극을 포함하며,
상기 제 2 반도체층은 제 2 형 반도체로 동작하는 제 2 형 반도체 영역, 및 제 1 형 반도체로 동작하는 제 1 형 반도체 영역을 포함하고,
상기 제 1 전극은 상기 제 1 형 반도체 영역 위에 위치하고, 상기 제 2 전극은 상기 제 2 형 반도체 영역 위에 위치하며,
상기 제 1 전극은 전반사 반사경(Omni-directional reflectors, ODR) 전극인 것인 발광 다이오드.A first semiconductor layer and a second semiconductor layer disposed facing each other,
An active layer positioned between the first semiconductor layer and the second semiconductor layer, and
And a first electrode and a second electrode spaced apart from each other on the second semiconductor layer,
The second semiconductor layer includes a second type semiconductor region operating as a second type semiconductor, and a first type semiconductor region operating as a first type semiconductor,
The first electrode is located on the first type semiconductor region, the second electrode is located on the second type semiconductor region,
The first electrode is an omni-directional reflectors (ODR) electrode. 제 1 항에 있어서,
상기 제 2 반도체층의 상기 제 1 형 반도체 영역은 제 1 형 반도체로 동작하는 항복 전도 채널(breakdown conducting channel)을 포함하는 것인 발광 다이오드.The method of claim 1,
Wherein the first type semiconductor region of the second semiconductor layer comprises a breakdown conducting channel operating as a first type semiconductor. 제 2 항에 있어서,
상기 항복 전도 채널은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역에 항복 전압이 인가되어 브레이크다운(breakdown)되어 형성된 것인 발광 다이오드.The method of claim 2,
The breakdown conduction channel is formed by applying a breakdown voltage to the first type semiconductor region of the second semiconductor layer and breaking down. 제 1 항에 있어서,
상기 전반사 반사경 전극은 상기 제 2 반도체층의 상기 제 1 형 반도체 영역 위에 위치하는 절연층, 및 상기 절연층 위에 위치하는 반사층을 포함하며,
상기 절연층은 마이크로 채널(microchannel)을 포함하고,
상기 반사층은 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 1 형 반도체 영역과 접하는 것인 발광 다이오드.The method of claim 1,
The total reflection reflector electrode includes an insulating layer positioned on the first type semiconductor region of the second semiconductor layer, and a reflective layer positioned on the insulating layer,
The insulating layer includes microchannels,
The reflective layer penetrates the insulating layer through the microchannel and contacts the first type semiconductor region. 제 1 반도체층, 활성층, 및 제 2 반도체층을 적층하는 단계,
상기 제 2 반도체층 위의 일부 영역에 마이크로 채널을 포함하는 절연층을 형성하는 단계,
상기 절연층 위에, 상기 마이크로 채널을 통하여 상기 절연층을 관통하여 상기 제 2 반도체층과 접하도록, 반사층을 형성하여 제 1 전극을 형성하는 단계, 그리고
상기 제 1 전극을 통하여 상기 제 2 반도체층에 항복 전압을 인가하여 브레이크다운(breakdown)된 항복 전도 채널(breakdown conducting channel)을 형성하는 단계
포함하는 발광 다이오드의 제조 방법.Laminating a first semiconductor layer, an active layer, and a second semiconductor layer,
Forming an insulating layer including microchannels in a partial region on the second semiconductor layer,
Forming a first electrode by forming a reflective layer on the insulating layer, passing through the insulating layer through the microchannel and in contact with the second semiconductor layer, and
Forming a breakdown conducting channel by applying a breakdown voltage to the second semiconductor layer through the first electrode
Method of manufacturing a light-emitting diode comprising.
KR1020190102910A 2019-08-22 2019-08-22 Light-emitting diodes and method of manufacturing the same KR102260691B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190102910A KR102260691B1 (en) 2019-08-22 2019-08-22 Light-emitting diodes and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190102910A KR102260691B1 (en) 2019-08-22 2019-08-22 Light-emitting diodes and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20210023141A true KR20210023141A (en) 2021-03-04
KR102260691B1 KR102260691B1 (en) 2021-06-07

Family

ID=75174574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190102910A KR102260691B1 (en) 2019-08-22 2019-08-22 Light-emitting diodes and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102260691B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593942B1 (en) * 2005-04-30 2006-06-30 삼성전기주식회사 Group iii-nitride light emitting device having esd protecting function
KR20080001245A (en) * 2006-06-29 2008-01-03 삼성전기주식회사 High brightness nitride semiconductor light emitting device
JP5249307B2 (en) * 2010-11-22 2013-07-31 日本電信電話株式会社 Semiconductor device
KR20150061948A (en) * 2013-11-28 2015-06-05 엘지이노텍 주식회사 Light emitting device and lighting system
KR20190031105A (en) * 2017-09-15 2019-03-25 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593942B1 (en) * 2005-04-30 2006-06-30 삼성전기주식회사 Group iii-nitride light emitting device having esd protecting function
KR20080001245A (en) * 2006-06-29 2008-01-03 삼성전기주식회사 High brightness nitride semiconductor light emitting device
JP5249307B2 (en) * 2010-11-22 2013-07-31 日本電信電話株式会社 Semiconductor device
KR20150061948A (en) * 2013-11-28 2015-06-05 엘지이노텍 주식회사 Light emitting device and lighting system
KR20190031105A (en) * 2017-09-15 2019-03-25 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same

Also Published As

Publication number Publication date
KR102260691B1 (en) 2021-06-07

Similar Documents

Publication Publication Date Title
KR100716790B1 (en) Gallium nitride based semiconductor light emitting diode and method of manufacturing the same
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
US8674375B2 (en) Roughened high refractive index layer/LED for high light extraction
KR101729263B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US7732822B2 (en) Light emitting device and method of manufacturing the same
CN101276863B (en) LED and manufacturing method thereof
US8618565B2 (en) High efficiency light emitting diode
US10014442B2 (en) Method for manufacturing vertical type light emitting diode, vertical type light emitting diode, method for manufacturing ultraviolet ray light emitting diode, and ultraviolet ray light emitting diode
KR20130042784A (en) Nitride semiconductor light emitting device
KR20130058406A (en) Semiconductor light emitting device
KR20120055391A (en) Nano rod light emitting device
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101933761B1 (en) Lateral Light Emitting Device And Method For Fabrication Of The Same
CN113875032B (en) Light-emitting diode and manufacturing method thereof
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20100063528A (en) Semiconductor light emitting device and manufacturing method of the same
KR102260691B1 (en) Light-emitting diodes and method of manufacturing the same
KR20110115795A (en) Semiconductor light emitting device and method preparing therof
KR101745996B1 (en) Light emitting device
KR20160086603A (en) Light emitting device
KR100721169B1 (en) Gallium nitride based semiconductor light emitting diode and method of manufacturing the same
KR20110121176A (en) Semiconductor light emitting device and preparing therof
KR100756842B1 (en) Light emitting diode having columns for light extraction and method of fabricating the same
KR101824322B1 (en) HIGH-EFFICIENCY GaN-BASED LIGHT-EMITTING DIODES AND METHOD OF MANUFACTURING THE SAME

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant