JP5249307B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5249307B2 JP5249307B2 JP2010260032A JP2010260032A JP5249307B2 JP 5249307 B2 JP5249307 B2 JP 5249307B2 JP 2010260032 A JP2010260032 A JP 2010260032A JP 2010260032 A JP2010260032 A JP 2010260032A JP 5249307 B2 JP5249307 B2 JP 5249307B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- layer
- channel layer
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、化合物半導体などの直接遷移型の半導体を用いた半導体装置に関するものである。 The present invention relates to a semiconductor device using a direct transition type semiconductor such as a compound semiconductor.
現在、化合物半導体などの直接遷移型の半導体を用いることで、発光素子、受光素子、および半導体レーザなどの様々な半導体装置が開発されている。例えば、ＩｎＳｂを活性層に用いることで、波長５．２８μｍの発光が得られる発光素子が開発されている（非特許文献１参照）。 At present, various semiconductor devices such as a light emitting element, a light receiving element, and a semiconductor laser have been developed by using a direct transition type semiconductor such as a compound semiconductor. For example, a light-emitting element that can emit light having a wavelength of 5.28 μm by using InSb in an active layer has been developed (see Non-Patent Document 1).
しかしながら、波長が１０μｍより長い遠赤外線を発光する発光素子，半導体レーザ、および受光する受光素子などが得られていないという問題がある。現在、波長が１０μｍより長い遠赤外領域の光源としては、電球などのフィラメントの熱輻射、高圧水銀灯、軌道放射光、炭酸ガスレーザによるアルコールガスの励起などがあるが、いずれも、巨大でかつ変換効率も悪い。 However, there is a problem that a light emitting element that emits far infrared rays having a wavelength longer than 10 μm, a semiconductor laser, and a light receiving element that receives light are not obtained. Currently, far-infrared light sources with wavelengths longer than 10 μm include thermal radiation of filaments such as light bulbs, high-pressure mercury lamps, orbital radiation, and excitation of alcohol gas by carbon dioxide lasers. Inefficient.
また、波長が１０μｍより長い遠赤外領域の光の検出は、ボロメータなど、熱放射を受けることによる抵抗変化の検出により行われている、感度が悪く応答速度も遅いという問題がある。また、波長が１０μｍより長い遠赤外線レーザは、炭酸ガスレーザにより励起するアルコールガスの発振により得られているが、大型で複雑な装置となるなど様々な問題がある。 In addition, detection of light in the far infrared region having a wavelength longer than 10 μm is performed by detecting a resistance change caused by receiving thermal radiation, such as a bolometer, which has a problem that sensitivity is low and response speed is slow. A far-infrared laser having a wavelength longer than 10 μm is obtained by oscillation of alcohol gas excited by a carbon dioxide laser, but has various problems such as a large and complicated device.
従って、半導体装置により、遠赤外線を発光する発光素子や受光素子が実現できれば、上述したような問題が解消できるが、現在の半導体装置では、前述したように、例えば、遠赤外領域の光を扱うことができないなど、用途に限界があるという問題があった。 Therefore, if a light emitting element or a light receiving element that emits far infrared light can be realized by a semiconductor device, the above-described problems can be solved. However, as described above, in the current semiconductor device, for example, light in the far infrared region can be emitted. There was a problem that there was a limit to the use, such as being unable to handle.
本発明は、以上のような問題点を解消するためになされたものであり、遠赤外領域の光を扱うことができるなど、直接遷移型の半導体を用いた半導体装置で新たな機能が発現できるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and can exhibit new functions in a semiconductor device using a direct transition type semiconductor, such as being able to handle light in the far infrared region. The purpose is to be able to.
本発明に係る半導体装置は、基板の上に形成された半導体からなる第１障壁層と、第１障壁層の上に形成された直接遷移型の半導体からなるチャネル層と、チャネル層の上に形成された半導体からなる第２障壁層と、基板の平面方向に対向して配置されてチャネル層を挟んで形成され、チャネル層にオーミック接続する第１電極および第２電極と、第１電極および第２電極で挟まれた領域を第１電極の側の第１領域および第２電極の側の第２領域とに２分割した第１領域の第２障壁層の上で第１電極の上部領域に接して形成され、第１領域のチャネル層に電界を印加する第１電界印加電極とを備え、第１電界印加電極に所定の電圧が印加されることでチャネル層の第１領域および第２領域でｐｎ接合が形成される。 A semiconductor device according to the present invention includes a first barrier layer made of a semiconductor formed on a substrate, a channel layer made of a direct transition type semiconductor formed on the first barrier layer, and a channel layer A formed second barrier layer made of a semiconductor, a first electrode and a second electrode which are arranged opposite to each other in the planar direction of the substrate and sandwiched between the channel layers and are in ohmic contact with the channel layer; An upper region of the first electrode on the second barrier layer of the first region obtained by dividing the region sandwiched between the second electrodes into a first region on the first electrode side and a second region on the second electrode side And a first electric field applying electrode that applies an electric field to the channel layer of the first region, and a predetermined voltage is applied to the first electric field applying electrode, whereby the first region and the second of the channel layer are applied. A pn junction is formed in the region.
上記半導体装置において、チャネル層は、ｎ型およびｐ型のなかより選択された導電型を備えていればよい。また、第２領域の第２障壁層の上で第２電極の上部領域に接して形成され、第２領域のチャネル層に電界を印加する第２電界印加電極を備え、チャネル層は、ｉ型を備えて構成されているようにしてもよい。 In the semiconductor device, the channel layer only needs to have a conductivity type selected from n-type and p-type. In addition, a second electric field applying electrode is formed on the second barrier layer in the second region and in contact with the upper region of the second electrode, and applies an electric field to the channel layer in the second region. You may make it comprise.
上記半導体装置において、第１電極および第２電極が形成されている領域以外の第１電極と第２電極との対向方向に垂直な方向のチャネル層の対向する２つの断面に形成された反射手段より構成された共振器を備えるようにしてもよい。 In the above semiconductor device, the reflection means formed in two opposing cross sections of the channel layer in a direction perpendicular to the opposing direction of the first electrode and the second electrode other than the region where the first electrode and the second electrode are formed You may make it provide the resonator comprised from more.
以上説明したように、本発明によれば、第１領域の第２障壁層の上で第１電極の上部領域に接して形成され、第１領域のチャネル層に電界を印加する第１電界印加電極を備えるようにしたので、直接遷移型の半導体を用いて半導体装置で新たな機能が発現できるようになるという優れた効果が得られる。 As described above, according to the present invention, the first electric field application is formed on the second barrier layer in the first region and in contact with the upper region of the first electrode, and applies an electric field to the channel layer in the first region. Since the electrode is provided, an excellent effect can be obtained that a new function can be expressed in a semiconductor device using a direct transition type semiconductor.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
［実施の形態１］
はじめに、本発明の実施の形態１について、図１および図２を用いて説明する。図１は、本発明の実施の形態１における半導体装置の構成を示す構成図である。また、図２は、本発明の実施の形態１における半導体装置の一部構成を示す平面図である。この半導体装置は、基板１０１の上に形成された半導体からなる第１障壁層１０２と、第１障壁層１０２の上に形成された直接遷移型の半導体からなるチャネル層１０３と、チャネル層１０３の上に形成された半導体からなる第２障壁層１０４とを備える。障壁層とチャネル層１０３とにより価電子帯および伝導帯ともに量子井戸構造が形成されている。
[Embodiment 1]
First, Embodiment 1 of the present invention will be described with reference to FIG. 1 and FIG. FIG. 1 is a configuration diagram showing the configuration of the semiconductor device according to the first embodiment of the present invention. FIG. 2 is a plan view showing a partial configuration of the semiconductor device according to the first embodiment of the present invention. This semiconductor device includes a first barrier layer 102 made of a semiconductor formed on a substrate 101, a channel layer 103 made of a direct transition type semiconductor formed on the first barrier layer 102, and a channel layer 103 And a second barrier layer 104 made of a semiconductor formed thereon. The barrier layer and the channel layer 103 form a quantum well structure in both the valence band and the conduction band.
また、この半導体装置は、基板１０１の平面方向に対向して配置されてチャネル層１０３を挟んで形成され、チャネル層１０３にオーミック接続する第１電極１０５および第２電極１０６と、第１領域１５１における第２障壁層１０４の上で第１電極１０５の上部領域に接して形成され、第１領域１５１のチャネル層１０３に電界を印加する電界印加電極（第１電界印加電極）１０７とを備える。 In addition, the semiconductor device is arranged so as to be opposed to the planar direction of the substrate 101, sandwiched between the channel layer 103, and ohmically connected to the channel layer 103, and the first region 151. And an electric field application electrode (first electric field application electrode) 107 that is formed in contact with the upper region of the first electrode 105 on the second barrier layer 104 and applies an electric field to the channel layer 103 of the first region 151.
なお、電界印加電極１０７は、例えば、絶縁層１０８の上に形成されていればよい。また、第１領域１５１は、第１電極１０５および第２電極１０６で挟まれた領域を２分割した一方の領域であり、第１電極側の領域である。また、第２電極側の領域が第２領域１５２となる。第１領域１５１および第２領域１５２により、第１電極１０５および第２電極１０６で挟まれた領域を、第１電極１０５の側および第２電極１０６の側に２分割している。第１領域１５１および第２領域１５２は、等分に形成されている必要はない。 The electric field applying electrode 107 may be formed on the insulating layer 108, for example. The first region 151 is one region obtained by dividing the region sandwiched between the first electrode 105 and the second electrode 106 into two regions, and is a region on the first electrode side. In addition, the region on the second electrode side becomes the second region 152. The region sandwiched between the first electrode 105 and the second electrode 106 is divided into the first electrode 105 side and the second electrode 106 side by the first region 151 and the second region 152. The first region 151 and the second region 152 need not be formed equally.
本実施の形態における半導体装置は、電界印加電極１０７に所定の電圧が印加されることでチャネル層１０３の第１領域１５１および第２領域１５２でｐｎ接合が形成されるようにしたものである。 In the semiconductor device in this embodiment, a pn junction is formed in the first region 151 and the second region 152 of the channel layer 103 by applying a predetermined voltage to the electric field applying electrode 107.
例えば、図３に示すように、電界印加電極１０７と第１電極１０５との間に、電界印加電極１０７の側が負となる電圧を印加すると、第１領域１５１のチャネル層１０３をｐ型とすることができる。ここで、チャネル層１０３がｎ型の状態となっていれば、電界が印加されていない第２領域１５２のチャネル層１０３は、ｎ型の状態を維持し、電界が印加された第１領域１５１のチャネル層１０３はｐ型となるので、これらの間にｐｎ接合が形成されるようになる。チャネル層１０３をｎ型の状態としておくことは、例えば、障壁層にドナーとなる不純物を導入しておくことで実現できる。 For example, as shown in FIG. 3, when a voltage that makes the electric field application electrode 107 negative is applied between the electric field application electrode 107 and the first electrode 105, the channel layer 103 in the first region 151 is made p-type. be able to. Here, if the channel layer 103 is in the n-type state, the channel layer 103 in the second region 152 to which no electric field is applied maintains the n-type state and the first region 151 to which the electric field is applied. Since the channel layer 103 becomes p-type, a pn junction is formed between them. The channel layer 103 can be in an n-type state by introducing an impurity serving as a donor into the barrier layer, for example.
この状態で、第１電極１０５と第２電極１０６との間に、第１電極１０５の側が正となる電圧を印加すれば、チャネル層１０３のバンドギャップエネルギーに対応した発光が得られるようになる。言い換えると、図３を用いて説明した半導体装置により、発光ダイオードが構成できる。 In this state, if a voltage that is positive on the first electrode 105 side is applied between the first electrode 105 and the second electrode 106, light emission corresponding to the band gap energy of the channel layer 103 can be obtained. . In other words, a light emitting diode can be formed by the semiconductor device described with reference to FIG.
また、図４に示すように、電界印加電極１０７と第１電極１０５との間に、電界印加電極１０７の側が負となる電圧を印加すると、上述同様に、ｎ型の半導体から構成された第１領域１５１のチャネル層１０３をｐ型とすることができる。この場合においても、チャネル層１０３の平面方向（第１電極１０５および第２電極１０６が対向する方向）にｐｎ接合が形成されるようになる。 Further, as shown in FIG. 4, when a voltage that makes the electric field application electrode 107 negative is applied between the electric field application electrode 107 and the first electrode 105, the first electrode composed of an n-type semiconductor is formed as described above. The channel layer 103 in one region 151 can be p-type. Even in this case, a pn junction is formed in the planar direction of the channel layer 103 (the direction in which the first electrode 105 and the second electrode 106 face each other).
この状態で、チャネル層１０３に、チャネル層１０３のバンドギャップエネルギー以上の光を照射すると、上記ｐｎ接合に光起電力が生じ、これを測定すれば、照射された光の強度を検出することができる。 In this state, when the channel layer 103 is irradiated with light having a band gap energy higher than that of the channel layer 103, a photovoltaic force is generated in the pn junction, and by measuring this, the intensity of the irradiated light can be detected. it can.
上述では、電界印加電極１０７に負の電圧が印加された場合について説明したが、電界印加電極１０７に正の電圧を印加すれば、第１領域１５１をｎ型に反転させることができる。この場合、チャネル層１０３がｐ型の状態となっていればよい。このようにしても、チャネル層１０３の平面方向にｐｎ接合が形成できる。チャネル層１０３をｐ型の状態としておくことは、例えば、障壁層にアクセプタとなる不純物を導入しておくことで実現できる。 In the above description, the case where a negative voltage is applied to the electric field application electrode 107 has been described. However, if a positive voltage is applied to the electric field application electrode 107, the first region 151 can be inverted to n-type. In this case, the channel layer 103 only needs to be in a p-type state. Even in this case, a pn junction can be formed in the planar direction of the channel layer 103. Setting the channel layer 103 to the p-type state can be realized, for example, by introducing an impurity serving as an acceptor into the barrier layer.
ここで、量子井戸構造に対する電界の印加による導電型の制御について説明する。 Here, control of the conductivity type by applying an electric field to the quantum well structure will be described.
図５の（ａ）に示すように、第１障壁層５０１，チャネル層５０２，および第２障壁層５０３からなる量子井戸構造に、絶縁層５０４を介して形成した電界印加電極５０５で電界を印加する場合を考える。 As shown in FIG. 5A, an electric field is applied to a quantum well structure including a first barrier layer 501, a channel layer 502, and a second barrier layer 503 through an insulating layer 504. Consider the case.
まず、電界印加電極５０５に正の電圧を印加すると、絶縁層５０４を挟んだコンデンサ構造となっているので、電界印加電極５０５の側に正電荷が蓄積し、チャネル層５０２の側に負電荷が蓄積する。この結果、図５の（ｂ）に示すように、量子井戸構造のバンド全体がフェルミレベルより価電子帯の側に移動し、チャネル層５０２の伝導帯下端がフェルミレベルより低い状態となる。この状態では、フェルミレベルより下のチャネル層５０２の伝導帯下端に、電子５１１が蓄積されるようになる。この状態は、図５の（ｃ）に分散関係を示すように、ｎ型の状態となる。 First, when a positive voltage is applied to the electric field application electrode 505, the capacitor structure has an insulating layer 504 sandwiched therebetween. Therefore, positive charges are accumulated on the electric field application electrode 505 side, and negative charges are accumulated on the channel layer 502 side. accumulate. As a result, as shown in FIG. 5B, the entire band of the quantum well structure moves to the valence band side from the Fermi level, and the lower end of the conduction band of the channel layer 502 becomes lower than the Fermi level. In this state, electrons 511 are accumulated at the lower end of the conduction band of the channel layer 502 below the Fermi level. This state is an n-type state as shown in FIG.
一方、電界印加電極５０５に負の電圧を印加して量子井戸構造に電界を印加すると、電界印加電極５０５の側に負電荷が蓄積し、チャネル層５０２の側に正電荷が蓄積する。この結果、量子井戸構造のバンド全体がフェルミレベルより伝導帯の側に移動し、チャネル層５０２の価電子帯上端がフェルミレベルより高い状態となる。この状態では、フェルミレベルより上のチャネル層５０２の価電子帯上端に、正孔５１２が蓄積されるようになる。この状態は、図５の（ｃ）に分散関係を示すように、ｐ型の状態となる。 On the other hand, when a negative voltage is applied to the electric field application electrode 505 to apply an electric field to the quantum well structure, negative charges are accumulated on the electric field application electrode 505 side and positive charges are accumulated on the channel layer 502 side. As a result, the entire band of the quantum well structure moves to the conduction band side from the Fermi level, and the upper end of the valence band of the channel layer 502 becomes higher than the Fermi level. In this state, holes 512 are accumulated at the upper end of the valence band of the channel layer 502 above the Fermi level. This state is a p-type state as shown in FIG.
従って、図１を用いて説明した半導体装置において、チャネル層１０３をｎ型の状態としておき、電界印加電極１０７に負の電圧を印加すれば、図６に示すように、まず、第２領域１５２においては、チャネル層１０３は伝導帯下端がフェルミレベルより低く、ここに電子６０１が蓄積された状態であり、ｎ型の状態が維持される。これに対し、第１領域１５１においては、チャネル層１０３の価電子帯下端がフェルミレベルより上になりここに正孔６０２が蓄積され、ｐ型に反転する。この結果、チャネル層１０３の第１領域１５１と第２領域１５２との間に、ｐｎ接合が形成されるようになる。 Therefore, in the semiconductor device described with reference to FIG. 1, when the channel layer 103 is in an n-type state and a negative voltage is applied to the electric field applying electrode 107, first, as shown in FIG. , The channel layer 103 has a lower conduction band lower than the Fermi level, where electrons 601 are accumulated, and the n-type state is maintained. On the other hand, in the first region 151, the lower end of the valence band of the channel layer 103 is above the Fermi level, and holes 602 are accumulated therein, and are inverted to p-type. As a result, a pn junction is formed between the first region 151 and the second region 152 of the channel layer 103.
次に、実施例を用いてより詳細に説明する。 Next, it demonstrates in detail using an Example.
［実施例１］
はじめに、実施例１について説明する。図７は、実施例１における半導体装置の構成を示す断面図である。この半導体装置は、ＧａＡｓからなる基板７０１、ＡｌＳｂからなる層厚１０００ｎｍの半導体層７０２、Ａｌ0.09Ｉｎ0.91Ｓｂからなる層厚１０００ｎｍの半導体層７０３、ＡｌＩｎＳｂ／ＩｎＳｂ超格子からなる緩衝層７０４、Ａｌ0.09Ｉｎ0.91Ｓｂからなる層厚２０３０ｎｍの第１障壁層７０５、ＩｎＳｂからなる層厚２０ｎｍのチャネル層７０６、Ａｌ0.09Ｉｎ0.91Ｓｂからなる層厚１４０ｎｍの第２障壁層７０７、および第２障壁層７０７の表面を被覆するＩｎＳｂからなる層厚１ｎｍの酸化防止層７０８を備える。
[Example 1]
First, Example 1 will be described. FIG. 7 is a cross-sectional view illustrating the configuration of the semiconductor device according to the first embodiment. This semiconductor device includes a substrate 701 made of GaAs, a semiconductor layer 702 made of AlSb with a thickness of 1000 nm, a semiconductor layer 703 made of Al 0.09 In 0.91 Sb with a thickness of 1000 nm, a buffer layer 704 made of an AlInSb / InSb superlattice, and Al 0.09. A first barrier layer 705 made of In 0.91 Sb with a thickness of 2030 nm, a channel layer 706 made of InSb with a thickness of 20 nm, a second barrier layer 707 made of Al 0.09 In 0.91 Sb with a thickness of 140 nm, and a second barrier layer 707 An antioxidant layer 708 made of InSb and having a thickness of 1 nm is provided to cover the surface.
上述した各層は、例えば、分子線エピタキシー法により形成（エピタキシャル成長）すればよい（非特許文献３参照）。半導体層７０２，半導体層７０３，および緩衝層７０４は、よく知られているように、第１障壁層７０５，チャネル層７０６，および第２障壁層７０７の結晶性向上のために設けている。また、酸化防止層７０８は、Ａｌを含む第２障壁層７０７の酸化を防止するために用いている。 Each layer described above may be formed (epitaxial growth) by, for example, molecular beam epitaxy (see Non-Patent Document 3). As is well known, the semiconductor layer 702, the semiconductor layer 703, and the buffer layer 704 are provided to improve the crystallinity of the first barrier layer 705, the channel layer 706, and the second barrier layer 707. The antioxidant layer 708 is used to prevent oxidation of the second barrier layer 707 containing Al.
なお、第１障壁層７０５は、Ｓｉをいわゆるデルタドープすることで導入して形成した不純物導入領域７０５ａを備える。Ｓｉは、ＡｌＩｎＳｂに対してドナーとなる不純物である。同様に、第２障壁層７０７は、Ｓｉをデルタドープすることで導入して形成した不純物導入領域７０７ａおよび不純物導入領域７０７ｂを備える。これらの不純物導入領域の形成により、チャネル層７０６がｎ型となる。 The first barrier layer 705 includes an impurity introduction region 705a formed by introducing Si by so-called delta doping. Si is an impurity that serves as a donor for AlInSb. Similarly, the second barrier layer 707 includes an impurity introduction region 707a and an impurity introduction region 707b formed by introducing Si by delta doping. By forming these impurity introduction regions, the channel layer 706 becomes n-type.
不純物導入領域７０５ａは、例えば、Ｓｉの濃度が１．５×１０12ｃｍ-2とされている。また、不純物導入領域７０７ａは、Ｓｉの濃度が１．５×１０12ｃｍ-2とされ、不純物導入領域７０７ｂは、Ｓｉの濃度が２×１０12ｃｍ-2とされている。また、不純物導入領域７０５ａは、例えば、チャネル層７０６と第１障壁層７０５との界面より３０ｎｍ離間して形成されている。これらの距離は、チャネル層７０６の電子に不純物散乱が生じない範囲である。また、不純物導入領域７０７ａは、チャネル層７０６と第２障壁層７０７との界面より３０ｎｍ離間して形成されている。 The impurity introduction region 705a has, for example, a Si concentration of 1.5 × 10 12 cm −2 . The impurity introduction region 707a has a Si concentration of 1.5 × 10 12 cm −2, and the impurity introduction region 707b has a Si concentration of 2 × 10 12 cm −2 . The impurity introduction region 705a is formed, for example, 30 nm away from the interface between the channel layer 706 and the first barrier layer 705. These distances are ranges in which impurity scattering does not occur in the electrons of the channel layer 706. The impurity introduction region 707a is formed 30 nm away from the interface between the channel layer 706 and the second barrier layer 707.
また、実施例１における半導体装置は、基板７０１の平面方向に対向して配置されてチャネル層７０６を挟んで形成され、チャネル層７０６にオーミック接続する第１電極７０９および第２電極７１０を備える。また、酸化防止層７０８の上に、Ａｌ2Ｏ3からなる層厚２０ｎｍの絶縁層７１１を備える。加えて、第１電極７０９および第２電極７１０で挟まれた領域を第１電極７０９の側の第１領域７５１および第２電極７１０の側の第２領域７５２とに２分割した第１領域７５１の第２障壁層７０７の上で第１電極７０９の上部領域に接して形成され、第１領域７５１のチャネル層７０６に電界を印加する電界印加電極７１２を備える。 In addition, the semiconductor device according to the first embodiment includes a first electrode 709 and a second electrode 710 that are arranged to face each other in the planar direction of the substrate 701, are formed with the channel layer 706 interposed therebetween, and are ohmically connected to the channel layer 706. In addition, an insulating layer 711 made of Al 2 O 3 and having a layer thickness of 20 nm is provided on the antioxidant layer 708. In addition, a first region 751 obtained by dividing a region sandwiched between the first electrode 709 and the second electrode 710 into a first region 751 on the first electrode 709 side and a second region 752 on the second electrode 710 side is divided into two. An electric field applying electrode 712 is formed on the second barrier layer 707 in contact with the upper region of the first electrode 709 and applies an electric field to the channel layer 706 in the first region 751.
第１電極７０９および第２電極７１０は、ＡｕＧｅＮｉ合金やＩｎから構成すればよい。これらは、蒸着により形成することができる。 The first electrode 709 and the second electrode 710 may be made of AuGeNi alloy or In. These can be formed by vapor deposition.
また、絶縁層７１１は、トリメチルアルミニウムやトリエチルアルミニウムなどのアルミニウム原料および酸化剤ガスを交互に供給して１原子層ずつ酸化アルミニウムの層を形成する原子層成長法により形成すればよい。なお、例えば、上述した各電極を形成した後、絶縁層７１１を形成すればよい。各電極に超音波ハンダにより配線を接続することで、絶縁層７１１を破壊して電極−配線間の導通を取ることができる。 The insulating layer 711 may be formed by an atomic layer growth method in which an aluminum material such as trimethylaluminum or triethylaluminum and an oxidant gas are alternately supplied to form an aluminum oxide layer one atomic layer at a time. Note that for example, the insulating layer 711 may be formed after the above-described electrodes are formed. By connecting wiring to each electrode by ultrasonic soldering, the insulating layer 711 can be broken and electrical connection between the electrode and wiring can be established.
電界印加電極７１２は、下層をチタン層として上層を金層とした金属の２層構造から構成すればよい。例えば、電子ビーム蒸着により各金属材料を蒸着することで、電界印加電極７１２が形成できる。 The electric field applying electrode 712 may be formed of a metal two-layer structure in which the lower layer is a titanium layer and the upper layer is a gold layer. For example, the electric field applying electrode 712 can be formed by evaporating each metal material by electron beam evaporation.
この実施例１における半導体装置においても、電界印加電極７１２に所定の電圧を印加することで、チャネル層７０６の第１領域７５１をｐ型の状態とすることができる。この結果、この半導体装置においても、チャネル層７０６のｐ型に反転した第１領域７５１と、ｎ型の第２領域７５２とによりｐｎ接合が形成できる。 Also in the semiconductor device according to the first embodiment, the first region 751 of the channel layer 706 can be put into a p-type state by applying a predetermined voltage to the electric field applying electrode 712. As a result, also in this semiconductor device, a pn junction can be formed by the first region 751 inverted to the p-type of the channel layer 706 and the n-type second region 752.
より詳細に説明すると、チャネル層７０６を構成するＩｎＳｂのバンドギャップエネルギーは、０．２３５ｅＶ（波長５．２８μｍ）であり、第１障壁層７０５および第２障壁層７０７を構成するＡｌＩｎＳｂのうちＡｌ濃度が最も高いＡｌＳｂのバンドギャップエネルギーは、２．３８６ｅＶ（波長５２０ｎｍ）である。従って、第１障壁層７０５−チャネル層７０６−第２障壁層７０７のバンド状態は、図８のバンド図で示すように変化する。本実施例の半導体装置では、チャネル層７０６の層厚や障壁層のＡｌ濃度を変化させることで、発光および受光における波長のピークを、５２０ｎｍ〜５．２８μｍで変化させることができる。 More specifically, the band gap energy of InSb that constitutes the channel layer 706 is 0.235 eV (wavelength 5.28 μm), and the Al concentration in the AlInSb that constitutes the first barrier layer 705 and the second barrier layer 707. The highest band gap energy of AlSb is 2.386 eV (wavelength 520 nm). Accordingly, the band state of the first barrier layer 705 -the channel layer 706 -the second barrier layer 707 changes as shown in the band diagram of FIG. In the semiconductor device of this embodiment, the wavelength peak in light emission and light reception can be changed from 520 nm to 5.28 μm by changing the layer thickness of the channel layer 706 and the Al concentration of the barrier layer.
［実施例２］
次に、実施例２について説明する。図９は、実施例２における半導体装置の構成を示す断面図である。この半導体装置は、ＣｄＺｎＴｅからなる基板９０１、ＣｄＴｅからなる半導体層９０２、Ｈｇ0.3Ｃｄ0.7Ｔｅからなる第１障壁層９０３、ＨｇＴｅからなるチャネル層９０４、Ｈｇ0.3Ｃｄ0.7Ｔｅからなる第２障壁層９０５を備える。
[Example 2]
Next, Example 2 will be described. FIG. 9 is a cross-sectional view illustrating the configuration of the semiconductor device according to the second embodiment. The semiconductor device, the second barrier layer 905 made of the first barrier layer 903, the channel layer 904 made of HgTe, Hg 0.3 Cd 0.7 Te consisting consisting substrate 901, a semiconductor layer 902 made of CdTe, Hg 0.3 Cd 0.7 Te from CdZnTe Is provided.
上述した各層は、例えば、分子線エピタキシー法により形成（エピタキシャル成長）すればよい（非特許文献４参照）。半導体層９０２は、よく知られているように、第１障壁層９０３，チャネル層９０４，および第２障壁層９０５の結晶性向上のために設けているバッファ層である。 Each layer described above may be formed (epitaxial growth) by, for example, molecular beam epitaxy (see Non-Patent Document 4). As is well known, the semiconductor layer 902 is a buffer layer provided for improving the crystallinity of the first barrier layer 903, the channel layer 904, and the second barrier layer 905.
なお、第１障壁層９０３は、ＨｇＣｄＴｅに対してドナーとなる不純物であるヨウ素を導入して形成した層厚９ｎｍ程度の不純物導入領域９０３ｂを備える（非特許文献３参照）。不純物導入領域９０３は、第１障壁層９０３の層厚方向の中央部に配置し、この上下の不純物が導入されていないアンドープ層９０３ａ，９０３ｃに挟まれた状態に形成する。このように構成することで、まず、不純物導入領域９０３ｂは、層厚１０ｎｍのアンドープ層９０３ｃにより、チャネル層９０４より離間させる。また、第１障壁層９０３の全厚に対して薄い不純物導入領域９０３ｂとすることで、第１障壁層９０３の全体としては障壁として機能させ、所望とする不純物濃度を実現している。 Note that the first barrier layer 903 includes an impurity introduction region 903b having a layer thickness of about 9 nm formed by introducing iodine as an impurity serving as a donor to HgCdTe (see Non-Patent Document 3). The impurity introduction region 903 is disposed at the center of the first barrier layer 903 in the layer thickness direction, and is formed in a state sandwiched between the upper and lower undoped layers 903a and 903c. With this configuration, first, the impurity introduction region 903b is separated from the channel layer 904 by the undoped layer 903c having a thickness of 10 nm. Further, by making the impurity introduction region 903b thinner than the entire thickness of the first barrier layer 903, the entire first barrier layer 903 functions as a barrier, and a desired impurity concentration is realized.
同様に、第２障壁層９０５は、ヨウ素を導入して形成した不純物導入領域９０５ｂおよび、アンドープ層９０５ａ，９０５ｃを備える。不純物導入領域９０５ｂは、層厚９ｎｍ程度とする。また、アンドープ層９０５ａは、層厚１０ｎｍ程度とする。これらの不純物導入領域の形成により、チャネル層９０４がｎ型となる。 Similarly, the second barrier layer 905 includes an impurity introduction region 905b formed by introducing iodine and undoped layers 905a and 905c. The impurity introduction region 905b has a layer thickness of about 9 nm. The undoped layer 905a has a thickness of about 10 nm. By forming these impurity introduction regions, the channel layer 904 becomes n-type.
また、実施例２における半導体装置は、基板９０１の平面方向に対向して配置されてチャネル層９０４を挟んで形成され、チャネル層９０４にオーミック接続する第１電極９０６および第２電極９０７を備える。また、第２障壁層９０５の上に、Ａｌ2Ｏ3からなる層厚２０ｎｍの絶縁層９０８を備える。加えて、第１電極９０６および第２電極９０７で挟まれた領域を第１電極９０６の側の第１領域９５１および第２電極９０７の側の第２領域９５２とに２分割した第１領域９５１の第２障壁層９０５の上で第１電極９０６の上部領域に接して形成され、第１領域９５１のチャネル層９０４に電界を印加する電界印加電極９０９を備える。 In addition, the semiconductor device according to the second embodiment includes a first electrode 906 and a second electrode 907 that are arranged to face each other in the planar direction of the substrate 901, are formed with the channel layer 904 interposed therebetween, and are ohmically connected to the channel layer 904. Further, an insulating layer 908 made of Al 2 O 3 and having a layer thickness of 20 nm is provided on the second barrier layer 905. In addition, a first region 951 is obtained by dividing a region sandwiched between the first electrode 906 and the second electrode 907 into a first region 951 on the first electrode 906 side and a second region 952 on the second electrode 907 side. An electric field applying electrode 909 is formed on the second barrier layer 905 in contact with the upper region of the first electrode 906 and applies an electric field to the channel layer 904 in the first region 951.
第１電極９０６および第２電極９０７は、ＡｕＧｅＮｉ合金やＩｎから構成すればよい。これらは、蒸着により形成することができる。 The first electrode 906 and the second electrode 907 may be made of AuGeNi alloy or In. These can be formed by vapor deposition.
また、絶縁層９０８は、トリメチルアルミニウムやトリエチルアルミニウムなどのアルミニウム原料および酸化剤ガスを交互に供給して１原子層ずつ酸化アルミニウムの層を形成する原子層成長法により形成すればよい。なお、例えば、上述した各電極を形成した後、絶縁層９０８を形成すればよい。各電極に超音波ハンダにより配線を接続することで、絶縁層９０８を破壊して電極−配線間の導通を取ることができる。 The insulating layer 908 may be formed by an atomic layer growth method in which an aluminum material such as trimethylaluminum or triethylaluminum and an oxidant gas are alternately supplied to form an aluminum oxide layer one atomic layer at a time. Note that for example, the insulating layer 908 may be formed after the above-described electrodes are formed. By connecting wiring to each electrode by ultrasonic soldering, the insulating layer 908 can be broken and electrical connection between the electrode and wiring can be established.
電界印加電極９０９は、下層をチタン層として上層を金層とした金属の２層構造から構成すればよい。例えば、電子ビーム蒸着により各金属材料を蒸着することで、電界印加電極９０９が形成できる。 The electric field applying electrode 909 may be formed of a metal two-layer structure in which the lower layer is a titanium layer and the upper layer is a gold layer. For example, the electric field applying electrode 909 can be formed by evaporating each metal material by electron beam evaporation.
この実施例２における半導体装置においても、電界印加電極９０９に所定の電圧を印加することで、チャネル層９０４の第１領域９５１をｐ型の状態とすることができる。この結果、この半導体装置においても、チャネル層９０４のｐ型に反転した第１領域９５１と、ｎ型の第２領域９５２とによりｐｎ接合が形成できる。 Also in the semiconductor device according to the second embodiment, the first region 951 of the channel layer 904 can be in a p-type state by applying a predetermined voltage to the electric field applying electrode 909. As a result, also in this semiconductor device, a pn junction can be formed by the first region 951 of the channel layer 904 inverted to the p-type and the n-type second region 952.
より詳細に説明すると、井戸となるチャネル層９０４を構成するＨｇＴｅは、図１０の（ａ）に示すように、バルクの状態では価電子帯と伝導帯とが交差しており、バンドギャップはない状態である（波長無限大）。これに対し、ＨｇＣｄＴｅからなる障壁層でチャネル層９０４を挟む構成とすることで、図１０の（ｂ）に示すように、量子閉じ込めによりチャネル層９０４にバンドギャップを形成することができる。この状態を、図１１のバンド図に示す。 More specifically, as shown in FIG. 10A, HgTe constituting the channel layer 904 serving as a well has a valence band and a conduction band intersecting in a bulk state, and has no band gap. State (wavelength infinite). On the other hand, by adopting a configuration in which the channel layer 904 is sandwiched between barrier layers made of HgCdTe, a band gap can be formed in the channel layer 904 by quantum confinement as shown in FIG. This state is shown in the band diagram of FIG.
また、本実施例２においても、チャネル層９０４の層厚を変えることで、発光および受光における波長のピークを変化させることができる。ここで、本実施例２において、障壁層を構成するＨｇ0.3Ｃｄ0.7ＴｅのＨｇ組成を０としたＣｄＴｅのバンドギャップエネルギーは、１．６１ｅＶ（波長７７０ｎｍ）である。従って、実施例２に比較して、発光および受光における波長のピークの可変幅が広く、７７０ｎｍ〜無限大で、より長い波長（例えば遠赤外）の光の発光および受光が可能となる。長波長側の限界は、熱エネルギーがバンドギャップを超えることで決定され、室温（３００Ｋ）では４８μｍとなり、液体窒素温度（７７Ｋ）では１８７μｍとなり、液体ヘリウム温度（４．２Ｋ）では、３．４３ｍｍとなる。 Also in the second embodiment, the wavelength peak in light emission and light reception can be changed by changing the layer thickness of the channel layer 904. Here, in Example 2, the band gap energy of CdTe in which the Hg composition of Hg 0.3 Cd 0.7 Te constituting the barrier layer is 0 is 1.61 eV (wavelength 770 nm). Therefore, compared with Example 2, the variable range of the wavelength peak in light emission and light reception is wide, and it is possible to emit and receive light having a longer wavelength (for example, far infrared) from 770 nm to infinity. The limit on the long wavelength side is determined by the thermal energy exceeding the band gap, 48 μm at room temperature (300 K), 187 μm at liquid nitrogen temperature (77 K), and 3.43 mm at liquid helium temperature (4.2 K). It becomes.
［実施例３］
次に、実施例３について説明する。図１２は、実施例３における半導体装置の構成を示す断面図である。この半導体装置は、絶縁性のＧａＡｓからなる基板１２０１、Ａｌ0.7Ｇａ0.3Ｓｂからなる層厚５００ｎｍの緩衝層１２０２、ＡｌＳｂ／ＧａＳｂ超格子からなる超格子緩衝層１２０３、Ａｌ0.7Ｇａ0.3Ｓｂからなる層厚５０ｎｍの第１障壁層１２０４、ＧａＳｂからなる層厚８ｎｍの第１チャネル層１２０５、ＩｎＡｓからなる層厚８ｎｍの第２チャネル層１２０６、Ａｌ0.7Ｇａ0.3Ｓｂからなる層厚３０ｎｍの第２障壁層１２０７、および第２障壁層１２０７の表面を被覆するＧａＳｂからなる層厚５ｎｍの酸化防止層１２０８を備える。
[Example 3]
Next, Example 3 will be described. FIG. 12 is a cross-sectional view illustrating the configuration of the semiconductor device according to the third embodiment. This semiconductor device includes a substrate 1201 made of insulating GaAs, a buffer layer 1202 made of Al 0.7 Ga 0.3 Sb with a thickness of 500 nm, a superlattice buffer layer 1203 made of an AlSb / GaSb superlattice, and a layer made of Al 0.7 Ga 0.3 Sb. First barrier layer 1204 having a thickness of 50 nm, first channel layer 1205 having a thickness of 8 nm made of GaSb, second channel layer 1206 having a thickness of 8 nm made of InAs, and a second barrier layer having a thickness of 30 nm made of Al 0.7 Ga 0.3 Sb 1207 and an anti-oxidation layer 1208 having a layer thickness of 5 nm made of GaSb covering the surface of the second barrier layer 1207.
上述した各層は、例えば、分子線エピタキシー法により形成（エピタキシャル成長）すればよい（非特許文献４参照）。緩衝層１２０２および超格子緩衝層１２０３は、よく知られているように、第１障壁層１２０４，第１チャネル層１２０５，第２チャネル層１２０６，および第２障壁層１２０７の結晶性向上のために設けている。なお、超格子緩衝層１２０３は、例えば、ＡｌＳｂ／ＧａＳｂの各層を１０原子層ずつ５０周期積層させて形成すればよい。また、酸化防止層１２０８は、Ａｌを含む第２障壁層１２０７の酸化を防止するために用いている。 Each layer described above may be formed (epitaxial growth) by, for example, molecular beam epitaxy (see Non-Patent Document 4). As is well known, the buffer layer 1202 and the superlattice buffer layer 1203 are used to improve the crystallinity of the first barrier layer 1204, the first channel layer 1205, the second channel layer 1206, and the second barrier layer 1207. Provided. Note that the superlattice buffer layer 1203 may be formed, for example, by laminating 50 layers of 10 atomic layers of each AlSb / GaSb layer. The antioxidant layer 1208 is used to prevent oxidation of the second barrier layer 1207 containing Al.
なお、第２障壁層１２０７は、Ｂｅをいわゆるデルタドープすることで導入して形成した不純物導入領域１２０７ａを備える。Ｂｅは、ＡｌＧａＳｂに対して浅いアクセプタとなる不純物であるこの不純物導入領域の形成により、第２チャネル層１２０６がｐ型となる。 The second barrier layer 1207 includes an impurity introduction region 1207a formed by introducing Be by so-called delta doping. The second channel layer 1206 becomes p-type due to the formation of this impurity introduction region, which is an impurity that becomes a shallow acceptor for AlGaSb.
不純物導入領域１２０７ａは、例えば、Ｂｅの濃度が５×１０11ｃｍ-2とされている。また、不純物導入領域１２０７ａは、例えば、第２チャネル層１２０６と第２障壁層１２０７との界面より５ｎｍ離間して形成されている。この距離は、第２チャネル層１２０６の電子に不純物散乱が生じない範囲である。 In the impurity introduction region 1207a, for example, the concentration of Be is 5 × 10 11 cm −2 . The impurity introduction region 1207a is formed, for example, 5 nm away from the interface between the second channel layer 1206 and the second barrier layer 1207. This distance is a range in which no impurity scattering occurs in the electrons of the second channel layer 1206.
また、実施例３における半導体装置は、基板１２０１の平面方向に対向して配置されて第１チャネル層１２０５および第２チャネル層１２０６を挟んで形成され、第１チャネル層１２０５および第２チャネル層１２０６にオーミック接続する第１電極１２０９および第２電極１２１０を備える。また、酸化防止層１２０８の上に、Ａｌ2Ｏ3からなる層厚２０ｎｍの絶縁層１２１１を備える。 In addition, the semiconductor device according to the third embodiment is formed so as to face the planar direction of the substrate 1201 and sandwich the first channel layer 1205 and the second channel layer 1206, and the first channel layer 1205 and the second channel layer 1206 are formed. Are provided with a first electrode 1209 and a second electrode 1210 which are ohmically connected to each other. Further, an insulating layer 1211 made of Al 2 O 3 and having a layer thickness of 20 nm is provided on the antioxidant layer 1208.
加えて、第１電極１２０９および第２電極１２１０で挟まれた領域を第１電極１２０９の側の第１領域１２５１および第２電極１２１０の側の第２領域１２５２とに２分割した第１領域１２５１の第２障壁層１２０７の上で第１電極１２０９の上部領域に接して形成され、第１領域１２５１の第２チャネル層１２０６に電界を印加する電界印加電極１２１２を備える。 In addition, a first region 1251 obtained by dividing a region sandwiched between the first electrode 1209 and the second electrode 1210 into a first region 1251 on the first electrode 1209 side and a second region 1252 on the second electrode 1210 side is divided into two. An electric field applying electrode 1212 is formed on the second barrier layer 1207 and in contact with the upper region of the first electrode 1209 and applies an electric field to the second channel layer 1206 in the first region 1251.
第１電極１２０９および第２電極１２１０は、ＡｕＧｅＮｉ合金やＩｎから構成すればよい。これらは、蒸着により形成することができる。 The first electrode 1209 and the second electrode 1210 may be made of AuGeNi alloy or In. These can be formed by vapor deposition.
また、絶縁層１２１１は、原子層成長法により形成すればよい。なお、例えば、上述した各電極を形成した後、絶縁層１２１１を形成すればよい。各電極に超音波ハンダにより配線を接続することで、絶縁層１２１１を破壊して電極−配線間の導通を取ることができる。 The insulating layer 1211 may be formed by an atomic layer growth method. Note that for example, the insulating layer 1211 may be formed after the above-described electrodes are formed. By connecting wiring to each electrode by ultrasonic soldering, the insulating layer 1211 can be broken and electrical connection between the electrode and wiring can be established.
電界印加電極１２１２は、下層をチタン層として上層を金層とした金属の２層構造から構成すればよい。例えば、電子ビーム蒸着により各金属材料を蒸着することで、電界印加電極１２１２が形成できる。 The electric field applying electrode 1212 may be formed of a metal two-layer structure in which the lower layer is a titanium layer and the upper layer is a gold layer. For example, the electric field applying electrode 1212 can be formed by evaporating each metal material by electron beam evaporation.
この実施例３における半導体装置においても、電界印加電極１２１２に所定の電圧を印加することで、第１チャネル層１２０５および第２チャネル層１２０６の第１領域１２５１をｎ型の状態とすることができる。この結果、この半導体装置においても、第１チャネル層１２０５および第２チャネル層１２０６のｎ型に反転した第１領域１２５１と、ｐ型の第２領域１２５２とによりｐｎ接合が形成できる。 Also in the semiconductor device according to the third embodiment, the first region 1251 of the first channel layer 1205 and the second channel layer 1206 can be in the n-type state by applying a predetermined voltage to the electric field applying electrode 1212. . As a result, also in this semiconductor device, a pn junction can be formed by the first region 1251 inverted to the n-type of the first channel layer 1205 and the second channel layer 1206 and the p-type second region 1252.
より詳細に説明する。第１チャネル層１２０５および第２チャネル層１２０６におけるＧａＳｂ／ＩｎＡｓからなるヘテロ接合では、これらの層厚が厚いなどの状態で閉じ込めがない場合、図１３の（ａ−１）および（ａ−２）に示すように、ＩｎＡｓの伝導帯下端ＣbeがＧａＳｂの価電子帯上端Ｖbeより０．１５ｅＶ低くなる。 This will be described in more detail. In the heterojunction made of GaSb / InAs in the first channel layer 1205 and the second channel layer 1206, when there is no confinement in a state where these layer thicknesses are thick, (a-1) and (a-2) in FIG. As shown in FIG. 4, the lower conduction band C be of InAs is 0.15 eV lower than the upper valence band V be of GaSb.
上述した状態に対し、ＧａＳｂ／ＩｎＡｓからなるヘテロ接合を薄くするなど閉じ込め状態とすることで、図１３の（ｂ−１）および（ｂ−２）に示すように、ＩｎＡｓの伝導帯下端ＣbeがＧａＳｂの価電子帯上端Ｖbeより高くなり、これらの間にバンドギャップが形成されるようになる。第１障壁層１２０４および第２障壁層１２０７を構成するＡｌＧａＳｂのＧａ組成がゼロであるＡｌＳｂのバンドギャップが２．３８６ｅＶ（波長５２０ｎｍ相当）であり、これらによる量子井戸構造とすることで、発光および受光における波長のピークを、上述したエネルギーの間（波長５２０ｎｍ〜無限大）で変化させることができる。長波長側の限界は、熱エネルギーがバンドギャップを超えることで決定され、室温（３００Ｋ）では４８μｍとなり、液体窒素温度（７７Ｋ）では１８７μｍとなり、液体ヘリウム温度（４．２Ｋ）では、３．４３ｍｍとなる。 To above state, by the state confinement such as thin heterojunction consisting of GaSb / InAs, in FIG. 13 (b-1) and (b-2) as shown in, InAs conduction band minimum C BE Becomes higher than the valence band upper end V be of GaSb, and a band gap is formed between them. The band gap of AlSb in which the Ga composition of AlGaSb constituting the first barrier layer 1204 and the second barrier layer 1207 is zero is 2.386 eV (corresponding to a wavelength of 520 nm). The wavelength peak in light reception can be changed between the above-described energies (wavelength 520 nm to infinity). The limit on the long wavelength side is determined by the thermal energy exceeding the band gap, 48 μm at room temperature (300 K), 187 μm at liquid nitrogen temperature (77 K), and 3.43 mm at liquid helium temperature (4.2 K). It becomes.
次に、上述した実施例３の構成とした半導体装置の特性評価について説明する。この特性評価では、第１チャネル層１２０５の層厚を１０ｎｍとし、第２チャネル層１２０６の層厚を１５ｎｍとしている。なお、第２障壁層１２０７に、２．５×１０11ｃｍ-2のＢｅデルタドープを行っている。アクセプタ（ｐ型）のドープであるが、ドープ量が少なく、格子欠陥などがドナー（ｎ型）として働くので、電界が印加されていない状態ではチャネル層はｎ型のままである。 Next, characteristic evaluation of the semiconductor device having the configuration of the above-described third embodiment will be described. In this characteristic evaluation, the layer thickness of the first channel layer 1205 is 10 nm, and the layer thickness of the second channel layer 1206 is 15 nm. The second barrier layer 1207 is subjected to Be delta doping of 2.5 × 10 11 cm −2 . Although the acceptor (p-type) is doped, the channel layer remains n-type when no electric field is applied because the doping amount is small and lattice defects and the like work as donors (n-type).
また、半導体装置を、図１４Ａの斜視図および図１４Ｂの平面図に示すように、平面視十字の形状とし、十字を構成する各辺の端部において、第１電極１２０９ａ−第２電極１２１０ａ、および第１電極１２０９ｂ−第２電極１２１０ｂの２つの組を形成する。また、これら電極の内側の十字の中央部に絶縁層１２１１および電界印加電極１２１２を形成する。この測定では、作製の便宜上、第１電極と第２電極との間の全域に電界印加電極を形成している。また、図１４Ａでは、電界印加電極を省略して示している。 Further, as shown in the perspective view of FIG. 14A and the plan view of FIG. 14B, the semiconductor device is shaped like a cross in plan view, and the first electrode 1209a-second electrode 1210a, Two sets of the first electrode 1209b and the second electrode 1210b are formed. In addition, an insulating layer 1211 and an electric field applying electrode 1212 are formed at the center of the cross inside these electrodes. In this measurement, an electric field application electrode is formed in the entire region between the first electrode and the second electrode for the convenience of production. In FIG. 14A, the electric field application electrode is omitted.
上述した試料の半導体装置を作製し、第１電極１２０９ａ−第２電極１２１０ａの間の電圧Ｖを、第１電極１２０９ｂ−第２電極１２１０ｂの間に流れる電流Ｉで割った値でホール抵抗とし、このホール抵抗と電界印加電極１２１２への印加電圧ＶGとの関係を測定する。測定の結果、図１５に示すように、電界印加電極１２１２への印加電圧ＶGを−８Ｖから８Ｖまで掃引すると、−４．３Ｖ程度を境に、ホール抵抗が負の値より正の値に変化する。この結果より、電界印加電極１２１２への印加電圧により、ｐ型からｎ型へ反転させるなどの導電型の制御が可能であることがわかる。 A semiconductor device of the above-described sample is manufactured, and the Hall resistance is obtained by dividing the voltage V between the first electrode 1209a and the second electrode 1210a by the current I flowing between the first electrode 1209b and the second electrode 1210b. The relationship between the Hall resistance and the voltage V G applied to the electric field applying electrode 1212 is measured. As a result of the measurement, as shown in FIG. 15, when the applied voltage V G to the electric field applying electrode 1212 is swept from −8V to 8V, the Hall resistance becomes a positive value from a negative value around −4.3V. Change. From this result, it can be seen that the conductivity type such as inversion from the p-type to the n-type can be controlled by the voltage applied to the electric field application electrode 1212.
［実施の形態２］
次に、本発明の実施の形態２について図１６を用いて説明する。図１６は、本発明の実施の形態２における半導体装置の構成を示す構成図（断面図）である。この半導体装置は、基板１０１の上に形成された直接遷移型の半導体からなる第１障壁層１０２と、第１障壁層１０２の上に形成された直接遷移型の半導体からなるチャネル層１０３と、チャネル層１０３の上に形成された直接遷移型の半導体からなる第２障壁層１０４とを備える。障壁層で挟まれているチャネル層１０３により量子井戸構造が形成されている。
[Embodiment 2]
Next, Embodiment 2 of the present invention will be described with reference to FIG. FIG. 16 is a configuration diagram (sectional view) showing the configuration of the semiconductor device according to the second embodiment of the present invention. The semiconductor device includes a first barrier layer 102 made of a direct transition type semiconductor formed on a substrate 101, a channel layer 103 made of a direct transition type semiconductor formed on the first barrier layer 102, And a second barrier layer 104 made of a direct transition type semiconductor formed on the channel layer 103. A quantum well structure is formed by the channel layer 103 sandwiched between the barrier layers.
また、この半導体装置は、基板１０１の平面方向に対向して配置されてチャネル層１０３を挟んで形成され、チャネル層１０３にオーミック接続する第１電極１０５および第２電極１０６と、第１電極１０５および第２電極１０６で挟まれた領域を第１電極１０５の側の第１領域１５１および第２電極１０６の側の第２領域１５２とに２分割した第１領域１５１の第２障壁層１０４の上で第１電極１０５の上部領域に接して形成され、第１領域１５１のチャネル層１０３に電界を印加する電界印加電極（第１電界印加電極）１０７とを備える。また、電界印加電極１０７は、絶縁層１０８の上に形成されている。 In addition, the semiconductor device is arranged so as to face the planar direction of the substrate 101 and sandwich the channel layer 103. The first electrode 105 and the second electrode 106 that are in ohmic contact with the channel layer 103, and the first electrode 105 The second barrier layer 104 of the first region 151 is divided into a first region 151 on the first electrode 105 side and a second region 152 on the second electrode 106 side. An electric field application electrode (first electric field application electrode) 107 that is formed in contact with the upper region of the first electrode 105 and applies an electric field to the channel layer 103 in the first region 151 is provided. The electric field applying electrode 107 is formed on the insulating layer 108.
上述した構成は、前述した実施の形態１と同様である。本実施の形態２では、まず、チャネル層１０３がｉ型になる状態とする。例えば、第１障壁層１０２，チャネル層１０３，および第２障壁層１０４を真性半導体から構成し、第１障壁層１０２，第２障壁層１０４に不純物導入領域を形成しない構成とすればよい。また、上述した構成に加え、第２領域１５２の第２障壁層１０４の上で第２電極１０６の上部領域に接して形成され、第２領域１５２のチャネル層１０３に電界を印加する電界印加電極（第２電界印加電極）１６０７を備える。 The configuration described above is the same as that of the first embodiment. In the second embodiment, first, the channel layer 103 is in an i-type state. For example, the first barrier layer 102, the channel layer 103, and the second barrier layer 104 may be formed from intrinsic semiconductors, and an impurity introduction region may not be formed in the first barrier layer 102 and the second barrier layer 104. In addition to the above-described configuration, an electric field application electrode that is formed on the second barrier layer 104 in the second region 152 and in contact with the upper region of the second electrode 106 and applies an electric field to the channel layer 103 in the second region 152. (Second electric field application electrode) 1607 is provided.
本実施の形態２における半導体装置は、電界印加電極１０７および電界印加電極１６０７に、各々所定の電圧が印加されることで、チャネル層１０３の第１領域１５１および第２領域１５２でｐｎ接合が形成されるようにしたものである。 In the semiconductor device according to the second embodiment, a pn junction is formed in the first region 151 and the second region 152 of the channel layer 103 by applying predetermined voltages to the electric field applying electrode 107 and the electric field applying electrode 1607, respectively. It is made to be done.
例えば、電界印加電極１０７に負の電圧を印加し、電界印加電極１６０７に正の電圧を印加することで、第１領域１５１のチャネル層１０３をｐ型とし、第２領域１５２のチャネル層１０３をｎ型とすることができる。この結果、チャネル層１０３の平面方向（第１電極１０５および第２電極１０６が対向する方向）にｐｎ接合が形成されるようになる。また、電界印加電極１０７に正の電圧を印加し、電界印加電極１６０７に負の電圧を印加することで、第１領域１５１のチャネル層１０３をｎ型とし、第２領域１５２のチャネル層１０３をｐ型としてもよい。 For example, by applying a negative voltage to the electric field application electrode 107 and applying a positive voltage to the electric field application electrode 1607, the channel layer 103 in the first region 151 is made p-type, and the channel layer 103 in the second region 152 is changed to the p-type. It can be n-type. As a result, a pn junction is formed in the planar direction of the channel layer 103 (the direction in which the first electrode 105 and the second electrode 106 face each other). Further, by applying a positive voltage to the electric field applying electrode 107 and applying a negative voltage to the electric field applying electrode 1607, the channel layer 103 in the first region 151 is changed to the n-type, and the channel layer 103 in the second region 152 is changed to the n-type. It may be p-type.
この状態で、第１電極１０５と第２電極１０６との間に、第１電極１０５の側が正となる電圧を印加すれば、チャネル層１０３のバンドギャップエネルギーに対応した発光が得られるようになる。言い換えると、図１６を用いて説明した半導体装置により、発光ダイオードが構成できる。 In this state, if a voltage that is positive on the first electrode 105 side is applied between the first electrode 105 and the second electrode 106, light emission corresponding to the band gap energy of the channel layer 103 can be obtained. . In other words, a light-emitting diode can be formed by the semiconductor device described with reference to FIG.
また、チャネル層１０３に、チャネル層１０３のバンドギャップエネルギー以上の光を照射すると、上記ｐｎ接合に光起電力が生じ、これを測定すれば、照射された光の強度を検出することができる。 Further, when the channel layer 103 is irradiated with light having a band gap energy equal to or higher than that of the channel layer 103, a photovoltaic force is generated in the pn junction, and by measuring this, the intensity of the irradiated light can be detected.
［実施の形態３］
次に、本発明の実施の形態３について、図１７を用いて説明する。図１７は、本発明の実施の形態３における半導体装置の構成を示す斜視図である。この半導体装置は、基板（不図示）の上に形成された半導体からなる第１障壁層１７０１と、第１障壁層１７０１の上に形成された直接遷移型の半導体からなるチャネル層１７０２と、チャネル層１７０２の上に形成された半導体からなる第２障壁層１７０３とを備える。障壁層とチャネル層１７０２とにより、伝導帯および価電子帯ともに量子井戸構造が形成されている。
[Embodiment 3]
Next, Embodiment 3 of the present invention will be described with reference to FIG. FIG. 17 is a perspective view showing the configuration of the semiconductor device according to the third embodiment of the present invention. This semiconductor device includes a first barrier layer 1701 made of a semiconductor formed on a substrate (not shown), a channel layer 1702 made of a direct transition type semiconductor formed on the first barrier layer 1701, a channel And a second barrier layer 1703 made of a semiconductor formed on the layer 1702. The barrier layer and the channel layer 1702 form a quantum well structure in both the conduction band and the valence band.
また、この半導体装置は、基板（不図示）の平面方向に対向して配置されてチャネル層１７０２を挟んで形成され、チャネル層１７０２にオーミック接続する第１電極１７０４および第２電極１７０５と、第１電極１７０４および第２電極１７０５で挟まれた領域を第１電極１７０４の側の第１領域１７５１および第２電極１７０５の側の第２領域１７５２とに２分割した第１領域１７５１の第２障壁層１７０３の上で第１電極１７０４の上部領域に接して形成され、第１領域１７５１のチャネル層１７０２に電界を印加する電界印加電極（第１電界印加電極）１７０７とを備える。また、電界印加電極１７０７は、絶縁層１７０６の上に形成されている。 In addition, the semiconductor device is arranged so as to face the planar direction of the substrate (not shown), is formed with the channel layer 1702 interposed therebetween, and is ohmically connected to the channel layer 1702, and the first electrode 1704 and the second electrode 1705, A region between the first electrode 1704 and the second electrode 1705 is divided into a first region 1751 on the first electrode 1704 side and a second region 1752 on the second electrode 1705 side. An electric field application electrode (first electric field application electrode) 1707 is formed on the layer 1703 in contact with the upper region of the first electrode 1704 and applies an electric field to the channel layer 1702 in the first region 1751. The electric field applying electrode 1707 is formed on the insulating layer 1706.
上述した構成は、前述した実施の形態１と同様であり、電界印加電極１７０７に対する電圧印加で、チャネル層１７０２にｐｎ接合が形成されるようになる。 The configuration described above is the same as that of the first embodiment described above, and a pn junction is formed in the channel layer 1702 by applying a voltage to the electric field applying electrode 1707.
本実施の形態３では、第１電極１７０４および第２電極１７０５が形成されている領域以外の第１電極１７０４と第２電極１７０５との対向方向に垂直な方向のチャネル層１７０２の対向する２つの断面に、反射膜１７１１および反射膜１７１２を備える。反射膜１７１１および反射膜１７１２は、電界印加電極１７０７に対する電圧印加で形成されるチャネル層１７０２のｐｎ接合が延在する方向で、対向して配置されている。反射膜１７１１および反射膜１７１２は、例えば、蒸着により形成された金の膜から構成することができる。 In the third embodiment, two opposing channel layers 1702 in a direction perpendicular to the opposing direction of the first electrode 1704 and the second electrode 1705 other than the region where the first electrode 1704 and the second electrode 1705 are formed. A reflection film 1711 and a reflection film 1712 are provided in the cross section. The reflective film 1711 and the reflective film 1712 are disposed to face each other in the direction in which the pn junction of the channel layer 1702 formed by voltage application to the electric field applying electrode 1707 extends. The reflective film 1711 and the reflective film 1712 can be composed of, for example, a gold film formed by vapor deposition.
なお、本例では、第１障壁層１７０１および第２障壁層１７０３も、チャネル層１７０２と同様に加工され、各々断面に、反射膜１７１１および反射膜１７１２が形成されている。この反射膜１７１１および反射膜１７１２は、チャネル層１７０２を挟んで対向して配置された反射手段であり、共振器を構成している。 In this example, the first barrier layer 1701 and the second barrier layer 1703 are also processed in the same manner as the channel layer 1702, and a reflective film 1711 and a reflective film 1712 are formed in each cross section. The reflection film 1711 and the reflection film 1712 are reflection means arranged to face each other with the channel layer 1702 interposed therebetween, and constitute a resonator.
本実施の形態３では、第１電極１７０４と第２電極１７０５との間に、第１電極１７０４の側が正となる電圧を印加すれば、チャネル層１７０２のバンドギャップエネルギーに対応した発光が得られるようになる。加えて、チャネル層１７０２に反射膜１７１１および反射膜１７１２からなる共振器を備えているので、レーザ発振が可能となる。 In Embodiment Mode 3, light emission corresponding to the band gap energy of the channel layer 1702 can be obtained by applying a positive voltage between the first electrode 1704 and the second electrode 1705 on the first electrode 1704 side. It becomes like this. In addition, since the channel layer 1702 includes a resonator including the reflective film 1711 and the reflective film 1712, laser oscillation is possible.
例えば、閃亜鉛鉱型の結晶構造は、劈開により原子レベルで平坦な（１１０）面を得ることができる。従って、このような結晶構造を持つ化合物半導体よりチャネル層１７０２を構成し、この［１−１０］方向に向かうｐｎ接合が、［１１０］方向に沿って形成されるようにし、（１１０）面を劈開してこの面に反射膜１７１１および反射膜１７１２を形成すればよい。 For example, a zinc blende type crystal structure can obtain a flat (110) plane at the atomic level by cleavage. Therefore, a channel layer 1702 is formed of a compound semiconductor having such a crystal structure, and a pn junction toward this [1-10] direction is formed along the [110] direction, and the (110) plane is formed. It is only necessary to cleave and form the reflective film 1711 and the reflective film 1712 on this surface.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、実施例３においては、チャネル層であるＧａＳｂとＩｎＡｓの層の積層順は、逆でもよい。また、チャネル層は、ＩｎＡｓ／ＧａＳｂ／ＩｎＡｓの３層構造としてもよい。また、第１障壁層，チャネル層，および第２障壁層を構成する半導体は、上述した各実施例で示した材料に限るものではなく、他の化合物半導体を用いるようにしてもよい。また、複数層のグラフェンの積層構造を利用してもよい。 It should be noted that the present invention is not limited to the embodiment described above, and that many modifications can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious. For example, in Example 3, the order of stacking the GaSb and InAs layers that are channel layers may be reversed. The channel layer may have a three-layer structure of InAs / GaSb / InAs. Further, the semiconductors constituting the first barrier layer, the channel layer, and the second barrier layer are not limited to the materials shown in the above embodiments, and other compound semiconductors may be used. Further, a stacked structure of a plurality of graphene layers may be used.
また、上述では、発光および受光素子として説明したが、これに限るものではなく、本発明の半導体装置は、ダイオードとして用いてもよいことはいうまでもない。この用途の場合、ＳｉＧｅ／Ｓｉといった間接遷移型半導体のヘテロ構造を材料として用いることもできる。また、電界印加電極は、いわゆるショットキー接続した金属から構成してもよい。また、上述では、断面（端面）に反射膜を形成して共振器としてレーザとしたが、これに限るものではなく、外部共振器の構造としてもよい。 In the above description, the light emitting and light receiving elements have been described. However, the present invention is not limited to this, and the semiconductor device of the present invention may be used as a diode. In this application, a heterostructure of an indirect transition semiconductor such as SiGe / Si can be used as a material. The electric field applying electrode may be made of a so-called Schottky-connected metal. In the above description, a reflection film is formed on the cross section (end face) to form a laser as a resonator. However, the present invention is not limited to this, and an external resonator structure may be used.
なお、電界印加電極は、チャネル層にオーミック接続する第１電極もしくは第２電極の上部領域に接して形成されていることが重要となる。これは、例えば、電界印加電極の形成領域と第１電極形成領域との間に、隙間がない状態である。例えば、第１領域に電界印加電極を形成する場合、電界印加電極の形成箇所と第１電極の形成箇所との間に間隙あると、チャネル層において、間隙の領域がｎ型、電界印加電極の領域がｐ型、第２領域がｎ型となり、ｎｐｎ構造となる。また、間隙の領域がｐ型、電界印加電極の領域がｎ型、第２領域がｐ型のｐｎｐ構造となる。このような構成では、第１電極と第２電極との間が絶縁状態となり、前述したような光素子を構成することができない。 It is important that the electric field application electrode is formed in contact with the upper region of the first electrode or the second electrode that is in ohmic contact with the channel layer. This is, for example, a state where there is no gap between the electric field application electrode formation region and the first electrode formation region. For example, when the electric field application electrode is formed in the first region, if there is a gap between the formation location of the electric field application electrode and the formation location of the first electrode, the gap region is n-type in the channel layer. The region is p-type, the second region is n-type, and has an npn structure. Further, the gap region has a pnp structure of p-type, the electric field applying electrode region has an n-type, and the second region has a p-type. In such a configuration, the first electrode and the second electrode are insulative, and the optical element as described above cannot be configured.
１０１…基板、１０２…第１障壁層、１０３…チャネル層、１０４…第２障壁層、１０５…第１電極、１０６…第２電極、１０７…電界印加電極（第１電界印加電極）、１０８…絶縁層、１５１…第１領域、１５２…第２領域。 DESCRIPTION OF SYMBOLS 101 ... Substrate, 102 ... First barrier layer, 103 ... Channel layer, 104 ... Second barrier layer, 105 ... First electrode, 106 ... Second electrode, 107 ... Electric field application electrode (first electric field application electrode), 108 ... Insulating layer, 151... First region, 152.
Claims (4)
前記第１障壁層の上に形成された直接遷移型の半導体からなるチャネル層と、
前記チャネル層の上に形成された半導体からなる第２障壁層と、
前記基板の平面方向に対向して配置されて前記チャネル層を挟んで形成され、前記チャネル層にオーミック接続する第１電極および第２電極と、
前記第１電極および前記第２電極で挟まれた領域を前記第１電極の側の第１領域および前記第２電極の側の第２領域とに２分割した前記第１領域の前記第２障壁層の上で前記第１電極の上部領域に接して形成され、前記第１領域の前記チャネル層に電界を印加する第１電界印加電極と
を備え、
前記第１電界印加電極に所定の電圧が印加されることで前記チャネル層の前記第１領域および前記第２領域でｐｎ接合が形成される
ことを特徴とする半導体装置。 A first barrier layer made of a semiconductor formed on a substrate;
A channel layer made of a direct transition type semiconductor formed on the first barrier layer;
A second barrier layer made of a semiconductor formed on the channel layer;
A first electrode and a second electrode that are disposed opposite to each other in a planar direction of the substrate and sandwiched between the channel layers, and are ohmically connected to the channel layers;
The second barrier of the first region obtained by dividing a region sandwiched between the first electrode and the second electrode into a first region on the first electrode side and a second region on the second electrode side A first electric field applying electrode formed on a layer in contact with an upper region of the first electrode and applying an electric field to the channel layer of the first region;
A semiconductor device, wherein a pn junction is formed in the first region and the second region of the channel layer by applying a predetermined voltage to the first electric field applying electrode.
前記チャネル層は、ｎ型およびｐ型のなかより選択された導電型を備えることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device, wherein the channel layer has a conductivity type selected from n-type and p-type.
前記第２領域の前記第２障壁層の上で前記第２電極の上部領域に接して形成され、前記第２領域の前記チャネル層に電界を印加する第２電界印加電極を備え、
前記チャネル層は、ｉ型を備えて構成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A second electric field applying electrode which is formed on the second barrier layer in the second region and in contact with the upper region of the second electrode and applies an electric field to the channel layer in the second region;
The semiconductor device, wherein the channel layer is configured to be i-type.
前記第１電極および前記第２電極が形成されている領域以外の前記第１電極と前記第２電極との対向方向に垂直な方向の前記チャネル層の対向する２つの断面に形成された反射手段より構成された共振器を備えることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3,
Reflecting means formed in two opposing cross sections of the channel layer in a direction perpendicular to the opposing direction of the first electrode and the second electrode other than the region where the first electrode and the second electrode are formed A semiconductor device comprising a resonator composed of the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010260032A JP5249307B2 (en) | 2010-11-22 | 2010-11-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010260032A JP5249307B2 (en) | 2010-11-22 | 2010-11-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012114146A JP2012114146A (en) | 2012-06-14 |
| JP5249307B2 true JP5249307B2 (en) | 2013-07-31 |
Family
ID=46498060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010260032A Active JP5249307B2 (en) | 2010-11-22 | 2010-11-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5249307B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210023141A (en) * | 2019-08-22 | 2021-03-04 | 전북대학교산학협력단 | Light-emitting diodes and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7477766B2 (en) | 2020-09-25 | 2024-05-02 | 富士通株式会社 | Photodetector |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4920836B2 (en) * | 2001-07-30 | 2012-04-18 | シャープ株式会社 | Semiconductor element |
| JP2009158831A (en) * | 2007-12-27 | 2009-07-16 | Horiba Ltd | Semiconductor light emitting element |
| JP2010212626A (en) * | 2009-03-12 | 2010-09-24 | Josho Gakuen | Semiconductor light emitting element |
-
2010
- 2010-11-22 JP JP2010260032A patent/JP5249307B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210023141A (en) * | 2019-08-22 | 2021-03-04 | 전북대학교산학협력단 | Light-emitting diodes and method of manufacturing the same |
| KR102260691B1 (en) | 2019-08-22 | 2021-06-07 | 전북대학교산학협력단 | Light-emitting diodes and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012114146A (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353081A (en) | Graded bandgap rectifying semiconductor devices | |
| US5079601A (en) | Optoelectronic devices based on intraband transitions in combinations of type i and type ii tunnel junctions | |
| US8076740B2 (en) | Photo detector with a quantum dot layer | |
| US4686550A (en) | Heterojunction semiconductor devices having a doping interface dipole | |
| JP4977695B2 (en) | Ultraviolet light receiving element | |
| JP5526360B2 (en) | Infrared light emitting element | |
| US6043517A (en) | SiGe photodetector with high efficiency | |
| JP6591758B2 (en) | Infrared light emitting device and method for manufacturing infrared light emitting device | |
| JP6487284B2 (en) | Infrared sensor element and manufacturing method thereof | |
| JP3014339B2 (en) | Semiconductor device having quantum wave interference layer | |
| CN103247708B (en) | Semiconductor photosensitive element | |
| FR2593966A1 (en) | MONOLITHIC SEMICONDUCTOR STRUCTURE OF A BIPOLAR HETEROJUNCTION TRANSISTOR AND A LASER | |
| JP2010056504A (en) | Semiconductor device | |
| JP6283324B2 (en) | Infrared light emitting element | |
| CN111341876B (en) | Light output power self-sensing light emitting device | |
| JP2004104085A (en) | Avalanche phototransistor | |
| JP5249307B2 (en) | Semiconductor device | |
| JPH10190021A (en) | Infrared detector having non-cooled type quantum well structure | |
| US4974044A (en) | Devices having asymmetric delta-doping | |
| JP2015088602A (en) | Semiconductor optical device | |
| US10129613B2 (en) | Optical switch, optical switching apparatus | |
| WO2022180942A1 (en) | Light-emitting diode element | |
| JP7380108B2 (en) | infrared detector | |
| US6993056B2 (en) | Hetero laser and light-emitting source of polarized radiation | |
| JPH0738141A (en) | Avalanche photodiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5249307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |