KR20210013187A

KR20210013187A - 자속 소스 시스템

Info

Publication number: KR20210013187A
Application number: KR1020207037165A
Authority: KR
Inventors: 데이비드 조지 퍼거슨; 세르게이 에스. 노비코프; 앤서니 조셉 프시비시; 로버트 티. 힌케이; 애런 에이. 페세트키; 케니스 엠. 직
Original assignee: 노스롭 그루먼 시스템즈 코포레이션
Priority date: 2018-06-26
Filing date: 2019-06-11
Publication date: 2021-02-03
Also published as: US20210033683A1; CA3099760A1; KR102568919B1; CA3099760C; US10852366B2; WO2020005534A1; KR20230093370A; AU2019295482B2; AU2019295482A1; AU2021250919A1; JP7108712B2; JP2021518991A; EP3815146A1; US20190391214A1; US10989767B2; AU2021250919B2

Abstract

일 예는 튜닝가능 전류 엘리먼트를 포함하는 자속 소스 시스템을 포함한다. 튜닝가능 전류 엘리먼트는 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 SQUID에서 바이어스 플럭스를 유도하는 제1 제어 전류를 전도하는 제1 제어 라인에 유도성 커플링된 SQUID를 포함한다. 시스템은 또한, SQUID와 함께 직렬 루프에 인덕터를 포함하며, 인덕터는, 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태에 대응하는 진폭으로 자속을 제공하는 전류를 생성하기 위해 튜닝가능 전류 엘리먼트의 에너지 상태를 이산 에너지 상태들 중 하나로 세팅하도록 튜닝가능 전류 엘리먼트의 이산 에너지 상태들의 포텐셜 에너지를 변화시키기 위해 직렬 루프에서 제어 플럭스를 유도하는 제2 제어 전류를 전도하는 제2 제어 라인에 유도성 커플링된다.

Description

자속 소스 시스템

본 출원은, 2018년 6월 26일자로 출원된 미국 특허 출원 제16/019210호로부터의 우선권을 주장하며, 그 출원은 그 전체가 본 명세서에 포함된다.

본 발명은 정부 계약 번호 제 W911NF-17-C-0050호 하에서 만들어졌다. 따라서, 미국 정부는 그 계약에서 특정된 바와 같이 본 발명에 대한 권리들을 갖는다.

본 개시내용은 일반적으로 초전도 회로 시스템들에 관한 것으로, 상세하게는 자속 소스 시스템에 관한 것이다.

초전도 디지털 기술은 전례없는 고속, 낮은 전력 소모, 및 낮은 동작 온도로부터 이득을 얻는 컴퓨팅 및/또는 통신 리소스들을 제공한다. 초전도 기술은 또한, 기본 정보 단위가 양자 비트이고 계산이 디지털 게이트 동작들에 의해 진행되는 디지털 양자 컴퓨팅 뿐만 아니라 양자 어닐링(annealing)과 같은 아날로그 양자 컴퓨팅 기술들 둘 모두에 대해 포텐셜(potential) 기술 능력들을 제공한다. 양자 기술들의 경우, 비트 정보는, 특정 애플리케이션들에 대한 솔루션에 대한 시간에서 극적인 향상을 가능하게 할 수 있는 고유한 양자 속성인 양자 중첩에 존재할 수 있다. 컴퓨팅 애플리케이션들에 부가하여, 초전도 기술들은 또한 초고감도 검출기들로서의 가능성을 보여준다. 초전도 컴퓨팅 회로들을 포함하는 고전적 및 양자 극저온 컴퓨팅 및 감지 회로들 둘 모두의 경우, 다수의 컴포넌트들의 동작 지점은 자속 소스를 통해 세팅될 수 있다. 예들은 양자 어닐러들에 대한 튜닝가능 커플러들의 커플링 강도, 큐비트의 동작 주파수, 또는, 예컨대 초전도 디지털 프로세서의 명령 메모리에 대한 메모리를 세팅하는 것을 포함한다.

다른 예는 튜닝가능 전류 엘리먼트를 통해 플럭스 바이어스를 생성하기 위한 방법을 포함한다. 방법은, 제1 제어 라인 상에서 제공되는 제1 제어 전류를 활성화시키는 단계를 포함하며, 제1 제어 라인은 튜닝가능 전류 엘리먼트와 연관된 SQUID에 유도성 커플링되어, 제1 제어 전류는 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 SQUID에서 바이어스 플럭스를 유도한다. 방법은 또한, 제2 제어 라인 상에 제공되는 제2 제어 전류를 활성화시키는 단계를 포함하며, 제2 제어 라인은 튜닝가능 전류 엘리먼트와 연관된 SQUID와 함께 직렬 루프에서 제공되는 인덕터에 유도성 커플링된다. 제2 제어 전류는, 튜닝가능 전류 엘리먼트의 에너지 상태를 이산 에너지 상태들의 개개의 에너지 상태로 세팅하기 위해 튜닝가능 전류 엘리먼트의 이산 에너지 상태들의 디폴트의 포텐셜 에너지 조건으로부터 이산 에너지 상태들의 포텐셜 에너지를 변화시키기 위해 직렬 루프에서 제어 플럭스를 유도한다. 방법은 또한, 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 증가시키기 위해 제1 제어 전류를 비활성화시키는 단계를 포함한다. 방법은, 튜닝가능 전류 엘리먼트의 에너지 상태가 이산 에너지 상태들 사이의 상대적인 에너지 장벽들에 기초하여 이산 에너지 상태들의 개개의 에너지 상태로 유지되도록, 튜닝가능 전류 엘리먼트를 디폴트의 포텐셜 에너지 조건으로 복귀시키기 위해 제2 제어 전류를 비활성화시키는 단계를 더 포함한다

다른 예는 적어도 하나의 행 및 적어도 하나의 열을 포함하는 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들을 포함하는 자속 소스 시스템을 포함한다. 복수의 튜닝가능 전류 엘리먼트들 각각은 SQUID를 포함하며, SQUID는, 개개의 적어도 하나의 열과 연관된 적어도 하나의 제1 제어 라인의 개개의 제1 제어 라인에 유도성 커플링되고, 제1 제어 전류를 전도하도록 구성되어, 적어도 하나의 제1 제어 전류의 개개의 제1 제어 전류는 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 SQUID에서 바이어스 플럭스를 유도한다. 튜닝가능 전류 엘리먼트들 각각은 또한, SQUID과 함께 직렬 루프로 배열되며, 개개의 적어도 하나의 행과 연관된 적어도 하나의 제2 제어 전류의 개개의 제2 제어 전류를 전도하도록 구성된 적어도 하나의 제2 제어 라인 중 하나에 유도성 커플링된 인덕터를 포함한다. 적어도 하나의 제2 제어 전류의 개개의 제2 제어 전류는, 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태를 이산 에너지 상태들 중 하나로 세팅하기 위해 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 이산 에너지 상태들의 포텐셜 에너지를 변화시키도록 직렬 루프에서 제어 플럭스를 유도한다. SQUID는 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태에 대응하는 진폭으로 자속을 제공하기 위해 전류를 생성하도록 구성된다.

도 1은 자속 바이어스 소스 시스템의 일 예를 예시한다.
도 2는 튜닝가능 전류 엘리먼트의 일 예를 예시한다.
도 3은 에너지 상태를 세팅하는 예시적인 다이어그램을 예시한다.
도 4는 에너지 상태를 세팅하는 다른 예시적인 다이어그램을 예시한다.
도 5는 에너지 상태를 세팅하는 또 다른 예시적인 다이어그램을 예시한다.
도 6은 자속 소스 시스템의 다른 예를 예시한다.
도 7은 튜닝가능 전류 엘리먼트의 다른 예를 예시한다.
도 8은 자속 소스 시스템의 다른 예를 예시한다.
도 9는 튜닝가능 전류 엘리먼트의 다른 예를 예시한다.
도 10은 자속 소스 시스템의 다른 예를 예시한다.
도 11은 자속 소스 시스템에서 전류 진폭을 세팅하기 위한 방법의 일 예를 예시한다.

본 개시내용은 일반적으로 초전도 회로 시스템들에 관한 것으로, 상세하게는 자속 소스 시스템에 관한 것이다. 자속 소스 시스템은 자속 바이어스를 제공할 수 있는 적어도 하나의 튜닝가능 전류 엘리먼트를 포함한다. 본 명세서에 설명된 바와 같이, 용어 "자속" 또는 "플럭스 바이어스"는 튜닝가능 전류 엘리먼트에 의해 생성된 자속을 지칭하며, 이는 타겟 회로 디바이스에 유도성으로 제공될 수 있다. 튜닝가능 전류 엘리먼트들 각각은 적어도 2개의 조셉슨 접합들을 포함하는 초전도 양자 간섭 디바이스(SQUID)를 포함하고, SQUID와 함께 직렬 루프로 배열된 인덕터를 더 포함한다. 제1 제어 라인은 SQUID에(예를 들어, SQUID의 조셉슨 접합들 중 하나에) 유도성 커플링되어, 제1 제어 전류는 SQUID에서 바이어스 플럭스를 유도할 수 있다. 유사하게, 제2 제어 라인은 인덕터에 유도성 커플링되어, 제2 제어 전류는 직렬 루프에서 제어 플럭스를 유도할 수 있다.

SQUID는 복수의 이산 에너지 상태들을 갖도록 배열될 수 있으며, 이산 에너지 상태들 각각은 디폴트의 포텐셜 에너지 조건에서 에너지 장벽에 의해 분리된다. 따라서, 에너지 장벽들은 디폴트의 포텐셜 에너지 조건에서 이산 에너지 상태들의 안정성을 유지한다. 따라서, 튜닝가능 전류 엘리먼트(예를 들어, 튜닝가능 전류 엘리먼트의 SQUID)는 비-제로 이산 에너지 상태들 중 하나로 세팅될 수 있으며, 이는 에너지 장벽들에 기초하여 디폴트의 포텐셜 에너지 조건으로 유지될 수 있다. SQUID에서 유도된 바이어스 플럭스에 응답하여, 에너지 장벽들은 이산 에너지 상태들의 일부 불안정성을 제공하도록 감소될 수 있다. 이에 응답하여, 튜닝가능 전류 엘리먼트의 에너지 상태는, 바이어스 플럭스에 응답하는 에너지 장벽들의 감소에 기초하여 디폴트의 포텐셜 에너지 조건에서 제로의 에너지 상태로 감소될 수 있다. 제2 제어 전류에 의해 유도된 제어 플럭스에 응답하여, 튜닝가능 에너지 엘리먼트의 포텐셜 에너지가 변화될 수 있어서, 이산 에너지 상태들의 상대적인 에너지가 변화될 수 있다. 따라서, 튜닝가능 전류 엘리먼트의 에너지 상태는, 제어 플럭스에 응답하여 그리고 유도된 바이어스 플럭스에 기초하여 변화될 수 있다. 튜닝가능 전류 엘리먼트의 에너지 상태를 이산 에너지 상태들 중 주어진 에너지 상태로 세팅할 시에, 바이어스 플럭스는 에너지 장벽들을 복귀시키도록 비활성화될 수 있다. 그 결과, 다른 이산 에너지 상태들에 대해 최소인 이산 에너지 상태들의 개개의 에너지 상태는 튜닝가능 전류 엘리먼트의 에너지 상태로서 세팅될 수 있다.

일 예로서, 자속 소스 시스템은 행들 및 열들의 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들을 포함할 수 있다. 예를 들어, 제1 및 제2 제어 라인들은 개개의 행들 및 열들과 연관될 수 있다. 본 명세서에 설명된 바와 같이, 어레이의 행들 및 열들은 튜닝가능 전류 엘리먼트들 중 주어진 튜닝가능 전류 엘리먼트에 액세스하려는 목적들을 위해 제1 및 제2 제어 라인들에 대해 특정하지 않은 것으로 고려되어, SQUID들에서 바이어스 플럭스들을 유도하기 위해 제1 제어 전류들을 제공하는 제1 제어 라인들은 어레이의 행들 또는 열들과 연관될 수 있고, 직렬 루프에서 제어 플럭스들을 유도하기 위해 제2 제어 전류들을 제공하는 제2 제어 라인들은 어레이의 다른 행들 또는 열들과 연관될 수 있다. 따라서, 제어 라인들은 본 명세서에 설명된 바와 같이, 행들 및 열들의 특정 구현으로 제한되지 않는다. 부가적으로, SQUID들은 본 명세서에 더 상세히 설명되는 바와 같이, 주어진 행 또는 열의 각각의 튜닝가능 전류 엘리먼트 상에서 에너지 상태들을 세팅하는 것과는 대조적으로, 조셉슨 접합 비대칭에 대한 문제들을 완화시키고 그리고/또는 특정 개별 튜닝가능 전류 엘리먼트들을 어드레싱하기 위한 방식을 제공하기 위한 2개 초과의 조셉슨 접합들을 포함할 수 있다.

도 1은 자속 소스 시스템(10)의 일 예를 예시한다. 자속 소스 시스템(10)은 양자 컴퓨팅 환경에서와 같이, 플럭스 바이어스를 하나 이상의 타겟들(12)에 제공하기 위해 다양한 양자 또는 고전적인/양자 컴퓨터 시스템들 중 임의의 컴퓨터 시스템에서 구현될 수 있다. 예를 들어, 자속 소스 시스템(10)은 플럭스 바이어스를 다양한 회로 컴포넌트들에 제공하기 위해 어닐링 애플리케이션에서 구현될 수 있다.

도 1의 예에서, 자속 소스 시스템(10)은 복수의 N개의 튜닝가능 전류 엘리먼트들(14)을 포함하며, 여기서 N은 양의 정수(예를 들어, 1과 동일할 수 있음)이다. 튜닝가능 전류 엘리먼트들(14)은 각각, 플럭스 바이어스들(Φ₁ 내지 Φ_N)을 타겟(들)(12)에 각각 제공할 수 있는 복수의 전류들의 개개의 전류(일반적으로 16으로 보여짐)를 생성하도록 구성된다. 튜닝가능 전류 엘리먼트들(14)은 각각, 별개의 개개의 제어 라인들 상에서 제공되는 복수의 제어 전류들(CTRL₁ 내지 CTRL_M)을 통해 제어될 수 있다. 일 예로서, 제어 전류들(CTRL)은 본 명세서에 더 상세히 설명되는 바와 같이, 튜닝가능 전류 엘리먼트들(14)에 대해 별개의 개개의 기능을 각각 갖는 제어 전류들의 개개의 그룹들에 대응할 수 있다. 제어 전류들(CTRL)은 튜닝가능 전류 엘리먼트들(14) 각각을 개개의 에너지 상태로 세팅하기 위해 개개의 튜닝가능 전류 엘리먼트들(14)에서 바이어스 플럭스 및 제어 플럭스를 유도할 수 있다. 본 명세서에 설명되는 바와 같이, 용어 "에너지 상태"는 개개의 튜닝가능 전류 엘리먼트(14)를 통해 제공되는 전류(I_FLUX)의 양자화된 진폭을 지칭하며, 자속 바이어스(Φ)의 진폭은 대응하는 전류(I_FLUX)의 진폭에 대응한다.

도 2는 튜닝가능 전류 엘리먼트(50)의 일 예를 예시한다. 튜닝가능 전류 엘리먼트(50)는 도 1의 예의 튜닝가능 전류 엘리먼트들(14) 중 하나에 대응할 수 있다. 따라서, 도 2의 예의 다음의 설명에서 도 1의 예에 대해 참조가 행해질 것이다.

튜닝가능 전류 엘리먼트(50)는, 병렬로 배열되고, 따라서 초전도 양자 간섭 디바이스(SQUID)(52)에 대응하는 제1 조셉슨 접합(J₁) 및 제2 조셉슨 접합(J₂)을 포함한다. SQUID(52)는 인덕터(L₁)와 함께 직렬 루프로 배열되는 것으로 보여진다. 도 2의 예에서, 제1 제어 라인(54)은 SQUID(52)에 유도성 커플링되는 것으로 보여진다. 도 2의 예가 제1 제어 라인(54)이 전체적으로 SQUID(52)에 유도성 커플링된다는 것을 보여주지만, 제1 제어 라인(54)이 조셉슨 접합들(J₁ 및 J₂) 중 단일의 하나 또는 둘 모두에 유도성 커플링될 수 있다는 것을 이해해야 한다. 제1 제어 라인(54)은 제1 제어 전류(CTRL_X)를 전도하는 것으로 보여진다. 일 예로서, X는 튜닝가능 전류 엘리먼트들(50)의 어레이와 연관된 복수의 열들(또는 행들) 중 주어진 하나에 대응할 수 있다. 유사하게, 제2 제어 라인(56)은 인덕터(L₁)에 유도성 커플링되는 것으로 보여진다. 제2 제어 라인(56)은 제2 제어 전류(CTRL_Z)를 전도하는 것으로 보여진다. 일 예로서, Y는 튜닝가능 전류 엘리먼트들(50)의 어레이와 연관된 복수의 행들(또는 열들) 중 주어진 하나에 대응할 수 있다. 따라서, 본 명세서에 더 상세히 설명되는 바와 같이, 제1 및 제2 제어 전류들(CTRL_X 및 CTRL_Z)은, 예컨대 메모리 어레이와 유사한 어드레싱가능 방식으로 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 세팅할 수 있다.

일 예로서, SQUID(52)는 복수의 이산 에너지 상태들을 갖도록 배열될 수 있으며, 이산 에너지 상태들 각각은 디폴트의 포텐셜 에너지 조건에서 에너지 장벽에 의해 분리된다. 따라서, 에너지 장벽들은 디폴트의 포텐셜 에너지 조건에서 이산 에너지 상태들의 안정성을 유지한다. 따라서, 튜닝가능 전류 엘리먼트(50)(예를 들어, 튜닝가능 전류 엘리먼트(50)의 SQUID(52))는 비-제로 이산 에너지 상태들 중 하나로 세팅될 수 있으며, 이는 에너지 장벽들에 기초하여 디폴트의 포텐셜 에너지 조건으로 유지될 수 있다. 다시 말하면, 일단 에너지 상태가 세팅되고 이산 에너지 상태들 사이의 에너지 장벽들이 (예를 들어, 제로의 바이어스 플럭스를 통해) 설정되면, SQUID(52)는 본 명세서에 더 상세히 설명되는 바와 같이, SQUID(52)의 포텐셜 에너지가 변화될 때라도, 예컨대 튜닝가능 전류 엘리먼트들(50)의 전체 행 또는 열의 포텐셜 에너지가 단일 튜닝가능 전류 엘리먼트(50)를 어드레싱하는 것에 응답하여 변화될 때 히스테리시스(hysteretic) 플럭스(Φ)를 제공할 수 있다.

예를 들어, 제1 제어 전류(CTRL_X)는 튜닝가능 전류 엘리먼트(50)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시키기 위해 SQUID(52)에서 바이어스 플럭스를 유도할 수 있다. 다른 예로서, 제2 제어 전류(CTRL_Z)는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지를 변화시키기 위해 튜닝가능 전류 엘리먼트(50)의 직렬 루프에서 제어 플럭스를 유도할 수 있다. 따라서, 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지를 조작함으로써, 예컨대 바이어스 플럭스가 튜닝가능 전류 엘리먼트(50)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시키는 동안, 튜닝가능 전류 엘리먼트(50)의 에너지 상태는 SQUID(52)의 비-제로 에너지 상태들 중 하나로 세팅될 수 있다. 본 명세서에 설명된 바와 같이, SQUID(52)에 그리고 전체적으로는 튜닝가능 전류 엘리먼트(50)에 적용되는 바와 같은 용어들 "에너지 상태" 및 "포텐셜 에너지" 각각은 본 명세서에서 상호교환가능하게 사용된다. 다시 말하면, 용어 "에너지 상태"는 SQUID(52) 또는 전체적으로는 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 지칭할 수 있고, 용어 "포텐셜 에너지"는 SQUID(52)의 포텐셜 에너지 또는 전체적으로는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지를 지칭할 수 있다.

일 예로서, 제1 제어 전류(CTRL_X)를 통해 SQUID(52)에서 유도된 바이어스 플럭스에 응답하여, 에너지 장벽들은 이산 에너지 상태들의 불안정성을 제공하도록 감소될 수 있다. 이에 응답하여, 튜닝가능 전류 엘리먼트(50)의 에너지 상태는, 유도된 바이어스 플럭스를 통한 에너지 장벽들의 감소에 기초하여 디폴트의 포텐셜 에너지 조건에서 제로의 에너지 상태로 감소될 수 있다. 제2 제어 전류(CTRL_Z)에 의해 유도된 제어 플럭스에 응답하여, 튜닝가능 에너지 엘리먼트(50)의 포텐셜 에너지가 변화될 수 있어서, 이산 에너지 상태들의 상대적인 에너지가 변화될 수 있다. 따라서, 튜닝가능 전류 엘리먼트(50)의 에너지 상태는, 제어 플럭스에 응답하여 그리고 유도된 바이어스 플럭스에 기초하여 변화될 수 있다. 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 이산 에너지 상태들 중 주어진 에너지 상태로 세팅할 시에, 바이어스 플럭스는 에너지 장벽들을 복귀시키도록 비활성화될 수 있다. 그 결과, 다른 이산 에너지 상태들에 대해 최소인 이산 에너지 상태들의 개개의 에너지 상태는 튜닝가능 전류 엘리먼트의 에너지 상태로서 세팅될 수 있다. 이어서, 제어 플럭스는 튜닝가능 전류 엘리먼트(50)를 디폴트의 포텐셜 에너지 조건으로 복귀시키기 위해 비활성화될 수 있다.

도 3은 에너지 상태를 세팅하는 예시적인 다이어그램(100)을 예시한다. 다이어그램(100)은 도 1 및 도 2의 개개의 예들 내의 튜닝가능 전류 엘리먼트들(14 및 50)과 같은 주어진 튜닝가능 전류 엘리먼트의 에너지 장벽들 및 포텐셜 에너지의 변화들의 시퀀스에 대응할 수 있는 5개의 그래프들(102, 104, 106, 108, 및 110으로 보여짐)의 세트를 포함한다. 따라서, 도 3의 예들의 다음의 설명에서 도 1 및 도 2의 예들에 대해 참조가 행해질 것이다.

다이어그램(100)의 그래프들 각각은 Y-축 상의 에너지 진폭 및 X-축 상의 에너지 상태 양자화 수를 보여준다. 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 세팅하는 것은 자속들(예를 들어, 바이어스 플럭스 및 제어 플럭스)이 SQUID(52)의 유도성 포텐셜 에너지에 어떻게 영향을 주는지에 의해 설명될 수 있다. SQUID(52)의 포텐셜 에너지는 다음과 같이 정의될 수 있다:

여기서: Φ_X는 제1 제어 전류(CTRL_X)에 기초한 바이어스 플럭스이고;

Φ_Z는 제1 제어 전류(CTRL_Z)에 기초한 바이어스 플럭스이고;

γ는 비-선형 누화(crosstalk) 위상을 설명하는 항이고;

Φ₀는 초전도 플럭스 양자를 설명하는 항이며:

여기서: Φ₀ = h/2e이고;

여기서: h는 플랑크 상수이고;

e는 전자 전하이고;

L은 루프 인덕턴스이고;

U_L은 포텐셜 에너지 스케일 인자이고;

I_c는 개개의 조셉슨 접합의 임계 전류이고;

그리고:

이고;

여기서: n은 SQUID(52)의 에너지 상태이며;

N_J = SQUID(52) 내의 조셉슨 접합들의 수이다.

수학식들 1 내지 3에 의해 기재된 정의들에 기초하여, 초전도 위상(θ)의 함수로서의 SQUID(52)의 포텐셜 에너지(U/U_L)는 다음과 같이 정의될 수 있다:

따라서, 다이어그램(100)의 그래프들 각각은 튜닝가능 전류 엘리먼트(50)의 112에서 (Y-축 상의 에너지(U/U_L)의 단위들로) 보여지는 포텐셜 에너지를 포함한다.

제1 그래프(102)는 포텐셜 에너지(112)의 디폴트 조건, 및 그에 따른 디폴트의 포텐셜 에너지 조건을 보여준다. 본 명세서에 설명된 바와 같이, 용어들 포텐셜 에너지(112)의 "디폴트 조건" 또는 단지 "디폴트의 포텐셜 에너지 조건"은, 인가된 바이어스 플럭스(Φ_X)가 없고 인가된 제어 플럭스(Φ_Z)가 없으며, 따라서 각각, 제1 및 제2 제어 전류들(CTRL_X 및 CTRL_Z)의 어떠한 인가도 없는 조건을 설명한다. 따라서, 제1 그래프(102)는, "0" 내지 "10"까지 넘버링된 이산 에너지 상태 인덱스들로서 보여지는 이산 에너지 상태들이 상승하는 에너지 진폭들을 갖고, 이산 에너지 상태들 각각 사이에 안정성을 제공하도록 에너지 장벽들에 의해 분리된다는 것을 보여준다. 제1 그래프(102)에서, 114로 보여지는 튜닝가능 전류 엘리먼트(50)의 에너지 상태는 초기에 "0"에서 보여진다. 그러나, 튜닝가능 전류 엘리먼트(50)의 초기 에너지 상태(114)가 이산 에너지 상태들의 안정성을 제공하는 에너지 장벽들 및 그에 따른 튜닝가능 전류 엘리먼트(50)의 에너지 상태(114)의 히스테리시스에 기초한 디폴트의 포텐셜 에너지 조건에서의 이산 에너지 상태들 중 임의의 에너지 상태일 수 있다는 것을 이해해야 한다.

제2 그래프(104)는 바이어스 플럭스(Φ_X)의 적용에 응답하는 에너지 장벽들의 감소를 보여준다. 이전에 설명된 바와 같이, 제1 제어 전류(CTRL_X)는 SQUID(52)에서 바이어스 플럭스(Φ_X)를 유도할 수 있으며, 따라서 이는, SQUID(52)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시킬 수 있다. 그 결과, SQUID(52)의 에너지 상태는 에너지 장벽들의 감소로부터 초래되는 에너지 상태 불안정성에 기초하여, 비-제로 에너지 상태들 중 임의의 에너지 상태로부터 제로의 에너지 상태로 감소할 수 있다. 따라서, 본 명세서에 더 상세히 설명되는 바와 같이, SQUID(52)는 에너지 상태 인덱스 넘버(예를 들어, 도 3의 예에서 보여지는 바와 같이, 최대 10)와 제로 사이의 차이에 기초하여 에너지를 방출할 수 있다. 또한 본 명세서에 더 상세히 설명되는 바와 같이, SQUID(52)는 대신, 튜닝가능 전류 엘리먼트(50)가 방출된 에너지의 진폭을 완화시키기 위해 세팅되는 제1 상태와 제2 상태 사이의 차이에 기초하여 에너지를 방출할 수 있다.

제3 그래프(106)는 제어 플럭스(Φ_Z)의 인가에 응답하는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(112)의 변화를 보여준다. 일 예로서, 제2 제어 전류(CTRL_Z)는 인덕터(L₁)를 통해 직렬 루프에서 제어 플럭스(Φ_Z)를 유도할 수 있으며, 따라서 이는, 이산 에너지 상태들의 상대적인 에너지 진폭들을 변화시키기 위해 포텐셜 에너지(112)를 "틸팅(tilt)"시킬 수 있다. 도 3의 예에서, 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(112)는 디폴트의 포텐셜 에너지 조건으로부터 상이한 포텐셜 에너지 상태로 변화하는 것을 보여지며, 여기서, 이산 에너지 상태들의 비-제로 인덱스는 인가된 제2 제어 전류(CTRL_Z)의 진폭 및 그에 따른 제어 플럭스(Φ_Z)에 기초하여 나머지 이산 에너지 상태들에 대해 최소의 포텐셜 에너지로 세팅된다. 도 3의 예에서, 나머지 이산 에너지 상태들에 대해 최소의 포텐셜 에너지로 세팅되는 이산 에너지 상태는 인덱스 "8"의 이산 에너지 상태로 보여진다. 그 결과, 튜닝가능 전류 엘리먼트(50)의 에너지 상태(114)는 화살표(116)에 의해 보여지는 바와 같이, "0" 인덱스의 이산 에너지 상태로부터 대략 인덱스 "8"의 이산 에너지 상태로 이동하는 것으로 보여진다.

제4 그래프(108)는 바이어스 플럭스(Φ_X)의 비활성화에 응답하는 이산 에너지 상태들 사이의 에너지 장벽들의 증가를 보여준다. 예를 들어, 제어 플럭스(Φ_Z)가 최소의 상대적인 포텐셜 에너지에서 인덱스 "8"의 에너지 상태를 유지하기 위해 특정 진폭으로 유지되는 동안, 제1 제어 전류(CTRL_X)가 비활성화(예를 들어, 제1 제어 라인(54) 상에서 흐르는 것이 중단)되어, 그에 따라 SQUID(52)에서 바이어스 플럭스(Φ_X)를 비활성화시킬 수 있다. 그 결과, 에너지 장벽들은 이산 에너지 상태들 사이의 안정성을 재개하기 위해 SQUID(52)의 이산 에너지 상태들 사이로 복귀한다.

제5 그래프(110)는 제어 플럭스(Φ_Z)의 비활성화에 응답하는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(112)의 다른 변화를 보여준다. 일 예로서, 제2 제어 전류(CTRL_Z)는 인덕터(L₁)를 통해 직렬 루프에서 제어 플럭스(Φ_Z)를 비활성화시키기 위해 비활성화될 수 있다. 그 결과, 포텐셜 에너지(112)는 디폴트의 포텐셜 에너지 조건으로 복귀하며, 여기서 이산 에너지 상태들의 인덱스들은 에너지 오름 차순으로 증가한다. 이산 에너지 상태들 사이의 에너지 장벽들 때문에, 튜닝가능 전류 엘리먼트(50)의 에너지 상태(114)는 인덱스 "8"의 이산 에너지 상태로 유지될 수 있다. 따라서, 튜닝가능 전류 엘리먼트(50)는 인덱스 "8"의 이산 에너지 상태에 대응하는 진폭을 갖는 전류(I_FLUX)를 히스테리시스적으로 제공할 수 있다. 그 결과, 타겟 디바이스(12)는 전류(I_FLUX)의 진폭에 대응하는 진폭 및 그에 따른 인덱스 "8"의 이산 에너지 상태를 갖는 플럭스 바이어스(Φ)를 수신하도록 개개의 튜닝가능 전류 엘리먼트(50)에 유도성 커플링될 수 있다.

도 4는 에너지 상태를 세팅하는 다른 예시적인 다이어그램(150)을 예시한다. 다이어그램(150)은 도 1 및 도 2의 개개의 예들 내의 튜닝가능 전류 엘리먼트들(14 및 50)과 같은 주어진 튜닝가능 전류 엘리먼트의 에너지 장벽들의 변화의 시퀀스에 대응할 수 있는 2개의 그래프들(152 및 154로 보여짐)의 세트를 포함한다. 에너지 그래프들은 도 3의 예의 에너지 그래프들과 동일하게 보여진다. 따라서, 도 4의 예들의 다음의 설명에서 도 1 내지 도 3의 예들에 대해 참조가 행해질 것이다.

이전에 설명된 바와 같이, SQUID(52)는 에너지 상태 인덱스 넘버(예를 들어, 도 4의 예에서 보여지는 바와 같이, 최대 10)와 제로 사이의 차이에 기초하여 에너지를 방출할 수 있다. 제1 그래프(152)는 포텐셜 에너지(156)의 디폴트 조건, 및 그에 따른 디폴트의 포텐셜 에너지 조건을 보여준다. 따라서, 제1 그래프(152)는, "0" 내지 "10"까지 넘버링된 이산 에너지 상태 인덱스들로서 보여지는 이산 에너지 상태들이 상승하는 에너지 진폭들을 갖고, 이산 에너지 상태들 각각 사이에 안정성을 제공하도록 에너지 장벽들에 의해 분리된다는 것을 보여준다. 제1 그래프(152)에서, 158로 보여지는 튜닝가능 전류 엘리먼트(50)의 에너지 상태는 초기에 인덱스 "6"에서 보여진다.

제2 그래프(154)는 바이어스 플럭스(Φ_X)의 적용에 응답하는 에너지 장벽들의 감소를 보여준다. 이전에 설명된 바와 같이, 제1 제어 전류(CTRL_X)는 SQUID(52)에서 바이어스 플럭스(Φ_X)를 유도할 수 있으며, 따라서 이는, SQUID(52)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시킬 수 있다. 그 결과, SQUID(52)의 에너지 상태(158)는 에너지 장벽들의 감소로부터 초래되는 에너지 상태 불안정성에 기초하여, 인덱스 "6"의 이산 에너지 상태로부터 제로의 에너지 상태(인덱스 "0"의 이산 에너지 상태)로 감소하는 것으로 보여지며, 이는 화살표(162)에 의해 보여진다. 그 결과, SQUID(52)는 인덱스 "6"의 에너지 상태와 인덱스 "0"의 인덱스 번호 사이의 차이에 기초하여 에너지의 양을 방출한다. 초전도 환경에서, 에너지의 그러한 방출은 허용될 수 있거나, 또는 차가운-공간(cold-space)의 초전도 환경(예를 들어, 온도가 1 켈빈 미만으로 유지됨)에서 에너지의 열로의 변환이 주어지면 허용되지 않을 수 있다. 따라서, 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 제로의 에너지 상태로 "리셋"함으로써 튜닝가능 전류 엘리먼트(50)의 에너지 상태를 주어진 상태로 세팅하는 대신, 튜닝가능 전류 엘리먼트(50)는 본 명세서에 더 상세히 설명되는 바와 같이, 단열적으로 세팅되는 에너지 상태를 가질 수 있다.

도 5는 에너지 상태를 세팅하는 예시적인 다이어그램(200)을 예시한다. 다이어그램(200)은 도 1 및 도 2의 개개의 예들 내의 튜닝가능 전류 엘리먼트들(14 및 50)과 같은 주어진 튜닝가능 전류 엘리먼트의 에너지 장벽들 및 포텐셜 에너지의 변화들의 시퀀스에 대응할 수 있는 5개의 그래프들(202, 204, 206, 208, 및 210으로 보여짐)의 세트를 포함한다. 따라서, 도 5의 예들의 다음의 설명에서 도 1 내지 도 3의 예들에 대해 참조가 행해질 것이다.

제1 그래프(202)는 포텐셜 에너지(212)의 디폴트 조건, 및 그에 따른 디폴트의 포텐셜 에너지 조건을 보여준다. 따라서, 제1 그래프(202)는, "0" 내지 "10"까지 넘버링된 이산 에너지 상태 인덱스들로서 보여지는 이산 에너지 상태들이 상승하는 에너지 진폭들을 갖고, 이산 에너지 상태들 각각 사이에 안정성을 제공하도록 에너지 장벽들에 의해 분리된다는 것을 보여준다. 제1 그래프(202)에서, 214로 보여지는 튜닝가능 전류 엘리먼트(50)의 에너지 상태는 초기에 인덱스 "6"에서 보여진다. 따라서, 튜닝가능 전류 엘리먼트(50)는 초기에, 인덱스 "6"의 이산 에너지 상태에 대응하는 진폭을 갖는 자속(Φ)을 히스테리시스적으로 제공하고 있다.

제2 그래프(204)는 제어 플럭스(Φ_Z)의 인가에 응답하는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(212)의 변화를 보여준다. 일 예로서, 제2 제어 전류(CTRL_Z)는 인덕터(L₁)를 통해 직렬 루프에서 제어 플럭스(Φ_Z)를 유도할 수 있으며, 따라서 이는, 이산 에너지 상태들의 상대적인 에너지 진폭들을 변화시키기 위해 포텐셜 에너지(212)를 "틸팅"시킬 수 있다. 도 5의 예에서, 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(212)는 디폴트의 포텐셜 에너지 조건으로부터 상이한 포텐셜 에너지 상태로 변화하는 것을 보여지며, 여기서, 인덱스 "6"의 이산 에너지 상태는 인가된 제2 제어 전류(CTRL_Z)의 제1 진폭 및 그에 따른 제어 플럭스(Φ_Z)의 제1 진폭에 기초하여 나머지 이산 에너지 상태들에 대해 최소의 포텐셜 에너지로 세팅된다.

제3 그래프(206)는 바이어스 플럭스(Φ_X)의 적용에 응답하는 에너지 장벽들의 감소를 보여준다. 이전에 설명된 바와 같이, 제1 제어 전류(CTRL_X)는 SQUID(52)에서 바이어스 플럭스(Φ_X)를 유도할 수 있으며, 따라서 이는, SQUID(52)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시킬 수 있다. 그러나, 포텐셜 에너지(212)가 인덱스 "6"의 이산 에너지 상태를 최소로 세팅하도록 변화되었기 때문에 그리고 튜닝가능 전류 엘리먼트(50)의 에너지 상태(214)가 인덱스 "6"의 이산 에너지 상태로 세팅되었기 때문에, 튜닝가능 전류 엘리먼트(50)의 에너지 상태(214)는, 이산 에너지 상태들 사이의 에너지 장벽들이 감소된 이후라도 인덱스 "6"의 이산 에너지 상태로 유지된다.

제4 그래프(208)는 제어 플럭스(Φ_Z)의 인가에 응답하는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(212)의 다른 변화를 보여준다. 일 예로서, 제2 제어 전류(CTRL_Z)는 이산 에너지 상태들의 상대적인 에너지 진폭들을 변화시키기 위해 포텐셜 에너지(212)를 추가로 "틸팅"시키도록 제1 진폭으로부터 제2 진폭으로 변화될 수 있다. 도 5의 예에서, 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(212)는, 다른 이산 에너지 상태들에 대해 최소의 포텐셜 에너지에 있는 인덱스 "6"의 이산 에너지 상태로부터 다른 이산 에너지 상태들에 대해 최소의 포텐셜 에너지에 있는 인덱스 "2"의 이산 에너지 상태로 변화하는 것으로 보여진다. 그러나, 에너지 장벽들이 제1 제어 전류(CTRL_X) 및 그에 따른 바이어스 플럭스(Φ_X)의 인가를 통해 감소되기 때문에, 튜닝가능 전류 엘리먼트(50)의 에너지 상태(214)는 화살표(216)에 의해 보여지는 바와 같이, 인덱스 "6"의 이산 에너지 상태로부터 대략 인덱스 "2"의 이산 에너지 상태로 이동하는 것으로 보여진다.

제5 그래프(210)는 간결함을 위해 도 3의 예의 제4 및 제5 그래프들의 조합에 대응한다. 예를 들어, 제5 그래프(210)는 바이어스 플럭스(Φ_X)의 비활성화에 응답하는 이산 에너지 상태들 사이의 에너지 장벽들의 증가를 보여준다. 예를 들어, 제어 플럭스(Φ_Z)가 최소의 상대적인 포텐셜 에너지에서 인덱스 "2"의 에너지 상태를 유지하기 위해 특정 진폭으로 유지되는 동안, 제1 제어 전류(CTRL_X)가 비활성화(예를 들어, 제1 제어 라인(54) 상에서 흐르는 것이 중단)되어, 그에 따라 SQUID(52)에서 바이어스 플럭스(Φ_X)를 비활성화시킬 수 있다. 그 결과, 에너지 장벽들은 이산 에너지 상태들 사이의 안정성을 재개하기 위해 SQUID(52)의 이산 에너지 상태들 사이로 복귀한다. 제5 그래프(210)는 또한 제어 플럭스(Φ_Z)의 비활성화에 응답하는 튜닝가능 전류 엘리먼트(50)의 포텐셜 에너지(212)의 다른 변화를 보여준다. 일 예로서, 제2 제어 전류(CTRL_Z)는 인덕터(L₁)를 통해 직렬 루프에서 제어 플럭스(Φ_Z)를 비활성화시키기 위해 비활성화될 수 있다. 그 결과, 포텐셜 에너지(212)는 디폴트의 포텐셜 에너지 조건으로 복귀하며, 여기서 이산 에너지 상태들의 인덱스들은 에너지 오름 차순으로 증가한다. 이산 에너지 상태들 사이의 에너지 장벽들 때문에, 튜닝가능 전류 엘리먼트(50)의 에너지 상태(214)는 인덱스 "2"의 이산 에너지 상태로 유지될 수 있다. 따라서, 튜닝가능 전류 엘리먼트(50)는 인덱스 "2"의 이산 에너지 상태에 대응하는 진폭을 갖는 자속(Φ)을 히스테리시스적으로 제공할 수 있다. 그 결과, 타겟 디바이스(12)는 자속(Φ)의 진폭에 대응하는 진폭 및 그에 따른 인덱스 "2"의 이산 에너지 상태를 갖는 플럭스 바이어스를 수신하도록 개개의 튜닝가능 전류 엘리먼트(50)에 유도성 커플링될 수 있다.

따라서, 도 5의 예의 예시적인 다이어그램(200)은 튜닝가능 전류 엘리먼트(50)의 에너지 상태(214)를 단열적으로 변화시키는 일 예를 보여준다. 도 5의 예에서, 에너지 상태(214)는 단지, 인덱스 "6"으로부터 인덱스 "0"으로 그리고 이어서 인덱스 "0"으로부터 인덱스 "2"로 에너지 상태(214)를 변화시킴으로써 튜닝가능 전류 엘리먼트(50)를 리셋하는 대신, 인덱스 "6"으로부터 인덱스 "2"로 4개의 인덱스들의 차이만큼 변화된다. 그 결과, 인덱스 "6"의 이산 에너지 상태로부터 인덱스 "2"의 이산 에너지 상태로의 에너지 상태(214)의 단열 세팅 동안, 튜닝가능 전류 엘리먼트(50)에 의해 방출된 에너지는, 예컨대 도 3의 예에서 보여지는 바와 유사하게, 튜닝가능 전류 엘리먼트(50)의 리셋을 통하여 에너지 상태(214)를 세팅하는 것에 비해 실질적으로 완화될 수 있다. 일 예로서, 제1 및 제2 제어 전류들(CTRL_X 및 CTRL_Z)을 생성하도록 구성된 연관 제어 회로부는, 예컨대 인덱스 임계치에 기초하여, 초기 에너지 상태와 기입될 상태 사이의 차이에 기초하여 리셋 방식 또는 단열 방식 중 어느 하나로 제1 및 제2 제어 전류들(CTRL_X 및 CTRL_Z)을 구현할 수 있다.

도 6은 자속 소스 시스템(250)의 다른 예를 예시한다. 자속 소스 시스템(250)은 복수의 플럭스 바이어스들을 생성하도록 구현될 수 있다. 도 6의 예에서, 자속 소스 시스템(250)은 행들 및 열들의 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들(252)을 포함한다. 튜닝가능 전류 엘리먼트들(252)은 본 명세서에 더 상세히 설명되는 바와 같이, 각각 행 및 열에 대응하는 "Z_X"로 라벨링된다. 일 예로서, 튜닝가능 전류 엘리먼트들(252) 각각은 도 2의 예의 튜닝가능 전류 엘리먼트(50)와 실질적으로 유사하게 배열될 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(252) 각각은 인덕터와 함께 직렬 루프에 SQUID를 포함할 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(252)은 본 명세서에 더 상세히 설명되는 바와 같이, 메모리 시스템과 유사한 방식으로 액세스될 수 있다.

도 6의 예에서, 튜닝가능 전류 엘리먼트들(252)의 제1 열에는 제1 제어 라인(254)을 통해 제어 전류(CTRL_X1)가 제공되고, 튜닝가능 전류 엘리먼트들(252)의 제2 열에는 제2 제어 라인(256)을 통해 제어 전류(CTRL_X2)가 제공되며, 튜닝가능 전류 엘리먼트들(252)의 제3 열에는 제3 제어 라인(258)을 통해 제어 전류(CTRL_X3)가 제공된다. 일 예로서, 제어 전류들(CTRL_X1, CTRL_X2, 및 CTRL_X3)은 각각, 개개의 열들 내의 튜닝가능 전류 엘리먼트들(252)에 대한 "제1 제어 전류(CTRL_X)"에 대응할 수 있다. 따라서, 제어 전류(CTRL_X1)는 제1 열 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 SQUID를 통해 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있고, 제어 전류(CTRL_X2)는 제2 열 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 SQUID를 통해 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있으며, 제어 전류(CTRL_X3)는 제3 열 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 SQUID를 통해 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있다.

도 6의 예에서, 튜닝가능 전류 엘리먼트들(252)의 제1 행에는 제1 제어 라인(260)을 통해 제어 전류(CTRL_Z1)가 제공되고, 튜닝가능 전류 엘리먼트들(252)의 제2 행에는 제2 제어 라인(262)을 통해 제어 전류(CTRL_Z2)가 제공되며, 튜닝가능 전류 엘리먼트들(252)의 제3 행에는 제3 제어 라인(264)을 통해 제어 전류(CTRL_Z3)가 제공된다. 일 예로서, 제어 전류들(CTRL_Z1, CTRL_Z2, 및 CTRL_Z3)은 각각, 개개의 행들에서 튜닝가능 전류 엘리먼트들(252)에 대한 "제2 제어 전류(CTRL_Z)"에 대응할 수 있다. 따라서, 제어 전류(CTRL_Z1)는 제1 행 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있고, 제어 전류(CTRL_Z2)는 제2 행 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있으며, 제어 전류(CTRL_Z3)는 제3 행 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있다.

일 예로서, 주어진 열 내의 튜닝가능 전류 엘리먼트들(252) 각각은, 예컨대 제1 제어 전류(CTRL_X) 및 제2 제어 전류(CTRL_Z)에 의해 어드레싱되는 것에 기초하여, 시퀀스에서 주어진 에너지 상태로 세팅될 수 있다. 예를 들어, 제1 제어 전류(CTRL_X1)는 제1 열 내의 튜닝가능 전류 엘리먼트들(252) 각각과 연관된 SQUID를 통해 바이어스 플럭스(Φ_X)를 제공하도록 활성화될 수 있다. 따라서, 그 결과, 열 내의 튜닝가능 전류 엘리먼트들(252) 각각은 도 4의 예에서 보여지는 것과 같이 제로의 에너지 상태로 리셋된다. 대안적으로, 튜닝가능 전류 엘리먼트들(252) 각각에는, 도 5의 예에서 보여지는 것과 같이, 개개의 열 내의 튜닝가능 전류 엘리먼트들(252)의 에너지 상태를 단열적으로 세팅하기 위해 제1 제어 전류(CTRL_X1)의 인가 이전에 초기 에너지 상태들에 대응하는 진폭들로 제2 제어 전류들(CTRL_Z)의 개개의 제어 전류가 먼저 제공될 수 있다.

어느 예이든, 제1 제어 전류(CTRL_X1)의 인가 이후, 제2 제어 전류들(CTRL_Z)은 본 명세서에 설명된 것과 유사하게, 에너지 상태들을 세팅하기 위해 열 내의 개개의 튜닝가능 전류 엘리먼트들(252) 각각에 인가될 수 있다. 제1 제어 전류들(CTRL_X2 및 CTRL_X3)이 비활성화되고, 그에 따라 제2 및 제3 열들 내의 튜닝가능 전류 엘리먼트들(252)의 SQUID들에 바이어스 플럭스(Φ_X)를 제공하지 않기 때문에, 제2 및 제3 열들 내의 튜닝가능 전류 엘리먼트들(252)은 이산 에너지 상태들 사이의 에너지 장벽들에 기초하여 에너지 상태를 안정적으로 유지한다. 따라서, 제2 및 제3 열들 내의 튜닝가능 전류 엘리먼트들(252)은, 제2 제어 전류들(CTRL_Z)의 인가로부터 초래되는 포텐셜 에너지의 변화에도 불구하고, 개개의 에너지 상태들을 유지하고, 개개의 자속들(Φ)을 히스테리시스적으로 유지할 수 있다.

이전에 설명된 바와 같이, 도 6의 예에서 튜닝가능 전류 엘리먼트들(252)의 에너지 상태들을 단열적으로 세팅하지 않는 경우, 주어진 열 내의 튜닝가능 전류 엘리먼트들(252) 모두는 제1 제어 전류(CTRL_X)의 인가에 응답하여 리셋된다. 그 결과, 개개의 열 내의 튜닝가능 전류 엘리먼트들(252) 각각에는, 새로운 에너지 상태가 오래된 에너지 상태와 동일한 경우에도, 예컨대 튜닝가능 전류 엘리먼트(252)에 의해 제공된 자속(Φ)이 동일한 진폭으로 유지되도록 요구되더라도, 개개의 에너지 상태를 세팅하기 위해 제2 제어 전류(CTRL_Z)가 후속하여 제공된다.

도 7은 튜닝가능 전류 엘리먼트(300)의 다른 예를 예시한다. 튜닝가능 전류 엘리먼트(300)는 도 1의 예의 튜닝가능 전류 엘리먼트들(14) 중 하나에 대응할 수 있다. 따라서, 도 7의 예의 다음의 설명에서 도 1의 예에 대해 참조가 행해질 것이다.

튜닝가능 전류 엘리먼트(300)는, 병렬로 배열되고, 따라서 SQUID(302)에 대응하는 제1 조셉슨 접합(J₁), 제2 조셉슨 접합(J₂), 및 제3 조셉슨 접합(J₃)을 포함한다. SQUID(302)는 인덕터(L₁)와 함께 직렬 루프로 배열되는 것으로 보여진다. 도 7의 예에서, 제1 제어 라인(304)은 SQUID(302)에 유도성 커플링되고, 특히 조셉슨 접합(J₁)에 커플링되는 것으로 보여진다. 제1 제어 라인(304)은 제1 제어 전류(CTRL_X)를 전도하는 것으로 보여진다. 일 예로서, X는 튜닝가능 전류 엘리먼트들(300)의 어레이와 연관된 복수의 열들(또는 행들) 중 주어진 하나에 대응할 수 있다. 유사하게, 제2 제어 라인(306)은 인덕터(L₁)에 유도성 커플링되는 것으로 보여진다. 제2 제어 라인(306)은 제2 제어 전류(CTRL_Z)를 전도하는 것으로 보여진다. 일 예로서, Z는 튜닝가능 전류 엘리먼트들(300)의 어레이와 연관된 복수의 행들(또는 열들) 중 주어진 하나에 대응할 수 있다. 부가적으로, 제3 제어 라인(308)은 SQUID(302)에 유도성 커플링되고, 특히 조셉슨 접합(J₃)에 커플링되는 것으로 보여진다. 제3 제어 라인(308)은 제3 제어 전류(CTRL_Y)를 전도하는 것으로 보여진다. 일 예로서, Y는 튜닝가능 전류 엘리먼트들(300)의 어레이와 연관된 열들 및 행들 둘 모두의 그룹화 중 주어진 하나에 대응할 수 있다.

따라서, 제1, 제2, 및 제3 제어 전류들(CTRL_X, CTRL_Z, 및 CTRL_Y)은 각각, 예컨대 메모리 어레이와 유사한 어드레싱가능 방식으로 튜닝가능 전류 엘리먼트(300)의 에너지 상태를 세팅할 수 있다. 예를 들어, 제1 제어 전류(CTRL_X) 및 제3 제어 전류(CTRL_Y)는 튜닝가능 전류 엘리먼트(300)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시키기 위해 SQUID(302)에서 바이어스 플럭스를 유도하도록 동시에 제공될 수 있다. 따라서, 에너지 장벽들은, 튜닝가능 전류 엘리먼트(300)를 어드레싱하는 더 큰 유연성을 제공하기 위해, 제1 제어 전류(CTRL_X) 및 제3 제어 전류(CTRL_Y) 중 오직 하나만의 인가와는 대조적으로, 제1 제어 전류(CTRL_X) 및 제3 제어 전류(CTRL_Y) 둘 모두의 인가에 응답하여 불안정성을 제공할만큼 충분히 감소될 수 있다. 다른 예로서, 제2 제어 전류(CTRL_Z)는 이전에 설명된 것과 유사하게, 튜닝가능 전류 엘리먼트(300)의 포텐셜 에너지를 변화시키기 위해 튜닝가능 전류 엘리먼트(300)의 직렬 루프에서 제어 플럭스를 유도할 수 있다. 일 예로서, 튜닝가능 전류 엘리먼트(300)는 적절하게 바이어싱될 때 다음과 같이 표현될 수 있다:

도 8은 자속 소스 시스템(350)의 다른 예를 예시한다. 자속 소스 시스템(350)은 복수의 플럭스 바이어스들을 생성하도록 구현될 수 있다. 도 8의 예에서, 자속 소스 시스템(350)은 행들 및 열들의 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들(352)을 포함한다. 튜닝가능 전류 엘리먼트들(352)은 본 명세서에 더 상세히 설명되는 바와 같이, 각각 행 및 열에 대응하는 "Z_X"로 라벨링된다. 일 예로서, 튜닝가능 전류 엘리먼트들(352) 각각은 도 7의 예의 튜닝가능 전류 엘리먼트(300)와 실질적으로 유사하게 배열될 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(352) 각각은 인덕터와 함께 직렬 루프에 3개의 조셉슨 접합의 SQUID를 포함할 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(352)은 본 명세서에 더 상세히 설명되는 바와 같이, 메모리 시스템과 유사한 방식으로 액세스될 수 있다.

도 8의 예에서, 튜닝가능 전류 엘리먼트들(352)의 제1 열에는 제1 제어 라인(354)을 통해 제어 전류(CTRL_X1)가 제공되고, 튜닝가능 전류 엘리먼트들(352)의 제2 열에는 제2 제어 라인(356)을 통해 제어 전류(CTRL_X2)가 제공되며, 튜닝가능 전류 엘리먼트들(352)의 제3 열에는 제3 제어 라인(358)을 통해 제어 전류(CTRL_X3)가 제공된다. 일 예로서, 제어 전류들(CTRL_X1, CTRL_X2, 및 CTRL_X3)은 각각, 개개의 열들 내의 튜닝가능 전류 엘리먼트들(352)에 대한 "제1 제어 전류(CTRL_X)"에 대응할 수 있다. 따라서, 제어 전류(CTRL_X1)는 제1 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제1 조셉슨 접합(J₁)을 통해) 제1 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있고, 제어 전류(CTRL_X2)는 제2 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제1 조셉슨 접합(J₁)을 통해) 제1 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있으며, 제어 전류(CTRL_X3)는 제3 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제1 조셉슨 접합(J₁)을 통해) 제1 바이어스 플럭스(Φ_X)를 동시에 생성할 수 있다.

도 8의 예에서, 튜닝가능 전류 엘리먼트들(352)의 제1 행에는 제1 제어 라인(360)을 통해 제어 전류(CTRL_Z1)가 제공되고, 튜닝가능 전류 엘리먼트들(352)의 제2 행에는 제2 제어 라인(362)을 통해 제어 전류(CTRL_Z2)가 제공되며, 튜닝가능 전류 엘리먼트들(352)의 제3 행에는 제3 제어 라인(364)을 통해 제어 전류(CTRL_Z3)가 제공된다. 일 예로서, 제어 전류들(CTRL_Z1, CTRL_Z2, 및 CTRL_Z3)은 각각, 개개의 행들에서 튜닝가능 전류 엘리먼트들(352)에 대한 "제2 제어 전류(CTRL_Z)"에 대응할 수 있다. 따라서, 제어 전류(CTRL_Z1)는 제1 행 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있고, 제어 전류(CTRL_Z2)는 제2 행 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있으며, 제어 전류(CTRL_Z3)는 제3 행 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 직렬 루프를 통해 제어 플럭스(Φ_Z)를 동시에 생성할 수 있다.

추가적인 예로서, 제어 전류들(CTRL_Y1, CTRL_Y2, 및 CTRL_Y3)은 행 및 열의 스태거링(staggered) 방식으로 튜닝가능 전류 엘리먼트들을 통해 제공될 수 있다. 따라서, 제어 전류들(CTRL_Y1, CTRL_Y2, 및 CTRL_Y3)은 도 7의 예에서 "제3 제어 전류(CTRL_Y)"에 대응할 수 있다. 따라서, 제1 제어 라인(366)을 통해 제공되는 제어 전류(CTRL_Y1)는 제1 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제3 조셉슨 접합(J₃)을 통해) 제2 바이어스 플럭스(Φ_Y)를 동시에 생성할 수 있고, 제2 제어 라인(368)을 통해 제공되는 제어 전류(CTRL_Y2)는 제2 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제3 조셉슨 접합(J₃)을 통해) 제2 바이어스 플럭스(Φ_Y)를 동시에 생성할 수 있으며, 제3 제어 라인(370)을 통해 제공되는 제어 전류(CTRL_Y3)는 제3 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관된 SQUID를 통해(예를 들어, 제3 조셉슨 접합(J₃)을 통해) 제2 바이어스 플럭스(Φ_Y)를 동시에 생성할 수 있다.

도 8의 예에서, 제어 전류(CTRL_Y1)는, 제1 행 및 제1 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 제2 행 및 제2 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 그리고 제3 행 및 제3 열 내의 튜닝가능 전류 엘리먼트(352)를 통해 제공된다. 제어 전류(CTRL_Y2)는, 제2 행 및 제1 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 제3 행 및 제2 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 그리고 제1 행 및 제3 열 내의 튜닝가능 전류 엘리먼트(352)를 통해 제공된다. 제어 전류(CTRL_Y3)는, 제3 행 및 제1 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 제1 행 및 제2 열 내의 튜닝가능 전류 엘리먼트(352)를 통해, 그리고 제2 행 및 제3 열 내의 튜닝가능 전류 엘리먼트(352)를 통해 제공된다.

따라서, 튜닝가능 전류 엘리먼트들(352)은 도 6의 예에서 튜닝가능 전류 엘리먼트들(352)에 비해 더 개별적인 방식으로 어드레싱될 수 있다. 이전에 설명된 바와 같이, 도 6의 예에서 튜닝가능 전류 엘리먼트들(252)의 에너지 상태들을 단열적으로 세팅하지 않는 경우, 주어진 열 내의 튜닝가능 전류 엘리먼트들(252) 모두는 제1 제어 전류(CTRL_X)의 인가에 응답하여 리셋된다. 그러나, 튜닝가능 전류 엘리먼트들(352)이 에너지 장벽들을 감소시키기 위해 충분한 개개의 플럭스 바이어스(Φ_X 및 Φ_Y)를 조합으로 제공하도록 제1 및 제3 제어 전류들(CTRL_X 및 CTRL_Y) 둘 모두에 응답하기 때문에, 개개의 플럭스 바이어스(Φ_X)를 제공하기 위한 제1 제어 전류(CTRL_X)만의 인가는 개개의 열 내의 개개의 다른 튜닝가능 전류 엘리먼트들(352)을 리셋하기에 충분하지 않다. 따라서, 제3 제어 전류들(CTRL_Y)이 주어진 행 또는 열 내의 튜닝가능 전류 엘리먼트들(352) 각각과 연관되지 않지만, 대신 다수의 행들 및 열들에 걸쳐 있기 때문에, 튜닝가능 전류 엘리먼트들(352) 각각은, 개별적으로 어드레싱되고 있지 않은 튜닝가능 전류 엘리먼트들(352) 중 임의의 튜닝가능 전류 엘리먼트를 리셋하지 않으면서 비-단열적 또는 단열적 방식으로 개개의 에너지 상태를 세팅하도록 개별적으로 어드레싱될 수 있다.

도 7의 예를 다시 참조하면, 이전에 설명된 바와 같이, 튜닝가능 전류 엘리먼트(300)는 튜닝가능 전류 엘리먼트들(300)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시키기 위해 충분한 개개의 플럭스 바이어스(Φ_X 및 Φ_Y)를 조합으로 제공하도록 제1 및 제3 제어 전류들(CTRL_X 및 CTRL_Y) 둘 모두에 응답한다. 그러나, 예컨대, 튜닝가능 전류 엘리먼트의 에너지 상태를 리셋하는 의도된 플럭스 바이어스(Φ_X 및 Φ_Y)와 튜닝가능 전류 엘리먼트의 에너지 상태를 리셋하는 실제 플럭스 바이어스 값들 사이의 미스매치를 제공하기 위하여, 접합(J₂)에 비해 조셉슨 접합들(J₁ 및 J₃)에 대한 비대칭이 존재할 수 있다. 그 결과, 튜닝가능 전류 엘리먼트들(352)의 동시적인 어드레싱을 위한 제어 방식은 에너지 장벽들을 감소시키기 위해 개개의 SQUID들의 일관된 충분한 플럭스 바이어스를 제공하기 어려울 수 있다. 부가적으로, 도 8의 예에서 보여지는 바와 같은 그러한 제어 방식은 어드레싱 방식을 위한, 특히 수천개의 튜닝가능 전류 엘리먼트들(352)을 포함할 수 있는 자속 소스 시스템에 대한 많은 수의 제어 전류 전도체들 및/또는 핀들을 갖는 것에 기초하여 과도하게 복잡할 수 있다.

도 9는 튜닝가능 전류 엘리먼트(400)의 다른 예를 예시한다. 튜닝가능 전류 엘리먼트(400)는 도 1의 예의 튜닝가능 전류 엘리먼트들(14) 중 하나에 대응할 수 있다. 따라서, 도 9의 예의 다음의 설명에서 도 1의 예에 대해 참조가 행해질 것이다.

튜닝가능 전류 엘리먼트(400)는, 병렬로 배열되고, 따라서 SQUID(402)에 대응하는 제1 조셉슨 접합(J₁), 제2 조셉슨 접합(J₂), 제3 조셉슨 접합(J₃), 및 제4 조셉슨 접합(J₄)을 포함한다. SQUID(402)는 인덕터(L₁)와 함께 직렬 루프로 배열되는 것으로 보여진다. 도 9의 예에서, 제1 제어 라인(404)은 SQUID(402)에 유도성 커플링되고, 특히 조셉슨 접합(J₁)에 커플링되는 것으로 보여진다. 제1 제어 라인(404)은 제1 제어 전류(CTRL_X)를 전도하는 것으로 보여진다. 일 예로서, X는 튜닝가능 전류 엘리먼트들(400)의 어레이와 연관된 복수의 열들(또는 행들) 중 주어진 하나에 대응할 수 있다. 유사하게, 제2 제어 라인(406)은 인덕터(L₁)에 유도성 커플링되는 것으로 보여진다. 제2 제어 라인(406)은 제2 제어 전류(CTRL_Z)를 전도하는 것으로 보여진다. 일 예로서, Y는 튜닝가능 전류 엘리먼트들(400)의 어레이와 연관된 복수의 행들(또는 열들) 중 주어진 하나에 대응할 수 있다.

부가적으로, 제3 제어 라인(408)은 SQUID(402)에 유도성 커플링되고, 특히 조셉슨 접합(J₂)에 커플링되는 것으로 보여진다. 제3 제어 라인(408)은 제3 제어 전류(CTRL_Y)를 전도하는 것으로 보여진다. 일 예로서, Y는 튜닝가능 전류 엘리먼트들(400)의 어레이와 연관된 열들 및 행들 둘 모두의 그룹화 중 주어진 하나에 대응할 수 있다. 부가적으로, 제4 제어 라인(410)은 SQUID(402)에 유도성 커플링되고, 특히 조셉슨 접합(J₄)에 커플링되는 것으로 보여진다. 제3 제어 라인(408)은 제4 제어 전류(CTRL_W)를 전도하는 것으로 보여진다. 일 예로서, W는, 예컨대 튜닝가능 전류 엘리먼트들(400)의 어레이와 연관된 열들 및 행들 둘 모두를 포함하는 행들 및 열들의 어레이의 주어진 서브세트에 대응할 수 있다.

따라서, 제1, 제2, 제3, 및 제4 제어 전류들(CTRL_X, CTRL_Z, CTRL_Y, 및 CTRL_W)은 각각, 예컨대 메모리 어레이와 유사한 어드레싱가능 방식으로 튜닝가능 전류 엘리먼트(400)의 에너지 상태를 세팅할 수 있다. 예를 들어, 제1 제어 전류(CTRL_X), 제3 제어 전류(CTRL_Y), 및 제4 제어 전류(CTRL_W)는 튜닝가능 전류 엘리먼트(400)의 이산 에너지 상태들 사이의 에너지 장벽들을 감소시키기 위해 SQUID(402)에서 바이어스 플럭스를 유도하도록 동시에 제공될 수 있다. 따라서, 에너지 장벽들은 각각, 튜닝가능 전류 엘리먼트(400)를 어드레싱하는 더 큰 유연성을 제공하기 위해, 제1, 제3, 및 제4 제어 전류들(CTRL_X, CTRL_Y, 및 CTRL_W) 중 하나 또는 2개만의 인가와는 대조적으로, 제1, 제3, 및 제4 제어 전류들(CTRL_X, CTRL_Y, 및 CTRL_W)의 조합의 인가에 응답하여 불안정성을 제공할만큼 충분히 감소될 수 있다. 다른 예로서, 제2 제어 전류(CTRL_Z)는 이전에 설명된 것과 유사하게, 튜닝가능 전류 엘리먼트(400)의 포텐셜 에너지를 변화시키기 위해 튜닝가능 전류 엘리먼트(400)의 직렬 루프에서 제어 플럭스를 유도할 수 있다.

따라서, 튜닝가능 전류 엘리먼트(400)의 SQUID(402)는 바이어스 플럭스가 제공되는 3개의 별개의 루프들을 포함한다. 따라서, 개개의 바이어스 플럭스들(Φ_X, Φ_Y, 및 Φ_W)을 제공하기 위해 3개의 제어 전류들(CTRL_X, CTRL_Z, CTRL_Y, 및 CTRL_W)을 구현하는 제어 방식은 조셉슨 접합들(J₁, J₂, J₃, 및 J₄)에서의 비대칭성으로부터 초래되는 유해한 영향들을 완화시킬 수 있다. 예를 들어, 튜닝가능 전류 엘리먼트(400)는 적절하게 바이어싱될 때 다음과 같이 표현될 수 있다:

도 10은 자속 소스 시스템(450)의 다른 예를 예시한다. 자속 소스 시스템(450)은 복수의 플럭스 바이어스들을 생성하도록 구현될 수 있다. 도 10의 예에서, 자속 소스 시스템(450)은 4개의 행들 및 4개의 열들의 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들(452)을 포함한다. 튜닝가능 전류 엘리먼트들(452)은, 제1 열(454), 제2 열(456), 제3 열(458), 및 제4 열(460)을 포함하고, 제1 행(462), 제2 행(464), 제3 행(466), 및 제4 행(468)을 포함하는 어레이로 배열되는 것으로 보여진다. 일 예로서, 튜닝가능 전류 엘리먼트들(452) 각각은 도 9의 예의 튜닝가능 전류 엘리먼트(400)와 실질적으로 유사하게 배열될 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(452) 각각은 인덕터와 함께 직렬 루프에 4개의 조셉슨 접합의 SQUID를 포함할 수 있다. 따라서, 튜닝가능 전류 엘리먼트들(452)은 본 명세서에 더 상세히 설명되는 바와 같이, 메모리 시스템과 유사한 방식으로 액세스될 수 있다.

도 10의 예는, 튜닝가능 전류 엘리먼트들(452)의 어레이가 제1 제어 전류들(CTRL_X1 및 CTRL_X2), 제2 제어 전류들(CTRL_Z1 및 CTRL_Z2), 제3 제어 전류들(CTRL_Y1 및 CTRL_Y2), 및 제4 제어 전류들(CTRL_W1 및 CTRL_W2)로서 보여지는 2개의 제어 전류들의 4개의 세트들을 수신하는 것을 보여준다. 제1 제어 전류들(CTRL_X1 및 CTRL_X2)은 그에 따라 도 9의 예의 제1 제어 전류(CTRL_X)에 대응하고, 제2 제어 전류들(CTRL_Z1 및 CTRL_X2)은 그에 따라 도 9의 예의 제2 제어 전류(CTRL_Z)에 대응하고, 제3 제어 전류들(CTRL_Y1 및 CTRL_Y2)은 그에 따라 도 9의 예의 제3 제어 전류(CTRL_Y)에 대응하며, 제4 제어 전류들(CTRL_W1 및 CTRL_W2)은 그에 따라 도 9의 예의 제4 제어 전류(CTRL_W)에 대응한다.

도 10의 예에서, 제어 전류들은, 특정 어드레싱능력(addressability) 및 이를 행하는 데 필요한 제어 전류들의 양의 감소 둘 모두를 허용하는 방식으로 튜닝가능 전류 엘리먼트들(452)에 제공된다. 다시 말하면, 튜닝가능 전류 엘리먼트들(452) 각각은 본 명세서에 설명된 바와 같이, 에너지 상태를 세팅하기 위해, 제1 제어 전류들(CTRL_X1 및 CTRL_X2), 제2 제어 전류들(CTRL_Z1 및 CTRL_Z2), 제3 제어 전류들(CTRL_Y1 및 CTRL_Y2), 및 제4 제어 전류들(CTRL_W1 및 CTRL_W2)의 고유한 조합(예를 들어, 코드)을 수신한다. 제어 전류들의 코드는, 예시의 간결함 및 용이함을 위해 튜닝가능 전류 엘리먼트들(452) 사이의 제어 전류들의 상호연결을 보여주는 도 10의 예와는 대조적으로, 튜닝가능 전류 엘리먼트들(452) 각각 상에서 보여진다.

도 10의 예에서, 제어 전류(CTRL_X1)는 제1 열(454) 및 제3 열(458) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여지고, 제어 전류(CTRL_X2)는 제2 열(456) 및 제3 열(460) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여진다. 제어 전류(CTRL_Z1)는 제1 행(462) 및 제4 행(468) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여지고, 제어 전류(CTRL_Z2)는 제2 행(464) 및 제3 행(466) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여진다. 제어 전류(CTRL_Y1)는 제1 행(462) 및 제3 행(466) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여지고, 제어 전류(CTRL_Y2)는 제2 행(464) 및 제4 행(466) 내의 튜닝가능 전류 엘리먼트들(452) 각각에 제공되는 것으로 보여진다.

제어 전류(CTRL_W1)는, 제1 행 및 제1 열, 제1 행 및 제2 열, 제2 행 및 제1 열, 그리고 제2 행 및 제2 열 내의 튜닝가능 전류 엘리먼트들(452)로 보여지는 어레이의 제1 "사분면"에 제공되는 것으로 보여진다. 제어 전류(CTRL_W1)는, 제3 행 및 제3 열, 제3 행 및 제4 열, 제4 행 및 제3 열, 그리고 제4 행 및 제4 열 내의 튜닝가능 전류 엘리먼트들(452)로 보여지는 어레이의 제2 "사분면"에 또한 제공되는 것으로 보여진다. 제어 전류(CTRL_W2)는, 제1 행 및 제3 열, 제1 행 및 제4 열, 제2 행 및 제3 열, 그리고 제2 행 및 제4 열 내의 튜닝가능 전류 엘리먼트들(452)로 보여지는 어레이의 제3 "사분면"에 제공되는 것으로 보여진다. 제어 전류(CTRL_W2)는, 제3 행 및 제1 열, 제3 행 및 제2 열, 제4 행 및 제1 열, 그리고 제4 행 및 제2 열 내의 튜닝가능 전류 엘리먼트들(452)로 보여지는 어레이의 제4 "사분면"에 또한 제공되는 것으로 보여진다.

따라서, 튜닝가능 전류 엘리먼트들(452)은, 제어 전류들의 고유한 코드에 기초하여 그리고 튜닝가능 전류 엘리먼트들(452)이 에너지 장벽들을 감소시키기 위해 충분한 개개의 플럭스 바이어스들(Φ_X, Φ_Y, 및 Φ_W)을 조합으로 제공하도록 제1, 제3, 및 제4 제어 전류들(CTRL_X, CTRL_Y, 및 CTRL_W)의 3개 모두에 응답하는 것에 기초하여, 도 6의 예에서 튜닝가능 전류 엘리먼트들(452)에 비해 더 개별적인 방식으로 어드레싱될 수 있다. 부가적으로, 3개의 플럭스 바이어스들(Φ_X, Φ_Y, 및 Φ_W)은 또한, 개개의 튜닝가능 전류 엘리먼트들의 SQUID들의 조셉슨 접합들에 대한 비대칭성의 유해한 영향들의 더 큰 완화를 제공할 수 있다. 더욱이, 인코딩된 어드레싱 방식 때문에, 튜닝가능 전류 엘리먼트들(452)은, 예컨대 튜닝가능 전류 엘리먼트들(452)의 큰 어레이들(예를 들어, 3차원 어레이들)의 경우 대략 세제곱근까지 아래로의 상당히 감소된 수의 제어 전류들에 의해 개별적으로 어드레싱될 수 있다.

위에서 설명된 전술한 구조적 및 기능적 특성들의 관점에서, 본 발명의 다양한 양상들에 따른 방법은 도 11을 참조하여 더 양호하게 인식될 것이다. 설명의 간략화의 목적들을 위해, 도 11의 방법이 순차적으로 실행되는 것으로 도시되고 설명되지만, 일부 양상들이 본 발명에 따라, 본 명세서에 도시되고 설명된 것과 상이한 순서들로 및/또는 다른 동작들과 동시에 발생할 수 있으므로, 본 발명이 예시된 순서에 의해 제한되지 않음을 이해 및 인식할 것이다. 또한, 예시된 모든 특성들이 본 발명의 양상에 따라 방법을 구현하는데 요구되지는 않을 수 있다.

도 11은 튜닝가능 전류 엘리먼트(예를 들어, 튜닝가능 전류 엘리먼트들(14))를 통해 전류(예를 들어, 전류들(I_FLUX))를 생성하기 위한 방법(500)의 일 예를 예시한다. 502에서, 제1 제어 라인(예를 들어, 제1 제어 라인(54)) 상에서 제공되는 제1 제어 전류(예를 들어, 제어 전류(CTRL_X))가 활성화된다. 제1 제어 라인은 튜닝가능 전류 엘리먼트와 연관된 SQUID(예를 들어, SQUID(52))에 유도성 커플링될 수 있어서, 제1 제어 전류는 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 SQUID에서 바이어스 플럭스(예를 들어, 바이어스 플럭스(Φ_X))를 유도한다. 504에서, 제2 제어 라인(예를 들어, 제2 제어 라인(56)) 상에서 제공되는 제2 제어 전류(예를 들어, 제어 전류(CTRL_Z))가 활성화된다. 제2 제어 라인은 튜닝가능 전류 엘리먼트와 연관된 SQUID와 함께 직렬 루프에서 제공되는 인덕터(예를 들어, 인덕터(L₁))에 유도성 커플링될 수 있어서, 제2 제어 전류는 튜닝가능 전류 엘리먼트의 에너지 상태를 이산 에너지 상태들의 개개의 에너지 상태로 세팅하기 위해 튜닝가능 전류 엘리먼트의 이산 에너지 상태들의 디폴트의 포텐셜 에너지 조건으로부터 이산 에너지 상태들의 포텐셜 에너지(예를 들어, 포텐셜 에너지(112))를 변화시키도록 직렬 루프에서 제어 플럭스(예를 들어, 제어 플럭스(Φ_Z))를 유도한다. 506에서, 제1 제어 전류는 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 증가시키기 위해 비활성화된다. 508에서, 제2 제어 전류는, 튜닝가능 전류 엘리먼트의 에너지 상태가 이산 에너지 상태들 사이의 상대적인 에너지 장벽들에 기초하여 이산 에너지 상태들의 개개의 에너지 상태로 유지되도록 튜닝가능 전류 엘리먼트를 디폴트의 포텐셜 에너지 조건으로 복귀시키기 위해 비활성화된다.

위에서 설명된 것은 본 발명의 예들이다. 물론, 본 발명을 설명하려는 목적들을 위해 컴포넌트들 또는 방법들의 모든 각각의 인지가능한 조합을 설명하는 것이 가능하지 않지만, 당업자는 본 발명의 많은 추가적인 조합들 및 변형들이 가능함을 인식할 것이다. 따라서, 본 발명은, 첨부된 청구항들의 사상 및 범위 내에 있는 모든 그러한 수정들, 변형들 및 변경들을 포함하도록 의도된다. 부가적으로, 본 개시내용 또는 청구항들이 "단수형", "제 1" 또는 "다른" 엘리먼트 또는 그의 등가물을 언급하는 경우, 2개 이상의 그러한 엘리먼트들을 요구하거나 배제하지 않으면서 하나보다 많은 하나 이상의 그러한 엘리먼트를 포함하는 것으로 해석되어야 한다. 본 명세서에서 사용된 바와 같이, 용어 "포함하는"은 포함하지만 이에 제한되지 않는다는 것을 의미하고, 용어 "포함함"은 포함하는(그러나 이에 제한되지 않음)을 의미한다. 용어 "에 기초하는"은 에 적어도 부분적으로 기초하는을 의미한다.

Claims

적어도 하나의 튜닝가능 전류 엘리먼트를 포함하는 자속 소스 시스템으로서,
상기 적어도 하나의 튜닝가능 전류 엘리먼트 각각은,
초전도 양자 간섭 디바이스(SQUID) － 상기 SQUID는, 제1 제어 전류를 전도하도록 구성된 제1 제어 라인에 유도성 커플링되어, 상기 제1 제어 전류는 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 바이어스 플럭스를 유도함 －; 및
상기 SQUID와 함께 직렬 루프로 배열된 인덕터를 포함하며,
상기 인덕터는, 제2 제어 전류를 전도하도록 구성된 제2 제어 라인에 유도성 커플링되어, 상기 제2 제어 전류는 상기 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태를 상기 이산 에너지 상태들 중 하나로 세팅하기 위해 상기 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 이산 에너지 상태들의 포텐셜(potential) 에너지를 변화시키도록 상기 직렬 루프에서 제어 플럭스를 유도해서, 상기 SQUID는 상기 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태에 대응하는 진폭으로 자속을 제공하는 전류를 생성하도록 구성되는, 자속 소스 시스템.
제1항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 및 제3 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링된 상기 제1 제어 전류 및 상기 제3 조셉슨 접합에 유도성 커플링된 제3 제어 전류에 의해 제어되는, 자속 소스 시스템.
제1항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 제3 조셉슨 접합, 및 제4 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링된 상기 제1 제어 전류, 상기 제2 조셉슨 접합에 유도성 커플링된 제3 제어 전류, 및 상기 제3 조셉슨 접합에 유도성 커플링된 제4 제어 전류에 의해 제어되는, 자속 소스 시스템.
제1항에 있어서,
상기 적어도 하나의 튜닝가능 전류 엘리먼트는, 적어도 하나의 행 및 적어도 하나의 열을 포함하는 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들을 포함하며,
상기 복수의 튜닝가능 전류 엘리먼트들 각각은 적어도 하나의 제1 제어 전류를 통해 그리고 적어도 하나의 제2 제어 전류를 통해 제어되는, 자속 소스 시스템.
제4항에 있어서,
상기 적어도 하나의 제1 제어 전류 각각은 상기 적어도 하나의 열의 개개의 열에 대응하고,
상기 적어도 하나의 제2 제어 전류 각각은 상기 적어도 하나의 행의 개개의 행에 대응하는, 자속 소스 시스템.
제4항에 있어서,
상기 적어도 하나의 제1 제어 전류는 복수의 제1 제어 전류들을 포함하고, 상기 적어도 하나의 제2 제어 전류는 복수의 제2 제어 전류들을 포함하고, 상기 적어도 하나의 행은 복수의 행들을 포함하며, 상기 적어도 하나의 열은 복수의 열들을 포함하는, 자속 소스 시스템.
제6항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 및 제3 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링되고 상기 복수의 열들의 개개의 열과 연관된 상기 복수의 제1 제어 전류들 중 하나 및 상기 제3 조셉슨 접합에 유도성 커플링된 복수의 제3 제어 전류들 중 하나에 의해 제어되고,
상기 복수의 제3 제어 전류들 각각은 상기 복수의 열들에 걸쳐 교대로 상기 복수의 행들 각각과 연관되는, 자속 소스 시스템.
제6항에 있어서,
상기 복수의 제1 제어 전류들 각각은 상기 복수의 행들 또는 열들 중 적어도 2개와 연관되며,
상기 복수의 제2 제어 전류들 각각은 상기 복수의 행들 또는 열들 중 다른 적어도 2개와 연관되는, 자속 소스 시스템.
제8항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 제3 조셉슨 접합, 및 제4 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링되고 상기 복수의 열들 중 적어도 2개와 연관된 상기 복수의 제1 제어 전류들 중 하나에 의해, 상기 제2 조셉슨 접합에 유도성 커플링되고 상기 복수의 행들 중 적어도 2개와 연관된 복수의 제3 제어 전류들 중 하나에 의해, 그리고 상기 제3 조셉슨 접합에 유도성 커플링되고 상기 복수의 행들의 적절한 서브세트 및 상기 복수의 열들의 적절한 서브세트와 연관된 제4 제어 전류에 의해 제어되는, 자속 소스 시스템.
제4항의 자속 소스 시스템을 포함하는 회로 시스템으로서,
적어도 하나의 회로 디바이스를 더 포함하며,
상기 적어도 하나의 회로 디바이스는, 복수의 튜닝가능 전류 엘리먼트들 중 적어도 하나에 유도성 커플링되어, 상기 복수의 튜닝가능 전류 엘리먼트들 중 적어도 하나는 적어도 하나의 튜닝가능 전류 엘리먼트 각각으로부터 자속을 유도성으로 수신하도록 구성되는, 회로 시스템.
튜닝가능 전류 엘리먼트를 통해 자속을 생성하기 위한 방법으로서,
제1 제어 라인 상에서 제공되는 제1 제어 전류를 활성화시키는 단계 － 상기 제1 제어 라인은 상기 튜닝가능 전류 엘리먼트와 연관된 초전도 양자 간섭 디바이스(SQUID)에 유도성 커플링되어, 상기 제1 제어 전류는 상기 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 바이어스 플럭스를 유도함 －;
제2 제어 라인 상에서 제공되는 제2 제어 전류를 활성화시키는 단계 － 상기 제2 제어 라인은 상기 튜닝가능 전류 엘리먼트와 연관된 상기 SQUID와 함께 직렬 루프로 제공되는 인덕터에 유도성 커플링되어, 상기 제2 제어 전류는 상기 튜닝가능 전류 엘리먼트의 에너지 상태를 상기 이산 에너지 상태들의 개개의 에너지 상태로 세팅하기 위해 상기 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들의 디폴트의 포텐셜 에너지 조건으로부터 상기 이산 에너지 상태들의 포텐셜 에너지를 변화시키도록 상기 직렬 루프에서 제어 플럭스를 유도함 －;
상기 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 증가시키기 위해 상기 제1 제어 전류를 비활성화시키는 단계; 및
상기 튜닝가능 전류 엘리먼트의 에너지 상태가 상기 이산 에너지 상태들 사이의 상대적인 에너지 장벽들에 기초하여 상기 이산 에너지 상태들의 개개의 에너지 상태로 유지되도록, 상기 튜닝가능 전류 엘리먼트를 상기 디폴트의 포텐셜 에너지 조건으로 복귀시키기 위해 상기 제2 제어 전류를 비활성화시키는 단계를 포함하는, 자속을 생성하기 위한 방법.
제11항에 있어서,
상기 튜닝가능 전류 엘리먼트의 에너지 상태는 상기 이산 에너지 상태들 중 제1 이산 에너지 상태에 대응하는 제1 에너지 상태로 초기에 세팅되며,
상기 제1 제어 전류를 활성화시키는 단계는, 상기 튜닝가능 전류 엘리먼트의 에너지 상태가 상기 이산 에너지 상태들의 디폴트의 포텐셜 에너지 조건에서 상기 제1 에너지 상태로부터 제로의 에너지 상태로 감소하도록, 상기 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 상기 바이어스 플럭스를 유도하도록 상기 제1 제어 전류를 활성화시키는 단계를 포함하는, 자속을 생성하기 위한 방법.
제11항에 있어서,
상기 튜닝가능 전류 엘리먼트의 에너지 상태는 상기 이산 에너지 상태들 중 제1 이산 에너지 상태에 대응하는 제1 에너지 상태로 초기에 세팅되며,
상기 방법은, 상기 제1 제어 전류를 활성화시키기 전에 나머지 복수의 이산 에너지 상태들에 대해 상기 제1 에너지 상태를 최소 에너지로 세팅하기 위해 상기 이산 에너지 상태들의 포텐셜 에너지를 변화시키도록 제1 진폭으로 상기 제2 제어 전류를 초기에 활성화시키는 단계를 더 포함하고,
상기 제2 제어 전류를 활성화시키는 단계는, 상기 제1 제어 전류를 비활성화시키기 전에 상기 나머지 복수의 이산 에너지 상태들에 대해 제2 에너지 상태를 상기 최소 에너지로 세팅하기 위해 상기 제2 제어 전류를 상기 제1 진폭으로부터 제2 진폭으로 변화시키는 단계를 포함하는, 자속을 생성하기 위한 방법.
제11항에 있어서,
상기 SQUID는 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 및 제3 조셉슨 접합을 포함하며,
상기 방법은 제3 제어 라인 상에서 제공되는 제3 제어 전류를 활성화시키는 단계를 더 포함하고,
상기 제1 제어 라인 및 상기 제3 제어 라인은 각각 상기 제1 조셉슨 접합 및 상기 제2 조셉슨 접합에 각각 유도성 커플링되어, 상기 제1 제어 전류 및 상기 제3 제어 전류는 상기 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 상기 바이어스 플럭스를 유도하는, 자속을 생성하기 위한 방법.
제11항에 있어서,
상기 SQUID는 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 제3 조셉슨 접합, 및 제4 조셉슨 접합을 포함하며,
상기 방법은,
제3 제어 라인 상에서 제공되는 제3 제어 전류를 활성화시키는 단계; 및
제4 제어 라인 상에서 제공되는 제4 제어 전류를 활성화시키는 단계를 더 포함하며,
상기 제1 제어 라인, 상기 제3 제어 라인, 및 상기 제4 제어 라인은 각각 상기 제1 조셉슨 접합, 상기 제2 조셉슨 접합, 및 상기 제3 조셉슨 접합에 각각 유도성 커플링되어, 상기 제1 제어 라인, 상기 제3 제어 라인, 및 상기 제4 제어 라인은 상기 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 상기 바이어스 플럭스를 유도하는, 자속을 생성하기 위한 방법.
제11항에 있어서,
상기 자속은 제1 자속이고, 상기 튜닝가능 전류 엘리먼트는 적어도 하나의 행 및 적어도 하나의 열을 포함하는 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들 중 제1 튜닝가능 전류 엘리먼트이며,
상기 제1 제어 전류를 활성화시키는 단계는, 상기 어레이의 개개의 제1 열에 대응하는 복수의 제1 제어 라인들 중 하나 상에서 제공되는 복수의 제1 제어 전류들 중 하나를 활성화시키는 단계를 포함하고,
상기 제2 제어 전류를 활성화시키는 단계는, 상기 어레이의 다른 개개의 제1 행에 대응하는 복수의 제2 제어 라인들 중 하나 상에서 제공되는 복수의 제2 제어 전류들 중 하나를 활성화시키는 단계를 포함하는, 자속을 생성하기 위한 방법.
적어도 하나의 행 및 적어도 하나의 열을 포함하는 어레이로 배열된 복수의 튜닝가능 전류 엘리먼트들을 포함하는 자속 소스 시스템으로서,
상기 복수의 튜닝가능 전류 엘리먼트들 각각은,
초전도 양자 간섭 디바이스(SQUID) － 상기 SQUID는, 개개의 적어도 하나의 열과 연관된 적어도 하나의 제1 제어 라인의 개개의 제1 제어 라인에 유도성 커플링되고, 제1 제어 전류를 전도하도록 구성되어, 적어도 하나의 제1 제어 전류의 개개의 제1 제어 전류는 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 이산 에너지 상태들 사이의 상대적인 에너지 장벽들을 감소시키기 위해 상기 SQUID에서 바이어스 플럭스를 유도함 －; 및
상기 SQUID와 함께 직렬 루프로 배열된 인덕터를 포함하며,
상기 인덕터는, 개개의 적어도 하나의 행과 연관된 적어도 하나의 제2 제어 전류의 개개의 제2 제어 전류를 전도하도록 구성된 적어도 하나의 제2 제어 라인 중 하나에 유도성 커플링되어, 상기 적어도 하나의 제2 제어 전류의 개개의 제2 제어 전류는 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태를 상기 이산 에너지 상태들 중 하나로 세팅하기 위해 상기 개개의 적어도 하나의 튜닝가능 전류 엘리먼트의 상기 이산 에너지 상태들의 포텐셜 에너지를 변화시키도록 상기 직렬 루프에서 제어 플럭스를 유도해서, 상기 SQUID는 상기 적어도 하나의 튜닝가능 전류 엘리먼트의 에너지 상태에 대응하는 진폭으로 자속을 제공하는 전류를 생성하도록 구성되는, 자속 소스 시스템.
제17항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 및 제3 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링된 상기 적어도 하나의 제1 제어 전류 중 하나, 및 상기 제2 조셉슨 접합에 유도성 커플링된 적어도 하나의 제3 제어 전류 중 하나에 의해 제어되고,
상기 적어도 하나의 제3 제어 전류 각각은 상기 적어도 하나의 열에 걸쳐 교대로 상기 적어도 하나의 행 각각과 연관되는, 자속 소스 시스템.
제17항에 있어서,
상기 적어도 하나의 제1 제어 전류 각각은 복수의 열들 중 적어도 2개와 연관되고,
상기 적어도 하나의 제2 제어 전류 각각은 복수의 행들 중 적어도 2개와 연관되는, 자속 소스 시스템.
제19항에 있어서,
상기 SQUID는, 서로에 대해 병렬로 배열되는 제1 조셉슨 접합, 제2 조셉슨 접합, 제3 조셉슨 접합, 및 제4 조셉슨 접합을 포함하며,
상기 SQUID는, 상기 제1 조셉슨 접합에 유도성 커플링된 상기 적어도 하나의 제1 제어 전류 중 하나에 의해, 상기 제2 조셉슨 접합에 유도성 커플링되고 상기 복수의 행들 중 적어도 2개와 연관된 적어도 하나의 제3 제어 전류 중 하나에 의해, 그리고 상기 제3 조셉슨 접합에 유도성 커플링되고 상기 복수의 행들의 적절한 서브세트 및 상기 복수의 열들의 적절한 서브세트와 연관된 제4 제어 전류에 의해 제어되는, 자속 소스 시스템.