KR20210007984A - 다공성 영역 구조체 및 그 제조 방법 - Google Patents

다공성 영역 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20210007984A
KR20210007984A KR1020207032442A KR20207032442A KR20210007984A KR 20210007984 A KR20210007984 A KR 20210007984A KR 1020207032442 A KR1020207032442 A KR 1020207032442A KR 20207032442 A KR20207032442 A KR 20207032442A KR 20210007984 A KR20210007984 A KR 20210007984A
Authority
KR
South Korea
Prior art keywords
porous region
region
hard mask
metal layer
porous
Prior art date
Application number
KR1020207032442A
Other languages
English (en)
Other versions
KR102596830B1 (ko
Inventor
프레데릭 브아론
쥴리앙 엘 사바이
기 파라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼, 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20210007984A publication Critical patent/KR20210007984A/ko
Application granted granted Critical
Publication of KR102596830B1 publication Critical patent/KR102596830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/70—Current collectors characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Medical Uses (AREA)
  • Laminated Bodies (AREA)

Abstract

다공성 영역 구조체 및 이것의 제조 방법이 개시된다. 다공성 영역 구조체는 밀봉되고 그에 의해 구조체로부터 기능적으로 배제되는 비-균일 공극들을 갖는 하드 마스크 계면 영역을 갖는 것을 특징으로 한다. 하드 마스크 계면 영역의 밀봉은 구조체의 다공성 영역을 정의하기 위해 사용되는 양극 산화 하드 마스크의 상부 상에 퇴적되는 하드 마스크를 이용하여 행해진다. 하드 마스크 계면 영역을 배제함으로써, 다공성 영역 구조체의 공극률 및 등가 비표면적이 더 높은 정밀도로 제어되거나 또는 정량화될 수 있다. 구조체의 밑에 있는 금속 층의 노출로 인한 부식도 하드 마스크 계면 영역을 밀봉함으로써 상당하게 감소된다.

Description

다공성 영역 구조체 및 그 제조 방법
본 발명은 직접 회로 분야에 관한 것으로, 더 구체적으로는, 전자 제품들, 관련 반도체 제품들, 및 그들의 제조 방법들에 관한 것이다.
오늘날, 실리콘 수동 직접 기술이 산업 설계를 위해 접근 가능하다. 예를 들어, 무라타 직접 수동 솔루션(Murata Integrated Passive Solutions)에 의해 개발된 PICS 기술은 고밀도 용량성 컴포넌트들을 실리콘 기판에 집적하는 것을 허용한다. 이 기술에 따르면, 수십 또는 심지어 수백 개의 수동 컴포넌트가 실리콘 다이에 효율적으로 집적될 수 있다.
"Nanotubular metal-insulator-metal capacitor arrays for energy storage"라는 제목의 이들의 연구(Natural technology, May 2009에 발표됨)에서, 피. 바네르지 등은 예를 들어, 다공성 양극 산화 알루미나(porous anodic alumina, PAA)와 같은 다공성 양극 산화 재료에 형성된 금속-절연체-금속(metal-insulator-metal, MIM) 구조체를 설명한다. 금속, 절연체, 및 이어서 금속의 연속적인 층들은 다공성 재료의 윤곽(contour)들을 따르고, 그 결과 MIM 구조체는 다공성 재료의 공극들 내부에 매립(embed)된다. 그러나, 바네르지의 PAA 매립 구조체는 높은 ESR(Equivalent Series Resistance)로부터 손해를 입고 ALD(Atomic Layer Deposition)에 의해 퇴적될 수 있는 PAA 두께로 인한 제한된 커패시턴스 밀도를 갖는다.
바네르지의 ESR 및 커패시턴스를 개선하는 에프. 부와롱 등에 의한 구조체가 국제 출원 공개 WO2015/063420 A1에 설명되어 있다. 브와롱의 구조체는 다양한 응용에서 사용될 수 있는 고도로 직접된 커패시턴스를 결과적으로 낳을 수 있다. 이러한 구조체에서, 공극들의 바닥들이 개방되고 MIM 구조체의 하부 금속 층은 다공성 영역 밑에 있는 전도성 층과 접촉하여, 전기적 접촉을 제공하고 ESR을 감소시킨다.
일반적으로, 위에 설명된 바와 같은 PAA 매립 구조체들은 실리콘 웨이퍼와 같은 기판 위의 다공성 영역 내부에 구조체(예를 들어, MIM 용량성 스택)를 매립하는 것으로부터 기인한다. 통상적으로, 다공성 영역은 기판 위에 퇴적된 알루미늄과 같은 금속의 얇은 층을 양극 산화(anodize)하는 것으로부터 기인한다.
양극 산화는 알루미늄 층을 다공성 양극 산화 알루미나로 변환한다. 통상적으로, 다공성 영역은 (상부에서 볼 때) 임의의 형상으로 형성되고, 웨이퍼 표면에 수직인 방향으로 알루미나 층에 걸쳐서 연장된다.
도 1은 다공성 영역을 갖는 제품을 제조하기 위해 사용되는 예시적인 구조체(100)의 단면도이다. 예시적인 구조체(100)는 예를 들어, WO2015/063420 A1에 설명된 바와 같은 집적 커패시터 구조체를 제조하는 공정에서의 중간 제품일 수 있다. 예시적인 구조체(100)는 다공성 영역의 형성을 예시하기 위한 목적으로 제공되며 생성될 수 있는 제품들의 유형들에 대해 제한하지 않는다.
도 1에 도시된 바와 같이, 구조체(100)는 실리콘 층(102), 알루미늄 층(104), 장벽 층(106), 알루미늄 층(108), 및 하드 마스크 층(110)을 포함한다. 예시적인 제품에서, 알루미늄 층(104)은 집적 커패시터 구조체를 위한 전극을 제공할 수 있다. 장벽 층(106)은 예를 들어 알루미늄 층(104)에 도달하는 것으로부터 및/또는 제조 공정의 후속하는 PAA 에칭 단계에서 양극 산화의 진행을 중단시킴으로써, 알루미늄 층(104)에 대한 보호를 제공할 수 있다.
다공성 영역을 형성함에 있어서, 일부 응용들이 원래의 알루미늄 층 내에 매립된 결과적인 다공성 영역을 갖는 것이 바람직할 수 있다. 예를 들어, 결과적인 다공성 영역의 크기를 제어하여 그 안에 매립될 구조체의 크기 및 전기적 값(예를 들어, 커패시턴스, 저항 등)을 제어하는 것이 바람직할 수 있다. 통상적으로, 이는 알루미늄 층(108) 상부 상에 하드 마스크 층(110)을 도포하여 양극 산화되도록 의도되지 않은 알루미늄 층(108)의 영역을 마스킹함으로써 행해진다. 마스킹은 이 영역이 양극 산화 전해질과 접촉하는 것으로부터 차폐하고, 따라서 다공성 영역은 하드 마스크 층(110)이 개방되는 알루미늄 층(108)의 영역(들)에 형성된다.
도 2는 하드 마스크(HM1)와 전술한 양극 산화 공정을 이용하여 형성된 다공성 영역(PAA) 사이의 계면의 평면도를 예시하는 SEM(scanning electron microscopy) 이미지이다. 도시된 바와 같이, 하드 마스크(HM1)는 원래의 매립 금속(예를 들어, 알루미늄) 층 내의 다공성 영역(PAA)의 경계 및 위치를 정의하는 방식으로 형성된다.
통상적으로, 실리콘 이산화물 마스킹 층이 하드 마스크(HM1)에 사용된다. 이러한 선택은, 알루미늄 기반 스택 위의 퇴적과 양립하는 중간/저온에서의 실리콘 이산화물 퇴적 공정의 이용가능성, 밑에 있는 알루미늄 층 상의 양호한 선택도를 갖는 실리콘 이산화물 패터닝 기술의 이용가능성, 양극 산화 단계에 대한 실리콘 이산화물의 저항, 및 산화물 층에 의해 유도되는 비교적 낮은 응력을 포함하는 여러 요인들에 의해 이뤄진다.
그러나, 이러한 선택은 위의 이유들로 유익하지만, 그것은 하드 마스크에 인접한 알루미늄 층의 영역(이하 "하드 마스크 계면 영역")에서의 공극 형성에 바람직하지 않은 영향을 미친다. 본질적으로, 하드 마스크 층을 위한 실리콘 이산화물의 사용은 하드 마스크 계면 근처의 밑에 있는 알루미늄 층을 통한 양극 산화 전계를 약화시킨다. 양극 산화 전계의 이러한 약화는 공극들이 완전히 개방되지 않고 및/또는 하드 마스크 계면 영역에서 기형이 되는 결과를 낳는다.
도 3은 알루미늄 층 위의 실리콘 이산화물 하드 마스크를 이용하여 형성된 예시적인 다공성 영역의 하드 마스크 계면 영역을 도시하는 단면의 SEM 이미지이다. 도 3에 도시된 바와 같이, 하드 마스크 계면 영역에서의 공극들(이하 "측방향 공극들")은 매우 불균일하고, 불균일한 직경들 및/또는 깊이들을 갖는다. 또한, 기판을 향해 수직으로 또는 실질적으로 수직으로 연장되기보다는, 측방향 공극들은 기판으로부터 멀리 만곡하여 매립 알루미늄 층의 측면들 내로 침투하는 경향이 있다.
측방향 공극들의 깊이 불균일성의 정도는 알루미늄 결정립 경계들의 밀도(및 다른 미세구조 파라미터들)에 의존하지만, 주로 양극 산화 전계 분포에 의존한다. 양극 산화 전계가 가장 약한 하드 마스크 에지에 더 가깝게, 측방향 공극들은 잔류 알루미늄 레지(residual aluminium ledge)에서 중단된다. 기판 표면에 평행한 방향에서의 이 알루미늄 레지의 폭은 양극 산화 공정의 제어에 의해 감소될 수 있지만, 이 제어는 알루미늄 층 밑에 있는 양극 산화 정지 층의 산화의 위험에 의해 제한된다. 또한, 양극 산화 전계가 더 강해지는 하드 마스크 에지로부터, 알루미늄 레지는 점진적으로 감소하고 알루미나로 대체된다. 이 영역에서의 측방향 공극들은 알루미늄 층을 통해 처음부터 끝까지 연장될 수 있다. 일 구현에서, 공극들은 알루미늄 층 아래에 놓인 바닥 금속성 층 상으로 개방되어, 다공성 영역에 매립된 구조체와의 전기적 접촉을 가능하게 할 수 있다. 그러나, 완전히 개방된 동안, 이 영역에서의 측방향 공극들은 높은 확률로 여전히 기형이 될 수 있다.
실제로, 본 발명의 발명자들이 결정할 수 있었듯이, 하드 마스크 계면 영역의 폭은 양극 산화되는 알루미늄 층의 두께에 상관된다(알루미늄 층이 두꺼울수록, 하드 마스크 계면 영역이 더 넓어진다). 예를 들어, 전형적인 60V 양극 산화 공정으로부터 생기는 다공성 영역에 대해, 하드 마스크 계면 영역은 5 마이크로미터 깊이 PAA 구조체에 대해서는 약 10 마이크로미터 폭을 갖거나 또는 10 마이크로미터 깊이 PAA 구조체에 대해서는 약 20 마이크로미터 폭을 갖는 기형 영역을 포함할 수 있다. 양극 산화 공정에 의해 제어가능한 동안, 하드 마스크 에지 근처의 잔류 알루미늄 레지의 폭은 통상적으로 5 내지 20 마이크로미터로 조정된다. 따라서, 하드 마스크 계면 영역은 크기에 있어서 상당한데, 특히 더 작은 크기의 다공성 영역들에 대해 그러하다.
하드 마스크 계면 영역은 공극 형상(즉, 깊이, 직경, 기판에 대한 직교성(orthogonality))의 관점에서 제어불가능할 수 있기 때문에, 다공성 영역의 공극률(porosity ratio)(즉, 다공성 영역에서의 공기/진공의 분율)에 대한, 그리고 그에 대응하여 다공성 영역에 매립된 구조체의 전기적 값(예를 들어, 커패시턴스, 저항 등)에 대한 하드 마스크 계면 영역의 기여도는 높은 정확도로 정량화하기 어려울 수 있다. 이는 정확한 비표면적(비표면적은 3D 대 2D 노출 표면의 비로서 정의되는데, 3D 노출 표면은 공극들의 표면적을 포함하고 2D 노출 표면은 다공성 영역의 상부 표면임)이 요구되는 경우에 문제가 될 수 있다. 예를 들어, 용량성 구조체가 다공성 영역 내에 매립되는 경우에, 공칭 커패시턴스의 1% 보다 낮은 변동 허용오차가 요구될 수 있다. 작은 다공성 영역(예를 들어, < 0.5 mm2)에 매립된 커패시터에 대해, 하드 마스크 계면 영역은 다공성 영역의 체적의 약 4%를 기여할 수 있다. 따라서, 하드 마스크 계면 영역 내에서의 기하학적 변동들은 실제 구조체 커패시턴스에서의 오차가 변동 허용오차를 초과하게 야기할 수 있다. 측방향 공극들의 제어가능성은 또한 다공성 영역 구조체의 공극 형상(깊이, 직경, 기판에 대한 직교성)이 특정 응용들에 대해 잘 제어될 필요가 있는 경우에 문제가 될 수 있다.
측방향 공극들은 또한 결과적인 제품에 부식을 유도하기 쉬울 수 있다. 일 구현에서, 공극 형성 공정에 이어서, 공극 직경들을 확대하기 위해 그리고 그에 대응하여 공극들에 매립된 표면적을 확대하기 위해 공극들 사이의 PAA 벽들("공극 간 벽들(inter-pore walls)")이 (예를 들어, 인산을 사용하여) 습식 에칭되는 공극 확장 공정이 뒤따라온다. 공극 간 벽들의 대부분은 이 단계에 의해 에칭 제거될 수 있고, 공극 바닥들 밑에 있는 층들은 노출될 수 있다. 비-측방향 공극들(즉, 하드 마스크 계면 영역 외부에 있고 기판을 향해 수직으로 또는 실질적으로 수직으로 연장되는 공극들)에 대해, 텅스텐(W) 또는 티타늄(Ti)과 같은 금속으로 이루어진 밑에 있는 장벽 층이 노출될 수 있다. 측방향 공극들은 위에서 논의된 바와 같이 매립 알루미늄의 측면들 내로 연장될 수 있어서, 알루미늄이 노출되게 한다.
알루미늄의 노출은 장벽 에칭(인산 에칭은 Al에 대해 비선택적임) 동안 또는 후속 공정 단계에서 부식을 야기할 수 있다. 예를 들어, 용량성 MIM 구조체가 다공성 영역 내에 퇴적되는 경우에, MIM 구조체의 전극은 가스 할로겐계(예를 들어, 염소) 전구체와의 ALD(Atomic Layer Deposition) 공정에 의해 통상적으로 퇴적되는 티타늄 질화물(TiN)로 형성될 수 있다. 알루미늄을 이 전구체에 노출시키는 것은 그의 부식 및 AICIO 화합물의 성장으로 이어지며, 이는 재앙적 실패 또는 단기적 신뢰성 문제를 초래할 수 있다. 알루미늄 노출로부터 초래되는 부식을 보여주는 예시적인 다공성 영역의 단면 및 표면 경사 뷰 각자의 SEM 이미지들이 도 4a 및 도 4b에 제공된다. 다공성 영역의 비-측방향 공극들 밑에 있는(예를 들어, W 또는 Ti로 만들어진) 장벽 층은 알루미늄보다 할로겐 부식에 덜 취약하다는 점에 유의한다. 이 층을 할로겐계 전구체에 노출시키는 것은 결과적인 제품에서 재앙적 부식의 위험을 산출하지 않는다.
본 발명은 상기 문제점들을 고려하여 이루어졌다.
본 발명은 다공성 영역 구조체를 제조하는 방법을 제공하는데, 이 방법은:
기판 위에 제1 금속 층을 퇴적하는 단계;
제1 금속 층의 상부 상에 양극 산화 하드 마스크를 퇴적하는 단계 - 양극 산화 하드 마스크는 제1 금속 층의 양극 산화 영역 위의 개구를 가짐 -;
제1 금속 층을 양극 산화시켜 제1 금속 층 내에 다공성 영역을 형성하는 단계 - 다공성 영역은 제1 금속 층의 양극 산화 영역 밑에 있음 -; 다공성 영역의 상부 상에 하드 마스크를 퇴적하는 단계 - 하드 마스크는 다공성 영역의 정의된 영역 위의 개구를 갖고, 정의된 영역은 양극 산화 영역보다 작고 그 내에 포함됨 -; 및
하드 마스크 및 다공성 영역 상부 상에 층상 구조체를 퇴적하여, 다공성 영역의 정의된 영역 위에 걸쳐서 층상 구조체를 다공성 영역 내에 매립하는 단계를 포함한다.
실시예에서, 제1 금속 층의 양극 산화에 의해 형성되는 다공성 영역은 다공성 영역의 상부 표면으로부터 기판을 향해 연장되는 복수의 공극을 갖는 양극 산화 산화물을 포함한다. 그러나, 양극 산화 하드 마스크에 인접한 제1 금속 층의 영역("하드 마스크 계면 영역")에서, 공극들은 매우 불균일할 수 있다. 구체적으로, 이 영역에서의 공극들("측방향 공극들")은 불균일한 직경들 및/또는 깊이들을 가질 수 있다. 또한, 기판을 향해 수직으로 또는 실질적으로 수직으로 연장되기보다는, 측방향 공극들은 기판으로부터 멀리 만곡하여 다공성 영역을 매립하는 제1 금속 층의 측면들 내로 침투하는 경향이 있다. 그 결과, 층상 구조가 퇴적될 때, 이들 측방향 공극들의 전기적 기여(예를 들어, 커패시턴스, 저항 등)는 정밀하게 정량화하기 어려울 수 있다. 또한, 후속 공정 단계가 할로겐계 전구체를 사용할 때, 측방향 공극들은 결과적인 제품 내에 할로겐 부식을 유도하기 쉬울 수 있다.
양극 산화 하드 마스크 상부 상에, 양극 산화 하드 마스크보다 다공성 영역 위에 더 작은 개구를 갖는 하드 마스크의 퇴적은, 층상 구조체가 퇴적될 때 다공성 영역의 측방향 공극들이 하드 마스크에 의해 밀봉되는 것을 보장한다. 측방향 공극들이 결과적인 다공성 영역 매립 구조체로부터 제거되기 때문에, 구조체의 전기적 값(예를 들어, 커패시턴스, 저항 등)의 정밀도가 개선될 수 있다. 또한, 구조체의 공극률(즉, 다공성 영역에서의 공기/진공의 분율) 및 공극 형상(즉, 깊이, 직경, 기판에 대한 직교성)은 더 양호하게 제어될 수 있다. 측방향 공극들을 밀봉하는 것은 또한 할로겐계 전구체를 이용하는 후속 공정 단계로 인해 제1 금속 층에서 발생하는 할로겐 부식의 위험을 상당히 감소시킨다.
또 다른 실시예에서, 제조 방법은 하드 마스크를 퇴적하기 전에 양극 산화 하드 마스크를 선택적으로 에칭하는 단계를 추가로 포함할 수 있다. 하드 마스크를 퇴적하기 전에 양극 산화 하드 마스크의 부분적이거나 완전한 제거는 몇 가지 이점을 가질 수 있다. 예를 들어, 양극 산화 동안, 양극 산화 하드 마스크는 PAA의 확장으로 인해 다공성 영역의 에지들에서 균열될 수 있다. 양극 산화 하드 마스크의 제거는 양극 산화 하드 마스크의 임의의 균열된 영역들이 제거되게 허용하여, 하드 마스크의 더 양호한 퇴적을 가능하게 한다. 결과적인 구조체는 미적인 관점에서뿐만 아니라 견고성의 관점에서도 개선된다(양극 산화 하드 마스크의 치핑(chipping)에 대한 잠재성은 양극 산화 하드 마스크가 완전히 제거되는 경우에 감소되거나 제거된다). 후속 공정 단계들(예를 들어, 금속화 또는 포토레지스트 스핀 코팅)은 또한 양극 산화 하드 마스크의 제거에 의해 단순화된다.
상기 방법에 따라 형성된 다공성 영역 구조체들에서, 측방향 공극들은 양극 산화 영역 내에 그러나 다공성 영역의 정의된 영역 바깥에 있다. 실시예에서, 양극 산화 영역의 에지와 정의된 영역의 대응하는 에지 사이의 거리는 다공성 영역을 형성하기 위해 양극 산화되는 제1 금속 층의 두께에 비례하게 된다. 이 구성은, 하드 마스크 계면 영역의 폭이 양극 산화되는 제1 금속 층의 두께에 따라 증가한다는 발명자들의 통찰에 기초한다.
실시예에서, 하드 마스크는 할로겐 부식에 실질적으로 내성이 있는 재료로 만들어진다. 이는 결과적인 구조체를 후속 공정 단계에서 할로겐계 전구체의 사용에 의해 야기될 수 있는 부식으로부터 추가로 보호한다. 또 다른 실시예에서, 하드 마스크는 또한 전술된 공극 확대 공정에서 사용될 수 있는 습식(예를 들어, 인산) 또는 건식 화학물질에 대해 그리고 공극들의 바닥에서의 장벽 층의 에칭 동안에 실질적으로 내성이 있다.
실시예에서, 다공성 영역 구조체를 제조하는 방법은 제2 금속 층이 제1 금속 층 아래에 있도록 기판 위에 제2 금속 층을 퇴적하는 단계를 추가로 포함할 수 있다. 제2 금속 층은 층상 구조체의 전도성 층에 전기적 접촉을 제공하는 역할을 할 수 있다. 이와 같이, 다공성 영역의 비-측방향 공극들은 다공성 영역을 통해 연장되어 제2 금속 층 상에 개방되도록 구성될 수 있다. 제2 금속 층은 할로겐 부식에 내성이 있는 금속으로 이루어질 수 있고, 따라서 할로겐계 전구체를 이용하는 후속 공정 단계와 양립가능하다.
본 발명은 또한 위에서 설명된 방법의 단계들을 사용하여 형성될 수 있는 다공성 영역 구조체를 제공한다. 실시예에서, 다공성 영역 구조체는:
기판;
기판 위의 제1 금속 층;
제1 금속 층의 양극 산화 섹션에 의해 구성되는 다공성 영역 - 다공성 영역은 다공성 영역의 상부 표면으로부터 기판을 향해 연장되는 복수의 공극을 갖는 양극 산화 산화물을 포함함 -; 및
제1 금속 층 및 다공성 영역 위의 하드 마스크 - 하드 마스크는 다공성 영역의 정의된 영역 위의 개구를 가져서 하드 마스크가 다공성 영역의 복수의 공극의 측방향 공극들을 커버하도록 함 - 를 포함한다.
후속 공정 단계들을 위해 측방향 공극들을 밀봉함으로써, 구조체의 공극률 및 공극 형상은 더 양호하게 제어될 수 있다. 또한, 형성된 구조체를 이용하는 디바이스의 전기적 값의 정밀도가 개선될 수 있다. 또한, 공정 단계들 동안 할로겐계 전구체의 사용으로 인한 디바이스에서의 부식 잠재성이 감소된다.
실시예에서, 다공성 영역 구조체는 다공성 영역의 양극 산화 영역 위에 개구를 갖는 제1 금속 층 상부 상에 양극 산화 하드 마스크를 추가로 포함하고, 여기서 양극 산화 영역의 에지와 다공성 영역의 정의된 영역의 대응하는 에지 사이의 거리는 다공성 영역을 형성하기 위해 양극 산화되는 제1 금속 층의 섹션의 두께에 비례한다. 이 구성은, 하드 마스크 계면 영역의 폭이 양극 산화되는 제1 금속 층의 두께에 따라 증가한다는 발명자들의 통찰에 기초한다. 일 실시예에서, 양극 산화 영역의 에지와 정의된 영역의 대응하는 에지 사이의 거리는 100 나노미터 내지 50 마이크로미터의 범위이다. 실시예에서, 측방향 공극들은 양극 산화 영역 내에 그러나 다공성 영역의 정의된 영역 바깥에 있다.
실시예에서, 하드 마스크는 할로겐 부식에 실질적으로 내성이 있는 재료로 만들어진다. 이는 공정 단계에서 할로겐계 전구체의 사용에 의해 야기될 수 있는 부식으로부터 구조체를 추가로 보호한다.
실시예에서, 다공성 영역 구조체는 하드 마스크의 상부 상에 퇴적된 층상 구조체를 추가로 포함할 수 있고, 층상 구조체는 다공성 영역의 측방향 공극들을 포함하지 않는 복수의 공극에 매립된다. 층상 구조체는 금속-절연체-금속(MIM) 스택을 포함하여, 다공성 영역 구조체가 용량성 컴포넌트를 제공하는 결과를 낳을 수 있다.
실시예에서, 다공성 영역 구조체는 제1 금속 층 아래에 제2 금속 층을 추가로 포함할 수 있고, 여기서 복수의 공극 중의 비-측방향 공극들은 다공성 영역을 통해 연장되어 제2 금속 층 상에 개방된다. 제2 금속 층은 다공성 영역의 비-측방향 공극들 내로 퇴적되는 구조체에 대한 전기적 접촉을 제공하는 역할을 할 수 있다. 예를 들어, 층상 구조체가 비-측방향 공극들 내에 퇴적되는 경우, 층상 구조체의 전도성 층은 비-측방향 공극들을 통해 제2 금속과의 전기적 접촉 상태에 있을 수 있다. 제2 금속 층은 할로겐 부식에 내성이 있는 금속으로 이루어질 수 있고, 따라서 할로겐계 전구체를 이용하는 공정 단계와 양립가능하다.
위에서 언급된 바와 같이, 실시예들에서, 양극 산화 하드 마스크는 하드 마스크의 퇴적 전에 부분적으로 또는 완전히 제거될 수 있다(예를 들어, 선택적 에칭을 이용하여). 양극 산화 하드 마스크의 제거는 여러 이점들을 가질 수 있다. 예를 들어, 양극 산화 동안, 양극 산화 하드 마스크는 PAA의 확장으로 인해 다공성 영역의 에지들에서 균열될 수 있다. 양극 산화 하드 마스크의 제거는 양극 산화 하드 마스크의 임의의 균열된 영역들이 제거되게 허용하여, 하드 마스크의 더 양호한 퇴적을 가능하게 한다. 결과적인 구조체는 미적인 관점에서뿐만 아니라 견고성의 관점에서도 개선된다(양극 산화 하드 마스크의 치핑(chipping)에 대한 잠재성은 양극 산화 하드 마스크가 완전히 제거되는 경우에 감소되거나 제거된다). 후속 공정 단계들(예를 들어, 금속화 또는 포토레지스트 스핀 코팅)은 또한 양극 산화 하드 마스크의 제거에 의해 단순화된다. 실제로, 양극 산화 동안, 양극 산화 하드 마스크의 에지들은 확장 PAA에 의해 위쪽으로 푸시된다. 이는 평평한 기준 표면에 비해 수 마이크로미터에 도달할 수 있는 수직 토폴로지를 생성한다. 수직 토폴로지는 또한 통상적으로 PAA 측을 향하는 레지(ledge)를 갖는다. 이는 후속 공정 단계들이 예를 들어 레지에 걸쳐서 퇴적된 층의 연속성을 보존하기 위해 그런 것처럼 레지를 커버할 필요가 있을 때마다 후속 공정 단계들(하드 마스크의 퇴적을 포함함)을 복잡하게 한다. 양극 산화 하드 마스크의 제거는 이러한 수직 토폴로지 및 레지를 제거하여, 단계-커버리지 관점에서의 제약 및 불연속 층들을 갖는 위험을 감소시킨다.
실시예에서, 다공성 영역 구조체는 기판 상에 형성되고, 제2 금속 층에 전기적으로 접속되는 전자 컴포넌트를 추가로 포함할 수 있다. 따라서, 다공성 영역 내에 형성된 디바이스는 기판 상의 또 다른 전기 컴포넌트와 접속될 수 있어서, 기능 모듈을 낳을 수 있다.
실시예에서, 기판은 실리콘, 유리, 또는 폴리머로 만들어질 수 있다. 기판은 미가공 기판(즉, 미처리)일 수 있거나, 또는 그 위에 형성된 다른 전자 컴포넌트들과 함께 처리될 수 있다.
본 발명의 추가적인 특징들 및 장점들은 첨부 도면들을 참조하여 제한이 아닌 예시로서 주어지는, 그 특정 실시예들의 이하의 설명으로부터 명백해질 것이다.
도 1은 다공성 영역을 갖는 제품을 제조하기 위해 사용되는 예시적인 구조체의 단면도이다.
도 2는 다공성 영역 구조체에서 하드 마스크와 다공성 영역 사이의 계면을 예시하는 SEM(scanning electron microscopy) 이미지이다.
도 3은 예시적인 다공성 영역의 하드 마스크 계면 영역을 예시하는 단면의 SEM 이미지이다.
도 4a 및 도 4b는 예시적인 다공성 영역 구조체에서의 부식을 예시하는 SEM 이미지들이다.
도 5a 내지 도 5c는 실시예에 따른 다공성 영역 구조체를 제조하는 예시적인 방법에서의 스테이지들을 도시한다.
도 6은 실시예에 따른 예시적인 다공성 영역 구조체의 평면도이다.
본 발명의 실시예들은 다공성 영역의 하드 마스크 계면 영역을 밀봉하기 위해 하드 마스크를 이용함으로써 종래 기술의 기존 결점들을 해결한다. 하드 마스크 계면 영역의 밀봉은 다공성 영역의 사용가능한 부분의 공극률(즉, 다공성 영역에서의 공기/진공의 분율) 및 등가 비표면적(즉, 다공성 영역의 밀봉되지 않은 공극들에 의해 제공되는 표면적)이 보다 정확하게 정량화될 수 있다는 것을 의미한다. 결과적으로, 구조체가 다공성 영역 내에 매립될 때, 구조체의 전기적 값(예를 들어, 커패시턴스, 저항 등)은 높은 정확도로 정의될 수 있다.
하드 마스크 계면 영역의 밀봉은 또한 다공성 영역을, 그것의 매립된 구조체와 함께, 그의 밑에 있는 금속 층에서의 부식에 덜 취약하도록 만든다. 실시예에서, 구조체는 밑에 있는 금속 층의 노출된 영역들에 부식을 일으킬 수도 있는 할로겐계 전구체 또는 공정들을 이용하는 후속 공정들과 더 잘 양립가능하게 된다.
이러한 특징들에 따르면, 본 발명의 실시예에 따른 다공성 영역 구조체를 제조하는 방법이 도 5a 내지 도 5c를 참조하여 설명된다. 실시예에서, 다공성 영역 구조체는 고밀도 집적 커패시터 구조체를 포함할 수 있다.
제조 방법은 도 5a에 도시된 바와 같이, 기판(500) 위에 제1 금속 층(506)을 퇴적하는 단계; 제1 금속 층(506)의 양극 산화 영역(518) 위의 개구를 갖는 양극 산화 하드 마스크(508)로 제1 금속 층(506)의 상부 상에 양극 산화 하드 마스크(508)를 퇴적하는 단계; 및 제1 금속 층(506)의 양극 산화 영역(518) 밑에 있는 제1 금속 층(506) 내에 다공성 영역(510)을 형성하도록 제1 금속 층(506)을 양극 산화시키는 단계를 포함한다.
기판(500)은, 제한 없이, 실리콘, 유리, 또는 폴리머로 만들어질 수 있고, 미가공(즉, 미처리된) 기판일 수 있거나, 또는 그 위에 형성된 다른 전자 컴포넌트들과 함께 처리될 수 있다.
제1 금속 층(506)은 예를 들어, 알루미늄과 같은 금속으로 만들어질 수 있다. 제1 금속 층(506)은 기판(500)의 바로 상부에 형성될 수 있다. 또 다른 실시예에서, 다공성 영역 구조체는 다공성 영역에 바닥 전기 접촉을 요구하는 구조체를 포함할 수 있다. 이와 같이, 도 5a에 도시된 바와 같이, 제1 금속 층(506)은 전극 층(502) 위에 형성될 수 있다. 전극 층(502)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈(Ta), 및 탄탈 질화물(TaN)과 같은 장벽 금속들과 조합되거나 그렇지 않은 알루미늄, 구리(Cu), 은(Ag), 또는 알루미늄 구리(AICu)를 포함하는 하나 이상의 금속 층을 포함할 수 있다. 일 구현에서, 전극 층(502)은 2개의 TiN 또는 TiTiN 층 사이에 샌드위치된 AICu 층으로 형성된다.
실시예에서, 다공성 영역(510)의 형성 동안 전극 층(502)을 보호하기 위해, 제2 금속 층(504)이 제1 금속 층(506)과 전극 층(502) 사이에 제공될 수 있다. 제2 금속 층(504)은 양극 산화의 진행이 전극 층(502)에 도달하는 것을 정지시키기 위한 양극 산화 정지 층으로서 작용하도록 선택될 수 있다. 실시예에서, 양극 산화 동안, 제2 금속 층(504)은 산화되어, 제2 금속 층(504)에 도달하는 그러한 공극들의 바닥에 산화물 플러그들(512)을 형성할 수 있다. 산화물 플러그들(512)은 공극들 내로 퇴적된 구조체와 전극 층(502) 사이의 전기적 접촉을 허용하기 위해 후속 공정 단계 동안 에칭 제거될 수 있다.
또 다른 실시예에서, 제2 금속 층(504)은 또한, 후속 공정 단계에서 사용될 수 있는 할로겐계 전구체에 대한 노출로부터 전극 층(502)을 차폐하기 위한 장벽 층으로서 역할하도록 선택될 수 있다. 이와 같이, 제2 금속 층(504)은 예를 들어, W 또는 Ti와 같이 할로겐 부식에 내성이 있는 금속으로 만들어질 수 있다.
다공성 영역(510)은 다공성 영역(510)의 상부 표면으로부터 기판(500)을 향해 연장되는 복수의 공극을 갖는 양극 산화 산화물을 포함한다. 본 명세서에서 사용되는 바와 같이, 용어 "양극 산화 산화물(anodic oxide)"은 양극 산화 산화물 또는 수산화물을 포함하는 재료, 및 양극 산화로부터 초래되는 가능하게는 탄소 및 수소 부산물들을 지칭하는 일반 용어이다. 통상적으로, 도 5a에 도시된 바와 같이, 중심( "비-측방향") 공극들은 기판(500)에 수직으로 또는 실질적으로 수직으로 연장된다. 실시예에서, 비-측방향 공극들은 다공성 영역(510)을 통해 연장되어 제2 금속층(504) 상으로 개방된다. 그러나, 측방향 공극들(lateral pores), 즉 양극 산화 하드 마스크(anodization hard mask)(508)에 인접하는 제1 금속 층(506)의 영역들을 포함하는 하드 마스크 계면 영역 내에 있는 것들은, 그들이 양극 산화 하드 마스크(508)의 에지에 더 가까이 있을수록 기판으로부터 멀어져 만곡되는 경향이 있다. 또한, 측방향 공극들은 불균일한 깊이들 및/또는 직경들을 가질 수 있다.
앞서 논의한 바와 같이, 하드 마스크 계면 영역은 공극 형상(즉, 깊이, 직경, 기판에 대한 직교성)의 관점에서 제어할 수 없기 때문에, 다공성 영역의 공극률(porosity ratio)(즉, 다공성 영역에서의 공기/진공의 분율)에 대한, 및 그에 대응하여 다공성 영역에 매립된 구조체의 전기적 값(예를 들어, 커패시턴스, 저항 등)에 대한 하드 마스크 계면 영역의 기여는 높은 정확도로 정의하기 어려울 수 있다. 이는 정확한 비표면적이 요구되는 경우에 문제가 될 수 있다. 하드 마스크 계면 영역의 측방향 공극들은 또한 구조체를 다공성 영역 내로 퇴적하기 위해 사용되는 할로겐계 전구체에 노출되는 경우 결과적인 제품 내로 부식을 유도하기에 쉬울 수 있다.
이러한 문제들을 극복하기 위해, 본 발명의 실시예들에서, 하드 마스크 계면 영역은 그것의 공극들에서 매립된 구조체를 호스팅하는 다공성 영역의 부분으로부터 제외된다. 실시예에서, 하드 마스크 계면 영역은 구조체가 다공성 영역 내로 퇴적되기 전에 밀봉된다. 일 구현에서, 도 5b에 도시된 바와 같이, 이는 양극 산화 하드 마스크(508) 및 다공성 영역(510)의 상부 상에 하드 마스크(514)를 퇴적함으로써 달성되는데, 하드 마스크(514)는 다공성 영역(510)의 정의된 영역(520) 위에 개구를 갖고, 정의된 영역(520)은 양극 산화 영역(518)보다 작고 그 내에 포함된다. 실시예에서, 정의된 영역(520)은 하드 마스크(514)가 다공성 영역(510)의 하드 마스크 계면 영역을 커버하도록 설계된다.
예시적인 실시예에 따른, 다공성 영역(510)에 대한 양극 산화 영역(518)(제1 영역으로 표시됨) 및 정의된 영역(520)(제2 영역으로 표시됨)을 나타내는 평면도 예시가 도 6에 제공된다. 이 예는 단지 예시의 목적으로 제공되며, 실시예들을 제한하지 않는다. 본 명세서의 교시들에 기초하여 본 기술분야의 통상의 기술자에 의해 이해되는 바와 같이, 양극 산화 영역(518) 및 정의된 영역(520)의 주변부들은 직사각형으로만 제한되지 않고 임의의 형상(예를 들어, 원형, 타원형 등)의 것일 수 있다.
본 발명의 발명자들은 하드 마스크 계면 영역의 폭이 양극 산화되는 제1 금속 층(506)의 두께에 비례한다는 것을 인식했다(제1 금속 층(506)이 더 두꺼울수록, 하드 마스크 계면 영역은 더 넓어진다). 예를 들어, 전형적인 60V 양극 산화 공정으로부터 생기는 다공성 영역에 대해, 하드 마스크 계면 영역은 5 마이크로미터 깊이 PAA 구조체에 대해서는 약 10 마이크로미터 폭을 갖거나 또는 10 마이크로미터 깊이 PAA 구조체에 대해서는 약 20 마이크로미터 폭을 갖는 기형 공극들을 가진 영역을 포함할 수 있다. 또한, 하드 마스크 계면 영역은 통상적으로 제1 금속 층(506)의 잔여 레지가 존재하는 영역을 포함한다. 위에서 논의된 바와 같이, 이 레지는, 양극 산화 공정에 의해 제어가능하지만, 통상적으로 5 내지 20 마이크로미터로 조정된다. 2개의 영역은 구현에서 중첩되거나 그렇지 않을 수 있다.
이러한 통찰에 기초하여, 실시예에서, 양극 산화 영역(518)의 에지와 정의된 영역(520)의 대응하는 에지 사이의 거리 "d"(도 6 참조)는 다공성 영역(510)을 형성하기 위해 양극 산화되는 제1 금속 층(506)의 섹션의 두께에 비례하도록 구성된다. 예시적인 실시예에서, 거리 "d"는 100 나노미터 내지 50 마이크로미터의 범위일 수 있다.
또 다른 실시예에서, 양극 산화 하드 마스크(508)는 하드 마스크(514)가 퇴적되기 전에 (예를 들어, 선택적 에칭을 이용하여) 부분적으로 또는 완전히 제거된다. 양극 산화 하드 마스크(508)의 제거는 여러 이점을 가질 수 있다. 예를 들어, 양극 산화 동안, 양극 산화 하드 마스크(508)는 PAA의 확장으로 인해 다공성 영역(510)의 에지들에서 균열될 수 있다. 양극 산화 하드 마스크(508)의 제거는 양극 산화 하드 마스크(508)의 임의의 균열된 영역들이 제거되도록 허용하여, 하드 마스크(514)의 더 양호한 퇴적을 가능하게 한다. 결과적인 구조체는 미적인 관점에서뿐만 아니라 견고성의 관점에서도 개선된다(양극 산화 하드 마스크의 치핑(chipping)에 대한 잠재성은 양극 산화 하드 마스크가 완전히 제거되는 경우에 감소되거나 제거된다). 후속 공정 단계들(예를 들어, 금속화 또는 포토레지스트 스핀 코팅)은 또한 양극 산화 하드 마스크(508)의 제거에 의해 단순화된다. 실제로, 양극 산화 동안, 양극 산화 하드 마스크(508)의 에지들은 확장하는 PAA에 의해 위쪽으로 푸시된다.
이는 평평한 기준 표면에 비해 수 마이크로미터에 도달할 수 있는 수직 토폴로지를 생성한다. 수직 토폴로지는 또한 통상적으로 PAA 측을 향하는 레지(ledge)를 갖는다. 이는 후속 공정 단계들이 예를 들어 레지에 걸쳐서 퇴적된 층의 연속성을 보존하기 위해 그런 것처럼 레지를 커버할 필요가 있을 때마다 후속 공정 단계들(하드 마스크의 퇴적을 포함함)을 복잡하게 한다. 양극 산화 하드 마스크(508)의 제거는 이러한 수직 토폴로지 및 레지를 제거하여, 단계-커버리지 관점에서의 제약 및 불연속 층들을 갖는 위험을 감소시킨다.
하드 마스크(514)를 이용하여 하드 마스크 계면 영역을 밀봉한 후에, 방법은 하드 마스크(514) 및 다공성 영역(510)의 상부 상에 구조체(516)를 퇴적하는 단계를 후속적으로 포함할 수 있다. 다공성 영역(510)은 정의된 영역(520)에서만 노출되기 때문에, 구조체(516)는 정의된 영역(520) 위에서만 다공성 영역(510) 내로 매립된다.
측방향 공극들이 결과적인 구조체(516)에 기여하지 않기 때문에, 구조체(516)의 전기적 값(예를 들어, 커패시턴스, 저항 등)의 정밀도가 개선된다. 또한, 구조체(516)의 공극률(즉, 다공성 영역에서의 공기/진공의 분율) 및 공극 형상(즉, 깊이, 직경, 기판에 대한 직교성)은 더 양호하게 제어될 수 있다.
실시예에서, 구조체(516)는 다중 층을 포함하는 층상 구조체(layered structure)일 수 있다. 층상 구조체는 비-측방향 공극들을 통해 제2 금속 층(504)과 전기적으로 접촉 상태에 있는 전도성 층을 포함할 수 있다. 일 실시예에서, 층상 구조체는 금속-절연체-금속(MIM) 스택 또는 이중-MIM 스택이며, 이는 다공성 영역 구조체에서 용량성 컴포넌트라는 결과를 낳는다.
일 구현에서, 층상 구조체를 위한 전극을 제공할 수 있는 전도성 층은 가스 할로겐계(예를 들어, 염소) 전구체와의 원자 층 퇴적(ALD) 공정을 이용하여 퇴적될 수 있다. 예를 들어, 전도성 층은 티타늄 질화물(TiN)로 만들어질 수 있다. 위에서 논의된 바와 같이, 알루미늄으로 만들어질 수 있는 제1 금속 층(506)의 이 할로겐계 전구체에의 노출은 그의 부식으로 이어지며, 재앙적 실패 또는 단기적 신뢰성 문제를 초래할 수 있다. 다공성 영역의 측방향 공극들이 이러한 유형의 부식을 유도하기가 가장 쉽기 때문에, 하드 마스크(514)를 이용하여 하드 마스크 계면 영역을 밀봉하는 것은 결과적인 다공성 영역 구조체에서 생기는 할로겐 부식의 위험을 상당히 감소시킨다. 실시예에서, 하드 마스크(514)는 또한 이러한 유형의 부식에 대한 추가 보호를 제공하기 위해 할로겐 부식에 대해 실질적으로 내성이 있는 재료로 만들어진다.
위에 논의된 특징들에 따르면, 본 발명은 또한 다공성 영역 구조체를 제공한다. 다공성 영역 구조체는 위에서 설명된 방법의 단계들을 이용하여 제조될 수 있고 도 5b 및 도 5c에 도시된 구조체들 중 임의의 것을 포함할 수 있다. 실시예에서, 다공성 영역 구조체는:
기판;
기판 위의 제1 금속 층;
제1 금속 층의 양극 산화 섹션에 의해 구성되는 다공성 영역 - 다공성 영역은 다공성 영역의 상부 표면으로부터 기판을 향해 연장되는 복수의 공극을 갖는 양극 산화 산화물을 포함함 -; 및
제1 금속층 및 다공성 영역 위의 하드 마스크 - 하드 마스크는 하드 마스크가 다공성 영역의 복수의 공극의 측방향 공극들을 커버하도록 구성된 다공성 영역의 정의된 영역 위의 개구를 가짐 - 를 포함한다.
실시예에서, 양극 산화 하드 마스크가 다공성 영역을 형성하기 위해 사용된다. 구체적으로, 양극 산화 하드 마스크는 제1 금속 층의 양극 산화 영역 위의 개구를 가지며 제1 금속 층의 상부 상에 퇴적되는데, 양극 산화 영역은 양극 산화될 섹션에 대응한다. 실시예에서, 하드 마스크는 양극 산화 하드 마스크에 의해 형성되는 양극 산화 영역보다 작은 다공성 영역의 정의된 영역 위의 개구를 갖도록 설계된다. 이와 같이, 하드 마스크는 다공성 영역의 하드 마스크 계면 영역의 일부 또는 전체를 커버한다. 이는 그 형상들(즉, 직경, 깊이, 기판에 대한 직교성)이 제어하기 어려운 측방향 공극들이 매립된 전기적 구조체를 수용하는 역할을 하는 것으로부터 제외한다. 따라서, 매립 구조체로서, 다공성 영역 구조체의 잔여 기능적 활성 부분은 더 정밀하게 정량화될 수 있는 등가 비표면적(즉, 다공성 영역의 공극들에 의해 제공되는 표면적)을 갖는다. 결과적으로, 다공성 영역 구조체 내부에 형성된 전기적 구조체(예를 들어, 용량성, 저항성 등)의 전기적 값(예를 들어, 커패시턴스, 저항 등)에 대해 더 높은 정밀도가 달성될 수 있다.
실시예에서, 양극 산화 영역의 에지와 다공성 영역의 정의된 영역의 대응하는 에지 사이의 거리는 다공성 영역을 형성하기 위해 양극 산화되는 제1 금속 층의 섹션의 두께에 비례한다. 이 구성은, 하드 마스크 계면 영역의 폭이 양극 산화되는 제1 금속 층의 두께에 따라 증가한다는 발명자들의 통찰에 기초한다. 이 구성은 측방향 공극들이 하드 마스크에 의해 실질적으로 또는 완전히 커버되는 것을 보장한다. 일 실시예에서, 양극 산화 영역의 에지와 정의된 영역의 대응하는 에지 사이의 거리는 100 나노미터 내지 50 마이크로미터의 범위이다.
실시예에서, 다공성 영역 구조체는 하드 마스크의 상부 상에 퇴적된 층상 구조체를 추가로 포함할 수 있고, 층상 구조체는 다공성 영역의 측방향 공극들을 포함하지 않는 복수의 공극에 매립된다. 층상 구조체는 금속-절연체-금속(MIM) 스택을 포함하여, 다공성 영역 구조체가 용량성 컴포넌트를 제공하는 결과를 낳을 수 있다.
일 구현에서, 층상 구조체를 위한 전극을 제공할 수 있는, 층상 구조체의 전도성 층은 가스 할로겐계(예를 들어, 염소) 전구체와의 원자 층 퇴적(ALD) 공정을 이용하여 퇴적될 수 있다. 예를 들어, 전도성 층은 티타늄 질화물(TiN)로 만들어질 수 있다. 앞서 논의한 바와 같이, 알루미늄으로 만들어질 수 있는 제1 금속 층은 이러한 유형의 전구체에 노출될 때 부식되기 쉬울 수 있고, 노출은 다공성 영역의 측방향 공극에 의해 유도될 가능성이 가장 크다.
하드 마스크에 의해 밀봉된 하드 마스크 계면 영역을 갖는 것에 의해, 본 발명의 다공성 영역 구조체는 제1 금속 층의 노출된 영역들에 부식을 일으킬 수도 있는 할로겐계 전구체 또는 공정들의 사용을 수반하는 후속 공정과 양립가능하게 된다. 실시예에서, 하드 마스크는 또한 이러한 유형의 부식에 대한 추가 보호를 제공하기 위해 할로겐 부식에 대해 실질적으로 내성이 있는 재료로 만들어진다.
실시예에서, 다공성 영역 구조체는 제1 금속 층 아래에 제2 금속 층을 추가로 포함할 수 있는데, 다공성 영역의 비-측방향 공극들은 다공성 영역을 통해 연장되어 제2 금속 층 상으로 개방된다. 제2 금속 층은 다공성 영역의 비-측방향 공극들 내로 퇴적되는 구조체에 대한 전기적 접촉을 제공하는 역할을 할 수 있다. 예를 들어, 층상 구조체가 비-측방향 공극들 내에 퇴적되는 경우, 층상 구조체의 전도성 층은 비-측방향 공극들을 통해 제2 금속과의 전기적 접촉 상태에 있을 수 있다. 제2 금속 층은 또한 할로겐 부식에 내성이 있는 금속으로 만들어질 수 있고, 그에 의해 할로겐계 전구체의 사용을 수반하는 후속 공정과의 다공성 영역 구조체의 양립 가능성을 증가시킨다.
실시예에서, 다공성 영역 구조체는 기판 상에 형성되고, 제2 금속 층에 전기적으로 접속되는 전자 컴포넌트를 추가로 포함할 수 있다. 따라서, 다공성 영역 내에 형성된 디바이스는 기판 상의 또 다른 전기 컴포넌트와 접속될 수 있어서, 기능 모듈을 낳을 수 있다.
실시예에서, 기판은 실리콘, 유리, 또는 폴리머로 만들어질 수 있다. 기판은 미가공 기판(즉, 미처리)일 수 있거나, 또는 그 위에 형성된 다른 전자 컴포넌트들과 함께 처리될 수 있다.
실시예들에서, 양극 산화 하드 마스크는 하드 마스크의 퇴적 전에 (예를 들어, 선택적 에칭을 이용하여) 부분적으로 또는 완전히 제거될 수 있다. 이는 여러 이점들을 가질 수 있다. 예를 들어, 양극 산화 동안, 양극 산화 하드 마스크는 PAA의 확장으로 인해 다공성 영역의 에지들에서 균열될 수 있다. 양극 산화 하드 마스크의 제거는 양극 산화 하드 마스크의 임의의 균열된 영역들이 제거되게 허용하여, 하드 마스크의 더 양호한 퇴적을 가능하게 한다.
결과적인 구조체는 미적인 관점에서뿐만 아니라 견고성의 관점에서도 개선된다(양극 산화 하드 마스크의 치핑(chipping)에 대한 잠재성은 양극 산화 하드 마스크가 완전히 제거되는 경우에 감소되거나 제거된다). 후속 공정 단계들(예를 들어, 금속화 또는 포토레지스트 스핀 코팅)은 또한 양극 산화 하드 마스크의 제거에 의해 단순화된다. 실제로, 양극 산화 동안, 양극 산화 하드 마스크의 에지들은 확장 PAA에 의해 위쪽으로 푸시된다. 이는 평평한 기준 표면에 비해 수 마이크로미터에 도달할 수 있는 수직 토폴로지를 생성한다. 수직 토폴로지는 또한 통상적으로 PAA 측을 향하는 레지(ledge)를 갖는다. 이는 후속 공정 단계들이 예를 들어 레지에 걸쳐서 퇴적된 층의 연속성을 보존하기 위해 그런 것처럼 레지를 커버할 필요가 있을 때마다 후속 공정 단계들(하드 마스크의 퇴적을 포함함)을 복잡하게 한다. 양극 산화 하드 마스크의 제거는 이러한 수직 토폴로지 및 레지를 제거하여, 단계-커버리지 관점에서의 제약 및 불연속 층들을 갖는 위험을 감소시킨다.
추가적인 변형들
본 발명이 특정한 특정 실시예들을 참조하여 전술되었지만, 본 발명은 특정한 실시예들의 구체성들에 의해 제한되지 않는다는 것을 이해할 것이다. 수많은 변형, 수정 및 개발이 첨부된 청구항들의 범위 내에서 위에서 설명된 실시예들에서 이루어질 수 있다.

Claims (16)

  1. 다공성 영역 구조체로서:
    기판;
    상기 기판 위의 제1 금속 층;
    상기 제1 금속 층의 양극 산화 섹션에 의해 구성되는 다공성 영역 - 상기 다공성 영역은 상기 다공성 영역의 상부 표면으로부터 상기 기판을 향해 연장되는 복수의 공극을 갖는 양극 산화 산화물을 포함함 -; 및
    상기 제1 금속층 및 상기 다공성 영역 위의 하드 마스크 - 상기 하드 마스크는 상기 하드 마스크가 상기 다공성 영역의 복수의 공극 중 측방향 공극들을 커버하도록 구성된 상기 다공성 영역의 정의된 영역 위의 개구를 가짐 - 를 포함하는 다공성 영역 구조체.
  2. 제1항에 있어서,
    상기 다공성 영역의 양극 산화 영역 위의 개구를 갖는 상기 제1 금속층의 상부 상의 양극 산화 하드 마스크를 추가로 포함하고,
    상기 양극 산화 영역의 에지와 상기 정의된 영역의 대응하는 에지 사이의 거리는 상기 다공성 영역을 형성하기 위해 양극 산화되는 상기 제1 금속층의 섹션의 두께와 관련되는 다공성 영역 구조체.
  3. 제2항에 있어서,
    상기 거리는 100 나노미터 내지 50 마이크로미터의 범위인 다공성 영역 구조체.
  4. 제2항 또는 제3항에 있어서,
    상기 측방향 공극들은 상기 양극 산화 영역 내에 그러나 상기 다공성 영역의 정의된 영역 외부에 있는 다공성 영역 구조체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 금속 층 아래의 제2 금속 층 - 상기 복수의 공극 중 비-측방향 공극들은 상기 다공성 영역을 통해 연장되어 상기 제2 금속 층 상으로 개방됨 - 을 추가로 포함하는 다공성 영역 구조체.
  6. 제5항에 있어서,
    상기 제2 금속층은 텅스텐 또는 티타늄으로 만들어지는 다공성 영역 구조체.
  7. 제5항 또는 제6항에 있어서,
    상기 제2 금속 층에 전기적으로 접속된, 상기 기판 상에 형성된 전자 컴포넌트를 추가로 포함하는 다공성 영역 구조체.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 하드 마스크의 상부 상에 퇴적된 층상 구조체를 추가로 포함하고, 상기 층상 구조체는 상기 다공성 영역의, 상기 측방향 공극들을 포함하지 않는, 상기 복수의 공극에 매립되는 다공성 영역 구조체.
  9. 제8항에 있어서,
    상기 층상 구조체는 상기 비-측방향 공극들을 통해 상기 제2 금속 층과 전기적 접촉 상태에 있는 전도성 층을 포함하는 다공성 영역 구조체.
  10. 제8항 또는 제9항에 있어서,
    상기 층상 구조체는 금속-절연체-금속(MIM) 스택을 포함하는 다공성 영역 구조체.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 하드 마스크는 텅스텐 또는 티타늄으로 만들어지는 다공성 영역 구조체.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 기판은 실리콘, 유리, 또는 폴리머로 만들어지는 다공성 영역 구조체.
  13. 제1항 내지 제6항 또는 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 기판은 미가공 기판인 다공성 영역 구조체.
  14. 제1항 내지 제13항 중 어느 한 항의 다공성 영역 구조체를 포함하는 용량성 컴포넌트.
  15. 다공성 영역 구조체를 제조하는 방법으로서:
    기판 위에 제1 금속 층을 퇴적하는 단계;
    상기 제1 금속 층의 상부 상에 양극 산화 하드 마스크를 퇴적하는 단계 - 상기 양극 산화 하드 마스크는 상기 제1 금속 층의 양극 산화 영역 위의 개구를 가짐 -;
    상기 제1 금속 층을 양극 산화시켜 상기 제1 금속 층 내에 다공성 영역을 형성하는 단계 - 상기 다공성 영역은 상기 제1 금속 층의 양극 산화 영역 밑에 있음 -;
    상기 다공성 영역의 상부 상에 하드 마스크를 퇴적하는 단계 - 상기 하드 마스크는 상기 다공성 영역의 정의된 영역 위의 개구를 갖고, 상기 정의된 영역은 상기 양극 산화 영역보다 작고 그 내에 포함됨 -; 및
    상기 하드 마스크 및 상기 다공성 영역 상부 상에 층상 구조체를 퇴적하여, 상기 다공성 영역의 정의된 영역 위에 걸쳐서 상기 층상 구조체를 상기 다공성 영역 내에 매립하는 단계를 포함하는 방법.
  16. 제15항에 있어서,
    상기 하드 마스크를 퇴적하기 전에 상기 양극 산화 하드 마스크를 선택적으로 에칭하는 단계를 추가로 포함하는 방법.
KR1020207032442A 2018-05-11 2019-05-09 다공성 영역 구조체 및 그 제조 방법 KR102596830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18305582.1 2018-05-11
EP18305582.1A EP3567645A1 (en) 2018-05-11 2018-05-11 Porous region structure and method of manufacture thereof
PCT/EP2019/061927 WO2019215284A1 (en) 2018-05-11 2019-05-09 Porous region structure and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20210007984A true KR20210007984A (ko) 2021-01-20
KR102596830B1 KR102596830B1 (ko) 2023-11-02

Family

ID=62222535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032442A KR102596830B1 (ko) 2018-05-11 2019-05-09 다공성 영역 구조체 및 그 제조 방법

Country Status (5)

Country Link
US (1) US11316006B2 (ko)
EP (1) EP3567645A1 (ko)
KR (1) KR102596830B1 (ko)
TW (1) TWI810292B (ko)
WO (1) WO2019215284A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123164A1 (ko) * 2022-12-09 2024-06-13 (주)포인트엔지니어링 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3656734A1 (en) * 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
EP3848988A1 (en) * 2020-01-09 2021-07-14 Murata Manufacturing Co., Ltd. Method of fabricating a semiconductor structure with improved dicing properties
EP3929981A1 (en) * 2020-06-25 2021-12-29 Murata Manufacturing Co., Ltd. Semiconductor structure with selective bottom terminal contacting
EP3940804A1 (en) 2020-07-13 2022-01-19 Murata Manufacturing Co., Ltd. A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
EP4174219A1 (en) * 2021-11-02 2023-05-03 Murata Manufacturing Co., Ltd. Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
EP4194591A1 (en) 2021-12-13 2023-06-14 Murata Manufacturing Co., Ltd. A method for manufacturing an electrical device with an anodic porous oxide region delimited by planarizing a stack of materials
EP4254449A1 (en) 2022-03-31 2023-10-04 Murata Manufacturing Co., Ltd. An electrical device comprising a 2d planar capacitor and a 3d mim capacitor formed in anodic porous oxide on a substrate
EP4376064A1 (en) * 2022-11-25 2024-05-29 Murata Manufacturing Co., Ltd. A method for obtaining an integrated device comprising using an etching mask to define dicing lines

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US20120132529A1 (en) * 2010-11-30 2012-05-31 Katholieke Universiteit Leuven, K.U.Leuven R&D Method for precisely controlled masked anodization
US20140140054A1 (en) * 2012-11-20 2014-05-22 Akinori Hashimura Multi-Structure Pore Membrane and Pixel Structure
US20160268144A1 (en) * 2013-10-29 2016-09-15 Ipdia Structure with an improved capacitor
EP3556910A1 (en) * 2018-04-20 2019-10-23 Murata Manufacturing Co., Ltd. Semiconductor device having porous region embedded structure and method of manufacture thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218564B2 (ja) * 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
US9051658B2 (en) * 2013-09-27 2015-06-09 Apple Inc. Methods for forming white anodized films by forming branched pore structures
EP2868308A1 (en) 2013-10-30 2015-05-06 Lipotec, S.A. Expolysaccharide for the treatment and/or care of skin, culture media and compositions thereof
US10443145B2 (en) * 2017-08-24 2019-10-15 Apple Inc. Protecting anodized surfaces during manufacturing processes
US20190376202A1 (en) * 2018-06-11 2019-12-12 Applied Materials Inc. Enhanced anodization for processing equipment
EP3656734A1 (en) * 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073827A1 (en) * 2009-08-26 2011-03-31 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
US20120132529A1 (en) * 2010-11-30 2012-05-31 Katholieke Universiteit Leuven, K.U.Leuven R&D Method for precisely controlled masked anodization
US20140140054A1 (en) * 2012-11-20 2014-05-22 Akinori Hashimura Multi-Structure Pore Membrane and Pixel Structure
US20160268144A1 (en) * 2013-10-29 2016-09-15 Ipdia Structure with an improved capacitor
EP3556910A1 (en) * 2018-04-20 2019-10-23 Murata Manufacturing Co., Ltd. Semiconductor device having porous region embedded structure and method of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024123164A1 (ko) * 2022-12-09 2024-06-13 (주)포인트엔지니어링 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지

Also Published As

Publication number Publication date
TW201947648A (zh) 2019-12-16
TWI810292B (zh) 2023-08-01
WO2019215284A1 (en) 2019-11-14
US20210066449A1 (en) 2021-03-04
EP3567645A1 (en) 2019-11-13
KR102596830B1 (ko) 2023-11-02
US11316006B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
KR102596830B1 (ko) 다공성 영역 구조체 및 그 제조 방법
US20210032766A1 (en) Semiconductor device having porous region embedded structure and method of manufacture thereof
US7635887B2 (en) Integrated circuit arrangement with capacitor in an interconnect layer and method
US11978766B2 (en) Three-dimensional capacitive structures and their manufacturing methods
US20220352024A1 (en) Method of fabricating a semiconductor structure with improved dicing properties
TWI819150B (zh) 增強堆疊沉積的奈米線結構以及製造包含其之電子產品的方法
US20230197440A1 (en) Device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
US20240178183A1 (en) Method for obtaining an integrated device comprising using an etching mask to define dicing lines
CN112119512A (zh) 多孔区域结构及其制造方法
CN116264220A (zh) 电气器件以及制造电气器件的方法
US20230307185A1 (en) Capacitor structure with via embedded in porous medium
CN111989426B (zh) 具有多孔区域嵌入式结构的半导体装置及其制造方法
CN116601729A (zh) 具有嵌入多孔介质中的通孔的电容器结构
CN118251121A (en) Integrated device including anodic porous oxide regions and method of making same
CN112313797A (zh) 针对高电压应用而增强的半导体结构

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right