KR20210006564A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210006564A
KR20210006564A KR1020190082226A KR20190082226A KR20210006564A KR 20210006564 A KR20210006564 A KR 20210006564A KR 1020190082226 A KR1020190082226 A KR 1020190082226A KR 20190082226 A KR20190082226 A KR 20190082226A KR 20210006564 A KR20210006564 A KR 20210006564A
Authority
KR
South Korea
Prior art keywords
scan
line
layer
planarization layer
display area
Prior art date
Application number
KR1020190082226A
Other languages
English (en)
Inventor
윤주원
양태훈
김동환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190082226A priority Critical patent/KR20210006564A/ko
Priority to US16/808,490 priority patent/US11257894B2/en
Publication of KR20210006564A publication Critical patent/KR20210006564A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

본 발명의 일 실시예는, 기판, 상기 기판 상에 위치한 복수의 발광소자들, 상기 기판 상에 위치하고 상기 복수의 발광소자들과 전기적으로 연결된 복수의 화소회로들, 상기 기판 상에서 제1 방향으로 연장되어 상기 복수의 화소회로들로 스캔 신호를 전달하는 스캔 라인, 및 상기 기판과 상기 복수의 화소회로들 사이에 위치하고 상기 스캔 라인으로 상기 스캔 신호를 공급하는 스캔 구동부를 포함하고, 상기 스캔 구동부와 상기 기판 간의 거리가 상기 복수의 화소회로들과 상기 기판 간의 거리보다 짧은 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
각종 전기적 신호정보를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 평판 디스플레이 장치들이 연구 및 개발되고 있다. 이중, 자발광형 디스플레이 장치인 유기 발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목 받고 있다. 한편, 최근에는 디스플레이 장치의 전면에 물리적 버튼 등이 제거되고, 화상을 표시하는 표시영역이 확대되는 추세로써, 이미지를 표시하지 않는 영역인 주변영역을 줄이는 연구가 지속되고 있다.
본 발명의 실시예들은, 주변영역을 감소시킨 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 기판; 상기 기판 상에 위치한 복수의 발광소자들; 상기 기판 상에 위치하고, 상기 복수의 발광소자들과 전기적으로 연결된 복수의 화소회로들; 상기 기판 상에서 제1 방향으로 연장되어, 상기 복수의 화소회로들로 스캔 신호를 전달하는 스캔 라인; 및 상기 기판과 상기 복수의 화소회로들 사이에 위치하고, 상기 스캔 라인으로 상기 스캔 신호를 공급하는 스캔 구동부;를 포함하고, 상기 스캔 구동부와 상기 기판 간의 거리가 상기 복수의 화소회로들과 상기 기판 간의 거리보다 짧을 수 있다.
본 실시예에 있어서, 상기 복수의 발광소자들, 상기 복수의 화소회로들 및 상기 스캔 구동부는 상기 디스플레이 장치의 표시영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 스캔 구동부의 출력단자 및 상기 스캔 라인과 전기적으로 연결된 출력선을 더 포함하고, 상기 출력선은 상기 출력단자와 동일한 층에 위치할 수 있다.
본 실시예에 있어서, 상기 출력선은 상기 제1 방향으로 연장되어 상기 표시영역을 가로지르며, 상기 출력선과 상기 스캔 라인은 복수의 위치에서 서로 컨택할 수 있다.
본 실시예에 있어서, 상기 출력선과 상기 스캔 라인의 컨택 지점의 개수는, 상기 스캔 라인과 연결된 상기 복수의 화소회로들의 개수와 동일할 수 있다.
본 실시예에 있어서, 상기 스캔 구동부와 상기 출력선을 덮는 제1 평탄화층, 및 상기 화소회로와 상기 표시소자 사이의 제2 평탄화층을 더 포함하고, 상기 화소회로와 상기 스캔 라인은 상기 제1 평탄화층 상에 위치하며, 상기 스캔 라인은 상기 제1 평탄화층의 컨택홀을 통해 상기 출력선과 컨택할 수 있다.
본 실시예에 있어서, 상기 출력선과 상기 스캔 라인은 상기 표시영역의 외주변에 위치하는 주변영역까지 연장되고, 상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 주변영역에 위치할 수 있다.
본 실시예에 있어서, 상기 제2 평탄화층에는 상기 표시영역을 에워싸는 개구가 정의되고, 상기 개구에는 금속물질이 위치할 수 있다.
본 실시예에 있어서, 상기 컨택 지점은 상기 개구에 의해 정의되는 영역 안쪽에 위치할 수 있다.
본 실시예에 있어서, 상기 제1 평탄화층의 상면과 하면에는 각각 무기층들이 위치하고, 상기 무기층들은 상기 제1 평탄화층의 외곽에서 서로 접할 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 표시영역 및 상기 표시영역의 외주변에 위치하는 주변영역을 구비한 기판; 상기 표시영역 내에서, 상기 기판 상에 위치하고 스캔 신호를 생성하는 스캔 구동부; 상기 표시영역 내에서, 상기 기판 상에 위치하고 상기 스캔 구동부와 전기적으로 연결된 출력선; 상기 스캔구동부와 상기 출력선을 덮는 제1 평탄화층; 상기 표시영역 내에서, 상기 제1 평탄화층 상에 위치한 박막 트랜지스터; 상기 표시영역 내에서, 상기 제1 평탄화층 상에 위치하고 상기 출력선과 연결되어 상기 스캔 신호를 상기 박막 트랜지스터로 전달하는 스캔 라인; 상기 박막 트랜지스터와 상기 스캔 라인을 덮는 제2 평탄화층; 및 상기 표시영역 내에서, 상기 제2 평탄화층 상에 위치하고 상기 박막 트랜지스터와 전기적으로 연결된 발광소자;를 포함할 수 있다.
본 실시예에 있어서, 상기 스캔 라인과 상기 출력선은 상기 제1 평탄화층의 컨택홀을 통해 서로 컨택할 수 있다.
본 실시예에 있어서, 상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 표시영역 내에 위치할 수 있다.
본 실시예에 있어서, 상기 출력선과 상기 스캔 라인은 복수의 위치에서 서로 컨택할 수 있다.
본 실시예에 있어서, 상기 출력선과 상기 스캔 라인은 상기 주변영역까지 연장되고, 상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 주변영역에 위치할 수 있다.
본 실시예에 있어서, 상기 제2 평탄화층에는 상기 표시영역을 에워싸는 개구가 정의되고, 상기 개구에는 금속물질이 채워질 수 있다.
본 실시예에 있어서, 상기 컨택 지점은 상기 개구에 의해 정의되는 영역 안쪽에 위치할 수 있다.
본 실시예에 있어서, 상기 발광소자는 상기 박막 트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하고, 상기 주변영역에는 상기 대향전극으로 전기적 신호를 인가하기 위한 공통전압선이 배치되며, 상기 대향전극과 상기 공통전압선은 보호도전층에 의해 연결되고, 상기 보호도전층이 상기 개구를 채울 수 있다.
본 실시예에 있어서, 상기 제1 평탄화층의 상면과 하면에는 각각 무기층들이 위치하고, 상기 무기층들은 상기 제1 평탄화층의 외곽에서 서로 접할 수 있다.
본 실시예에 있어서, 상기 출력선은 상기 스캔구동부의 출력단자와 일체이고, 상기 출력단자는 상기 스캔구동부의 박막 트랜지스터의 드레인전극일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 복수의 화소들로 스캔 신호를 인가하는 스캔 구동부가 복수의 화소들 아래에 위치함으로써, 디스플레이 장치의 주변영역을 최소화할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 구조를 개략적으로 나타낸 블록도이다.
도 3은 도 1의 디스플레이 장치의 일 (부)화소의 등가 회로도이다.
도 4는 도 2의 스캔 구동부의 일 예를 개략적으로 나타낸 블록도이다.
도 5는 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 도 1의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도, 도 2는 도 1의 디스플레이 장치의 구조를 개략적으로 나타낸 블록도, 도 3은 도 1의 디스플레이 장치의 일 (부)화소의 등가 회로도, 그리고 도 4는 도 2의 스캔 구동부의 일 예를 개략적으로 나타낸 블록도이다.
먼저, 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 영상을 표시하는 표시영역(DA)과 표시영역(DA) 외주변에 위치하는 주변영역(PA)을 포함한다. 이는 기판(100)이 그러한 표시영역(DA)과 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
표시영역(DA)에는 제1 방향(X)을 따라 연장된 복수의 스캔선(SL)들, 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 연장된 복수의 데이터선(DL)들, 및 복수의 (부)화소(P)들이 위치한다. 또한, 표시영역(DA)에는 복수의 스캔선(SL)들로 스캔 신호를 공급하는 스캔 구동부(20)가 위치할 수 있다.
복수의 (부)화소(P)들 각각은 복수의 데이터선(DL)들 중 대응하는 데이터선(DL)과 복수의 스캔선(SL)들 중 대응하는 스캔선(SL)에 연결되어, 데이터신호 및 스캔신호를 공급받을 수 있다. 각 (부)화소(P)는 발광소자를 포함하여 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 일 예로, 각 (부)화소(P)는 발광소자로서 유기발광소자(organic light emitting diode, OLED)를 포함할 수 있다.
도 3은 하나의 (부)화소의 등가 회로도를 예시하고 있다. 도 3을 참조하면, 하나의 (부)화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)와 전기적으로 연결된 유기발광소자(OLED)를 포함할 수 있다.
화소회로(PC)는 제1 박막 트랜지스터(Ts), 제2 박막 트랜지스터(Td), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 제2 박막 트랜지스터(Td)로 전달할 수 있다.
스토리지 커패시터(Cst)는 제1 박막 트랜지스터(Ts) 및 구동전압공급라인(PL)에 연결되며, 제1 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압공급라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제2 박막 트랜지스터(Td)는 구동전압공급라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압공급라인(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
한편, 도 3에서는 하나의 (부)화소(P)가 2개의 박막 트랜지스터(Ts, Td)와 1개의 스토리지 커패시터(Cst)를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, (부)화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
도 2를 참조하면, 스캔 구동부(20)는 제어부(40)로부터 스캔 구동부 제어신호(SCS)를 공급받고, 그에 대응하여 스캔신호를 생성할 수 있다. 스캔 구동부(20)는 표시영역(DA) 내에 위치한다. 일 예로, 스캔 구동부(20)는 복수의 화소(P)들 아래에 위치할 수 있다. 따라서, 종래 스캔 구동부(20)가 주변영역(PA)에 위치하던 것에 비해 주변영역(PA)이 감소될 수 있다. 이에 대하여서는 도 5 및 도 6에서 후술하기로 한다.
도 4는 스캔 구동부(20)의 일 예를 개략적으로 나타낸 블록도로, 도 2와 도 4를 함께 참조하면, 스캔 구동부(20)는 복수의 스테이지들(ST1 내지 STn)을 포함할 수 있다. 복수의 스테이지들(ST1 내지 STn) 각각은 출력단자(OT)를 통해 스캔신호(OUT1 내지 OUTn)를 출력하며, 출력단자(OT)들과 연결된 출력선(501)들은 스캔선(SL)들과 전기적으로 연결되어 스캔신호(OUT1 내지 OUTn)를 스캔선(LS)들로 전달할 수 있다.
스테이지들(ST1 내지 STn) 각각은 스테이지들(ST1 내지 STn) 외측에 배열된 복수의 배선들에 연결될 수 있다. 복수의 배선들은 제1 구동전압선(301)과 제2 구동전압선(305)을 포함하는 전압선들, 및 제1 클락선(401)과 제2 클락선(405)을 포함하는 클락선들을 포함할 수 있다.
제1 구동전압선(301)은 전원공급부(50)로부터 제1 구동전압(VGH)을 스테이지들(ST1 내지 STn)로 전달할 수 있다. 제1 구동전압선(301)은 제1 메인선(302) 및 복수의 제1 연결선(303)들을 포함할 수 있다. 제1 연결선(303)들 각각은 제1 메인선(302)과 스테이지들(ST1 내지 STn) 중 대응하는 스테이지를 연결할 수 있다.
제2 구동전압선(305)은 전원공급부(50)로부터의 제2 구동전압(VGL)을 스테이지들(ST1 내지 STn)로 전달할 수 있다. 제2 구동전압선(305)은 제2 메인선(306) 및 제2 연결선(307)들을 포함할 수 있다. 제2 연결선(307)들 각각은 제2 메인선(306)과 스테이지들(ST1 내지 STn) 중 대응하는 스테이지를 연결할 수 있다.
제1 클락선(401)은 제어부(150)로부터의 제1 클락신호(CK1)를 스테이지들(ST1 내지 STn)로 전달할 수 있다. 제1 클락선(401)은 제3 메인선(402) 및 제3 연결선(403)들을 포함할 수 있다. 제3 연결선(403)들 각각은 제3 메인선(402)과 스테이지들(ST1 내지 STn) 중 대응하는 스테이지를 연결할 수 있다.
제2 클락선(405)은 제어부(150)로부터의 제2 클락신호(CK2)를 스테이지들(ST1 내지 STn)로 전달할 수 있다. 제2 클락선(405)은 제4 메인선(406) 및 제4 연결선(406)들을 포함할 수 있다. 제4 연결선(407)들 각각은 제4 메인선(406)과 스테이지들(ST1 내지 STn) 중 대응하는 스테이지를 연결할 수 있다.
스테이지들(ST1 내지 STn) 중 제1 스테이지(ST1)는 시작신호선(601)으로부터 입력단자(IN)를 통해 시작신호(FLM)를 전달받을 수 있다. 제1 스테이지(ST1) 외의 나머지 스테이지들(ST2 내지 STn)은 입력단자(IN)를 통해 이전 스테이지들(ST1 내지 STn-1)의 캐리 출력단자(CR)와 연결된 캐리선(602)으로부터 캐리신호를 시작신호로서 전달받을 수 있다. 캐리신호는 이전 스테이지의 스캔신호일 수 있다. 따라서, 제2방향(Y)을 따라 서로 이격되어 배열된 복수의 스캔선(SL)들로 스캔신호가 순차적으로 인가될 수 있다.
한편, 도 4에서는 두 개의 전압선들 및 두 개의 클락선들만이 스테이지에 연결된 예를 도시되어 있으나, 스테이지를 구성하는 회로 구성에 따라 두 개 이상의 전압선들 및/또는 두 개 이상의 클락선들이 스테이지에 연결될 수 있다.
다시 도 1 및 도 2를 참조하면, 주변영역(PA)에는 데이터 구동부(30), 제어부(40), 공통전압선(420), 구동전압선(430) 등이 배치될 수 있다.
데이터 구동부(30)는 제어부(40)로부터 영상 데이터(DATA) 및 데이터 구동부 제어신호(DCS)를 공급받고, 그에 대응하여 데이터신호를 생성하고, 생성된 데이터신호를 데이터선(DL)들로 공급할 수 있다.
제어부(40)는 스캔 구동부(20), 데이터 구동부(30) 및 전원공급부(50)를 제어할 수 있다. 제어부(40)는 외부로부터의 제어신호를 기초로 스캔 구동부 제어신호(SCS), 데이터 구동부 제어신호(DCS), 전원 공급 제어신호(PCS)를 생성하여, 스캔 구동부(20), 데이터 구동부(120) 및 전원공급부(30)를 제어할 수 있다.
전원 공급부(30)는 공통전압선(420) 및 구동전압선(430)을 통해 각 화소(P)로 공통전압(ELVSS) 및 구동전압(ELVDD)을 공급할 수 있다. 예를 들어, 구동전압(ELVDD)은 양전압이고, 공통전압(ELVSS)은 음전압 또는 그라운드 전압일 수 있다. 또한, 전원 공급부(30)는 스캔 구동부(20)로 제1 구동전압(VGH) 및 제2 구동전압(VGL)을 공급할 수 있다. 제1 구동전압(VGH) 및 제2 구동전압(VGL)은 상이한 전압일 수 있다. 예를 들어, 제1 구동전압(VGH)은 구동전압(ELVDD) 보다 높은 양전압이고, 제2 구동전압(VGL)은 공통전압(ELVSS) 보다 낮은 음전압일 수 있다.
도 5는 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 5를 참조하면, 표시영역(도 1의 DA)에서, 기판(100) 상에는 박막트랜지스터(210), 박막트랜지스터(210)와 전기적으로 연결된 발광소자(300), 및 기판(100)과 박막트랜지스터(210) 사이에 스캔 구동부(20)가 위치할 수 있다.
발광소자(300)는 일 예로, 유기발광소자(OLED)일 수 있으며, 박막트랜지스터(210)는 화소회로(PC)의 제2 박막트랜지스터(도 3의 Td)에 해당할 수 있다. 한편, 도 5에서는 설명의 편의상 화소회로(PC)에 하나의 박막트랜지스터(210)만을 도시하고 있으나, 제1 박막트랜지스터(도 3의 Ts)와 스토리지 커패시터(도 3의 Cst)가 화소회로(PC)에 포함됨은 앞서 설명한 바와 같다.
기판(100)은 글라스, 금속, 고분자 수지 등 다양한 소재를 포함할 수 있다. 금속으로 기판(100)을 형성할 경우, 기판(100)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금, Kovar 합금 등을 포함할 수 있다. 또한, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
기판(100) 상에는 제1 버퍼층(101)이 위치할 수 있다. 제1 버퍼층(101)은 기판(100)의 상부에 평탄면을 제공할 수 있고, 기판(100)을 통하여 침투하는 이물 등을 차단할 수 있다. 예를 들어, 제1 버퍼층(101)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
제1 버퍼층(101) 상에는 스캔 구동부(20)가 위치할 수 있다. 한편, 도 5에서는 스캔 구동부(20)로 임의의 스테이지에 포함된 하나의 박막 트랜지스터(TFT)와 하나의 출력선(501)만을 도시하고 있다. 그러나, 앞서 설명한 바와 같이 스캔 구동부(20)는 복수의 스테이지들(도 4의 ST1 내지 STn)을 포함하며, 복수의 스테이지들(도 4의 ST1 내지 STn) 각각은 복수의 박막 트랜지스터(TFT)들을 포함할 수 있는 것으로 이해되어야 한다.
스캔 구동부(20)는 기판(100)과 박막트랜지스터(210) 사이에 위치한다. 즉, 스캔 구동부(20)와 기판(100) 간의 거리는 화소회로(PC)와 기판(100) 간의 거리보다 짧을 수 있다.
스캔 구동부(20)는 박막 트랜지스터(TFT)를 포함하며, 스캔 구동부(20)의 박막 트랜지스터(TFT)는 활성층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함할 수 있다.
활성층(A)은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon) 등과 같은 반도체 물질을 포함할 수 있다. 선택적 실시예로서 활성층(A)은 유기 반도체 물질 등을 함유할 수 있다. 또 다른 선택적 실시예로서, 활성층(A)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(A)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
활성층(A) 상에는 제1 게이트 절연층(102)이 위치한다. 제1 게이트 절연층(102)은 활성층(A)과 게이트 전극(G) 간의 단락을 방지한다. 이와 같은 제1 게이트 절연층(102)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제1 게이트 절연층(102)은 기판(100) 전체에 대응하도록 형성될 수 있다.
제1 게이트 절연층(102) 상에는 게이트 전극(G)이 위치한다. 게이트 전극(G)은 저저항 금속 물질로 이루어질 수 있다. 예를 들어, 게이트 전극(G)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(G)상에는 제1 층간절연층(103)이 형성된다. 제1 층간절연층(103)은 기판(100)의 전체 면적에 대응하도록 형성될 수 있다. 제1 층간절연층(103)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
제1 층간절연층(103) 상에는 소스 전극(S) 및 드레인 전극(D)을 형성할 수 있다. 소스 전극(S) 및 드레인 전극(D)은 제1 게이트 절연층(102)과 제1 층간절연층(103)에 형성된 컨택홀을 통해 각각 활성층(A)의 영역들과 접촉할 수 있다. 소스 전극(S) 및 드레인 전극(D)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 한편, 드레인 전극(D)은 스캔신호가 출력되는 스캔 구동부(20)의 출력단자(도 4의 OT)일 수 있다.
제1 층간절연층(102) 상에는 출력선(501)이 위치할 수 있다. 출력선(501)은 소스 전극(S) 및 드레인 전극(D)과 동일한 물질을 포함할 수 있다. 출력선(501)은 드레인 전극(D)과 일체이거나 또는 다른 구성요소를 통해 드레인 전극(D)과 전기적으로 연결될 수 있다.
출력선(501)은 스캔 구동부(20)에서 출력되는 스캔신호를 스캔라인(SL)으로 전달한다. 따라서, 스캔라인(SL)의 개수와 출력선(501)의 개수는 동일할 수 있다.
일 예로, 출력선(501)은 제1 방향(X)으로 연장된 스캔라인(SL)에 대응하여 표시영역(DA)을 가로지르도록 제1 방향(X)으로 연장되며, 적어도 한 군데 이상에서 스캔라인(SL)과 컨택할 수 있다. 예를 들어, 도 2에서와 같이, 하나의 스캔라인(SL)이 제1 방향(X)을 따라 배열된 복수의 (부)화소(도 2의 P)들과 연결될 때, 하나의 스캔라인(SL)에 대응하여 제1 방향(X)으로 연장된 하나의 출력선(501)은 (부)화소(도 2의 P)들 각각에서 스캔라인(SL)과 컨택할 수 있다. 즉, 스캔라인(SL)과 출력선(501)의 컨택 지점의 개수는 스캔라인(SL)과 연결된 화소회로(PC)의 개수와 동일할 수 있다. 다른 예로, 출력선(501)과 스캔라인(SL)은 한 군데서 컨택하거나, 또는 제1 방향(X)을 따라 수 개의 (부)화소(도 2의 P)들 단위로 서로 컨택될 수 있다. 따라서, 각 (부)화소(도 2의 P)로 공급되는 스캔신호의 편차가 매우 감소될 수 있다. 또한, 스캔 구동부(20)가 표시영역(DA) 내에 위치함으로써, 종래 표시영역(DA) 외곽에 스캔 구동부(20)가 위치할 때에 비교하여 주변영역(도 1의 PA)의 면적이 축소되며, 그 결과 표시영역(DA)이 확장될 수 있다.
스캔 구동부(20)는 제1 평탄화층(104)에 의해 덮일 수 있다. 제1 평탄화층(104)은 스캔 구동부(20)로부터 비롯된 단차를 해소할 수 있다. 제1 평탄화층(104)은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1 평탄화층(104) 상에는 제2 버퍼층(110)이 위치하고, 제2 버퍼층(110) 상에는 박막 트랜지스터(210)가 위치할 수 있다.
제2 버퍼층(110)은 제1 버퍼층(101)과 동일할 수 있다.
박막 트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함할 수 있다. 한편, 박막 트랜지스터(210)의 반도체층(211)은 스캔 구동부(20)에 포함된 박막 트랜지스터(TFT)의 활성층(A)과 동일하거나 상이할 수 있다. 예를 들어, 반도체층(211)과 활성층(A)은 모두 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon) 등과 같은 반도체 물질을 포함하거나 산화물 반도체 물질을 포함할 수 있다. 다른 예로, 반도체층(211)과 활성층(A) 중 어느 하나는 산화물 반도체 물질을 포함하고 다른 하나는 실리콘 등과 같은 반도체 물질을 포함할 수 있다.
반도체층(211)의 상부에는 게이트전극(213)이 배치되는데, 이 게이트전극(213)에 인가되는 신호에 따라 소스전극(215)과 드레인전극(217)이 전기적으로 연결된다. 게이트전극(213)은 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디윰(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 이때 반도체층(211)과 게이트전극(213)의 절연성을 확보하기 위하여, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물으로 형성되는 제2 게이트 절연층(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다. 제2 게이트 절연층(120)은 기판(100) 전체에 걸쳐 형성될 수 있다.
게이트전극(213)의 상부에는 제2 층간절연층(130)이 배치될 수 있는데, 이는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 단층 또는 다층구조를 갖도록 형성될 수 있다. 제2 층간절연층(130)은 기판(100) 전체에 걸쳐 형성될 수 있다.
제2 층간절연층(130)의 상부에는 소스전극(215) 및 드레인전극(217)이 배치된다. 소스전극(215) 및 드레인전극(217)은 제2 층간절연층(130)과 제2 게이트 절연층(120)에 형성되는 컨택홀을 통하여 반도체층(211)에 각각 전기적으로 연결된다. 소스전극(215) 및 드레인전극(217)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
박막트랜지스터(210) 상에는 제2 평탄화층(140)이 배치될 수 있다. 예컨대 도 5에 도시된 것과 같이 박막트랜지스터(210) 보다 높은 위치에 발광소자(300)가 배치될 경우, 제2 평탄화층(140)은 박막트랜지스터(210)를 덮어 박막트랜지스터(210)에 의한 굴곡을 평탄화하는 역할을 할 수 있다. 이러한 제2 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
제2 평탄화층(140) 상에는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 발광소자(300)가 배치된다. 발광소자(300)는 일 예로 유기발광소자(OLED)일 수 있다.
제2 평탄화층(140)에는 박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 제2 평탄화층(140) 상에는 개구부를 통해 소스전극(215) 및 드레인전극(217) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결되는 화소전극(310)이 배치된다.
화소전극(310)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(310)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(310)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(310)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
제2 평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 5에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
발광소자(300)의 중간층(320)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 또한, 중간층(320)은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나의 기능층을 포함할 수 있다. 이와 같은 기능층은 유기물질을 포함할 수 있다. 한편, 중간층(320)을 이루는 복수의 층들 중 일부, 예컨대 기능층(들)은 복수 개의 발광소자(300)들에 걸쳐 일체(一體)로 형성될 수 있다.
대향전극(330)은 표시영역(DA)을 덮도록 배치될 수 있다. 대향전극(330)은 복수개의 발광소자(300)들에 있어서 일체(一體)로 형성되어 복수 개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 대향전극(330)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(330)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
대향전극(330) 상에는 발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 위치할 수 있다. 캡핑층(160)은 대향전극(330)을 덮으며, 대향전극(330) 외측으로 연장되어 대향전극(330) 하부에 위치한 보호도전층(421)에 컨택할 수 있다.
한편, 캡핑층(160)은 발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 한다. 예컨대 외부로의 광취출효율 등을 높이는 역할을 할 수 있다. 이러한 캡핑층(160)에 의한 효율 향상은 표시영역(DA)에 있어서 균일하게 이루어지도록 하는 것이 바람직하다. 이러한 점을 고려하여, 캡핑층(160)이 그 하부층의 상면의 굴곡에 대응하는 상면을 갖도록 하는 것이 바람직하다. 즉, 도 5에 도시된 것과 같이 대향전극(330) 상에 위치하는 캡핑층(160)의 부분에서는 캡핑층(160)의 상면이 대향전극(330)의 상면의 굴곡에 대응하는 형상을 갖도록 할 수 있다. 이러한 캡핑층(160)은 유기물을 포함한다.
캡핑층(160) 상부에는 봉지층(500)이 위치한다. 봉지층(500)은 외부로부터의 수분이나 산소 등으로부터 발광소자(300)를 보호하는 역할을 한다. 이를 위해 봉지층(500)은 발광소자(300)가 위치하는 표시영역(DA)은 물론 표시영역(DA) 외측의 주변영역(도 1의 PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 다층구조를 가질 수 있다. 구체적으로, 도 5에 도시된 것과 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함할 수 있다.
제1 무기봉지층(510)은 캡핑층(160)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
제1 무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 5에 도시된 것과 같이 그 상면이 평탄하지 않을 수 있다. 유기봉지층(520)은 이러한 제1 무기봉지층(510)을 덮으며 충분한 두께를 가져, 유기봉지층(520)의 상면은 표시영역(DA) 전반에 걸쳐서 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예를 들면, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이의 임의의 조합을 포함할 수 있다.
제2 무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 외측으로 연장되어 제1 무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2 무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
한편, 봉지층(500)을 형성하는 과정에서 그 하부의 구조물들이 손상될 수도 있다. 예컨대 제1 무기봉지층(510)은 화학기상증착법을 이용하여 형성할 수 있는데, 이러한 화학기상증착법을 이용하여 제1 무기봉지층(510)을 형성할 시, 제1 무기봉지층(510)이 형성되는 그 직하의 층이 손상될 수 있다. 따라서 제1 무기봉지층(510)을 캡핑층(160) 상에 직접 형성하게 되면, 발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 손상되어 디스플레이 장치의 광효율이 저하될 수 있다. 따라서 봉지층(500)을 형성하는 과정에서 캡핑층(160)이 손상되는 것을 방지하기 위해, 캡핑층(160)과 봉지층(500) 사이에 보호층(170)이 개재되도록 할 수 있다. 이러한 보호층(170)은 LiF를 포함할 수 있다.
도 6은 도 1의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도로, 도 5에서 설명한 바와 동일한 내용은 반복하여 설명하지 않고 차이점만을 설명하도록 한다.
도 6을 참조하면, 대향전극(330)은 표시영역(DA) 외측으로 연장되며, 대향전극(330) 상에 형성된 캡핑층(160) 역시 표시영역(DA)을 덮으며 표시영역(DA) 외측의 주변영역(PA)에까지 연장된다. 또한, 캡핑층(160)을 보호하는 보호층(170)은 캡핑층(160) 외측으로 연장되어, 캡핑층(160)과 봉지층(500)이 직접 컨택하지 않도록 할 수 있다. 이 경우 보호층(170)은 캡핑층(160)의 끝단(160a)을 덮어, 보호층(170)의 끝단(170a)이 제2 평탄화층(140) 상에 위치하게 된다. 구체적으로는, 도 6에 도시된 것과 같이 보호층(170)은 그 끝단(170a)이 제2 평탄화층(140) 상에서 보호도전층(421)과 직접 컨택하게 된다.
따라서, 봉지층(500)의 최하층인 제1 무기봉지층(510)은 유기물로 형성된 캡핑층(160)과 접하지 않고, LiF와 같은 무기물로 형성된 보호층(170)과 접하게 되므로, 봉지층(500)과 그 하부층의 접합력이 높게 유지될 수 있다. 이에 의해, 디스플레이 장치(10)의 제조과정이나 제조 이후의 사용 과정에서 봉지층(500)이 하부층으로부터 박리되는 것을 효과적으로 방지하거나 최소화할 수 있다.
한편, 디스플레이 장치(도 1의 10)가 이미지를 디스플레이 하기 위해서는 대향전극(330)에 사전 설정된 전기적 신호가 인가되어야 한다. 이를 위해, 주변영역(PA)에는 공통전압선(420)이 위치할 수 있다.
공통전압선(420)은 표시영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 일 예로, 공통전압선(420)은 표시영역(DA) 내의 박막트랜지스터(210)의 소스전극 및 드레인전극을 형성할 때 동시에 형성될 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 박막트랜지스터(210)의 게이트전극을 형성할 시 공통전압선(420)을 동시에 형성할 수도 있는 등, 다양한 변형이 가능하다.
대향전극(330)은 공통전압선(420)에 직접 컨택할 수도 있으며 또는, 도 6에 도시된 것과 같이 보호도전층(421)을 통해 공통전압선(420)에 전기적으로 연결될 수 있다. 보호도전층(421)은 제2 평탄화층(140) 상에 위치하고, 전압선(420) 상으로 연장되어 전압선(420)에 전기적으로 연결될 수 있다. 이에 따라 대향전극(330)은 주변영역(PA)에서 보호도전층(421)에 컨택하고, 보호도전층(421)이 역시 주변영역(PA)에서 공통전압선(420)에 컨택할 수 있다.
보호도전층(421)은 도 6에 도시된 것과 같이 제2 평탄화층(140)에 의해 덮이지 않고 노출된 공통전압선(420)의 부분을 덮을 수 있다. 이를 통해 제1 제한댐(610)이나 제2 제한댐(620)을 형성하는 과정 등에서 제2 평탄화층(140)의 외부에 노출된 공통전압선(420)이 손상되는 것을 방지할 수 있다.
한편, 외부로부터의 산소나 수분 등의 불순물이 제2 평탄화층(140)을 통해 표시영역(DA) 내로 침투하는 것을 방지하기 위해, 도 6에 도시된 것과 같이 제2 평탄화층(140)이 주변영역(PA)에서 개구(140b)를 갖도록 할 수 있다. 개구(140b)는 표시영역(DA)를 에워쌀 수 있다. 아울러 보호도전층(421)을 형성할 시 보호도전층(421)이 이 개구(140b)를 채우도록 할 수 있다. 즉, 개구(140b)에 금속재질이 충진되므로, 이를 통해 주변영역(PA)의 제2 평탄화층(140)에 침투한 불순물이 평탄화층(140)을 통해 표시영역(DA)으로 침투하는 것을 효과적으로 방지할 수 있다.
한편, 봉지층(500)을 형성할 시, 구체적으로 유기봉지층(520)을 형성할 시 유기봉지층(520) 형성용 물질이 사전 설정된 영역 내에 위치하도록 한정하는 것이 필요하다. 이를 위해 도 6에 도시된 것과 같이 제1 제한댐(610)이 주변영역(PA)에 위치하도록 할 수 있다. 제1 제한댐(610)은 제2 평탄화층(140)으로부터 이격되도록 주변영역(PA)에 위치한다.
제1 제한댐(610)은 다층구조를 가질 수 있다. 즉, 제1 제한댐(610)은 기판(100)에 가까운 부분에서부터 멀어지는 방향으로 제1층(611)과 제2층(613)을 포함할 수 있다. 제1층(611)은 제2 평탄화층(140)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2층(613)은 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성할 수 있다.
물론 도 6에 도시된 것과 같이 제1 제한댐(610) 외에, 제1 제한댐(610)과 제2 평탄화층(140)의 끝단(140a) 사이에 제2 제한댐(620)도 존재할 수 있다. 이러한 제2 제한댐(620)은 전압선(420) 상의 보호도전층(421) 부분 상에 위치할 수 있다. 제2 제한댐(620) 역시 제2 평탄화층(140)으로부터 이격되어 주변영역(PA)에 위치한다. 제2 제한댐(620)도 제1 제한댐(610)처럼 다층구조를 가질 수 있는데, 제1 제한댐(610)보다는 기판(100)으로부터의 높이가 낮도록 제1 제한댐(610)보다 더 적은 개수의 층들을 포함할 수 있다. 도 6에서는 제2 제한댐(620)이 제1 제한댐(610)의 제2층(613)과 동일 물질로 동시에 형성된 것으로 도시하고 있다.
따라서, 유기봉지층(520)은 제2 제한댐(620)에 의해 그 위치가 한정되어, 형성 과정에서 제2 제한댐(620) 외측으로 유기봉지층(520) 형성용 물질이 넘치는 것이 방지되도록 할 수 있다. 만일 유기봉지층(520) 형성용 물질이 부분적으로 제2 제한댐(620) 외측으로 넘친다 하더라도, 제1 제한댐(610)에 의해 위치가 한정되어 더 이상 기판(100) 가장자리 방향으로 유기봉지층(520) 형성용 물질이 이동하지 않도록 할 수 있다. 이에 반해, 화학기상증착법을 통해 형성되는 제1 무기봉지층(510)과 제2 무기봉지층(530) 은 도 6에 도시된 것처럼 제2 제한댐(620)과 제1 제한댐(610)을 덮어 제1 제한댐(610) 외측까지 형성되고, 서로 접할 수 있다.
한편, 표시영역(DA)에서, 기판(100)과 박막 트랜지스터(210) 사이에 스캔 구동부(20)가 위치함은 도 5에서 설명한 바와 동일하다. 다만, 도 6에서는 출력선(501)과 스캔라인(SL)이 주변영역(PA)까지 연장되고, 주변영역(PA)에서 서로 컨택하는 예를 도시하고 있다. 이와 같은 경우, 출력선(501)은 표시영역(DA)을 가로지르도록 길게 형성되지 않아도 되고, 하나의 지점에서 출력선(501)과 스캔라인(SL)이 컨택할 수 있으므로, 디스플레이 장치(도 1의 10)의 제조 공정이 단순화될 수 있다.
한편, 출력선(501)과 스캔라인(SL)의 컨택 위치는, 표시영역(DA)를 에워싸도록 주변영역(PA)에 형성된 개구(140b)에 의해 정의되는 영역 안쪽에 위치할 수 있고, 이에 의해 외부의 수분 등의 침투로부터 안정적으로 보호될 수 있으며 주변영역(PA)의 면적이 종래에 비해 감소할 수 있다.
또한, 스캔 구동부(20)를 덮는 제1 평탄화층(104)은, 적어도 제1 평탄화층(104)의 하부와 상부에 각각 위치하는 제1 층간절연층(103) 및 제2 버퍼층(110) 보다 작은 면적을 가질 수 있으며, 제1 평탄화층(104)의 외곽에서 제1 층간절연층(103)과 제2 버퍼층(110)은 서로 직접 접할 수 있다. 따라서, 제1 평탄화층(104)은 하면 및 상면에 각각 위치하는 무기층들(103, 110)에 의해 에워싸이므로, 외부의 수분 등이 표시영역(DA)으로 침투하는 것을 방지할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 기판;
    상기 기판 상에 위치한 복수의 발광소자들;
    상기 기판 상에 위치하고, 상기 복수의 발광소자들과 전기적으로 연결된 복수의 화소회로들;
    상기 기판 상에서 제1 방향으로 연장되어, 상기 복수의 화소회로들로 스캔 신호를 전달하는 스캔 라인; 및
    상기 기판과 상기 복수의 화소회로들 사이에 위치하고, 상기 스캔 라인으로 상기 스캔 신호를 공급하는 스캔 구동부;를 포함하고,
    상기 스캔 구동부와 상기 기판 간의 거리가 상기 복수의 화소회로들과 상기 기판 간의 거리보다 짧은 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 발광소자들, 상기 복수의 화소회로들 및 상기 스캔 구동부는 상기 디스플레이 장치의 표시영역 내에 위치하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 스캔 구동부의 출력단자 및 상기 스캔 라인과 전기적으로 연결된 출력선을 더 포함하고,
    상기 출력선은 상기 출력단자와 동일한 층에 위치하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 출력선은 상기 제1 방향으로 연장되어 상기 표시영역을 가로지르며,
    상기 출력선과 상기 스캔 라인은 복수의 위치에서 서로 컨택하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 출력선과 상기 스캔 라인의 컨택 지점의 개수는, 상기 스캔 라인과 연결된 상기 복수의 화소회로들의 개수와 동일한 디스플레이 장치.
  6. 제3항에 있어서,
    상기 스캔 구동부와 상기 출력선을 덮는 제1 평탄화층, 및 상기 화소회로와 상기 표시소자 사이의 제2 평탄화층을 더 포함하고,
    상기 화소회로와 상기 스캔 라인은 상기 제1 평탄화층 상에 위치하며,
    상기 스캔 라인은 상기 제1 평탄화층의 컨택홀을 통해 상기 출력선과 컨택하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 출력선과 상기 스캔 라인은 상기 표시영역의 외주변에 위치하는 주변영역까지 연장되고, 상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 주변영역에 위치하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2 평탄화층에는 상기 표시영역을 에워싸는 개구가 정의되고,
    상기 개구에는 금속물질이 위치한 디스플레이 장치.
  9. 제8항에 있어서,
    상기 컨택 지점은 상기 개구에 의해 정의되는 영역 안쪽에 위치하는 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제1 평탄화층의 상면과 하면에는 각각 무기층들이 위치하고, 상기 무기층들은 상기 제1 평탄화층의 외곽에서 서로 접하는 디스플레이 장치.
  11. 표시영역 및 상기 표시영역의 외주변에 위치하는 주변영역을 구비한 기판;
    상기 표시영역 내에서, 상기 기판 상에 위치하고 스캔 신호를 생성하는 스캔 구동부;
    상기 표시영역 내에서, 상기 기판 상에 위치하고 상기 스캔 구동부와 전기적으로 연결된 출력선;
    상기 스캔구동부와 상기 출력선을 덮는 제1 평탄화층;
    상기 표시영역 내에서, 상기 제1 평탄화층 상에 위치한 박막 트랜지스터;
    상기 표시영역 내에서, 상기 제1 평탄화층 상에 위치하고 상기 출력선과 연결되어 상기 스캔 신호를 상기 박막 트랜지스터로 전달하는 스캔 라인;
    상기 박막 트랜지스터와 상기 스캔 라인을 덮는 제2 평탄화층; 및
    상기 표시영역 내에서, 상기 제2 평탄화층 상에 위치하고 상기 박막 트랜지스터와 전기적으로 연결된 발광소자;를 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 스캔 라인과 상기 출력선은 상기 제1 평탄화층의 컨택홀을 통해 서로 컨택하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 표시영역 내에 위치하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 출력선과 상기 스캔 라인은 복수의 위치에서 서로 컨택하는 디스플레이 장치.
  15. 제12항에 있어서,
    상기 출력선과 상기 스캔 라인은 상기 주변영역까지 연장되고, 상기 출력선과 상기 스캔 라인의 컨택 지점은 상기 주변영역에 위치하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제2 평탄화층에는 상기 표시영역을 에워싸는 개구가 정의되고,
    상기 개구에는 금속물질이 채워진 디스플레이 장치.
  17. 제16항에 있어서,
    상기 컨택 지점은 상기 개구에 의해 정의되는 영역 안쪽에 위치하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 발광소자는 상기 박막 트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극 상의 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하고,
    상기 주변영역에는 상기 대향전극으로 전기적 신호를 인가하기 위한 공통전압선이 배치되며,
    상기 대향전극과 상기 공통전압선은 보호도전층에 의해 연결되고,
    상기 보호도전층이 상기 개구를 채우는 디스플레이 장치.
  19. 제11항에 있어서,
    상기 제1 평탄화층의 상면과 하면에는 각각 무기층들이 위치하고, 상기 무기층들은 상기 제1 평탄화층의 외곽에서 서로 접하는 디스플레이 장치.
  20. 제11항에 있어서,
    상기 출력선은 상기 스캔구동부의 출력단자와 일체이고,
    상기 출력단자는 상기 스캔구동부의 박막 트랜지스터의 드레인전극인 디스플레이 장치.
KR1020190082226A 2019-07-08 2019-07-08 디스플레이 장치 KR20210006564A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190082226A KR20210006564A (ko) 2019-07-08 2019-07-08 디스플레이 장치
US16/808,490 US11257894B2 (en) 2019-07-08 2020-03-04 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082226A KR20210006564A (ko) 2019-07-08 2019-07-08 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210006564A true KR20210006564A (ko) 2021-01-19

Family

ID=74103318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082226A KR20210006564A (ko) 2019-07-08 2019-07-08 디스플레이 장치

Country Status (2)

Country Link
US (1) US11257894B2 (ko)
KR (1) KR20210006564A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220008990A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425858B1 (ko) 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
KR102317835B1 (ko) 2014-11-04 2021-10-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
US20170017328A1 (en) 2015-07-17 2017-01-19 Innolux Corporation Touch display panel and fabrication thereof
KR102662654B1 (ko) 2015-12-18 2024-04-30 엘지디스플레이 주식회사 디스플레이 디바이스
US9910523B2 (en) 2015-12-28 2018-03-06 Lg Display Co., Ltd. Display device with connection interface for common signal lines placed under planarization layer

Also Published As

Publication number Publication date
US20210013286A1 (en) 2021-01-14
US11257894B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US11127921B2 (en) Organic light-emitting display apparatus having peripheral area including metal-containing layer and plurality of dams
US11081668B2 (en) Display device
KR102565936B1 (ko) 표시 장치
CN107994052B (zh) 显示装置
US11476442B2 (en) Display apparatus
US10062864B2 (en) Organic light emitting display panel and method of manufacturing the same
US10217803B2 (en) Organic light-emitting display and an electronic apparatus including the same
US11424422B2 (en) Display device with opening pattern
US20210280667A1 (en) Display device and method of manufacturing the same
US11638383B2 (en) Display device and method of manufacturing the same
KR20210132789A (ko) 표시 장치
KR20210006564A (ko) 디스플레이 장치
US11925053B2 (en) Display apparatus and method of manufacturing the same
US20220059637A1 (en) Display apparatus
US11877471B2 (en) Display apparatus and method of manufacturing the same
US11652109B2 (en) High-resolution display apparatus with low-resistance wiring
US11798449B2 (en) Display device
US20240155914A1 (en) Display apparatus
US11800758B2 (en) Display device having multi-section fan-out portion
US11910648B2 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US11594560B2 (en) Display apparatus
US20240016012A1 (en) Display device and method for manufacturing the same
US20220285647A1 (en) Display apparatus
US20240164141A1 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20240099072A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination