KR20210006251A - Method for forming multilayer pcb using three dimensional printing - Google Patents

Method for forming multilayer pcb using three dimensional printing Download PDF

Info

Publication number
KR20210006251A
KR20210006251A KR1020190082325A KR20190082325A KR20210006251A KR 20210006251 A KR20210006251 A KR 20210006251A KR 1020190082325 A KR1020190082325 A KR 1020190082325A KR 20190082325 A KR20190082325 A KR 20190082325A KR 20210006251 A KR20210006251 A KR 20210006251A
Authority
KR
South Korea
Prior art keywords
forming
printed circuit
circuit board
dimensional printing
nanoparticles
Prior art date
Application number
KR1020190082325A
Other languages
Korean (ko)
Other versions
KR102218059B1 (en
Inventor
김범석
박수철
전창준
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020190082325A priority Critical patent/KR102218059B1/en
Publication of KR20210006251A publication Critical patent/KR20210006251A/en
Application granted granted Critical
Publication of KR102218059B1 publication Critical patent/KR102218059B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

According to the present invention, a method for forming a multilayer printed circuit board by three-dimensional printing comprises: a step of forming an inner layer circuit with copper foil on the surface of an inner layer core; a step of laminating a plurality of inner layer cores having the inner layer circuit; a step of forming an outer layer circuit with copper foil on the surface of a multilayer board formed by the lamination; a step of using nonconductive liquid ink to form a marking for identification on the surface of the outer layer circuit in the multilayer board; and a step of forming a conductive film on the surface of a copper foil circuit formed on the surface of the outer layer board. The step of forming the marking and the step of forming the conductive film form the marking and the conductive film by spraying nonconductive liquid ink and conductive ink by three-dimensional printing. The present invention can drastically reduce manufacturing costs by increasing the manufacturing efficiency of a multilayer printed circuit board, and efficiently design a circuit and various terminal units since a lead wire for plating for forming a conductive film does not need to be separately formed on an outer layer board. Also, since a plating process for forming a conductive film is not needed, the multilayer printed circuit board can be manufactured in an eco-friendly manner by eliminating processes that use various chemical solutions for plating.

Description

삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법{METHOD FOR FORMING MULTILAYER PCB USING THREE DIMENSIONAL PRINTING}Method of forming multi-layer printed circuit board by 3D printing method {METHOD FOR FORMING MULTILAYER PCB USING THREE DIMENSIONAL PRINTING}

본 발명은 다층 인쇄회로기판 형성 방법에 관한 것으로서, 보다 상세하게는 삼차원 프린팅 방식을 이용함으로써 제조 효율을 상승시켜 다층 인쇄회로기판 제조 비용을 획기적으로 감소시킬 수 있으며, 기판의 공간 효율적 설계가 가능해지고, 회로의 전기적 특성이 향상되며, 각종 유해물질 발생을 저감하도록 구성되는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법에 관한 발명이다.The present invention relates to a method of forming a multilayer printed circuit board, and more particularly, by using a three-dimensional printing method, manufacturing efficiency can be increased, thereby dramatically reducing the cost of manufacturing a multilayer printed circuit board, and space efficient design of the substrate becomes possible. , The present invention relates to a method of forming a multilayer printed circuit board by a three-dimensional printing method, which is configured to improve electrical characteristics of a circuit and reduce the occurrence of various harmful substances.

최근 전자제품 관련 기술은 다기능화와 고속화 추세로 진행되고 있으며, 이러한 추세에 대응하기 위해 반도체칩 제조 기술 역시 빠른 속도로 발전하고 있다. In recent years, electronic product-related technologies are progressing toward multifunctional and high-speed trends, and semiconductor chip manufacturing technologies are also developing at a rapid pace to cope with this trend.

특히 완성된 전자제품의 경박단소(輕薄短小)화를 위해 적용되는 인쇄회로기판(PCB)의 두께 역시 감소되고 있으며, 동일한 두께의 인쇄회로기판 내에 보다 많은 회로층들을 구성한 다층 인쇄회로기판에 관련된 기술들이 활발하게 개발되고 있다.In particular, the thickness of printed circuit boards (PCBs), which are applied to make finished electronic products light, thin, and short, is also decreasing, and technology related to multi-layer printed circuit boards comprising more circuit layers within a printed circuit board of the same thickness. Are being actively developed.

통상적으로 다층 인쇄회로기판은, 에폭시 수지를 유리섬유에 함침시켜 형성되는 프리프레그(Prepreg;절연체)와 그의 표면에 형성되는 동박(cu;구리) 회로를 포함하는 인쇄회로기판을, 복수 매 적층한 상태에서 가열 압착함으로써 형성할 수 있다.In general, a multilayer printed circuit board includes a prepreg (insulator) formed by impregnating a glass fiber with an epoxy resin and a printed circuit board including a copper foil (cu) circuit formed on the surface thereof. It can be formed by heat-pressing bonding in a state.

다층 인쇄회로기판의 특정 영역에는 메모리 칩과 같은 별도의 부품이 접속되는 경우가 있으며, 이러한 경우 전체 회로기판의 두께 감소를 위해 캐비티(오목부)를 형성하여 상기 캐비티 내부에 실장 부품을 배치한다.In some cases, separate components such as memory chips are connected to a specific area of the multilayer printed circuit board, and in this case, a cavity (recess) is formed to reduce the thickness of the entire circuit board, and the mounting component is disposed inside the cavity.

도 1 은 종래 다층 인쇄회로기판(100)에서 외층 면의 부분 확대도이다.1 is a partially enlarged view of an outer surface of a conventional multilayer printed circuit board 100.

종래 다층 인쇄회로기판(100)에서 외층 면에 형성되는 회로, 각종 패드(110)와 단자부(120) 역시 동박으로 형성되는데, 상기 패드(110)와 단자부(120)의 표면에 용도에 맞는 표면처리를 한다. 패드(110)는 솔더링을 위해서는 OSP, 무전해도금(ENIG), 무전해 주석도금 등을 하고, 와이어 본딩을 위해서는 전해 연질 금도금을 주로 적용한다.Circuits formed on the outer surface of the conventional multilayer printed circuit board 100, various pads 110 and terminal 120 are also formed of copper foil, and surface treatment suitable for use on the surfaces of the pads 110 and terminal 120 Do it. The pad 110 mainly uses OSP, electroless plating (ENIG), electroless tin plating, etc. for soldering, and electrolytic soft gold plating for wire bonding.

단자부(120)는 통상 전해 경질 금도금을 처리한다.The terminal portion 120 is usually subjected to electrolytic hard gold plating.

전해 도금을 처리하기 위해서는 도금용 리드선(130)이 필요하므로 추가로 형성시켜 주어야 한다.In order to process electrolytic plating, the lead wire 130 for plating is required, so it must be additionally formed.

그리하여, 상기 도금용 리드선(130)에 전기를 인가한 상태에서 도금 공정을 수행함으로써, 단자부에 전도성 피막을 형성하게 된다.Thus, by performing a plating process in a state in which electricity is applied to the plating lead wire 130, a conductive film is formed on the terminal portion.

상기와 같이 전도성 피막을 형성한 상태에서, 다시 각종 패드(110)에 접속될 부품의 식별을 위한 마킹(140)을 인쇄한다.In the state in which the conductive film is formed as described above, a marking 140 for identifying components to be connected to the various pads 110 is printed again.

그런데, 종래 다층 인쇄회로기판에서 전해 도금 피막을 형성하기 위해서는, 상기된 바와 같이 외층 기판의 표면에 각종 패드, 단자부들 이외에 도금용 리드선(130)이 추가적으로 형성되어야 한다.However, in order to form an electrolytic plating film on a conventional multilayer printed circuit board, as described above, a plating lead wire 130 must be additionally formed on the surface of the outer substrate in addition to various pads and terminal portions.

따라서, 상기 도금용 리드선(130)을 추가적으로 설계하고 이를 형성해야 하는 공정 상의 비효율과 함께, 외층 기판의 표면에는 상기 도금용 리드선을 배치하기 위한 일정 영역이 별도로 마련되어야 하므로, 그만큼 회로와 단자들을 배치하기 위한 공간이 감소되는 문제가 있다.Therefore, in addition to the inefficiency in the process of additionally designing and forming the plating lead wire 130, a certain area for arranging the plating lead wire must be separately provided on the surface of the outer layer substrate, so that the circuit and terminals are arranged. There is a problem that the space for doing so is reduced.

그리고, 점점 고주파화 되면서 전기적 신호 전달 속도가 빨라짐에 따라, 도금 리드선(130)으로 인해 전기적 노이즈 문제도 대두되고 있다.In addition, as the electrical signal transmission speed increases as the frequency increases, an electrical noise problem has also emerged due to the plating lead wire 130.

또한, 상기 도금용 리드선(130)을 통해 단자부의 표면에 피막을 도금 방식으로 형성하고 건조 한 이후 상기 마킹(140)이 인쇄 형성되어야 하므로, 다층 인쇄회로기판 제조를 위한 공정이 다소 효율적이지 못한 문제가 있다.In addition, since the marking 140 must be printed after forming a film on the surface of the terminal portion through the plating lead wire 130 in a plating method and drying, the process for manufacturing a multilayer printed circuit board is somewhat inefficient. There is.

본 발명은 상기된 바와 같은 문제점들을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 전도성 피막과 마킹의 형성에 삼차원 프린팅 방식을 이용함으로써, 제조 효율을 상승시켜 다층 인쇄회로기판 제조 비용을 획기적으로 감소시킬 수 있도록 구성되는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법을 제공하는 것이다.The present invention was devised to solve the above problems, and an object of the present invention is to increase manufacturing efficiency by using a three-dimensional printing method to form a conductive film and marking, thereby dramatically reducing the cost of manufacturing a multilayer printed circuit board. It is to provide a method of forming a multilayer printed circuit board by a three-dimensional printing method that is configured to be able to be used.

본 발명의 다른 목적은, 전해금도금 피막을 형성하기 위한 도금용 리드부를 외층 기판 상에 별도로 형성할 필요가 없으므로, 보다 공간 효율적으로 회로와 각종 패드와 단자부의 설계가 가능하도록 구성되는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a three-dimensional printing method configured to allow the design of circuits, various pads, and terminals in a more space efficient manner, since it is not necessary to separately form a plating lead for forming an electrolytic plating film on the outer substrate. It is to provide a method of forming a multilayer printed circuit board by.

본 발명의 또 다른 목적은, 전도성 피막 형성을 위한 도금 공정이 불필요하므로, 도금에 요구되는 각종 화학 용액 사용 공정이 제거되어 보다 친환경적으로 다층 인쇄회로기판의 제조가 가능하도록 구성되는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법을 제공하는 것이다.Another object of the present invention is that a plating process for forming a conductive film is unnecessary, so a process of using various chemical solutions required for plating is eliminated, and thus, a three-dimensional printing method that is configured to enable more environmentally friendly manufacturing of a multilayer printed circuit board is used. It is to provide a method of forming a multilayer printed circuit board.

상기 목적을 달성하기 위한 본 발명에 따른 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법은 A method of forming a multilayer printed circuit board by a three-dimensional printing method according to the present invention for achieving the above object

내층 CCL(Core)에 내층 회로를 형성하는 단계, 상기 내층 CCL 복수 개를 적층하는 단계, 상기 적층된 다층기판 표면에 외층회로를 형성하는 단계, SMC 패드와 단자를 제외한 부분을 PSR(Photo Solder Resist) 잉크로 도포하는 단계와, 상기 PSR 표면에 마킹을 비전도성 액상 잉크를 이용하여 형성하는 단계와, PSR이 도포되지 않아 노출된 구리(동) 표면에 전도성 피막을 형성하는 단계를 포함하며, 상기 마킹을 형성하는 단계와 전도성 피막을 형성하는 단계는 삼차원 프린팅 방식에 의해 비전도성 액상 잉크와 전도성 잉크를 분사하여 형성되는 것을 특징으로 한다.Forming an inner layer circuit on an inner layer CCL (Core), stacking a plurality of inner layer CCLs, forming an outer layer circuit on the surface of the stacked multilayer substrate, and removing the SMC pads and terminals excluding the PSR (Photo Solder Resist). ) Coating with ink, forming a marking on the PSR surface using a non-conductive liquid ink, and forming a conductive film on the exposed copper (copper) surface because the PSR is not applied, the The forming of the marking and the forming of the conductive film are characterized in that they are formed by spraying non-conductive liquid ink and conductive ink by a three-dimensional printing method.

바람직하게는, 상기 전도성 잉크는 금 성분을 포함하는 전도성 잉크로 형성된다.Preferably, the conductive ink is formed of a conductive ink containing a gold component.

그리고, 상기 마킹과 전도성 피막은 단일 공정에 의해 동시에 형성될 수 있다.In addition, the marking and the conductive film may be formed simultaneously by a single process.

여기서, 상기 전도성 잉크는 금 나노입자와 용매와 분산제와 습윤제를 포함한다.Here, the conductive ink includes gold nanoparticles, a solvent, a dispersant, and a wetting agent.

또한, 상기 전도성 잉크는 은 나노입자와 주석 나노입자와 구리 나노입자를 포함할 수 있다.In addition, the conductive ink may include silver nanoparticles, tin nanoparticles, and copper nanoparticles.

그리고, 상기 전도성 잉크는 코발트 나노입자를 포함할 수 있다.In addition, the conductive ink may include cobalt nanoparticles.

바람직하게는, 상기 전도성 잉크 조성물 100 중량부를 기준으로 금 나노입자는 70 내지 80 중량부 포함되며, 상기 은 나노입자는 4 내지 5 중량부 포함되며, 상기 주석 나노입자는 15 내지 25 중량부 포함되며, 상기 구리 나노입자는 0.5 내지 1 중량부 포함되며, 상기 코발트 나노입자는 0.001 내지 0.1 중량부 포함된다.Preferably, based on 100 parts by weight of the conductive ink composition, 70 to 80 parts by weight of gold nanoparticles are included, 4 to 5 parts by weight of the silver nanoparticles are included, and 15 to 25 parts by weight of the tin nanoparticles are included, and , The copper nanoparticles are included in 0.5 to 1 parts by weight, and the cobalt nanoparticles are included in 0.001 to 0.1 parts by weight.

본 발명에 의해, 다층 인쇄회로기판의 제조 효율을 상승시켜 제조 비용을 획기적으로 감소시킬 수 있다.According to the present invention, the manufacturing cost can be drastically reduced by increasing the manufacturing efficiency of the multilayer printed circuit board.

또한, 전도성 피막을 형성하기 위한 도금용 리드부를 외층 기판 상에 별도로 형성할 필요가 없어, 외층 기판에서 회로와 각종 패드와 단자부 배치를 위한 보다 넓은 면적을 확보할 수 있다.In addition, there is no need to separately form a plating lead portion for forming a conductive film on the outer layer substrate, so that a wider area for arranging circuits, various pads, and terminal portions on the outer layer substrate can be secured.

또한, 전도성 피막 형성을 위한 도금 공정이 불필요하므로, 도금에 이용되는 각종 화학 용액 사용 공정이 제거되어 보다 친환경적으로 다층 인쇄회로기판의 제조가 가능해진다.In addition, since the plating process for forming the conductive film is unnecessary, the process of using various chemical solutions used for plating is eliminated, so that the production of a multilayer printed circuit board is possible in an environment-friendly manner.

첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 종래 다층 인쇄회로기판에서 외층 기판 표면의 부분 확대도이며,
도 2 는 본 발명에 따른 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법을 나타내는 절차 흐름도이며,
도 3 은 다층 인쇄회로기판의 외층 기판 표면의 부분 확대도이며,
도 4 는 본 발명에 따라 다층 인쇄회로기판을 형성하는 방법을 도시한 예시도이다.
The accompanying drawings are for understanding the technical idea of the present invention together with the detailed description of the present invention, and the present invention should not be construed as being limited to the matters shown in the drawings.
1 is a partially enlarged view of the surface of an outer substrate in a conventional multilayer printed circuit board,
2 is a flowchart showing a method of forming a multilayer printed circuit board by a three-dimensional printing method according to the present invention,
3 is a partially enlarged view of the surface of the outer substrate of the multilayer printed circuit board,
4 is an exemplary view showing a method of forming a multilayer printed circuit board according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, terms used in the present specification and claims should not be construed as limited in a dictionary meaning, and based on the principle that the inventor can appropriately define the concept of terms in order to describe his invention in the best way. , It should be interpreted as a meaning and concept consistent with the technical idea of the present invention.

따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.Accordingly, the embodiments described in the present specification and the configurations shown in the drawings are only preferred embodiments of the present invention, and do not represent all the technical ideas of the present invention, and various equivalents that can replace them at the time of the present application It should be understood that water and variations may exist.

도 2 는 본 발명에 따른 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법을 나타내는 절차 흐름도이며, 도 3 은 다층 인쇄회로기판의 외층 기판 표면의 부분 확대도이며, 도 4 는 본 발명에 따라 다층 인쇄회로기판을 형성하는 방법을 도시한 예시도이다. FIG. 2 is a flowchart showing a method of forming a multilayer printed circuit board by a three-dimensional printing method according to the present invention, FIG. 3 is a partially enlarged view of the surface of an outer layer of a multilayer printed circuit board, and FIG. 4 is a multilayer printing according to the present invention. It is an exemplary diagram showing a method of forming a circuit board.

본 발명에 따른 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법은 내층 코어(Core) 표면에 동박으로 내층 회로를 형성하는 단계(S 10)와, 상기 내층 회로가 형성된 내층 코어 복수 개를 적층하는 단계(S 20)와, 상기 적층하여 형성된 다층기판 표면에 동박으로 외층 회로를 형성하는 단계(S 30)와, 상기 다층기판에서 상기 외층기판의 표면에 식별을 위한 마킹을 비전도성 액상 잉크를 이용하여 형성하는 단계(S 40)와, 상기 외층기판 표면에 형성된 동박 회로의 표면에 전도성 피막을 형성하는 단계(S 50)를 포함하며, 상기 마킹을 형성하는 단계(S 40)와 전도성 피막을 형성하는 단계(S 50)는 삼차원 프린팅 방식에 의해 비전도성 액상 잉크와 전도성 잉크를 분사하여 형성되는 것을 특징으로 한다.In the method of forming a multilayer printed circuit board by a three-dimensional printing method according to the present invention, the steps of forming an inner layer circuit with copper foil on the surface of an inner layer core (S 10) and stacking a plurality of inner layer cores having the inner layer circuit formed thereon (S 20), forming an outer layer circuit with copper foil on the surface of the multilayer substrate formed by lamination (S30), and marking for identification on the surface of the outer layer substrate in the multilayer substrate using non-conductive liquid ink Forming (S 40) and forming a conductive film on the surface of the copper foil circuit formed on the outer substrate surface (S 50), the step of forming the marking (S 40) and forming a conductive film Step (S50) is characterized in that formed by spraying non-conductive liquid ink and conductive ink by a three-dimensional printing method.

상기 기판은 프리프레그 표면에 동박을 배치한 상태에서, 상기 동박의 표면에 드라이필름을 밀착시키고, 노광, 현상 및 동박 에칭 과정을 거침으로써 각종 회로와 단자부를 포함하여 형성된다.(S 10)The substrate is formed including various circuits and terminal portions by attaching a dry film to the surface of the copper foil in a state in which copper foil is disposed on the surface of the prepreg, and undergoing exposure, development, and copper foil etching processes (S 10 ).

상기 프리프레그는 유리섬유와 같은 보강기재에 고분자 수지를 함침시켜 형성되며, 상기 보강기재로서는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물, 또는 유기고분자 섬유 직물 등이 이용된다.The prepreg is formed by impregnating a polymer resin with a reinforcing base material such as glass fiber, and as the reinforcing base material, a glass fiber fabric, a glass fiber nonwoven fabric, a carbon fiber fabric, or an organic polymer fiber fabric is used.

또한, 상기 프리프레그를 형성하기 위한 고분자 수지에는 유전율, 열팽창율 및 경화에 소요되는 시간을 조절하기 위한 경화제 등의 첨가제가 혼합된다.In addition, the polymer resin for forming the prepreg is mixed with additives such as a curing agent for controlling dielectric constant, thermal expansion coefficient, and time required for curing.

상기와 같은 특성 조절을 위해 고분자 수지에 혼합되는 첨가제로서는 실리카, 수산화 알미늄, 탄산칼슘과 같은 무기필러 및 경화 에폭시, 가교 아크릴 등의 유기 필러 등이 있다.Examples of additives mixed with the polymer resin to control the above properties include inorganic fillers such as silica, aluminum hydroxide, and calcium carbonate, and organic fillers such as cured epoxy and crosslinked acrylic.

동박에 의해 각 기판 상에 형성되는 회로 패턴들은 대략 15 내지 20 ㎛ 두께로 형성될 수 있다. Circuit patterns formed on each substrate by copper foil may be formed to a thickness of about 15 to 20 μm.

그리고, 상기와 같이 형성되는 개별 기판들을 복수 개 적층하여 열과 압력을 가함으로써 다층회로기판이 형성된다.(S 20)In addition, a multilayer circuit board is formed by stacking a plurality of individual substrates formed as described above and applying heat and pressure (S20).

상기 적층하여 형성된 다층회로기판 외부에 배치되는 외층 회로 역시 표면에 동박이 노광, 현상 및 에칭 과정을 거쳐 형성된다.(S 30)The outer layer circuit disposed outside the multilayer circuit board formed by stacking is also formed by exposing, developing, and etching copper foil on the surface (S 30 ).

상기와 같이 다층기판이 형성된 상태에서, 최상부의 외층 기판과 최하부의 외층 기판의 표면에는 메모리 부품과 같은 각종 부품 배치를 위한 캐비티가 형성될 수도 있다. In the state in which the multilayer substrate is formed as described above, cavities for arranging various components such as memory components may be formed on the surfaces of the uppermost outer layer substrate and the lowermost outer layer substrate.

도 3 에 도시된 바와 같이, 외층 기판의 표면에는 각종 회로(10)들과 각종 패드(20)와 단자부(30)들이 형성되는데, 상기 단자부(30)들을 형성한 동박 표면에는 전도성 피막이 형성되어야 한다.As shown in FIG. 3, various circuits 10, various pads 20, and terminal portions 30 are formed on the surface of the outer substrate, and a conductive film should be formed on the copper foil surface on which the terminal portions 30 are formed. .

또한, 접속될 부품 식별을 위한 마킹(40)이 표시되어야 한다.In addition, a marking 40 for identifying the part to be connected must be marked.

본 발명에서는 삼차원 프린팅 방식에 의해 상기 외층기판의 표면에 식별을 위한 마킹(40)을 비전도성 액상 잉크를 이용하여 형성하고, 상기 외층기판 표면에 형성된 동박 회로(10)의 표면에는 전도성 잉크를 분사하여 전도성 피막을 형성한다.In the present invention, a marking 40 for identification is formed on the surface of the outer substrate by a three-dimensional printing method using non-conductive liquid ink, and conductive ink is sprayed on the surface of the copper foil circuit 10 formed on the outer substrate surface. To form a conductive film.

즉, 도 4 에 도시된 바와 같이, 프린팅 노즐(52, 54)을 통해 비전도성 액상 잉크와 전도성 잉크를 분사하여 마킹(40)과 전도성 피막을 형성한다.That is, as shown in FIG. 4, the non-conductive liquid ink and the conductive ink are sprayed through the printing nozzles 52 and 54 to form the marking 40 and the conductive film.

상기 프린팅 노즐(52, 54)이 설치된 노즐헤드(50)는 가로, 세로 및 높이 방향으로 이동될 수 있도록 구성되어, 부품 실장을 위한 캐비티 내부 또는 회로(10)에 비해 높게 형성되는 단자부(30)와 같이, 높이 차이가 발생되는 경우에도 전도성 잉크 또는 비전도성 액상 잉크를 분사할 수 있도록 구성된다.The nozzle head 50 in which the printing nozzles 52 and 54 are installed is configured to be movable in the horizontal, vertical, and height directions, so that the terminal part 30 is formed higher than the inside of the cavity for component mounting or the circuit 10 As described above, even when a height difference occurs, it is configured to spray conductive ink or non-conductive liquid ink.

바람직하게는, 상기 비전도성 액상 잉크는 하얀색으로 구성되어, 일측 노즐(52)을 통해 분사되고, 전도성 잉크는 나머지 하나의 노즐(54)로 분사될 수 있다.Preferably, the non-conductive liquid ink is composed of a white color, and is sprayed through one nozzle 52, and the conductive ink may be sprayed through the other nozzle 54.

그리고, 상기 마킹(40)과 전도성 피막은 단일 공정에 의해 동시에 형성될 수 있다.In addition, the marking 40 and the conductive film may be formed simultaneously by a single process.

여기서, "동시"라는 의미는 시간적으로 완전한 동시를 의미하기 보다는, 하나의 삼차원 프린팅 장치에 의해 상기 마킹(40)과 전도성 피막이 함께 형성될 수 있다는 의미이다.Here, the meaning of “simultaneous” means that the marking 40 and the conductive film can be formed together by a single three-dimensional printing device, rather than a complete simultaneous in time.

즉, 상기 마킹(40)과 전도성 피막이 단일의 공정에서 하나의 삼차원 프린팅 장치에 의해 형성된다는 의미이다.That is, it means that the marking 40 and the conductive film are formed by one 3D printing device in a single process.

상기 전도성 피막은 전도성 잉크에 금 성분을 포함하여 형성되는 것을 의미하며, 금을 나노 입자로 분쇄한 금 나노입자와 용매와 분산제와 습윤제를 포함한다.The conductive film is meant to be formed by including a gold component in a conductive ink, and includes gold nanoparticles obtained by pulverizing gold into nanoparticles, a solvent, a dispersant, and a wetting agent.

상기 분산제는 금 나노입자를 잉크 내에서 안정하게 분산된 상태로 유지하기 위한 첨가제이며, 습윤제는 프린팅 노즐에서의 클로깅(막힘)을 방지하기 위한 첨가제이다.The dispersant is an additive for maintaining the gold nanoparticles stably dispersed in the ink, and the wetting agent is an additive for preventing clogging (clogging) in the printing nozzle.

바람직하게는, 상기 전도성 잉크는 분산제와 습윤제 등을 포함하여, 점도가 35 내지 45 mPa·s 범위, 표면장력은 15 내지 18 mN/m의 범위를 갖도록 형성된다. Preferably, the conductive ink is formed to have a viscosity in the range of 35 to 45 mPa·s and a surface tension in the range of 15 to 18 mN/m, including a dispersant and a wetting agent.

잉크젯 프린팅은 잉크 분사 방식에 따라 크게 연속 분사방식과 드랍온디맨드 방식으로 구분된다.Inkjet printing is largely divided into a continuous injection method and a drop-on-demand method according to the ink injection method.

상기 연속 분사 방식은 펌프를 이용하여 잉크를 분사하는 동안 전자기장을 변화시켜 잉크의 방향을 조절함으로써 프린팅하는 방식이며, 드랍온디맨드 방식은 전기적 신호를 통하여 필요한 순간에만 잉크를 분사시키는 방식으로서, 전기에 의하여 압전판의 변형을 일으켜 압력을 발생시키는 압전방식과 열에 의한 버블의 팽창에서 발생하는 압력을 이용하는 열전사방식으로 나뉠 수 있다.The continuous injection method is a method of printing by adjusting the direction of ink by changing an electromagnetic field while spraying ink using a pump, and the drop-on-demand method is a method of injecting ink only when necessary through an electrical signal. Accordingly, it can be divided into a piezoelectric method that generates pressure by causing the deformation of the piezoelectric plate, and a thermal transfer method that uses the pressure generated from expansion of the bubble by heat.

본 발명의 전도성 잉크는 프린팅 노즐로부터 분사되기 위한 유체의 물성과, 전도성 금속패턴을 형성하기 위한 금속입자의 물성을 만족해야 한다.The conductive ink of the present invention must satisfy the properties of the fluid to be sprayed from the printing nozzle and the properties of the metal particles to form the conductive metal pattern.

전도성 잉크가 노즐로부터 분사되기 위하여 만족되어야 하는 유체의 물성은 적절한 점도와 표면장력으로서, 일정 압력 펄스에서의 분사 속도에 영향을 미친다.The physical properties of the fluid that must be satisfied in order for the conductive ink to be ejected from the nozzle, as appropriate viscosity and surface tension, affect the ejection speed at a constant pressure pulse.

또한, 분사에 크게 영향을 미치는 점도, 표면장력, 전도도 등의 물리적인 유체의 물성뿐만 아니라, 잉크의 안정성과 관계되는 화학적 안정성, 분산성, 시간에 따른 물성의 변화 등이 고려되어야 한다.In addition, not only physical properties of the fluid such as viscosity, surface tension, and conductivity, which greatly affect spraying, but also chemical stability, dispersibility, and changes in properties over time related to the stability of the ink should be considered.

이러한 유체의 물성을 만족시키지 못할 경우, 잉크의 분사 상태가 불안정하거나 분사가 되지 않을 수도 있다. If the physical properties of the fluid are not satisfied, the ejection state of ink may be unstable or may not be ejected.

또한, 전도성 금속패턴을 형성하기 위해 만족해야 할 금속입자의 물성은, 금속 입자의 높은 전도성 및 내산화성, 적절한 금속 나노입자의 크기, 잉크 내에서의 안정한 분산 상태 유지 등이다.In addition, physical properties of the metal particles to be satisfied in order to form the conductive metal pattern include high conductivity and oxidation resistance of the metal particles, suitable size of metal nanoparticles, and maintaining a stable dispersion state in ink.

여기서 전도성 및 내산화성을 갖도록 은 나노입자와 주석 나노입자와 구리 나노입자를 포함할 수 있다.Here, it may include silver nanoparticles, tin nanoparticles, and copper nanoparticles to have conductivity and oxidation resistance.

또한, 내열성과 내부식성의 향상을 위해 본 발명에 따른 전도성 잉크에 코발트 나노입자가 포함될 수 있다.In addition, cobalt nanoparticles may be included in the conductive ink according to the present invention to improve heat resistance and corrosion resistance.

본 발명에서 잉크 조성물에 함유된 금속 나노입자의 크기는 10 내지 30 nm 크기 범위가 바람직한다. In the present invention, the size of the metal nanoparticles contained in the ink composition is preferably in the range of 10 to 30 nm.

상기 분산제는 고농도의 금속 나노 입자가 잉크 내에서 안정하게 분산되도록 하기 위해 포함된다.The dispersant is included to stably disperse the metal nanoparticles of high concentration in the ink.

상기 용매로서는 에탄올, 메탄올, 아세톤, 이소프로필 알코올, 톨루엔, 메틸 에틸 케톤 중의 하나 이상의 용매로 이루어질 수 있다.The solvent may be one or more of ethanol, methanol, acetone, isopropyl alcohol, toluene, and methyl ethyl ketone.

상기 용매의 함량은 잉크 조성물 100 중량부를 기준으로 하여 10 내지 50 중량부인 것이 바람직하다. The content of the solvent is preferably 10 to 50 parts by weight based on 100 parts by weight of the ink composition.

만약, 용매의 함량이 50중량부를 초과하면 금속 나노입자의 밀도가 감소하여 우수한 산화방지 피막성을 나타내지 못하며, 만약 용매의 함량이 10 중량부 미만이면 점도가 너무 커져 분사가 불안정해지는 문제점이 있다. If the content of the solvent exceeds 50 parts by weight, the density of the metal nanoparticles decreases, so that excellent anti-oxidation film properties are not exhibited, and if the content of the solvent is less than 10 parts by weight, the viscosity becomes too high and spraying becomes unstable.

바람직하게는, 상기 전도성 잉크 조성물 100 중량부를 기준으로 금 나노입자는 70 내지 80 중량부 포함되며, 상기 은 나노입자는 4 내지 5 중량부 포함되며, 상기 주석 나노입자는 15 내지 25 중량부 포함되며, 상기 구리 나노입자는 0.5 내지 1 중량부 포함되며, 상기 코발트 나노입자는 0.001 내지 0.1 중량부 포함된다.Preferably, based on 100 parts by weight of the conductive ink composition, 70 to 80 parts by weight of gold nanoparticles are included, 4 to 5 parts by weight of the silver nanoparticles are included, and 15 to 25 parts by weight of the tin nanoparticles are included, and , The copper nanoparticles are included in 0.5 to 1 parts by weight, and the cobalt nanoparticles are included in 0.001 to 0.1 parts by weight.

상기 금 나노입자의 함량이 70 중량부 미만이면 전도성 산화방지 피막의 금 나노입자의 밀도가 감소하여 우수한 전도도와 산화방지 성능을 나타내지 못한다. If the content of the gold nanoparticles is less than 70 parts by weight, the density of the gold nanoparticles of the conductive antioxidant film decreases, so that excellent conductivity and antioxidant performance are not exhibited.

만약, 80 중량부를 초과하면 잉크 점도가 너무 커져 분사가 불안정해지며, 전도성 잉크 제조 비용이 비약적으로 상승되는 문제점이 있다. If it exceeds 80 parts by weight, the viscosity of the ink becomes too large, making spraying unstable, and there is a problem in that the cost of manufacturing the conductive ink increases dramatically.

상기 은 나노입자의 함량이 4 중량부 미만이면, 은 나노입자의 밀도가 감소하여 우수한 전도도와 산화방지 성능을 나타내지 못하며, 5 중량부를 초과하면 잉크 점도가 너무 커져 분사가 불안정해진다.If the content of the silver nanoparticles is less than 4 parts by weight, the density of the silver nanoparticles decreases, so that excellent conductivity and anti-oxidation performance cannot be exhibited, and if the content of the silver nanoparticles exceeds 5 parts by weight, the ink viscosity becomes too high, resulting in unstable injection.

또한, 적절한 전도성과 내산화성을 위해 주석 나노입자와 구리 나노입자 및 코발트 나노입자는 상기 범위로 포함되는 것이 바람직하다ㅏ.In addition, it is preferable that tin nanoparticles, copper nanoparticles, and cobalt nanoparticles are included in the above ranges for appropriate conductivity and oxidation resistance.

분산제는 고농도의 금속 나노 입자를 잉크 내에서 안정하게 분산된 상태로 유지시키는 역할을 하며, 상기 분산제의 함량은 잉크 조성물 100 중량부를 기준으로 하여 2 내지 5중량부인 것이 바람직하다. The dispersant serves to keep the metal nanoparticles of high concentration in a stably dispersed state in the ink, and the content of the dispersant is preferably 2 to 5 parts by weight based on 100 parts by weight of the ink composition.

분산제의 함량이 5 중량부를 초과하면 분산제의 폴리머 상호간의 영향으로 점도가 증가하여 분사가 불안정해지며, 만약 분산제의 함량이 2 중량부 미만이면 분산제의 역할이 미미하여 분산 안정성이 떨어진다.When the content of the dispersant exceeds 5 parts by weight, the viscosity increases due to the mutual influence of the polymers of the dispersant, resulting in unstable spraying. If the content of the dispersant is less than 2 parts by weight, the role of the dispersant is insignificant, resulting in poor dispersion stability.

습윤제는 잉크젯 프린터의 노즐 클로깅을 방지하기 위하여 습윤성을 유지하도록 용매의 특성을 조절하는 역할을 하며, 습윤제의 함량은 잉크 조성물 100 중량부를 기준으로 하여 2 내지 5 중량부인 것이 바람직하다. In order to prevent nozzle clogging of the inkjet printer, the humectant controls the properties of the solvent so as to maintain wettability, and the content of the humectant is preferably 2 to 5 parts by weight based on 100 parts by weight of the ink composition.

만약, 습윤제의 함량이 5 중량부를 초과하면 점도가 크게 증가하여 분사가 불안정해지며, 습윤제의 함량이 2 중량부 미만이면 노즐 막힘 현상이 일어날 수 있다. If the content of the humectant exceeds 5 parts by weight, the viscosity increases significantly and spraying becomes unstable, and if the content of the humectant is less than 2 parts by weight, clogging of the nozzle may occur.

이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.In the above, although the present invention has been described by the limited embodiments and drawings, the technical idea of the present invention is not limited to these, and by those of ordinary skill in the art to which the present invention pertains, the technical idea of the present invention and Various modifications and variations will be possible within the scope of the following claims.

10: 회로
20: 패드(Pad)
30: 단자부
40: 마킹
50: 노즐 헤드
10: circuit
20: Pad
30: terminal part
40: marking
50: nozzle head

Claims (7)

내층 코어(Core) 표면에 동박으로 내층 회로를 형성하는 단계와;
상기 내층 회로가 형성된 내층 코어 복수 개를 적층하는 단계와;
상기 적층하여 형성된 다층기판 표면에 동박으로 외층 회로를 형성하는 단계와;
상기 다층기판에서 상기 외층기판의 표면에 식별을 위한 마킹을 비전도성 액상 잉크를 이용하여 형성하는 단계와;
상기 외층기판 표면에 형성된 동박 회로의 표면에 전도성 피막을 형성하는 단계를 포함하며,
상기 마킹을 형성하는 단계와 전도성 피막을 형성하는 단계는 삼차원 프린팅 방식에 의해 비전도성 액상 잉크와 전도성 잉크를 분사하여 형성되는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
Forming an inner layer circuit with copper foil on a surface of the inner layer core;
Stacking a plurality of inner layer cores having the inner layer circuit formed thereon;
Forming an outer layer circuit with copper foil on the surface of the multilayer substrate formed by lamination;
Forming a marking for identification on the surface of the outer substrate in the multilayer substrate using non-conductive liquid ink;
And forming a conductive film on the surface of the copper foil circuit formed on the surface of the outer substrate,
The forming of the marking and the forming of the conductive film are formed by spraying non-conductive liquid ink and conductive ink by a three-dimensional printing method.The method of forming a multilayer printed circuit board by a three-dimensional printing method.
제 1 항에 있어서,
상기 전도성 잉크는 금 성분을 포함하는 전도성 잉크로 형성되는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 1,
The method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that the conductive ink is formed of a conductive ink containing a gold component.
제 2 항에 있어서,
상기 마킹과 전도성 피막은 단일 공정에 의해 동시에 형성되는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 2,
The method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that the marking and the conductive film are formed simultaneously by a single process.
제 2 항에 있어서,
상기 전도성 잉크는 금 나노입자와 용매와 분산제와 습윤제를 포함하는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 2,
The conductive ink is a method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that it contains gold nanoparticles, a solvent, a dispersant, and a wetting agent.
제 4 항에 있어서,
상기 전도성 잉크는 은 나노입자와 주석 나노입자와 구리 나노입자를 포함하는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 4,
The conductive ink is a method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that it contains silver nanoparticles, tin nanoparticles, and copper nanoparticles.
제 5 항에 있어서,
상기 전도성 잉크는 코발트 나노입자를 포함하는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 5,
The method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that the conductive ink contains cobalt nanoparticles.
제 6 항에 있어서,
상기 전도성 잉크 조성물 100 중량부를 기준으로 금 나노입자는 70 내지 80 중량부 포함되며, 상기 은 나노입자는 4 내지 5 중량부 포함되며, 상기 주석 나노입자는 15 내지 25 중량부 포함되며, 상기 구리 나노입자는 0.5 내지 1 중량부 포함되며, 상기 코발트 나노입자는 0.001 내지 0.1 중량부 포함되는 것을 특징으로 하는 삼차원 프린팅 방식에 의한 다층 인쇄회로기판 형성 방법.
The method of claim 6,
Based on 100 parts by weight of the conductive ink composition, 70 to 80 parts by weight of gold nanoparticles are included, 4 to 5 parts by weight of the silver nanoparticles are included, and 15 to 25 parts by weight of the tin nanoparticles are included, and the copper nanoparticles A method of forming a multilayer printed circuit board by a three-dimensional printing method, characterized in that 0.5 to 1 parts by weight of the particles are included, and 0.001 to 0.1 parts by weight of the cobalt nanoparticles are included.
KR1020190082325A 2019-07-08 2019-07-08 Method for forming multilayer pcb using three dimensional printing KR102218059B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190082325A KR102218059B1 (en) 2019-07-08 2019-07-08 Method for forming multilayer pcb using three dimensional printing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082325A KR102218059B1 (en) 2019-07-08 2019-07-08 Method for forming multilayer pcb using three dimensional printing

Publications (2)

Publication Number Publication Date
KR20210006251A true KR20210006251A (en) 2021-01-18
KR102218059B1 KR102218059B1 (en) 2021-02-22

Family

ID=74236979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082325A KR102218059B1 (en) 2019-07-08 2019-07-08 Method for forming multilayer pcb using three dimensional printing

Country Status (1)

Country Link
KR (1) KR102218059B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650671B1 (en) 2022-10-18 2023-05-16 Dell Products L.P. Information handling system keyboard with rapid assembly and disassembly to aid recycling
US11856719B1 (en) 2022-10-18 2023-12-26 Dell Products L.P. Information handling system mouse with rapid assembly and disassembly to aid recycling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090112506A (en) * 2008-04-24 2009-10-28 주식회사 에이디피엔지니어링 Method for forming thin film bump electrode pad of board by ink jet process
KR20090117253A (en) * 2008-05-09 2009-11-12 삼성전기주식회사 Ink-jet ejecting apparatus
KR20120033840A (en) * 2010-09-30 2012-04-09 삼성전기주식회사 Manufacturing method for printed circuit board
KR20130131240A (en) * 2012-05-23 2013-12-03 주식회사 엘지화학 Phase change ink compositions and conductive patterns formed therefrom
KR20160022243A (en) * 2014-08-19 2016-02-29 인텔 코포레이션 Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090112506A (en) * 2008-04-24 2009-10-28 주식회사 에이디피엔지니어링 Method for forming thin film bump electrode pad of board by ink jet process
KR20090117253A (en) * 2008-05-09 2009-11-12 삼성전기주식회사 Ink-jet ejecting apparatus
KR20120033840A (en) * 2010-09-30 2012-04-09 삼성전기주식회사 Manufacturing method for printed circuit board
KR20130131240A (en) * 2012-05-23 2013-12-03 주식회사 엘지화학 Phase change ink compositions and conductive patterns formed therefrom
KR20160022243A (en) * 2014-08-19 2016-02-29 인텔 코포레이션 Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650671B1 (en) 2022-10-18 2023-05-16 Dell Products L.P. Information handling system keyboard with rapid assembly and disassembly to aid recycling
US11856719B1 (en) 2022-10-18 2023-12-26 Dell Products L.P. Information handling system mouse with rapid assembly and disassembly to aid recycling

Also Published As

Publication number Publication date
KR102218059B1 (en) 2021-02-22

Similar Documents

Publication Publication Date Title
US9538642B2 (en) Wiring board and method for manufacturing the same
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
JPH11163499A (en) Printed wiring board and manufacture thereof
KR20120004777A (en) Electronic component module and method for manufacturing the same
KR102218059B1 (en) Method for forming multilayer pcb using three dimensional printing
KR101489206B1 (en) Double side flexible printed circuit board having plating layer and method for manufacturing the same
JP2013128118A (en) Printed circuit board and method of manufacturing printed circuit board
CN109041459B (en) Manufacturing method of groove bottom pattern stepped groove and PCB
JP2005154255A (en) Polymer/ceramic composite paste for embedded capacitor, and method for manufacturing the capacitor using the same
CN103108491A (en) Circuit board and manufacture method thereof
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR20080104944A (en) Method for manufacturing printed wiring board having potting dam and printed wiring board manufactured according to the method
KR100771298B1 (en) Manufacturing method of chip embedded PCB using an engraved mold
US20120103671A1 (en) Printed circuit board and method for manufacturing the same
KR100713693B1 (en) Printed circuit board mounting electronic components within using screen printing and mounting method thereof
KR100674320B1 (en) PCB with circuit pattern formed by injection nozzle
KR100993318B1 (en) Method for manufacturi ng flying tail type rigid-flexible printed circuit board
KR101454080B1 (en) Printed circuit board and method of manufacturing the same
CN105282972B (en) Device internally-arranged type printed circuit board, semiconductor packages and its manufacturing method
KR100601486B1 (en) Embedded chip print circuit board and method for fabricating the same
JP4772586B2 (en) Circuit board manufacturing method
KR102322533B1 (en) Method of manufacturing the Multilayer Printed Circuit Board
KR20120136691A (en) Printed circuit board and method of manufacturing the same
KR20220079161A (en) Method for making printed circuit board of heat radiant type
KR100601471B1 (en) Manufacturing method for printed circuit board using a multi-injection form

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant