KR20200139260A - 도금 동작들을 위한 기판 습윤성 개선 - Google Patents

도금 동작들을 위한 기판 습윤성 개선 Download PDF

Info

Publication number
KR20200139260A
KR20200139260A KR1020207034357A KR20207034357A KR20200139260A KR 20200139260 A KR20200139260 A KR 20200139260A KR 1020207034357 A KR1020207034357 A KR 1020207034357A KR 20207034357 A KR20207034357 A KR 20207034357A KR 20200139260 A KR20200139260 A KR 20200139260A
Authority
KR
South Korea
Prior art keywords
substrate
reducing oxidation
placing
increasing wettability
wettability
Prior art date
Application number
KR1020207034357A
Other languages
English (en)
Inventor
지안 헤
산티나쓰 곤가디
형준 허
루단 후앙
징빈 펑
더글라스 힐
토마스 버크
매니쉬 란잔
앤드류 제임스 프파우
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200139260A publication Critical patent/KR20200139260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다양한 실시예들은 전기화학 증착 프로세스 전에 기판을 보습하는 방법들 및 장치들을 포함한다. 일 실시예에서, 기판 습윤성을 제어하기 위한 방법이 전-처리 챔버에 기판을 배치하는 단계, 기판의 표면을 보습하기 위해 전-처리 챔버의 분위기를 제어하는 단계, 및 도금 셀 내에 기판을 배치하는 단계를 포함한다. 다른 방법들 및 시스템들이 개시된다.

Description

도금 동작들을 위한 기판 습윤성 개선
우선권 주장
본 출원은 2018년 4월 30일에 출원된 미국 특허 가출원 번호 제 62/664,938 호의 우선권의 이익을 주장하고, 이는 전체가 본 명세서에 참조로서 인용된다.
본 명세서에 개시된 주제는 도금 전 직면한 다른 프로세스 단계들의 결과로서, 불량한 습윤성 (wettability) 을 갖는 다양한 타입들의 기판들 (예를 들어, 실리콘 웨이퍼들 또는 다른 원소 또는 화합물 웨이퍼들, 또는 일반적인 "웨이퍼들") 을 처리하는 것에 관한 것이다. 구체적으로, 개시된 주제는 도금 배스 내로 기판 침지 동안 습윤을 개선하고, 기판 상의 전기화학 도금 프로세스 동안 성능을 개선한다.
전기화학 증착 프로세스가 일반적으로 집적 회로의 금속화에 사용된다. 다양한 프로세스들에서, 증착 프로세스는 이전에 형성된 유전체 층들에서 이전-형성된 트렌치들 및 비아들 내에 금속 라인들을 증착하는 단계를 수반한다. 이 종속 프로세스에서, 박형의 부착 금속 확산 배리어 막이 일반적으로 PVD (Physical Vapor Deposition) 프로세스 또는 CVD (Chemical Vapor Deposition) 프로세스를 활용함으로써 표면 상으로 사전-증착된다 (pre-deposited). 타겟 금속 막에 따라, 금속-시드 층이 배리어 막의 상단 상에 후속하여 증착될 것이다. 피처들 (비아들 및 트렌치들) 은 이어서 전기화학 증착 프로세스를 통해 타겟 금속으로 전기화학적으로 충진된다.
그러나, 기판들 상으로 전기화학 증착의 성능은 많은 인자들에 의해 영향을 받는다. 예를 들어, 무기물 컴포넌트 농도들 및 첨가제 농도들 모두를 포함하여 도금 배스 조성은, 보이드-프리 (void-free) 갭 충진을 보장하는 중요한 역할을 갖는다. 기판들을 도금 용액 내로 진입시키는 방법 (예를 들어, 캐소드/기판을 도금 용액 내에 완전히 침지시키는데 소요되는 시간, 캐소드/기판이 용액에 진입하는 각도, 침지 동안 캐소드/기판의 회전 속도, 등), 뿐만 아니라 기판에 인가된 전류 및 전압은, 기판에 걸친 갭 충진 품질 및 갭 충진 균일성의 중요한 역할들을 할 수 있다.
도금 용액 내로 캐소드/기판의 초기 침지에 관한 다양한 양태들이 당업자에게 공지되었다. 중요한 역할을 하는 일 양태는 진입 동안 도금 배스에 의한 기판의 습윤이다. 적절한 습윤 없이, 기포들은 예를 들어, 특정한 영역들에서 기판의 표면에 부착될 수 있고, 이후 기포들에 의해 영향을 받는 영역 내의 전기증착은 전기적 불연속성으로 인해 달성하기 어려울 것이다. 최종 결과는 이들 영역들에서 도금을 손실하는 것이다. 이 불량한 습윤성과 연관된 결함들은 일반적으로 "금속 손실 (missing metal)" 결함들로 지칭된다. 금속 손실 결함들은 기판 상의 액티브 디바이스들을 포함하는 영역들에 주로 "치명적인 결함들 (killer defects)"을 생성한다. 예를 들어, 도 1a 및 도 1b는 종래 기술의 방법들 하에 기판의 불량한 습윤의 결과로서 통상적인 결함 맵들을 도시한다. 도 1a 및 도 1b의 보다 어두운 영역들은 결함들의 높은 영역 농도들을 나타낸다. 도 2a 내지 도 2c는 불량한 습윤의 결과로서 기판의 표면 상의 점진적으로 보다 작은 FOV (Fields-Of-View) 에서의 통상적인 결함 형상들을 도시한다. 도 2a는 약 98 ㎛의 FOV에서의 결함들을 도시하고, 도 2b는 약 11.25 ㎛의 FOV에서의 결함들을 도시하고, 그리고 도 2c는 약 3 ㎛의 FOV에서의 결함들을 도시한다.
상기 기술된 바와 같이, 전기화학 도금 프로세스에 대해, 박형의 부착 금속 확산 배리어 막이 일반적으로 예를 들어, PVD 기법 또는 CVD 기법을 활용함으로써 표면 상으로 사전-증착된다. 타겟 금속 막에 따라, 금속-시드 층이 이어서 배리어 막의 상단 상에 증착될 수도 있다. 일반적으로, 배리어 층 및 시드 층이 기판 상에 증착될 때부터 기판이 전기화학적으로 증착되는 시간까지의 시간의 기간이 시차 (Δt, "큐 시간 (queue time)"으로 지칭됨) 를 생성한다. 큐 시간 동안, 기판의 표면 상태는 시간이 지나면서 변화할 것으로 예상된다. 가장 널리 인식된 표면 변화들 중 하나는 기판 상의 금속 층의 산화이다. 표면 금속의 산화는 시드 층의 시트 저항을 증가시키고, 이에 따라 보다 강한 말단 효과로 인해 시드 층 상에 균일하게 도금하는 것을 보다 어렵게 만든다. 산화물 층은 시드 층 상의 첨가제 흡수 거동을 변화시키고, 다양한 도금 문제들로 이어질 수 있다. 산화물 층은 또한 기판 침지 동안 습윤 거동을 변화시킨다. 도금 전 금속으로 다시 환원되지 않으면, 산화물은 도금 배스 내로 용해되고, 후속하여 시드 층의 손실 및 당업자에게 공지된 부가적인 문제들로 이어질 수도 있다. 또한, 금속 시드 층의 산화는 보통 기판에 걸쳐 균일하지 않다. 결과적으로, 통상적으로 불균일성에 대한 큐 시간의 강한 종속성이 있다. 따라서, 큐 시간 동안 기판의 산화는 도금 프로세스 성능으로의 변동들을 도입하고, 산화는 도금 프로세스에 일반적으로 유해하다.
큐 시간의 영향을 제거하거나 감소시키기 위해, 그리고 프로세스 성능을 보장하기 위해, 시드 층 산화 문제를 해결하도록 반도체 및 관련된 산업들에서 다양한 접근법들이 취해진다. 일 이러한 방법은 시딩 (seeding) 에 후속하여 그리고 도금 전에, 분위기 제어된, FOUP (Front-Opening Unified Pod) 에 기판들을 포함하는 것이다. 이 예에서, FOUP는 산소 (O2) 가 기판에 도달하는 것을 방지하기 위해, 보통 질소 (N2) 로 충진되고, 이에 따라 O2는 도 3a에 도시된 바와 같이 시드를 산화시킨다.
도 3a는 도금 장치 상의 산화를 환원시키도록 사용된 종래 기술의 방법 (300) 을 도시하고, 이는 다양한 증착들, 세정, 및 후-어닐링 (post-anneal) 동작들로 이어진다. 방법 (300) 은 인입 시드 기판이 N2-분위기를 포함하는 FOUP 내에 있는 동작을 도시한다. 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 FOUP로 다시 이송된다.
이제 도 3b를 참조하면, 시드 층 산화 문제를 해결하기 위해 사용된 종래 기술의 제 2 방법 (310) 은 상승된 온도의 수소 (H2) 분위기에서 표면 산화물을 환원시키는 것이다. 방법 (310) 은 인입 시드 기판이 FOUP 내에 있는 동작을 도시한다. 기판은 FOUP로부터 기판이 H2로 가스를 형성하는 어닐링 프로세스를 겪는 도금-전 어닐링 프로세스로 이송된다. 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 FOUP로 다시 이송된다. 이 H2 기반 프로세스는 통상적으로 전-어닐링 프로세스로 지칭되고, 도금 프로세스 직전에 수행되어야 한다.
도 3c는 시드 층 산화 문제를 해결하기 위해 사용된 종래 기술의 제 3 방법 (330) 을 도시한다. 제 3 방법 (330) 은 수소 (H) 라디칼들을 갖는 H2, 플라즈마 기반 분위기에서 표면 산화물을 환원시킨다. 방법 (330) 은 인입 시드 기판이 FOUP 내에 있는 동작을 도시한다. 기판은 FOUP로부터 기판이 상승된 온도의 H2, 플라즈마 기반 분위기에서 진공 하에 배치되는 전처리 챔버로 이송된다. 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 FOUP로 다시 이송된다. 이 H2, 플라즈마 기반 프로세스는 통상적으로 전-어닐링 프로세스로 지칭되고, 도금 프로세스 직전에 수행되어야 한다. 전-어닐링 프로세스와 유사하게, 이 H2, 플라즈마 기반 프로세스는 종종 도금 프로세스 직전에 수행된다. 그러나, 이 프로세스는 도 3a 및 도 3b를 참조하여 상기 논의된 전-어닐링 프로세스들보다 상당히 낮은 온도에서 수행될 수도 있다. 문헌에 보고되고 당업자에게 공지된 바와 같이, H2, 플라즈마 기반 프로세스는 또한 표면 층을 세정하고 시드 층의 많은 불순물들을 제거할 수 있다.
그러나, 일부 적용예들에서, 상기 언급된 종래 기술 접근법들 및 프로세스들은 산화를 방지하거나, 형성된 금속-산화물을 금속으로 다시 환원시키기 위해 후속 도금 프로세스에서 다른 문제들을 도입할 수 있다는 것이 관찰되었다. 예를 들어, 연장된 시간의 기간 동안 N2-충진된 FOUP에 기판들을 포함하는 것은 일반적으로 산화가 발생하는 것을 방지하는데 효과적인 것으로 밝혀졌다. 그러나, 기판이 이어서 후속 도금 프로세스에서 습윤이 되는 것이 매우 어려워질 수 있다는 것이 또한 밝혀졌다. 유사하게, 전-어닐링 프로세스, 또는 H2, 플라즈마 기반 프로세스에서의 환원-전 프로세스가 도금 동안 시드 기판의 습윤성을 저하시키고, 이에 따라 도금 동안 도금 손실 결함들을 유발한다는 것이 또한 밝혀졌다. 적절하게 처리되지 않고, 표면 금속 산화물들을 제어, 환원, 또는 제거하기 위한 상기 프로세스들 및 접근법들은 성공적으로 구현되지 않을 수 있다.
이 섹션에 기술된 정보는 이하의 개시된 주제에 대한 맥락을 숙련된 기술자에게 제안하기 위해 제공되고, 인정된 종래 기술로 간주되지 않아야 한다.
도 1a 및 도 1b는 기판의 불량한 습윤의 결과로서 종래 기술의 통상적인 결함 맵들을 도시한다.
도 2a 내지 도 2c는 종래의 불량한 습윤 프로세스들의 결과로서 기판의 표면 상의 상이한 FOV에서의 통상적인 결함 형상들을 도시한다.
도 3a 내지 도 3c는 다양한 증착들, 세정, 및 후-어닐링 동작들이 이어지는 도금 장치 상의 산화를 환원시키도록 사용된 종래 기술의 다양한 방법들의 예들을 도시한다.
도 4a 내지 도 4d는 본 명세서에 개시된 다양한 실시예들에 따른 도금 장치의 산화를 환원시키거나 제거하고, 습윤성을 상승시키도록 사용된 다양한 기법들의 예들을 도시하고, 다양한 기법들의 적어도 일부 예들은 다양한 증착들, 세정, 및 후-어닐링 동작들이 이어진다.
도 5는 본 명세서에 개시된 다양한 실시예들 중 하나 이상의 적용 후 발생하는 통상적인 결함 맵들의 일 예를 도시한다.
도 6a는 진공/대기 (atmospheric) 전이 모듈에서 기판의 분위기 제어를 위한 일 예시적인 실시예를 도시한다.
도 6b는 지연 스테이션 모듈에서 기판의 분위기 제어를 위한 일 예시적인 실시예를 도시한다.
도 7a는, 기판의 표면이 금속 층으로부터 이전에 흡착된 H2O 분자들이 스트립핑되거나 (stripped) 실질적으로 스트립핑되는 종래 기술 시퀀스의 예시이다.
도 7b는 기판의 표면 (710) 상의 H2O 분자들의 흡착을 도시한다.
개시된 주제는 이제 첨부된 도면들 중 다양한 도면들에 예시된 바와 같이 몇몇 일반적이고 특정한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 개시된 주제의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 개시된 주제가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 또는 구조체들은 개시된 주제를 모호하게 하지 않도록 상세히 기술되지 않았다.
본 명세서에 포함된 개시된 주제는 기판 습윤성을 개선하기 위한 다양한 실시예들을 기술한다. 그러나, 상기 논의된 바와 같이, 종래 기술의 다양한 기판 진입 프로세스들은 기판 습윤성의 제한된 개선을 갖는 것으로 밝혀졌다. 결과적으로, 이들 종래 기술 프로세스들은 불량한 습윤으로 유발된 도금 손실 결함들을 갖는 문제를 부분적으로만 개선한다.
본 명세서에 개시된 바와 같이, 기판 습윤성 문제는 실질적으로 후속 전기화학 도금 프로세스 (예를 들어, 이하 흡착 메커니즘들 및 첨부한 설명들을 기술하는 도 7b 참조) 직전에 기판의 표면을 "보습 (moisturizing)"함으로써 보다 완전하게 해결될 수 있다. 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에 개시된 다양한 실시예들 각각이 종래 기술의 전-습식 프로세스와 상이하다는 것을 인식할 것이다.
예를 들어, 특정한 전기화학 도금 적용예들에 대해, 기판들은 완전히 습윤되지 않을 수 있다. 기판 상의 피처들은 전-습윤 프로세스에 의해 탈이온수 (deionized (DI) water) 로 달리 충진될 수도 있다. 피처들 내부의 후속 전기화학 도금 프로세스는 나중에 피처들의 일부 또는 전부를 차지하는 (예를 들어, 충진 또는 부분적으로 충진) 탈이온수로 인해 영향을 받는다. 이하의 개시된 주제는 피처들을 과도한 DI로 충진하지 않고, 도금 동안 우수한 습윤 거동을 위해 균일하게 또는 실질적으로 균일하게 보습된 표면을 생성하는 것을 돕고, 이에 따라 후속 도금 프로세스의 성능을 손상시키지 않고 습윤을 개선한다.
다양한 실시예들에서, 도금 프로세스 전 기판의 표면의 자연적인 보습 프로세스가 개시된다. 일반적으로, 자연적인 보습은 기판의 표면을 보습하기 위해 도금 툴의 분위기의 수분을 사용하는 것을 수반한다. 자연적인 보습은 예를 들어, 도금 셀 이전에 도금 장치의 다양한 위치들에서, 또는 도금 셀 자체에서 도금 전에 (예를 들어, 실질적으로 직전에) 프로세스 시퀀스에 "대기 (waiting) 단계"를 도입함으로써 구현될 수 있다. 대기 단계의 시간 기간은 기판이 예를 들어, 흡습성 (hydroscopic) 또는 소수성 (hydrophobic) 이도록 (기판 상에 이미 형성된 임의의 막들을 포함하여) 기판의 특성, "대기 볼륨"의 상대 습도, 및 당업자에게 공지되었거나 공지될 수 있는 다른 인자들과 같은 다수의 인자들에 종속된다. 일단 이러한 인자들이 공지되면, 숙련된 기술자는 이어서 열역학 및 화학 흡착 원리들에 기반하여 대기 단계 동안 시간 기간 (및 H2O 증기의 분압 또는 대기 볼륨의 상대 습도, 온도, 등과 같은 다른 인자들) 을 결정할 수 있다.
예를 들어, 자연적인 보습에서, 기판은 도금 셀 내부에 기판을 배치하기 전에 로봇 암의 엔드 이펙터에서 대기하고; (전-어닐링, H2 플라즈마에서 처리되는 등과 같은) 다른 프로세스 시퀀스들에 후속하여 공기 (air) 에 노출되는 FOUP에서 대기하고; 그리고/또는 스태킹 (stacking) 스테이션 상에 있는 동안 도금 셀 전에 공기에 노출되는 프로세스 모듈 내부에서 대기할 수 있다. 상기 언급한 바와 같이, 필요한 지연 시간은 적어도 부분적으로 각각의 위치들에서 상대 습도 및 다른 인자들에 종속된다. 그러나, 구현예에 따라, 이 자연적인 보습 접근법의 대기 시간은 도금 장치에 백로그 (backlog) 및 잠재적인 쓰루풋 (throughput) 문제들을 유발하고, 때때로 심지어 기판 실행을 시퀀싱하는 것의 어려움들을 유발하기에 충분히 상당할 수 있다. 반면, 도금 셀에서 대기하는 것은 매우 편리한 것으로 밝혀졌고, 약 5 초부터 약 30 초까지의 대기 시간이 기판을 완전히 보습할 수 있는 것으로 밝혀져, 이에 따라 종래 기술 하에 주지된 바와 같이 원래 기판들의 불량한 습윤성 문제를 완전히 또는 실질적으로 완화한다.
다양한 실시예들에서, 도금 프로세스 전 기판 표면의 가속화된/제어된 보습이 또한 개시된다. 일반적으로, 가속화된/제어된 보습 실시예들과 함께, 기판들은 제어된 분위기에 노출될 수도 있다.
예를 들어, 도금 장치 내부의 상대 습도, 분위기에서 O2에 의한 금속 표면의 산화의 가능성, 및 기판이 분위기로부터 수분을 흡수하기 위해 필요한 시간에 대한 보습 프로세스의 종속성으로 인해, 기판은 다양한 실시예들에서 제어된 분위기에 노출될 수도 있다. 제어된 분위기는 예를 들어, 과도한 표면 산화를 방지하거나 환원시키기 위해 산소 프리 (oxygen-free) 또는 산소-조절된 분위기일 수도 있다 (예를 들어, 도 4a 참조). 도 4a 내지 도 4d의 도면들 중 하나 이상을 동시에 참조하면, 가능한 실시예들은: (a) 노즐을 통해 제공된, 도금 셀에서 가습된 N2에 노출된 기판; (b) 도금 모듈 이전에 스택된/파킹 스테이션에서 가습된 N2에 노출된 기판; (c) FOUP에서 가습된 N2에 노출된 기판; (d) 도금 모듈 이전에 필요에 따라 임의의 프로세스 모듈에서 가습된 N2에 노출된 기판; (e) 도금 모듈 이전에 필요에 따라 임의의 프로세스 모듈 (진공 모듈들, 진공/대기 전이 모듈들, 또는 대기 모듈들을 포함하지만 이에 제한되지 않음) 에서 수증기에 노출된 기판; 및/또는 (f) (도금 장치 대신) 독립형 모듈에서 구현된 상기 실시예들 중 임의의 실시예를 포함하지만, 이에 제한되지 않는다. 이들 각각 그리고 보다 많은 프로세스들에 대한 상세한 기술들이 이하에 제공된다. 본 명세서에 개시된 다양한 실시예들은 기판들이 동작들의 다양한 단계들 동안 FOUP에 위치되는 것을 참조할 수도 있지만, 기판들은 또한 기판 스테이션들, 기판 카세트들, 기판 홀딩 위치들, 및 다른 타입들의 위치들 및 장치들과 같은 또 다른 분위기에 위치될 수도 있다. 따라서, 예를 들어, N2, DI 및/또는 산소 프리 분위기들을 포함할 수도 있는 이러한 타입들의 위치들은, 본 명세서에 "기판 분위기들"로 간단히 지칭될 수도 있다. 또한, 다양한 실시예들이 도금 동작을 참조하여 설명되지만, 개시된 주제는 이렇게 제한되지 않고 실시예들은 다양한 상이한 방법들, 프로세스들, 및 동작들에 적용될 수도 있다.
예를 들어, 이제 도 4a를 참조하면, 도금 장치에서 기판의 습윤성을 동시에 또는 실질적으로 동시에 증가시키는 동안, 산화를 환원시키거나 제거하기 위한 방법 (400) 의 예시적인 실시예가 도시된다. 방법 (400) 은 인입 시드 기판 (그 위에 형성된 금속-시드 (metal-seed) 층을 갖는 기판) 이 실질적으로 산소 프리, N2-분위기를 포함하는 FOUP와 함께 조절된 DI-보습된 FOUP 분위기에 있는, 동작 (401) 을 도시한다.
조절된 DI-보습된 FOUP 분위기는 예를 들어, 약 20 ％ 내지 약 100 ％의 제어된 상대 습도 (Relative Humidity; RH) 범위를 갖는 분위기를 지칭한다. 기판은 업스트림 프로세스들, 프로세스 요건들, 툴 이용 가능성, 목표된 기판-쓰루풋 레이트, 및 다양한 다른 요인들과 같은 요인들에 기반하여 광범위한 다양한 시간들 동안 이 분위기에 남아있을 수도 있다. 따라서, 조절된 DI-보습된 FOUP 분위기에서 시간은 주어진 프로세스에 대해 몇 초부터 몇 시간만큼 길 수도 있다. 결과적으로, 주어진 RH 범위 및 시간은 단지 예시이고, 특정한 프로세스에 대해 상당히 가변할 수도 있다. 또한, 상기 언급된 바와 같이, 본 명세서에 기술된 다양한 실시예들에서, 당업자는 기판이 FOUP 이외의 다양한 분위기들 (예를 들어, 기판 분위기) 에 있을 수도 있다는 것을 인식할 것이다. 따라서, FOUP 내의 분위기는 단지 명시된 분위기가 발생할 수 있는 예로서 제공된다.
도 4a를 계속해서 참조하면, 동작 (403) 에서, 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 동작 (405) 에서, 기판이 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작 (407) 에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 다양한 예들에서, 후-어닐링 프로세스는 약 30 초부터 약 600 초까지의 냉각 기간을 갖고, 대략 30 초 내지 약 600 초 동안 약 30 ℃부터 약 400 ℃까지의 범위에서 기판을 어닐링하는 것을 포함할 수도 있다. 그러나, 이들 시간들 및 온도들은 단지 예로서 주어지고, 특정한 프로세스 동안 시간들 및 온도들 모두에서 상당히 가변할 수도 있다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 동작 (409) 에서 FOUP로 다시 이송된다.
도 4b에서, 도금 장치에서 기판의 습윤성을 동시에 또는 실질적으로 동시에 증가시키는 동안, 산화를 환원시키거나 제거하기 위한 방법 (410) 의 또 다른 예시적인 실시예가 도시된다. 방법 (410) 은 인입 시드 기판이 FOUP 내에 있고, FOUP가 N2-기반 분위기를 포함하는 동작 (411) 을 도시한다. 동작 (413) 에서, 기판은 본 명세서에 기술된 다양한 실시예들에 따른 기판-보습 단계를 겪는다. 동작 (415) 에서, 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 동작 (417) 에서, 기판이 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작 (419) 에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 후-어닐링 프로세스는 도 4a를 참조하여 주어진 파라미터들과 동일하거나 유사할 수도 있다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 동작 (421) 에서 FOUP로 다시 이송된다.
도 4c에서, 도금 장치에서 기판의 습윤성을 동시에 또는 실질적으로 동시에 증가시키는 동안, 산화를 환원시키거나 제거하기 위한 방법 (430) 의 또 다른 예시적인 실시예가 도시된다. 방법 (430) 은 인입 시드 기판이 FOUP 내에 있는 동작 (431) 을 도시한다. 일부 실시예들에서, FOUP는 N2 기반 분위기를 반드시 포함하지는 않는다. 다른 실시예들에서, FOUP는 N2 기반 분위기를 포함한다. 동작 (433) 에서, 기판은 수소 (H2) 를 갖는 형성 가스에서 도금-전 어닐링 프로세스를 겪는다. 다양한 예들에서, 전-어닐링 프로세스는 약 30 초부터 약 600 초까지의 냉각 기간을 갖고, 대략 30 초 내지 약 600 초 동안 약 30 ℃부터 약 400 ℃까지의 범위에서 기판을 어닐링하는 것을 포함할 수도 있다. 그러나, 이들 시간들 및 온도들은 단지 예들로서 주어지고, 특정한 프로세스 동안 시간 및/또는 온도 모두에서 상당히 가변할 수도 있다. 또한, 주지된 바와 같이, 전-어닐링 프로세스는 N2와 혼합될 수도 있는 H2의 형성 가스를 포함할 수도 있다. 실시예들에서, H2는 N2 및 헬륨 (He) 과 혼합될 수도 있다. 총 형성 가스의 H2 플로우 백분율은 예를 들어, 약 4 ％ 이하일 수도 있다. 그러나, H2 플로우 백분율은 단지 예로서 주어지고, 특정한 프로세스에 대해 상당히 가변할 수도 있다. 동작 (435) 에서, 기판은 본 명세서에 기술된 다양한 실시예들에 따른 기판-보습 단계를 겪는다. 동작 (437) 에서, 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다. 전기화학 증착이 완료된 후, 기판은 이어서 동작 (439) 에서, 기판이 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작 (441) 에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 후-어닐링 프로세스는 도 4a를 참조하여 주어진 파라미터들과 동일하거나 유사할 수도 있다. 일단 도시된 모든 동작들이 완료되면, 기판은 이어서 동작 (443) 에서 FOUP로 다시 이송된다.
이제 도 4d에서, 도금 장치에서 기판의 습윤성을 동시에 또는 실질적으로 동시에 증가시키는 동안, 산화를 환원시키거나 제거하기 위한 방법 (450) 의 또 다른 예시적인 실시예가 도시된다. 방법 (450) 은 인입 시드 기판이 FOUP 내에 있는 동작 (451) 을 도시한다. 일부 실시예들에서, FOUP는 N2 기반 분위기를 반드시 포함하지는 않는다. 다른 실시예들에서, FOUP는 N2 기반 분위기를 포함한다. 동작 (453) 에서, 기판은 진공 및 상승된 온도 하에 H2 플라즈마를 갖는 전-처리 챔버로 이송된다. 다양한 실시예들에서, 진공 레벨이 약 0.1 Torr부터 약 5 Torr까지일 수도 있다. 상승된 온도의 범위는 예를 들어, 기판의 전-처리의 효율성을 증가시키기 위해 플라즈마를 사용한 라디칼 형성을 향상시키도록 약 30 ℃부터 약 400 ℃일 수도 있다. 다양한 예들에서, 전-처리 챔버의 프로세스 시간은 예를 들어, 약 30 초부터 약 600 초일 수도 있다. 그러나, 이들 진공 레벨들, 온도들, 및 시간들은 단지 예들로서 주어지고, 특정한 프로세스를 위해 진공 레벨, 온도, 및 시간 중 하나 이상에서 상당히 가변할 수도 있다. 동작 (455) 에서, 기판은 본 명세서에 기술된 다양한 실시예들에 따른 기판-보습 단계를 겪는다. 동작 (457) 에서, 기판은 이어서 전기화학 증착을 겪도록 도금 셀로 이송된다.
전기화학 증착이 완료된 후, 기판은 이어서 동작 (459) 에서, 세정되고 건조되도록 도금-후 챔버로 이송된다. 후속 동작 (461) 에서, 기판은 이어서 후-어닐링 프로세스를 위해 어닐링 챔버로 이송된다. 후-어닐링 프로세스는 도 4a를 참조하여 주어진 파라미터들과 동일하거나 유사할 수도 있다. 도시된 모든 동작들이 완료되면, 기판은 이어서 동작 (463) 에서 FOUP로 다시 이송된다.
도 5는 본 명세서에 개시된 다양한 실시예들 (예를 들어, 도 4a 내지 도 4d를 참조하여 상기 개시된 방법들의 예시적인 실시예들) 중 하나 이상의 적용 후 발생하는 통상적인 결함 맵들의 일 예를 도시한다. 종래 기술의 방법들 하에서 기판의 불량한 습윤의 결과로서 통상적인 결함 맵들을 도시하는 도 1a 및 도 1b와 비교하여, 당업자는 본 명세서에 개시된 다양한 실시예들 중 하나 이상의 적용의 결과로서 결함들의 상당한 감소를 쉽게 인식할 것이다. 도 1a 및 도 1b 모두에서 기판들의 결함 맵들 각각은 도 5의 발생하는 결함 맵들과 동일하거나 유사한 타입의 계측 툴을 사용하여, 동일한 결함 레벨 (예를 들어, 동일한 센서티비티 (sensitivity) 레벨) 에서 취해졌다.
도 6a는 진공/대기 전이 모듈에서 기판의 분위기 제어를 위한 일 예시적인 실시예를 도시한다. 도 4d를 동시에 참조하면, 도 6a의 부가적인 예시적인 방법 (600) 은 기판이 인바운드 진공/대기 전이 모듈로 이송되는 동작 (601) 을 포함한다. 기판은 이어서 동작 (603) 에서 전-처리 챔버로 이송된다. 다양한 실시예들에서, 전-처리 챔버는 상기 언급된 바와 같은 진공 하에서 H2 플라즈마 프로세스를 포함할 수도 있다. 다양한 실시예들에서, 전-처리 챔버 내의 H2 플라즈마 프로세스의 진공 레벨은 약 0.1 Torr부터 약 5 Torr까지일 수도 있다. 다양한 온도들이 적용될 수도 있고, 예를 들어, 기판의 전-처리의 효율성을 증가시키기 위해 플라즈마를 사용한 라디칼 형성을 향상시키도록 약 30 ℃로부터 약 400 ℃까지일 수도 있다. 다양한 예들에서, 전-처리 챔버의 프로세스 시간은 예를 들어, 약 30 초부터 약 600 초일 수도 있다. 그러나, 이들 진공 레벨들, 온도들, 및 시간들은 단지 예들로서 주어지고, 특정한 프로세스를 위해 진공 레벨, 온도, 및 시간 중 하나 이상에서 상당히 가변할 수도 있다.
동작 (603) 에서 전-처리 챔버에서의 지연 후, 기판은 동작 (605) 에서 아웃바운드 진공/대기 전이 모듈로 이송된다. 기판은 전-처리 챔버의 진공 상태들로부터 대략 대기압으로 전이하기 위한 시간의 기간 동안 아웃바운드 진공/대기 전이 모듈에 남는다.
동작 (455) 에서 보습 단계의 적어도 일부는 아웃바운드 진공/대기 전이 모듈에서 발생한다. 예를 들어, 특정한 예시적인 실시예에서, 물 (H2O) 증기(수증기)가 기판의 표면 상의 수증기 흡착을 증가시키기 위해 아웃바운드 진공/대기 전이 모듈에서 공급된다. 다양한 실시예들에서, 이 흡착은 하이드록사이드 (OH-) 층에 의해 더 용이해질 수도 있다. 당업자에게 공지된 바와 같이, 하이드록사이드는 물의 소수 (minor) 성분이고, 공유 결합에 의해 커플링된 산소 및 수소 원자를 포함하는 이원자 음이온이다. 하이드록사이드 분자는 일반적으로 음전하를 반송한다.
이 특정한 예시적인 실시예를 계속하면, H2O의 분압은 0보다 크지만 수증기 평형보다 작다. 아웃바운드 진공/대기 전이 모듈 내부의 압력은 예를 들어, 대략 20 ℃의 온도에서 1 Torr 내지 20 Torr의 범위 내에 있지만, 다른 압력들 및 온도들 또한 적합할 수도 있다. H2O 증기의 온도는 약 10 ℃부터 약 90 ℃까지의 범위일 수도 있다. 본 명세서에서 논의된 다른 요인들에 따라, 기판은 예를 들어, 약 10 초부터 약 1200 초까지 H2O 증기에서 지연 시간을 가질 수도 있다.
동작 (605) 에서 아웃바운드 진공/대기 전이 모듈에서 지연 시간 후, 기판은 동작 (457) 에서 도금 셀로 다시 이송된다. 개시된 주제를 읽고 이해하면, 당업자는 인바운드 및 아웃바운드 진공/대기 전이 모듈이 기판이 전-처리 챔버 내외로 이송되는지 여부에 따라 상승하거나 감소하는 진공 및 대응하여 상승하거나 감소하는 대기압을 갖는, 동일한 모듈일 수도 있다는 것을 인식할 것이다.
도 6b는 지연 스테이션 모듈에서 기판의 분위기 제어를 위한 예시적인 실시예를 도시한다. 동시에 도 4d를 다시 참조하면, 도 6b의 부가적인 예시적인 방법 (610) 은 기판이 인바운드 진공/대기 전이 모듈로 이송되는 동작 (611) 을 포함한다. 기판은 이어서 동작 (613) 에서 전-처리 챔버로 이송된다. 다양한 실시예들에서, 전-처리 챔버는 상기 언급된 바와 같은 진공 하에서 H2 플라즈마 프로세스를 포함할 수도 있다. 예를 들어, 다양한 동작 파라미터들은 도 6a를 참조하여 상기 논의된 것들과 같이 유사하거나 동일할 수도 있다.
동작 (613) 에서 전-처리 챔버에서의 지연 후, 기판은 동작 (615) 에서 아웃바운드 진공/대기 전이 모듈로 이송된다. 기판은 전-처리 챔버의 진공 상태들로부터 대략 대기압으로 전이하기 위한 시간의 기간 동안 아웃바운드 진공/대기 전이 모듈에 남는다. 아웃바운드 진공/대기 전이 모듈에서 짧은 지연 후, 기판은 동작 (617) 에서 지연 스테이션으로 이송된다.
동작 (455) 에서 보습 단계의 적어도 일부는 지연 스테이션에서 발생한다. 예를 들어, 특정한 예시적인 실시예에서, 가습된 N2 분위기가 기판의 표면 상의 H2O 증기 흡착을 증가시키기 위해 기판에 공급된다. 도 6a를 참조하여 상기 개시된 바와 같이, H2O 흡착은 도 6a를 참조하여 상기 개시된 것과 유사한 범위에 있는 H2O의 분압을 갖는, 하이드록사이드 층에 의해 용이해질 수도 있다. 이 실시예에서, 상대 습도는 예를 들어, 약 20 ％부터 약 99 ％까지의 범위일 수도 있다. N2의 플로우레이트는 예를 들어, 약 1 SCMH (Standard Cubic Meters per Hour) 부터 약 200 SCMH의 범위 내에 있지만, 다른 플로우레이트들이 적합할 수도 있다. 다양한 실시예들에서, 기판은 예를 들어, H2O 증기가 기판의 표면 상에 보다 균일하게 흡착되게 하도록 약 0 RPM (Revolutions Per Minute) 부터 약 1300 RPM까지의 회전 레이트로 회전될 수도 있다. 기판은 이어서 약 1 초 내지 약 1200 초 동안 지연 스테이션에 남아있을 수도 있다.
동작 (617) 에서 지연 스테이션에서 지연 시간 후, 기판은 동작 (457) 에서 도금 셀로 다시 이송된다. 개시된 주제를 읽고 이해하면, 당업자는 인바운드 및 아웃바운드 진공/대기 전이 모듈이 각각 기판이 전-처리 챔버 내로 또는 지연 스테이션 밖으로 이송되는지 여부에 따라 상승하거나 감소하는 진공 및 대응하여 상승하거나 감소하는 대기압을 갖는, 동일한 모듈일 수도 있다는 것을 인식할 것이다.
도 6a 및 도 6b의 부가적인 프로세스들이 도 4d를 참조하여 기술되었지만, 당업자는 도 4c의 방법에 또한 적용될 수도 있다는 것을 인식할 것이다. 부가적으로, 도 6a 및 도 6b의 부가적인 프로세스들은 개별적인, 독립형 절차들을 포함할 수도 있다.
이제 도 7a를 참조하면, 기판의 표면이 (Co, Cu, W 또는 당업계에 공지된 다른 금속들과 같은) 금속 층 (703) 으로부터 이전에 흡착된 H2O 분자들이 스트립핑되거나 실질적으로 스트립핑되는 종래 기술 시퀀스 (700) 의 예시가 도시된다. 예를 들어, 금속 시드 막 층 (707) 은 금속 시드 막 층 (707) 이 완전히 환원되지 않는다면 가능한 금속 산화물 (MxOy) 층 (705) 을 갖는다. 스트립핑되거나 실질적으로 스트립핑된 H2O 분자들은 상기 기술된 바와 같이 후속 전기도금 프로세스 동안 불량한 습윤성 성능을 발생시키고, 이에 따라 기판의 표면 상에 치명적인 결함들을 유발한다 (예를 들어, 도 1a 및 도 1b의 결함 맵들 참조).
도 7a와 비교하여, 도 7b는 금속 시드 막 층 (715) 및 금속 시드 막 층 (715) 이 완전히 환원되지 않는다면 가능한 금속 산화물 (MxOy) 층 (713) 을 갖는 기판의 표면 (710) 상의 H2O 분자들의 흡착을 도시한다. 그러나, 가능한 금속 산화물 (MxOy) 층 (713) 은 이제 본 명세서에 기술된 프로세스 단계들 중 적어도 일부의 결과로서 가능한 금속 산화물 (MxOy) 층 (713) 위에 형성된 금속 하이드록사이드 Mx(OH)y 층 (711) 을 갖는다. 결과적으로, 상기 기술된 다양한 실시예들에 개시된 바와 같이, (습도 레벨들, 온도들, 가스 플로우들, 시간들, 등에 관해 상기 예시적인 실시예들에 개시된 바와 같이) 기판의 표면은 이제 기체 H2O 분자 흡착으로 재보습된다. 특정한 실시예들에서, H2O 분자들의 흡착은 또한 기판의 표면 상에 금속 하이드록사이드 Mx(OH)y 층 (711) 의 형성에 의해 용이해질 수도 있다. 상기 주지된 바와 같이, H2O 분자들의 흡착은 기판의 습윤성을 상당히 개선하고, 따라서 우수한 결함 성능으로 이어진다 (예를 들어, 도 5의 결함 맵 참조).
결과적으로, 본 명세서에 도시되고 기술된 다양한 실시예들에서 개시된 주제에 기반하여, 전기화학 도금 프로세스 동안, 기판의 습윤성은 기판의 표면 상의 산화물 또는 산화물들 (예를 들어, 금속 산화물들) 과 관련된 것으로 밝혀졌다. 결과적으로, 일반적으로 최소 표면 산화물을 갖는 시드 기판이 하나 이상의 표면 산화물 층들을 갖는 시드 기판과 비교하여 우수한 습윤성을 보일 것으로 예상된다. 따라서, N2 분위기 FOUP, 및/또는 전-어닐링 프로세스, 및/또는 도금 단계 전 H2 플라즈마로의 노출, 및/또는 보습 단계는 모두 침지 프로세스 동안 기판의 습윤성을 개선할 것으로 예상된다. 개시된 주제는 습윤 프로세스에 대한 표면 수분의 중요성을 보여준다. 대신 도금 전 기판으로부터 표면 수분을 제거하는 임의의 프로세스는 후속 도금 프로세스에서 습윤성 문제를 생성할 것으로 관찰된다. 따라서, 도금 전 기판 표면을 보습하는 것은 이들의 이점들 (예를 들어, 표면 산화물 또는 산화물들을 환원시키거나 제거하는 것) 을 위해 이들 프로세스들을 인에이블하는 것을 도울 수 있다.
또한, 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에 개시된 보습 프로세스 단계가 종래 기술의 다른 곳에서 논의된 습윤-전 프로세스 단계 또는 기판 상으로 기화된 액체의 응결의 동작과 상당히 상이하다는 것을 인식할 것이다. 본 명세서에 기술된 바와 같이, 습윤-전 프로세스, 또는 응결로부터의 과도한 물은 피처들 내부의 후속 도금 성능에 영향을 미친다. 따라서, 종래 기술의 이들 동작들은 본 개시에 논의된 적용예들에 대해 효과적으로 기능하지 않을 것이다. 개시된 주제는 따라서 예를 들어, 종래 기술에서 실시된 시드를 부식시킬 수 있는 응결을 방지하는 동안, 습윤성 개선을 달성하기 위해, 금속 하이드록사이드 단층 또는 층들을 통해 용이해질 수도 있는 (기체 상의) 수증기 흡착으로 기판을 보습하는 것이다. 금속 하이드록사이드 단층 또는 층들은 또한 금속 막의 표면 상에 물 흡착을 용이하게 할 수 있다.
일반적으로, (1) 침지 이동 속도 및 회전 (일반적으로 "진입 프로파일 (entry profile)"로 지칭됨) 을 최적화하는 것, 및 (2) 도금 용액의 표면 장력을 감소시키는 것에 역점을 두는 것과 함께, 종래 기술에서 전기화학 도금 프로세스의 침지 단계 동안 기판 습윤성을 개선하는데 상당한 노력들이 이루어졌다. 이들 2 개의 접근법들은 어느 정도 습윤성을 개선하는 것으로 밝혀졌지만, 이들 접근법들은 도금 장치 상의 도금 하드웨어에 대한 제약들을 제기하고, 대량 제작 환경에 필요한 프로세스 마진들을 감소시킨다.
따라서, 개시된 주제는 일부 적용예들에서, 도금 배스 특성들을 변경하거나 기판의 진입 프로파일을 변경함으로써 완전히 해결될 수 없는 습윤성 문제에 대한 상당한 개선을 제공한다.
본 명세서에 개시된 임의의 구현예들과 함께, 제공된 개시 및 실시예들을 읽고 이해하면, 당업자는 예를 들어, 상대 습도, 분압들, 온도들, 등을 고려하여 열역학의 결정 방정식들을 통해 결정될 수 있는 기판의 표면 상으로 가스 상 수증기 흡착을 인식할 것이다. 하나 이상의 파라미터들을 가변시키는 것은 예를 들어, 수율 및 디바이스 성능을 상승시키기 위해 미리 결정된 디바이스 유형에 대한 전체 결함 성능 파라미터들을 제어하도록 수정될 수 있다 (예를 들어, 종래 기술 방법들에 관한 도 1a 및 도 1b의 결함 맵들과 비교하여 도 5의 결함 맵들 참조).
상기 기술 (description) 은 개시된 주제를 구현하는 예시적인 예들, 디바이스들, 시스템들, 및 방법들을 포함한다. 기술에서, 설명의 목적들을 위해, 개시된 주제의 다양한 실시예들의 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 그러나, 본 개시가 이들 구체적인 상세들 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 또한, 공지된 구조체들, 재료들, 및 기법들은 다양한 예시된 실시예들을 모호하게 하지 않기 위해 상세히 도시되지 않았다.
본 명세서에 사용된 바와 같이, 용어 "또는"은 포괄적이거나 배타적인 의미로 해석될 수도 있다. 또한, 다른 실시예들은 제공된 개시를 읽고 이해하면 당업자에 의해 이해될 것이다. 또한, 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에 제공된 기법들 및 예들의 다양한 조합들이 모두 다양한 조합들에서 적용될 수도 있다는 것을 쉽게 이해할 것이다.
다양한 실시예들이 개별적으로 논의되었지만, 이들 개별적인 실시예들은 독립적인 기법들 또는 설계들로 고려되도록 의도되지 않았다. 상기 나타낸 바와 같이, 다양한 부분들 각각은 상호 연관될 수도 있고, 각각은 개별적으로 또는 본 명세서에 논의된 다른 미립자 물질 센서 캘리브레이션 (particulate matter sensor calibration) 시스템 실시예들과 조합하여 사용될 수도 있다. 예를 들어, 방법들, 동작들, 및 프로세스들의 다양한 실시예들이 기술되었지만, 이들 방법들, 동작들, 및 프로세스들은 다양한 조합들로 또는 개별적으로 사용될 수도 있다. 결과적으로, 2 개 이상의 타입의 보습 동작은 도금 프로세스들의 다양한 반복들을 통해 또는 도금 동작의 상이한 단계들에서 수행될 수도 있다. 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에서 논의된 다양한 금속 시드 막들이 예를 들어, 코발트 (Co), 구리 (Cu), 및 텅스텐 (W) 을 포함할 수도 있지만 이에 제한되지 않는다는 것을 더 인식할 것이다.
결과적으로, 본 명세서에 제공된 개시를 읽고 이해하면 당업자에게 명백할 것이기 때문에, 많은 수정들 및 변동들이 이루어질 수 있다. 본 명세서에 열거된 것들에 더하여, 본 개시의 범위 내의 기능적으로 동등한 방법들 및 디바이스들은 전술한 기술들로부터 당업자에게 분명할 것이다. 일부 실시예들의 부분들 및 특징들은 다른 실시예들의 부분들 및 특징들에 포함될 수도 있고, 또는 이들을 대체할 수도 있다. 이러한 수정들 및 변동들은 첨부한 청구항들의 범위 내에 속하도록 의도된다. 따라서, 본 개시는 이러한 청구항들이 자격을 갖는 등가물들의 전체 범위에 따라, 첨부된 청구항들의 조건들에 의해서만 제한되는 것이다. 본 명세서에 사용된 용어가 특정한 실시예들만을 기술하는 목적을 위한 것이고 제한하는 것으로 의도되지 않았다는 것이 또한 이해된다.
본 개시의 요약은 독자로 하여금 기술 개시의 본질을 빠르게 확인하게 하도록 제공된다. 요약은 이것이 청구항들을 해석하거나 제한하도록 사용되지 않을 것이라는 이해와 함께 제출된다. 또한, 전술한 발명을 실시하기 위한 구체적인 내용에서, 다양한 특징들이 본 개시를 간소화하는 목적을 위해 단일 실시예에서 함께 그룹화될 수도 있다는 것을 알 수도 있다. 개시의 이 방법은 청구항들을 제한하는 것으로서 해석되지 않는다. 따라서, 이하의 청구항들은 본 명세서에서 발명을 실시하기 위한 구체적인 내용에 통합되고, 청구항 각각은 개별적인 실시예로서 독립된다.

Claims (32)

  1. 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법에 있어서,
    미리 결정된 양의 시간 동안 산소 프리 (oxygen free), 탈이온화 (DI)-보습된 (moisturized) 기판 분위기에 기판을 배치하는 단계로서, 상기 기판 분위기는 질소를 포함하는, 상기 기판을 배치하는 단계;
    상기 기판 상에 도금 동작을 수행하는 단계; 및
    상기 기판 상에 상기 도금 동작을 수행하는 단계에 후속하여, 어닐링 챔버에서 상기 기판을 후-어닐링 (post-annealing) 하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  2. 제 1 항에 있어서,
    상기 기판은 그 위에 형성된 금속 시드 층을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  3. 제 1 항에 있어서,
    상기 기판 분위기는 전면-개방, 통합된 포드 (Front-Opening, Unified Pod; FOUP) 인, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  4. 제 1 항에 있어서,
    20 ％ 내지 100 ％ 범위로 상기 기판 분위기 내에서 상대 습도 (Relative-Humidity; RH) 를 제어하는 단계를 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  5. 제 1 항에 있어서,
    상기 도금 동작은 전기화학 증착을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  6. 제 1 항에 있어서,
    도금-후 챔버에서 상기 기판의 세정 및 건조를 수행하는 단계를 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  7. 제 1 항에 있어서,
    상기 후-어닐링 프로세스는:
    30 초 내지 600 초 동안 30 ℃로부터 400 ℃까지의 온도 범위에서 상기 기판을 어닐링하는 단계; 및
    30 초 내지 600 초 동안 상기 기판을 냉각하는 단계를 포함하는, 기판의 산화를 감소시키고 습윤성을 상승시키기 위한 방법.
  8. 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법에 있어서,
    미리 결정된 양의 시간 동안 질소 기반의, 기판 분위기에 상기 기판을 배치하는 단계;
    상기 기판 상에 보습 동작을 수행하는 단계;
    상기 기판 상에 도금 동작을 수행하는 단계; 및
    상기 기판 상에 상기 도금 동작을 수행하는 단계에 후속하여, 어닐링 챔버에서 상기 기판을 후-어닐링하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  9. 제 8 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 (subjecting) 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 진공-대기 (vacuum-to-atmospheric) 전이 모듈에 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 진공-대기 전이 모듈에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  10. 제 8 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 상기 진공-대기 전이 모듈에 배치하는 동작;
    상기 기판을 회전시키는 것을 포함하여 지연 스테이션에 상기 기판을 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 지연 스테이션에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 기판의 표면 상에 하이드록사이드 층을 형성함으로써 상기 수증기 흡착을 용이하게 하는 동작을 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  12. 제 10 항에 있어서,
    상기 기판의 회전 레이트는 0 RPM (Revolutions Per Minute) 내지 1300 RPM인, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  13. 제 8 항에 있어서,
    상기 기판은 그 위에 형성된 금속 시드 층을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  14. 제 8 항에 있어서,
    상기 도금 동작은 전기화학 증착을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  15. 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법에 있어서,
    미리 결정된 양의 시간 동안 기판 분위기에 기판을 배치하는 단계;
    수소를 포함하는 형성 가스로 상기 기판 상에 전-어닐링 프로세스를 수행하는 단계;
    상기 전-어닐링 프로세스에 후속하여, 상기 기판 상에 보습 동작을 수행하는 단계;
    상기 기판 상에 도금 동작을 수행하는 단계; 및
    상기 기판 상에 상기 도금 동작을 수행하는 단계에 후속하여, 어닐링 챔버에서 상기 기판을 후-어닐링하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  16. 제 15 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 진공-대기 (vacuum-to-atmospheric) 전이 모듈에 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 진공-대기 전이 모듈에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  17. 제 15 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 상기 진공-대기 전이 모듈에 배치하는 동작;
    상기 기판을 회전시키는 것을 포함하여 지연 스테이션에 상기 기판을 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 지연 스테이션에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 기판의 표면 상에 하이드록사이드 층을 형성함으로써 상기 수증기 흡착을 용이하게 하는 동작을 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  19. 제 17 항에 있어서,
    상기 기판의 회전 레이트는 0 RPM 내지 1300 RPM인, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  20. 제 15 항에 있어서,
    상기 기판은 그 위에 형성된 금속 시드 층을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  21. 제 15 항에 있어서,
    상기 전-어닐링 프로세스 및 상기 후-어닐링 프로세스 각각은:
    30 초 내지 600 초 동안 30 ℃ 내지 400 ℃의 온도 범위에서 상기 기판을 어닐링하는 단계; 및
    30 초 내지 600 초 동안 상기 기판을 냉각하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  22. 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법에 있어서,
    미리 결정된 양의 시간 동안 기판 분위기에 기판을 배치하는 단계;
    상기 기판 상에서 전-처리 챔버를 수행하는 단계로서, 상기 전-처리 챔버는 상승된 온도에서 진공 하에 수소 플라즈마를 포함하는, 상기 전-처리 챔버를 수행하는 단계;
    상기 기판 상에 상기 수소-플라즈마 프로세스를 수행하는 단계에 후속하여, 상기 기판 상에 보습 동작을 수행하는 단계;
    상기 기판 상에 도금 동작을 수행하는 단계; 및
    상기 기판 상에 상기 도금 동작을 수행하는 단계에 후속하여, 어닐링 챔버에서 상기 기판을 후-어닐링하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  23. 제 22 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 진공-대기 (vacuum-to-atmospheric) 전이 모듈에 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 진공-대기 전이 모듈에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  24. 제 22 항에 있어서,
    상기 보습 동작은:
    상기 기판이 진공 하에서 수소, 플라즈마 기반 프로세스를 겪게 하는 것을 포함하여, 상기 기판을 전-처리 챔버에 배치하는 동작;
    상기 수소, 플라즈마 기반 프로세스에 후속하여, 상기 기판을 상기 진공-대기 전이 모듈에 배치하는 동작;
    상기 기판을 회전시키는 것을 포함하여 지연 스테이션에 상기 기판을 배치하는 동작; 및
    상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 지연 스테이션에 수증기를 공급하는 동작을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 기판 상에 하이드록사이드 층을 형성함으로써 상기 수증기 흡착을 용이하게 하는 동작을 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  26. 제 24 항에 있어서,
    상기 기판의 회전 레이트는 0 RPM 내지 1300 RPM인, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  27. 제 22 항에 있어서,
    상기 기판은 그 위에 형성된 금속 시드 층을 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  28. 제 22 항에 있어서,
    상기 후-어닐링 프로세스는:
    30 초 내지 600 초 동안 30 ℃ 내지 400 ℃의 온도 범위에서 상기 기판을 어닐링하는 단계; 및
    30 초 내지 600 초 동안 상기 기판을 냉각하는 단계를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 방법.
  29. 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 시스템에 있어서,
    미리 결정된 시간의 기간 동안 금속 시드 층을 갖는 기판을 홀딩하도록 구성된 기판 분위기;
    상기 기판 상에서 수소 기반 프로세스를 수행하도록 구성된 플라즈마 기반 챔버; 및
    상기 기판 상에서 보습 동작을 수행하기 위한 보습 챔버로서, 상기 보습 챔버는 상기 기판의 표면 상의 수증기 흡착을 증가시키기 위해 상기 기판에 수증기를 공급하도록 구성된, 상기 보습 챔버를 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 시스템.
  30. 제 29 항에 있어서,
    상기 시스템은 상기 기판의 표면 상에 하이드록사이드 층을 형성하도록 더 구성되는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 시스템.
  31. 제 29 항에 있어서,
    상기 기판 상에 전기화학 증착을 수행하기 위한 도금 셀을 더 포함하는, 기판의 산화를 환원시키고 습윤성을 상승시키기 위한 시스템.
  32. 기판 습윤성을 제어하기 위한 방법에 있어서,
    전-처리 챔버에 기판을 배치하는 단계; 및
    상기 기판의 표면을 보습하기 위해 상기 전-처리 챔버의 분위기를 제어하는 단계로서, 상기 보습은 상기 기판의 상기 표면 상에 산화 층을 부가하지 않는, 상기 전-처리 챔버의 분위기를 제어하는 단계를 포함하는, 기판 습윤성을 제어하기 위한 방법.
KR1020207034357A 2018-04-30 2019-04-29 도금 동작들을 위한 기판 습윤성 개선 KR20200139260A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862664938P 2018-04-30 2018-04-30
US62/664,938 2018-04-30
PCT/US2019/029728 WO2019212986A1 (en) 2018-04-30 2019-04-29 Improving substrate wettability for plating operations

Publications (1)

Publication Number Publication Date
KR20200139260A true KR20200139260A (ko) 2020-12-11

Family

ID=68386022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207034357A KR20200139260A (ko) 2018-04-30 2019-04-29 도금 동작들을 위한 기판 습윤성 개선

Country Status (4)

Country Link
US (1) US20210366768A1 (ko)
KR (1) KR20200139260A (ko)
CN (1) CN112236847A (ko)
WO (1) WO2019212986A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230008848A (ko) * 2020-05-09 2023-01-16 램 리써치 코포레이션 센서들 및 제어 알고리즘들을 통한 도금-향상을 위한 웨이퍼 습윤성 (wettability) 을 개선하기 위한 방법들

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US6297154B1 (en) * 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6180526B1 (en) * 1999-09-17 2001-01-30 Industrial Technology Research Institute Method for improving conformity of a conductive layer in a semiconductor device
US7066703B2 (en) * 1999-09-29 2006-06-27 Tokyo Electron Limited Chuck transport method and system
US6518183B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock inhibiting method for forming a passivated copper containing conductor layer
US7256111B2 (en) * 2004-01-26 2007-08-14 Applied Materials, Inc. Pretreatment for electroless deposition
US7964506B1 (en) * 2008-03-06 2011-06-21 Novellus Systems, Inc. Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US8962085B2 (en) * 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US8609526B2 (en) * 2009-10-20 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing UBM oxidation in bump formation processes
US20140199497A1 (en) * 2013-01-14 2014-07-17 Tighe A. Spurlin Methods for reducing metal oxide surfaces to modified metal surfaces
US9412713B2 (en) * 2013-01-17 2016-08-09 Novellus Systems, Inc. Treatment method of electrodeposited copper for wafer-level-packaging process flow

Also Published As

Publication number Publication date
TW202002062A (zh) 2020-01-01
WO2019212986A1 (en) 2019-11-07
CN112236847A (zh) 2021-01-15
US20210366768A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US7341633B2 (en) Apparatus for electroless deposition
KR20160052338A (ko) 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들
US7592259B2 (en) Methods and systems for barrier layer surface passivation
KR20160135771A (ko) 전기화학적 도금 방법들
JP5725454B2 (ja) ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
KR20190041024A (ko) 선택적인 증착을 위한 선택비 개선을 위한 인-시튜 사전-세정
EP2949786A1 (en) Method for electrochemically depositing metal on a reactive metal film
JP3996804B2 (ja) 半導体素子の銅薄膜堆積装置
JP2007180496A (ja) 金属シード層の製造方法
KR20200139260A (ko) 도금 동작들을 위한 기판 습윤성 개선
TW201628125A (zh) 自種晶層表面移除污染之系統以及方法
TW201602424A (zh) 用於在反應性金屬膜上電化學沉積金屬的方法（二）
JP2012212899A (ja) Ｃｕ膜の形成方法
US20230041889A1 (en) Substrate processing apparatus, substrate processing method, and chemical liquid
US6624074B1 (en) Method of fabricating a semiconductor device by calcium doping a copper surface using a chemical solution
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US6444580B1 (en) Method of reducing carbon, sulphur, and oxygen impurities in a calcium-doped copper surface and semiconductor device thereby formed
CN112567499A (zh) 用于改善选择性沉积工艺中的选择性的预处理方法
KR101789841B1 (ko) 통합된 무전해 성막 프로세스를 포함하는 프로세스들을 통해 기판을 핸들링하는 방법 및 시스템
US20230260837A1 (en) Methods to improve wafer wettability for plating - enhancement through sensors and control algorithms
US20220259724A1 (en) Method and Wet Chemical Compositions for Diffusion Barrier Formation
US9142416B1 (en) Process to reduce nodule formation in electroless plating
US20070084730A1 (en) Plating apparatuses and processes
US20070269977A1 (en) Method of forming a multilayer wiring by the use of copper damascene technique

Legal Events

Date Code Title Description
E902 Notification of reason for refusal