KR20200138117A - Multilayered capacitor - Google Patents

Multilayered capacitor Download PDF

Info

Publication number
KR20200138117A
KR20200138117A KR1020200164010A KR20200164010A KR20200138117A KR 20200138117 A KR20200138117 A KR 20200138117A KR 1020200164010 A KR1020200164010 A KR 1020200164010A KR 20200164010 A KR20200164010 A KR 20200164010A KR 20200138117 A KR20200138117 A KR 20200138117A
Authority
KR
South Korea
Prior art keywords
layer
multilayer capacitor
plating layer
nickel
conductive
Prior art date
Application number
KR1020200164010A
Other languages
Korean (ko)
Other versions
KR102574420B1 (en
Inventor
강성형
김용구
김형규
동현성
조종현
유원희
윤병길
우석균
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180095253A external-priority patent/KR102653206B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200164010A priority Critical patent/KR102574420B1/en
Publication of KR20200138117A publication Critical patent/KR20200138117A/en
Application granted granted Critical
Publication of KR102574420B1 publication Critical patent/KR102574420B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

The present invention includes: a body including a laminated structure of a dielectric layer and a plurality of internal electrodes; and an external electrode disposed at an end of the body and including a conductive layer connected to the plurality of internal electrodes and a plating layer covering the conductive layer. The conductive layer includes nickel (Ni) and barium titanate (BT), and provides a multilayer capacitor having an area occupied by nickel of 30 to 65% with respect to the total area of the conductive layer. The present invention provides the multilayer capacitor with improved reliability in moisture resistance.

Description

적층형 커패시터{MULTILAYERED CAPACITOR}Multilayer capacitor {MULTILAYERED CAPACITOR}

본 발명은 적층형 커패시터에 관한 것이다.The present invention relates to a multilayer capacitor.

적층형 커패시터는 소형이고 고용량이 보장되며 실장이 용이한 특징을 가지고 있어서, 액정 표시 장치(LCD: Liquid Crystal Display)와 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트 폰 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 한다.Multilayer capacitors are small, high-capacity guaranteed, and easy to mount, so they can be used in imaging devices such as liquid crystal displays (LCDs) and plasma display panels (PDPs), computers, and smartphones. It is installed on the circuit board of various electronic products such as mobile phones and plays a role of charging or discharging electricity.

종래의 적층형 커패시터는 티탄산바륨(BaTiO3)을 주재료로 하며, 니켈(Ni)로 된 내부 전극을 포함하여 바디를 마련하고 소성한 후, 내부 전극이 노출된 바디의 일면에 디핑(Dipping) 방식으로 구리(Cu)를 포함하는 도전성 페이스트를 도포하고 소성하여 외부 전극을 형성한다.Conventional multilayer capacitors are made of barium titanate (BaTiO 3 ) as the main material, and after preparing and firing a body including an internal electrode made of nickel (Ni), the internal electrode is exposed to one surface of the body by dipping. An external electrode is formed by applying a conductive paste containing copper (Cu) and firing.

이때, 외부 전극의 구리 성분이 내부 전극의 니켈 성분과 접촉하여 전기적 특성이 구현되는 것이다.In this case, the copper component of the external electrode is in contact with the nickel component of the internal electrode to realize electrical characteristics.

따라서, 유전체층과 내부 전극을 포함하는 바디를 소성하는 1차 소성 공정과 외부 전극을 도포한 후 다시 소성하는 2차 소성 공정이 필요하여, 제조 공정이 길어지게 된다.Accordingly, a first firing process of firing a body including a dielectric layer and an internal electrode and a second firing process of firing again after applying the external electrode are required, and the manufacturing process is lengthened.

또한, 외부 전극을 바디의 일면에 부착시키기 위해서는 도전성 페이스트 내에 글라스(Glass)가 포함되어야 한다.In addition, in order to attach the external electrode to one surface of the body, glass must be included in the conductive paste.

상기 글라스는 소성 공정시 크랙(Crack)을 발생시키는 원인이 되고, 도금 공정에서 글라스의 용출에 의해 바디 내에 도금액이 침투하는 원인이 된다.The glass causes cracks during the sintering process, and causes the plating solution to penetrate into the body due to elution of the glass in the plating process.

이에 결과적으로 적층형 커패시터의 물성이 저하되고, 내습 신뢰성이 열화되는 문제가 발생하게 된다.As a result, the physical properties of the multilayer capacitor are deteriorated and moisture resistance reliability is deteriorated.

국내공개특허 제2012-0068622호Korean Patent Publication No. 2012-0068622 일본공개특허 제2009-147178호Japanese Patent Publication No. 2009-147178

본 발명의 목적은 내습 신뢰성을 향상시킨 적층형 커패시터를 제공하는데 있다.An object of the present invention is to provide a multilayer capacitor with improved reliability in moisture resistance.

본 발명의 일 측면은, 유전체층 및 복수의 내부 전극의 적층 구조를 포함하는 바디; 및 상기 바디의 단부에 배치되어 상기 복수의 내부 전극과 접속된 도전층, 및 상기 도전층을 커버하는 도금층을 포함하는 외부 전극; 을 포함하며, 상기 도전층은 니켈(Ni)과 티탄산바륨(BT)을 포함하고, 도전층의 전체 면적에 대해 니켈이 차지하는 면적이 30 내지 65%인 적층형 커패시터를 제공한다.An aspect of the present invention is a body including a laminated structure of a dielectric layer and a plurality of internal electrodes; And an external electrode disposed at an end of the body and including a conductive layer connected to the plurality of internal electrodes, and a plating layer covering the conductive layer. The conductive layer includes nickel (Ni) and barium titanate (BT), and provides a multilayer capacitor having an area occupied by nickel of 30 to 65% with respect to the total area of the conductive layer.

본 발명의 일 실시 예에서, 상기 도전층은, 도전층의 전체 면적에 대해 니켈이 차지하는 면적이 40 내지 55%일 수 있다.In an embodiment of the present invention, the conductive layer may have an area occupied by nickel of 40 to 55% with respect to the total area of the conductive layer.

본 발명의 일 실시 예에서, 상기 적층형 커패시터는, 상기 도전층과 상기 도금층 사이에 배치되는 도전성 수지층을 더 포함할 수 있다.In an embodiment of the present invention, the multilayer capacitor may further include a conductive resin layer disposed between the conductive layer and the plating layer.

본 발명의 일 실시 예에서, 상기 도금층은, 구리(Cu) 도금층, 상기 구리 도금층을 커버하는 니켈 도금층 및 상기 니켈 도금층을 커버하는 주석(Sn) 도금층을 포함할 수 있다.In an embodiment of the present invention, the plating layer may include a copper (Cu) plating layer, a nickel plating layer covering the copper plating layer, and a tin (Sn) plating layer covering the nickel plating layer.

본 발명의 일 실시 예에서, 상기 도금층은, 니켈 도금층 및 상기 니켈 도금층을 커버하는 주석 도금층을 포함할 수 있다.In an embodiment of the present invention, the plating layer may include a nickel plating layer and a tin plating layer covering the nickel plating layer.

본 발명의 일 실시 예에서, 상기 도금층은 주석 도금층일 수 있다.In an embodiment of the present invention, the plating layer may be a tin plating layer.

본 발명의 일 실시 예에서, 상기 바디는, 유전체층의 평균 두께가 2.8㎛ 미만이고, 내부 전극의 평균 두께가 1㎛ 미만이고, 유전체층의 평균 두께가 내부 전극의 평균 두께의 2배 보다 클 수 있다.In one embodiment of the present invention, the body may have an average thickness of a dielectric layer of less than 2.8 µm, an average thickness of an internal electrode of less than 1 µm, and an average thickness of a dielectric layer greater than twice the average thickness of an internal electrode. .

본 발명의 일 실시 예에서, 상기 외부 전극은, 상기 바디의 일면에 형성되어 내부 전극과 접속되는 머리부 및 상기 머리부에서 상기 바디의 실장 면의 일부까지 연장되는 밴드부를 포함할 수 있다.In an embodiment of the present invention, the external electrode may include a head formed on one surface of the body and connected to the internal electrode, and a band portion extending from the head to a part of the mounting surface of the body.

본 발명의 일 실시 예에서, 상기 적층형 커패시터는, 상기 도전층과 상기 도금층 사이에 배치되는 도전성 수지층을 더 포함하고, 상기 바디의 단면에서, 상기 도전층의 밴드부의 끝단까지의 거리가 상기 도전성 수지층의 밴드부의 끝단까지의 거리 보다 짧을 수 있다.In an embodiment of the present invention, the multilayer capacitor further includes a conductive resin layer disposed between the conductive layer and the plating layer, and the distance from the cross section of the body to the end of the band portion of the conductive layer is the conductive layer. It may be shorter than the distance to the end of the band portion of the resin layer.

본 발명의 일 실시 예에서, 상기 바디는, 서로 대향하는 제1 및 제2 면과 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면을 포함하고, 유전체층을 사이에 두고 일단이 상기 바디의 제3 및 제4 면을 통해 번갈아 노출되도록 배치되는 복수의 내부 전극을 포함할 수 있다.In an embodiment of the present invention, the body includes first and second surfaces facing each other, and third and fourth surfaces connected to the first and second surfaces and facing each other, and one end with a dielectric layer therebetween. It may include a plurality of internal electrodes disposed to be alternately exposed through the third and fourth surfaces of the body.

본 발명의 일 실시 예에 따르면, 적층형 커패시터의 내습 신뢰성을 향상시킬 수 있다.According to an embodiment of the present invention, it is possible to improve the moisture resistance reliability of the multilayer capacitor.

도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I’선 단면도이다.
도 4 내지 도 6은 본 발명의 다른 실시 예에 따른 외부 전극의 구조를 각각 나타낸 단면도이다.
1 is a schematic perspective view of a multilayer capacitor according to an embodiment of the present invention.
2A and 2B are plan views, respectively, illustrating first and second internal electrodes applied to the multilayer capacitor of FIG. 1.
3 is a cross-sectional view taken along line II′ of FIG. 1.
4 to 6 are cross-sectional views each showing a structure of an external electrode according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.However, embodiments of the present invention may be modified in various forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.In addition, embodiments of the present invention are provided to more completely describe the present invention to those with average knowledge in the art.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.In the drawings, the shapes and sizes of elements may be exaggerated for clearer explanation.

또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In addition, components having the same function within the scope of the same idea shown in the drawings of each embodiment will be described with the same reference numerals.

덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" a certain element throughout the specification means that other elements may be further included, rather than excluding other elements unless specifically stated to the contrary.

이하, 본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.Hereinafter, when a direction of the capacitor body 110 is defined to clearly describe an embodiment of the present invention, X, Y, and Z indicated in the drawings represent the length direction, the width direction, and the thickness direction of the capacitor body 110, respectively. .

또한, 본 실시 형태에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.Further, in the present embodiment, the Z direction can be used in the same concept as the stacking direction in which the dielectric layers are stacked.

도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 3은 도 1의 I-I’선 단면도이다.1 is a perspective view schematically showing a multilayer capacitor according to an embodiment of the present invention, FIGS. 2A and 2B are plan views each showing first and second internal electrodes applied to the multilayer capacitor of FIG. 1, and FIG. 3 is It is a cross-sectional view taken along line I-I' of FIG.

도 1 내지 도 3을 참조하면, 본 실시 예에 따른 적층형 커패시터(100)는 유전체층(111)과 제1 및 제2 내부 전극(21, 122)의 적층 구조를 포함하는 바디(110)와 제1 및 제2 외부 전극(130, 140)을 포함한다.1 to 3, the multilayer capacitor 100 according to the present embodiment includes a body 110 including a dielectric layer 111 and a laminated structure of first and second internal electrodes 21 and 122, and a first And second external electrodes 130 and 140.

바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.The body 110 is obtained by stacking a plurality of dielectric layers 111 in the Z direction and then firing, and the boundary between the dielectric layers 111 adjacent to each other of the body 110 uses a scanning electron microscope (SEM). It can be integrated to the extent that it is difficult to confirm without doing so.

이때, 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.In this case, the body 110 may have a substantially hexahedral shape, but the present invention is not limited thereto.

또한, 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 예의 도면에 도시된 것으로 한정되는 것은 아니다.Further, the shape and dimensions of the body 110 and the number of stacked dielectric layers 111 are not limited to those shown in the drawings of the present embodiment.

본 실시 예에서는 설명의 편의를 위해, 바디(110)의 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의한다.In this embodiment, for convenience of explanation, both surfaces of the body 110 facing each other in the Z direction are connected to the first and second surfaces 1 and 2, and are connected to the first and second surfaces 1 and 2, Both sides facing each other in the X direction are connected to the third and fourth sides (3, 4), connected to the first and second sides (1, 2), connected to the third and fourth sides (3, 4), and Y Both surfaces facing each other in the direction are defined as fifth and sixth surfaces 5 and 6.

또한, 본 실시 예에서, 적층형 커패시터(100)의 실장 면은 바디(110)의 제1 면(1)일 수 있다.In addition, in this embodiment, the mounting surface of the multilayer capacitor 100 may be the first surface 1 of the body 110.

유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.The dielectric layer 111 may include a ceramic material having a high dielectric constant, for example, barium titanate (BaTiO 3 )-based or strontium titanate (SrTiO 3 )-based ceramic powder, etc., but sufficient capacitance can be obtained. The present invention is not limited thereto.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.In addition, ceramic additives, organic solvents, plasticizers, binders and dispersants may be further added to the dielectric layer 111 in addition to the ceramic powder.

상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다The ceramic additive may be, for example, a transition metal oxide or a transition metal carbide, a rare earth element, magnesium (Mg) or aluminum (Al).

이러한 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 상하 마진부로서 Z방향으로 상기 액티브 영역의 상하부에 각각 형성되는 상부 및 하부 커버(112, 113)를 포함할 수 있다.The body 110 may include an active region as a portion contributing to the formation of a capacitor, and upper and lower covers 112 and 113 respectively formed on the upper and lower portions of the active region in the Z direction as upper and lower margins.

상부 및 하부 커버(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.The upper and lower covers 112 and 113 may have the same material and configuration as the dielectric layer 111 except that they do not include internal electrodes.

이러한 상부 및 하부 커버(112, 113)는 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.The upper and lower covers 112 and 113 may be formed by stacking a single dielectric layer or two or more dielectric layers on the upper and lower surfaces of the active region in the Z direction, respectively, and basically, the first and second dielectric layers caused by physical or chemical stress. It may play a role of preventing damage to the internal electrodes 121 and 122.

제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 번갈아 배치되며, 일단이 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.The first and second internal electrodes 121 and 122 are electrodes to which different polarities are applied, and are alternately disposed along the Z direction with the dielectric layer 111 interposed therebetween, and one end of the body 110 is the third and fourth electrodes. It can be exposed through surfaces 3 and 4, respectively.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.In this case, the first and second internal electrodes 121 and 122 may be electrically insulated from each other by the dielectric layer 111 disposed therebetween.

이렇게 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 제1 및 제2 외부 전극(131, 132)과 각각 접속되어 전기적으로 연결될 수 있다.The ends of the first and second internal electrodes 121 and 122 alternately exposed through the third and fourth surfaces 3 and 4 of the body 110 are the third and fourth surfaces of the body 110 to be described later. The first and second external electrodes 131 and 132 disposed at (3 and 4) may be connected to each other to be electrically connected.

위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.According to the above configuration, when a predetermined voltage is applied to the first and second external electrodes 131 and 132, electric charges are accumulated between the first and second internal electrodes 121 and 122.

이때, 적층형 커패시터(100)의 정전 용량은 액티브 영역에서 Z방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.In this case, the capacitance of the multilayer capacitor 100 is proportional to the overlapped area of the first and second internal electrodes 121 and 122 overlapping each other along the Z direction in the active region.

또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.In addition, the material forming the first and second internal electrodes 121 and 122 is not particularly limited, for example, noble metal materials such as platinum (Pt), palladium (Pd), and palladium-silver (Pd-Ag) alloy And a conductive paste made of at least one of nickel (Ni) and copper (Cu).

이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In this case, the printing method of the conductive paste may use a screen printing method or a gravure printing method, and the present invention is not limited thereto.

한편, 본 실시 예의 바디(110)는, 유전체층(111)의 평균 두께가 2.8㎛ 미만이고, 제1 및 제2 내부 전극(121, 122)의 평균 두께가 각각 1㎛ 미만이고, 유전체층(111)의 평균 두께가 제1 또는 제2 내부 전극(121, 122)의 평균 두께의 2배 보다 클 수 있다.Meanwhile, in the body 110 of the present embodiment, the average thickness of the dielectric layer 111 is less than 2.8 μm, the average thickness of the first and second internal electrodes 121 and 122 is less than 1 μm, respectively, and the dielectric layer 111 The average thickness of may be greater than twice the average thickness of the first or second internal electrodes 121 and 122.

제1 및 제2 외부 전극(130, 140)은 서로 다른 극성의 전압이 제공되며, 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.The first and second external electrodes 130 and 140 are provided with voltages of different polarities, are disposed at both ends of the body 110 in the X direction, and expose the first and second internal electrodes 121 and 122 It can be connected to each of the parts to be electrically connected.

이때, 제1 및 제2 외부 전극(130, 140)은 바디(110)의 표면에 형성되어 제1 및 제2 내부 전극(121, 122)과 접속되는 제1 및 제2 도전층(131, 141)과 제1 및 제2 도전층(131, 141)을 각각 커버하도록 형성되는 제1 및 제2 도금층을 각각 포함한다.At this time, the first and second external electrodes 130 and 140 are formed on the surface of the body 110 to connect the first and second internal electrodes 121 and 122 to the first and second conductive layers 131 and 141. ), and first and second plating layers formed to cover the first and second conductive layers 131 and 141, respectively.

또한, 제1 및 제2 외부 전극(130, 140)은 바디(110)의 제3 및 제4 면(3, 4)에 형성되는 제1 및 제2 머리부와, 상기 제1 및 제2 머리부에서 바디(110)의 실장 면인 제1 면(1)의 일부까지 각각 연장되는 제1 및 제2 밴드부를 포함할 수 있다.In addition, the first and second external electrodes 130 and 140 include first and second heads formed on the third and fourth surfaces 3 and 4 of the body 110, and the first and second heads. It may include first and second band portions respectively extending from the portion to a portion of the first surface 1 that is the mounting surface of the body 110.

이때, 상기 제1 및 제2 밴드부는 고착 강도 향상 등을 위해 바디(110)의 제5 및 제6 면(5, 6)의 일부 및 제2 면(2)의 일부까지 더 연장될 수 있다.In this case, the first and second band portions may further extend to a portion of the fifth and sixth surfaces 5 and 6 of the body 110 and a portion of the second surface 2 to improve adhesion strength.

제1 도전층(131)은 니켈(Ni)과 티탄산바륨(BT)을 포함한다.The first conductive layer 131 includes nickel (Ni) and barium titanate (BT).

또한, 제1 도전층(131)은 전체 면적에 대해 니켈이 차지하는 면적이 30 내지 65%일 수 있다.In addition, the first conductive layer 131 may have an area occupied by nickel of 30 to 65% with respect to the total area.

또한, 더 바람직하게 제1 도전층(131)은 전체 면적에 대해 니켈이 차지하는 면적이 40 내지 55%일 수 있다.Further, more preferably, the first conductive layer 131 may have an area occupied by nickel of 40 to 55% of the total area.

제2 도전층(141)은 니켈(Ni)과 티탄산바륨(BT)을 포함한다.The second conductive layer 141 includes nickel (Ni) and barium titanate (BT).

또한, 제2 도전층(141)은 전체 면적에 대해 니켈이 차지하는 면적이 30 내지 65%일 수 있다.In addition, the second conductive layer 141 may have an area occupied by nickel of 30 to 65% with respect to the total area.

또한, 더 바람직하게 제2 도전층(141)은 전체 면적에 대해 니켈이 차지하는 면적이 40 내지 55%일 수 있다.In addition, more preferably, the second conductive layer 141 may have an area occupied by nickel of 40 to 55% with respect to the total area.

제1 또는 제2 도전층(131, 132)에서 전체 면적에 대해 니켈이 차지하는 면적이 65%를 초과하는 경우, 내부 전극과의 접합은 우수하지만 외부 전극과 바디의 접합이 좋지 못해 바디의 접합 면에서 크랙이 발생된 확률이 증가되고 이로 인해 내습 신뢰성이 저하되는 문제가 발생할 수 있다.When the area occupied by nickel with respect to the total area in the first or second conductive layers 131 and 132 exceeds 65%, the bonding with the internal electrode is excellent, but the bonding between the external electrode and the body is not good, so the bonding surface of the body The probability of occurrence of a crack in is increased, resulting in a problem that the moisture resistance reliability is deteriorated.

반면에, 제1 또는 제2 도전층(131, 132)에서 전체 면적에 대해 니켈이 차지하는 면적이 30% 미만인 경우 내부 전극과 외부 전극의 접촉성 불량으로 전기적 연결성이 저하되어 결과적으로 적층형 커패시터(100)의 용량이 저하되는 문제가 발생할 수 있다.On the other hand, when the area occupied by nickel with respect to the total area of the first or second conductive layers 131 and 132 is less than 30%, electrical connectivity is degraded due to poor contact between the internal electrode and the external electrode, resulting in a multilayer capacitor 100 ), it may cause a problem that the capacity is lowered.

이때, 제1 및 제2 외부 전극(130, 140)의 상기 제1 및 제2 도금층은, 구리(Cu) 도금층(132, 142), 구리 도금층(132, 142)을 커버하는 니켈 도금층(133, 143) 및 니켈 도금층(133, 143)을 커버하는 주석(Sn) 도금층(134, 144)을 포함할 수 있다.At this time, the first and second plating layers of the first and second external electrodes 130 and 140 are copper (Cu) plating layers 132 and 142, and nickel plating layers 133 covering the copper plating layers 132 and 142, 143) and the tin (Sn) plating layers 134 and 144 covering the nickel plating layers 133 and 143 may be included.

다른 실시 예로서, 도 4를 참조하면, 제1 및 제2 외부 전극(130’, 140’)의 상기 도금층은, 니켈 도금층(133, 143) 및 니켈 도금층(133, 143)을 커버하는 주석 도금층(134, 144)을 포함할 수 있다.As another embodiment, referring to FIG. 4, the plating layers of the first and second external electrodes 130 ′ and 140 ′ are nickel plating layers 133 and 143 and a tin plating layer covering the nickel plating layers 133 and 143. (134, 144) may be included.

또 다른 실시 예로서, 도 5를 참조하면, 제1 및 제2 외부 전극(!30”, 140”)의 상기 도금층은 주석 도금층(134, 144)일 수 있다.As another embodiment, referring to FIG. 5, the plating layers of the first and second external electrodes (!30" and 140") may be tin plating layers 134 and 144.

본 발명에 따르면, 제1 및 제2 도전층(131, 132)이 니켈을 포함하는 소성 전극으로 이루어짐으로써, 종래의 구리를 포함하는 소성 전극 대비 외부 전극과 유전체의 접합 및 치밀도가 우수하여 적층형 커패시터(100)의 내습 신뢰성을 향상시킬 수 있다.According to the present invention, since the first and second conductive layers 131 and 132 are made of sintered electrodes containing nickel, the bonding and density of the external electrode and the dielectric are superior compared to conventional sintered electrodes containing copper. It is possible to improve the moisture resistance reliability of the capacitor 100.

또한, 제1 및 제2 도전층(131, 132)을 형성한 이후에 바디(110)와 제1 및 제2 외부 전극(130, 140)을 동시에 소성하여 제작할 수 있기 때문에 공정이 간소해지고 제조 비용을 줄일 수 있다.In addition, since the body 110 and the first and second external electrodes 130 and 140 can be simultaneously fired after forming the first and second conductive layers 131 and 132, the process is simplified and the manufacturing cost Can be reduced.

한편, 도 6을 참조하면, 제1 및 제2 도전층(131, 141)과 상기 제1 및 제2 도금층 사이에 제1 및 제2 도전성 수지층(135, 145)이 배치될 수 있다.Meanwhile, referring to FIG. 6, first and second conductive resin layers 135 and 145 may be disposed between the first and second conductive layers 131 and 141 and the first and second plating layers.

제1 및 제2 도전성 수지층(135, 145)은 제1 및 제2 도전층(131, 141)의 끝단을 커버하도록 형성될 수 있다.The first and second conductive resin layers 135 and 145 may be formed to cover ends of the first and second conductive layers 131 and 141.

즉, 바디(110)의 제1 면(1)의 X방향의 끝단에서 제1 및 제2 도전층(131, 141)의 밴드부의 끝단까지의 거리가 제1 및 제2 도전성 수지층(135, 145)의 밴드부의 끝단까지의 거리 보다 각각 짧아진다.That is, the distance from the end of the first surface 1 of the body 110 in the X direction to the end of the band portion of the first and second conductive layers 131 and 141 is the first and second conductive resin layers 135, 145) is shorter than the distance to the end of the band part.

또한, 제1 및 제2 도전성 수지층(135, 145)은 응력 흡수 효과를 제공하며, 도전성 금속과 에폭시(Epoxy) 등을 포함할 수 있다.In addition, the first and second conductive resin layers 135 and 145 provide a stress absorption effect, and may include a conductive metal and epoxy.

이때, 상기 도전성 금속은 구리 또는 니켈일 수 있다.In this case, the conductive metal may be copper or nickel.

실험 예Experiment example

표 1은 제1 또는 제2 도전층의 전체 면적(TA)에 대해 니켈이 차지하는 면적(NA)의 변화에 따른 바디의 내습 신뢰성과 적층형 커패시터의 평균 용량을 시험하여 나타낸 것이다.Table 1 shows the test of the moisture resistance reliability of the body and the average capacity of the multilayer capacitor according to the change of the area NA occupied by nickel with respect to the total area TA of the first or second conductive layer.

이때, 적층형 커패시터의 실시 예는 길이와 폭이 20mm와 12mm이고 10.0uF의 전기적 특성을 가지며, 외부 전극이 니켈과 티탄산바륨을 포함하도록 제조한다.At this time, the embodiment of the multilayer capacitor has a length and width of 20 mm and 12 mm, has an electrical characteristic of 10.0 uF, and an external electrode is manufactured to include nickel and barium titanate.

이후, 도 3 내지 5의 구조 중 하나로 도금층을 형성하고 95℃, 95%RH, 15Vdc/um의 조건 하에서 400개 시료에 대해 24 시간 평가를 진행하였다.Thereafter, a plating layer was formed in one of the structures of FIGS. 3 to 5, and evaluation was performed on 400 samples for 24 hours under conditions of 95°C, 95%RH, and 15Vdc/um.

이때, 단면적의 비는 도전층에서 머리부의 단면적 비를 관찰하였다. At this time, the ratio of the cross-sectional area observed the ratio of the cross-sectional area of the head in the conductive layer.

또한, 여기서 샘플 1은 비교 예로서 도전층이 니켈 대신 구리를 포함하는 것이다.In addition, in Sample 1, as a comparative example, the conductive layer contains copper instead of nickel.

도금층의
구조
Plating layer
rescue
NA/TANA/TA 내습 신뢰성
불량 개수
Invasion reliability
Defective count
평균 용량Average capacity
1One 도 4Fig. 4 -- 10/40010/400 105%105% 22 도 3Figure 3 0.550.55 0/4000/400 104%104% 33 도 4Fig. 4 0.550.55 0/4000/400 107%107% 44 도 5Figure 5 0.550.55 0/4000/400 105%105% 55 도 3Figure 3 0.130.13 0/4000/400 56%56% 66 도 3Figure 3 0.210.21 0/4000/400 75%75% 77 도 3Figure 3 0.300.30 0/4000/400 100%100% 88 도 3Figure 3 0.410.41 0/4000/400 106%106% 99 도 3Figure 3 0.650.65 0/4000/400 107%107% 1010 도 3Figure 3 0.680.68 3/4003/400 105%105% 1111 도 3Figure 3 0.790.79 8/4008/400 104%104% 1212 도 3Figure 3 0.950.95 13/40013/400 106%106%

표 1을 참조하면, 비교 예인 샘플 1의 경우 내습 신뢰성 불량이 확인 되었다.Referring to Table 1, in the case of Sample 1, which is a comparative example, poor moisture resistance was confirmed.

또한, 샘플 2 내지 샘플 4는 NA/TA를 0.55로 고정하고 도금층의 구조를 도 3 내지 도 5로 각각 변경한 것으로서, 샘플 2 내지 샘플 4를 비교 해보면, 내습 신뢰성 불량이 확인되지 않았고, 평균 용량도 거의 유사하게 나타났다.In addition, Samples 2 to 4 were obtained by fixing the NA/TA to 0.55 and changing the structure of the plating layer to FIGS. 3 to 5, respectively.Comparing Samples 2 to 4, the moisture resistance reliability was not confirmed, and the average capacity Also appeared almost similar.

따라서, 도 3 내지 5의 도금층의 구조에 따라 내습 신뢰성 및 평균 용량에 큰 차이가 없다는 것을 알 수 있다.Accordingly, it can be seen that there is no significant difference in moisture resistance reliability and average capacity according to the structure of the plating layer of FIGS. 3 to 5.

샘플 5 내지 샘플 12는 도 3의 도금층 구조로 도금층을 형성하고, NA/TA의 수치를 변경한 것이다.Samples 5 to 12 are obtained by forming a plated layer in the plated layer structure of FIG. 3 and changing the numerical value of NA/TA.

상기 NA/TA가 0.65를 초과하는 샘플 10 내지 12의 경우 내습 신뢰성 불량이 발생하는 것을 확인할 수 있다.In the case of samples 10 to 12 in which the NA/TA exceeds 0.65, it can be confirmed that moisture resistance reliability failure occurs.

또한, 상기 NA/TA가 0.30 미만인 샘플 5 및 6의 경우 내습 신뢰성 불량은 발생하지 않았지만 니켈 함량이 너무 적어 내부 전극과 외부 전극의 접촉성 불량이 발생하면서 평균 용량이 각각 56%와 75%로 샘플 7에 비해 현저히 저하되는 것을 확인할 수 있다.In addition, in the case of samples 5 and 6 with NA/TA of less than 0.30, moisture resistance reliability did not occur, but the nickel content was too small, resulting in poor contact between the internal electrode and the external electrode, and the average capacity was 56% and 75%, respectively. It can be seen that it is significantly lowered compared to 7.

따라서, 평균 용량을 확보하면서 내습 신뢰성 불량을 방지할 수 있는 NA/TA의 바람직한 수치범위는 0.3 내지 0.65인 것을 알 수 있다.Accordingly, it can be seen that the preferable numerical range of NA/TA that can prevent poor moisture resistance reliability while securing an average capacity is 0.3 to 0.65.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible without departing from the technical matters of the present invention described in the claims. It will be obvious to those of ordinary skill in the field.

100: 적층형 커패시터
110: 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
130, 130’, 130”, 130”’: 제1 외부 전극
140, 140’, 140”, 140”’: 제2 외부 전극
131, 141: 제1 및 제2 도전층
132, 142: 제1 및 제2 구리 도금층
133, 143: 니켈 도금층
134, 144: 주석 도금층
135, 145: 제1 및 제2 도전성 수지층
100: stacked capacitor
110: body
111: dielectric layer
112, 113: cover
121, 122: first and second internal electrodes
130, 130', 130", 130"': first external electrode
140, 140', 140", 140"': second external electrode
131, 141: first and second conductive layers
132, 142: first and second copper plating layers
133, 143: nickel plating layer
134, 144: tin plated layer
135, 145: first and second conductive resin layers

Claims (16)

유전체층 및 복수의 내부 전극의 적층 구조를 포함하는 바디; 및
상기 바디의 단부에 배치되어 상기 복수의 내부 전극과 접속된 도전층, 상기 도전층을 커버하는 도금층 및 상기 도전층과 상기 도금층 사이에 배치되는 도전성 수지층을 포함하는 외부 전극; 을 포함하며,
상기 도전층은 니켈(Ni)과 티탄산바륨(BT)을 포함하는 적층형 커패시터.
A body including a dielectric layer and a stacked structure of a plurality of internal electrodes; And
An external electrode including a conductive layer disposed at an end of the body and connected to the plurality of internal electrodes, a plating layer covering the conductive layer, and a conductive resin layer disposed between the conductive layer and the plating layer; Including,
The conductive layer is a multilayer capacitor comprising nickel (Ni) and barium titanate (BT).
제1항에 있어서,
상기 내부 전극이 니켈을 포함하는 적층형 커패시터.
The method of claim 1,
The multilayer capacitor in which the internal electrode contains nickel.
제1항에 있어서,
상기 도금층은, 구리(Cu) 도금층, 상기 구리 도금층을 커버하는 니켈 도금층 및 상기 니켈 도금층을 커버하는 주석(Sn) 도금층을 포함하는 적층형 커패시터.
The method of claim 1,
The plating layer includes a copper (Cu) plating layer, a nickel plating layer covering the copper plating layer, and a tin (Sn) plating layer covering the nickel plating layer.
제1항에 있어서,
상기 도금층은, 니켈 도금층 및 상기 니켈 도금층을 커버하는 주석 도금층을 포함하는 적층형 커패시터.
The method of claim 1,
The plating layer includes a nickel plating layer and a tin plating layer covering the nickel plating layer.
제1항에 있어서,
상기 도금층이 주석 도금층을 포함하는 적층형 커패시터.
The method of claim 1,
A multilayer capacitor in which the plating layer includes a tin plating layer.
제1항에 있어서,
상기 유전체층이 마그네슘 또는 희토류 원소 중 적어도 하나 이상을 포함하는 적층형 커패시터.
The method of claim 1,
A multilayer capacitor in which the dielectric layer includes at least one of magnesium or rare earth elements.
제1항에 있어서,
상기 바디는, 상하부가 내부 전극을 포함하지 않는 상부 및 하부 커버로 형성되고,
상기 상부 및 하부 커버가 상기 유전체층과 동일한 재질로 이루어지는 적층형 커패시터.
The method of claim 1,
The body, the upper and lower portions are formed of upper and lower covers that do not include internal electrodes,
A multilayer capacitor in which the upper and lower covers are made of the same material as the dielectric layer.
제1항에 있어서,
상기 내부 전극이, 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 및 구리(Cu) 중 하나 이상을 포함하는 적층형 커패시터.
The method of claim 1,
The internal electrode is a multilayer capacitor comprising at least one of platinum (Pt), palladium (Pd), palladium-silver (Pd-Ag) alloy, and copper (Cu).
제1항에 있어서,
상기 도전성 수지층은 도전성 금속과 에폭시를 포함하는 적층형 커패시터.
The method of claim 1,
The conductive resin layer is a multilayer capacitor comprising a conductive metal and an epoxy.
제9항에 있어서,
상기 도전성 금속이 구리 또는 니켈인 적층형 커패시터.
The method of claim 9,
The multilayer capacitor in which the conductive metal is copper or nickel.
제1항에 있어서,
상기 바디는, 상기 유전체층의 두께가 2.8㎛ 미만인 적층형 커패시터.
The method of claim 1,
The body is a multilayer capacitor having a thickness of the dielectric layer of less than 2.8㎛.
제1항에 있어서,
상기 바디는, 상기 내부 전극의 두께가 1㎛ 미만인 적층형 커패시터.
The method of claim 1,
The body is a multilayer capacitor having a thickness of the internal electrode of less than 1 μm.
제1항에 있어서,
상기 바디는, 상기 유전체층의 두께가 상기 내부 전극의 두께의 2배 보다 큰 적층형 커패시터.
The method of claim 1,
The body is a multilayer capacitor having a thickness of the dielectric layer greater than twice the thickness of the internal electrode.
제1항에 있어서,
상기 외부 전극은, 상기 바디의 일면에 형성되어 상기 내부 전극과 접속되는 머리부 및 상기 머리부에서 상기 바디의 실장 면의 일부까지 연장되는 밴드부를 포함하는 적층형 커패시터.
The method of claim 1,
The external electrode includes a head formed on one surface of the body and connected to the internal electrode, and a band portion extending from the head to a part of the mounting surface of the body.
제14항에 있어서,
상기 바디의 단면에서, 상기 도전층의 밴드부의 끝단까지의 거리가 상기 도전성 수지층의 밴드부의 끝단까지의 거리 보다 짧은 적층형 커패시터.
The method of claim 14,
In the cross section of the body, a distance to an end of the band portion of the conductive layer is shorter than a distance to an end of the band portion of the conductive resin layer.
제1항에 있어서,
상기 내부 전극의 두께는 1㎛ 미만이고, 상기 유전체층의 두께는 2.8㎛ 미만인 적층형 커패시터.
The method of claim 1,
The thickness of the internal electrode is less than 1 μm, and the thickness of the dielectric layer is less than 2.8 μm.
KR1020200164010A 2018-08-16 2020-11-30 Multilayered capacitor KR102574420B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200164010A KR102574420B1 (en) 2018-08-16 2020-11-30 Multilayered capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180095253A KR102653206B1 (en) 2018-08-16 2018-08-16 Multilayered capacitor
KR1020200164010A KR102574420B1 (en) 2018-08-16 2020-11-30 Multilayered capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180095253A Division KR102653206B1 (en) 2018-08-16 2018-08-16 Multilayered capacitor

Publications (2)

Publication Number Publication Date
KR20200138117A true KR20200138117A (en) 2020-12-09
KR102574420B1 KR102574420B1 (en) 2023-09-04

Family

ID=88018520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164010A KR102574420B1 (en) 2018-08-16 2020-11-30 Multilayered capacitor

Country Status (1)

Country Link
KR (1) KR102574420B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147178A (en) 2007-12-14 2009-07-02 Ngk Spark Plug Co Ltd Ceramic component, manufacturing method thereof, and wiring board
KR20120068622A (en) 2010-12-17 2012-06-27 삼성전기주식회사 Paste compound for termination electrode and multilayer ceramic capacitor comprising the same and manufacturing method thereof
KR20150033341A (en) * 2013-09-24 2015-04-01 삼성전기주식회사 Multi-layered ceramic capacitor and manufacturing method the same
KR20150068622A (en) * 2013-12-12 2015-06-22 삼성전기주식회사 Multi-layered ceramic capacitor, manufacturing method thereof and board for mounting the same
KR20180067631A (en) * 2015-12-04 2018-06-20 가부시키가이샤 무라타 세이사쿠쇼 Dielectric ceramic composition, multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
CN108364786A (en) * 2017-01-25 2018-08-03 禾伸堂企业股份有限公司 Multilayer ceramic capacitor and method for manufacturing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147178A (en) 2007-12-14 2009-07-02 Ngk Spark Plug Co Ltd Ceramic component, manufacturing method thereof, and wiring board
KR20120068622A (en) 2010-12-17 2012-06-27 삼성전기주식회사 Paste compound for termination electrode and multilayer ceramic capacitor comprising the same and manufacturing method thereof
KR20150033341A (en) * 2013-09-24 2015-04-01 삼성전기주식회사 Multi-layered ceramic capacitor and manufacturing method the same
KR20150068622A (en) * 2013-12-12 2015-06-22 삼성전기주식회사 Multi-layered ceramic capacitor, manufacturing method thereof and board for mounting the same
KR20180067631A (en) * 2015-12-04 2018-06-20 가부시키가이샤 무라타 세이사쿠쇼 Dielectric ceramic composition, multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
CN108364786A (en) * 2017-01-25 2018-08-03 禾伸堂企业股份有限公司 Multilayer ceramic capacitor and method for manufacturing same

Also Published As

Publication number Publication date
KR102574420B1 (en) 2023-09-04

Similar Documents

Publication Publication Date Title
KR102653206B1 (en) Multilayered capacitor
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
KR20140038912A (en) Multi-layered ceramic capacitor and board for mounting the same
KR102211744B1 (en) Multilayered capacitor
KR102122927B1 (en) Multilayered capacitor
KR20170110467A (en) Multi-layered ceramic capacitor and board for mounting the same
KR20220052164A (en) Mutilayered electronic component
KR102624876B1 (en) Multilayered electronic component
KR102139752B1 (en) Ceramic electronic component
KR102494327B1 (en) Multilayered capacitor
KR20220071499A (en) Mutilayer electronic component
US11837412B2 (en) Ceramic electronic component
KR102620524B1 (en) Multilayered capacitor
KR102574420B1 (en) Multilayered capacitor
KR102449365B1 (en) Ceramic electronic component
KR102441653B1 (en) Ceramic electronic component
KR102391579B1 (en) Multilayered capacitor
KR102494335B1 (en) Ceramic electronic component
KR20220084754A (en) Mutilayer electronic component
KR20220094096A (en) Multilayered capacitor and board for mounting the same
KR20210095540A (en) Mutilayer electronic component
KR20220092166A (en) Mutilayer electronic component
KR20200014486A (en) Multilayered capacitor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant