KR102449365B1 - Ceramic electronic component - Google Patents

Ceramic electronic component Download PDF

Info

Publication number
KR102449365B1
KR102449365B1 KR1020200089661A KR20200089661A KR102449365B1 KR 102449365 B1 KR102449365 B1 KR 102449365B1 KR 1020200089661 A KR1020200089661 A KR 1020200089661A KR 20200089661 A KR20200089661 A KR 20200089661A KR 102449365 B1 KR102449365 B1 KR 102449365B1
Authority
KR
South Korea
Prior art keywords
thickness
electrode
layer
disposed
ceramic electronic
Prior art date
Application number
KR1020200089661A
Other languages
Korean (ko)
Other versions
KR20200090690A (en
Inventor
배범철
김기원
박상수
신우철
신동휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180111283A external-priority patent/KR102137783B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200089661A priority Critical patent/KR102449365B1/en
Publication of KR20200090690A publication Critical patent/KR20200090690A/en
Application granted granted Critical
Publication of KR102449365B1 publication Critical patent/KR102449365B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 세라믹 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1는 1.2 이하를 만족한다. A ceramic electronic component according to an embodiment of the present invention includes a dielectric layer and a plurality of internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and first and second surfaces facing each other, the first and second surfaces a body including third and fourth surfaces connected to the surface and opposite to each other, and fifth and sixth surfaces connected to the first to fourth surfaces and opposed to each other; and an external electrode including a connection portion disposed on the third or fourth surface of the body and a band portion extending from the connection portion to a portion of the first and second surfaces, wherein the external electrode includes the inner electrode and an electrode layer to be connected, a conductive resin layer disposed on the electrode layer, a Ni plating layer disposed on the conductive resin layer, and a Sn plating layer disposed on the Ni plating layer, wherein the thickness of the Ni plating layer in the connection portion is tc1, in the band portion When the Ni plating layer thickness is defined as tc2, tc1 is 0.5 μm or more, and tc2/tc1 is 1.2 or less.

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}Ceramic electronic component {CERAMIC ELECTRONIC COMPONENT}

본 발명은 세라믹 전자 부품에 관한 것이다.The present invention relates to a ceramic electronic component.

세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.Multi-Layered Ceramic Capacitors (MLCCs), one of ceramic electronic components, are used in imaging devices such as liquid crystal displays (LCDs) and plasma display panels (PDPs), computers, and smartphones. and a chip-type capacitor mounted on a printed circuit board of various electronic products, such as mobile phones, to charge or discharge electricity.

이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다. Such a multilayer ceramic capacitor may be used as a component of various electronic devices due to its small size, high capacity, and easy mounting. As various electronic devices such as computers and mobile devices are miniaturized and have high output, the demand for miniaturization and high capacity multilayer ceramic capacitors is increasing.

한편, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.Meanwhile, as the industry's interest in electronic components has recently increased, multilayer ceramic capacitors are also required to have high reliability and high strength characteristics to be used in automobiles or infotainment systems.

특히, 적층 세라믹 커패시터에 대한 높은 휨강도 특성을 요구하고 있어, 휨특성 향상을 위한 내부 및 외부 구조 등에 있어서 개선이 필요한 실정이다.In particular, since high bending strength characteristics are required for multilayer ceramic capacitors, improvements are needed in internal and external structures for improving bending characteristics.

본 발명의 일 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다. One object of the present invention is to provide a ceramic electronic component having excellent reliability.

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1은 1.2 이하인 세라믹 전자 부품을 제공한다. One embodiment of the present invention includes a dielectric layer and a plurality of internal electrodes disposed to face each other with the dielectric layer interposed therebetween, and first and second surfaces facing each other, connected to the first and second surfaces, and facing each other a body including third and fourth surfaces, fifth and sixth surfaces connected to the first to fourth surfaces and facing each other; and an external electrode including a connection portion disposed on the third or fourth surface of the body and a band portion extending from the connection portion to a portion of the first and second surfaces, wherein the external electrode includes the inner electrode and an electrode layer to be connected, a conductive resin layer disposed on the electrode layer, a Ni plating layer disposed on the conductive resin layer, and a Sn plating layer disposed on the Ni plating layer, wherein the thickness of the Ni plating layer in the connection portion is tc1, in the band portion When the Ni plating layer thickness is defined as tc2, tc1 is 0.5 μm or more and tc2/tc1 is 1.2 or less, providing a ceramic electronic component.

본 발명의 여러 효과 중 일 효과로서, 외부 전극의 접속부에서의 Ni 도금층 두께를 조절함으로써 납땜성을 확보할 수 있으며, 외부 전극의 접속부에서의 Ni 도금층 두께와 외부 전극의 밴드부에서의 Ni 도금층 두께의 비율을 조절함으로써, 휨강도를 개선할 수 있어 신뢰성을 향상시킬 수 있다. As one effect among the various effects of the present invention, solderability can be secured by controlling the thickness of the Ni plating layer at the connection part of the external electrode, and the thickness of the Ni plating layer at the connection part of the external electrode and the thickness of the Ni plating layer at the band part of the external electrode By adjusting the ratio, it is possible to improve the flexural strength, thereby improving reliability.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.However, the various and beneficial advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 3의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 4는 도 2의 P1 영역 확대도이다.
도 5는 도 2의 P2 영역 확대도이다.
도 6은 도 2의 P3 영역 확대도이다.
1 schematically illustrates a perspective view of a ceramic electronic component according to an embodiment of the present invention.
FIG. 2 schematically illustrates a cross-sectional view II′ of FIG. 1 .
FIG. 3A shows a ceramic green sheet on which a first internal electrode is printed, and FIG. 3B shows a ceramic green sheet on which a second internal electrode is printed.
FIG. 4 is an enlarged view of region P1 of FIG. 2 .
FIG. 5 is an enlarged view of region P2 of FIG. 2 .
FIG. 6 is an enlarged view of region P3 of FIG. 2 .

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiment of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided in order to more completely explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for a clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the thickness is enlarged to clearly express various layers and regions, and components having the same function within the scope of the same idea are referred to as the same. It is explained using symbols. Furthermore, throughout the specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.

도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.In the drawings, an X direction may be defined as a second direction, an L direction or a length direction, a Y direction may be defined as a third direction, a W direction or a width direction, and a Z direction may be defined as a first direction, a stacking direction, a T direction, or a thickness direction.

세라믹 전자 부품ceramic electronic components

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다. 1 schematically illustrates a perspective view of a ceramic electronic component according to an embodiment of the present invention.

도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다. FIG. 2 schematically illustrates a cross-sectional view taken along line II′ of FIG. 1 .

도 3의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 3의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다. FIG. 3A shows a ceramic green sheet on which a first internal electrode is printed, and FIG. 3B shows a ceramic green sheet on which a second internal electrode is printed.

도 4는 도 2의 P1 영역 확대도이다. FIG. 4 is an enlarged view of region P1 of FIG. 2 .

도 5는 도 2의 P2 영역 확대도이다. FIG. 5 is an enlarged view of region P2 of FIG. 2 .

도 6은 도 2의 P3 영역 확대도이다. FIG. 6 is an enlarged view of region P3 of FIG. 2 .

도 1 내지 도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극(121, 122)을 포함하고, 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 및 상기 바디의 제3 면 또는 제4 면에 배치되는 접속부(C)와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부(B)를 포함하는 외부 전극(131, 132);을 포함하고, 상기 외부 전극은 상기 내부 전극과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치된 전도성 수지층(131b, 132b), 상기 전도성 수지층 상에 배치된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 배치된 Sn 도금층(131d, 132d)을 포함하고, 상기 접속부에서 Ni 도금층 두께를 tc1, 상기 밴드부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상이고, tc2/tc1은 1.2 이하를 만족한다. 1 to 6 , a ceramic electronic component 100 according to an embodiment of the present invention includes a dielectric layer 111 and a plurality of internal electrodes 121 and 122 disposed to face each other with the dielectric layer interposed therebetween. Including, opposite to each other, first and second surfaces (1,2), the first and second surfaces and connected to each other and opposite to each other (3, 4), the third and fourth surfaces (3, 4), the first to fourth surfaces a body 110 connected to and including fifth and sixth surfaces 5 and 6 facing each other; and external electrodes (131, 132) including a connection part (C) disposed on the third or fourth surface of the body and a band part (B) extending from the connection part to a portion of the first and second surfaces; The external electrode includes electrode layers 131a and 132a connected to the internal electrode, conductive resin layers 131b and 132b disposed on the electrode layer, and Ni plating layers 131c and 132c disposed on the conductive resin layer. and Sn plating layers 131d and 132d disposed on the Ni plating layer, wherein the thickness of the Ni plating layer in the connection portion is defined as tc1 and the thickness of the Ni plating layer in the band portion is defined as tc2, tc1 is 0.5 μm or more, and tc2/ tc1 satisfies 1.2 or less.

이하에서는 본 발명의 일 실시형태에 따른 세라믹 전자 부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.Hereinafter, a ceramic electronic component according to an embodiment of the present invention will be described, and in particular, a multilayer ceramic capacitor will be described, but the present invention is not limited thereto.

바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.In the body 110 , a dielectric layer 111 and internal electrodes 121 and 122 are alternately stacked.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.The specific shape of the body 110 is not particularly limited, but as shown, the body 110 may have a hexahedral shape or a similar shape. Due to the shrinkage of the ceramic powder included in the body 110 during the firing process, the body 110 may not have a perfectly straight hexahedral shape, but may have a substantially hexahedral shape.

바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다. The body 110 is connected to the first and second surfaces 1 and 2 facing each other in the thickness direction (Z direction), the first and second surfaces 1 and 2, and is connected to each other in the longitudinal direction (X direction). The third and fourth surfaces 3 and 4 opposite to each other, the first and second surfaces 1 and 2 are connected, and the third and fourth surfaces 3 and 4 are connected to each other in the width direction (Y direction). It may have opposing fifth and sixth surfaces 5 , 6 .

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of dielectric layers 111 forming the body 110 are in a fired state, and the boundary between the adjacent dielectric layers 111 can be integrated to the extent that it is difficult to check without using a scanning electron microscope (SEM). have.

본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. According to one embodiment of the present invention, the raw material for forming the dielectric layer 111 is not particularly limited as long as sufficient capacitance can be obtained. For example, a barium titanate-based material, a lead composite perovskite-based material, or a strontium titanate-based material can be used.

상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.As a material for forming the dielectric layer 111 , various ceramic additives, organic solvents, plasticizers, binders, dispersants, etc. may be added to powder such as barium titanate (BaTiO 3 ) according to the purpose of the present invention.

복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다. The plurality of internal electrodes 121 and 122 are disposed to face each other with the dielectric layer 111 interposed therebetween.

내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. The internal electrodes 121 and 122 may include first and second internal electrodes 121 and 122 alternately disposed to face each other with a dielectric layer interposed therebetween.

제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다. The first and second internal electrodes 121 and 122 may be exposed to the third and fourth surfaces 3 and 4 of the body 110 , respectively.

도 1 및 도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.1 and 2 , the first internal electrode 121 is spaced apart from the fourth surface 4 and exposed through the third surface 3 , and the second internal electrode 122 is formed on the third surface 3 . ) and spaced apart and may be exposed through the fourth surface (4). A first external electrode 131 is disposed on the third surface 3 of the body to be connected to the first internal electrode 121 , and a second external electrode 132 is disposed on the fourth surface 4 of the body to form the first external electrode 131 . 2 may be connected to the internal electrode 122 .

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(b)를 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다. In this case, the first and second internal electrodes 121 and 122 may be electrically isolated from each other by the dielectric layer 111 disposed in the middle. Referring to FIG. 3 , the body 110 forms a ceramic green sheet a on which the first internal electrode 121 is printed and a ceramic green sheet b on which the second internal electrode 122 is printed in the thickness direction (Z direction). ) can be alternately laminated and then fired to form.

제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다. Materials forming the first and second internal electrodes 121 and 122 are not particularly limited, and for example, noble metal materials such as palladium (Pd), palladium-silver (Pd-Ag) alloy, and nickel (Ni) and copper It may be formed using a conductive paste made of at least one of (Cu).

상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. The method for printing the conductive paste may use a screen printing method or a gravure printing method, but the present invention is not limited thereto.

이때, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112)를 포함할 수 있다. In this case, the ceramic electronic component 100 according to the exemplary embodiment of the present invention is disposed inside the body 110 , and the first internal electrodes 121 are disposed to face each other with the dielectric layer 111 interposed therebetween. and a capacitor forming part in which a capacitor is formed including the second internal electrode 122 , and a cover part 112 formed above and below the capacitor forming part.

커버부(112)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 커버부(112)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 포함할 수 있다.The cover part 112 does not include the internal electrodes 121 and 122 and may include the same material as the dielectric layer 111 . That is, the cover part 112 may include a ceramic material, for example, a barium titanate-based material, a lead composite perovskite-based material, or a strontium titanate-based material.

커버부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.The cover part 112 may be formed by stacking a single dielectric layer or two or more dielectric layers on the upper and lower surfaces of the capacitor forming part in the vertical direction, and basically serves to prevent damage to the internal electrode due to physical or chemical stress. have.

본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 바디의 제3 면(3) 또는 제4 면(4)에 배치되는 접속부(C)와 상기 접속부(C)에서 상기 제1 및 제2 면(1, 2)의 일부까지 연장되는 밴드부(B)를 포함하는 외부 전극(131, 132)을 포함한다. The ceramic electronic component 100 according to an embodiment of the present invention includes a connection portion C disposed on a third surface 3 or a fourth surface 4 of a body, and the first and second portions at the connection portion C. and external electrodes 131 and 132 including a band portion B extending to a portion of the two surfaces 1 and 2 .

이때, 밴드부(B)는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부(C)에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다. At this time, the band portion (B) may extend not only a portion of the first and second surfaces (1, 2), but also a portion of the fifth and sixth surfaces (5, 6) from the connection portion (C).

외부 전극(131, 132)은 접속부가 제3 면에 배치되는 제1 외부 전극(131)과 접속부가 제4 면에 배치되는 제2 외부 전극(132)을 포함할 수 있다. The external electrodes 131 and 132 may include a first external electrode 131 in which a connection part is disposed on a third surface and a second external electrode 132 in which a connection part is disposed on a fourth surface.

상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다. The first and second external electrodes 131 and 132 may be electrically connected to the first and second internal electrodes 121 and 122, respectively, to form capacitance, and the second external electrode 132 may be It may be connected to a potential different from that of the first external electrode 131 .

이하, 제1 외부 전극(131)을 중심으로 설명하나, 제2 외부 전극(132)에도 동일하게 적용될 수 있다. Hereinafter, the first external electrode 131 will be mainly described, but the same may be applied to the second external electrode 132 .

외부전극(131, 132)은 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치된 전도성 수지층(131b, 132b), 상기 전도성 수지층 상에 배치된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 배치된 Sn 도금층(131d, 132d)을 포함한다. The external electrodes 131 and 132 include electrode layers 131a and 132a connected to the internal electrodes 121 and 122, conductive resin layers 131b and 132b disposed on the electrode layer, and Ni disposed on the conductive resin layer. and plating layers 131c and 132c and Sn plating layers 131d and 132d disposed on the Ni plating layer.

상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.The electrode layers 131a and 132a may include a conductive metal and glass.

상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The conductive metal used for the electrode layers 131a and 132a is not particularly limited as long as it is a material that can be electrically connected to the internal electrode to form a capacitance, and for example, copper (Cu), silver (Ag), nickel ( Ni) and may be at least one selected from the group consisting of alloys thereof.

상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.The electrode layers 131a and 132a may be formed by applying a conductive paste prepared by adding a glass frit to the conductive metal powder and then firing.

상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다. The conductive resin layers 131b and 132b are formed on the electrode layers 131a and 132a and may be formed to completely cover the electrode layers 131a and 132a.

전도성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함할 수 있다. The conductive resin layers 131b and 132b may include a conductive metal and a base resin.

상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다. The base resin included in the conductive resin layers 131b and 132b is not particularly limited as long as it has bonding properties and shock absorption properties, and can be mixed with conductive metal powder to make a paste, and may include, for example, an epoxy-based resin. .

상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.The conductive metal included in the conductive resin layers 131b and 132b is not particularly limited as long as it is a material that can be electrically connected to the electrode layers 131a and 132a. For example, copper (Cu), silver (Ag), nickel ( Ni) and may include at least one selected from the group consisting of alloys thereof.

상기 Ni 도금층(131c, 132c)은 전도성 수지층(131b, 132b) 상에 형성되며, 전도성 수지층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다. The Ni plating layers 131c and 132c are formed on the conductive resin layers 131b and 132b and may be formed to completely cover the conductive resin layers 131b and 132b.

도 4는 도 2의 P1 영역 확대도이다. FIG. 4 is an enlarged view of region P1 of FIG. 2 .

도 5는 도 2의 P2 영역 확대도이다. FIG. 5 is an enlarged view of region P2 of FIG. 2 .

도 4 및 도 5를 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 상기 접속부(C)에서 Ni 도금층 두께를 tc1, 상기 밴드부(B)에서 Ni 도금층 두께를 tc2라 정의할 때, tc1는 0.5 ㎛ 이상이고, tc2/tc1는 1.2 이하일 수 있다. 4 and 5 , in the ceramic electronic component according to an embodiment of the present invention, when the thickness of the Ni plating layer in the connection part (C) is defined as tc1 and the thickness of the Ni plating layer in the band part (B) is defined as tc2 , tc1 may be 0.5 μm or more, and tc2/tc1 may be 1.2 or less.

접속부(C)에서 Ni 도금층 두께(tc1)가 0.5 ㎛ 미만인 경우에는 납땜성을 확보하기 어려울 수 있다. When the thickness tc1 of the Ni plating layer in the connection portion C is less than 0.5 μm, it may be difficult to secure solderability.

tc2/tc1가 1.2 초과인 경우에는 접속부(C)와 밴드부(B) 간의 응력 차이가 너무 커지기 때문에 휨강도가 저하되어 휨크랙 발생 빈도가 높아질 수 있다. When tc2/tc1 is more than 1.2, the stress difference between the connection part (C) and the band part (B) is too large, so the bending strength is lowered and the frequency of occurrence of bending cracks may increase.

tc2/tc1를 1.2 이하로 조절함으로써 5 mm 이상의 휨강도를 확보할 수 있다. By adjusting tc2/tc1 to 1.2 or less, it is possible to secure a flexural strength of 5 mm or more.

이때, tc2/tc1는 1.0 초과 1.2 이하일 수 있다. In this case, tc2/tc1 may be greater than 1.0 and less than or equal to 1.2.

밴드부(B)에서 Ni 도금층 두께(tc2)를 접속부(C)에서 Ni 도금층 두께(tc1)보다 두껍게 조절함으로써, 즉 tc2/tc1을 1.0 초과로 조절함으로써 납땜성을 보다 향상시킬 수 있다. By adjusting the thickness of the Ni plating layer (tc2) in the band portion (B) to be thicker than the thickness of the Ni plating layer (tc1) in the connection portion (C), that is, by adjusting tc2/tc1 to more than 1.0, solderability can be further improved.

접속부에서 Ni 도금층 두께(tc1)는 접속부(C)의 중앙부에서 측정한 것일 수 있으며, 밴드부에서 Ni 도금층 두께(tc2)는 밴드부(B)의 중앙부에서 측정한 것일 수 있다. The thickness of the Ni plating layer (tc1) in the connection portion may be measured at the center of the connection portion (C), and the thickness of the Ni plating layer in the band portion (tc2) may be measured at the center of the band portion (B).

상기 Sn 도금층(131d, 132d)은 Ni 도금층(131c, 132c) 상에 형성되며, Ni 도금층(131c, 132c)을 완전히 덮는 형태로 형성될 수 있다. The Sn plating layers 131d and 132d are formed on the Ni plating layers 131c and 132c, and may be formed to completely cover the Ni plating layers 131c and 132c.

Sn 도금층(131d, 132d)은 실장 특성을 향상시키는 역할을 한다. The Sn plating layers 131d and 132d serve to improve mounting characteristics.

도 6은 도 2의 P3 영역 확대도이다.FIG. 6 is an enlarged view of region P3 of FIG. 2 .

도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td > 2*te 를 만족할 수 있다.Referring to FIG. 6 , in the ceramic electronic component according to the embodiment of the present invention, the thickness td of the dielectric layer 111 and the thickness te of the internal electrodes 121 and 122 are td > 2*te can be satisfied with

즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.That is, according to an embodiment of the present invention, the thickness td of the dielectric layer 111 is greater than twice the thickness te of the internal electrodes 121 and 122 .

일반적으로 고전압 전장용 전자 부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다. In general, in high voltage electronic components, a reliability problem due to a decrease in breakdown voltage under a high voltage environment is a major issue.

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)를 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.In the multilayer ceramic capacitor according to the exemplary embodiment of the present invention, the thickness td of the dielectric layer 111 is doubled as the thickness te of the internal electrodes 121 and 122 in order to prevent the breakdown voltage from being lowered under a high voltage environment. By making it larger, the dielectric breakdown voltage characteristic can be improved by increasing the thickness of the dielectric layer, which is the distance between the internal electrodes.

상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.When the thickness td of the dielectric layer 111 is equal to or less than twice the thickness te of the internal electrodes 121 and 122 , the dielectric layer, which is the distance between the internal electrodes, is thin, so that the breakdown voltage may be reduced.

상기 내부전극의 두께(te)는 1 ㎛ 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 ㎛ 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.The thickness te of the internal electrode may be less than 1 μm, and the thickness td of the dielectric layer may be less than 2.8 μm, but is not limited thereto.

이하, 표 1에서는 접속부의 Ni 도금층 두께(tc1) 및 밴드부의 Ni 도금층 두께(tc2)에 따른 납땜성 및 휩강도를 평가하여 나타낸 것이다. Hereinafter, Table 1 shows the evaluation of solderability and whip strength according to the Ni plating layer thickness (tc1) of the connection part and the Ni plating layer thickness (tc2) of the band part.

tc1 및 tc2는 각각 접속부 및 밴드부의 중앙부에서 측정한 것이다. tc1 and tc2 are measured at the center of the connection part and the band part, respectively.

납땜성은 적층 세라믹 커패시터의 샘플들의 외부 전극을 솔더(solder)에 딥핑하여 외부 전극의 95 면적% 이상이 솔더에 의해 덮힌 경우 '○'로 표시하였으며, 95 면적% 미만인 경우 'X'로 표시하였다.Solderability was indicated by '○' when more than 95 area% of the external electrode was covered with solder by dipping the external electrodes of samples of the multilayer ceramic capacitor into solder, and 'X' when less than 95 area% was indicated.

휨강도는 기판에 적층 세라믹 커패시터의 샘플들을 실장한 후 벤딩시 누름을 받는 중심부에서의 거리를 5 mm로 설정하여 크랙이 발생하는지 여부를 관찰하여, 크랙이 발생하지 않은 경우 '○'로 표시하였으며, 크랙이 발생한 경우 'X'로 표시하였다. Flexural strength was measured by mounting the samples of the multilayer ceramic capacitor on the substrate and then setting the distance from the center to which it is pressed during bending to 5 mm and observing whether cracks occurred. When cracks occurred, it was marked with an 'X'.

샘플번호sample number tc1tc1 tc2tc2 tc2/tc1tc2/tc1 납땜성solderability 휨강도flexural strength 1One 0.50.5 0.40.4 0.800.80 22 1.01.0 0.80.8 0.800.80 33 1.51.5 1.51.5 1.001.00 44 2.02.0 2.02.0 1.001.00 55 2.52.5 2.42.4 0.960.96 66 3.03.0 3.13.1 1.031.03 77 3.53.5 3.43.4 0.970.97 88 4.04.0 4.24.2 1.051.05 99 4.54.5 4.94.9 1.091.09 1010 5.05.0 5.75.7 1.141.14 11*11* 5.55.5 6.76.7 1.221.22 XX 12*12* 6.06.0 8.08.0 1.331.33 XX 13*13* 6.56.5 8.88.8 1.351.35 XX 14*14* 7.07.0 9.19.1 1.301.30 XX 15*15* 7.57.5 10.710.7 1.431.43 XX 16*16* 8.08.0 12.312.3 1.541.54 XX 17*17* 8.58.5 13.313.3 1.561.56 XX 18*18* 9.09.0 15.015.0 1.671.67 XX 19*19* 9.59.5 16.516.5 1.741.74 XX 20*20* 10.010.0 17.817.8 1.781.78 XX

상기 표 1을 참조하면, 본 발명의 일 실시형태에 따라 tc1이 0.5 ㎛ 이상이고, tc2/tc1가 1.2 이하인 샘플번호 1 내지 10의 경우 납땜성 및 휨강도 특성이 우수한 것을 확인할 수 있다. Referring to Table 1, according to an embodiment of the present invention, in the case of Sample Nos. 1 to 10, wherein tc1 is 0.5 μm or more and tc2/tc1 is 1.2 or less, it can be confirmed that solderability and flexural strength characteristics are excellent.

반면에, 샘플번호 11 내지 20의 경우, tc1은 0.5 ㎛ 이상으로 납땜성은 우수하였으나, tc2/tc1가 1.2를 초과하여 접속부(C)와 밴드부(B) 간의 응력 차이가 너무 크기 때문에 휨크랙이 발생하여 휨강도 특성이 열위하였다. On the other hand, in the case of Sample Nos. 11 to 20, tc1 was 0.5 μm or more, and solderability was excellent, but tc2/tc1 exceeded 1.2, so the stress difference between the connection part (C) and the band part (B) was too large, so bending cracks occurred Therefore, the flexural strength characteristics were inferior.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Although embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

100: 세라믹 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
112: 커버부
131,132: 외부 전극
100: ceramic electronic component
110: body
121, 122: internal electrode
111: dielectric layer
112: cover part
131,132: external electrode

Claims (7)

유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하고, 제1 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 제3 방향으로 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및
상기 바디의 제3 면 또는 제4 면에 배치되는 접속부와 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하는 외부 전극;을 포함하고,
상기 외부 전극은 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치된 전도성 수지층, 상기 전도성 수지층 상에 배치된 Ni 도금층 및 상기 Ni 도금층 상에 배치된 Sn 도금층을 포함하고,
상기 접속부의 상기 제1 방향 중앙부에서 Ni 도금층 두께를 tc1, 상기 밴드부의 상기 제2 방향 중앙부에서 Ni 도금층 두께를 tc2라 정의할 때, tc1은 0.5 ㎛ 이상 5.0 ㎛ 이하이고, tc2/tc1은 1.2 이하인
세라믹 전자 부품.
a dielectric layer and a plurality of internal electrodes disposed to face each other with the dielectric layer interposed therebetween, wherein first and second surfaces facing each other in a first direction are connected to the first and second surfaces and are connected to each other in a second direction a body including third and fourth opposing surfaces, fifth and sixth surfaces connected to the first to fourth surfaces and facing each other in a third direction; and
and an external electrode including a connection part disposed on the third or fourth surface of the body and a band part extending from the connection part to a portion of the first and second surfaces; and
The external electrode includes an electrode layer connected to the internal electrode, a conductive resin layer disposed on the electrode layer, a Ni plating layer disposed on the conductive resin layer, and a Sn plating layer disposed on the Ni plating layer,
When the thickness of the Ni plating layer in the central portion in the first direction of the connection portion is defined as tc1 and the thickness of the Ni plating layer in the center portion in the second direction of the band portion is defined as tc2, tc1 is 0.5 μm or more and 5.0 μm or less, and tc2/tc1 is 1.2 or less
Ceramic electronic components.
제1항에 있어서,
상기 tc2/tc1은 1.0 초과이고 1.2이하인
세라믹 전자 부품.
According to claim 1,
wherein tc2/tc1 is greater than 1.0 and less than or equal to 1.2
Ceramic electronic components.
제1항에 있어서,
상기 내부 전극의 두께는 1 ㎛ 미만인
세라믹 전자 부품.
According to claim 1,
The thickness of the inner electrode is less than 1 ㎛
Ceramic electronic components.
제1항에 있어서,
상기 유전체층의 두께는 2.8 ㎛ 미만인
세라믹 전자 부품.
According to claim 1,
The thickness of the dielectric layer is less than 2.8 ㎛
Ceramic electronic components.
제1항에 있어서,
상기 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때,
td > 2*te 를 만족하는
세라믹 전자 부품.
According to claim 1,
When the thickness of the internal electrode is defined as te and the thickness of the dielectric layer is defined as td,
td > 2*te
Ceramic electronic components.
제1항에 있어서,
상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하는
세라믹 전자 부품.
According to claim 1,
The electrode layer includes at least one conductive metal selected from the group consisting of copper (Cu), silver (Ag), nickel (Ni), and alloys thereof and glass.
Ceramic electronic components.
제1항에 있어서,
상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는
세라믹 전자 부품.
According to claim 1,
The conductive resin layer includes at least one conductive metal selected from the group consisting of copper (Cu), silver (Ag), nickel (Ni), and alloys thereof and a base resin.
Ceramic electronic components.
KR1020200089661A 2018-09-18 2020-07-20 Ceramic electronic component KR102449365B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200089661A KR102449365B1 (en) 2018-09-18 2020-07-20 Ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180111283A KR102137783B1 (en) 2018-09-18 2018-09-18 Ceramic electronic component
KR1020200089661A KR102449365B1 (en) 2018-09-18 2020-07-20 Ceramic electronic component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111283A Division KR102137783B1 (en) 2018-09-18 2018-09-18 Ceramic electronic component

Publications (2)

Publication Number Publication Date
KR20200090690A KR20200090690A (en) 2020-07-29
KR102449365B1 true KR102449365B1 (en) 2022-09-30

Family

ID=83451609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200089661A KR102449365B1 (en) 2018-09-18 2020-07-20 Ceramic electronic component

Country Status (1)

Country Link
KR (1) KR102449365B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496815B1 (en) * 2013-04-30 2015-02-27 삼성전기주식회사 Multi-layered ceramic electronic part and board for mounting the same
JP2017073539A (en) * 2015-10-09 2017-04-13 株式会社村田製作所 Electronic component

Also Published As

Publication number Publication date
KR20200090690A (en) 2020-07-29

Similar Documents

Publication Publication Date Title
KR102137783B1 (en) Ceramic electronic component
KR102139752B1 (en) Ceramic electronic component
KR102191251B1 (en) Multi-layered ceramic electronic component
KR102185055B1 (en) Multi-layered ceramic electronic component
KR20190121148A (en) Multilayered capacitor
US11107633B2 (en) Ceramic electronic component having external electrode including electrode layer and conductive resin layer
KR20210025877A (en) Multilayered electronic component
KR102624876B1 (en) Multilayered electronic component
US11837412B2 (en) Ceramic electronic component
KR20190116176A (en) Multi-layered ceramic electroic components
KR20190116186A (en) Multi-layered ceramic electronic component
KR102620518B1 (en) Multi-layered ceramic electronic component
KR102449365B1 (en) Ceramic electronic component
KR102637096B1 (en) Multi-layered ceramic electronic component
KR102057904B1 (en) Capacitor component
KR102441653B1 (en) Ceramic electronic component
KR20220081632A (en) Mutilayer electronic component
KR102494335B1 (en) Ceramic electronic component
KR102426209B1 (en) Multi-layered ceramic electronic component
KR20220092166A (en) Mutilayer electronic component
KR20200138117A (en) Multilayered capacitor
KR20210009628A (en) Multi-layered ceramic electroic components
KR20210009627A (en) Multi-layered ceramic electroic components

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant