KR20200123352A - 소스 구동부 및 이를 포함하는 표시 장치 - Google Patents

소스 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200123352A
KR20200123352A KR1020190046131A KR20190046131A KR20200123352A KR 20200123352 A KR20200123352 A KR 20200123352A KR 1020190046131 A KR1020190046131 A KR 1020190046131A KR 20190046131 A KR20190046131 A KR 20190046131A KR 20200123352 A KR20200123352 A KR 20200123352A
Authority
KR
South Korea
Prior art keywords
output
image data
delay
data
turned
Prior art date
Application number
KR1020190046131A
Other languages
English (en)
Inventor
김원태
김지혜
전재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190046131A priority Critical patent/KR20200123352A/ko
Priority to US16/709,666 priority patent/US11355053B2/en
Priority to CN202010217375.9A priority patent/CN111833789A/zh
Publication of KR20200123352A publication Critical patent/KR20200123352A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소스 구동부는, 화소행들 각각에 대응하는 데이터 신호들을 복수의 데이터 라인들로 각각 출력하는 복수의 출력 버퍼들; 및 제1 영상 데이터와 제2 영상 데이터의 차이에 기초하여, 제2 영상 데이터에 대응하는 데이터 신호들 각각이 출력 버퍼들로부터 데이터 라인들로 전달되는 타이밍을 제어하는 출력 제어부를 포함한다.

Description

소스 구동부 및 이를 포함하는 표시 장치{SOURCE DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 소스 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 패널 구동부를 포함한다. 표시 패널은 복수의 화소들을 포함한다. 패널 구동부는 화소들에 스캔 신호를 공급하는 스캔 구동부 및 화소들에 데이터 신호를 공급하는 소스 구동부를 포함한다.
소스 구동부는 복수의 데이터 라인들에 각각 연결되는 출력 버퍼들을 포함한다. 출력 버퍼들의 구동을 위해 출력 버퍼들에 소정의 직류 전원이 공급된다. 직류 전원의 전압은 표시되는 영상의 패턴, 계조 등에 의해 변동(예를 들어, 전압 강하)될 수 있다. 직류 전원의 전압 변동에 의해 출력 버퍼들로부터 데이터 라인들에 공급되는 데이터 신호들의 충전량이 감소되거나 충전 속도가 저하될 수 있다.
본 발명의 일 목적은 영상 데이터의 변화량에 따라 데이터 신호들이 데이터 라인들로 전달되는 타이밍을 제어하는 소스 구동부를 제공하는 것이다.
본 발명의 다른 목적은 상기 소스 구동부를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 소스 구동부는, 화소행들 각각에 대응하는 데이터 신호들을 복수의 데이터 라인들로 각각 출력하는 복수의 출력 버퍼들; 및 제1 영상 데이터와 제2 영상 데이터의 차이에 기초하여, 상기 제2 영상 데이터에 대응하는 상기 데이터 신호들 각각이 상기 출력 버퍼들로부터 상기 데이터 라인들로 전달되는 타이밍을 제어하는 출력 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터는 제k-1(단, k는 1보다 큰 자연수) 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하고, 상기 제2 영상 데이터는 제k 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응할 수 있다.
일 실시예에 의하면, 상기 출력 제어부는, 상기 제1 및 제2 영상 데이터와 기 설정된 임계 기준을 각각 비교한 결과에 기초하여 출력 지연 신호를 출력하는 지연 결정부; 및 상기 출력 버퍼들의 출력단들과 상기 데이터 라인들 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 오프되는 지연 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 영상 데이터의 계조 차이가 기 설정된 기준 차이보다 작은 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 제1 및 제2 영상 데이터의 상기 계조 차이가 상기 기준 차이 이상인 경우, 상기 지연 스위치는 턴 온 상태를 유지할 수 있다.
일 실시예에 의하면, 상기 지연 스위치가 턴 오프되는 기간은 1수평주기보다 짧을 수 있다.
일 실시예에 의하면, 상기 지연 스위치가 턴 오프된 경우, 상기 턴 오프된 지연 스위치에 대응하는 출력 버퍼가 상기 출력 버퍼에 대응하는 데이터 라인으로부터 전기적으로 하이-임피던스(Hi-Z) 상태를 가질 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 및 상기 제2 영상 데이터가 기 설정된 제1 기준 계조 이상인 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 및 상기 제2 영상 데이터가 기 설정된 제2 기준 계조 이하인 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력할 수 있다. 상기 제2 기준 계조는 상기 제1 기준 계조보다 클 수 있다.
일 실시예에 의하면, 상기 지연 스위치는 상기 출력 지연 신호에 응답하여 기 설정된 지연 기간 동안 턴 오프될 수 있다.
일 실시예에 의하면, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나가 상기 제1 기준 계조보다 작고, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 다른 하나가 상기 제2 기준 계조보다 큰 경우, 상기 지연 스위치는 턴 온 상태를 유지할 수 있다.
일 실시예에 의하면, 상기 출력 제어부는, 상기 데이터 라인들 각각과 기 설정된 전원 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 온되는 선충전(pre-charge) 스위치를 더 포함할 수 있다.
일 실시예에 의하면, 상기 지연 스위치가 턴 오프되는 지연 기간 동안, 상기 전원의 전압이 상기 데이터 라인들 중 상기 턴 온된 선충전 스위치에 대응하는 데이터 라인으로 공급될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 복수의 화소들을 포함하는 표시 패널; 화소행 단위로 상기 화소들에 스캔 신호를 공급하는 스캔 구동부; 및 상기 스캔 신호에 대응하여 상기 화소들에 데이터 신호들을 공급하는 소스 구동부를 포함할 수 있다. 상기 소스 구동부는, 상기 데이터 신호들을 복수의 데이터 라인들로 각각 출력하는 복수의 출력 버퍼들; 및 이전 영상 데이터와 현재 영상 데이터의 차이에 기초하여, 상기 현재 영상 데이터에 대응하는 상기 데이터 신호들 각각이 상기 출력 버퍼들로부터 상기 데이터 라인들로 전달되는 타이밍을 제어하는 출력 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 이전 영상 데이터는 제k-1(단, k는 1보다 큰 자연수) 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하고, 상기 현재 영상 데이터는 제k 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응할 수 있다.
일 실시예에 의하면, 상기 출력 제어부는, 상기 이전 영상 데이터와 상기 현재 영상 데이터의 계조 차이와 기 설정된 기준 차이를 비교한 결과에 기초하여 출력 지연 신호를 출력하는 지연 결정부; 및 상기 출력 버퍼들의 출력단들과 상기 데이터 라인들 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 오프되는 지연 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 계조 차이가 상기 기준 차이보다 작은 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 계조 차이가 상기 기준 차이 이상인 경우, 상기 지연 스위치는 턴 온 상태를 유지할 수 있다.
일 실시예에 의하면, 상기 지연 스위치가 턴 오프된 경우, 상기 턴 오프된 지연 스위치에 대응하는 출력 버퍼가 상기 출력 버퍼에 대응하는 데이터 라인으로부터 전기적으로 하이-임피던스(Hi-Z) 상태를 가질 수 있다.
본 발명의 실시예들에 따른 소스 구동부 및 이를 포함하는 표시 장치는 이전 화소행의 영상 데이터와 현재 화소행의 영상 데이터의 변화량에 기초하여 지연 기간 동안 출력 버퍼들의 적어도 일부를 일시적으로 하이-임피던스 상태로 제어할 수 있다. 이에 따라, 출력 버퍼들을 구동하는 제1 전원에 대한 등가 저항(로드)이 감소되어 제1 전원의 전압 변동이 최소화될 수 있다. 따라서, 화소행들 간의 계조 변화에 따른 데이터 신호(데이터 라인 전압)의 전압 레벨 변경 속도(또는, 슬루율, 전압 충전 속도)가 향상되고, 화면 끌림, 영상 왜곡 등의 표시 불량이 개선됨으로써, 표시 장치의 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 소스 구동부를 나타내는 블록도이다.
도 3은 도 2의 소스 구동부에 포함되는 출력 버퍼들과 출력 제어부의 일부의 일 예를 나타내는 도면이다.
도 4는 도 3의 출력 버퍼들로 공급되는 데이터 신호들에 대응하는 영상 데이터의 일 예를 나타내는 도면이다.
도 5는 도 4의 영상 데이터에 대응하는 도 3의 출력 버퍼들과 출력 제어부의 동작의 일 예를 나타내는 파형도이다.
도 6a 및 도 6b는 도 5의 파형도에 의한 도 3의 지연 스위치들의 동작의 일 예를 나타내는 도면들이다.
도 7은 도 2의 소스 구동부에 포함되는 출력 버퍼들과 출력 제어부의 일부의 일 예를 나타내는 도면이다.
도 8은 도 4의 영상 데이터에 대응하는 도 7의 출력 버퍼들과 출력 제어부의 동작의 일 예를 나타내는 파형도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동부(200), 소스 구동부(300, 또는, 데이터 구동부), 및 타이밍 제어부(400)를 포함할 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 또는 무기 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시 패널(100)은 복수의 스캔 라인들(SL) 및 복수의 데이터 라인들(DL)을 포함하고, 스캔 라인들(SL) 및 데이터 라인들(DL)에 각각 연결되는 복수의 화소(PX)들을 포함할 수 있다. 일 실시예에서, 제i 행, 제j(단, i, j는 자연수) 열에 배치되는 화소(PX)는 제i 화소행에 대응하는 스캔 라인(SLi) 및 제j 화소열에 대응하는 데이터 라인(DLj)에 연결될 수 있다.
타이밍 제어부(400)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 제어 신호(SCS) 및 제2 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 스캔 구동부(200)로 공급되고, 제2 제어 신호(DCS)는 소스 구동부(300)로 공급될 수 있다. 그리고, 타이밍 제어부(400)는 외부로부터 공급되는 입력 영상 데이터(RGB)를 영상 데이터(DATA)로 재정렬하여 소스 구동부(300)에 공급할 수 있다.
제1 제어 신호(SCS)에는 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 스캔 스타트 펄스는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제2 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
스캔 구동부(200)는 타이밍 제어부(400)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 스캔 라인들(SL)로 스캔 신호를 공급할 수 있다. 예를 들어, 스캔 구동부(200)는 스캔 라인들(SL)로 스캔 신호를 순차적으로 공급할 수 있다. 스캔 신호가 순차적으로 공급되면 화소(PX)들은 수평 라인 단위(또는 화소행 단위)로 선택될 수 있다.
스캔 신호는 턴 온 레벨(예를 들어, 로직 하이 전압)로 설정될 수 있다. 화소(PX)에 포함되며 스캔 신호를 수신하는 트랜지스터는 스캔 신호가 공급될 때 턴 온 상태로 설정될 수 있다.
소스 구동부(300)는 타이밍 제어부(400)로부터 제2 제어 신호(DCS) 및 영상 데이터(DATA)를 수신할 수 있다. 소스 구동부(300)는 제2 제어 신호(DCS)에 대응하여 데이터 라인들(DL)로 데이터 신호를 공급할 수 있다. 데이터 라인들(DL)로 공급된 데이터 신호는 스캔 신호에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 소스 구동부(300)는 스캔 신호와 동기되도록 데이터 라인들(DL)로 데이터 신호를 공급할 수 있다.
일 실시예에서, 소스 구동부(300)는 화소행들 각각에 대응하는 데이터 신호들을 데이터 라인들(DL)로 각각 출력하는 복수의 출력 버퍼들, 및 이전 영상 데이터와 현재 영상 데이터의 차이에 기초하여, 상기 현재 영상 데이터에 대응하는 데이터 신호들 각각이 출력 버퍼들로부터 데이터 라인들(DL)로 전달되는 타이밍을 제어하는 출력 제어부를 포함할 수 있다. 이전 영상 데이터는 이전 화소행(예를 들어, 제k-1 화소행, 여기서, k는 1보다 큰 자연수)에 포함되는 소정의 화소에 공급되는 데이터 신호에 대응하고, 현재 영상 데이터는 현재 화소행(예를 들어, 제k 화소행)에 포함되는 화소에 공급되는 데이터 신호에 대응할 수 있다. 여기서, 이전 화소행의 화소와 현재 화소행의 화소는 동일한 데이터 라인에 연결된다.
일 실시예에서, 표시 장치(1000)는 화소(PX)에 발광 제어 신호를 공급하는 발광 구동부 및 화소(PX)에 소정의 전원 전압들을 공급하는 전원 공급부를 더 포함할 수 있다.
도 2는 본 발명의 실시예들에 따른 소스 구동부를 나타내는 블록도이다.
도 1 및 도 2를 참조하면, 소스 구동부(300)는 시프트 레지스터(Shift Registers; 310), 래치(Latch; 320), 디지털-아날로그 컨버터(330), 감마 전압 생성부(340), 출력 버퍼들(350), 및 출력 제어부(360)를 포함할 수 있다.
실시예에 따라, 소스 구동부(300)는 구동 IC 형태로 표시 패널(100)에 실장될 수 있다. 또는, 소스 구동부(300)는 표시 패널(100) 상에 집적될 수 있다.
시프트 레지스터(310)는 소정의 제어부로부터 수평 개시 신호(STH) 및 데이터 클럭 신호(DCLK)를 수신할 수 있다. 시프트 레지스터(310)는 데이터 클럭 신호(DCLK)에 동기하여 수평 개시 신호(STH)를 시프트시킴으로써 샘플링 신호를 생성할 수 있다.
래치(320)는 샘플링 신호에 응답하여 영상 데이터(DATA)를 래치할 수 있다. 래치(320)는 래치된 영상 데이터를 출력할 수 있다. 래치(320)는 시프트 레지스터(310)로부터 공급된 샘플링 신호에 응답하여 영상 데이터(DATA)를 순차적으로 래치하여 디지털-아날로그 컨버터(330)에 공급할 수 있다.
래치(320)는 영상 데이터(DATA)의 비트 수에 대응하는 크기를 갖는다. 일 실시예에서, 래치(320)는 m개(단, m은 자연수)의 디지털 영상 데이터(DATA)를 각각 저장하기 위한 m개의 샘플링 래치들을 포함할 수 있다. 각각의 샘플링 래치는 영상 데이터(DATA)의 비트 수에 대응하는 저장 용량을 가지며, 샘플링 신호들에 응답하여 디지털 영상 데이터 신호들을 순차적으로 저장할 수 있다.
일 실시예에서, 래치(320)는 홀딩 래치들을 더 포함할 수 있다. 홀딩 래치들은 샘플링 래치들로부터의 영상 데이터(DATA)를 동시에 입력받아 저장함과 아울러, 이전 기간에 저장되었던 샘플링된 영상 데이터(DATA)를 디지털-아날로그 컨버터(330)로 동시에 공급할 수 있다.
일 실시예에서, 래치(320)는 연속된 스캔 라인들(즉, 화소행들) 별로 영상 데이터를 비교할 수 있다. 다른 실시예에서, 연속된 스캔 라인들 별로 래치된 영상 데이터(예를 들어, DATA1, DATA2)에 대한 비교 연산은 출력 제어부(360)의 지연 결정부(364)에서 수행될 수 있다. 제1 영상 데이터(DATA1)는 제k-1(단, k는 1보다 큰 자연수) 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하고, 상기 제2 영상 데이터(DATA2)는 제k 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응할 수 있다.
디지털-아날로그 컨버터(330)는 감마 전압들(GV)에 기초하여 래치된 영상 데이터(DATA)를 아날로그 데이터 신호로 변환할 수 있다. 아날로그 타입으로 변환된 데이터 신호들은 출력 버퍼들(350)에 공급될 수 있다.
감마 전압 생성부(340)는 복수의 감마 기준 전압들을 이용하여 감마 전압들(GV)을 생성할 수 있다. 예를 들어, 감마 전압들(GV)은 기 설정된 감마 커브(예를 들어, 2.2 감마 커브 등)에 기초하여 결정될 수 있다.
출력 버퍼들(350)은 디지털-아날로그 컨버터(330)로부터 출력된 데이터 신호들을 데이터 라인들(DL1 내지 DLm)로 출력할 수 있다. 예를 들어, 출력 버퍼들(350)은 소정의 클럭 신호(CLK)에 응답하여 해당 화소행에 대응하는 데이터 신호들을 데이터 라인들(DL1 내지 DLm)로 출력할 수 있다.
출력 제어부(360)는 제1 영상 데이터(DATA1)와 제2 영상 데이터(DATA2)의 차이에 기초하여, 제2 영상 데이터(DATA2)에 대응하는 데이터 신호들 각각이 상기 출력 버퍼들(350)로부터 데이터 라인들(DL1 내지 DLm)로 전달되는 타이밍을 개별적으로 제어할 수 있다. 제1 및 제2 영상 데이터(DATA1, DATA2)는 각각 서로 인접한 화소행들에 대응하는 래치된 영상 데이터이다. 일 실시예에서, 출력 제어부(360)는 지연 결정부(364) 및 출력 버퍼들(350) 각각에 대응하는 복수의 지연 스위치들(362, 예를 들어, DSW1 내지 DSWm)을 포함할 수 있다.
지연 스위치들(362)은 각각 출력 버퍼들(350)의 출력단들과 데이터 라인들(DL1 내지 DLm) 사이에 연결될 수 있다. 지연 스위치들(362) 각각은 출력 지연 신호(ODS)에 응답하여 턴 오프될 수 있다. 출력 지연 신호(ODS)는 이에 대응하는 영상 데이터의 변화량에 따라 지연 스위치들(362)에 개별적으로 공급될 수 있다.
일 실시예에서, 제1 데이터 라인(DL1)에 연결되는 제1 지연 스위치(DSW1)가 턴 오프된 경우, 턴 오프된 제1 지연 스위칭(DSW1)에 대응하는 제1 출력 버퍼와 제1 데이터 라인(DL1)은 전기적으로 오픈(open)될 수 있다. 예를 들어, 제1 출력 버퍼는 제1 데이터 라인(DL1)으로부터 전기적으로 하이-임피던스(Hi-Z) 상태를 가질 수 있다. 지연 스위치들(362) 각각은 출력 지연 신호(ODS)에 응답하여 기 설정된 지연 기간 동안 턴 오프될 수 있다.
지연 결정부(364)는 제1 및 제2 영상 데이터(DATA1, DATA2)와 기 설정된 임계 기준(RD)을 비교하고, 비교 결과에 기초하여 출력 지연 신호(ODS)를 출력할 수 있다. 예를 들어, 제1 및 제2 영상 데이터(DATA1, DATA2) 각각에 대응하는 데이터 신호들이 제1 데이터 라인(DL1)으로 공급되는 경우, 제1 영상 데이터(DATA1)는 제k-1 화소행의 제1 데이터 라인(DL1)에 연결된 화소에 대응하는 영상 데이터이며, 제2 영상 데이터(DATA2)는 제k 화소행의 제1 데이터 라인(DL1)에 연결된 화소에 대응하는 영상 데이터일 수 있다. 즉, 제1 영상 데이터(DATA1)와 제2 영상 데이터(DATA2)를 임계 기준에 비교한 결과는 인접한 화소행들 사이의 계조 변화량으로 이해될 수 있다.
예를 들어, 제1 및 제2 영상 데이터(DATA1, DATA2)의 계조 차이가 기 설정된 기준 차이보다 작은 경우, 지연 결정부(364)는 해당 지연 스위치에 대응하는 출력 지연 신호(ODS)를 출력할 수 있다. 이와 반대로, 제1 및 제2 영상 데이터(DATA1, DATA2)의 계조 차이가 기준 차이 이상인 경우, 지연 결정부(364)는 해당 지연 스위치에 대응하는 출력 지연 신호(ODS)를 출력하지 않는다. 즉, 해당 지연 스위치는 턴 온 상태를 유지할 수 있다. 예를 들어, 제1 및 제2 영상 데이터(DATA1, DATA2)의 계조 차이가 200계조 이하인 경우, 출력 지연 신호(ODS)가 출력되고, 제1 및 제2 영상 데이터(DATA1, DATA2)의 계조 차이가 200계조보다 큰 경우, 출력 지연 신호(ODS)가 출력되지 않는다.
이와 같이, 데이터 라인의 연장 방향으로 인접한 화소(PX)들 사이의 영상 데이터 변화량(또는, 계조 차이)가 작은 경우, 해당 화소에 공급되는 데이터 신호의 출력을 동일한 화소행에 배치되는 다른 화소에 공급되는 데이터 신호의 출력보다 지연시킬 수 있다. 따라서, 출력 버퍼들(350)로부터 출력되는 데이터 신호들이 목표하는 전압 레벨로 충전되는 충전률(및 슬루율(slew rate))이 개선될 수 있다.
도 3은 도 2의 소스 구동부에 포함되는 출력 버퍼들과 출력 제어부의 일부의 일 예를 나타내는 도면이다.
도 2 및 도 3을 참조하면, 제1 내지 제4 출력 버퍼들(351 내지 354)은 각각 제1 내지 제4 데이터 라인들(DL1 내지 DL4)과 연결될 수 있다. 제1 내지 제4 출력 버퍼들(351 내지 354)과 제1 내지 제4 데이터 라인들(DL1 내지 DL4) 사이에는 제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)이 각각 연결될 수 있다.
제1 내지 제4 출력 버퍼들(351 내지 354)은 각각 전압 추종기(voltage follower) 형태의 버퍼 앰프일 수 있다. 제1 내지 제4 출력 버퍼들(351 내지 354)은 각각 디지털 영상 데이터가 변환된 아날로그 형태의 제1 내지 제4 데이터 신호들(DV1 내지 DV4)을 수신하여 이를 출력할 수 있다. 또한, 제1 내지 제4 출력 버퍼들(351 내지 354)의 동작을 위해 제1 전원(VDD1)의 전압 제1 내지 제4 출력 버퍼들(351 내지 354)에 공급될 수 있다. 즉, 제1 전원(VDD1)은 출력 버퍼들(350)의 구동을 위한 고전위 전압을 출력할 수 있다.
영상 패턴 또는 영상 로드에 따라 출력 버퍼들(350)에 공급되는 데이터 신호들의 전압 레벨이 변할 수 있다. 이러한 데이터 신호들의 변화에 영향을 받아 제1 전원(VDD1)의 전압에 의도치 않은 변동(또는 왜곡)이 발생될 수 있다.
특히, 제1 전원(VDD1)의 전압 강하가 발생되는 경우, 출력 버퍼들(350)의 출력이 불안정해질 수 있다. 예를 들어, 제1 전원(VDD1)의 전압이 떨어지는 경우, 제1 내지 제4 출력 버퍼들(351 내지 354)로부터 출력되는 제1 내지 제4 데이터 신호들(DV1 내지 DV4)의 전압 레벨의 변화 속도(예를 들어, 슬루율)가 저하될 수 있다. 이에 따라, 제1 내지 제4 데이터 신호들(DV1 내지 DV4)이 목표하는 전압 레벨에 도달하지 못하고 제1 내지 제4 데이터 라인들(DL1 내지 DL4)을 통해 화소로 제공될 수 있다. 따라서, 영상 품질이 저하될 우려가 있다.
본 발명의 실시예들에 따른 소스 구동부(300) 및 이를 포함하는 표시 장치(1000)는 각각의 출력 버퍼들(350)의 출력 타이밍 분리를 수행하는 출력 제어부(360)를 포함함으로써, 제1 전원(VDD1)의 출력이 안정화될 수 있다.
제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)은 각각 제1 내지 제4 출력 버퍼들(351 내지 354)의 출력단들과 제1 내지 제4 데이터 라인들(DL1 내지 DL4) 사이에 연결될 수 있다. 제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)은 각각 제1 내지 제4 출력 지연 신호(ODS1 내지 ODS4)에 기초하여 턴 온 또는 턴 오프될 수 있다. 예를 들어, 제1 출력 지연 신호(ODS1)가 출력되는 동안, 제1 지연 스위치(DSW1)가 턴 오프되고, 제1 출력 버퍼(351)로부터 제1 데이터 라인(DL1)이 전기적으로 오픈(또는, 하이-임피던스 상태를 가짐)될 수 있다.
제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)의 출력 여부는 각각 제1 및 제2 영상 데이터(DATA1, DATA2)의 차이(또는 계조 변화량)에 의해 결정될 수 있다. 출력 제어부(360)는 제1 및 제2 영상 데이터(DATA1, DATA2)의 차이에 기초하여 제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)의 출력을 결정할 수 있다.
도 4는 도 3의 출력 버퍼들로 공급되는 데이터 신호들에 대응하는 영상 데이터의 일 예를 나타내는 도면이고, 도 5는 도 4의 영상 데이터에 대응하는 도 3의 출력 버퍼들과 출력 제어부의 동작의 일 예를 나타내는 파형도이다.
도 2 내지 도 5를 참조하면, 출력 제어부(360)에 포함되는 지연 결정부(364)는 이전 영상 데이터(DAT1-1, DAT1-2, DAT1-3, DAT1-4)와 현재 영상 데이터(DAT2-1, DAT2-2, DAT2-3, DAT2-4)의 차이에 기초하여 제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)을 결정할 수 있다.
이전 영상 데이터(DAT1-1, DAT1-2, DAT1-3, DAT1-4)는 제k-1 화소행에 공급되는 제1 내지 제4 데이터 신호들(DV1 내지 DV4)에 대응할 수 있다. 현재 영상 데이터(DAT2-1, DAT2-2, DAT2-3, DAT2-4)는 제k 화소행에 공급되는 제1 내지 제4 데이터 신호들(DV1 내지 DV4)에 대응할 수 있다. 도 5에 있어서, 지연 기간(DP) 이후에 출력되는 제1 내지 제4 데이터 신호들(DV1 내지 DV4)은 현재 영상 데이터(DAT2-1, DAT2-2, DAT2-3, DAT2-4)로부터 생성된다.
일 실시예에서, 지연 결정부(364)에는 제1 기준 계조(RG1) 및 제2 기준 계조(RG2)가 설정될 수 있다. 제2 기준 계조(RG2)는 제1 기준 계조(RG1)보다 클 수 있다. 예를 들어, 제1 기준 계조(RG1)는 10계조로, 제2 기준 계조(RG2)는 200계조로 설정될 수 있다.
지연 결정부(364)는 이전 영상 데이터(DAT1-1, DAT1-2, DAT1-3, DAT1-4)와 현재 영상 데이터(DAT2-1, DAT2-2, DAT2-3, DAT2-4)를 각각 제1 및 제2 기준 계조들(RG1, RG2)과 비교할 수 있다. 제1 이전 영상 데이터(DAT1-1) 및 제1 현재 영상 데이터(DAT2-1)는 제1 데이터 신호(DV1)에 대응할 수 있다. 제2 이전 영상 데이터(DAT1-2) 및 제2 현재 영상 데이터(DAT2-2)는 제2 데이터 신호(DV2)에 대응할 수 있다. 제3 이전 영상 데이터(DAT1-3) 및 제3 현재 영상 데이터(DAT2-3)는 제3 데이터 신호(DV3)에 대응할 수 있다. 제4 이전 영상 데이터(DAT1-4) 및 제4 현재 영상 데이터(DAT2-4)는 제4 데이터 신호(DV4)에 대응할 수 있다.
일 실시예에서, 이전 영상 데이터 및 현재 영상 데이터가 제2 기준 계조(RG2) 이하인 경우, 지연 결정부(364)는 출력 지연 신호(ODS)를 출력할 수 있다. 도 4에 도시된 바와 같이, 제1 이전 영상 데이터(DAT1-1) 및 제1 현재 영상 데이터(DAT2-1)가 제2 기준 계조(RG2) 이하인 경우, 지연 결정부(364)는 제1 출력 지연 신호(ODS1)를 출력할 수 있다. 이에 따라, 제1 출력 지연 신호(ODS1)가 출력되는 지연 기간(DP) 동안 제1 지연 스위치(DSW1)가 턴 오프 상태를 가질 수 있다. 마찬가지로, 제3 이전 영상 데이터(DAT1-3) 및 제3 현재 영상 데이터(DAT2-3)가 제2 기준 계조(RG2) 이하이므로, 지연 결정부(364)는 제3 출력 지연 신호(ODS3)를 출력할 수 있다.
일 실시예에서, 이전 영상 데이터 및 현재 영상 데이터가 제1 기준 계조(RG1) 이상인 경우, 지연 결정부(364)는 출력 지연 신호(ODS)를 출력할 수 있다. 도 4에 도시된 바와 같이, 제2 이전 영상 데이터(DAT1-2) 및 제2 현재 영상 데이터(DAT2-2)가 제1 기준 계조(RG1) 이상이므로, 지연 결정부(364)는 제2 출력 지연 신호(ODS2)를 출력할 수 있다. 이에 따라, 지연 기간(DP) 동안 제2 지연 스위치(DSW2)가 턴 오프 상태를 가질 수 있다. 일 실시예에서, 제2 지연 스위치(DSW2)가 턴 오프 상태를 갖는 기간은 1수평주기보다 짧을 수 있다. 예를 들어, 제2 지연 스위치(DSW2)가 턴 오프 상태를 갖는 기간은 약 10ns 내지 약 40 ns 정도일 수 있다.
일 실시예에서, 이전 영상 데이터 및 현재 영상 데이터 중 하나가 제1 기준 계조(RG1)보다 작고, 이전 영상 데이터 및 현재 영상 데이터 중 다른 하나가 제2 기준 계조(RG2)보다 큰 경우, 지연 스위치는 턴 온 상태를 유지할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제4 이전 영상 데이터(DAT1-4)는 제2 기준 계조(RG2)보다 크고 제4 현재 영상 데이터(DAT2-4)는 제1 기준 계조(RG1)보다 작으므로, 지연 결정부(364)가 제4 출력 지연 신호(ODS4)를 출력하지 않는다.
도 5는 도 4의 영상 데이터에 따른 신호들의 출력을 보여준다. 도 5에 도시된 바와 같이, 제k 화소행에 스캔 신호(Sk)가 공급될 때, 제1 내지 제4 데이터 라인들(DL1 내지 DL4)을 통해 제1 내지 제4 데이터 신호들(DV1 내지 DV4)이 제k 화소행의 일부 화소들에 기입될 수 있다.
스캔 신호(Sk)의 논리 하이 레벨에 의해 화소의 트랜지스터가 턴 온될 수 있다. 또한, 제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)의 논리 로우 레벨에 의해 제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)이 턴 오프되고, 제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)의 논리 하이 레벨에 의해 제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)이 턴 온될 수 있다. 도 5에서는, 제1 내지 제4 출력 지연 신호들(ODS1 내지 ODS4)은 제1 내지 제4 지연 스위치들(DSW1 내지 DSW4)을 턴 오프시키기 위한 논리 로우 레벨인 것으로 설명하기로 한다.
클럭 신호(CLK)는 화소행들 각각에 대응하는 데이터 신호들이 출력 버퍼들(350)로부터 출력되는 시점을 결정할 수 있다.
제1 시점(t1)에 클럭 신호(CLK)가 논리 로우 레벨로부터 논리 하이 레벨로 천이할 수 있다. 제1 시점(t1) 이전에는, 제1 내지 제4 데이터 라인들(DL1 내지 DL4)로 공급되는 제1 내지 제4 데이터 라인 전압들(D1 내지 D4)은 제k-1 화소행의 영상 데이터(예를 들어, DAT1-1 내지 DATA1-4)에 대응할 수 있다.
제1 시점(t1)에 제1 내지 제4 출력 버퍼들(351 내지 354)은 제k 화소행의 영상 데이터(예를 들어, DAT2-1 내지 DAT2-4)에 대응하는 제1 내지 제4 데이터 라인 전압들(D1 내지 D4)의 출력을 시작할 수 있다. 이 때, 제4 지연 스위치(DSW4)만이 턴 온 상태를 유지할 수 있다. 이에 따라, 제4 데이터 라인 전압(D4)은 제4 현재 영상 데이터(DAT2-4)에 대응하도록 변할 수 있다. 큰 계조 변화에 대응하는 제4 데이터 라인 전압(D4)은 전압 변화를 위해 상대적으로 긴 시간이 필요하다. 따라서, 제1 시점(t1)부터 제4 데이터 신호(DV4)가 제4 데이터 라인(DL4)으로 공급될 수 있다.
제1 시점(t1)에서 제1 내지 제3 지연 스위치들(DSW1 내지 DSW3)로 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)이 공급될 수 있다. 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)은 지연 기간(DP) 동안 공급될 수 있다. 제1 내지 제3 데이터 신호들(DV1 내지 DV3)은 상대적으로 작은 계조 변화에 대응하므로, 전압 변화량이 상대적으로 작다. 이에 따라, 제4 데이터 라인 전압(D4)의 변화 시간에 비해 전압 변화에 필요한 시간이 짧다. 따라서, 지연 기간(DP) 동안 제1 내지 제3 출력 버퍼들(351 내지 353)은 제1 내지 제3 데이터 라인들(DL1 내지 DL3)로부터 각각 전기적으로 하이-임피던스(Hi-Z) 상태를 가질 수 있다.
다만, 지연 기간(DP)은 약 10ns 내지 약 40 ns 정도의 매우 짧은 시간이므로, 제1 내지 제3 데이터 라인들(DL1 내지 DL3)로 공급되는 기존의 데이터 전압들이 유지될 수 있다.
제1 내지 제3 출력 버퍼들(351 내지 353)은 오픈 상태를 가지므로, 지연 기간(DP) 동안 출력 버퍼들(350)로부터 연결되는 데이터 라인들(DL)의 개수가 감소되는 효과가 있다. 이에 따라, 제1 전원(VDD1)을 기준으로 한 등가 저항(또는 로드)은 지연 기간(DP) 동안 감소될 수 있다. 따라서, 제1 전원(VDD1)의 전압 강하 또는 전압 변동 폭이 최소화되고, 제4 출력 버퍼(354)로부터 출력되는 전압의 슬루율이 개선될 수 있다.
이 후, 제2 시점(t2)에 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)이 논리 로우 레벨로부터 논리 하이 레벨로 천이될 수 있다. 도 5에는 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)의 천이 시점과 클럭 신호(CLK)의 천이 시점이 동일한 것으로 도시되었으나, 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)의 천이 시점이 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)이 논리 로우 레벨로부터 논리 하이 레벨로 천이되는 시점은 제1 시점(t1)과 제2 시점(t2) 사이일 수도 있고, 제2 시점(t2)과 제3 시점(t3) 사이일 수도 있다.
일 실시예에서, 지연 기간(DP)은 계조의 변화량에 따라 데이터 라인들마다 다르게 설정될 수도 있다. 예를 들어, 계조의 변화량이 작을수록 이에 대응하는 출력 지연 신호의 펄스 폭(즉, 출력 지연 신호의 논리 로우 레벨 기간의 폭)은 기 설정된 간격으로 감소될 수 있다.
제2 시점(t2)에 제1 내지 제3 지연 스위치들(DSW1 내지 DSW3)은 턴 온되고, 제1 내지 제3 출력 버퍼들(351 내지 353)과 제1 내지 제3 데이터 라인들(DL1 내지 DL3)은 각각 전기적으로 연결될 수 있다. 제1 내지 제3 데이터 라인 전압들(D1 내지 D3)은 변동 폭이 작으므로, 제3 시점(t3) 전에 제1 내지 제3 현재 영상 데이터(DAT2-1 내지 DAT2-3)에 대응하는 전압 레벨에 도달할 수 있다.
제4 데이터 라인 전압(D4)은 제1 시점(t1)부터 전압 충전이 시작되므로, 제3 시점(t3) 전에 제4 현재 영상 데이터(DATA2-4)에 대응하는 전압 레벨(즉, 목표 전압)에 충분히 도달할 수 있다.
이후, 제3 시점(t3)과 제4 시점(t4) 사이의 기입 기간(WP) 동안 제k 화소행에 대응하는 스캔 신호(Sk)가 공급되고, 기입 기간(WP) 동안 제1 내지 제4 현재 영상 데이터(DAT2-1 내지 DAT2-4)에 대응하는 제1 내지 제4 데이터 라인 전압들(D1 내지 D4)이 제k 화소행의 화소들에 공급될 수 있다.
도 3 내지 도 5에서 구성 및 동작은 표시 장치(1000)에 포함되는 데이터 라인들 전체로 확장될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 소스 구동부(300) 및 이를 포함하는 표시 장치(1000)는 이전 화소행의 영상 데이터와 현재 화소행의 영상 데이터의 변화량에 기초하여 지연 기간(DP) 동안 출력 버퍼들(350)의 적어도 일부를 하이-임피던스 상태로 제어할 수 있다. 이에 따라, 제1 전원(VDD1)에 대한 등가 저항(로드)이 감소되어 출력 버퍼들(350)을 구동하는 제1 전원(VDD1)의 전압 변동이 최소화될 수 있다. 따라서, 화소행들 간의 계조 변화에 따른 데이터 신호(데이터 라인 전압)의 전압 레벨 변경 속도(또는, 슬루율, 전압 충전 속도)가 향상되고, 표시 장치의 영상 품질이 개선될 수 있다.
도 6a 및 도 6b는 도 5의 파형도에 의한 도 3의 지연 스위치들의 동작의 일 예를 나타내는 도면들이다.
도 3 내지 도 6b를 참조하면, 이전 화소행과 현재 화소행 사이의 영상 데이터의 변화량(또는 차이)에 따라 데이터 신호가 공급되는 타이밍이 제1 내지 제4 데이터 라인들(DL1 내지 DL4)마다 개별적으로 제어될 수 있다.
제1 내지 제3 데이터 라인들(DL1 내지 DL3)에 대응하는 영상 데이터의 계조의 변화량은 기 설정된 임계 기준보다 작고, 제4 데이터 라인(DL4)에 대응하는 영상 데이터의 계조의 변화량은 임계 기준보다 클 수 있다. 이 경우, 도 5 내지 도 6b에 도시된 바와 같이, 제1 내지 제3 지연 스위치들(DSW1 내지 DSW3)은 지연 기간(DP) 동안 턴 오프되고, 지연 기간(DP) 이후에 턴 온될 수 있다. 제4 지연 스위치(DSW4)는 지연 기간(DP)과 관계없이 턴 온 상태를 유지할 수 있다. 지연 기간(DP) 동안 제1 내지 제3 출력 버퍼들(351 내지 353) 및 제1 내지 제3 데이터 라인들(DL1 내지 DL3)은 제1 전원(VDD1)의 로드로 작용하지 않는다.
도 7은 도 2의 소스 구동부에 포함되는 출력 버퍼들과 출력 제어부의 일부의 일 예를 나타내는 도면이다.
도 7에서는 도 3을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 출력 제어부는 선충전 스위치를 제외하면, 도 3의 출력 제어부와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 2, 도 3 및 도 7을 참조하면, 출력 제어부(360)는 지연 스위치들(DSW1 내지 DSW4) 및 지연 결정부(364)를 포함할 수 잇다. 출력 제어부(360)는 데이터 라인들(DL1 내지 DL4) 각각에 연결되는 선충전 스위치들(PSW1 내지 PSW4)을 더 포함할 수 있다.
일 실시예에서, 선충전 스위치들(PSW1 내지 PSW4)은 데이터 라인들(DL1 내지 DL4) 각각과 기 설정된 제2 전원(VDD2) 사이에 각각 연결될 수 있다. 선충전 스위치들(PSW1 내지 PSW4)은 각각 출력 지연 신호들(ODS1 내지 ODS4)에 응답하여 턴 온될 수 있다. 예를 들어, 제1 선충전 스위치(PSW1)는 제1 데이터 라인(DL1)과 제2 전원(VDD2) 사이에 연결될 수 있다. 제1 선충전 스위치(PSW1)는 제1 출력 지연 신호(ODS1)를 공급받는 게이트 전극을 포함할 수 있다.
도 7에는 지연 스위치들(DSW1 내지 DSW4)이 NMOS 트랜지스터로 구현되고, 선충전 스위치들(PSW1 내지 PSW4)이 PMOS 트랜지스터로 구현되는 실시예가 도시되어 있다. 일 실시예에서, 지연 스위치들(DSW1 내지 DSW4)과 선충전 스위치들(PSW1 내지 PSW4)이 각각 게이트 신호를 공유할 수 있다. 즉, 제1 지연 스위치(DSW1)가 턴 온되는 경우, 제1 선충전 스위치(PSW1)는 턴 오프되고, 제1 지연 스위치(DSW1)가 턴 오프되는 경우, 제1 선충전 스위치(PSW1)는 턴 온될 수 있다.
다만, 이는 예시적인 것으로서, 선충전 스위치들(PSW1 내지 PSW4)의 게이트 전극은 별도의 제어 신호들을 공급하는 신호 라인에 연결될 수도 있다. 선충전 스위치들(PSW1 내지 PSW4)은 각각 지연 스위치들(DSW1 내지 DSW4)과 상보적으로 동작할 수 있다.
실시예에 따라, 선충전 스위치들(PSW1 내지 PSW4)은 지연 기간(DP) 동안 턴 온될 수 있다. 제1 선충전 스위치(PSW1)가 턴 온되는 경우, 제1 데이터 라인(DL1)으로 제2 전원(VDD2)의 전압이 공급될 수 있다. 제2 전원(VDD2)의 전압은 전체 데이터 전압 범위의 중간 레벨로 설정될 수 있다. 다만, 이는 예시적인 것으로서, 제2 전원(VDD2)의 전압이 이에 한정되는 것은 아니다.
선충전 스위치들(PSW1 내지 PSW4)의 동작에 의해 지연 기간(DP) 동안 소정의 데이터 라인에 소정의 전압이 선충전될 수 있다. 따라서, 지연 기간(DP) 이후에 데이터 신호를 공급받는 데이터 라인의의 전압이 목표 전압에 빠르게 도달할 수 있다. 이에 따라, 출력 버퍼의 일시적인 하이-임피던스 상태에 의해 데이터 라인 전압이 목표 전압에 도달하지 못할 염려가 제거될 수 있다.
도 8은 도 4의 영상 데이터에 대응하는 도 7의 출력 버퍼들과 출력 제어부의 동작의 일 예를 나타내는 파형도이다.
도 8에서는 도 5를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 4, 도 5, 도 7, 및 도 8을 참조하면, 제k 화소행에 스캔 신호(Sk)가 공급될 때, 제1 내지 제4 데이터 라인들(DL1 내지 DL4)을 통해 제1 내지 제4 데이터 신호들(DV1 내지 DV4)이 제k 화소행의 일부 화소들에 기입될 수 있다.
지연 기간(DP) 동안, 제1 내지 제3 출력 지연 신호들(ODS1 내지 ODS3)이 출력되고, 제1 내지 제3 지연 스위치들(DSW1 내지 DSW3)이 턴 오프되며, 제1 내지 제3 선충전 스위치들(PSW1 내지 PSW3)이 턴 온될 수 있다. 또한, 제4 지연 스위치(DSW4)는 턴 온 상태를 유지하며, 제4 선충전 스위치(PSW4)는 턴 오프 상태를 유지할 수 있다.
제4 데이터 라인 전압(D4)은 제1 시점(t1)부터 제4 출력 버퍼(354)로부터 공급되는 제4 데이터 신호(DV4)로 충전될 수 있다.
지연 기간(DP) 동안 제1 내지 제3 데이터 라인들(DL1 내지 DL3)에는 제2 전원(VDD2)에 의한 충전이 수행될 수 있다. 따라서, 제1 내지 네3 데이터 전압들(D1 내지 D3)은 각각 소정의 전압 레벨로 충전될 수 있다.
이 후, 제2 시점(t2)에, 제1 내지 제3 지연 스위치들(DSW1 내지 DSW3)이 턴 온되고, 제1 내지 제3 선충전 스위치들(PSW1 내지 PSW3)이 턴 오프될 수 있다. 따라서, 제1 내지 제3 데이터 라인 전압들(D1 내지 D3)은 각각 제1 내지 제3 출력 버퍼들(351 내지 353)로부터 공급되는 제1 내지 제3 데이터 신호들(DV1 내지 DV3)로 빠르게 충전될 수 있다. 이에 따라, 출력 버퍼의 일시적인 하이-임피던스 상태에 의해 데이터 라인 전압이 목표 전압에 도달하지 못할 염려가 제거될 수 있다.
이 후, 제3 시점(t3)에서, 제1 내지 제4 데이터 라인 전압들(D1 내지 D4)은 각각 제1 내지 제4 데이터 신호들(DV1 내지 DV4), 즉, 목표 전압들에 상응할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 소스 구동부(300) 및 이를 포함하는 표시 장치(1000)는 이전 화소행의 영상 데이터와 현재 화소행의 영상 데이터의 변화량에 기초하여 지연 기간(DP) 동안 출력 버퍼들(350)의 적어도 일부를 일시적으로 하이-임피던스 상태로 제어할 수 있다. 이에 따라, 제1 전원(VDD1)에 대한 등가 저항(로드)이 감소되어 출력 버퍼들(350)을 구동하는 제1 전원(VDD1)의 전압 변동이 최소화될 수 있다. 따라서, 화소행들 간의 계조 변화에 따른 데이터 신호(데이터 라인 전압)의 전압 레벨 변경 속도(또는, 슬루율, 전압 충전 속도)가 향상되고, 표시 장치의 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 스캔 구동부
300: 소스 구동부 310: 시프트 레지스터
320: 래치 330: 디지털-아날로그 컨버터
340: 감마 전압 생성부 350: 출력 버퍼들
360: 출력 제어부 362: 지연 스위치들
364: 지연 결정부 400: 타이밍 제어부
1000: 표시 장치 DSW1~DSW4: 지연 스위치
ODS1~ODS4: 출력 지연 신호 RG1: 제1 기준 계조
RG2: 제2 기준 계조 DV1~DV4: 데이터 신호
D1~D4: 데이터 라인 전압 PSW1~PSW4: 선충전 스위치

Claims (19)

  1. 화소행들 각각에 대응하는 데이터 신호들을 복수의 데이터 라인들로 각각 출력하는 복수의 출력 버퍼들; 및
    제1 영상 데이터와 제2 영상 데이터의 차이에 기초하여, 상기 제2 영상 데이터에 대응하는 상기 데이터 신호들 각각이 상기 출력 버퍼들로부터 상기 데이터 라인들로 전달되는 타이밍을 제어하는 출력 제어부를 포함하는 소스 구동부.
  2. 제 1 항에 있어서, 상기 제1 영상 데이터는 제k-1(단, k는 1보다 큰 자연수) 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하고, 상기 제2 영상 데이터는 제k 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하는 것을 특징으로 하는 소스 구동부.
  3. 제 1 항에 있어서, 상기 출력 제어부는,
    상기 제1 및 제2 영상 데이터와 기 설정된 임계 기준을 각각 비교한 결과에 기초하여 출력 지연 신호를 출력하는 지연 결정부; 및
    상기 출력 버퍼들의 출력단들과 상기 데이터 라인들 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 오프되는 지연 스위치를 포함하는 것을 특징으로 하는 소스 구동부.
  4. 제 3 항에 있어서, 상기 제1 및 제2 영상 데이터의 계조 차이가 기 설정된 기준 차이보다 작은 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력하는 것을 특징으로 하는 소스 구동부.
  5. 제 4 항에 있어서, 상기 제1 및 제2 영상 데이터의 상기 계조 차이가 상기 기준 차이 이상인 경우, 상기 지연 스위치는 턴 온 상태를 유지하는 것을 특징으로 하는 소스 구동부.
  6. 제 3 항에 있어서, 상기 지연 스위치가 턴 오프되는 기간은 1수평주기보다 짧은 것을 특징으로 하는 소스 구동부.
  7. 제 3 항에 있어서, 상기 지연 스위치가 턴 오프된 경우, 상기 턴 오프된 지연 스위치에 대응하는 출력 버퍼가 상기 출력 버퍼에 대응하는 데이터 라인으로부터 전기적으로 하이-임피던스(Hi-Z) 상태를 갖는 것을 특징으로 하는 소스 구동부.
  8. 제 3 항에 있어서, 상기 제1 영상 데이터 및 상기 제2 영상 데이터가 기 설정된 제1 기준 계조 이상인 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력하는 것을 특징으로 하는 소스 구동부.
  9. 제 8 항에 있어서, 상기 제1 영상 데이터 및 상기 제2 영상 데이터가 기 설정된 제2 기준 계조 이하인 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력하고,
    상기 제2 기준 계조는 상기 제1 기준 계조보다 큰 것을 특징으로 하는 소스 구동부.
  10. 제 9 항에 있어서, 상기 지연 스위치는 상기 출력 지연 신호에 응답하여 기 설정된 지연 기간 동안 턴 오프되는 것을 특징으로 하는 소스 구동부.
  11. 제 9 항에 있어서, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 하나가 상기 제1 기준 계조보다 작고, 상기 제1 영상 데이터 및 상기 제2 영상 데이터 중 다른 하나가 상기 제2 기준 계조보다 큰 경우, 상기 지연 스위치는 턴 온 상태를 유지하는 것을 특징으로 하는 소스 구동부.
  12. 제 3 항에 있어서, 상기 출력 제어부는,
    상기 데이터 라인들 각각과 기 설정된 전원 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 온되는 선충전(pre-charge) 스위치를 더 포함하는 것을 특징으로 하는 소스 구동부.
  13. 제 12 항에 있어서, 상기 지연 스위치가 턴 오프되는 지연 기간 동안, 상기 전원의 전압이 상기 데이터 라인들 중 상기 턴 온된 선충전 스위치에 대응하는 데이터 라인으로 공급되는 것을 특징으로 하는 소스 구동부.
  14. 복수의 화소들을 포함하는 표시 패널;
    화소행 단위로 상기 화소들에 스캔 신호를 공급하는 스캔 구동부; 및
    상기 스캔 신호에 대응하여 상기 화소들에 데이터 신호들을 공급하는 소스 구동부를 포함하고,
    상기 소스 구동부는,
    상기 데이터 신호들을 복수의 데이터 라인들로 각각 출력하는 복수의 출력 버퍼들; 및
    이전 영상 데이터와 현재 영상 데이터의 차이에 기초하여, 상기 현재 영상 데이터에 대응하는 상기 데이터 신호들 각각이 상기 출력 버퍼들로부터 상기 데이터 라인들로 전달되는 타이밍을 제어하는 출력 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 이전 영상 데이터는 제k-1(단, k는 1보다 큰 자연수) 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하고, 상기 현재 영상 데이터는 제k 화소행에 포함되는 화소에 공급되는 데이터 신호에 대응하는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서, 상기 출력 제어부는,
    상기 이전 영상 데이터와 상기 현재 영상 데이터의 계조 차이와 기 설정된 기준 차이를 비교한 결과에 기초하여 출력 지연 신호를 출력하는 지연 결정부; 및
    상기 출력 버퍼들의 출력단들과 상기 데이터 라인들 사이에 각각 연결되며, 상기 출력 지연 신호에 응답하여 턴 오프되는 지연 스위치를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서, 상기 계조 차이가 상기 기준 차이보다 작은 경우, 상기 지연 결정부는 상기 출력 지연 신호를 출력하는 것을 특징으로 하는 표시 장치.
  18. 제 16 항에 있어서, 상기 계조 차이가 상기 기준 차이 이상인 경우, 상기 지연 스위치는 턴 온 상태를 유지하는 것을 특징으로 하는 표시 장치.
  19. 제 16 항에 있어서, 상기 지연 스위치가 턴 오프된 경우, 상기 턴 오프된 지연 스위치에 대응하는 출력 버퍼가 상기 출력 버퍼에 대응하는 데이터 라인으로부터 전기적으로 하이-임피던스(Hi-Z) 상태를 갖는 것을 특징으로 하는 표시 장치.
KR1020190046131A 2019-04-19 2019-04-19 소스 구동부 및 이를 포함하는 표시 장치 KR20200123352A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190046131A KR20200123352A (ko) 2019-04-19 2019-04-19 소스 구동부 및 이를 포함하는 표시 장치
US16/709,666 US11355053B2 (en) 2019-04-19 2019-12-10 Source driver and display device having the same
CN202010217375.9A CN111833789A (zh) 2019-04-19 2020-03-25 源驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190046131A KR20200123352A (ko) 2019-04-19 2019-04-19 소스 구동부 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20200123352A true KR20200123352A (ko) 2020-10-29

Family

ID=72832740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190046131A KR20200123352A (ko) 2019-04-19 2019-04-19 소스 구동부 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11355053B2 (ko)
KR (1) KR20200123352A (ko)
CN (1) CN111833789A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060781A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법
US11929007B2 (en) * 2021-12-26 2024-03-12 Novatek Microelectronics Corp. Display driving integrated circuit and driving parameter adjustment method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163931B1 (ko) * 1995-12-05 1999-03-20 김광호 엘씨디 구동 회로
JP4929431B2 (ja) * 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
US20110025656A1 (en) 2005-10-04 2011-02-03 Chunghwa Picture Tubes, Ltd. Apparatus and method for driving a display panel
JP2009015104A (ja) * 2007-07-06 2009-01-22 Nec Electronics Corp 表示制御装置及びその制御方法
KR101872430B1 (ko) * 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR20150033156A (ko) 2013-09-23 2015-04-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102182092B1 (ko) * 2013-10-04 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102211124B1 (ko) 2014-10-02 2021-02-02 삼성전자주식회사 저전력으로 동작하는 소스 드라이버 및 이를 포함하는 액정 디스플레이 장치
KR102390958B1 (ko) 2015-06-22 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102344502B1 (ko) * 2015-08-10 2021-12-30 삼성디스플레이 주식회사 표시장치
KR102512990B1 (ko) * 2016-03-29 2023-03-22 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102542875B1 (ko) * 2016-09-06 2023-06-14 엘지디스플레이 주식회사 표시장치 및 이의 데이터전압 출력기간 보정방법

Also Published As

Publication number Publication date
US20200335027A1 (en) 2020-10-22
US11355053B2 (en) 2022-06-07
CN111833789A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US7397447B2 (en) Circuit in light emitting display
US8373687B2 (en) Organic light emitting display and driving method thereof
US8519917B2 (en) Organic light emitting display and method of driving the same
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
US20120133631A1 (en) Source driver output circuit of flat panel display device
CN108922474B (zh) 一种像素补偿电路及其驱动方法、amoled显示面板
KR102215244B1 (ko) 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치
US8994707B2 (en) Display device and method for driving the same
JP5726325B2 (ja) 表示装置およびその駆動方法
KR102366197B1 (ko) 표시장치 및 그 구동 방법
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR20150124511A (ko) 유기 발광 표시 장치
KR20100063574A (ko) 전기영동 표시장치
KR20200123352A (ko) 소스 구동부 및 이를 포함하는 표시 장치
KR100857676B1 (ko) 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
KR20150073420A (ko) 유기 발광 표시 장치
US10916176B2 (en) System and method for display power reduction
TW202234372A (zh) 驅動顯示面板的方法及其顯示驅動電路
KR102444314B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 휘도 제어 방법
KR102585451B1 (ko) 발광 표시 장치
JP2005010747A (ja) 表示装置
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
US10770022B2 (en) Source driver and a display driver integrated circuit
KR102498990B1 (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal