KR20200121208A - Manufacturing method of embedded printed circuit board using unclad - Google Patents

Manufacturing method of embedded printed circuit board using unclad Download PDF

Info

Publication number
KR20200121208A
KR20200121208A KR1020190043983A KR20190043983A KR20200121208A KR 20200121208 A KR20200121208 A KR 20200121208A KR 1020190043983 A KR1020190043983 A KR 1020190043983A KR 20190043983 A KR20190043983 A KR 20190043983A KR 20200121208 A KR20200121208 A KR 20200121208A
Authority
KR
South Korea
Prior art keywords
unclad
layer
clad laminate
copper clad
copper
Prior art date
Application number
KR1020190043983A
Other languages
Korean (ko)
Inventor
박진우
Original Assignee
주식회사 티에스씨테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스씨테크놀러지 filed Critical 주식회사 티에스씨테크놀러지
Priority to KR1020190043983A priority Critical patent/KR20200121208A/en
Publication of KR20200121208A publication Critical patent/KR20200121208A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Abstract

The purpose of the present invention is to provide a method for manufacturing a printed circuit board, which simplifies a process compared to a technique of manufacturing a printed circuit board embedded with various other chips and reduces read time by using an unclad plate unlike various embedded techniques used in the conventional art, mounting a chip in the unclad plate and embedding the same in a copper clad lamination (CCL) plate, and allowing the rest of the process to proceed according to a conventional process. To achieve the purpose, a method for manufacturing an embedded printed circuit board by using unclad according to the present invention comprises the following steps of: preparing an unclad plate formed of cured resin including copper on one surface and sequentially including an adhesive film and a carrier film on the other surface; preparing a copper lamination plate in which a hole and a circuit are formed; removing the carrier film from the unclad plate and then embedding a chip in a position corresponding to the hole of the copper lamination plate on the adhesive film; laminating copper and prepreg on one surface of the copper lamination plate, and laminating the unclad plate in which the chip is embedded on the other surface of the copper lamination plate; and processing a via hole for interlayer connection with respect to a lamination formed by the laminating step, and forming a circuit.

Description

언클래드를이용한임베디드인쇄회로기판의제조방법{Manufacturing method of embedded printed circuit board using unclad}Manufacturing method of embedded printed circuit board using unclad

본 발명은 임베디드(embedded) 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는, 언클래드(unclad)를이용한 임베디드(embedded) 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an embedded printed circuit board, and more particularly, to a method of manufacturing an embedded printed circuit board using an unclad.

최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.Recently, with the spread of portable terminals and notebook computers, electronic devices requiring high-speed operation are widely used, and accordingly, a printed circuit board capable of high-speed operation is required. For such high-speed operation, it is necessary to increase the density of wiring and electronic components in a printed circuit board.

이와 같은 고밀도화를 달성하기 위한 수단으로 빌드업(build up) 방법이 알려져 있다. 빌드업 방법은, 예를 들면, 동박 에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어(core) 기판의 표면에 감광성 수지를 도포한 후 노광 현상하고 비아홀(via hole)을 구비하는 절연층을 형성한As a means for achieving such high density, a build up method is known. The build-up method is, for example, coated with a photosensitive resin on the surface of a core substrate made of double-sided copper-clad glass epoxy on which wiring is formed by copper foil etching, etc., followed by exposure development and via hole ( via hole)

뒤, 그 표면에 무전해 동도금을 행한다. 그리고 이것을 레지스트(regist)에 도포, 에칭(etching) 및 레지스트 제거에 의하여 비아홀 도체 및 배선 회로층을 형성한다.After that, electroless copper plating is applied to the surface. Then, a via hole conductor and a wiring circuit layer are formed by applying this to a resist, etching, and removing the resist.

그리고 상기 감광성수지에 의한 절연층의 형성과 비아홀 도체 및 배선회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀(through hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다.And after repeating the process of forming the insulating layer by the photosensitive resin and forming the via hole conductor and wiring circuit layer, a through hole is formed by a drill or the like, and a plating layer is formed in the through hole to form an interlayer wiring circuit layer. To connect.

그리고 종래의 인쇄회로기판에서는 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 여기서, 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로접속한다. 또한, 절연층에 형성한 비아홀 내부에 금속 분말을 충전하여 비아홀 도체를 형성한 후 다른 절연층을 적층하고 다층화한 배선 기판도 제안되고 있다.In the conventional printed circuit board, copper foil is laminated on the surface of a flat plate containing an organic resin called a prepreg, and then a fine circuit is formed and laminated after etching this. Here, after punching the through hole using a micro-drill, metal is attached to the inside of the hole by plating to form a through-hole conductor, thereby electrically connecting each layer. In addition, a wiring board in which a via hole conductor is formed by filling a via hole formed in an insulating layer with metal powder, and then stacked with another insulating layer and multi-layered is also proposed.

상기와 같이, 금속 분말의 충전에 의해서 비아홀 도체를 형성하는 방법은 비아홀 도체의 소형화가 가능함과 동시에 임의의 위치에서 비아홀을 형성할 수 있다는 점에서 유리하다. 또한, 빌드업 방법에 의해서 형성되는 인쇄회로기판에 의해서도 고밀도 배선이 가능하다.As described above, the method of forming the via hole conductor by filling the metal powder is advantageous in that the via hole conductor can be miniaturized and the via hole can be formed at an arbitrary position. In addition, high-density wiring is possible with a printed circuit board formed by the build-up method.

그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다.이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩(embedding)하는 방법이 제안되고있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전재 등을 이용하여 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것(SMT: SurfaceMount Technology)이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.However, in the case of mounting various electric devices on a printed circuit board, there is a limit to the miniaturization of the board because it has no choice but to mount it on the surface of the board. In order to solve such a problem, recently, the board is embedded in an insulator or the like. How to do it is being proposed. That is, after forming a hole in which the electronic device is embedded in the insulator, the electronic device is positioned and fixed using a filler or the like. According to such an embedding process, since the electric device is not mounted on the surface of the substrate (SMT: SurfaceMount Technology), but is embedded inside the substrate, it is possible to reduce the size and density of the substrate as well as increase the performance of the substrate.

본 발명은 종래에 사용되던 여러가지 임베디드 기술과는 달리 언클래드(unclad) 판를 이용하고, 이러한 언클래드 판에 칩을 실장하여 동박 적층판(Copper Clad Lamination, CCL; 이하, 'CCL 기판' 이라 칭함) 내에 임베딩하고 그 외의 부분은 기존 프로세스로 진행되도록 하여 여러 다른 칩 임베디드된 인쇄회로기판 제조 기술보다 프로세스가 간결해지고 리드 타임이 단축되도록 하는 인쇄회로기판 제조방법을 제공하는 것을 그 주요 목적으로 한다.The present invention uses an unclad plate, unlike various embedded technologies that have been used in the prior art, and mounts a chip on the unclad plate to provide a copper clad laminate (CCL; hereinafter, referred to as'CCL substrate') Its main purpose is to provide a printed circuit board manufacturing method that embeds and allows other parts to proceed with the existing process, so that the process is simplified and lead time is shortened compared to other chip-embedded printed circuit board manufacturing technologies.

한편, 본 발명은 이상과 같은 주요 목적을 염두에 두고 창안된 것이지만 반드시 이에 한정되는 것은 아니며, 후술하는 본 발명의 구성으로부터 창출되거나 예측 가능한 새로운 목적 및 효과를 배제하는 것은 아님에 주의하여야 한다.On the other hand, it should be noted that the present invention was created with the above main objects in mind, but is not necessarily limited thereto, and does not exclude new objects and effects created or predictable from the configuration of the present invention described later.

상술한 목적을 달성하기 위한 본 발명에 의한 언클래드를 이용한 임베디드 인쇄회로기판 제조방법은, 일면에 동박을 포함하고 타면에 접착막 및 캐리어막을 순차적으로 포함하는 경화된 레진(resin)으로 이루어진 언클래드판을 준비하는 단계; 홀과 회로가 형성된 동박 적층판을 준비하는 단계; 상기 언클래드 판에서 상기 캐리어막을 제거한 후 상기 접착막 상의 상기 동박 적층판의 홀과 대응하는 위치에 칩을 실장하는 단계; 상기 동박 적층판의 일면에 동박 및 프리프레그을 적층하고, 상기 동박 적층판의 타면에 상기 칩이 실장된 언클래드 판을 적층하는 단계; 및 상기 적층하는 단계에 의하여 형성된 적층체에 대하여 층간 연결을 위한 비아홀을 가공하고 회로를 형성하는 단계를 포함하여 이루어진다.An embedded printed circuit board manufacturing method using an unclad according to the present invention for achieving the above object is an unclad made of a cured resin sequentially including copper foil on one side and an adhesive film and a carrier film on the other side. Preparing a plate; Preparing a copper clad laminate having holes and circuits; Removing the carrier film from the unclad plate and mounting a chip in a position corresponding to the hole of the copper clad laminate on the adhesive film; Laminating a copper foil and a prepreg on one surface of the copper clad laminate, and laminating an unclad plate on which the chip is mounted on the other surface of the copper clad laminate; And processing a via hole for interlayer connection with respect to the laminate formed by the laminating step and forming a circuit.

여기서, 그 적용에 따라서는, 상기 회로 형성 단계 이후에 상기 회로가 형성된 적층체의 외부에 추가적인 외층을 형성하는 단계를 더 포함할 수도 있다.Here, depending on the application, the step of forming an additional outer layer outside the laminate on which the circuit is formed may be further included after the circuit forming step.

그리고, 상기 동박 적층판은 상기 칩의 높이와 동일한 높이를 [0013] 갖도록 형성되는 것이 바람직하다. 또한, 상기 언클래드 판은 C-스테이지 상태의 경화된 레진(resiin)으로 형성되는 것이 바람직하다.In addition, the copper clad laminate is preferably formed to have the same height as the height of the chip. In addition, the unclad plate is preferably formed of cured resin in a C-stage state.

아울러, 상기 층간 연결을 위한 비아홀을 가공하고 회로를 형성하는 단계는 드릴, 레이저 가공 및 도금 공정을 포함하고, 상기 언클래드 판의 타면에 형성된 접착막 중 적층에 의하여 상기 동박 적층판에 형성된 동박과 서로In addition, the step of processing the via hole for interlayer connection and forming a circuit includes a drilling, laser processing, and plating process, and the copper foil formed on the copper clad laminate by lamination among the adhesive films formed on the other surface of the unclad plate and mutually

중첩되는 부분은 상기 레이저 가공에 의하여 제거되는 것이 바람직하다.It is preferable that the overlapping portion is removed by the laser processing.

한편, 상술한 목적을 달성하기 위한 또다른 본 발명에 의한 언클래드를 이용한 임베디드 인쇄회로기판은, 경화된 레진층과, 상기 레진층 하면에 형성된 회로와, 상기 회로와 비아를 통하여 전기적으로 연결되도록 상면에 형성된 회로, 및 상기 상면에 형성된 회로와 연접하여 형성된 접착막을 포함하는 언클래드 레이어(unclad layer);상기 언클래드 레이어 상에 적층되며, 상기 언클래드 레이어의 접착막 상에 접착된 상태로 임베디드된 칩과, 상면에 형성된 회로를 포함하는 동박 적층판 레이어(CCL layer); 및 상기 동박 적층판 레이어 상에 적층되는 프리Meanwhile, an embedded printed circuit board using an unclad according to another embodiment of the present invention for achieving the above object is electrically connected through a cured resin layer, a circuit formed under the resin layer, and the circuit and vias. An unclad layer comprising a circuit formed on the upper surface and an adhesive film formed in connection with the circuit formed on the upper surface; It is laminated on the unclad layer and embedded in a state adhered to the adhesive film of the unclad layer. A copper clad laminate layer (CCL layer) including a chip and a circuit formed on an upper surface thereof; And free laminated on the copper clad laminate layer.

프레그와, 상기 프리프레그의 내부에 상기 동박 적층판 레이어의 칩과 회로에 전기적으로 연결되도록 형성된 복수의 비아, 및 상기 프리프레그의 상면에 형성된 회로를 프리프레그 레어어(prepreg layer)를 포함하여 이루어진다.A prepreg, a plurality of vias formed inside the prepreg to be electrically connected to the chip and circuit of the copper clad laminate layer, and a circuit formed on the upper surface of the prepreg, including a prepreg layer .

여기서, 상기 언클래드 레이어, 상기 언클래드 레이어 상에 적층되는 동박 적층판 레이어 및 상기 동박 적층판 레이어 상에 적층되는 프리프레그 레이어를 관통하는 IVH(Inner Via Hole)를 더 포함할 수도 있다.Here, it may further include an inner via hole (IVH) penetrating the unclad layer, a copper clad laminate layer stacked on the unclad layer, and a prepreg layer stacked on the copper clad laminate layer.

그리고, 상기 경화된 레진층은 C-스테이지 상태의 경화된 레진(resiin)인 것이 바람직하다.또한, 상기 언클래드 레이어의 상면에 형성된 회로와 접착막의 연접은, 상기 접착막 중 적층에 의하여 상기 동박 적층판에 형성된 동박과 서로 중첩되는 부분이 레이저 가공에 의하여 제거됨에 의하여 이루어지는 것이 더욱 바람직하다.In addition, it is preferable that the cured resin layer is a cured resin in a C-stage state. Further, the connection between the circuit formed on the upper surface of the unclad layer and the adhesive film is made of the copper foil by lamination among the adhesive films. It is more preferable that the copper foil formed on the laminate and the overlapping portions are removed by laser processing.

이상과 같은 공정을 통하여, 동박 적층판 레이어에 칩을 임베딩 하여 기존의 표면실장공정이 삭제되므로 원가 절감이 가능하고 또한 세트의 면적을 줄일 수 있는 효과를 기대할 수 있다.Through the above process, since the existing surface mounting process is eliminated by embedding the chip in the copper clad laminate layer, it is possible to reduce the cost and reduce the area of the set.

아울러, 본 발명에서와 같이 언클래드 판를 이용하여 그 위에 칩을 실장함과 동시에 동박 적층판 레이어 내부에 칩을 임베딩 하고 그 외의 부분에 대하여는 기존 프로세스로 진행하므로, 기타 임베디드 기술보다 프로세스가 간결해지고 리드 타임이 단축되는 장점을 기대할 수 있다.In addition, as in the present invention, the chip is mounted on it using an unclad plate, and at the same time, the chip is embedded inside the copper-clad laminate layer, and the other part proceeds with the existing process, so the process is simpler than other embedded technologies and lead time This shortening can be expected.

도 1은 본 발명에 따른 인쇄회로기판의 제조방법에 의하여 제조된 인쇄회로기판의 구조를 나타내는 단면도.
도 2는 도 1에 의한 인쇄회로기판의 구조에 외층을 더 포함하도록 [0057] 구성된 인쇄회로기판의 단면도.
도 3은 본 발명에 사용되는 언클래드 판의 단면도.
도 4 내지 도 4는 본 발명에 사용되는 가공된 동박 적층판의 단면도.
도 5는 도 3에 의한 언클래드 판으로부터 캐리어막이 제거된 후 접착막 상에 칩이 실장된 상태의 단면도.
도 6 및 도 6는 가공된 동박 적층판과 도 3에 의한 언클래드 판 및 동박/프리프레그가 적층된 상태의 단면도.
도 7 내지 도 7는 도 6에 의한 적층체에 드릴/레이저/도금/회로 형성 가공이 수행된 상태의 단면도.
도 8은 도 7에 의한 인쇄회로기판의 구조에 외층을 더 포함하는 상태의 단면도.
1 is a cross-sectional view showing the structure of a printed circuit board manufactured by a method of manufacturing a printed circuit board according to the present invention.
2 is a cross-sectional view of a printed circuit board configured to further include an outer layer in the structure of the printed circuit board according to FIG. 1;
3 is a cross-sectional view of an unclad plate used in the present invention.
4 to 4 are cross-sectional views of the processed copper clad laminate used in the present invention.
5 is a cross-sectional view of a state in which a chip is mounted on an adhesive layer after the carrier layer is removed from the unclad plate according to FIG. 3.
6 and 6 are cross-sectional views of a processed copper clad laminate, an unclad plate according to FIG. 3 and a copper foil/prepreg laminated.
7 to 7 are cross-sectional views of a state in which drill/laser/plating/circuit forming processing is performed on the laminate according to FIG. 6.
8 is a cross-sectional view of a state in which an outer layer is further included in the structure of the printed circuit board according to FIG. 7.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 주의해야 할 점은, 본 명세서에 걸쳐서 사용되는 '실질Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. It should be noted that, as used throughout this specification,'substantial

적' 및 '대략' 등의 용어는, 본 발명에 개시된 구성과 완전히 동일한 구성의 경우뿐만 아니라 사전적 의미에서의 문언상 차이가 존재하더라도, 실질적으로 동일한 효과를 얻을 수 있을 정도로 변형 실시가 가능하다면 이는 본 발명의 기술적 범위에 포함됨을 의미하도록 사용되었다. 아울러, 본 발명에 해당하는 기술이지만, 현 당업계에서 널리 알려지고 사용되고 있는 기술 내용에 대한 설명은 생략하도록 한다.도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.Terms such as'enemy' and'approximately' are not only in the case of a configuration that is exactly the same as the configuration disclosed in the present invention, but also when there is a difference in wording in the dictionary meaning, if it is possible to perform modifications to the extent that substantially the same effect is obtained It was used to mean that it is included in the technical scope of the present invention. In addition, although it is a technology corresponding to the present invention, a description of the technical content that is widely known and used in the art will be omitted. In the drawings, the thickness is enlarged to clearly express various layers and regions. The same reference numerals are used for similar parts throughout the specification.

이제 본 발명의 실시예에 따른 인쇄회로기판 및 그 제조방법에 대하여 관련 도면을 참고로 하여 상세하게 설명한다.Now, a printed circuit board and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the related drawings.

언클래드를 이용한 임베디드 인쇄회로기판Embedded printed circuit board using unclad

먼저, 도 1은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법에 의하여 제조된 인쇄회로기판의 구조를 나타내는 단면도이다.First, FIG. 1 is a cross-sectional view showing the structure of a printed circuit board manufactured by a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 의한 언클래드를 이용한 임베디드 인쇄회로기판은, 도 1에 도시된 바와 같이 크게, 언클래드 레이어(unclad layer; 10)과, 동박 적층판 레이어(CCL layer; 20), 및 프리프레그 레어어(prepreg layer; 30)으로 구성된다.The embedded printed circuit board using the unclad according to the present invention, as shown in Figure 1, largely, an unclad layer (10), a copper clad laminate layer (CCL layer) 20, and a prepreg layer ( It consists of a prepreg layer; 30).

[0026] 먼저, 본 발명의 가장 큰 특징 중 하나인 언클래드 레이어(10)는 경화된 레진층(11)과, 상기 레진층(11) 하면에 형성된 회로(12')와, 상기 회로(12')와 비아(13)를 통하여 전기적으로 연결되도록 상면에 형성된 회로(22'), 및First, one of the greatest features of the present invention, the unclad layer 10 is a cured resin layer 11, a circuit 12' formed on the lower surface of the resin layer 11, and the circuit 12 ') and a circuit 22' formed on the upper surface to be electrically connected through the via 13, and

상기 상면에 형성된 회로(22')와 평면상으로 연접하여 형성된 접착막(adhesive film; 14)을 포함한다.And an adhesive film 14 formed by connecting the circuit 22 ′ formed on the upper surface in a plane shape.

여기서, 레진층(11)은 경화된 상태임을 나타내는 C-스테이지 상태의 경화된 [0027] 레진(resiin)으로 구성된다.Here, the resin layer 11 is composed of a cured resin (resiin) in a C-stage state indicating that the cured state.

[0028] 그리고, 접착막(14)으로서 가령 양면 테이프가 사용될 수 있는데, 이러한 양면 테이프는 고온에서 점착성을 갖고 변형되지 않으며 떼어낸 후 표면에 잔류물을 남기지 않는 것이 바람직하며, 이와 같은 양면 테이프로는 실리And, as the adhesive film 14, for example, a double-sided tape may be used, such a double-sided tape has adhesiveness at high temperature and does not deform, and it is preferable not to leave a residue on the surface after being removed, such as The silly

콘 점착성분을 사용하는 폴리이미드계 테이프 등이 있다.And polyimide-based tapes using cone adhesive components.

이러한 언클래드 레이어(10) 상에는 동박 적층판 레이어(20)가 적층되어 있다.A copper clad laminate layer 20 is stacked on the unclad layer 10.

동박 적층판 레이어(20)는, 동박 적층판 코어(CCL Core; 21)와, 상기 동박 적층판 코어(21)에 형성된 칩 안착홀내에 실장되되 상기 언클래드 레이어(10)의 접착막(14) 상에 접착된 상태로 실장된 임베디드된 칩(40)과, 상기The copper clad laminate layer 20 is mounted in the chip mounting hole formed in the copper clad laminate core 21 and the copper clad laminate core 21, and adhered to the adhesive film 14 of the unclad layer 10 The embedded chip 40 mounted in the

동박 적층판 코어(21)의 상면에 형성된 회로(23')으로 구성된다.It is composed of a circuit 23' formed on the upper surface of the copper clad laminate core 21.

그리고, 이러한 동판 적층판 레이어(20)의 상부에는 프리프레그 레어어(30)가 적층된다.In addition, a prepreg rare 30 is stacked on the copper plate laminate layer 20.

프리프레그 레이어(30)는 젤 상태로 상기 동박 적층판 레이어(20) 상에 적층되는 프리프레그(31)와, 상기 프리프레그(31)의 내부에 상기 동박 적층판 레이어(20)의 칩(40)과 회로(23')에 전기적으로 연결되도록 형성된 복수의 비아(33), 및 상기 프리프레그의 상면에 형성되어 상기 동박 적층판 레이어 상에 형성된 회로(23')와 전기적으로 연결되는 회로(32')로 구성된다.The prepreg layer 30 includes a prepreg 31 laminated on the copper clad laminate layer 20 in a gel state, and a chip 40 of the copper clad laminate layer 20 inside the prepreg 31 A plurality of vias 33 formed to be electrically connected to the circuit 23 ′, and a circuit 32 ′ formed on the upper surface of the prepreg and electrically connected to the circuit 23 ′ formed on the copper clad laminate layer. Is composed.

상기 프리프레그(31)는 유리천 등의 바탕재에 열경화성 수지를 함침시켜 B-스테이지까지 경화시킨 시트모양 재료를 의미하며, B-스테이지란 수지의 반경화 상태를 말한다. 프리프레그에는 일반적으로 고점도의 에폭시수지가 사용된다.The prepreg 31 refers to a sheet-like material obtained by impregnating a thermosetting resin in a base material such as a glass cloth and curing it up to the B-stage, and the B-stage refers to a semi-cured state of the resin. In general, high viscosity epoxy resin is used for prepreg.

한편, 임베디드되는 칩으로서의 전기소자는 CPU, IC와 같은 능동소자 뿐만 아니라 저항, 콘덴서와 같은 수동소 자일 수도 있다.On the other hand, the electric device as an embedded chip may be not only active devices such as CPU and IC but also passive devices such as resistors and capacitors.

이러한 기본적인 구성 이외에 본 발명에 의한 인쇄회로기판에는 IVH(Inner Via Hole; 50)가 더 포함되도록 구성될 수도 있으며, 이러한 IVH(50)는 상기 언클래드 레이어(10), 상기 언클래드 레이어 상에 적층되는 동박 적층In addition to this basic configuration, the printed circuit board according to the present invention may be configured to further include an IVH (Inner Via Hole) 50, and the IVH 50 is laminated on the unclad layer 10 and the unclad layer. Laminated copper foil

판 레이어(20) 및 상기 동박 적층판 레이어 상에 적층되는 프리프레그 레이어(30)에 형성된 회로를 서로 전기적 으로 연결시키는 역할을 수행하게 된다.The plate layer 20 and the circuit formed on the prepreg layer 30 stacked on the copper clad laminate layer are electrically connected to each other.

또한, 도 1에 도시된 본 발명의 실시예에 따른 인쇄회로기판의 구조에 더하여 기존의 프로세스를 이용하여 도 2에 도시된 바와 같이 외층(60)을 더 포함하도록 구성될 수도 있다.In addition, in addition to the structure of the printed circuit board according to the embodiment of the present invention shown in FIG. 1, it may be configured to further include an outer layer 60 as shown in FIG. 2 using an existing process.

언클래드를 이용한 임베디드 인쇄회로기판의 제조방법Manufacturing method of embedded printed circuit board using unclad

이하, 도 3 내지 도 8을 참조하여, 본 발명에 의한 언클래드 판를 이용한 임베디드 인쇄회로기판 제조방법에 대Hereinafter, with reference to FIGS. 3 to 8, a method for manufacturing an embedded printed circuit board using an unclad plate according to the present invention is described.

하여 상세히 설명하도록 한 먼저, 도 3은 본 발명에 사용되는 언클래드 판의 단면도로서, 도 3에 도시된 바와 같이, 경화된 레진(11)과 상기 레진(11)의 일면에만 형성된 동박(12)과 그 타면에 순차적으로 적층된 접착막(adhesive film; 14) 및 캐리어막(carrier film; 15)으로 구성된 언클래드 판을 준비한다. 즉, 본 발명에 사용되는 언클래드 판은 단지 그 일면에만 동박이 형성되어 있고 다른 면에는 동박이 형성되지 않은 상태이므로 언클래드 판으로 명명되고 있음을First, FIG. 3 is a cross-sectional view of an unclad plate used in the present invention. As shown in FIG. 3, a cured resin 11 and a copper foil 12 formed only on one surface of the resin 11 And an unclad plate composed of an adhesive film 14 and a carrier film 15 sequentially stacked on the other side thereof. That is, since the unclad plate used in the present invention is in a state in which copper foil is formed only on one side and no copper foil is formed on the other side, it is named as an unclad plate.

이해할 수 있을 것이다.You can understand.

여기서, 앞서 설명한 바와 같이 상기 언클래드 판은 경화도를 나타내는 기준인 C-스테이지 상태의 경화된 에폭시 등과 같은 레진으로 형성되는 것이 바람직하다.Here, as described above, the unclad plate is preferably formed of a resin such as a cured epoxy in a C-stage state, which is a criterion indicating a degree of curing.

[0041] 다음, 도 4a 내지 도 4c에 도시된 바와 같이, 통상적으로 사용되는 동박 적층판(CCL)을 준비한다. 도 4a 내지도 4c는 본 발명에 사용되는 가공된 동박 적층판의 단면도를 나타내며, 상기 도면에 도시된 바와 같이, 동박 적Next, as shown in FIGS. 4a to 4c, a copper clad laminate (CCL) that is commonly used is prepared. 4A to 4C show cross-sectional views of the processed copper clad laminate used in the present invention, and as shown in the drawing,

층판(CCL)은 CCL 코어(21)와 CCL 코어(21)의 양면에 형성된 동박(22, 23)으로 구성되며 이러한 동박 적층판은 현재 당업계에서 널리 사용되는 구성에 해당하므로 구체적인 설명은 생략하되, 동박 적층판은 실장되는 칩과 실The layer plate (CCL) is composed of copper foils 22 and 23 formed on both sides of the CCL core 21 and the CCL core 21, and since such a copper clad laminate corresponds to a configuration widely used in the art, a detailed description is omitted, The copper-clad laminate is the chip and thread to be mounted.

질적으로 동일한 높이를 갖도록 형성되는 것이 바람직하다. 이는 종래기술에 있어서의 충진 과정에 대한 생략을 가능하게 하여 프로세스의 간소화 및 리드 타임의 단축화로 이를 수 있게 된다.It is desirable to be formed to have the same height qualitatively. This makes it possible to omit the filling process in the prior art, thereby simplifying the process and shortening the lead time.

이렇게 준비된 동박 적층판 내에 후술하는 칩(40)이 임베디드될 수 있도록 도 4b에서와 같이 드릴 공정 등에 의하여 칩 안착홀(24)을 가공한 후, 도 4c에 도시된 바와 같이 상기 동박 적층판의 양면에 형성된 동박(22, 23)을After processing the chip mounting hole 24 by a drilling process or the like as shown in FIG. 4B so that the chip 40 to be described later can be embedded in the prepared copper clad laminate, as shown in FIG. 4C, it is formed on both sides of the copper clad laminate. Copper foil (22, 23)

가공하여 소정의 회로패턴(22', 23')을 각각 형성한다.By processing, predetermined circuit patterns 22' and 23' are formed, respectively.

상기 칩 안착홀(24)은 상기 동박 적층판의 소정의 위치에 펀칭이나 라우팅(routing) [0043] 등에 의해 천공된다. 상기 칩 안착홀(24)의 크기는 그 내부에 임베딩되는 전기소자 칩의 크기와 실질적으로 동일하도록 가공된다. 이러한The chip mounting hole 24 is perforated by punching or routing at a predetermined position of the copper clad laminate. The size of the chip mounting hole 24 is processed to be substantially the same as the size of an electric device chip embedded therein. Such

칩 안착홀(24)은 동박 적층판에 회로패턴이 형성된 후에 천공될 수도 있지만, 칩 안착홀(24)을 먼저 동박 적층판에 천공한 후 회로패턴을 형성하는 것도 가능하다.The chip mounting hole 24 may be drilled after the circuit pattern is formed in the copper clad laminate, but it is also possible to form a circuit pattern after the chip mounting hole 24 is first drilled in the copper clad laminate.

또한, 상기 동박 적층판에 칩 안착홀(24)을 형성한 후, 추후의 적층과정을 용이하게 하기 위하여 상기 동박 적층판의 동박(22, 23)에 흑화(black oxide) 공정을 수행하기도 한다. 이러한 흑화 공정은 동박 적층판의 양면에In addition, after forming the chip mounting hole 24 in the copper clad laminate, a black oxide process may be performed on the copper foils 22 and 23 of the copper clad laminate to facilitate a subsequent lamination process. This blackening process is performed on both sides of the copper clad laminate.

적층된 동박의 표면을 산화시키는 것으로, 이에 의해 동박의 표면이 거칠어져 적층이 더욱 용이하게 된다.By oxidizing the surface of the laminated copper foil, the surface of the copper foil becomes rough, thereby making lamination easier.

그 다음, 경화된 레진(11)과 상기 레진(11)의 일면에만 형성된 동박(12)과 그 타면에 순차적으로 적층된 접착막(adhesive film; 14) 및 캐리어막(carrier film; 15)으로 구성된 언클래드 판으로부터 상기 캐리어막(15)을 제거한다.Then, a cured resin 11 and a copper foil 12 formed only on one side of the resin 11, and an adhesive film 14 and a carrier film 15 sequentially stacked on the other side thereof. The carrier film 15 is removed from the unclad plate.

[0046] 즉, 도 5에 도시된 바와 같이, 칩(40)을 인쇄회로기판 상에 임베딩 하기 위하여 상기 언클래드 판에서 캐리어막(15)을 제거한 후, 접착막(14) 위에 칩(40)을 실장함에 따라 칩(40)이 기판 내부에서 고정상태로 유지될 수 있That is, as shown in FIG. 5, after removing the carrier film 15 from the unclad plate in order to embed the chip 40 on the printed circuit board, the chip 40 on the adhesive film 14 By mounting the chip 40 can be maintained in a fixed state inside the substrate.

게 된다. 칩(40)은 상기 접착막(14) 상의 상기 동박 적층판에 가공된 홀(24)과 대응하는 위치에 실장된다.It becomes. The chip 40 is mounted at a position corresponding to the hole 24 processed in the copper clad laminate on the adhesive layer 14.

[0047] 그 후, 도 6a 및 도 6b에 도시된 바와 같이, 동박 적층판의 일면(상면)에 동박(32) 및 프리프레그(31)를 적층하는 한편, 동박 적층판의 타면(하면)에 상기 칩(40)이 실장된 언클래드 판을 적층한다.Then, as shown in Figures 6a and 6b, while stacking the copper foil 32 and the prepreg 31 on one side (top) of the copper clad laminate, the chip on the other side (bottom) of the copper clad laminate (40) Laminate the mounted unclad plate.

[0048] 그 다음, 이와 같은 적층 단계에 의하여 형성된 적층체에 대하여, 도 7a에 도시된 바와 같이, 층간 연결을 위한마이크로 비아홀(MVH)을 드릴, CO2 레이저 가공에 의하여 형성한다.Then, for the laminate formed by such a lamination step, as shown in FIG. 7A, micro via holes (MVH) for interlayer connection are formed by drilling and CO2 laser processing.

[0049] 여기서, 언클래드 판의 타면(상면)에 형성된 접착막(14) 중 적층에 의하여 동박 적층판에 형성된 회로(22') 부분과 서로 중첩되는 부분은 상기 레이저 가공에 의하여 제거될 수 있으며, 이로 인하여 결국 언클래드 판의 상면에 형성된 회로(22')와 접착막(14)은 동일 수평면 상에서 서로 연접하게 형성된다.Here, of the adhesive film 14 formed on the other surface (upper surface) of the unclad plate, the portion overlapping with the circuit 22 ′ formed on the copper clad laminate by lamination may be removed by the laser processing, As a result, the circuit 22 ′ and the adhesive film 14 formed on the upper surface of the unclad plate are formed to be connected to each other on the same horizontal plane.

[0050] 마지막으로, 도 7b 및 도 7c에 도시된 바와 같이 도금 및 회로 형성 공정에 의하여 소정의 비아(13, 33) 및 회로(12', 32')가 적층체 외부에 형성되게 된다.Finally, as shown in FIGS. 7B and 7C, predetermined vias 13 and 33 and circuits 12' and 32' are formed outside the stacked body by plating and circuit formation processes.

[0051] 이러한 회로패턴은 일반적인 인쇄회로 형성방법에 의해 제작되며, 비아홀의 내부에는 구리와 같은 도전성 금속이 도금되거나 충전되어 회로패턴과 전극 등을 전기적으로 연결하게 된다. 이러한 도금 및 회로 형성 공정은Such a circuit pattern is manufactured by a general method of forming a printed circuit, and a conductive metal such as copper is plated or charged inside the via hole to electrically connect the circuit pattern and the electrode. These plating and circuit formation processes

통상적으로 당업계에서 수행되는 공정과 동일하다고 할 것이므로 그 구체적인 설명은 생략하도록 한다. 물론,적층체에는 IVH(Inner Via Hole)가 더 포함되도록 가공될 수도 있으며, 이러한 IVH(50)는 상기 언클래드 레이어Since it will be said to be the same as the process generally performed in the art, a detailed description thereof will be omitted. Of course, the laminate may be processed to further include an IVH (Inner Via Hole), and this IVH 50 is the unclad layer

(10), 상기 언클래드 레이어 상에 적층되는 동박 적층판 레이어(20) 및 상기 동박 적층판 레이어 상에 적층되는프리프레그 레이어(30)에 형성된 회로를 서로 전기적으로 연결시키는 역할을 수행하게 된다.(10) The copper clad laminate layer 20 stacked on the unclad layer and the circuit formed on the prepreg layer 30 stacked on the copper clad laminate layer are electrically connected to each other.

[0052] 또한, 앞서 설명한 공정들에 더하여 기존의 프로세스를 이용하여 도 8에 도시된 바와 같이 추가적인 외층(60)을더 포함하도록 가공될 수도 있다.In addition, it may be processed to further include an additional outer layer 60 as shown in FIG. 8 using an existing process in addition to the processes described above.

[0053] 결국, 이상과 같은 공정을 통하여, 동박 적층판 레이어에 칩을 임베딩 하여 기존의 표면실장공정이 삭제되므로원가 절감이 가능하고 또한 세트의 면적을 줄일 수 있는 효과를 기대할 수 있다.In the end, through the above process, since the existing surface mounting process is eliminated by embedding the chip in the copper clad laminate layer, it is possible to reduce the cost and also the effect of reducing the area of the set can be expected.

아울러, 본 발명에서와 같이 언클래드 판를 이용하여 그 위에 칩을 실장함과 동시에 동박 적층판 레이어 내부에 칩을 임베딩 하고 그 외의 부분에 대하여는 기존 프로세스로 진행하므로, 기타 임베디드 기술보다 프로세스가In addition, as in the present invention, the chip is mounted on the unclad plate using an unclad plate, and the chip is embedded inside the copper-clad laminate layer and proceeds to the existing process for other parts.

간결해지고 리드 타임이 단축되는 장점을 기대할 수 있다.You can expect the advantages of conciseness and short lead times.

[0055] 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명[0055] Although the preferred embodiment of the present invention has been described in detail above, those of ordinary skill in the art will appreciate that various modifications and other equivalent embodiments are possible therefrom. Therefore, the present invention

의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.The scope of the rights is not limited to the disclosed embodiments, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims also belong to the scope of the present invention.

10: 언클래드 레이어 20: 동박 적층판 레이어
30: 프리프레그 레이어 40: 50: IVH(Inner Via Hole) 60: 외층
10: unclad layer 20: copper clad laminate layer
30: prepreg layer 40: 50: IVH (Inner Via Hole) 60: outer layer

Claims (9)

일면에 동박을 포함하고 타면에 접착막 및 캐리어막을 순차적으로 포함하는 경화된 레진(resin)으로 이루어진언클래드 판을 준비하는 단계;
홀과 회로가 형성된 동박 적층판을 준비하는 단계;
상기 언클래드 판에서 상기 캐리어막을 제거한 후 상기 접착막 상의 상기 동박 적층판의 홀과 대응하는 위치에 칩을 실장하는 단계;
상기 동박 적층판의 일면에 동박 및 프리프레그을 적층하고, 상기 동박 적층판의 타면에 상기 칩이 실장된 언클래드 판을 적층하는 단계; 및
상기 적층하는 단계에 의하여 형성된 적층체에 대하여 층간 연결을 위한 비아홀을 가공하고 회로를 형성하는 단계를 포함하여 이루어지는 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법.
Preparing an unclad plate made of a cured resin including copper foil on one side and sequentially including an adhesive film and a carrier film on the other side;
Preparing a copper clad laminate having holes and circuits;
Removing the carrier film from the unclad plate and mounting a chip in a position corresponding to the hole of the copper clad laminate on the adhesive film;
Laminating a copper foil and a prepreg on one surface of the copper clad laminate, and laminating an unclad plate on which the chip is mounted on the other surface of the copper clad laminate; And
A method of manufacturing an embedded printed circuit board using an unclad comprising the step of forming a circuit and processing via holes for interlayer connection with respect to the laminate formed by the laminating step.
제1항에 있어서, 상기 회로 형성 단계 이후에, 상기 회로가 형성된 적층체의 외부에 추가적인 외층을 형성하는 단계를 포함하여 이루어지는 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법.The method of claim 1, further comprising forming an additional outer layer on the outside of the laminate on which the circuit is formed after the step of forming the circuit. 제1항에 있어서, 상기 동박 적층판은 상기 칩의 높이와 동일한 높이를 갖도록 형성되는 것을 특징으로 하는 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법.The method of claim 1, wherein the copper clad laminate is formed to have the same height as that of the chip. 제1항에 있어서, 상기 언클래드 판은 C-스테이지 상태의 경화된 레진(resiin)으로 형성되는 것을 특징으로 하는 언클래드를 이용 한 임베디드 인쇄회로기판의 제조방법.The method of claim 1, wherein the unclad plate is formed of cured resin in a C-stage state. 제1항에 있어서, 상기 층간 연결을 위한 비아홀을 가공하고 회로를 형성하는 단계는 드릴, 레이저 가공 및 도금 공정을 포함하고, 상기 언클래드 판의 타면에 형성된 접착막 중 적층에 의하여 상기 동박 적층판에 형성된 동박과 서로
중첩되는 부분은 상기 레이저 가공에 의하여 제거되는 것을 특징으로 하는 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법.
The method of claim 1, wherein the processing of the via hole for interlayer connection and forming a circuit comprises a drilling, laser processing, and plating process, and the copper clad laminate is applied to the copper clad laminate by lamination among adhesive films formed on the other surface of the unclad plate Formed copper foil and each other
The method of manufacturing an embedded printed circuit board using an unclad, characterized in that the overlapping portion is removed by the laser processing.
언클래드를 이용한 임베디드 인쇄회로기판에 있어서, 경화된 레진층과, 상기 레진층 하면에 형성된 회로와, 상기 회로와 비아를 통하여 전기적으로 연결되도록 상면
에 형성된 회로, 및 상기 상면에 형성된 회로와 연접하여 형성된 접착막을 포함하는 언클래드 레이어(uncladlayer);
상기 언클래드 레이어 상에 적층되는 칩 안착홀을 구비한 동박 적층판과, 상기 언클래드 레이어의 접착막 상에 접착된 상태로 상기 칩 안착홀에 임베디드된 칩과, 상면에 형성된 회로를 포함하는 동박 적층판 레이어(CCLlayer); 및
상기 동박 적층판 레이어 상에 적층되는 프리프레그와, 상기 프리프레그의 내부에 상기 동박 적층판 레이어의 칩과 회로에 전기적으로 연결되도록 형성된 복수의 비아, 및 상기 프리프레그의 상면에 형성된 회로를 프리프레 그 레어어(prepreg layer)를 포함하여 이루어지는 언클래드를 이용한 임베디드 인쇄회로기판.
In the embedded printed circuit board using an unclad, a cured resin layer, a circuit formed on a lower surface of the resin layer, and an upper surface to be electrically connected through the circuit and vias.
An unclad layer including a circuit formed in the upper surface and an adhesive film formed in connection with the circuit formed on the upper surface;
A copper-clad laminate comprising a copper clad laminate having a chip seating hole stacked on the unclad layer, a chip embedded in the chip seating hole while adhered to the adhesive film of the unclad layer, and a circuit formed on the upper surface A layer (CCLlayer); And
Prepreg laminated on the copper clad laminate layer, a plurality of vias formed to be electrically connected to the chip and circuit of the copper clad laminate layer inside the prepreg, and a circuit formed on the upper surface of the prepreg. Embedded printed circuit board using an unclad that includes a prepreg layer.
제6항에 있어서,상기 언클래드 레이어, 상기 언클래드 레이어 상에 적층되는 동박 적층판 레이어 및 상기 동박 적층판 레이어 상에 적층되는 프리프레그 레이어를 관통하는 IVH(Inner Via Hole)를 더 포함하는 것을 특징으로 하는 언클래드를 이용한 임베디드 인쇄회로기판.The method of claim 6, further comprising an IVH (Inner Via Hole) penetrating the unclad layer, a copper clad laminate layer laminated on the unclad layer, and a prepreg layer laminated on the copper clad laminate layer. Embedded printed circuit board using unclad. 제6항에 있어서,상기 경화된 레진층은 C-스테이지 상태의 경화된 레진(resiin)인 것을 특징으로 하는 언클래드를 이용한 임베디드 인쇄회로기판.The embedded printed circuit board according to claim 6, wherein the cured resin layer is a cured resin in a C-stage state. 제6항에 있어서,상기 언클래드 레이어의 상면에 형성된 회로와 접착막의 연접은, 상기 접착막 중 적층에 의하여 상기 동박 적층판에 형성된 동박과 서로 중첩되는 부분이 레이저 가공에 의하여 제거됨에 의하여 이루어지는 것을 특징으로 하는 언클래드를 이용한 임베디드 인쇄회로기판.
The method of claim 6, wherein the connection between the circuit formed on the upper surface of the unclad layer and the adhesive film is formed by removing a portion of the adhesive film overlapping with the copper foil formed on the copper clad laminate by lamination by laser processing. Embedded printed circuit board using unclad.
KR1020190043983A 2019-04-15 2019-04-15 Manufacturing method of embedded printed circuit board using unclad KR20200121208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190043983A KR20200121208A (en) 2019-04-15 2019-04-15 Manufacturing method of embedded printed circuit board using unclad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190043983A KR20200121208A (en) 2019-04-15 2019-04-15 Manufacturing method of embedded printed circuit board using unclad

Publications (1)

Publication Number Publication Date
KR20200121208A true KR20200121208A (en) 2020-10-23

Family

ID=73039364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190043983A KR20200121208A (en) 2019-04-15 2019-04-15 Manufacturing method of embedded printed circuit board using unclad

Country Status (1)

Country Link
KR (1) KR20200121208A (en)

Similar Documents

Publication Publication Date Title
KR100965339B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
US20070114203A1 (en) High density printed circuit board and method of manufacturing the same
JP7074409B2 (en) Built-in element type printed circuit board
KR102186148B1 (en) Embedded board and method of manufacturing the same
EP1806959A1 (en) Method of making a circuitized substrate
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
JP2001053447A (en) Multilayer wiring board with built-in part and manufacturing method thereof
US20200214135A1 (en) Printed circuit board and manufacturing method thereof
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
KR100861620B1 (en) Fabricating method of printed circuit board
KR100648971B1 (en) Manufacturing method for embedded printed circuit board
JPH10284841A (en) Manufacture of multilayer printed wiring board
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR100536315B1 (en) Semiconductor packaging substrate and manufacturing method thereof
KR20200121208A (en) Manufacturing method of embedded printed circuit board using unclad
KR20100053761A (en) Embedded pcb using unclad and embedded pcb manufactured thereby
JP4292397B2 (en) Wiring board manufacturing method
KR20030071391A (en) Method for creating bump and making printed circuit board using the said bump
KR101770895B1 (en) Method of manufacturing a circuit board to form a fine via
KR100658437B1 (en) Pcb and it's manufacturing method used bump board
KR100443736B1 (en) method for producing high-integrated multi-layer printed circuit board using bump
KR20070056188A (en) Manufacturing method of cavity typed printed circuit board
KR20160138753A (en) Printed circuit board and method of manufacturing the same
KR101555142B1 (en) Integrated chip manufacturing method FPCB
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof