KR20200115868A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200115868A
KR20200115868A KR1020190035948A KR20190035948A KR20200115868A KR 20200115868 A KR20200115868 A KR 20200115868A KR 1020190035948 A KR1020190035948 A KR 1020190035948A KR 20190035948 A KR20190035948 A KR 20190035948A KR 20200115868 A KR20200115868 A KR 20200115868A
Authority
KR
South Korea
Prior art keywords
electrode
pattern
insulating pattern
insulating
disposed
Prior art date
Application number
KR1020190035948A
Other languages
English (en)
Other versions
KR102662697B1 (ko
Inventor
김은주
최윤미
김준용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190035948A priority Critical patent/KR102662697B1/ko
Priority claimed from KR1020190035948A external-priority patent/KR102662697B1/ko
Priority to EP20778709.4A priority patent/EP3951880A4/en
Priority to US17/441,988 priority patent/US20220223575A1/en
Priority to PCT/KR2020/001658 priority patent/WO2020197080A1/ko
Priority to CN202080024382.5A priority patent/CN113646893A/zh
Publication of KR20200115868A publication Critical patent/KR20200115868A/ko
Application granted granted Critical
Publication of KR102662697B1 publication Critical patent/KR102662697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 적어도 일부 영역이 중첩하도록 배치되고, 제1 측면이 상기 제1 전극의 제1 단부와 이격된 제1 절연 패턴, 상기 제2 전극과 적어도 일부 영역이 중첩하도록 배치되고, 상기 제1 측면과 대향하는 제2 측면이 상기 제1 단부와 대향하는 상기 제2 전극의 제2 단부와 이격된 제2 절연 패턴, 상기 제1 절연 패턴 및 상기 제2 절연 패턴 상에 배치된 적어도 하나의 요철 패턴 및 상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 배치되고, 양 단부가 각각 상기 제1 전극과 상기 제2 전극에 전기적으로 연결된 적어도 하나의 발광 소자를 포함한다.

Description

표시 장치 및 이의 제조 방법{Display device and method for manufacturing the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자에서 방출된 광을 상부를 향해 출사시키는 요철 패턴을 포함하는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 상기 요철 패턴을 포함하여 발광 소자에서 방출되는 반사시키는 반사 부재를 생략함으로써 제조 공정이 감소된 표시 장치의 제조 공정 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극, 상기 제1 전극과 적어도 일부 영역이 중첩하도록 배치되고, 제1 측면이 상기 제1 전극의 제1 단부와 이격된 제1 절연 패턴, 상기 제2 전극과 적어도 일부 영역이 중첩하도록 배치되고, 상기 제1 측면과 대향하는 제2 측면이 상기 제1 단부와 대향하는 상기 제2 전극의 제2 단부와 이격된 제2 절연 패턴, 상기 제1 절연 패턴 및 상기 제2 절연 패턴 상에 배치된 적어도 하나의 요철 패턴 및 상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 배치되고, 양 단부가 각각 상기 제1 전극과 상기 제2 전극에 전기적으로 연결된 적어도 하나의 발광 소자를 포함한다.
상기 제1 절연 패턴과 상기 제2 절연 패턴이 이격된 간격은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 클 수 있다.
상기 요철 패턴은 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 돌출된 형상을 갖고 서로 이격되어 배치될 수 있다.
상기 요철 패턴은 외면 중 적어도 일 면이 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면으로부터 경사진 형상을 가질 수 있다.
상기 요철 패턴의 적어도 일부 영역은 상기 제1 전극과 평행하고 상기 발광 소자의 양 단부를 가로지르는 기준 평면보다 하부에 위치할 수 있다.
상기 요철 패턴은 외면이 곡률진 형상을 가질 수 있다.
상기 제1 절연 패턴은 상기 제1 측면과 이격되어 배치되고 상기 제1 절연 패턴의 상면 중 적어도 일부 영역이 함몰된 제1 패턴홀을 포함하고, 상기 제2 절연 패턴은 상기 제2 측면과 이격되어 배치되고 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 함몰된 제2 패턴홀을 포함할 수 있다.
상기 요철 패턴은 상기 제1 패턴홀과 상기 제1 측면 사이 및 상기 제2 패턴홀과 상기 제2 측면 사이에 배치될 수 있다.
상기 제1 절연 패턴과 상기 제1 전극 사이에 배치된 제4 절연 패턴, 상기 제2 절연 패턴과 상기 제2 전극 사이에 배치된 제5 절연 패턴 상기 제4 절연 패턴 및 상기 제5 절연 패턴 사이에 배치되고, 상기 제1 전극의 상기 제1 단부와 상기 제2 전극의 상기 제2 단부를 부분적으로 덮는 제6 절연 패턴을 더 포함할 수 있다.
상기 발광 소자는 상기 제6 절연 패턴 상에 배치될 수 있다.
상기 제2 절연 패턴과 상기 제6 절연 패턴 사이에 배치되고, 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극 및 상기 제5 절연 패턴과 상기 제6 절연 패턴 사이에 배치되고 상기 발광 소자의 타 단부에 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 배치되고, 상기 발광 소자의 상면 중 적어도 일부 영역에 배치된 제3 절연 패턴을 더 포함할 수 있다.
상기 제1 전극의 제1 단부와 대향하는 제3 단부로부터 이격되어 배치된 격벽을 더 포함하고, 상기 제1 절연 패턴은 상기 격벽과 이격되고, 상기 제4 절연 패턴은 상기 격벽과 접촉할 수 있다.
상기 제1 절연 패턴의 상기 제1 측면과 대향하는 제3 측면은 상기 격벽과 상기 제3 단부 사이에 위치할 수 있다.
상기 제1 절연 패턴과 상기 격벽이 이격된 간격은 상기 제1 절연 패턴과 상기 제2 절연 패턴이 이격된 간격보다 좁을 수 있다.
상기 격벽은 상기 제4 절연 패턴과 일체화되어 형성될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 방향으로 연장된 제1 전극 및 상기 제1 방향으로 연장되되 상기 제1 전극과 이격되어 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 발광 소자, 상기 제1 방향으로 연장되고 상기 제1 전극과 부분적으로 중첩하도록 배치된 제1 절연 패턴, 상기 제1 방향으로 연장되고 상기 제1 절연 패턴과 이격되어 상기 제2 전극과 중첩하도록 배치된 제2 절연 패턴 및 상기 제1 절연 패턴 및 상기 제2 절연 패턴 상에 배치된 적어도 하나의 요철 패턴을 포함한다.
상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 이격된 간격은 상기 제1 전극과 상기 제2 전극 사이에 이격된 간격보다 클 수 있다.
상기 제1 절연 패턴의 제1 측부는 상기 제1 전극의 일 단부로부터 내측으로 함몰되되, 상기 제1 측부와 대향하는 제2 측단부는 상기 제1 전극의 타 단부로부터 돌출될 수 있다.
상기 제2 절연 패턴의 양 측부는 상기 제2 전극의 양 단부로부터 내측으로 함몰될 수 있다.
적어도 하나의 상기 요철 패턴은 일 방향으로 연장되고 상기 일 방향과 다른 타 방향으로 서로 이격되어 배치될 수 있다.
상기 제1 절연 패턴은 적어도 일부 영역이 상기 제1 전극을 향해 함몰된 제1 패턴홀을 포함하고, 상기 제2 절연 패턴은 적어도 일부 영역이 상기 제2 전극을 향해 함몰된 제2 패턴홀을 포함하며, 상기 제1 패턴홀 및 상기 제2 패턴홀은 상기 제1 방향으로 연장될 수 있다.
상기 제1 절연 패턴 상에 배치된 상기 요철 패턴은 상기 제1 측부와 상기 제1 패턴홀 사이에 배치되고, 상기 제2 절연 패턴 상에 배치된 상기 요철 패턴은 상기 제2 절연 패턴의 양 측부와 상기 제2 패턴홀 사이에 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극 및 상기 제1 전극과 이격된 제2 전극이 배치된 기판을 준비하고, 상기 제1 전극과 상기 제2 전극 사이에 적어도 하나의 발광 소자를 배치하는 단계 및 상기 발광 소자와 이격되고 상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩하며 상면의 적어도 일부 영역이 돌출된 요철 패턴을 포함하는 적어도 하나의 절연 패턴을 형성하는 단계를 포함한다.
상기 절연 패턴은 상기 제1 전극과 적어도 일부가 중첩하는 제1 절연 패턴 및 상기 제1 절연 패턴과 이격되고 상기 제2 전극과 적어도 일부가 중첩하는 제2 절연 패턴을 포함하고, 상기 제1 절연 패턴 및 상기 제2 절연 패턴은 상기 발광 소자와 이격되도록 배치될 수 있다.
상기 요철 패턴은 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 돌출된 형상을 갖고 서로 이격되어 배치될 수 있다.
상기 절연 패턴을 형성하는 단계는, 상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 전면적으로 덮는 절연물층을 형성하는 단계 및 상기 발광 소자의 양 단부를 노출시키고 상기 요철 패턴이 형성된 상기 제1 절연 패턴과 상기 제2 절연 패턴을 형성하는 단계를 포함할 수 있다.
상기 절연 패턴을 형성하는 단계는 나노 임프린트 공법으로 수행될 수 있다.
상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 발광 소자에서 방출된 광이 입사되고, 상기 광을 상부로 출사시키는 요철 패턴이 형성된 절연 패턴을 포함한다. 이에 따라 표시 장치는 별도의 반사 전극이나 반사 격벽 없이 발광 소자의 측면에서 방출되는 광이 요철 패턴을 통해 상부 방향으로 출사됨으로써, 전면 발광 효율이 향상될 수 있다.
또한 일 실시예에 따른 표시 장치의 제조 방법은 반사 전극이나 반사 격벽을 형성하는 단계를 생략할 수 있고, 요철 패턴을 형성하는 단계와 절연 패턴을 형성하는 단계를 동시에 수행함으로써 표시 장치의 제조 공정을 단순화 할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱa-Ⅱa'선, Ⅱb-Ⅱb'선 및 Ⅱc-Ⅱc'선을 따라 자른 단면도이다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다.
도 4는 일 실시예에 따른 표시 장치의 일부 단면을 나타내는 개략도이다.
도 5는 도 4의 A 부분의 확대도이다.
도 6은 일 실시예에 따른 절연 패턴의 상면을 나타내는 평면도이다.
도 7은 일 실시예에 따른 일 서브 화소의 단면을 도시하는 개략도이다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다.
도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 17 내지 도 19는 다른 실시예에 따른 요철 패턴을 나타내는 단면도이다.
도 20 및 도 21은 다른 실시예에 따른 요철 패턴을 나타내는 평면도이다.
도 22는 다른 실시예에 표시 장치의 단면도이다.
도 23 및 도 24는 다른 실시예에 따른 표시 장치의 단면도이다.
도 25 내지 도 27은 도 24의 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 28은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 29 및 도 30은 또 다른 실시예에 따른 절연 패턴에 형성된 패턴홀을 나타내는 평면도이다.
도 31은 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 32는 다른 실시예에 따른 발광 소자의 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 복수의 화소(PX)를 포함할 수 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 1에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역과 비 발광 영역으로 정의되는 영역을 포함할 수 있다. 발광 영역은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의된다. 비발광 영역은 발광 영역 이외의 영역으로, 발광 소자(300)가 배치되지 않고 광이 출사되지 않는 영역으로 정의될 수 있다.
표시 장치(10)의 서브 화소(PXn)는 복수의 격벽(400), 복수의 전극(21, 22), 발광 소자(300) 및 적어도 하나의 절연층(600, 700) 포함할 수 있다.
복수의 전극(21, 22)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 발광하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(21, 22)의 적어도 일부는 발광 소자(300)를 정렬하기 위해, 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(21, 22)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 이에 따라, 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 배치되는 제2 전극 가지부(220B)를 포함할 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 서브 화소(PXn)로 연장될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)에 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제2 전극 가지부(220B)가 배치되고, 그 사이에 제1 전극 가지부(210B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다.
격벽(400)은 각 서브 화소(PXn)간의 경계에 배치될 수 있다. 이에 따라 복수의 제1 전극 줄기부(210S)는 일 단부가 격벽(400)을 기준으로 서로 이격되어 종지하고, 제2 전극 줄기부(220S)는 격벽(400)의 하부에서 이를 통과하여 연장될 수 있다. 격벽(400)은 제2 방향(D2)으로 연장되어 제1 방향(D1)으로 배열된 서브 화소(PXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 격벽(400)은 제1 방향(D1)으로 연장되어 제2 방향(D2)으로 배열된 서브 화소(PXn)들의 경계에도 배치될 수 있다.
복수의 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
각 서브 화소(PXn)에는 복수의 절연층(600, 700)이 배치된다. 절연층(600, 700)은 제1 절연층(600) 및 제2 절연층(700)을 포함할 수 있고, 도면에서 도시되지 않았으나, 제1 절연층(600)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를 포함하여 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있다. 제1 절연층(600)은 각 전극(21, 22)을 보호함과 동시에 이들이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
제2 절연층(700)은 제1 절연층(600) 상에 배치되고, 적어도 일부가 각 전극 가지부(210B, 220B)와 부분적으로 중첩하도록 배치된다. 제2 절연층(700)은 복수의 절연 패턴(710, 720, 730)을 포함할 수 있다. 제1 절연 패턴(710) 및 제2 절연 패턴(720)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 중첩하도록 배치될 수 있다. 복수의 절연 패턴(710, 720, 730)은 일 방향으로 연장되고, 상기 일 방향과 다른 방향으로 이격되어 배치될 수 있다.
제1 절연 패턴(710)은 제2 방향(D2)으로 연장되고, 제1 전극 가지부(210B) 상에 배치될 수 있다. 즉, 제1 절연 패턴(710)의 폭은 제1 전극 가지부(210B)의 폭보다 좁을 수 있다. 제1 절연 패턴(710)은 후술하는 접촉 전극(260) 사이에서 제1 전극 가지부(210B)가 연장된 방향을 따라 배치된다. 제1 절연 패턴(710)은 양 측부가 접촉 전극(260)과 접촉하도록 배치될 수 있으나, 이에 제한되지 않고 이와 이격되거나 중첩되어 배치될 수도 있다.
제2 절연 패턴(720)은 제2 방향(D2)으로 연장되고, 제2 전극 가지부(220B)와 부분적으로 중첩하도록 배치될 수 있다. 제2 절연 패턴(720)은 제1 절연 패턴(710)과 달리 일부는 제2 전극 가지부(220B) 상에 배치되고, 다른 일부는 제1 절연층(600) 상에 배치될 수 있다. 제2 절연 패턴(720)의 일 측면은 접촉 전극(260)과 접촉하거나 이격 또는 중첩되어 배치되고, 타 측면은 제2 전극 가지부(220B)의 일 측부와 격벽(400) 사이에 배치될 수 있다. 다만, 이에 제한되지 않는다.
도면에서 도시되지 않았으나, 제1 절연 패턴(710)과 제2 절연 패턴(720) 사이에 제3 절연 패턴(730)이 배치될 수 있다. 제3 절연 패턴(730)은 복수의 발광 소자(300) 상에 배치되어 발광 소자(300)들이 배치된 일 방향, 예컨대 제2 방향(D2)을 따라 연장될 수 있다. 제3 절연 패턴(730)은 발광 소자(300) 상에 배치되고 제2 방향(D2)으로 연장됨으로써, 발광 소자(300)가 배치되지 않은 영역에서는 제1 절연층(600) 상에 배치될 수도 있다. 즉, 제3 절연 패턴(730)은 실질적으로 발광 소자(300)의 외면을 감싸도록 형성된 것일 수 있다.
이와 같은 복수의 절연 패턴(710, 720, 730)의 형상은 제2 절연층(700)을 이루는 물질이 각 화소(PX) 또는 서브 화소(PXn)를 전면적으로 덮도록 배치된 후 부분적으로 패터닝되어 형성된 것일 수 있다. 다만 이에 제한되지 않고, 제2 절연층(700)의 절연 패턴(710, 720, 730)은 하나의 공정에서 형성된 것일 수도 있다.
한편, 일 실시예에 따른 표시 장치(10)는 제1 절연층(600) 및 제2 절연층(700) 중 적어도 어느 하나는 요철 패턴(650, 750)을 포함하여 발광 소자(300)에서 방출되는 광이 출사되는 광 경로를 제공할 수 있다. 요철 패턴(650, 750)은 각 절연층(600, 700)의 일부 절연 패턴 상에 배치될 수 있다. 발광 소자(300)에서 방출된 광의 적어도 일부는 제1 절연층(600) 또는 제2 절연층(700)으로 입사되고, 요철 패턴(650, 750)을 통해 각 서브 화소(PXn)의 상부 방향을 향해 출사될 수 있다. 절연층(600, 700) 및 절연 패턴(710, 720, 730)에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다. 다만, 접촉 전극(260)은 실질적으로 제1 절연층(600) 상에 배치되며, 접촉 전극(260)의 적어도 일부가 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 접촉하거나 전기적으로 연결될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. 이에 따라, 접촉 전극(260)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉하고 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉할 수 있다.
제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층과 전기적으로 연결될 수 있다. 도면에는 복수의 서브 화소(PXn)의 제2 전극 줄기부(220S)에 하나의 제2 전극 컨택홀(CNTS)이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 각 서브 화소(PXn) 마다 제2 전극 컨택홀(CNTS)이 형성될 수 있다.
표시 장치(10)는 도 1에 도시된 각 전극(210, 220)의 하부에 위치하는 회로소자층을 더 포함할 수 있다. 이하에서는 도 2를 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 2는 도 1의 Ⅱa-Ⅱa'선, Ⅱb-Ⅱb'선 및 Ⅱc-Ⅱc'선을 따라 자른 단면도이다.
도 2는 제1 서브 화소(PX1)의 단면도를 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 2는 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 기판(110), 버퍼층(115), 차광층(180), 제1 및 제2 트랜지스터(120, 140)와, 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 제1 절연층(600) 및 제2 절연층(700)을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(180)은 기판(110) 상에 배치될 수 있다. 차광층(180)은 제1 차광층(181) 및 제2 차광층(182)을 포함할 수 있다. 제1 차광층(181)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(182)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(181)과 제2 차광층(182)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(181, 182)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(181, 182)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(115)은 차광층(180)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(180)을 포함하여, 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(180)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조물질층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연막(170)이 배치된다. 제1 게이트 절연막(170)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(170)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(170) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조물질층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다.
제1 도전층 상에는 층간절연막(190)이 배치된다. 층간절연막(190)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(190)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(190) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(190)과 제1 게이트 절연막(170)을 관통하는 컨택홀을 통해 제1 활성물질층(126)과 전기적으로 연결될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(190)과 제1 게이트 절연막(170)을 관통하는 컨택홀을 통해 제2 활성물질층(146)과 전기적으로 연결될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(181) 및 제2 차광층(182)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 격벽(400)과 복수의 전극(210, 220)이 배치된다. 격벽(400)은 각 서브 화소(PXn)의 경계에 배치되어 서로 이격될 수 있다.
격벽(400)은 각 서브 화소(PXn)의 경계를 구분하는 격벽일 수 있다. 격벽(400)은 각 서브 화소(PXn)의 경계에서 제1 방향(D1) 및 제2 방향(D2)으로 연장되도록 배치되어 하나의 격자형 패턴을 이룰 수도 있다. 격벽(400)은 표시 장치(10)의 제조 시, 잉크젯 프린팅법(Inkjet printing)을 이용하여 유기물질 또는 용매를 분사할 때, 상기 유기물질 또는 용매가 서브 화소(PXn)의 경계를 넘지 않도록 차단하는 기능을 수행할 수 있다. 또는, 표시 장치(10)가 다른 부재를 더 포함하는 경우, 격벽(400) 상에 상기 부재가 배치되어 격벽(400)이 이를 지지하는 기능을 수행할 수도 있다. 격벽(400)은 폴리이미드(Polyimide, PI)를 포함할 수 있다.
다만, 이에 제한되는 것은 아니다. 격벽(400)은 반드시 비아층(200) 상에 배치되지 않을 수 있다. 격벽(400)은 절연층(600, 700)과 하나의 공정에서 형성될 수도 있고, 이 경우 격벽(400)은 각 절연층(600, 700)과 일체로 형성되되, 부분적으로 돌출된 형상을 가질 수도 있다.
복수의 전극(210, 220)은 비아층(200) 상에 배치된다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 1의 Ⅱa-Ⅱa'선은 제1 전극 줄기부(210S)를, 도 1의 Ⅱb-Ⅱb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 1의 Ⅱc-Ⅱc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극 줄기부(210S)는 적어도 일부 영역이 격벽(400)과 중첩할 수 있다. 상술한 바와 같이, 복수의 제1 전극 줄기부(210S)는 제1 방향(D1)으로 연장되되 격벽(400)을 중심으로 서로 이격되도록 배치된다. 서브 화소(PXn)의 제1 전극 줄기부(210S)는 일 단부가 격벽(400)과 중첩하도록 배치되고, 타 단부는 다른 격벽(400)과 이격되어 배치된다. 제1 전극 줄기부(210S)의 격벽(400)과 중첩된 상기 일 단부에는 비아층(200)을 관통하여 구동 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)을 통해 제1 드레인 전극(123)과 연결될 수 있다. 제1 전극 줄기부(210S)는 구동 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 서로 이격되어 배치될 수 있다. 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각 서브 화소(PXn)의 중심부에 배치되어 제2 방향(D2)으로 이격되어 배치된다. 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극 줄기부(220S)는 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(600)은 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(600)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(600)은 각 전극 가지부(210B, 220B)가 대향하는 단부의 일부 영역을 노출하는 패턴부(600P)를 포함할 수 있다. 이에 따라 제1 절연층(600)은 패턴부(600P)를 기준으로 일부 영역이 이격되어 형성될 수 있다. 패턴부(600P)에는 접촉 전극(260)이 배치되고, 접촉 전극(260)은 전극(210, 220)과 접촉할 수 있다. 또한, 제1 절연층(600)은 제2 전극 가지부(220B)와 격벽(400) 사이의 영역도 부분적으로 덮도록 배치될 수 있다. 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격된 영역에 배치된 제1 절연층(600)은 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 가질 수 있다.
제1 절연층(600)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(600) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(600)의 형상 및 구조는 이에 제한되지 않는다. 경우에 따라서 제1 절연층(600)은 요철 패턴이 형성된 절연 패턴을 형성할 수 있다. 예컨대 제2 절연층(700)이 생략되는 경우, 제1 절연층(600)은 상술한 절연 패턴(610, 620, 630, 도 24에 도시)을 포함하고, 상기 절연 패턴 상에는 요철 패턴(650, 도 24에 도시)이 형성될 수 있다. 이 경우, 발광 소자(300)에서 방출된 광은 제1 절연층(600)으로 입사되고, 제1 절연층(600)의 요철 패턴(650)을 통해 서브 화소(PXn)의 상부 방향으로 출사될 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술된다.
발광 소자(300)는 제1 절연층(600) 상에 배치될 수 있다. 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(600) 상에 적어도 하나 배치될 수 있다. 발광 소자(300)의 양 단부는 하부에 배치된 제1 절연층(600)의 양 단부와 평행한 면을 형성할 수 있다. 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하도록 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(260)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
한편, 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 상술한 도전형 반도체와 활성층을 포함하고, 이들은 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)는 제1 도전형 반도체(310), 활성층(330), 제2 도전형 반도체(320) 및 도전성 전극층(370)이 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다.
제2 절연층(700)은 제1 절연층(600) 및 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(700)은 복수의 절연 패턴으로 제1 절연 패턴(710), 제2 절연 패턴(720) 및 제3 절연 패턴(730)을 포함할 수 있다. 제1 절연 패턴(710)과 제2 절연 패턴(730)은 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)와 중첩하도록 배치되고, 제3 절연 패턴(730)은 발광 소자(300) 상에 배치될 수 있다.
제3 절연 패턴(730)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 제3 절연 패턴(730)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 즉, 제3 절연 패턴(730)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(600) 사이에 배치될 수도 있다. 제3 절연 패턴(730)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 가질 수 있다.
제1 절연 패턴(710) 및 제2 절연 패턴(720)은 제1 절연층(600) 상에 배치된다. 제1 절연 패턴(710)과 제2 절연 패턴(720)은 제1 절연층(600)의 패턴부(600P)로부터 이격되도록 배치될 수 있다. 즉, 제1 절연 패턴(710)과 제2 절연 패턴(720)의 일 측면은 제1 절연층(600) 상에서 패턴부(600P)로부터 내측으로 이격되어 배치된다. 한편, 도면에서는 제1 절연 패턴(710)과 제2 절연 패턴(720)의 상기 일 측면이 소정의 기울기로 경사진 형태를 갖는 것을 도시하고 있으나, 이에 제한되지 않는다. 제1 절연 패턴(710) 및 제2 절연 패턴(720)의 상기 일 측면은 제1 절연층(600)의 상면에 수직하게 형성될 수도 있다.
일 실시예에서, 제1 절연 패턴(710) 및 제2 절연 패턴(720)은 각 전극(210, 220) 또는 전극 가지부(210B, 220B)와 중첩하도록 배치될 수 있다. 제1 절연 패턴(710) 및 제2 절연 패턴(720)은 적어도 일 측면이 각 전극 가지부(210B, 220B)의 일 측면으로부터 내측으로 이격되도록 배치될 수 있다.
제1 절연 패턴(710)은 제1 전극 가지부(210B)와 중첩하되, 제1 전극 가지부(210B)의 양 측부로부터 내측으로 이격되어 배치될 수 있다. 도면에서 도시하지 않았으나, 제1 절연 패턴(710)의 타 측면도 제1 전극 가지부(210B)의 타 측부로부터 내측으로 이격되고, 이에 따라 제1 절연 패턴(710)의 양 측면은 발광 소자(300)와 이격될 수 있다. 제1 절연 패턴(710)은 제1 전극 가지부(210B)와 전면적으로 중첩할 수 있다.
제2 절연 패턴(720)도 제2 전극 가지부(210B)와 중첩하되, 제2 전극 가지부(220B)의 일 측부로부터 내측으로 이격되어 배치될 수 있다. 제2 절연 패턴(720)의 일 측면은 제2 전극 가지부(210B)의 일 측부로부터 내측으로 이격되고, 발광 소자(300)와 이격될 수 있다. 다만, 제2 절연 패턴(720)의 타 측면은 제2 전극 가지부(220B)의 타 측부와 격벽(400) 사이에 위치할 수 있다. 즉, 제2 절연 패턴(720)은 제1 절연 패턴(710)과 달리 제2 전극 가지부(220B)와 부분적으로 중첩할 수 있다.
일 실시예에 따르면, 제2 절연층(700)은 제1 절연 패턴(710)과 제2 절연 패턴(720) 상에 배치된 복수의 요철 패턴(750)을 포함할 수 있다. 요철 패턴(750)은 제1 절연 패턴(710)과 제2 절연 패턴(720)의 상면의 일부 영역이 돌출된 형상을 가질 수 있다. 복수의 요철 패턴(750)은 서로 이격되어 배치된다. 발광 소자(300)에서 방출된 광은 방향성 없이 진행할 수 있다. 상기 광들 중 적어도 일부는 발광 소자(300)가 연장된 방향, 즉 비아층(200)의 상면에 수평한 방향으로 진행할 수 있다. 상술한 바와 같이, 제1 절연 패턴(710)과 제2 절연 패턴(720)은 발광 소자(300)와 이격되어 대향하고, 발광 소자(300)에서 방출된 광 중 일부는 제1 절연 패턴(710)과 제2 절연 패턴(720), 즉 제2 절연층(700)으로 입사될 수 있다.
예시적인 실시예에서, 제2 절연층(700)과 제1 절연층(600)은 서로 다른 굴절률을 갖는 재료를 포함할 수 있다. 제2 절연층(700)으로 입사된 광은 제2 절연층(700)의 평탄한 상면과 제1 절연층(600)과의 계면에서 반사되다가 요철 패턴(750)에서 외부로 출사될 수 있다. 이러한 요철 패턴(750)은 제2 절연층(700)을 형성하는 공정에서 제2 절연층(700)의 상면을 패터닝하거나 나노 임프린트 법을 수행하여 형성된 것일 수 있다. 일 예로, 비아층(200)으로부터 제3 절연 패턴(730)의 상면까지 측정된 높이는 제1 절연 패턴(710) 또는 제2 절연 패턴(720)의 상면과 요철 패턴(750)의 상면까지 측정된 높이의 평균에 가까운 값을 가질 수 있다. 즉, 비아층(200)으로부터 제3 절연 패턴(730)의 상면까지 측정된 높이는 비아층(200)으로부터 제1 절연 패턴(710) 및 제2 절연 패턴(720)의 상면까지 측정된 높이보다 크되, 요철 패턴(750)의 상면까지 측정된 높이보다는 작을 수 있다. 다만, 이에 제한되지 않는다.
도면에서는 요철 패턴(750)이 제1 및 제2 절연 패턴(710, 720) 상에 5개씩 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 요철 패턴(750)은 제1 및 제2 절연 패턴(710, 720)의 상면에 전면적으로 형성될 수 있고, 경우에 따라서는 제1 및 제2 절연 패턴(710, 720)의 양 측면으로부터 이격되어 일부 영역에만 형성될 수 있다. 또한 요철 패턴(750)은 반드시 각 모서리가 만나는 영역이 각진 사각형의 형상을 갖지 않으며, 요철 패턴(750)의 형상은 다양한 형상을 가질 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술한다.
접촉 전극(260)은 각 전극(210, 220), 제1 절연층(600) 및 제2 절연층(700) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(700)의 제3 절연 패턴(730) 상에서 서로 이격되어 배치된다. 이에 따라, 제2 절연층(700)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 상호 절연시킬 수 있다.
예시적인 실시예에서, 제1 접촉 전극(261)은 제1 절연층(600)의 패턴부(600P)에 의해 노출된 제1 전극(210) 및 발광 소자(300)의 일 단부와 접촉할 수 있다. 제2 접촉 전극(262)은 패턴부(600P)에 의해 노출된 제2 전극(220) 및 발광 소자(300)의 타 단부와 접촉할 수 있다. 제1 및 제2 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 도전성 전극층(370)에 각각 접촉할 수 있다. 패턴부(600P)를 기준으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치된 제1 절연층(600)은 각 측면이 발광 소자(300)의 양 단부면과 평행한 면을 형성할 수 있고, 접촉 전극(260)이 발광 소자(300)의 양 단부면에 원활하게 접촉할 수 있다.
또한, 제1 및 제2 접촉 전극(261, 262)은 제1 절연층(600) 상에 배치된 제1 및 제2 절연 패턴(710, 720)과 접촉할 수 있다. 제1 및 제2 접촉 전극(261, 262)은 패턴부(600P)와 인접한 제1 절연층(600) 상에 배치되어 제1 절연 패턴(710) 및 제2 절연 패턴(720)을 향해 연장될 수 있다. 도면에서는 제1 및 제2 접촉 전극(261, 262)의 단부가 제1 및 제2 절연 패턴(710, 720)까지 연장되어 이들의 일 면과 접촉하는 것이 도시되어 있다. 다만, 이에 제한되는 것은 아니며, 제1 및 제2 접촉 전극(261, 262)은 제1 및 제2 절연 패턴(710, 720)과 이격되도록 배치되거나, 제1 및 제2 절연 패턴(710, 720)의 일 면과 중첩하도록 배치될 수도 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(800)은 격벽(400), 제1 절연층(600), 제2 절연층(700) 및 접촉 전극(260)의 상부에 배치된다. 패시베이션층(800)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(600), 제2 절연층(700) 및 패시베이션층(800) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(600), 제2 절연층(700) 및 패시베이션층(800)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제1 절연층(600), 제2 절연층(700) 및 패시베이션층(800)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 3은 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(300)는 마이크로 미터(micro-meter) 또는 나노미터(nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 나노 로드, 나노 와이어, 나노 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
한편, 일 실시예에 따른 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 활성층(330) 및 절연막(380)을 포함할 수 있다. 또한, 일 실시예예 따른 발광 소자(300)는 적어도 하나의 도전성 전극층(370)을 더 포함할 수도 있다. 도 3에서는 발광 소자(300)가 하나의 도전성 전극층(370)을 더 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 도전성 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 도전성 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
도 3을 참조하면, 제1 도전형 반도체(310)는 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 도전형 반도체(310)는 n형 Si로 도핑된 n-GaN일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 후술하는 활성층(330) 상에 배치된다. 제2 도전형 반도체(320)는 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 도전형 반도체(320)는 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 도전형 반도체(310)와 제2 도전형 반도체(320)가 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 도전형 반도체(310)와 제2 도전형 반도체(320)는 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
도전성 전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 도전성 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 도전성 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 도전성 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 도전성 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 도전형 반도체(310)부터 도전성 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 도전성 전극층(370) 외면의 일부만 커버하여 도전성 전극층(370)의 일부 외면이 노출될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
도 4는 일 실시예에 따른 표시 장치의 일부 단면을 나타내는 개략도이다. 도 5는 도 4의 A 부분의 확대도이다. 도 6은 일 실시예에 따른 절연 패턴의 상면을 나타내는 평면도이다.
도 4에서는 발광 소자(300)에서 방출된 광이 제2 절연층(700)으로 입사된 광이 이동하는 것을 설명하기 위해 표시 장치(10)의 일부 부재들을 생략하거나 간략하게 도시하였다. 도 4에서는 비아층(200), 제1 전극(210), 제2 전극(220), 제1 절연층(600), 발광 소자(300), 제2 절연층(700) 및 접촉 전극(260)만을 도시하였으며, 표시 장치(10)의 구조가 이에 제한되는 것은 아니다. 표시 장치(10)는 도 2를 참조하여 상술한 부재들을 포함할 수 있다. 이하에서는 도 4를 포함한 다른 도면들을 참조하여 표시 장치(10)의 절연층(600, 700)에 대하여 자세히 설명하기로 한다.
도 4 내지 도 6을 참조하면, 발광 소자(300)에서 방출된 광 중 적어도 일부는 제2 절연층(700)으로 입사될 수 있다. 상기 광은 제1 절연 패턴(710)의 일 측면(710S)과 제2 절연 패턴(720)의 일 측면(720S)으로 입사될 수 있다. 제2 절연층(700)은 무기물 또는 유기물 절연성 물질을 포함하여 소정의 굴절률을 가질 수 있다. 제1 절연 패턴(710) 및 제2 절연 패턴(720)으로 입사된 광들은 각 일 측면(710S, 720S)에서 굴절되어 제1 절연 패턴(710)과 제2 절연 패턴(720) 내에서 진행할 수 있다.
제1 및 제2 절연 패턴(710, 720)은 상부에 배치된 패시베이션층(800, 도 2에 도시)과 계면을 이루는 상면과 제1 절연층(600)과 계면을 이루는 하면을 포함한다. 제1 및 제2 절연 패턴(710, 720)으로 입사된 광은 절연 패턴(710, 720)의 상면과 하면에서 다른 굴절률을 갖는 층이 이루는 계면에서 반사되거나 굴절될 수 있다. 상기 계면에서 반사된 광들은 절연 패턴(710, 720)에서 출사되지 못하고 표시 장치(10)의 광 효율이 감소할 수 있다.
일 실시예에 따르면, 제2 절연층(700)은 절연 패턴(710, 720) 상에 배치된 요철 패턴(750)을 포함하여 제2 절연층(700)으로 입사된 광이 출사되는 광 경로를 제공할 수 있다. 상기 광은 제2 절연층(700) 내에서 반사되며 이동하다가 요철 패턴(750)을 통해 외부로 출사될 수 있다(도 4의 EL). 요철 패턴(750)은 제2 절연층(700)의 상면의 일부 영역이 돌출된 형상을 갖는다. 상기 돌출된 영역은 제2 절연층(700)의 상면을 향해 전반사의 각도로 입사되는 광의 입사각을 변화시킬 수 있다. 요철 패턴(750)으로 입사된 광은 요철 패턴(750)과 외부의 계면에서 굴절되어 출사될 수 있다. 제2 절연층(700)은 입사된 광의 이동 경로를 제공함과 동시에 요철 패턴(750P)을 통해 상기 광을 출사시킴으로써, 표시 장치(10)의 광 효율을 향상시킬 수 있다.
요철 패턴(750)은 제2 절연층(700)과 실질적으로 일체화되어 형성된다. 이러한 요철 패턴(750)은 제2 절연층(700)을 형성하는 단계에서, 제2 절연층(700)의 상면을 패터닝하거나 상기 상면을 몰드(Mold)로 가압하여 형성된 것일 수 있다. 다만, 이에 제한되지 않는다.
도 4에서는 요철 패턴(750)의 측면이 제2 절연층(700), 또는 제1 절연 패턴(710)의 상면에 수직한 방향으로 연장되고, 요철 패턴(750)의 상면은 제1 절연 패턴(710)의 상면에 평행하게 형성된 것을 도시하고 있다. 즉, 요철 패턴(750)은 각 모서리가 만나는 점이 각진 사각형의 형상을 가질 수 있다. 다만, 이에 제한되지 않으며, 요철 패턴(750)은 일 면이 경사지도록 형성되거나 일부 영역이 곡률진 형상을 가질 수도 있다.
일 실시예에 따르면, 요철 패턴(750)은 적어도 일부 영역이 일 방향으로 연장된 형상을 가질 수 있다. 도 6에 도시된 바와 같이, 요철 패턴(750)은 제2 절연층(700)의 상면에 형성되며, 제1 및 제2 절연 패턴(710, 720)과 실질적으로 동일한 방향으로 패터닝될 수 있다. 일 예로, 요철 패턴(750)은 제1 및 제2 절연 패턴(710, 720) 상에서 절연 패턴(710, 720)이 연장된 일 방향, 예컨대 제2 방향(D2)과 평행하게 연장될 수 있다. 다만, 이에 제한되지 않으며, 요철 패턴(750)은 절연 패턴(710, 720)이 연장된 일 방향과 다른 방향으로 연장되거나, 요철 패턴(750)이 각각 이격되어 단위체를 형성할 수도 있다.
한편, 복수의 요철 패턴(750)은 소정의 높이, 또는 깊이(Gd)와 이격된 간격(pitch, Gp)을 가질 수 있다. 요철 패턴(750)의 깊이(Gd)와 간격(Gp)은 제2 절연층(700)을 이루는 물질의 굴절률(N)과 요철 패턴(750)으로 입사되는 광의 파장(λ) 등에 따라 달라질 수 있다. 예시적인 실시예에서, 요철 패턴(750)의 간격(Gp)과 깊이(Gd)는 제2 절연층(700)의 굴절률에 반비례하고, 입사되는 광의 파장(λ)에 비례할 수 있다. 즉, 제2 절연층(700)의 굴절률이 크거나 광의 파장(λ)이 작은 경우, 요철 패턴(750)의 간격(Gp)과 깊이(Gd)는 작아짐으로써, 제2 절연층(700) 상에서 요철 패턴(750)은 조밀만 간격으로 형성될 수 있다. 반면에 제2 절연층(700)의 굴절률이 작거나 광의 파장(λ)이 큰 경우, 요철 패턴(750)의 간격(Gp)과 깊이(Gd)는 커질 수 있다.
도 7은 일 실시예에 따른 일 서브 화소의 단면을 도시하는 개략도이다.
도 7에서는 각 서브 화소(PXn) 내에서 제2 절연층(700)의 제1 절연 패턴(710) 및 제2 절연 패턴(720)이 배치된 구조를 설명하기 위해 표시 장치(10)의 일부 부재들을 생략하거나 간략한 구조로 도시하였다. 도 7에서는 비아층(200), 제1 전극(210), 제2 전극(220), 격벽(400), 제1 절연층(600) 및 제2 절연층(700) 만을 도시하였으며, 표시 장치(10)의 구조가 이에 제한되는 것은 아니다.
도 7을 참조하면, 각 서브 화소(PXn)는 격벽(400), 제1 전극(210), 제2 전극(220), 제1 절연층(600) 및 제2 절연층(700)을 포함한다. 하나의 서브 화소(PXn)는 하나의 제1 전극 가지부(210B)와 2개의 제2 전극 가지부(220B)를 포함하고, 이들과 각각 중첩되도록 하나의 제1 절연 패턴(710)과 2개의 제2 절연 패턴(720)을 포함할 수 있다.
각 서브 화소(PXn)에 배치된 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 서로 동일한 폭을 가질 수 있다. 제1 전극 가지부(210B)의 폭(LE1)은 제2 전극 가지부(220B)의 폭(LE2)과 동일하다. 반면에, 예시적인 실시예에서, 제1 절연 패턴(710)의 폭(LI1)은 제2 절연 패턴(720)의 폭(LI2)보다 작을 수 있다. 상술한 바와 같이, 각 절연 패턴(710, 720)은 각 전극 가지부(210B, 220B)와 중첩하되, 절연 패턴(710, 720)의 적어도 일 측면은 각 전극 가지부(210B, 220B)의 일 측면으로부터 내측으로 이격되어 배치될 수 있다. 이에 따라 제1 및 제2 절연 패턴(710, 720)의 일 면은 각 전극 가지부(210B, 220B) 사이에 배치된 발광 소자(300)와 이격될 수 있다.
제1 전극 가지부(210B)는 제2 전극 가지부(220B)와 달리 양 측면이 제2 전극 가지부(220B)와 이격되어 대향할 수 있다. 제2 전극 가지부(220B)는 일 측면은 제1 전극 가지부(210B)와 대향하고, 타 측면은 격벽(400)과 대향할 수 있다. 이에 따라, 제1 절연 패턴(710)은 양 측면이 제1 전극 가지부(210B)의 양 측면으로부터 내측으로 이격되고, 제2 절연 패턴(720)은 일 측면이 제2 전극 가지부(220B)와 격벽(400) 사이에 배치될 수 있다. 즉 제1 절연 패턴(710)의 폭(LI1)은 제2 절연 패턴(720)의 폭(LI2)보다 좁을 수 있다.
일 실시예에 따르면, 제1 절연 패턴(710)과 제2 절연 패턴(720)이 이격된 간격(LIp)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격된 간격(LEp)보다 클 수 있다. 또한, 제2 절연 패턴(720)과 격벽(400)이 이격된 간격(LIg)은 제1 및 제2 절연 패턴(710, 720)이 이격된 간격(LIp)보다 좁을 수 있다. 상술한 바와 같이, 제1 및 제2 절연 패턴(710, 720)은 적어도 일 측면이 각 전극 가지부(210B, 220B)의 일 측면으로부터 내측으로 이격되므로, 이들간의 이격된 간격은 서로 상이할 수 있다. 예시적인 실시예에서, 제1 절연 패턴(710) 및 제2 절연 패턴(720)의 폭(LI1, LI2)은 10 ㎛내지 20 ㎛의 범위를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
일 실시예에 따른 표시 장치(10)는 상술한 요철 패턴(750)을 포함하는 제2 절연층(700)을 포함하여 발광 소자(300)에서 방출된 광이 각 화소(PX) 또는 서브 화소(PXn)의 상부를 향해 출사되도록 광의 이동 경로를 제공할 수 있다. 이에 따라, 표시 장치(10)는 전면 발광 효율을 향상시킬 수 있다. 또한, 발광 소자(300)에서 방출된 광을 상부를 향해 반사시키기 위해 별도의 격벽 구조나 반사층을 형성하지 않음으로써, 표시 장치(10)의 제조 공정 상의 비용을 절감할 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다.
도 8은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 순서도이다. 도 9 내지 도 16은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치(10)의 제조 방법은 제1 전극(210) 및 제2 전극(220)이 배치된 대상 기판을 준비하고, 제1 전극(210)과 제2 전극(220) 사이에 발광 소자(300)를 배치하는 단계(S100) 및 발광 소자(300)와 이격되고, 제1 전극(210) 및 제2 전극(220)과 부분적으로 중첩하며, 상면의 적어도 일부 영역에 요철 패턴(750)이 형성된 적어도 하나의 절연 패턴(710, 720)을 형성하는 단계(S200)를 포함할 수 있다.
일 실시예에 따른 표시 장치(10)는 제1 전극(210)과 제2 전극(220)이 형성된 대상 기판 상에 발광 소자(300)를 배치한 뒤 요철 패턴(750)을 포함하는 절연 패턴(710, 720)을 형성하여 제조할 수 있다. 절연 패턴(710, 720)은 제1 전극(210) 및 제2 전극(220)과 전면적으로 중첩하도록 제2 절연물층(700')을 형성한 뒤, 제2 절연물층(700')의 적어도 일부 영역을 식각하거나 소정의 몰드(Mold)로 가압하는 공정을 수행하여 형성될 수 있다. 특히, 예시적인 실시예에서, 절연 패턴(710, 720)은 패터닝 공법, 나노 임프린트 공법 등과 같은 공정을 수행하여 발광 소자(300)와 이격됨과 동시에 요철 패턴(750)이 배치되도록 형성될 수 있다. 이하에서는 다른 도면들을 참조하여 표시 장치(10)의 제조 공정에 대하여 자세히 설명하기로 한다.
먼저, 도 9를 참조하면, 비아층(200) 상에 배치된 제1 전극(210) 및 제2 전극(220)을 준비하고, 제1 전극(210)과 제2 전극(220)을 전면적으로 덮도록 배치된 제1 절연물층(600')을 형성한다. 제1 전극(210)과 제2 전극(220)은 서로 이격되어 배치되며, 도 9의 제1 전극(210)과 제2 전극(220)은 실질적으로 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)인 것으로 이해될 수 있다. 이들의 구조에 대한 설명은 상술한 바와 동일하다.
도면에서 도시되지 않았으나, 비아층(200) 상에는 도 2에서 상술한 격벽(400)이 배치될 수 있다. 예시적인 실시예에서, 격벽(400)은 비아층(200) 상에 직접 배치될 수 있고, 경우에 따라서 제1 절연물층(600')과 동시에 형성될 수도 있다. 다만, 도 9를 포함하여 이하의 도면들에서는 격벽(400)은 생략하고 절연 패턴(710, 720)의 형성 단계에 대하여 자세히 설명하기로 한다.
제1 절연물층(600')은 후술하는 단계에서 패터닝되어 제1 절연층(600)을 형성할 수 있다. 제1 절연물층(600')은 비아층(200)과 제1 전극(210) 및 제2 전극(220)의 상면을 전면적으로 덮도록 배치되고, 후속 공정에서 제1 전극(210) 및 제2 전극(220)의 일부를 노출하는 패턴부(600P)가 형성된다. 예시적인 실시예에서, 제1 절연물층(600')은 무기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되지 않고 유기물 절연성 물질을 포함할 수도 있다.
다음으로, 도 10을 참조하면, 제1 절연물층(600') 상에서 제1 전극(210)과 제2 전극(220) 사이에 적어도 하나의 발광 소자(300)를 배치(S100)한다. 발광 소자(300)를 배치하는 단계는 발광 소자(300)를 포함하는 잉크를 분사하고, 전극(210, 220)에 전기 신호를 인가한다. 각 전극(210, 220)에 인가된 상기 전기 신호에 의해, 분사된 잉크 상에는 전계가 형성되고, 발광 소자(300)는 상기 전계에 의해 유전영동힘(Dielectrophoretic Force)을 받을 수 있다. 유전영동힘을 받은 발광 소자(300)는 전극(210, 220) 사이에서 일 방향으로 정렬되도록 배치될 수 있다.
다음으로, 도 11을 참조하면, 제1 절연물층(600')과 발광 소자(300)의 상면을 전면적으로 덮는 제2 절연물층(700')을 형성한다. 제2 절연물층(700')은 후속 공정에서 부분적으로 제거되어 절연 패턴(710, 720, 730)을 형성할 수 있다. 예시적인 실시예에서, 제2 절연물층(700')은 유기물 절연성 물질을 포함할 수 있다. 제2 절연물층(700')이 유기물 절연성 물질을 포함하는 경우, 후속 공정에서 요철 패턴(750)을 형성하기 위해, 미 경화된 상태로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
다음으로, 도 12 및 도 13을 참조하면, 제2 절연물층(700')의 일부를 가공하여 복수의 절연 패턴(710, 720, 730)을 형성(S200)한다. 절연 패턴은 요철 패턴(750)을 포함하는 제1 절연 패턴(710) 및 제2 절연 패턴(720)과, 발광 소자(300) 상에 배치되되, 발광 소자(300)의 적어도 일부 영역을 노출하는 제3 절연 패턴(730)을 포함할 수 있다. 제1 절연 패턴(710), 제2 절연 패턴(720) 및 제3 절연 패턴(730)의 구조 및 형상에 대한 설명은 상술한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
일 실시예에 따르면, 절연 패턴(710, 720, 730)을 형성하는 단계에서, 발광 소자(300)의 적어도 일부가 노출되고, 절연 패턴(710, 720, 730) 상의 적어도 일부 영역에는 복수의 요철 패턴(750)이 형성될 수 있다. 즉, 표시 장치(10)의 요철 패턴(750)이 형성되는 단계와 접촉 전극(260)과 접촉하는 발광 소자(300)의 양 측면이 노출되는 단계는 동일한 공정에서 형성될 수 있다. 예시적인 실시예에서, 상기 공정은 나노 임프린트 공법, 또는 패터닝 공법으로 수행될 수 있다. 이하에서는 상기 공정이 나노 임프린트 공법인 경우를 예시하여 설명하기로 한다.
도 12에 도시된 바와 같이, 일 면이 부분적으로 돌출된 몰드(MOLD)를 이용하여 제2 절연물층(700')의 상면을 가압하고, 이에 자외선(hv)을 조사하거나 열처리(H) 공정을 수행한다. 몰드(MOLD)는 제1 절연 패턴(710)과 제2 절연 패턴(720) 상에 배치되는 요철 패턴(750)의 역상의 구조를 갖는 제1 영역과, 발광 소자(300)의 양 측면이 노출되고 제3 절연 패턴(730)을 형성하도록 역상의 구조를 갖는 제2 영역을 포함할 수 있다. 미경화된 유기물 물질을 포함하는 제2 절연물층(700')은 몰드(MOLD)에 형성된 역상의 돌출 구조에 따라 요철 구조가 형성된다. 몰드(MOLD)의 제1 영역과 접촉하는 영역에는 요철 패턴(750)이 형성되고, 제2 영역과 접촉하는 영역에는 제3 절연 패턴(730)이 형성되며 발광 소자(300)의 양 측면이 노출될 수 있다.
도 13에 도시된 바와 같이, 몰드(MOLD)를 가압하고 자외선(hv) 조사 및 열처리(H) 공정을 수행한 뒤, 제2 절연물층(700')이 충분히 경화되면 몰드(MOLD)를 분리하여 제2 절연층(700)을 형성한다. 제2 절연층(700)은 제1 절연 패턴(710), 제2 절연 패턴(720) 및 제3 절연 패턴(730)을 포함할 수 있다. 발광 소자(300)의 노출된 양 측면은 제1 절연 패턴(710) 및 제2 절연 패턴(720)의 각 일 측면(710S, 720S)과 이격될 수 있다. 상기 이격된 영역에는 제1 절연물층(600')이 노출되고, 후속 공정에서 이를 식각하여 패턴부(600P)를 형성할 수 있다.
한편, 제2 절연층(700)을 형성하는 공정이 이에 제한되는 것은 아니다. 제2 절연층(700)을 형성하는 공정에서 몰드(MOLD)를 이용하여 요철 패턴(750)을 형성하지 않고, 패터닝 공정을 통해 요철 패턴(750)을 형성할 수도 있다.
도 14a, 도 14b 및 도 14c는 제2 절연층(700)을 형성하는 공정을 개략적으로 도시하고 있다. 제2 절연층(700)은 제3 절연층(730)과 요철 패턴(750)을 포함하여, 상부 면이 평탄하지 않고 단차가 형성될 수 있다. 특히, 미세한 크기와 간격을 갖는 요철 패턴(750)은 제2 절연물층(700')의 상면을 영역에 따라 다른 세기로 패터닝함으로써 형성될 수 있다. 일 예로, 제2 절연층(700)을 형성하는 공정은 하프톤 마스크(Halftone mask), 또는 슬릿 마스크(slit mask)를 이용한 패터닝 공정으로 수행될 수 있다.먼저, 도 14a에 도시된 바와 같이, 제2 절연물층(700')의 일부 영역을 패터닝하여 발광 소자(300)의 양 측면을 노출시키고, 제1 절연 패턴(710), 제2 절연 패턴(720) 및 제3 절연 패턴(730)을 형성할 수 있다. 이후, 제1 절연 패턴(710)과 제2 절연 패턴(720)의 상면을 부분적으로 패터닝하여 요철 패턴(750)을 형성한다. 여기서, 도 14b와 같이 하프톤 마스크(halftone mask, MASK1)를 이용하거나, 도 14c와 같이 슬릿 마스크(slit mask, MASK2)를 이용하여 요철 패턴(750)을 형성할 수 있다.
제1 절연 패턴(710)과 제2 절연 패턴(720)의 상면을 하프톤 마스크(MASK1) 또는 슬릿 마스크(MASK2)를 이용하여 노광하면, 마스크를 향해 전면적으로 광을 조사하더라도, 마스크의 형상에 따라 일부 영역의 광만이 마스크를 통과하기 때문에 제1 절연 패턴(710)과 제2 절연 패턴(720)의 상면에 미세한 크기와 간격을 갖는 요철 패턴(750)이 형성될 수 있다. 일 실시예에 따른 표시 장치(10)의 제조 방법은 하프톤 마스크(MASK1) 또는 슬릿 마스크(MASK2)의 형상을 설계하여 요철 패턴(750)이 형성된 제1 절연 패턴(710) 및 제2 절연 패턴(720)을 제조할 수 있다. 다만, 이에 제한되는 것은 아니다.
다음으로, 도 15 및 도 16에 도시된 바와 같이, 발광 소자(300)의 양 측면과 제1 절연 패턴(710) 및 제2 절연 패턴(720)이 이격되어 노출된 제1 절연물층(600')을 식각하여 패턴부(600P)를 형성한다. 제1 절연물층(600')은 패턴부(600P)를 기준으로 일부 영역이 서로 이격됨으로써 제1 절연층(600)을 형성할 수 있다.
다음으로, 도면에서 도시하지 않았으나 발광 소자(300)의 노출된 양 측면과 접촉하는 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 형성하고, 이들을 덮도록 배치되는 패시베이션층(800)을 형성함으로써 표시 장치(10)를 제조할 수 있다. 상기와 같은 공정을 통해 제조된 표시 장치(10)는 복수의 절연 패턴(710, 720, 730)을 포함하는 제2 절연층(700)을 형성하는 단계에서, 발광 소자(300)의 양 측면을 노출하는 공정과 제1 절연 패턴(710) 및 제2 절연 패턴(720) 상의 요철 패턴(750)을 형성하는 공정을 동시에 수행할 수 있다.
또한, 요철 패턴(750)을 포함하는 제1 절연 패턴(710) 및 제2 절연 패턴(720)을 형성함으로써, 발광 소자(300)에서 방출되는 광을 반사시키는 반사전극을 생략하여 표시 장치(10)의 공정 단계를 감소하여 제조 효율을 향상시킬 수 있다.
한편, 상술한 바와 같이, 표시 장치(10)의 요철 패턴(750)은 도 4에 도시된 형상에 제한되지 않는다. 요철 패턴(750)은 경우에 따라서 일 면이 절연 패턴으로부터 경사진 형상을 갖거나, 외면이 곡률진 형상을 가질 수도 있다.
도 17 내지 도 19는 다른 실시예에 따른 요철 패턴을 나타내는 단면도이다. 도 17 내지 도 19는 다른 실시예에 따른 도 4의 A 부분을 확대한 단면을 도시하고 있다.
도 17 내지 도 19를 참조하면, 일 실시예에 따른 요철 패턴(750)은 측면이 제2 절연층(700), 또는 제1 절연 패턴(710)의 상면으로부터 경사진 형상을 가질 수 있다. 도 17의 요철 패턴(750)은 양 측면이 소정의 경사각(Θg)을 갖고 기울어진 형상을 갖고, 도 18의 요철 패턴(750)은 일 측면이 경사지되, 타 측면은 제1 절연 패턴(710)의 상면에 수직하게 형성될 수 있다. 도 19의 요철 패턴(750)은 외면의 곡률진 형상을 갖고, 상부로 돌출된 형상을 가질 수 있다. 요철 패턴(750)의 형상에 따라, 제1 절연 패턴(710)으로 입사된 광은 다양한 입사각으로 요철 패턴(750)에 입사될 수 있으며, 요철 패턴(750)에서 반사되지 않고 외부로 출사되는 광의 비율을 증가시킬 수 있다.
또한, 도 18 및 도 19와 같이 요철 패턴(750)이 프리즘 형상을 갖거나 외면이 곡률진 형상을 갖는 마이크로 렌즈(Micro lens)의 형상을 갖는 경우, 입사되는 광을 산란시켜 전면 발광 효율을 더 향상시킬 수도 있다.
도 20 및 도 21은 다른 실시예에 따른 요철 패턴을 나타내는 평면도이다.
먼저, 도 20을 참조하면, 요철 패턴(750)은 제1 절연 패턴(710) 및 제2 절연 패턴(720) 상에서 일 방향으로 연장된 형상을 가질 수 있다. 요철 패턴(750)이 연장된 방향은 특별히 제한되지 않으며, 제1 절연 패턴(710)이 연장된 제2 방향(D2)과 다른 방향으로 연장될 수 있다. 일 예로, 도 20에 도시된 바와 같이 요철 패턴(750)은 제2 방향(D2)으로부터 기울어진 사선 방향으로 연장될 수 있다.
또한, 도 21을 참조하면, 요철 패턴(750)은 일 방향으로 연장되지 않고 하나의 단위체를 형성하며, 복수개의 요철 패턴(750)은 서로 이격되도록 형성될 수 있다. 즉, 요철 패턴(750)은 제1 절연 패턴(710) 또는 제2 절연 패턴(720) 상에서 하나의 격자형 패턴을 이룰 수 있다.
이와 같은 요철 패턴(750)의 다양한 구조는 표시 장치(10)의 제조 공정에서 요철 패턴(750)의 역상의 구조를 갖는 몰드(MOLD)를 이용함으로써 형성될 수 있다. 몰드(MOLD)의 역상의 구조가 일 방향으로 연장된 형상을 갖는 경우, 제1 절연 패턴(710) 및 제2 절연 패턴(720) 상에 형성되는 요철 패턴(750)도 일 방향으로 연장되고, 상기 역상의 구조가 격자형 패턴을 갖는 경우 요철 패턴(750)도 격자형으로 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
이하에서는 표시 장치(10)의 다른 실시예들에 대하여 설명하기로 한다.
도 22는 다른 실시예에 따른 표시 장치의 단면도이다.
도 22를 참조하면, 일 실시예에 따르면, 표시 장치(10_1)는 반사율이 높은 물질을 포함하는 전극(210_1, 220_1)을 포함할 수 있다. 즉, 표시 장치(10_1)의 각 전극(210_1, 220_1)은 입사되는 광을 반사시키는 반사 전극일 수 있다. 도 22의 표시 장치(10_1)는 각 전극(210_1, 220_1)을 이루는 물질이 상이한 것을 제외하고는 도 2의 표시 장치(10)와 동일하므로, 중복되는 설명은 생략하여 서술하기로 한다.
발광 소자(300)에서 방출된 광은 제1 절연 패턴(710) 및 제2 절연 패턴(720)의 다른 층과의 계면에서 반사되거나 굴절되며 이동할 수 있다. 상기 광 중 적어도 일부의 광은 제1 절연 패턴(710) 및 제2 절연 패턴(720)과 제1 절연층(600)의 계면에서 반사되지 않고 굴절되어 각 전극(210_1, 220_1)으로 입사될 수 있다.
일 실시예에 따른 표시 장치(10_1)는 반사율이 높은 재료로 이루어진 전극(210_1, 220_1)을 포함하여 전극(210_1, 220_1)으로 입사된 광을 반사시킬 수 있다. 일 예로, 각 전극(210_1, 220_1)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다. 표시 장치(10_1)는 반사율이 높은 재료로 이루어진 전극(210_1, 220_1)을 포함하여 각 화소(PX) 또는 서브 화소(PXn)별 광 손실을 감소시키고, 전면 발광 효율을 향상시킬 수 있다.
도 23 및 도 24는 다른 실시예에 따른 표시 장치의 단면도이다.
도 23을 참조하면, 일 실시예에 따른 표시 장치(10_2)는 제1 절연층(600_2)과 격벽(400_2)은 동일한 공정에서 형성될 수 있다. 즉, 제1 절연층(600_2)과 격벽(400_2)은 하나의 층으로 일체화될 수 있다. 도 23의 표시 장치(10_2)는 제1 절연층(600_2)과 격벽(400_2)이 일체화된 것을 제외하고는 도 2의 표시 장치(10)와 동일하므로, 중복되는 설명은 생략하여 서술하기로 한다.
제1 절연층(600_2)을 형성하는 단계는 무기물 또는 유기물 절연성 물질을 패터닝하여 형성하거나, 나노 임프린트 법을 이용하여 형성할 수 있다. 특히, 일 예로 나노 임프린트 법을 이용하여 제1 절연층(600_2)을 형성하는 경우, 전극(210, 220)이 형성된 기판 상에 서로 다른 단차를 갖는 제1 절연층(600_2)을 형성할 수 있다. 다만, 이에 제한되지 않고, 제1 절연층(600_2)은 슬릿 마스크, 또는 하프톤 마스크를 이용하여 서로 다른 단차를 갖도록 형성되고, 이와 동시에 격벽(400_2)을 형성할 수 있다. 이에 따라 별도의 격벽(400)을 형성하는 공정이 생략되어 표시 장치(10_2)의 제조 공정상 이점이 있다.
도 24를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 제2 절연층(700)이 생략되고, 제1 절연층(600_3)은 복수의 절연 패턴(610_3, 620_3, 630_3)을 포함할 수 있다. 제1 절연층(600_3)은 도 2의 제1 절연층(600)과 달리 복수의 절연 패턴(610_3, 620_3, 630_3)이 서로 다른 단차를 갖고 형성될 수 있다. 상술한 바와 같이 제1 절연층(600_3)은 나노 임프린트 공법으로 형성될 수 있고, 예시적인 실시예에 따르면 제1 절연층(600_3)을 형성하는 공정에서 일부 절연 패턴(610_3, 620_3, 630_3)은 다른 절연 패턴(610_3, 620_3, 630_3)에 비해 낮은 두께를 형성될 수 있다.
예시적인 실시예에서 제1 및 제5 절연 패턴(610_3, 620_3)은 패턴부(600P_3)를 기준으로 제6 절연 패턴(630_3)과 이격될 수 있다. 패턴부(600P_3)에는 접촉 전극(261, 262)이 배치되고, 접촉 전극(261, 262)은 각 전극 가지부(210B, 220B)와 접촉할 수 있다. 도 22의 표시 장치(10_3)는 제2 절연층(700)이 생략되므로, 제1 및 제2 접촉 전극(261, 262)은 제3 절연 패턴(730)이 아닌 발광 소자(300)의 상부에서 이격될 수 있다.
또한, 도 24의 표시 장치(10_3)는 제1 절연층(600_3)이 격벽(400_3)과 하나의 공정에서 형성됨으로써, 격벽(400_3)은 제1 절연층(600_3)의 일부 절연 패턴과 일체화될 수 있다. 제1 절연층(600_3)과 일체화된 격벽(400_3)에 대한 설명은 도 23을 참조하여 상술한 바와 동일하다.
제1 절연층(600_3)은 제4 절연 패턴(610_3), 제5 절연 패턴(620_3) 및 제6 절연 패턴(630_3)을 포함할 수 있다. 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)은 각 전극 가지부(210B, 220B) 상에서 적어도 일부와 중첩하도록 배치된다. 제6 절연 패턴(630_3)은 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3) 사이에 배치되고, 각 전극 가지부(210B, 220B)의 일 단부를 덮도록 배치된다. 예시적인 실시예에서, 제6 절연 패턴(630_3)은 일 방향으로 측정된 두께가 제4 절연 패턴(610_3) 및 제5 절연 패턴(620_3)보다 작을 수 있다. 즉, 각 절연 패턴(610_3, 620_3, 630_3)은 비아층(200)을 기준으로 서로 다른 높이로 형성되어 단차를 가질 수 있다. 다른 절연 패턴에 비해 낮은 두께를 갖는 제6 절연 패턴(630_3) 상에는 발광 소자(300)가 배치될 수 있다. 도 24의 제6 절연 패턴(630_3)은 도 2의 제1 절연층(600) 중 각 전극 가지부(210B, 220B) 사이에 배치되고 패턴부(600P)를 중심으로 이격된 영역과 대응될 수 있다.
일 실시예에서, 제4 절연 패턴(610_3) 및 제5 절연 패턴(620_3)은 상면의 적어도 일부 영역이 돌출된 요철 패턴(650_3)을 포함할 수 있다. 도 24의 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)은 도 2의 제1 절연 패턴(710) 및 제2 절연 패턴(720)에 대응될 수 있다.
예시적인 실시예에서, 제4 절연 패턴(610_3)은 도 2의 제1 절연 패턴(710)과 같이 양 측면이 제1 전극 가지부(210B)의 양 측부로부터 내측으로 이격되도록 형성될 수 있다. 제4 절연 패턴(610_3)의 일 방향으로 측정된 폭은 제1 전극 가지부(210B)의 폭보다 좁을 수 있다. 제4 절연 패턴(610_3)은 패턴부(600P_3)를 중심으로 제6 절연 패턴(630_3)과 이격되고, 적어도 일 측면이 발광 소자(300)와 이격될 수 있다.
제5 절연 패턴(620_3)은 도 2의 제2 절연 패턴(720)과 같이 일 측면이 제2 전극 가지부(210B)의 일 측부로부터 내측으로 이격되도록 형성될 수 있다. 다만, 제5 절연 패턴(620_3) 의 타 측면은 격벽(400_3)과 일체화되어 형성될 수 있다. 도 2의 제2 절연 패턴(720)과 달리, 제5 절연 패턴(620_3)은 격벽(400_3)과 이격되지 않고, 서로 하나의 층으로 형성될 수 있다.
복수의 요철 패턴(650_3)은 제4 절연 패턴(610_3) 및 제5 절연 패턴(620_3)의 상면 중 적어도 일부 영역에 형성될 수 있다. 요철 패턴(650_3)은 각 전극 가지부(210B, 220B)와 중첩하는 영역에 형성될 수 있다. 다만, 이에 제한되지 않으며, 특히 제5 절연 패턴(620_3) 상에 형성된 요철 패턴(650_3)은 격벽(400_3)이 형성된 영역까지 연장되어 형성될 수도 있다. 도 2와 달리, 도 24의 표시 장치(10_3)는 발광 소자(300)에서 방출되는 광이 제4 절연 패턴(610_3) 및 제5 절연 패턴(620_3)으로 입사되도록, 일 실시예에 따른 제1 절연층(600_3)의 일부 절연 패턴은 단면상 발광 소자(300)보다 상부에 위치하는 요철 패턴(650_3)을 포함할 수 있다.
도 24의 표시 장치(10_3)는 발광 소자(300)에서 방출된 광의 이동 경로를 제공하는 요철 패턴(650_3)을 포함하고, 제2 절연층(700)을 생략함으로써 표시 장치(10_3)의 제조 공정상 이점이 있다.
도 25 내지 도 27은 도 24의 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 24의 표시 장치(10_3)는 제2 절연층(700)이 생략되고, 제1 절연층(600_3)이 복수의 절연 패턴(610_3, 620_3, 630_3)을 포함한다. 표시 장치(10_3)의 제조 공정은 제2 절연층(700)을 형성하는 단계가 생략되고, 전극(210, 220) 상에 제1 절연층(600_3)을 형성하는 단계와 발광 소자(300)를 배치하는 단계를 포함할 수 있다.
도 25를 참조하면, 비아층(200) 상에 제1 전극(210) 및 제2 전극(220)을 형성하고, 이들을 전면적으로 덮는 제1 절연물층(600'_3)을 형성한다. 도 25의 제1 절연물층(600'_3)은 도 9의 제1 절연물층(600')과 달리 비교적 큰 두께를 가질 수 있다. 도 25의 제1 절연물층(600'_3)은 후속 공정에서 일부 영역이 패터닝되어 발광 소자(300)가 배치되는 공간이 형성될 수 있다.
다음으로, 도 26을 참조하면, 제1 절연물층(600'_3)의 적어도 일부 영역을 패터닝하여 요철 패턴(650_3)을 포함하는 제4 절연 패턴(610_3) 및 제5 절연 패턴(620_3)을 형성한다. 제1 절연물층(600'_3)은 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)이 서로 이격되어 대향하도록 일부 영역이 함몰된 형상을 가질 수 있다. 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)은 서로 이격되어 대향하는 일 측면(610S_3, 620S_3)을 포함한다. 제4 절연 패턴(610_3)의 일 측면(610S_3)과 제5 절연 패턴(620_3)의 일 측면(620S_3)은 요철 패턴(650_3)이 형성된 상면으로부터 경사지게 형성될 수 있다. 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)의 이격된 영역은 제1 전극(210)과 제2 전극(220)이 이격된 영역과 중첩하고, 상기 이격된 영역에는 후속 공정에서 발광 소자(300)가 배치될 수 있다.
다음으로 도 27을 참조하면, 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)의 이격된 영역에 적어도 하나의 발광 소자(300)를 배치하고, 제1 절연물층(600'_3)의 적어도 일부 영역을 식각하여 제1 전극(210) 및 제2 전극(220)을 부분적으로 노출하는 패턴부(600P_3)를 형성한다. 패턴부(600P_3)는 제1 절연물층(600'_3) 상에 배치된 발광 소자(300)의 양 측면을 따라 형성될 수 있고, 패턴부(600P_3) 사이에는 제6 절연 패턴(630_3)이 형성될 수 있다. 제4 절연 패턴(610_3)과 제5 절연 패턴(620_3)은 패턴부(600P_3)에 의해 분리되고, 제6 절연 패턴(630_3)과 이격될 수 있다.
다음으로, 도면에 도시하지 않았으나, 패턴부(600P_3)에 배치되는 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 형성하고, 이들을 덮는 패시베이션층(800)을 형성하여 도 24의 표시 장치(10_3)를 제조할 수 있다.
도 28은 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 29 및 도 30은 또 다른 실시예에 따른 절연 패턴에 형성된 패턴홀을 나타내는 평면도이다.
도 28을 참조하면, 일 실시예에 따른 표시 장치(10_4)는 제1 및 제2 절연 패턴(710_4, 720_4)의 적어도 일부 영역이 함몰된 적어도 하나의 패턴홀(710h, 720h)을 포함할 수 있다. 도 26의 표시 장치(10_4)는 제1 및 제2 절연 패턴(710_4, 720_4)이 패턴홀(710h, 720h)을 더 포함하는 것을 제외하고는 도 4의 표시 장치(10)와 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
일 실시예에 따르면, 발광 소자(300)에서 방출된 광이 입사되는 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)은 적어도 하나의 패턴홀(710h, 720h)을 포함할 수 있다. 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)으로 입사된 상기 광은 각 절연 패턴과 다른 층과의 계면에서 반사되다가 요철 패턴(750_4)을 통해 출사될 수 있다. 다만, 경우에 따라서 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4) 내에서 진행하는 일부 광들은 요철 패턴(750_4)을 통해 출사되지 못하고 절연 패턴 내에서 지속적으로 반사되어 진행할 수도 있다.
특히, 도면에 도시되지 않았으나, 격벽(400)이 제2 절연층(700)과 일체화되어 형성되는 경우, 제2 절연 패턴(720_4)으로 입사된 광의 일부는 격벽(400)이 위치하는 영역까지 진행하여 외부로 출사되지 않을 수도 있다. 일 실시예에 따른 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)은 입사되는 광의 광 손실을 최소화하기 위해 적어도 하나의 패턴홀(710h, 720h)을 포함하여 절연 패턴 내에서 진행하는 광의 경로를 변화시킬 수 있다. 패턴홀(710h, 720h)은 제1 절연 패턴(710_4)에 형성된 제1 패턴홀(710h)과 제2 절연 패턴(720_4)에 형성된 제2 패턴홀(720h)을 포함할 수 있다. 도면에 도시된 바와 같이, 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)에서 이동하는 광 중 일부는 패턴홀(710h, 720h)에 의해 반사되고, 이동 경로가 바뀌어 요철 패턴(750_4)을 통해 출사될 수 있다.
패턴홀(710h, 720h)은 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)의 상면 중 적어도 일부 영역을 식각하여 형성될 수 있다. 패턴홀(710h, 720h)의 깊이는 특별히 제한되지 않으나, 제1 절연층(600)이 노출되지 않도록 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)의 두께보다 작을 수 있다.
제1 절연 패턴(710_4)은 양 측면이 발광 소자(300)와 이격되어 대향할 수 있고, 제1 패턴홀(710h)은 제1 절연 패턴(710_4)의 중심부에 위치할 수 있다. 반면에 제2 절연 패턴(720_4)은 일 측면은 발광 소자(300)와 대향하고, 타 측면은 격벽(400)과 대향하므로, 제2 패턴홀(720h)은 제2 절연 패턴(720_4) 상에서 격벽(400)과 인접하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 패턴홀(710h, 720h)은 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4) 상에 복수개 형성되어 서로 이격될 수 있다.
도 29를 참조하면, 일 실시예에서, 각 패턴홀(710h, 720h)은 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)상에서 일 방향으로 연장된 형상을 가질 수 있다. 요철 패턴(750)과 같이, 패턴홀(710h, 720h)은 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4)이 연장된 일 방향(제2 방향(D2))을 따라 연장되어 형성될 수 있다.
또한, 이에 제한되지 않고 패턴홀(710h, 720h)은 더 많은 수로 배치되어 각각 하나의 단위 패턴홀(710h, 720h)을 형성할 수 있다. 도 30을 참조하면, 복수의 패턴홀(710h, 720h)은 제1 절연 패턴(710_4) 및 제2 절연 패턴(720_4) 상에서 이격되어 배치되어 격자형 패턴을 형성할 수도 있다.
도 31은 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 31을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 발광 소자(300)가 요철 패턴(750_5)보다 상부에 위치할 수 있다. 즉, 표시 장치(10_5)는 단면상 비아층(200)으로부터 발광 소자(300)가 위치한 영역까지 측정된 높이가 비아층(200)으로부터 요철 패턴(750_5)이 형성된 영역까지 측정된 높이보다 높을 수 있다. 요철 패턴(750_5)의 적어도 일부 영역은 비아층(200)의 상면과 평행하고 발광 소자(300)의 양 단부를 가로지르는 기준 평면보다 하부에 위치할 수 있다.
일 실시예에 따른 표시 장치(10)는 발광 소자(300)에서 방출된 광이 각 서브 화소(PXn)의 상부방향으로 진행하도록 요철 패턴(750)을 포함할 수 있다. 상술한 표시 장치(10)들은 발광 소자(300)에서 방출된 광이 제1 절연층(600) 또는 제2 절연층(700)으로 입사되어 광이 진행하다가 요철 패턴(650, 750)을 통해 외부로 출사될 수 있다. 반면에, 도 31의 표시 장치(10_5)는 발광 소자(300)에서 방출된 광이 제1 절연층(600) 또는 제2 절연층(700)으로 입사되지 않고, 직접 요철 패턴(750_5)을 향하여 진행하여 반사됨으로써 각 서브 화소(PXn)의 상부 방향으로 출사될 수 있다.
일 실시예에 따른 표시 장치(10_5)의 요철 패턴(750_5)은 발광 소자(300)에서 방출된 광이 반사될 수 있도록, 제1 절연 패턴(710_5) 및 제2 절연 패턴(720_5) 상에서 적어도 일 측면이 경사진 형상을 가질 수 있다. 요철 패턴(750_5)의 경사진 측면은 비아층(200)의 상면과 평행한 면으로부터 소정의 각도를 갖고 기울어진 형상을 가질 수 있다. 발광 소자(300)에서 방출되어 비아층(200)의 상면과 평행하게 진행하는 광은 요철 패턴(750_5)의 경사진 측면에서 상부방향으로 반사될 수 있다. 도 31의 표시 장치(10_5)는 다른 표시 장치(10)에 비해 절연 패턴으로 광이 입사되지 않음으로써 광 손실을 감소시킬 수 있다.
한편, 발광 소자(300)의 구조는 도 3에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 32는 다른 실시예에 따른 발광 소자의 개략도이다.
도 32를 참조하면, 발광 소자(300')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 32의 발광 소자(300')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 3의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 도전형 반도체(310')는 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 32의 제1 도전형 반도체(310')는 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 원뿔형의 단부가 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330')은 제1 도전형 반도체(310')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330')은 제1 도전형 반도체(310')의 상단부 및 하단부 상에는 형성되지 않는다. 즉, 활성층(330')은 제1 도전형 반도체(310')의 평행한 측면에만 접촉할 수 있다.
제2 도전형 반도체(320')는 활성층(330')의 외면과 제1 도전형 반도체(310')의 상단부를 둘러싸도록 배치된다. 제2 도전형 반도체(320')는 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 도전형 반도체(320')는 활성층(330')의 평행한 측면과 제1 도전형 반도체(310')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 도전형 반도체(320')는 제1 도전형 반도체(310')의 하단부에는 형성되지 않는다.
전극 물질층(370')은 제2 도전형 반도체(320')의 외면을 둘러싸도록 배치된다. 즉, 전극 물질층(370')의 형상은 실질적으로 제2 도전형 반도체(320')와 동일할 수 있다. 즉, 전극 물질층(370')은 제2 도전형 반도체(320')의 외면에 전면적으로 접촉할 수 있다.
절연막(380')은 전극 물질층(370') 및 제1 도전형 반도체(310')의 외면을 둘러싸도록 배치될 수 있다. 절연막(380')은 전극 물질층(370')을 포함하여, 제1 도전형 반도체(310')의 하단부 및 활성층(330')과 제2 도전형 반도체(320')의 노출된 하단부와 직접 접촉할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자
400: 격벽
600: 제1 절연층 700: 제2 절연층 800: 패시베이션층
710: 제1 절연 패턴 610: 제4 절연 패턴
720: 제2 절연 패턴 620: 제5 절연 패턴
730: 제3 절연 패턴 630: 제6 절연 패턴
650, 750: 요철 패턴

Claims (29)

  1. 제1 전극 및 상기 제1 전극과 이격되어 대향하도록 배치된 제2 전극;
    상기 제1 전극과 적어도 일부 영역이 중첩하도록 배치되고, 제1 측면이 상기 제1 전극의 제1 단부와 이격된 제1 절연 패턴;
    상기 제2 전극과 적어도 일부 영역이 중첩하도록 배치되고, 상기 제1 측면과 대향하는 제2 측면이 상기 제1 단부와 대향하는 상기 제2 전극의 제2 단부와 이격된 제2 절연 패턴;
    상기 제1 절연 패턴 및 상기 제2 절연 패턴 상에 배치된 적어도 하나의 요철 패턴; 및
    상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 배치되고, 양 단부가 각각 상기 제1 전극과 상기 제2 전극에 전기적으로 연결된 적어도 하나의 발광 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 절연 패턴과 상기 제2 절연 패턴이 이격된 간격은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 요철 패턴은 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 돌출된 형상을 갖고 서로 이격되어 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 요철 패턴은 외면 중 적어도 일 면이 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면으로부터 경사진 형상을 갖는 표시 장치.
  5. 제4 항에 있어서,
    상기 요철 패턴의 적어도 일부 영역은 상기 제1 전극과 평행하고 상기 발광 소자의 양 단부를 가로지르는 기준 평면보다 하부에 위치하는 표시 장치.
  6. 제3 항에 있어서,
    상기 요철 패턴은 외면이 곡률진 형상을 갖는 표시 장치.
  7. 제3 항에 있어서,
    상기 제1 절연 패턴은 상기 제1 측면과 이격되어 배치되고 상기 제1 절연 패턴의 상면 중 적어도 일부 영역이 함몰된 제1 패턴홀을 포함하고,
    상기 제2 절연 패턴은 상기 제2 측면과 이격되어 배치되고 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 함몰된 제2 패턴홀을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 요철 패턴은 상기 제1 패턴홀과 상기 제1 측면 사이 및 상기 제2 패턴홀과 상기 제2 측면 사이에 배치된 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 절연 패턴과 상기 제1 전극 사이에 배치된 제4 절연 패턴;
    상기 제2 절연 패턴과 상기 제2 전극 사이에 배치된 제5 절연 패턴;
    상기 제4 절연 패턴 및 상기 제5 절연 패턴 사이에 배치되고, 상기 제1 전극의 상기 제1 단부와 상기 제2 전극의 상기 제2 단부를 부분적으로 덮는 제6 절연 패턴을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 발광 소자는 상기 제6 절연 패턴 상에 배치된 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 절연 패턴과 상기 제6 절연 패턴 사이에 배치되고, 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극; 및
    상기 제5 절연 패턴과 상기 제6 절연 패턴 사이에 배치되고 상기 발광 소자의 타 단부에 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 배치되고, 상기 발광 소자의 상면 중 적어도 일부 영역에 배치된 제3 절연 패턴을 더 포함하는 표시 장치.
  13. 제9 항에 있어서,
    상기 제1 전극의 제1 단부와 대향하는 제3 단부로부터 이격되어 배치된 격벽을 더 포함하고,
    상기 제1 절연 패턴은 상기 격벽과 이격되고, 상기 제4 절연 패턴은 상기 격벽과 접촉하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 절연 패턴의 상기 제1 측면과 대향하는 제3 측면은 상기 격벽과 상기 제3 단부 사이에 위치하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 절연 패턴과 상기 격벽이 이격된 간격은 상기 제1 절연 패턴과 상기 제2 절연 패턴이 이격된 간격보다 좁은 표시 장치.
  16. 제13 항에 있어서,
    상기 격벽은 상기 제4 절연 패턴과 일체화되어 형성된 표시 장치.
  17. 제1 방향으로 연장된 제1 전극 및 상기 제1 방향으로 연장되되 상기 제1 전극과 이격되어 대향하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 발광 소자;
    상기 제1 방향으로 연장되고 상기 제1 전극과 부분적으로 중첩하도록 배치된 제1 절연 패턴;
    상기 제1 방향으로 연장되고 상기 제1 절연 패턴과 이격되어 상기 제2 전극과 중첩하도록 배치된 제2 절연 패턴; 및
    상기 제1 절연 패턴 및 상기 제2 절연 패턴 상에 배치된 적어도 하나의 요철 패턴을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 절연 패턴과 상기 제2 절연 패턴 사이에 이격된 간격은 상기 제1 전극과 상기 제2 전극 사이에 이격된 간격보다 큰 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 절연 패턴의 제1 측부는 상기 제1 전극의 일 단부로부터 내측으로 함몰되되, 상기 제1 측부와 대향하는 제2 측단부는 상기 제1 전극의 타 단부로부터 돌출된 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 절연 패턴의 양 측부는 상기 제2 전극의 양 단부로부터 내측으로 함몰된 표시 장치.
  21. 제19 항에 있어서,
    적어도 하나의 상기 요철 패턴은 일 방향으로 연장되고 상기 일 방향과 다른 타 방향으로 서로 이격되어 배치된 표시 장치.
  22. 제21 항에 있어서,
    상기 제1 절연 패턴은 적어도 일부 영역이 상기 제1 전극을 향해 함몰된 제1 패턴홀을 포함하고,
    상기 제2 절연 패턴은 적어도 일부 영역이 상기 제2 전극을 향해 함몰된 제2 패턴홀을 포함하며,
    상기 제1 패턴홀 및 상기 제2 패턴홀은 상기 제1 방향으로 연장된 표시 장치.
  23. 제22 항에 있어서,
    상기 제1 절연 패턴 상에 배치된 상기 요철 패턴은 상기 제1 측부와 상기 제1 패턴홀 사이에 배치되고,
    상기 제2 절연 패턴 상에 배치된 상기 요철 패턴은 상기 제2 절연 패턴의 양 측부와 상기 제2 패턴홀 사이에 배치된 표시 장치.
  24. 제1 전극 및 상기 제1 전극과 이격된 제2 전극이 배치된 기판을 준비하고, 상기 제1 전극과 상기 제2 전극 사이에 적어도 하나의 발광 소자를 배치하는 단계; 및
    상기 발광 소자와 이격되고 상기 제1 전극 및 상기 제2 전극과 부분적으로 중첩하며 상면의 적어도 일부 영역이 돌출된 요철 패턴을 포함하는 적어도 하나의 절연 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  25. 제24 항에 있어서,
    상기 절연 패턴은 상기 제1 전극과 적어도 일부가 중첩하는 제1 절연 패턴 및 상기 제1 절연 패턴과 이격되고 상기 제2 전극과 적어도 일부가 중첩하는 제2 절연 패턴을 포함하고,
    상기 제1 절연 패턴 및 상기 제2 절연 패턴은 상기 발광 소자와 이격되도록 배치되는 표시 장치의 제조 방법.
  26. 제25 항에 있어서,
    상기 요철 패턴은 상기 제1 절연 패턴 및 상기 제2 절연 패턴의 상면 중 적어도 일부 영역이 돌출된 형상을 갖고 서로 이격되어 배치된 표시 장치의 제조 방법.
  27. 제26 항에 있어서,
    상기 절연 패턴을 형성하는 단계는,
    상기 제1 전극, 상기 제2 전극 및 상기 발광 소자를 전면적으로 덮는 절연물층을 형성하는 단계; 및
    상기 발광 소자의 양 단부를 노출시키고 상기 요철 패턴이 형성된 상기 제1 절연 패턴과 상기 제2 절연 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  28. 제27 항에 있어서,
    상기 절연 패턴을 형성하는 단계는 나노 임프린트 공법으로 수행되는 표시 장치의 제조 방법.
  29. 제27 항에 있어서,
    상기 제1 전극 및 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 및 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020190035948A 2019-03-28 2019-03-28 표시 장치 및 이의 제조 방법 KR102662697B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190035948A KR102662697B1 (ko) 2019-03-28 표시 장치 및 이의 제조 방법
EP20778709.4A EP3951880A4 (en) 2019-03-28 2020-02-05 DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
US17/441,988 US20220223575A1 (en) 2019-03-28 2020-02-05 Display device and manufacturing method therefor
PCT/KR2020/001658 WO2020197080A1 (ko) 2019-03-28 2020-02-05 표시 장치 및 이의 제조 방법
CN202080024382.5A CN113646893A (zh) 2019-03-28 2020-02-05 显示装置及用于制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190035948A KR102662697B1 (ko) 2019-03-28 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200115868A true KR20200115868A (ko) 2020-10-08
KR102662697B1 KR102662697B1 (ko) 2024-05-02

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277215A1 (ko) * 2021-06-30 2023-01-05 엘지전자 주식회사 디스플레이 장치
EP4207278A1 (en) * 2021-12-29 2023-07-05 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277215A1 (ko) * 2021-06-30 2023-01-05 엘지전자 주식회사 디스플레이 장치
EP4207278A1 (en) * 2021-12-29 2023-07-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
EP3951880A1 (en) 2022-02-09
WO2020197080A1 (ko) 2020-10-01
CN113646893A (zh) 2021-11-12
US20220223575A1 (en) 2022-07-14
EP3951880A4 (en) 2022-12-28

Similar Documents

Publication Publication Date Title
KR102661100B1 (ko) 표시 장치
KR102607698B1 (ko) 표시 장치
KR102608419B1 (ko) 표시장치 및 표시장치의 제조방법
KR102486391B1 (ko) 고해상도 디스플레이 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
EP3951880A1 (en) Display device and manufacturing method therefor
CN110896122A (zh) 显示装置
KR20200088949A (ko) 표시 장치 및 이의 제조 방법
EP3913695A1 (en) Light emitting element and display device comprising same
KR20200138479A (ko) 표시 장치
KR20210065239A (ko) 표시 장치
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US11916178B2 (en) Display device
US20220093828A1 (en) Display device
KR20210025144A (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
TW202245291A (zh) 發光元件、包含發光元件之發光單元以及顯示裝置
US11978728B2 (en) Display device
KR102662697B1 (ko) 표시 장치 및 이의 제조 방법
US20220069178A1 (en) Display device and method for manufacturing same
KR102666614B1 (ko) 표시 장치
KR20210008206A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
KR102666627B1 (ko) 표시 장치
KR102651789B1 (ko) 발광 소자 구조물 및 이의 제조방법
KR20210022800A (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant