KR20200115558A - 초음파 온 칩을 패키징하기 위한 방법들 및 장치들 - Google Patents

초음파 온 칩을 패키징하기 위한 방법들 및 장치들 Download PDF

Info

Publication number
KR20200115558A
KR20200115558A KR1020207024309A KR20207024309A KR20200115558A KR 20200115558 A KR20200115558 A KR 20200115558A KR 1020207024309 A KR1020207024309 A KR 1020207024309A KR 20207024309 A KR20207024309 A KR 20207024309A KR 20200115558 A KR20200115558 A KR 20200115558A
Authority
KR
South Korea
Prior art keywords
chip
ultrasonic
interposer
vias
ultrasound
Prior art date
Application number
KR1020207024309A
Other languages
English (en)
Inventor
키스 지 파이프
지안웨이 류
앤드류 베츠
Original Assignee
버터플라이 네트워크, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버터플라이 네트워크, 인크. filed Critical 버터플라이 네트워크, 인크.
Publication of KR20200115558A publication Critical patent/KR20200115558A/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/54—Control of the diagnostic device
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/54—Control of the diagnostic device
    • A61B8/546—Control of the diagnostic device involving monitoring or regulation of device temperature
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/56—Details of data transmission or power supply
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • H01L27/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/16—Details of sensor housings or probes; Details of structural supports for sensors
    • A61B2562/166—Details of sensor housings or probes; Details of structural supports for sensors the sensor is mounted on a specially adapted printed circuit board
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B2562/00—Details of sensors; Constructional details of sensor housings or probes; Accessories for sensors
    • A61B2562/22—Arrangements of medical sensors with cables or leads; Connectors or couplings specifically adapted for medical sensors
    • A61B2562/225—Connectors or couplings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/70—Specific application
    • B06B2201/76—Medical, dental
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/0672—Imaging by acoustic tomography
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Gynecology & Obstetrics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Acoustics & Sound (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 명세서에 설명된 개시내용의 양태들은 초음파 온 칩을 패키징하는 것에 관한 것이다. 일부 실시예들에서, 장치는 스루 실리콘 비아(TSV)들을 갖는 초음파 온 칩, 및 초음파 온 칩에 결합되고 비아들을 포함하는 인터포저를 포함하고, 여기서, 초음파 온 칩에서의 TSV들이 인터포저에서의 비아들에 전기적으로 접속되도록, 초음파 온 칩이 인터포저에 결합된다. 일부 실시예들에서, 장치는 본드 패드들을 갖는 초음파 온 칩, 본드 패드들을 갖고 초음파 온 칩에 결합되는 인터포저, 및 초음파 온 칩 상의 본드 패드들로부터 인터포저 상의 본드 패드들로 연장되는 와이어본드들을 포함한다.

Description

초음파 온 칩을 패키징하기 위한 방법들 및 장치들
관련 출원들에 대한 상호 참조
본 출원은 대리인 문서 번호 B1348.70073US00 하에서 2018년 1월 30일자로 출원된, "METHODS AND APPARATUSES FOR PACKAGING AN ULTRASOUND-ON-A-CHIP"이라는 명칭의 미국 가특허 출원 제62/623,948호의 35 U.S.C. §119(e) 하에서의 이점을 주장하며, 그러한 가특허 출원의 전체 내용은 본 명세서에 참조로 포함된다.
일반적으로, 본 명세서에 설명된 기술의 양태들은 초음파 시스템들에 관한 것이다. 일부 양태들은 초음파 온 칩(ultrasound-on-a-chip)을 패키징하는 것에 관한 것이다.
초음파 디바이스들은 사람들에게 들리는 것들에 대해 더 높은 주파수들을 갖는 음파들(sound waves)을 이용하여, 진단 촬영(diagnostic imaging) 및/또는 치료를 수행하는데 이용될 수 있다. 초음파 촬영은, 예를 들어, 질병의 원인을 찾거나 임의의 병리(pathology)를 배제하기 위해, 내부 연조직 신체 구조들(internal soft tissue body structures)을 보는데 이용될 수 있다. 초음파의 펄스들이 (예를 들어, 초음파 촬영 디바이스를 이용하여) 조직 내로 송신될 때, 음파들은 조직으로부터 반사되고, 상이한 조직들은 다양한 정도의 사운드를 반사한다. 그 다음, 이러한 반사된 음파들은 초음파 이미지로서 오퍼레이터에게 기록 및 디스플레이될 수 있다. 사운드 신호의 강도(진폭), 및 파(wave)가 신체를 통과하는데 걸리는 시간은 초음파 이미지를 생성하는데 이용되는 정보를 제공한다. 실시간 이미지들을 포함하는 많은 상이한 타입들의 이미지들이, 초음파 디바이스들을 이용하여 형성될 수 있다. 예를 들어, 조직의 2차원 단면들, 혈류, 시간에 따른 조직의 움직임, 혈액의 위치, 특정 분자들의 존재, 조직의 강성(stiffness), 또는 3차원 영역의 해부학적 구조(anatomy)를 보여주는 이미지들이 생성될 수 있다.
일 양태에 따르면, 장치는 스루 실리콘 비아(through-silicon via)(TSV)들을 포함하는 초음파 온 칩, 및 초음파 온 칩에 결합되고 비아들을 포함하는 인터포저(interposer)를 포함하고, 여기서, 초음파 온 칩에서의 TSV들이 인터포저에서의 비아들에 전기적으로 접속되도록, 초음파 온 칩이 인터포저에 결합된다.
일부 실시예에서, 초음파 온 칩의 두께는 약 200 마이크로미터 내지 약 300 마이크로미터이다. 일부 실시예들에서, 인터포저는 히트 싱크 부분(heat sink portion)을 포함한다. 일부 실시예들에서, 히트 싱크 부분은 세라믹 재료를 포함한다. 일부 실시예들에서, 세라믹 재료는 알루미늄 질화물(aluminum nitride)이다. 일부 실시예들에서, 인터포저는 비아들을 포함하는 전기적 접속 부분(electrical connectivity portion)을 더 포함한다. 일부 실시예들에서, 전기적 접속 부분은 유기(organic), 유리, 및/또는 실리콘 재료를 포함한다. 일부 실시예들에서, 인터포저는 인터포저의 면으로부터 초음파 온 칩을 향해 돌출하는 구리 패턴들을 포함한다. 일부 실시예들에서, 초음파 온 칩 및 인터포저는 표면 실장 기술(surface-mount technology)(SMT) 프로세스를 이용하여 함께 결합된다. 일부 실시예들에서, 언더필(underfill)이 초음파 온 칩과 인터포저 사이의 계면(interface)의 실질적으로 전부를 따라 배치된다. 일부 실시예들에서, 접착제가 초음파 온 칩과 인터포저 사이의 계면의 일부를 따라 배치된다. 일부 실시예들에서, 초음파 온 칩과 인터포저 사이의 계면의 일부를 따라 빈 공간이 존재한다. 일부 실시예들에서, 초음파 온 칩의 상부 면의 크기는 장치의 상부 면의 크기와 대략 동일하다. 일부 실시예들에서, 장치는 회로 및/또는 트레이스들을 포함하는 인쇄 회로 기판(printed circuit board)을 더 포함하고, 인쇄 회로 기판은 인터포저에서의 비아들이 인쇄 회로 기판에서의 회로 및/또는 트레이스들에 전기적으로 접속되도록 인터포저에 결합된다.
다른 양태에 따르면, 장치는 제1 본드 패드들을 포함하는 초음파 온 칩, 제2 본드 패드들을 포함하고 초음파 온 칩에 결합되는 인터포저, 및 초음파 온 칩 상의 제1 본드 패드들로부터 인터포저 상의 제2 본드 패드들로 연장되는 와이어본드들(wirebonds)을 포함한다.
일부 실시예에서, 초음파 온 칩의 두께는 약 200 마이크로미터 내지 약 300 마이크로미터이다. 일부 실시예들에서, 인터포저는 히트 싱크 부분을 포함한다. 일부 실시예들에서, 히트 싱크 부분은 세라믹 재료를 포함한다. 일부 실시예들에서, 세라믹 재료는 알루미늄 질화물이다. 일부 실시예들에서, 인터포저는 비아들을 포함하는 전기적 접속 부분을 더 포함한다. 일부 실시예들에서, 전기적 접속 부분은 유기, 유리, 및/또는 실리콘 재료를 포함한다. 일부 실시예들에서, 인터포저는 인터포저의 면으로부터 초음파 온 칩을 향해 돌출하는 구리 패턴들을 포함한다. 일부 실시예들에서, 초음파 온 칩 및 인터포저는 접착제를 통해 함께 결합된다. 일부 실시예들에서, 장치는 회로 및/또는 트레이스들을 포함하는 인쇄 회로 기판을 더 포함하고, 인터포저는 비아들을 더 포함하고, 인쇄 회로 기판은 인터포저에서의 비아들이 인쇄 회로 기판에서의 회로 및/또는 트레이스들에 전기적으로 접속되도록 인터포저에 결합된다.
다양한 양태들 및 실시예들이 이하의 예시적이고 비제한적인 도면들을 참조하여 설명될 것이다. 도면들은 반드시 실제 축척으로 도시된 것이 아니라는 점을 이해해야 한다. 다수의 도면들에 나타나는 항목들은 그들이 나타나는 모든 도면들에서 동일하거나 유사한 참조 번호에 의해 표시된다.
도 1은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 2는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 1의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 3은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 1의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 4는 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다.
도 5는 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다.
도 6은 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다.
도 7은 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다.
도 8은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 9는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 8의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 10은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 8의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 11은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 8의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 12는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 13은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 12의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 14는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 12의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 15는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 12의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 16은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 17은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 16의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 18은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 16의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 19는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 20은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 19의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 21은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 19의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 22는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 19의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 23은 본 명세서에 설명된 특정 실시예들에 따른 도 19의 인터포저의 예시적인 조감도를 도시한다.
도 24는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도를 도시한다.
도 25는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 24의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 26은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 24의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 27은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 24의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 28은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 도 24의 예시적인 초음파 디바이스의 다른 단면도를 도시한다.
도 29는 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩의 예를 도시한다.
도 30은 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 예시적인 프로세스를 도시한다.
도 31은 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 예시적인 프로세스를 도시한다.
도 32는 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 예시적인 프로세스를 도시한다.
종래의 초음파 시스템들은 전형적으로 상당한 재정적 자원들을 갖춘 대형 의료 시설들에 의해서만 구매되는, 크고, 복잡하며, 값비싼 시스템들이다. 최근, 덜 비싸고, 휴대가 용이하며, 덜 복잡한 초음파 촬영 디바이스들이 도입되었다. 그러한 촬영 디바이스들은, 단일 반도체 초음파 온 칩 상에 모놀리식으로 집적되어 모놀리식 초음파 디바이스(monolithic ultrasound device)를 형성하는 초음파 트랜스듀서들을 포함할 수 있다. 그러한 초음파 온 칩 디바이스들의 양태들은, 그 전체가 본 명세서에 참조로 포함되는, 2017년 1월 25일자로 출원(그리고, 본 출원의 양수인에게 양도)되고, 미국 특허 공개 제2017/0360397호로서 공개된, "UNIVERSAL ULTRASOUND DEVICE AND RELATED APPARATUS AND METHODS"라는 명칭의 미국 특허 출원 제15/415,434호에 설명되어 있다.
본 발명자들은 그러한 초음파 온 칩들을 패키징하는데 도움이 될 수 있는 특징들을 인식하였다. 일부 특징들은 초음파 디바이스들과 연관된 전기적, 열적, 및/또는 음향적 고려사항들에 도움이 될 수 있다. 예를 들어, 본 발명자들은 초음파 온 칩을 외부 환경에 전기적으로 접속하기 위한 초음파 온 칩에서의 스루 실리콘 비아(TSV)들을 구현하는 것이, 아래에 설명되는 다수의 이유들로 인해 도움이 될 수 있다는 것을 인식하였다. 본 발명자들은 또한 초음파 온 칩을 히트 싱크에 결합하는 것이 도움이 될 수 있다는 것을 인식하였다. 예를 들어, 히트 싱크는 알루미늄 질화물과 같은 세라믹 재료를 포함할 수 있다. 초음파 온 칩이 TSV들을 포함하는 실시예들에서, 히트 싱크는 비아들을 포함할 수 있거나, 비아들을 포함하는 디바이스의 일부일 수 있다. 그러한 실시예들에서, 인터포저가 초음파 온 칩으로부터의 전기 신호들을 라우팅한다는 점에서, 히트 싱크, 또는 히트 싱크를 포함하는 디바이스는 인터포저로 간주될 수 있다. 일부 실시예들에서, 인터포저는 히트 싱크 부분 및 전기적 접속 부분을 포함할 수 있다. 전기적 접속 부분은 유기, 유리, 또는 실리콘 재료로 이루어질 수 있고, 그의 최상부로부터 최하부 표면까지 통과하는 전기적 비아들을 포함할 수 있다. 그러한 인터포저는, 그것이 별도의 전기적 접속 부분 및 별도의 히트 싱크 부분을 포함한다는 점에서, 하이브리드 인터포저로 간주될 수 있고, 전기적 접속 솔루션 및 열적 솔루션 둘다를 제공하기 위한 통합한 솔루션으로 간주될 수 있다. 인터포저의 비아들이 하이브리드 인터포저의 히트 싱크 또는 전기적 접속 부분을 통과하는지의 여부에 따라, 초음파 온 칩의 TSV들이 인터포저의 비아들에 전기적으로 접속될 수 있으며, 인터포저가 전기 신호들을 초음파 온 칩으로부터 PCB로 라우팅하도록, 인터포저가 인쇄 회로 기판(PCB)에 결합될 수 있다. 초음파 온 칩이 결합되는 히트 싱크가 세라믹 재료를 포함하는 실시예들에서, 세라믹 재료는 그것이 초음파 온 칩에 대한 히트 싱크로서 기능할 수 있게 하는 수용가능하게 높은 열 전도율을 가질 수 있다. 또한, 세라믹 재료는 실리콘의 열 팽창 계수를 수용가능한 정도로 매칭시키는 열 팽창 계수를 가질 수 있고, 이는 (실리콘을 포함하는) 초음파 온 칩 및 인터포저의 뒤틀림(warping)을 허용가능한 정도로 감소시킬 수 있다.
초음파 온 칩 디바이스에서의 TSV들은 다음의 이유들로 인해 도움이 될 수 있다:
1. 더 긴 전기적 경로들을 요구할 수 있는 외부 환경에 초음파 온 칩을 전기적으로 접속하기 위한 다른 상호접속(interconnect)과 비교하여, TSV들은 더 낮은 기생 인덕턴스 및 저항을 제공할 수 있어서, 초음파 디바이스의 더 높은 전력 효율 및 더 적은 가열을 초래한다.
2. TSV들을 이용하는 것은 초음파 온 칩을 인터포저에 결합하기 위한 표면 실장 기술(SMT) 프로세스를 이용하는 것을 용이하게 할 수 있다. 인터포저의 솔더 범프들의 대부분 또는 전부를 초음파 온 칩의 솔더 범프들에 한번에 솔더 본딩(solder bond)하는 것이 가능할 수 있고, 단일 머신을 이용하여 다수의 초음파 온 칩들을 다수의 인터포저들에 한번에 솔더 본딩하는 것이 가능할 수 있다. 즉, TSV들을 이용하는 것은 높은 용적의 초음파 온 칩들을 패키징하기에 더 적합할 수 있는 높은 처리량 패키징 프로세스(high throughput packaging process)를 용이하게 할 수 있다.
3. 초음파 촬영 동안, 초음파 온 칩의 상부 면은 피검자(subject)에 대해 눌려질 수 있다. (음향 렌즈(acoustic lens)와 같은 하나 이상의 구조체가 촬영 동안에 초음파 온 칩의 상부 면과 피검자 사이에 배치될 수 있다는 점에 유의해야 한다.) TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않고, 따라서 이러한 압력으로 인한 손상에 대해 영향을 더 적게 받을 수 있다.
4. 초음파 온 칩에 전기적으로 접속하기 위한 다른 상호접속 구조체들은 초음파 온 칩의 상부 면으로부터 측방향으로 연장될 수 있다. 따라서, 패키징된 초음파 온 칩의 상부 면은 이러한 측방향 연장으로 인해 초음파 온 칩 자체의 상부 면보다 크기가 클 수 있다. (이러한 크기들을 측정하기 위해, 패키징된 초음파 온 칩에서의 조감도로부터 아래로 볼 수 있다. 패키징된 초음파 온 칩의 상부 면의 크기는 초음파 온 칩에서 아래로 볼 때의 조감도로부터 볼 수 있는 패키징된 초음파 온 칩의 전체 면적일 수 있다. 초음파 온 칩의 상부 면의 크기는 임의의 상호접속 또는 다른 패키징을 제외한 초음파 온 칩에서 아래로 볼 때의 조감도로부터 볼 수 있는 초음파 온 칩만의 면적일 수 있다.) 전술한 바와 같이, TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않으며, 따라서 초음파 온 칩의 상부 면의 크기에 크게 기여하지 않는다. 일부 실시예들에서, 패키징된 초음파 온 칩의 상부 면의 크기는 패키징되지 않은 초음파 온 칩의 상부 면의 크기와 대략 동일할 수 있다. (예를 들어, 패키징된 초음파 온 칩의 상부 면의 크기는, 언패키징된 초음파 온 칩의 상부 면의 크기의 100%-101%, 100%-105%, 100%-110%, 100%-120%, 100%-125%, 100%-130%, 100%-140%, 또는 100%-150% 사이이거나 또는 그것을 포함할 수 있다.)
상호접속들을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 초음파 디바이스의 전체 크기를 감소시키고, 초음파 패치들(ultrasound patches)과 같은 초음파 디바이스에 대한 폼 팩터들(form factors)을 가능하게 하는 것을 도울 수 있다. 초음파 디바이스의 전체 크기를 감소시키는 것은 또한 초음파 디바이스의 생산 비용을 감소시킬 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 예를 들어, 촬영 동안 패키징된 초음파 온 칩의 상부 면이 피검자의 늑골들(ribs) 사이에 맞추어지는 것을 도울 수 있다. 이것은 특히 심장 촬영에 도움이 될 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 패키징된 초음파 온 칩의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다. 특히, 음향 렌즈 재료의 두께를 감소시키는 것은 초음파 디바이스에 의해 생성된 압력파들(pressure waves)의 감쇠를 감소시키는 것을 도울 수 있다.
초음파 온 칩의 일부 실시예들은 TSV들을 포함하지 않을 수 있다. 그러한 실시예들에서, 초음파 온 칩으로부터 연장되는 와이어본드들이 초음파 온 칩으로부터의 신호들을 PCB로 라우팅할 수 있다. 일부 실시예들에서, 초음파 온 칩으로부터의 와이어본드들은 초음파 온 칩 및 PCB에 결합되는 인터포저로 연장될 수 있다. 인터포저는 PCB에 전기적으로 접속되는 비아를 포함하는 전술한 실시예들 중 하나일 수 있다. 초음파 온 칩으로부터 인터포저로 연장되는 와이어본드들은, 초음파 온 칩으로부터 PCB로 연장되는 와이어본드들보다 짧을 수 있다. 더 짧은 와이어본드들은 패키징된 초음파 온 칩의 더 작은 상부 면을 초래할 수 있고, 이는 전술한 바와 같이, 초음파 디바이스의 전체 크기를 감소시키는 것을 도울 수 있고, 촬영 동안 패키징된 초음파 온 칩의 상부 면이 피검자의 늑골들 사이에 맞추어지는 것을 도울 수 있고, 패키징된 초음파 온 칩의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다. 일부 실시예들에서, 초음파 온 칩으로부터의 와이어본드들은 PCB로 연장될 수 있다. 그러한 실시예들에서, 초음파 온 칩에 결합된 히트 싱크는 비아들을 포함하지 않을 수 있다.
본 발명자들은 또한 초음파 온 칩의 두께를 감소시키는 것이 도움이 될 수 있다는 것을 인식하였다. 일부 실시예들에서, 박형화된(thinned) 초음파 온 칩을 포함하는 초음파 디바이스는, 초음파 파들(ultrasound waves)의 장파장 성분들(long-wavelength components)이 초음파 온 칩과 인터포저 사이의 계면에서 초음파 온 칩을 빠져나가도록 강제할 수 있고, 따라서 초음파 온 칩으로의 스퓨리어스 음향 반사들(spurious acoustic reflections) 및 간섭을 감소시킨다. 초음파 온 칩과 인터포저 사이의 계면에서의 (예를 들어, 흡음재(backing material)를 이용한) 음향 매칭(acoustic matching)은, 초음파 온 칩이 설명된 바와 같이 박형화되는 경우, 초음파 파들의 장파장 성분들이 빠져나가게 강제하도록 요구되지 않을 수 있다. 일부 실시예들에서, 초음파 온 칩이 박형화되지 않을 수 있고, 이는 패키징 동안 초음파 온 칩의 보다 쉬운 처리를 용이하게 할 수 있다.
본 명세서에서 설명된 실시예들은 임의의 다양한 방식들로 구현될 수 있다는 것을 이해해야 한다. 특정 구현들의 예들이 아래에서 단지 예시의 목적들만을 위해 제공된다. 제공되는 이러한 실시예들 및 특징들/능력들은, 본 명세서에서 설명되는 기술의 양태들이 이와 관련하여 한정되지 않으므로, 개별적으로, 모두 함께 또는 둘 이상의 임의 조합으로 이용될 수 있다는 것을 이해해야 한다.
도 1 내지 도 3은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 예시적인 초음파 디바이스의 단면도들을 도시한다. 도 1은 초음파 온 칩(100), 인터포저(106), 및 인쇄 회로 기판(PCB)(160)을 도시한다. 초음파 온 칩(100)은 스루 실리콘 비아(TSV)들(128) 및 솔더 범프들(132)을 포함한다. 집적 회로 및 초음파 트랜스듀서들과 같은, 초음파 온 칩(100)의 다른 컴포넌트들은 간략화를 위해 도시되지 않는다. 인터포저(106)는 히트 싱크 부분(140), 비아들(136), 솔더 범프들(134), 및 솔더 범프들(146)을 포함한다. PCB(160)는 솔더 범프들(162)을 포함한다. 초음파 온 칩(100)(및 본 명세서에 설명된 모든 다른 초음파 온 칩)은 도시된 것보다 더 많은 TSV들(128) 및 솔더 범프들(132)을 가질 수 있고, 인터포저(106)(및 본 명세서에 설명된 모든 다른 인터포저들)는 도시된 것보다 더 많은 비아들(136), 솔더 범프들(134) 및 솔더 범프들(146)을 가질 수 있고, PCB(160)(및 본 명세서에 설명된 모든 다른 PCB들)는 도시된 것보다 더 많은 솔더 범프들(162)을 가질 수 있음을 이해해야 한다.
초음파 온 칩(100)의 TSV들(128)은 초음파 온 칩(100)의 벌크 실리콘 층(bulk silicon layer)(도 1에 도시되지 않음)을 통과할 수 있는 비아들이다. TSV들(128)은 초음파 온 칩(100)에서의 하나 이상의 집적 회로 및/또는 상호접속(도 1에 도시되지 않음)을, 초음파 온 칩(100)의 하부 표면 상에 있고 외부 전기적 접촉들일 수 있는 솔더 범프들(132)에 전기적으로 접속할 수 있다. TSV들(128)은, 예를 들어, 구리, 도핑된 폴리실리콘, 또는 텅스텐으로부터 형성될 수 있다. 초음파 온 칩(100)의 예는 도 29에서 발견될 수 있다. 초음파 온 칩들에 관한 추가 정보는, 예를 들어, 그 전체가 본 명세서에 참조로 포함되는, 2015년 6월 30일에 허여된 (그리고, 본 출원의 양수인에게 양도된) "MICROFABRICATED ULTRASONIC TRANSDUCERS AND RELATED APPARATUS AND METHODS"라는 명칭의 미국 특허 제9,067,779호에서 발견될 수 있다.
도 1의 초음파 디바이스에서, 초음파 온 칩(100)의 높이(101)는, 패키징 이전에, (예를 들어, 그라인딩(grinding) 또는 에칭(etching)을 이용하여) 제조된 후에 감소되었다. 그러한 실시예들에서, 초음파 온 칩(100)의 높이는 대략 760 내지 800 마이크로미터 사이 또는 그와 동일한 것으로부터 대략 200 내지 300 마이크로미터 사이 또는 그와 동일한 것으로 감소될 수 있다. 초음파 온 칩(100)을 박형화하는 것은, 이용하는 동안에, 초음파 파들의 장파장 성분들이 초음파 온 칩(100)과 인터포저(106) 사이의 계면에서 초음파 온 칩(100)을 빠져나가도록 강제하는 것을 도울 수 있고, 따라서 초음파 온 칩(100)으로의 스퓨리어스 음향 반사들 및 간섭을 감소시킨다. 초음파 온 칩(100)과 인터포저(106) 사이의 계면에서의 (예를 들어, 흡음재를 이용한) 음향 매칭은, 초음파 온 칩(100)이 설명된 바와 같이 박형화되는 경우, 초음파 파들의 장파장 성분들이 빠져나가게 강제하도록 요구되지 않을 수 있다.
인터포저(106)의 히트 싱크 부분(140)은 알루미늄 질화물, 알루미늄 산화물, 베릴륨(beryllium), 및/또는 저온 동시 소성 세라믹(low-temperature co-fired ceramic)(LTCC)과 같은 세라믹 재료를 포함할 수 있다. 히트 싱크 부분(140)은 초음파 온 칩(100)으로부터 열을 전도하는 것을 도울 수 있다. 예를 들어, 세라믹 재료는 그것이 초음파 온 칩(100)에 대한 히트 싱크로서 기능할 수 있게 하는 수용가능하게 높은 열 전도율을 가질 수 있다. 또한, 세라믹 재료는 실리콘의 열 팽창 계수를 수용가능한 정도로 매칭시키는 열 팽창 계수를 가질 수 있고, 이는 (실리콘을 포함하는) 초음파 온 칩(100) 및 인터포저(106)의 뒤틀림을 수용가능한 정도로 감소시킬 수 있다.
솔더 범프들(134)은 인터포저(106)의 상부 표면 상에 있고, 솔더 범프들(146)은 인터포저(106)의 하부 표면 상에 있다. 비아들은 솔더 범프들(134)을 솔더 범프들(146)에 전기적으로 접속한다. 비아들(136)은 레이저 드릴링(laser drilling) 및 도금(plating)에 의해 형성될 수 있다.
PCB(160)는, 예를 들어, FR4 또는 BT를 포함할 수 있다. 솔더 범프들(162)은 PCB(160)의 상부 표면 상에 있고, PCB(160) 상의 또는 내의 트레이스들 및/또는 회로(도 1에 도시되지 않음)에 전기적으로 접속할 수 있다.
도 2에서, 인터포저(106) 및 PCB(160)는 함께 결합된다. 인터포저(106)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(160)에 본딩될 수 있다. 특히, 인터포저(106)의 하부 표면 상의 솔더 범프들(146)은 PCB(160)의 상부 표면 상의 솔더 범프들(162)에 솔더 본딩될 수 있다. 따라서, PCB(160)에서의 회로 및/또는 트레이스들은, 솔더 범프들(162 및 146) 및 비아들(136)을 통해, 인터포저(106)의 상부 표면 상의 솔더 범프들(134)에 전기적으로 접속될 수 있다. 도 2는 인터포저(106)와 PCB(160) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 인터포저(106)와 PCB(160) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 3에서, 초음파 온 칩(100) 및 인터포저(106)는 함께 결합된다. 초음파 온 칩(100)은 표면 실장 기술(SMT) 프로세스를 이용하여 인터포저(106)에 본딩될 수 있다. 특히, 인터포저(106)의 상부 표면 상의 솔더 범프들(134)은 초음파 온 칩(100)의 하부 표면 상의 솔더 범프들(132)에 솔더 본딩될 수 있다. 따라서, 초음파 온 칩(100)에서의 집적 회로 및/또는 상호접속은, TSV들(128), 솔더 범프들(132 및 134), 비아들(136) 및 솔더 범프들(146 및 162)을 통해, PCB(160)에서의 회로 및/또는 트레이스들에 전기적으로 접속될 수 있다. 도 3은 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 전부 또는 실질적으로 전부(예를 들어, 95%, 90%, 85%, 80%, 75%)를 따라 퇴적되고, 솔더 범프들(146 및 162)을 캡슐화하는 언더필(366)을 더 도시한다. 언더필(366)은 초음파 온 칩(100)과 인터포저(106) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
일부 실시예들에서, 인터포저(106)가 PCB(160)에 결합되기 전에 인터포저(106)가 초음파 온 칩(100)에 결합될 수 있다는 것을 이해해야 한다.
도 4는 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다. 도 4의 초음파 디바이스는, 언더필(366)이 솔더 범프들(146 및 162)만을 캡슐화하고, 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 나머지는 비어 있다는 점에서, 도 3의 초음파 디바이스와 상이하다. 일부 실시예들에서, 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 나머지의 실질적으로 전부(예를 들어, 95%, 90%, 85%, 80%, 75% 등)가 비어 있을 수 있다. 일부 실시예들에서, 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 일부가 비어 있을 수 있다.
도 5는 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도를 도시한다. 도 5의 초음파 디바이스는, 언더필(366)이 솔더 범프들(146 및 162)만을 캡슐화하고, 접착제(568)가 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 나머지를 따라 퇴적된다는 점에서, 도 3의 초음파 디바이스와 상이하다. 일부 실시예들에서, 접착제(568)는 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 나머지의 실질적으로 전부(예를 들어, 95%, 90%, 85%, 80%, 75% 등)를 따라 퇴적될 수 있다. 일부 실시예들에서, 접착제(568)는 초음파 온 칩(100)과 인터포저(106) 사이의 계면의 일부를 따라 퇴적될 수 있다. 접착제(568)는 초음파 온 칩 디바이스(100)를 빠져나가는 초음파 파들을 감쇠시키는 것을 도울 수 있고/있거나 초음파 온 칩 디바이스(100)로부터 열을 전도하는 것을 도울 수 있다.
도 6은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 다른 예시적인 초음파 디바이스의 단면도를 도시한다. 도 6은 초음파 온 칩(100), 인터포저(606), 및 PCB(160)를 도시한다. 인터포저(606)는 히트 싱크 부분(640), 비아들(636), 솔더 범프들(634), 및 솔더 범프들(646)을 포함한다. 인터포저(606)는, 인터포저(606)가 전기적 접속 부분(638)을 포함한다는 점에서, 인터포저(106)와 상이하다. 따라서, 인터포저(606)는, 그것이 전기적 접속 부분(638) 및 히트 싱크 부분(640)을 포함한다는 점에서, 하이브리드 인터포저로 간주될 수 있다. 전기적 접속 부분(638)은 비아들(636), 솔더 범프들(634), 및 솔더 범프들(646)을 포함한다. 전기적 접속 부분(638)은 유기, 유리, 또는 실리콘 재료로 이루어질 수 있다. 예를 들어, 전기적 접속 부분(638)은 인쇄 회로 기판들을 형성하기 위해 표준 프로세스들 및 재료들(예를 들어, FR4 또는 BT)을 이용하여 형성될 수 있다. 솔더 범프들(634)은 인터포저(606)의 상부 면 상에 있고, 솔더 범프들(646)은 인터포저(606)의 하부 면 상에 있다. 비아들(636)은 솔더 범프들(634)을 솔더 범프들(646)에 전기적으로 접속한다. 히트 싱크 부분(640)은 전기적 접속 부분(638)에 내장될 수 있고, 알루미늄 질화물, 알루미늄 산화물, 베릴륨, 및/또는 저온 동시 소성 세라믹(LTCC)을 포함할 수 있다. 도 LLL에서, 언더필(366)은 솔더 범프들(132 및 634)을 캡슐화하고, 초음파 온 칩(100)과 인터포저(606) 사이의 계면을 따라 배치된다. 그러나, 일부 실시예들에서, 언더필(366)은 솔더 범프들(132 및 634)만을 캡슐화할 수 있고, 계면의 다른 영역들은 (도 4에서와 같이) 비어 있을 수 있거나, (도 5에서와 같이) 계면의 이러한 영역들을 따라 배치된 접착제(568)가 있을 수 있다.
도 7은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 다른 예시적인 초음파 디바이스의 단면도를 도시한다. 도 7은 초음파 온 칩(100), 인터포저(706), 및 PCB(160)를 도시한다. 인터포저(706)는 히트 싱크 부분(740), 비아들(736), 솔더 범프들(734), 및 솔더 범프들(746)을 포함한다. 인터포저(706)는, 인터포저(706)가 구리 패턴들(790), 구리 패턴들(794) 및 비아들(792)을 포함한다는 점에서, 인터포저(106)와 상이하다. 구리 패턴들(790)은 인터포저(706)의 최상부 표면 상에 도금된 구리의 패턴들일 수 있다. 구리 패턴들(794)은 인터포저(706)의 최상부 표면 상에 도금된 구리의 패턴들일 수 있다. 비아들(736)은 인터포저(706)를 통과하고, 구리 패턴들(790)을 구리 패턴들(794)에 접속한다. 구리 패턴들(790)은 초음파 온 칩(100)을 향해 상향으로 돌출할 수 있고, 초음파 온 칩(100)에 대한 그들의 근접성으로 인해, 초음파 온 칩(100)으로부터의 열 전도를 개선하는 것을 도울 수 있다. 예를 들어, 본딩된 솔더 범프들(132 및 734)의 높이가 50 마이크로미터이면, 구리 패턴들(790)은 25 마이크로미터의 높이를 가질 수 있고, 그에 의해 특정 영역들에서 초음파 온 칩(100)과 인터포저(706) 사이의 갭을 감소시킨다. 구리 패턴들(790), 구리 패턴들(794) 및 비아들(792)은 또한, 인터포저(706)의 히트 싱크 부분(740)을 강화하는 것을 도울 수 있다. 구리 패턴(790)이 초음파 온 칩(100)을 터치하지 않아서 초음파 온 칩(100)으로의 초음파 파들의 반사를 감소시키는데 도움이 될 수 있다. 인터포저(706)는 직접 도금된 구리(direct-plated copper)(DPC) 인터포저(706)로 간주될 수 있다. 구리 패턴들(790), 구리 패턴들(794), 및 비아들(792)은 본 명세서에 설명된 인터포저들 또는 히트 싱크들 중 임의의 것에 이용될 수 있다는 것을 이해해야 한다. 인터포저(706)는 도시된 것보다 더 많은 구리 패턴들(790), 구리 패턴들(794), 및 비아들(792)을 포함할 수 있다는 것을 또한 이해해야 한다.
도 1 내지 도 7은 TSV들을 포함하는 초음파 온 칩을 도시한다. 전기 신호들은 초음파 온 칩으로부터, TSV들을 통해, 초음파 온 칩에 결합된 인터포저에서의 비아들을 통해, PCB에 송신될 수 있다. 초음파 온 칩 디바이스에서의 TSV들은 다음의 이유들로 인해 도움이 될 수 있다:
1. 더 긴 전기적 경로들을 요구할 수 있는 외부 환경에 초음파 온 칩을 전기적으로 접속하기 위한 다른 상호접속과 비교하여, TSV들은 더 낮은 기생 인덕턴스 및 저항을 제공할 수 있어서, 초음파 디바이스의 더 높은 전력 효율 및 더 적은 가열을 초래한다.
2. TSV들을 이용하는 것은 초음파 온 칩을 인터포저에 결합하기 위한 표면 실장 기술(SMT) 프로세스를 이용하는 것을 용이하게 할 수 있다. 인터포저의 솔더 범프들의 대부분 또는 전부를 초음파 온 칩의 솔더 범프들에 한번에 솔더 본딩하는 것이 가능할 수 있고, 단일 머신을 이용하여 다수의 초음파 온 칩들을 다수의 인터포저들에 한번에 솔더 본딩하는 것이 가능할 수 있다. 즉, TSV들을 이용하는 것은 높은 용적의 초음파 온 칩들을 패키징하기에 더 적합할 수 있는 높은 처리량 패키징 프로세스를 용이하게 할 수 있다.
3. 초음파 촬영 동안, 초음파 온 칩의 상부 면은 피검자에 대해 눌려질 수 있다. (음향 렌즈와 같은 하나 이상의 구조체가 촬영 동안에 초음파 온 칩의 상부 면과 피검자 사이에 배치될 수 있다는 점에 유의해야 한다.) TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않고, 따라서 이러한 압력으로 인한 손상에 대해 영향을 더 적게 받을 수 있다.
4. 초음파 온 칩에 전기적으로 접속하기 위한 다른 상호접속 구조체들은 초음파 온 칩의 상부 면으로부터 측방향으로 연장될 수 있다. 따라서, 패키징된 초음파 온 칩의 상부 면은 이러한 측방향 연장으로 인해 초음파 온 칩 자체의 상부 면보다 크기가 클 수 있다. (이러한 크기들을 측정하기 위해, 패키징된 초음파 온 칩에서의 조감도로부터 아래로 볼 수 있다. 패키징된 초음파 온 칩의 상부 면의 크기는 초음파 온 칩에서 아래로 볼 때의 조감도로부터 볼 수 있는 패키징된 초음파 온 칩의 전체 면적일 수 있다. 초음파 온 칩의 상부 면의 크기는 임의의 상호접속 또는 다른 패키징을 제외한 초음파 온 칩에서 아래로 볼 때의 조감도로부터 볼 수 있는 초음파 온 칩만의 면적일 수 있다.) 전술한 바와 같이, TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않으며, 따라서 초음파 온 칩의 상부 면의 크기에 크게 기여하지 않는다. 일부 실시예들에서, 패키징된 초음파 온 칩의 상부 면의 크기는 패키징되지 않은 초음파 온 칩의 상부 면의 크기와 대략 동일할 수 있다. (예를 들어, 패키징된 초음파 온 칩의 상부 면의 크기는, 언패키징된 초음파 온 칩의 상부 면의 크기의 100%-101%, 100%-105%, 100%-110%, 100%-120%, 100%-125%, 100%-130%, 100%-140%, 또는 100%-150% 사이이거나 또는 그것을 포함할 수 있다.)
상호접속들을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 초음파 디바이스의 전체 크기를 감소시키고, 초음파 패치들과 같은 초음파 디바이스에 대한 폼 팩터들을 가능하게 하는 것을 도울 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 예를 들어, 촬영 동안 패키징된 초음파 온 칩의 상부 면이 피검자의 늑골들 사이에 맞추어지는 것을 도울 수 있다. 이것은 특히 심장 촬영에 도움이 될 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 패키징된 초음파 온 칩의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다. 특히, 음향 렌즈 재료의 두께를 감소시키는 것은 초음파 디바이스에 의해 생성된 압력파들의 감쇠를 감소시키는 것을 도울 수 있다.
본 명세서에 설명된 인터포저들 또는 히트 싱크들 중 임의의 것에서, 인터포저의 외측 부분은 내측 부분보다 두꺼울 수 있어, 리세스를 형성한다. 예를 들어, 일부 실시예들에서, 인터포저(606)의 전기적 접속 부분(638)은 히트 싱크 부분(640)보다 더 두꺼울 수 있다. 리세스는 비어있거나, 예를 들어, 초음파 온 칩과 인터포저 사이의 계면에서 언더필 또는 접착제로 채워질 수 있다.
도 8 내지 도 11은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 다른 예시적인 초음파 디바이스의 단면도들을 도시한다. 도 8은 초음파 온 칩(800), 인터포저(806), 접착제(868), 및 PCB(160)를 포함한다. 초음파 온 칩(800)은, 초음파 온 칩(800)이 그의 상부 면 상에 본드 패드들(872)을 포함하고, TSV들(128)이 없다는 점에서, 초음파 온 칩(100)과 상이하다. 본드 패드들(872)은 초음파 온 칩(800) 내의 회로 및/또는 상호접속에 전기적으로 접속될 수 있다(도 8에서 보이지 않음). 인터포저(806)는 히트 싱크 부분(840), 비아들(836), 및 그의 하부 면 상의 솔더 범프들(846)을 포함한다. 인터포저(806)는, 인터포저(806)가 인터포저(806)의 최상부 면 상에 솔더 범프들이 없고, 인터포저(806)의 최상부 면 상에 본드 패드들(878)을 더 포함한다는 점에서, 인터포저(106)와 상이하다. 비아들(836)은 본드 패드들(878)을 솔더 범프들(846)에 전기적으로 접속한다.
도 9에서, 인터포저(806) 및 PCB(160)는 함께 결합된다. 인터포저(806)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(160)에 본딩될 수 있다. 특히, 인터포저(806)의 하부 표면 상의 솔더 범프들(846)은 PCB(160)의 상부 표면 상의 솔더 범프들(162)에 솔더 본딩될 수 있다. 도 8은 인터포저(806)와 PCB(160) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 인터포저(806)와 PCB(160) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 10에서, 초음파 온 칩(800) 및 인터포저(806)는 함께 결합된다. 초음파 온 칩(800)은 접착제(868)를 통해 인터포저(806)에 접착된다. 일부 실시예들에서, 인터포저(806)가 PCB(160)에 결합되기 전에 인터포저(806)가 초음파 온 칩(800)에 결합될 수 있다는 것을 이해해야 한다.
도 11에서, 초음파 온 칩(800)은 인터포저(806)에 와이어본딩된다. 도 11은 와이어본드들(1174) 및 캡슐화부(encapsulation)(1176)를 포함한다. 와이어본드들(1174)은 초음파 온 칩(800) 상의 본드 패드들(872)과 인터포저(806) 상의 본드 패드들(878) 사이에서 연장된다. 따라서, 초음파 온 칩(800)에서의 회로 및/또는 상호접속은, 본드 패드들(872), 와이어본드들(1174), 본드 패드들(878), 비아들(836), 및 솔더 범프들(846 및 162)을 통해, PCB(160) 내의 회로 및/또는 트레이스들에 전기적으로 접속될 수 있다. 캡슐화부(1176)는 와이어본드들(1174)을 캡슐화하고, 와이어본드들(1174)을 보호하고 절연하는 역할을 할 수 있다. 도시된 것보다 더 많은 와이어본드들(1174)이 있을 수 있음을 이해해야 한다.
와이어본드들(1174)이 초음파 온 칩(800)으로부터 인터포저(806)로 연장될 때, 와이어본드들(1174)은 초음파 온 칩(800)으로부터 PCB(860)로 연장되는 와이어본드들보다 짧을 수 있다. 더 짧은 와이어본드들(1174)은 패키징된 초음파 온 칩(800)의 더 작은 상부 면을 초래할 수 있고, 이는 초음파 디바이스의 전체 크기를 감소시키는 것을 도울 수 있고, 촬영 동안 패키징된 초음파 온 칩(800)의 상부 면이 피검자의 늑골들 사이에 맞추어지는 것을 도울 수 있고, 패키징된 초음파 온 칩(800)의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다.
도 12 내지 도 15는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 다른 예시적인 초음파 디바이스의 단면도들을 도시한다. 도 12는 초음파 온 칩(800), 히트 싱크(1206), 접착제(868), 및 PCB(1260)를 포함한다. 히트 싱크(1206)는 히트 싱크 부분(1240) 및 그의 하부 면 상의 솔더 범프들(1246)을 포함한다. 히트 싱크(1206)는, 히트 싱크(1206)가 비아들(836) 및 히트 싱크(1206)의 최상부 면 상의 본드 패드들(878)이 없다는 점에서, 인터포저(806)와 상이하다. PCB(1260)는 그의 상부 면 상에 솔더 범프들(1262)을 포함한다. PCB(1260)는, PCB(1260)가 그의 상부 면 상에 본드 패드들(1270)을 포함한다는 점에서, PCB(160)와 상이하다. 본드 패드들(1270)은 PCB(1260) 내의 회로 및/또는 트레이스에 전기적으로 접속될 수 있다(도 12에서 보이지 않음).
도 13에서, 히트 싱크(1206) 및 PCB(1260)는 함께 결합된다. 히트 싱크(1206)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(1260)에 본딩될 수 있다. 특히, 히트 싱크(1206)의 하부 표면 상의 솔더 범프들(1246)은 PCB(1260)의 상부 표면 상의 솔더 범프들(1262)에 솔더 본딩될 수 있다. 도 13은 히트 싱크(1206)와 PCB(1260) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 히트 싱크(1206)와 PCB(1260) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 14에서, 본 명세서에 설명된 특정 실시예들에 따라, 초음파 온 칩(800) 및 히트 싱크(1206)는 함께 결합된다. 초음파 온 칩(800)은 접착제(868)를 통해 히트 싱크(1206)에 접착된다. 일부 실시예들에서, 히트 싱크(1206)는 인터포저(806)가 PCB(1260)에 결합되기 전에 초음파 온 칩(800)에 결합될 수 있다는 것을 이해해야 한다.
도 15에서, 초음파 온 칩(800)은 PCB(1260)에 와이어본딩된다. 도 15는 와이어본드들(1574) 및 캡슐화부(1576)를 포함한다. 와이어본드들(1574)은 초음파 온 칩(800) 상의 본드 패드들(872)과 PCB(1260) 상의 본드 패드들(1270) 사이에서 연장된다. 따라서, 초음파 온 칩(800)에서의 회로 및/또는 상호접속은, 본드 패드들(872), 와이어본드들(1574), 및 본드 패드들(1270)을 통해, PCB(1260) 내의 회로 및/또는 트레이스들에 전기적으로 접속될 수 있다. 캡슐화부(1576)는 와이어본드들(1574)을 캡슐화하고, 와이어본드들(1574)을 보호하고 절연하는 역할을 할 수 있다. 도시된 것보다 더 많은 와이어본드들(1574)이 있을 수 있음을 이해해야 한다.
도 12 내지 도 15에서 볼 수 있는 바와 같이, 와이어본드들(1574)이 초음파 온 칩(800)으로부터 PCB(1260)로 연장할 때, 히트 싱크(1266)는 본 명세서에 설명된 다른 인터포저들이 포함하는 것과 같은 비아들을 포함하지 않을 수 있다.
도 16 내지 도 18은 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 초음파 디바이스의 다른 예의 단면도들을 도시한다. 도 16은 초음파 온 칩(1600), 인터포저(1606) 및 인쇄 회로 기판(PCB)(160)을 도시한다.
초음파 온 칩(1600)은 스루 실리콘 비아(TSV)들(1628) 및 솔더 범프들(1632)을 포함한다. 초음파 온 칩(1600)은, 초음파 온 칩(1600)의 높이(1601)가, 패키징 이전에, 그것이 제조된 후에 감소되지 않는다는 점에서, 초음파 온 칩(100)과 상이하다. 따라서, 초음파 온 칩(1600)의 높이는 대략 760 내지 800 마이크로미터 사이 또는 그와 동일할 수 있다.
인터포저(1606)는 히트 싱크 부분(1640), 전기적 접속 부분(1638), 비아들(1636), 솔더 범프들(1634), 및 솔더 범프들(1646)을 포함한다. 인터포저(1606)는, 전기적 접속 부분(1638)이 히트 싱크 부분(1640)보다 두꺼워서, 흡음재(1604)에 대한 리세스를 형성한다는 점에서, 인터포저(606)와 상이하다.
흡음재(1604)는 인터포저(1606)의 상부 면에 결합된다. 그러나, 일부 실시예들에서, 흡음재(1604)는 초음파 온 칩(1600)의 하부 면에 결합될 수 있다. 일부 실시예들에서, 흡음재(1604)의 두께는 대략 400 내지 600 마이크로미터 사이 또는 그와 동일할 수 있다. 일부 실시예들에서, 흡음재(1604)는 텅스텐을 포함하는 에폭시를 포함할 수 있다. 일부 실시예들에서, 에폭시는 2-스테이지 에폭시(two-stage epoxy)일 수 있고, 제1 경화 스테이지(cure stage)는 흡음재(1604)를 인터포저(1606)에 결합하기 위해 수행될 수 있고, 제2 경화 스테이지는 초음파 온 칩(1600)을 흡음재(1604)에 결합하기 위해 수행될 수 있다. 일부 실시예들에서, 흡음재(1604)는, 중력이 흡음재(1604)로 하여금 인터포저(1606) 상으로 정착되게 야기시키도록 인터포저(1606)의 상부 면이 위쪽을 향하고 있을 때, 인터포저(1606) 상에 스크린 인쇄(screen-printed)될 수 있다. 일부 실시예들에서, 흡음재(1604)는 초음파 온 칩(1600)의 하부 면에 결합될 수 있고, 흡음재(1604)는, 중력이 흡음재(1604)로 하여금 초음파 온 칩(1600) 상에 정착되게 야기시키도록 인터포저(1606)의 하부 면이 위쪽을 향하고 있을 때, 초음파 온 칩(1600) 상에 스크린 인쇄될 수 있다.
전술한 바와 같이, 초음파 온 칩(1600)의 높이는 (예를 들어, 그라인딩 또는 에칭을 이용하여) 그것이 제조된 후에 감소되지 않는다. 따라서, 초음파 온 칩(1600)의 높이는 대략 760 내지 800 마이크로미터 사이 또는 그와 동일할 수 있다. 초음파 온 칩(1600)과 인터포저(1606) 사이의 계면에서의 흡음재(1604)는 음향 매칭 기능을 제공하고, 초음파 파들의 장파장 성분들이 흡음재(1604)를 통해 초음파 온 칩을 빠져나가고, 흡음재(1604)에서 감쇠되도록 강제하여, 초음파 온 칩(1600)으로의 스퓨리어스 음향 반사들 및 간섭을 감소시킬 수 있다. (그것을 박형화하기보다는) 초음파 온 칩(1600)의 높이를 유지하는 것은 패키징 동안 초음파 디바이스를 처리하는데 도움이 될 수 있다.
일부 실시예들에서, 흡음재(1604)는 초음파 온 칩(1600)과 인터포저(1606) 사이에 배치되기 때문에, 인터포저(1606)의 높이 및 그에 따른 인터포저(1606)에서의 비아들(1636)의 높이는 흡음재(1604)의 두께에 의존할 수 있다. 더 긴 비아들(1636)은 초음파 온 칩(1600)으로부터 인터포저(1606) 및 PCB(160)로의 전기적 접속의 더 높은 인덕턴스 및/또는 저항에 기여할 수 있다. 높은 인덕턴스를 피하는 것은, 초음파 신호들을 생성하기 위해 요구될 수 있는 전류에서의 큰 스파이크들(spikes)로 인해, 초음파 온 칩(1600)에서 특히 도움이 될 수 있다. 일부 실시예들에서, 흡음재(1604)의 두께의 선택은 음향 감쇠, 인터포저(1606)의 히트 싱크 부분(1640)으로의 열 전도의 효율, 및 인덕턴스 사이의 트레이딩 오프(trading off)를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 흡음재(1604)의 두께가 증가함에 따라 음향 감쇠가 증가할 수 있고, 인터포저(1606)의 히트 싱크 부분(1640)으로의 열 전도의 효율은 흡음재(1604)의 두께가 증가함에 따라 감소할 수 있고, 인덕턴스 및/또는 저항은 흡음재(1604)의 두께가 증가함에 따라 증가할 수 있다.
도 17에서, 인터포저(1606) 및 PCB(160)는 함께 결합된다. 인터포저(1606)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(160)에 본딩될 수 있다. 특히, 인터포저(1606)의 하부 표면 상의 솔더 범프들(1646)은 PCB(160)의 상부 표면 상의 솔더 범프들(162)에 솔더 본딩될 수 있다. 따라서, PCB(160)에서의 회로 및/또는 트레이스들은, 솔더 범프들(162 및 1646) 및 비아들(1636)을 통해, 인터포저(1606)의 상부 표면 상의 솔더 범프들(1634)에 전기적으로 접속될 수 있다. 도 17은 인터포저(1606)와 PCB(160) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 인터포저(1606)와 PCB(160) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 18에서, 초음파 온 칩(1600) 및 인터포저(1606)는 함께 결합된다. 초음파 온 칩(1600)은 표면 실장 기술(SMT) 프로세스를 이용하여 인터포저(1806)에 본딩될 수 있다. 특히, 인터포저(1606)의 상부 표면 상의 솔더 범프들(1634)은 초음파 온 칩(1600)의 하부 표면 상의 솔더 범프들(1632)에 솔더 본딩될 수 있다. 따라서, 초음파 온 칩(1600)에서의 집적 회로 및/또는 상호접속은, TSV들(1628), 솔더 범프들(1632 및 1634), 비아들(1636) 및 솔더 범프들(1646 및 162)을 통해, PCB(160)에서의 회로 및/또는 트레이스들에 전기적으로 접속될 수 있다. 전술한 바와 같이, 흡음재(1604)를 위한 제2 경화 스테이지는 초음파 온 칩(1600)을 인터포저(1606)에서의 흡음재(1604)에 결합하기 위해 수행될 수 있다. 도 18은 솔더 범프들(1634 및 1636) 사이의 계면에서 초음파 온 칩(1600)과 인터포저(1606) 사이에 퇴적된 언더필(366)을 더 도시한다. 언더필(366)은 초음파 온 칩(1600)과 인터포저(1606) 사이의 솔더 본드들의 기계적 및 열적 특성들을 향상시키는 것을 도울 수 있다. 흡음재(1604)는 계면의 다른 부분들에서 초음파 온 칩(1600)과 인터포저(1606) 사이에 배치된다. 볼 수 있는 바와 같이, 초음파 온 칩(1600)은 초음파 온 칩(1600) 및 인터포저(1606)가 함께 결합될 때 인터포저(1606)의 히트 싱크 부분(1640) 상에 놓인다. 특히, 흡음재(1604)의 하부 표면의 실질적으로 전부(예를 들어, 100%, 99%, 95%, 90%, 또는 75%)는 초음파 온 칩(1600) 및 인터포저(1606)가 함께 결합될 때 열 전도성 접착제를 통해 인터포저(1606)의 히트 싱크 부분(1640)에 결합될 수 있다. 인터포저(1606)는 초음파 온 칩(1600)으로부터, 흡음재(1604)를 통해, 히트 싱크 부분(1640)을 통해, 패키징된 초음파 온 칩(1600)의 최하부 및 측면들 밖으로 열 전도를 확립하는데 기여하도록 구성될 수 있다. 일부 실시예들에서, 인터포저(1606)가 PCB(160)에 결합되기 전에 인터포저(1606)가 초음파 온 칩(1600)에 결합될 수 있다는 것을 이해해야 한다.
도 16 내지 도 18은 TSV들을 포함하는 초음파 온 칩 디바이스를 도시한다. 이들 TSV들은 도 1 내지 도 7을 참조하여 전술한 것과 동일한 이유로 도움이 될 수 있다.
도 19 내지 도 22는 본 명세서에 설명된 특정 실시예들에 따른, 패키징 동안의 다른 예시적인 초음파 디바이스의 단면도들을 도시한다. 도 19는 초음파 온 칩(1900), 인터포저(1906), 흡음재(1604), 및 PCB(160)를 도시한다. 초음파 온 칩(1900)은, 초음파 온 칩(1900)이 초음파 온 칩(1900)의 상부 면 상에 본드 패드들(1972)을 포함하고, 초음파 온 칩(1900)에서의 비아들 및 초음파 온 칩(1900)의 하부 면 상의 솔더 범프들이 없다는 점에서, 초음파 온 칩(1600)과 상이하다. 인터포저(1906)는 전기적 접속 부분(1938), 히트 싱크 부분(1940), 비아들(1936), 및 인터포저(1906)의 최하부 면 상의 솔더 범프들(1946)을 포함한다. 인터포저(1906)는, 인터포저(1906)가 전기적 접속 부분(1938)으로부터 내측으로 연장되는 레지(ledge)(1980)를 더 포함하고, 인터포저(1906)의 상부 면 상에 본드 패드들(1978)을 포함하며, 인터포저(1906)의 상부 면 상에 솔더 범프들이 없다는 점에서, 인터포저(1606)와 상이하다. 비아들(1936)은 본드 패드들(1978)을 솔더 범프들(1946)에 전기적으로 접속한다.
도 20에서, 인터포저(1906) 및 PCB(160)는 함께 결합된다. 인터포저(1906)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(160)에 본딩될 수 있다. 특히, 인터포저(1906)의 하부 표면 상의 솔더 범프들(1946)은 PCB(160)의 상부 표면 상의 솔더 범프들(162)에 솔더 본딩될 수 있다. 따라서, PCB(160)에서의 회로 및/또는 트레이스들은, 솔더 범프들(162 및 1946) 및 비아들(1936)을 통해, 인터포저(1906)의 상부 표면 상의 본드 패드들(1978)에 전기적으로 접속될 수 있다. 도 20은 인터포저(1906)와 PCB(160) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 인터포저(1906)와 PCB(160) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 21에서, 초음파 온 칩(1900) 및 인터포저(1906)는 함께 결합된다. 초음파 온 칩(1900)은 레지(1980) 상에 놓인다. 일부 실시예들에서, 초음파 온 칩(1900)은 레지(1980) 상의 접착제에 결합될 수 있다. 이것은 초음파 온 칩(1900)과 인터포저(1906) 사이에 솔더 본딩이 없는 경우, 초음파 디바이스의 구조적 무결성을 보장할 수 있다. 초음파 온 칩(1900)은 또한 흡음재(1604)에 결합될 수 있다. 일부 실시예들에서, 인터포저(1906)가 PCB(160)에 결합되기 전에 인터포저(1906)가 초음파 온 칩(1900)에 결합될 수 있다는 것을 이해해야 한다.
도 22에서, 초음파 온 칩(1900)은 인터포저(1906)에 와이어본딩된다. 도 22는 와이어본드들(2274) 및 캡슐화부(2276)를 포함한다. 와이어본드들(2274)은 초음파 온 칩(1900) 상의 본드 패드들(1972)과 인터포저(1906) 상의 본드 패드들(1978) 사이에서 연장된다. 따라서, 초음파 온 칩(1900)에서의 회로 및/또는 상호접속은, 본드 패드들(1972), 와이어본드들(2274), 본드 패드들(1978), 비아들(1936), 및 솔더 범프들(1946 및 162)을 통해, PCB(160) 내의 회로 및/또는 트레이스들에 전기적으로 접속될 수 있다. 캡슐화부(2276)는 와이어본드들(2274)을 캡슐화하고, 와이어본드들(2274)을 보호하고 절연하는 역할을 할 수 있다. 도시된 것보다 더 많은 와이어본드들(2274)이 있을 수 있음을 이해해야 한다.
도 23은 본 명세서에 설명된 특정 실시예들에 따른 인터포저(1906)의 예시적인 조감도를 도시한다. 특히, 도 23은 6개의 하이브리드 인터포저들(1906)을 도시하며, 이들 각각은 전기적 접속 부분(1938), 히트 싱크 부분(1940)(예를 들어, 알루미늄 질화물, 알루미늄 산화물, 베릴륨, 및/또는 저온 동시 소성 세라믹(LTCC)), 및 전기 접속 부분(1938)으로부터 내측으로 연장되는 레지(1980)를 포함한다. 초음파 온 칩(1900)을 인터포저(1906)에 결합하기 위해, 초음파 온 칩(1900)은 도 23에서 볼 수 있는 인터포저(1906)의 최상부 면 상으로 낮추어질 수 있다.
도 24 내지 도 28은 본 명세서에 설명된 특정 실시예들에 따른, 다른 예시적인 초음파 디바이스의 단면도들을 도시한다. 도 24는 초음파 온 칩(1900), 흡음재(1604), 히트 싱크(2482), 인터포저(2406), 라이너(liner)(2484), 및 PCB(160)를 도시한다. 초음파 온 칩(1900)은 도 19에서의 배향으로부터 수직 방향으로 뒤집어지는(flip) 것으로 도시되어 있다. 흡음재(1604)는 (예를 들어, 도 24에서 볼 수 없는 접착제를 통해) 초음파 온 칩(1900)에 결합되고, 히트 싱크(2482)는 (예를 들어, 도 24에서 보이지 않는 접착제를 통해) 흡음재(1604)에 결합된다. 히트 싱크(2482)는 알루미늄 질화물, 알루미늄 산화물, 베릴륨, 및/또는 저온 동시 소성 세라믹(LTCC)과 같은 세라믹 재료를 포함할 수 있다. 인터포저(2406)는 비아들(2436) 및 본드 패드들(2478)을 포함한다. 비아들(2436)은 본드 패드들(2478)에 전기적으로 접속된다. 인터포저(2406)는 유기, 유리, 또는 실리콘 재료로 이루어질 수 있다. 라이너(2484)는 본드 패드들(2478)을 보호할 수 있다. 라이너(2484)는 잔류물이 없는 제거가능 라이너(residue-free removable liner)일 수 있고, 예를 들어, 폴리이미드 테이프(polyimide tape), 막(film), 또는 시트(sheet)를 포함할 수 있다. 일부 실시예들에서, 라이너(2484)는 정전 방전 소산(electrostatic-discharge dissipative)일 수 있다. 인터포저(2406)가 도 24에서 2개의 접속되지 않은 부분들로서 나타나지만, 도 24에서 보이지 않는 인터포저(2406)의 다른 부분들은 이들 2개의 부분들을 함께 접속할 수 있다. 일부 실시예들에서, 인터포저(2406)는 픽처 프레임(picture frame)과 유사할 수 있다.
도 25에서, 초음파 온 칩(1900)은 인터포저(2406)에 결합된다. 본드 패드들(1972)을 포함하는 초음파 온 칩(1900)의 면이 라이너(2484)를 향하도록, 초음파 온 칩(1900)이 인터포저(2406)에 삽입된다. 초음파 온 칩(1900)은 접착제(2488)에 의해 인터포저(2406)에 접착된다. 라이너(2486)는 라이너(2484)에 의해 이미 덮이지 않은 초음파 온 칩(1900) 및 인터포저(2406)의 면들 위에 배치된다.
도 26에서, 초음파 온 칩(1900)은 인터포저(2406)에 와이어본딩된다. 도 26에서의 모든 요소들은, PCB(160) 외에는, 도 25의 배향으로부터 수직으로 뒤집어지는 것으로 도시된다. 도 26은 와이어본드들(2674) 및 캡슐화부(2676)를 포함한다. 라이너(2484)는 제거된다. 와이어본드들(2674)은 초음파 온 칩(1900) 상의 본드 패드들(1972)과 인터포저(2406) 상의 본드 패드들(2478) 사이에서 연장된다. 캡슐화부(2676)는 와이어본드들(2674)을 캡슐화하고, 와이어본드들(2674)을 보호하고 절연하는 역할을 할 수 있다. 도시된 것보다 더 많은 와이어본드들(2674)이 있을 수 있음을 이해해야 한다.
도 27에서, 라이너(186)는 제거되었다. 솔더 범프들(2746)은 솔더 범프들(2746)이 비아들(2436)에 전기적으로 접속되도록 인터포저(2406) 상에 배치되었다. 따라서, 비아들(2436)은 본드 패드들(2478)을 솔더 범프들(2746)에 전기적으로 접속한다.
도 28에서, 인터포저(2406)는 PCB(160)에 결합된다. 인터포저(2406)는 표면 실장 기술(SMT) 프로세스를 이용하여 PCB(160)에 본딩될 수 있다. 특히, 인터포저(2406)의 하부 표면 상의 솔더 범프들(2746)은 PCB(160)의 상부 표면 상의 솔더 범프들(162)에 솔더 본딩될 수 있다. 따라서, PCB(160)에서의 회로 및/또는 트레이스들은, 솔더 범프들(162 및 146), 비아들(2436), 본드 패드들(2478), 와이어본드들(2674), 및 본드 패드들(1972)을 통해, 초음파 온 칩(1900)에서의 집적 회로 및/또는 상호접속에 전기적으로 접속될 수 있다. 도 28은 인터포저(2406)와 PCB(160) 사이에 퇴적된 언더필(264)을 더 도시한다. 언더필(264)은 인터포저(2406)와 PCB(160) 사이의 솔더 본드들의 기계적 및 열적 특성들을 개선하는 것을 도울 수 있다.
도 29는 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩(2900)의 예를 도시한다. 초음파 온 칩(2900)은 CMOS(complementary metal oxide semiconductor) 기판과 같은 집적 회로 기판(2903)에 본딩된 초음파 트랜스듀서 기판(2902)을 포함한다. 초음파 트랜스듀서 기판(2902)은 복수의 캐비티들(2914), 제1 실리콘 디바이스 층(2918), 제2 실리콘 디바이스 층(2912), 실리콘 산화물 층(2920), 패시베이션 층(passivation layer)(2908), 실리콘 산화물 부분들(2916), 및 금속화부(metallization)(2910)를 포함한다. 캐비티들(2914)은 제1 실리콘 디바이스 층(2918)과 제2 실리콘 디바이스 층(2912) 사이에 형성된다. 제1 및 제2 실리콘 디바이스 층들(2918 및 2912) 사이에는 실리콘 산화물 층(2920)(예를 들어, 실리콘의 열 산화에 의해 형성된 실리콘 산화물과 같은 열 실리콘 산화물)이 형성될 수 있으며, 그것에 캐비티들(2914)이 형성된다. 캐비티들(2914)은 실리콘 산화물을 함께 포함하는 2개의 기판들을 본딩함으로써 형성될 수 있다. 실리콘 산화물 부분들(2916)은 본딩 이전에 다른 기판 상에 있었던 실리콘 산화물 층(2920)에 본딩된 하나의 기판 상의 실리콘 산화물 층을 나타낼 수 있다. 이러한 비제한적인 예에서, 제1 실리콘 디바이스 층(2918)은 최하부 전극으로서 구성될 수 있고, 제2 실리콘 디바이스 층(2912)은 멤브레인으로서 구성될 수 있다. 따라서, 제1 실리콘 디바이스 층(2918), 제2 실리콘 디바이스 층(2912), 및 캐비티들(2914)의 조합은, 초음파 트랜스듀서들(예를 들어, CMUT(capacitive micromachined ultrasonic transducer)들)을 형성할 수 있으며, 그 중 6개가 이러한 비제한적인 단면도에 도시되어 있다. 최하부 전극 또는 멤브레인으로서의 동작을 용이하게 하기 위해, 제1 실리콘 디바이스 층(2918) 및 제2 실리콘 디바이스 층(2912) 중 하나 또는 둘다는 전도체들로서 작용하도록 도핑될 수 있고, 일부 경우들에는 (예를 들어, 1015 도펀트/cm3보다 크거나 또는 그보다 큰 도핑 농도를 갖도록) 고농도 도핑될 수 있다. 패시베이션 층(2908)은 제1 실리콘 디바이스 층(2918)을 패시베이션한다. 금속화부(2910)는 초음파 트랜스듀서들에 대한 외부 전기적 접촉을 제공한다. 초음파 온 칩의 상부 면(2944)은 초음파 에너지가 촬영을 위해 초음파 트랜스듀서들에 의해 송신될 면을 나타낸다. 따라서, 상부 면(2944)은 초음파 온 칩(2900)이 그 일부인 초음파 디바이스의 센서 면(sensor face)을 나타낸다.
집적 회로 기판(2903)은 금속화부(2942), 절연 층(2922), 벌크 실리콘 층(2930), 스루 실리콘 비아(TSV)들(2928), 및 솔더 범프들(2932)을 포함한다. (본 명세서에 설명된 솔더 범프들은 도금된 후, 하프돔 구조체들(half-dome structures)을 형성하도록 어닐링될 수 있다.) 금속화부(2942)는, 알루미늄, 구리 또는 임의의 다른 적절한 금속화 재료로 형성될 수 있고, 집적 회로 기판(2903)에 형성된 집적 회로의 적어도 일부를 나타낼 수 있다. 예를 들어, 금속화부(2942)는 라우팅 층(routing layer)으로서 역할을 할 수 있고, 하나 이상의 전극을 형성하도록 패터닝될 수 있거나, 다른 기능들을 위해 이용될 수 있다. 실제로, 집적 회로 기판(2903)은 하나보다 많은 금속화 층을 포함할 수 있지만, 단순화를 위해 하나의 금속화부(2942)만이 도시된다.
TSV들(2928)은 벌크 실리콘 층(2930)을 통과하는 비아들이다. TSV들(2928)은 초음파 온 칩(2900)의 하부 표면(2948)(즉, 상부 표면(2944)에 대향하는 표면) 상에 있고, 외부 전기적 접촉일 수 있는 솔더 범프들(2932)과 집적 회로 기판(2903)에 포함된 하나 이상의 집적 회로 사이에 전기 신호들을 송신할 수 있다. TSV들(2928)은, 예를 들어, 구리, 도핑된 폴리실리콘, 또는 텅스텐으로부터 형성될 수 있다. (TSV들(2928)과 집적 회로 기판(2903)에서의 집적 회로들 사이의 전기 접속은 도 29에 도시되지 않는다.) 일부 실시예들에서, TSV들(2928) 및 솔더 범프들(2932)은 존재하지 않을 수 있다.
초음파 온 칩(2900)은 본딩 구조체들(2926) 및 본딩 구조체들(2926)을 형성하기 위한 준비로 형성된 패시베이션 층(2924)을 더 포함한다. 본딩 구조체들(2926)은 초음파 트랜스듀서 기판(2902)을 집적 회로 기판(2903)에 전기적으로 접속한다. 따라서, 집적 회로 기판(2903)으로부터, 본딩 구조체들(2926)을 통해, 그리고 초음파 트랜스듀서 기판(2902)으로 전기 신호들이 송신될 수 있고, 그 반대로도 된다.
본 명세서에 설명된 특정 실시예에 따라 초음파 온 칩(2900)의 높이(2901)가 감소될 때, 이것은 벌크 실리콘 층(2930)의 높이를 감소시킴으로써 달성될 수 있다는 것을 이해해야 한다.
CMUT들과 CMOS 웨이퍼들의 제조 및 통합에 관한 추가 정보는, 예를 들어, 2015년 6월 30일에 허여된 (그리고, 본 출원의 양수인에게 양도된) "MICROFABRICATED ULTRASONIC TRANSDUCERS AND RELATED APPARATUS AND METHODS"라는 명칭의 미국 특허 제9,067,779호에서 발견될 수 있다. 그러나, 도 29에 도시된 실시예는 초음파 온 칩(2900)에 대한 단지 하나의 가능한 구성을 나타낸다는 것을 이해해야 한다. 트랜스듀서들 및 집적 회로가 동일한 기판 상에 형성되는 나란한 배열(side-by-side arrangement) 뿐만 아니라, 압전 마이크로머신 초음파 트랜스듀서(piezoelectric micromachined ultrasonic transducer)(PMUT)들로부터 형성되는 어레이들, 또는 다른 적절한 타입들의 초음파 트랜스듀서들을 포함하지만 이에 제한되지 않는 다른 구성들도 가능하다. 또 다른 실시예들에서, 초음파 온 칩 디바이스(2900)는 자체적으로 초음파 트랜스듀서 어레이(즉, 초음파 트랜스듀서 칩)를 포함할 수 있으며, 여기서, 집적 회로가 상이한 기판 또는 회로 보드 상에 완전히 위치된다.
도 30은 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 예시적인 프로세스(3000)를 도시한다. 프로세스(3000)의 추가 설명은 도 1 내지 도 7 및 도 16 내지 도 18을 참조하여 발견될 수 있다.
동작(3002)에서, 초음파 온 칩의 두께가 감소된다. 특히, 초음파 온 칩(100)의 높이는, 패키징 이전에, (예를 들어, 그라인딩 또는 에칭을 이용하여) 제조된 후에 감소된다. 그러한 실시예들에서, 초음파 온 칩의 높이는 대략 760 내지 800 마이크로미터 사이 또는 그와 동일한 것으로부터 대략 200 내지 300 마이크로미터 사이 또는 그와 동일한 것으로 감소될 수 있다. 초음파 온 칩의 박형화는, 이용하는 동안에, 초음파 파들의 장파장 성분들이 초음파 온 칩을 빠져나가도록 강제하는 것을 도울 수 있고, 따라서 초음파 온 칩으로의 스퓨리어스 음향 반사들 및 간섭을 감소시킬 수 있다. 일부 실시예들에서, 동작(3002)은 존재하지 않을 수 있고, 초음파 온 칩은 두께가 감소되지 않을 수 있다. 그러한 실시예들에서, 초음파 온 칩은 흡음재에 결합될 수 있다. 흡음재(1604)의 두께는 대략 400 내지 600 마이크로미터 사이 또는 그와 동일할 수 있고, 텅스텐을 포함하는 에폭시를 포함할 수 있고, (후술되는 바와 같이) 초음파 온 칩 또는 인터포저 상에 스크린 인쇄될 수 있다. 프로세스(3000)는 동작(3002)으로부터 동작(3004)으로 진행한다.
동작(3004)에서, 인터포저 내의 비아들이 PCB에 전기적으로 접속되도록, 인터포저가 인쇄 회로 기판에 결합된다. 예를 들어, 인터포저 내의 비아들에 전기적으로 접속되는 인터포저 상의 솔더 범프들은 PCB 상의 솔더 범프들에 본딩될 수 있다. 일부 실시예들에서, 인터포저는 알루미늄 질화물, 알루미늄 산화물, 베릴륨, 및/또는 저온 동시 소성 세라믹(LTCC)과 같은 세라믹 재료를 포함하는 히트 싱크 부분을 포함하고, 비아들이 히트 싱크 부분을 통과한다. 일부 실시예들에서, 인터포저는 히트 싱크 부분 및 전기적 접속 부분 둘다를 포함하고, 여기서 전기적 접속 부분은 유기, 유리, 또는 실리콘 재료를 포함하고, 비아들은 전기적 접속 부분을 통과한다. 흡음재를 포함하는 실시예들에서, 흡음재는 초음파 온 칩과 인터포저 사이에 배치될 수 있다. 프로세스(3000)는 동작(3004)으로부터 동작(3006)으로 진행한다.
동작(3006)에서, 초음파 온 칩 내의 TSV들이 인터포저 내의 비아들에 전기적으로 접속되도록, 초음파 온 칩이 인터포저에 결합된다. 예를 들어, 초음파 온 칩 내의 TSV들에 전기적으로 접속되는 초음파 온 칩 상의 솔더 범프들은 인터포저 내의 비아들에 전기적으로 접속되는 인터포저 상의 솔더 범프들에 본딩될 수 있다.
초음파 온 칩 디바이스에서의 TSV들은 다음의 이유들로 인해 도움이 될 수 있다:
1. 더 긴 전기적 경로들을 요구할 수 있는 외부 환경에 초음파 온 칩을 전기적으로 접속하기 위한 다른 상호접속과 비교하여, TSV들은 더 낮은 기생 인덕턴스 및 저항을 제공할 수 있어서, 초음파 디바이스의 더 높은 전력 효율 및 더 적은 가열을 초래한다.
2. TSV들을 이용하는 것은 초음파 온 칩을 인터포저에 결합하기 위한 표면 실장 기술(SMT) 프로세스를 이용하는 것을 용이하게 할 수 있다. 인터포저의 솔더 범프들의 대부분 또는 전부를 초음파 온 칩의 솔더 범프들에 한번에 솔더 본딩하는 것이 가능할 수 있고, 단일 머신을 이용하여 다수의 초음파 온 칩들을 다수의 인터포저들에 한번에 솔더 본딩하는 것이 가능할 수 있다. 즉, TSV들을 이용하는 것은 높은 용적의 초음파 온 칩들을 패키징하기에 더 적합할 수 있는 높은 처리량 패키징 프로세스를 용이하게 할 수 있다.
3. 초음파 촬영 동안, 초음파 온 칩의 상부 면은 피검자에 대해 눌려질 수 있다. (음향 렌즈와 같은 하나 이상의 구조체가 촬영 동안에 초음파 온 칩의 상부 면과 피검자 사이에 배치될 수 있다는 점에 유의해야 한다.) TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않고, 따라서 이러한 압력으로 인한 손상에 대해 영향을 더 적게 받을 수 있다.
4. 초음파 온 칩에 전기적으로 접속하기 위한 다른 상호접속 구조체들은 초음파 온 칩의 상부 면으로부터 측방향으로 연장될 수 있다. 따라서, 패키징된 초음파 온 칩의 상부 면은 이러한 측방향 연장으로 인해 초음파 온 칩 자체의 상부 면보다 크기가 클 수 있다. 전술한 바와 같이, TSV들은 초음파 온 칩의 상부 면 근처에 배치되지 않으며, 따라서 초음파 온 칩의 상부 면의 크기에 크게 기여하지 않는다. 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 초음파 디바이스의 전체 크기를 감소시키고, 초음파 패치들과 같은 초음파 디바이스에 대한 폼 팩터들을 가능하게 하는 것을 도울 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 예를 들어, 촬영 동안 패키징된 초음파 온 칩의 상부 면이 피검자의 늑골들 사이에 맞추어지는 것을 도울 수 있다. 이것은 특히 심장 촬영에 도움이 될 수 있다. 또한, 상호접속을 갖는 패키징된 초음파 온 칩의 상부 면의 크기를 증가시키는 것을 피하는 것은, 패키징된 초음파 온 칩의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다. 특히, 음향 렌즈 재료의 두께를 감소시키는 것은, 초음파 디바이스에 의해 생성된 압력파들의 감쇠를 감소시키는 것을 도울 수 있다.
일부 실시예들에서, 동작(3006)은 동작(3004) 이전에 수행될 수 있다. 즉, 인터포저는 PCB에 결합되기 전에 초음파 온 칩에 결합될 수 있다. 일부 실시예들에서, 동작(3004)은 존재하지 않을 수 있고, 그러한 실시예들에서, 인터포저는 다른 타입의 디바이스에 결합될 수 있거나, 다른 디바이스에 결합되지 않을 수 있다.
도 31은 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 다른 예시적인 프로세스(3100)를 도시한다. 프로세스(3100)의 추가 설명은 도 8 내지 도 11, 도 19 내지 도 22, 및 도 24 내지 도 28을 참조하여 발견될 수 있다.
동작(3102)에서, 초음파 온 칩의 두께가 감소된다. 동작(3102)의 추가 설명은 동작(3002)을 참조하여 발견될 수 있다. 전술한 바와 같이, 일부 실시예에서, 동작(3102)은 존재하지 않을 수 있다. 프로세스(3100)는 동작(3102)으로부터 동작(3104)으로 진행한다.
동작(3104)에서, 인터포저 내의 비아들이 PCB에 전기적으로 접속되도록, 인터포저가 인쇄 회로 기판에 결합된다. 동작(3104)의 추가 설명은 동작(3004)을 참조하여 발견될 수 있다. 프로세스(3100)는 동작(3104)으로부터 동작(3106)으로 진행한다.
동작(3106)에서, 초음파 온 칩이 인터포저에 결합된다. 예를 들어, 초음파 온 칩은 접착제를 통해 인터포저에 결합될 수 있다. 프로세스(3100)는 동작(3106)으로부터 동작(3108)으로 진행한다.
일부 실시예들에서, 동작(3106)은 동작(3104) 이전에 수행될 수 있다. 즉, 인터포저는 PCB에 결합되기 전에 초음파 온 칩에 결합될 수 있다. 일부 실시예들에서, 동작(3104)은 존재하지 않을 수 있고, 그러한 실시예들에서, 인터포저는 다른 타입의 디바이스에 결합될 수 있거나, 또는 다른 디바이스에 결합되지 않을 수 있다.
동작(3108)에서, 초음파 온 칩이 인터포저에 와이어본딩된다. 예를 들어, 와이어본드들은 초음파 온 칩 상의 본드 패드들로부터 인터포저 상의 본드 패드들로 연장될 수 있다. 와이어본드들이 초음파 온 칩으로부터 인터포저로 연장될 때, 와이어본드들은 초음파 온 칩으로부터 PCB로 연장되는 와이어본드들보다 짧을 수 있다. 더 짧은 와이어본드들은 패키징된 초음파 온 칩의 더 작은 상부 면을 초래할 수 있고, 이는 초음파 디바이스의 전체 크기를 감소시키는 것을 도울 수 있고, 촬영 동안 패키징된 초음파 온 칩의 상부 면이 피검자의 늑골들 사이에 맞추어지는 것을 도울 수 있고, 패키징된 초음파 온 칩의 상부 면 상에 퇴적되는 음향 렌즈 재료의 양을 감소시키는 것을 도울 수 있다.
도 32는 본 명세서에 설명된 특정 실시예들에 따른, 초음파 온 칩을 패키징하기 위한 다른 예시적인 프로세스(3100)를 도시한다. 프로세스(3200)의 추가 설명은 도 12 내지 도 15를 참조하여 발견될 수 있다.
동작(3202)에서, 초음파 온 칩의 두께가 감소된다. 동작(3202)의 추가 설명은 동작(3002)을 참조하여 발견될 수 있다. 프로세스(3200)는 동작(3202)으로부터 동작(3204)으로 진행한다.
동작(3204)에서, 히트 싱크는 인쇄 회로 기판(PCB)에 결합된다. 예를 들어, 히트 싱크는 표면 실장 기술에 의해 인쇄 회로 기판에 결합될 수 있다. 프로세스(3200)는 동작(3204)으로부터 동작(3206)으로 진행한다.
동작(3206)에서, 초음파 온 칩이 히트 싱크에 결합된다. 예를 들어, 초음파 온 칩은 접착제 또는 표면 실장 기술을 통해 히트 싱크에 결합될 수 있다. 히트 싱크는 알루미늄 질화물, 알루미늄 산화물, 베릴륨, 및/또는 저온 동시 소성 세라믹(LTCC)과 같은 세라믹 재료를 포함할 수 있다. 프로세스(3200)는 동작(3206)으로부터 동작(3208)으로 진행한다.
일부 실시예에서, 동작(3206)은 동작(3204) 이전에 수행될 수 있다. 즉, 히트 싱크는 PCB에 결합되기 전에 초음파 온 칩에 결합될 수 있다. 일부 실시예들에서, 동작(3204)은 존재하지 않을 수 있고, 히트 싱크는 다른 타입의 디바이스에 결합될 수 있거나, 또는 다른 디바이스에 결합되지 않을 수 있다.
동작(3208)에서, 초음파 온 칩이 PCB에 와이어본딩된다. 예를 들어, 와이어본드들은 초음파 온 칩 상의 본드 패드들로부터 PCB 상의 본드 패드들로 연장될 수 있다. 와이어본드들이 초음파 온 칩으로부터 PCB로 연장될 때, 히트 싱크는, 프로세스들(3000 및 3100)을 참조하여 설명된 것들처럼 다른 인터포저들이 포함하는 것과 같은 비아들을 포함하지 않을 수 있다.
위의 설명은 초음파 온 칩에 대해 이용될 수 있는 패키징 방안들을 설명하였지만, 패키징 방안들은 다른 타입들의 다이들에도 마찬가지로 이용될 수 있다는 것을 이해해야 한다. 예를 들어, 본 명세서에 설명된 인터포저들 중 임의의 것은 다른 타입들의 다이들과 함께 이용될 수 있다.
본 개시내용의 다양한 양태들은, 단독으로, 조합하여, 또는 위에서 설명된 실시예에서 구체적으로 논의되지 않은 다양한 배열로 이용될 수 있으며, 따라서, 그 응용은 상기의 설명에서 개시되거나 도면들에 도시된 컴포넌트들의 세부사항들 또는 배열로 제한되지 않는다. 예를 들어, 일 실시예에서 설명된 양태들이 다른 실시예들에서 설명된 양태들과 임의의 방식으로 결합될 수 있다.
명세서 및 청구항들에서 이용된 단수형은, 명확하게 반대로 지시되지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.
명세서 및 청구항들에서 이용된 바와 같은 문구 "및/또는"은 그렇게 결합된 요소들, 즉, 일부 경우들에서는 함께 존재하고 다른 경우들에서는 분리되어 존재하는 요소들의 "어느 하나 또는 둘다"를 의미하는 것으로 이해되어야 한다. "및/또는"으로 열거된 다수의 요소들은 동일한 형태로, 즉, 그렇게 결합된 요소들의 "하나 이상"으로 이해되어야 한다. 구체적으로 식별된 그러한 요소들에 관련되든지 또는 관련되지 않든지 간에, "및/또는" 절에 의해 구체적으로 식별된 요소들 이외의 다른 요소들이 선택적으로 존재할 수 있다. 따라서, 비제한적인 예로서, "A 및/또는 B"에 대한 참조는, "포함하는(comprising)"과 같은 개방형 언어(open-ended language)와 함께 이용될 때, 일 실시예에서, A 단독(선택적으로 B 이외의 요소들을 포함함); 다른 실시예에서, B 단독(선택적으로 A 이외의 요소들을 포함함); 또 다른 실시예에서, A 및 B 둘다(선택적으로 다른 요소들을 포함함) 등을 지칭할 수 있다.
명세서 및 청구항들에서 이용된 바와 같이, 하나 이상의 요소의 목록을 참조한 문구 "적어도 하나"는, 요소들의 목록에서의 요소들 중 임의의 하나 이상으로부터 선택된 적어도 하나의 요소를 의미하지만, 요소들의 목록 내에서 구체적으로 열거된 각각의 및 모든 요소 중 적어도 하나를 반드시 포함할 필요는 없고, 요소들의 목록에서의 요소들의 임의의 조합들을 배제하지 않는 것으로 이해되어야 한다. 이러한 정의는 또한, 문구 "적어도 하나"가 지칭하는 요소들의 목록 내에서 구체적으로 식별되는 요소들 이외의 요소들이, 구체적으로 식별되는 그러한 요소들과 관련되든지 또는 관련되지 않든지 간에, 선택적으로 존재할 수 있도록 허용한다. 따라서, 비제한적 예로서, "A 및 B 중 적어도 하나" (또는, 동등하게, "A 또는 B 중 적어도 하나" 또는, 동등하게, "A 및/또는 B 중 적어도 하나")는, 일 실시예에서, B가 존재하지 않는, 선택적으로 하나보다 많은 것을 포함하는 적어도 하나의 A(및 선택적으로 B 이외의 요소들을 포함함); 다른 실시예에서, A가 존재하지 않는, 선택적으로 하나보다 많은 것을 포함하는 적어도 하나의 B(및 선택적으로 A 이외의 요소들을 포함함); 또 다른 실시예에서, 선택적으로 하나보다 많은 것을 포함하는 적어도 하나의 A, 및 선택적으로 하나보다 많은 것을 포함하는 적어도 하나의 B(및 선택적으로 다른 요소들을 포함) 등을 지칭할 수 있다.
청구항 요소를 수정하기 위한 청구항들에서의 "제1", "제2", "제3" 등과 같은 서수 용어들의 이용은, 그것만으로는 방법의 동작들이 수행되는 시간적 순서 또는 하나의 청구항 요소의 다른 청구항 요소에 대한 임의의 우선순위, 선행(precedence), 또는 순서를 내포하는 것이 아니라, 청구항 요소들을 구별하기 위해, 특정 명칭을 갖는 하나의 청구항 요소를, (서수 용어를 이용한 것을 제외하고는) 동일한 명칭을 갖는 다른 요소로부터 구별하기 위한 라벨들로서만 이용된다.
본 명세서에서 이용되는 바와 같이, 2개의 엔드포인트들 사이의 수치 값에 대한 참조는, 수치 값이 엔드포인트들 중 어느 하나를 가정할 수 있는 상황을 포함하는 것으로 이해되어야 한다. 예를 들어, 특성이 A와 B 사이, 또는 대략 A와 B 사이의 값을 갖는다고 언급하는 것은, 달리 언급되지 않는 한, 표시된 범위가 엔드포인트들 A 및 B를 포함하는 것을 의미하는 것으로 이해되어야 한다.
"대략" 및 "약"이라는 용어들은 일부 실시예들에서 타겟 값의 ±20% 이내, 일부 실시예들에서 타겟 값의 ±10% 이내, 일부 실시예들에서 타겟 값의 ±5% 이내, 심지어는 일부 실시예들에서 타겟 값의 ±2% 이내를 의미하기 위해 이용될 수 있다. "대략" 및 "약"이라는 용어들은 타겟 값을 포함할 수 있다.
또한, 본 명세서에서 이용되는 어법 및 용어는 설명을 위한 것이며, 제한적인 것으로 간주되어서는 안된다. 본 명세서에서 "포함하는(including)", "포함하는(comprising)", 또는 "갖는(having)", "포함하는(containing)", "수반하는(involving)", 및 그의 변형들의 이용은, 그 앞에 열거된 항목들 및 그의 등가물들 뿐만 아니라, 추가적인 항목들을 포함하는 것을 의미한다.
적어도 하나의 실시예의 몇몇 양태들을 전술하였지만, 다양한 변경들, 수정들 및 개선들이 본 기술분야의 통상의 기술자에게 쉽게 발생할 것임을 이해해야 한다. 그러한 변경들, 수정들, 및 개선들은 본 개시내용의 목적인 것으로 의도된다. 따라서, 상기의 설명 및 도면들은 단지 예일 뿐이다.

Claims (24)

  1. 장치로서,
    스루 실리콘 비아(TSV)들을 포함하는 초음파 온 칩; 및
    상기 초음파 온 칩에 결합되고 비아들을 포함하는 인터포저를 포함하고,
    상기 초음파 온 칩에서의 상기 TSV들이 상기 인터포저에서의 상기 비아들에 전기적으로 접속되도록, 상기 초음파 온 칩이 상기 인터포저에 결합되는, 장치.
  2. 제1항에 있어서,
    상기 초음파 온 칩의 두께는 약 200 마이크로미터 내지 약 300 마이크로미터인, 장치.
  3. 제1항에 있어서,
    상기 인터포저는 히트 싱크 부분을 포함하는, 장치.
  4. 제3항에 있어서,
    상기 히트 싱크 부분은 세라믹 재료를 포함하는, 장치.
  5. 제4항에 있어서,
    상기 세라믹 재료는 알루미늄 질화물인, 장치.
  6. 제1항에 있어서,
    상기 인터포저는 상기 비아들을 포함하는 전기적 접속 부분을 더 포함하는, 장치.
  7. 제6항에 있어서,
    상기 전기적 접속 부분은 유기, 유리, 및/또는 실리콘 재료를 포함하는, 장치.
  8. 제1항에 있어서,
    상기 인터포저는 상기 인터포저의 면으로부터 상기 초음파 온 칩을 향해 돌출하는 구리 패턴들을 포함하는, 장치.
  9. 제1항에 있어서,
    상기 초음파 온 칩 및 상기 인터포저는 표면 실장 기술(SMT) 프로세스를 이용하여 함께 결합되는, 장치.
  10. 제1항에 있어서,
    언더필이 상기 초음파 온 칩과 상기 인터포저 사이의 계면의 실질적으로 전부를 따라 배치되는, 장치.
  11. 제1항에 있어서,
    접착제가 상기 초음파 온 칩과 상기 인터포저 사이의 계면의 일부를 따라 배치되는, 장치.
  12. 제1항에 있어서,
    상기 초음파 온 칩과 상기 인터포저 사이의 계면의 일부를 따라 빈 공간이 존재하는, 장치.
  13. 제1항에 있어서,
    상기 초음파 온 칩의 상부 면의 크기는 상기 장치의 상부 면의 크기와 대략 동일한, 장치.
  14. 제1항에 있어서,
    회로 및/또는 트레이스들을 포함하는 인쇄 회로 기판을 더 포함하고, 상기 인쇄 회로 기판은 상기 인터포저에서의 상기 비아들이 상기 인쇄 회로 기판에서의 상기 회로 및/또는 트레이스들에 전기적으로 접속되도록 상기 인터포저에 결합되는, 장치.
  15. 장치로서,
    제1 본드 패드들을 포함하는 초음파 온 칩;
    제2 본드 패드들을 포함하고 상기 초음파 온 칩에 결합되는 인터포저; 및
    상기 초음파 온 칩 상의 상기 제1 본드 패드들로부터 상기 인터포저 상의 상기 제2 본드 패드들로 연장되는 와이어본드들을 포함하는, 장치.
  16. 제15항에 있어서,
    상기 초음파 온 칩의 두께는 약 200 마이크로미터 내지 약 300 마이크로미터인, 장치.
  17. 제15항에 있어서,
    상기 인터포저는 히트 싱크 부분을 포함하는, 장치.
  18. 제17항에 있어서,
    상기 히트 싱크 부분은 세라믹 재료를 포함하는, 장치.
  19. 제18항에 있어서,
    상기 세라믹 재료는 알루미늄 질화물인, 장치.
  20. 제15항에 있어서,
    상기 인터포저는 비아들을 포함하는 전기적 접속 부분을 더 포함하는, 장치.
  21. 제20항에 있어서,
    상기 전기적 접속 부분은 유기, 유리, 및/또는 실리콘 재료를 포함하는, 장치.
  22. 제15항에 있어서,
    상기 인터포저는 상기 인터포저의 면으로부터 상기 초음파 온 칩을 향해 돌출하는 구리 패턴들을 포함하는, 장치.
  23. 제15항에 있어서,
    상기 초음파 온 칩 및 상기 인터포저는 접착제를 통해 함께 결합되는, 장치.
  24. 제15항에 있어서,
    회로 및/또는 트레이스들을 포함하는 인쇄 회로 기판을 더 포함하고,
    상기 인터포저는 비아들을 더 포함하고;
    상기 인쇄 회로 기판은 상기 인터포저에서의 상기 비아들이 상기 인쇄 회로 기판에서의 상기 회로 및/또는 트레이스들에 전기적으로 접속되도록 상기 인터포저에 결합되는, 장치.
KR1020207024309A 2018-01-30 2019-01-29 초음파 온 칩을 패키징하기 위한 방법들 및 장치들 KR20200115558A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862623948P 2018-01-30 2018-01-30
US62/623,948 2018-01-30
PCT/US2019/015518 WO2019152340A1 (en) 2018-01-30 2019-01-29 Methods and apparatuses for packaging an ultrasound-on-a-chip

Publications (1)

Publication Number Publication Date
KR20200115558A true KR20200115558A (ko) 2020-10-07

Family

ID=67391191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024309A KR20200115558A (ko) 2018-01-30 2019-01-29 초음파 온 칩을 패키징하기 위한 방법들 및 장치들

Country Status (7)

Country Link
US (2) US11389137B2 (ko)
EP (1) EP3745961A4 (ko)
JP (1) JP2021511750A (ko)
KR (1) KR20200115558A (ko)
CN (1) CN111683603A (ko)
TW (1) TW201935639A (ko)
WO (1) WO2019152340A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201946700A (zh) 2018-05-03 2019-12-16 美商蝴蝶網路公司 超音波裝置
WO2020010207A1 (en) 2018-07-06 2020-01-09 Butterfly Network, Inc. Methods and apparatuses for packaging an ultrasound-on-a-chip
TW202042750A (zh) 2018-09-28 2020-12-01 美商蝴蝶網路公司 用以在超聲波換能器空腔中捕集材料的製造技術和結構
WO2020102130A1 (en) 2018-11-13 2020-05-22 Butterfly Network, Inc. Getter technology for micromachined ultrasonic transducer cavities
US11571711B2 (en) 2018-11-15 2023-02-07 Bfly Operations, Inc. Anti-stiction bottom cavity surface for micromachined ultrasonic transducer devices
CA3121805A1 (en) 2018-12-07 2020-06-11 Octant, Inc. Systems for protein-protein interaction screening
WO2020163595A1 (en) 2019-02-07 2020-08-13 Butterfly Network, Inc Bi-layer metal electrode for micromachined ultrasonic transducer devices
US11583894B2 (en) 2019-02-25 2023-02-21 Bfly Operations, Inc. Adaptive cavity thickness control for micromachined ultrasonic transducer devices
US11484911B2 (en) 2019-04-12 2022-11-01 Bfly Operations, Inc. Bottom electrode via structures for micromachined ultrasonic transducer devices
US11501562B2 (en) 2019-04-30 2022-11-15 Bfly Operations, Inc. Ultrasound face scanning and identification apparatuses and methods
US11684951B2 (en) 2019-08-08 2023-06-27 Bfly Operations, Inc. Micromachined ultrasonic transducer devices having truncated circle shaped cavities
US11988640B2 (en) 2020-03-11 2024-05-21 Bfly Operations, Inc. Bottom electrode material stack for micromachined ultrasonic transducer devices
CN113441379B (zh) * 2021-08-27 2021-11-23 南京声息芯影科技有限公司 适合高密度集成的PMUT-on-CMOS单元、阵列芯片及制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US7687976B2 (en) * 2007-01-31 2010-03-30 General Electric Company Ultrasound imaging system
US20080315331A1 (en) * 2007-06-25 2008-12-25 Robert Gideon Wodnicki Ultrasound system with through via interconnect structure
JP2009065009A (ja) * 2007-09-07 2009-03-26 Mitsubishi Plastics Inc 多層配線基板
US20110055447A1 (en) 2008-05-07 2011-03-03 Signostics Limited Docking system for medical diagnostic scanning using a handheld device
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8575558B2 (en) * 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
EP2646173A2 (en) 2010-12-03 2013-10-09 Research Triangle Institute Ultrasound device, and associated cable assembly
US8938136B2 (en) * 2012-08-08 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Opto-electronic system having flip-chip substrate mounting
US9499392B2 (en) 2013-02-05 2016-11-22 Butterfly Network, Inc. CMOS ultrasonic transducers and related apparatus and methods
CA2905040C (en) 2013-03-15 2021-10-19 Butterfly Network, Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
KR20150065067A (ko) * 2013-12-04 2015-06-12 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 제조방법
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US9472483B2 (en) * 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
US20160009544A1 (en) * 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
KR20170019676A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 반도체 장치의 제조 방법
JP2017069652A (ja) * 2015-09-28 2017-04-06 キヤノン株式会社 超音波トランスデューサ及びこれを備えた被検体情報取得装置
US10856840B2 (en) 2016-06-20 2020-12-08 Butterfly Network, Inc. Universal ultrasound device and related apparatus and methods
US11712221B2 (en) * 2016-06-20 2023-08-01 Bfly Operations, Inc. Universal ultrasound device and related apparatus and methods
WO2018236956A1 (en) 2017-06-21 2018-12-27 Butterfly Network, Inc. MICROFABRICATED ULTRASONIC TRANSDUCER HAVING INDIVIDUAL CELLS HAVING ELECTRICALLY ISOLATED ELECTRODE SECTIONS
WO2019099638A1 (en) 2017-11-15 2019-05-23 Butterfly Network, Inc. Ultrasound apparatuses and methods for fabricating ultrasound devices

Also Published As

Publication number Publication date
EP3745961A4 (en) 2021-11-10
WO2019152340A1 (en) 2019-08-08
TW201935639A (zh) 2019-09-01
US20190231312A1 (en) 2019-08-01
US20220395254A1 (en) 2022-12-15
JP2021511750A (ja) 2021-05-06
CN111683603A (zh) 2020-09-18
US11389137B2 (en) 2022-07-19
EP3745961A1 (en) 2020-12-09

Similar Documents

Publication Publication Date Title
US11389137B2 (en) Methods and apparatuses for packaging an ultrasound-on-a-chip
US11426143B2 (en) Vertical packaging for ultrasound-on-a-chip and related methods
US11730451B2 (en) Integrated ultrasonic transducers
US6551248B2 (en) System for attaching an acoustic element to an integrated circuit
US20190275561A1 (en) Ultrasound transducer devices and methods for fabricating ultrasound transducer devices
EP1691937B1 (en) Ultrasound transducer and method for implementing flip-chip two dimensional array technology to curved arrays
KR20130076530A (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
CN113666327B (zh) 适合高密度系统集成的soc pmut、阵列芯片及制造方法
US20230034707A1 (en) Packaging structures and packaging methods for ultrasound-on-chip devices
US20230125688A1 (en) Multi-transducer chip ultrasound device
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
US10183858B2 (en) Semiconductor structure and method of manufacturing the same
CN114823372A (zh) 板级系统级封装方法及封装结构
JP2024504163A (ja) マルチトランスデューサチップ超音波デバイス
CN114823386A (zh) 板级系统级封装方法及封装结构
CN114823384A (zh) 板级系统级封装方法及封装结构
CN114823387A (zh) 板级系统级封装方法及封装结构
CN114823373A (zh) 板级系统级封装方法及封装结构
CN112110410A (zh) 半导体封装结构和其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application