KR20200113399A - 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법 - Google Patents

이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법 Download PDF

Info

Publication number
KR20200113399A
KR20200113399A KR1020190033531A KR20190033531A KR20200113399A KR 20200113399 A KR20200113399 A KR 20200113399A KR 1020190033531 A KR1020190033531 A KR 1020190033531A KR 20190033531 A KR20190033531 A KR 20190033531A KR 20200113399 A KR20200113399 A KR 20200113399A
Authority
KR
South Korea
Prior art keywords
pixel
signal
row
selection signal
image sensor
Prior art date
Application number
KR1020190033531A
Other languages
English (en)
Inventor
김진선
신민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190033531A priority Critical patent/KR20200113399A/ko
Priority to US16/657,724 priority patent/US11190716B2/en
Priority to CN201911065316.8A priority patent/CN111741241B/zh
Priority to JP2019233850A priority patent/JP2020162111A/ja
Publication of KR20200113399A publication Critical patent/KR20200113399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H04N5/343—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/347—
    • H04N9/0451—

Abstract

본 발명의 일 실시 예에 따른 이미지 센서는, 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및 상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 제2 로우 선택 신호를 공급하고, 나머지 제1 픽셀에 제1 로우 선택 신호를 공급하는 로우 디코더를 포함할 수 있다.

Description

이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법{IMAGE PROCESSING SYSTEM, IMAGE SENSOR, AND METHOD OF DRIVING THE IMAGE SENSOR}
본 발명은 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법에 관한 것으로, 보다 상세하게는 노멀 모드(normal mode)와 비닝 모드(binning mode)를 갖는 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 실시예는 비닝 모드에서도 오토 포커싱(auto focusing) 기능을 유지할 수 있는 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법을 제공한다.
본 발명의 일 실시 예에 따른 이미지 센서는, 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및 상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 제2 로우 선택 신호를 공급하고, 나머지 제1 픽셀에 제1 로우 선택 신호를 공급하는 로우 디코더를 포함할 수 있다.
실시예에 따라, 상기 제2 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 제어할 수 있다.
실시예에 따라, 상기 제2 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀에 대응하는 구간은 하이 레벨을 갖고, 상기 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀에 대응하는 구간은 로우 레벨을 가질 수 있다.
실시예에 따라, 상기 제1 픽셀은 복수의 컬러 픽셀들을 포함하는 공유 픽셀이고, 상기 제2 픽셀은 적어도 하나의 위상 검출 픽셀을 포함하는 공유 픽셀일 수 있다.
실시예에 따라, 상기 제1 픽셀에 포함된 복수의 컬러 픽셀들은 베이어 패턴(bayer pattern)으로 배치되고, 상기 제2 픽셀에 포함된 위상 검출 픽셀은 베이어 패턴의 그린 픽셀의 위치에 배치될 수 있다.
실시예에 따라, 상기 제2 픽셀에 포함된 위상 검출 픽셀은 하프 쉴드 픽셀(half-shielded pixel)일 수 있다.
실시예에 따라, 상기 로우 디코더는, 로우 어드레스 신호에 의해 선택되는 적어도 하나의 로우에 로우 선택 입력 신호를 전달하는 신호인 상기 제1 로우 선택 신호를 생성하는 제1 신호 생성기; 및 상기 비닝 모드가 활성화 되었는지 여부를 나타내는 비닝 인에이블 신호, 상기 제1 픽셀과 상기 제2 픽셀 간의 배치 관계에 따라 정해지는 픽셀 위치 신호, 상기 제1 로우 선택 신호 및 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 하는 픽셀 마스킹 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 제2 신호 생성기를 포함할 수 있다.
실시예에 따라, 상기 제2 신호 생성기는, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호에 기초하여 제1 먹스 선택 신호를 생성하고, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호가 반전된 값에 기초하여 제2 먹스 선택 신호를 생성하는 출력 선택부를 포함할 수 있다.
실시예에 따라, 상기 제2 신호 생성기는, 선택 단자로 상기 제1 먹스 선택 신호 및 상기 제2 먹스 선택 신호 중 어느 하나를 공급받는 멀티플렉서들을 더 포함하고, 상기 멀티플렉서들 각각은 상기 선택 단자로 공급되는 신호에 따라 상기 제1 로우 선택 신호, 또는 상기 제1 로우 선택 신호와 상기 픽셀 마스킹 신호에 기초하여 생성된 신호 중 어느 하나를 상기 제2 로우 선택 신호로 출력할 수 있다.
실시예에 따라, 상기 제1 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제2 픽셀로 상기 제2 로우 선택 신호를 출력하고, 상기 제2 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제1 픽셀로 상기 제2 로우 선택 신호를 출력할 수 있다.
실시예에 따라, 상기 픽셀 마스킹 신호는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 신호일 수 있다.
실시예에 따라, 상기 로우 디코더는, 로우 어드레스 신호에 의해 선택되는 적어도 하나의 로우에 제1 로우 선택 입력 신호를 전달하는 신호인 상기 제1 로우 선택 신호를 생성하는 제1 신호 생성기; 및 상기 비닝 모드가 활성화 되었는지 여부를 나타내는 비닝 인에이블 신호, 상기 제1 픽셀과 상기 제2 픽셀 간의 배치 관계에 따라 정해지는 픽셀 위치 신호, 상기 제1 로우 선택 신호 및 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 하는 타이밍을 제공하는 제2 로우 선택 입력 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 제2 신호 생성기를 포함할 수 있다.
실시예에 따라, 상기 제2 신호 생성기는, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호에 기초하여 제1 먹스 선택 신호를 생성하고, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호가 반전된 값에 기초하여 제2 먹스 선택 신호를 생성하는 출력 선택부를 포함할 수 있다.
실시예에 따라, 상기 제2 신호 생성기는, 선택 단자로 상기 제1 먹스 선택 신호 및 상기 제2 먹스 선택 신호 중 어느 하나를 공급받는 멀티플렉서들을 더 포함하고, 상기 멀티플렉서들 각각은 상기 선택 단자로 공급되는 신호에 따라 상기 제1 로우 선택 신호, 또는 상기 제2 로우 선택 입력 신호와 상기 로우 어드레스 신호에 기초하여 생성된 예비 로우 선택 신호 중 어느 하나를 상기 제2 로우 선택 신호로 출력할 수 있다.
실시예에 따라, 상기 제1 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제2 픽셀로 상기 제2 로우 선택 신호를 출력하고, 상기 제2 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제1 픽셀로 상기 제2 로우 선택 신호를 출력할 수 있다.
실시예에 따라, 상기 예비 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 신호일 수 있다.
본 발명의 일 실시예에 따른 제1 픽셀과 제2 픽셀로 구성된 픽셀 어레이를 포함하는 이미지 센서의 구동 방법은, 상기 제1 픽셀 중 일부에 공급될 제1 로우 선택 신호를 생성하는 단계; 및 상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 공급될 제2 로우 선택 신호를 생성하는 단계를 포함할 수 있다.
실시예에 따라, 상기 제2 로우 선택 신호를 생성하는 단계는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서만 로우 레벨을 가지는 픽셀 마스킹 신호와 상기 제1 로우 선택 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 단계를 포함할 수 있다.
실시예에 따라, 상기 제2 로우 선택 신호를 생성하는 단계는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 예비 로우 선택 신호를 상기 제2 로우 선택 신호로 생성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 처리 시스템은, 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이 및 상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 제2 로우 선택 신호를 공급하고, 나머지 제1 픽셀에 제1 로우 선택 신호를 공급하는 로우 디코더를 포함하는 이미지 센서; 및 상기 비닝 모드에서 상기 제2 픽셀의 이미지를 이용하여 위상 차를 검출하는 이미지 신호 프로세서를 포함할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 본 발명의 일 실시예에 따른 이미지 센서 및 이의 구동 방법에 의하면, 비닝 모드에서도 정상적으로 위상 검출 픽셀의 이미지를 획득할 수 있어, 비닝 모드에서 오토 포커싱 기능을 지속적으로 이용할 수 있는 장점이 있다.
또한, 로우 디코더에 간단한 회로를 추가하고 픽셀 어레이에 대한 배선 형태를 변경함에 의해, 이러한 기능을 구현할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 블록도이다.
도 2는 도 1에 도시된 픽셀 어레이를 보다 상세히 나타낸 도면이다.
도 3은 도 2에 도시된 제1 픽셀 또는 제2 픽셀을 보다 상세히 나타낸 회로도이다.
도 4는 도 2에 도시된 픽셀 그룹과 픽셀 그룹에 로우 선택 신호를 공급하기 위한 배선 구조의 일 예를 나타낸 도면이다.
도 5는 노멀 모드에서 픽셀 그룹의 구동 방법을 설명하기 위한 타이밍도이다.
도 6은 비닝 모드에서 픽셀 그룹의 구동 방법을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 로우 디코더를 간략하게 나타낸 도면이다.
도 8은 도 7에 도시된 제2 신호 생성기의 일 실시예를 나타낸 도면이다.
도 9는 도 8에 도시된 제2 신호 생성기의 일 실시예의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 로우 디코더를 간략하게 나타낸 도면이다.
도 11은 도 10에 도시된 제2 신호 생성기의 일 실시예를 나타낸 도면이다.
도 12는 도 11에 도시된 제2 신호 생성기의 일 실시예의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 블록도이다.
도 1을 참조하면, 이미지 센서(100)는 픽셀 어레이(pixel array, 110), 로우 디코더(row decoder, 120), 상관 이중 샘플러(Correlate Double Sampling; CDS, 130), 아날로그-디지털 컨버터(Analog-Digital Converter; ADC, 140), 출력 버퍼(output buffer, 150), 컬럼 디코더(column decoder, 160) 및 타이밍 컨트롤러(timing controller, 170) 를 포함할 수 있다. 여기서, 이미지 센서(100)의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(110)는 2차원으로 배열된 복수의 픽셀들을 포함할 수 있다. 각각의 픽셀들은 광신호를 전기적 신호로 변환할 수 있다. 픽셀 어레이(110)는 로우 디코더(120)로부터 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호 등을 포함하는 구동 신호를 수신할 수 있으며, 구동 신호에 의하여 픽셀 어레이(110)는 구동될 수 있다.
로우 디코더(120)는 타이밍 컨트롤러(170)의 제어에 따라 픽셀 어레이(110)의 적어도 하나의 로우를 선택할 수 있다. 로우 디코더(120)는 복수의 로우들 중 적어도 하나의 로우를 선택하기 위하여 로우 선택 신호를 생성할 수 있다. 그리고, 로우 디코더(120)는 선택된 적어도 하나의 로우에 대응하는 픽셀들에 대해 픽셀 리셋 신호 및 전송 신호를 순차적으로 인에이블시킬 수 있다. 이에 따라, 선택된 로우의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호와 영상 신호가 순차적으로 상관 이중 샘플러(130)로 전달될 수 있다. 여기서, 기준 신호와 영상 신호는 픽셀 신호로 통칭될 수 있다.
상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 컬럼 라인들 각각에 제공되는 기준 신호와 영상 신호를 순차적으로 샘플링 및 홀딩(sampling and holding)할 수 있다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 기준 신호와 영상 신호의 레벨을 샘플링하고 홀딩할 수 있다.
상관 이중 샘플러(130)는 타이밍 컨트롤러(170)의 제어에 따라 컬럼들 각각의 기준 신호와 영상 신호를 상관 이중 샘플링 신호로서 ADC(140)로 전달할 수 있다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각각의 컬럼들에 대한 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다. ADC(140)는 각각의 컬럼들에 대한 상관 이중 샘플링 신호 및 타이밍 컨트롤러(170)로부터 제공되는 램프 신호(ramp signal)를 기반으로 카운팅 동작과 연산 동작을 수행함에 따라 각각의 컬럼들에 해당하는 노이즈(예컨대, 각 픽셀 고유의 리셋 노이즈)가 제거된 디지털 형태의 영상 데이터를 생성할 수 있다.
ADC(140)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 복수의 컬럼 카운터들을 포함하고, 컬럼 카운터들을 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환시킬 수 있다. 다른 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환시킬 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 컬럼 단위의 영상 데이터를 캡쳐하여 출력할 수 있다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어에 따라 ADC(140)에서 출력되는 영상 데이터를 일시 저장할 수 있다. 출력 버퍼(150)는 이미지 센서(100)와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 디코더(160)는 타이밍 컨트롤러(170)의 제어에 따라 출력 버퍼(150)의 컬럼을 선택하고, 출력 버퍼(150)에 일시 저장된 영상 데이터가 순차적으로 출력될 수 있다. 구체적으로, 컬럼 디코더(160)는 타이밍 컨트롤러(170)로부터 어드레스 신호를 수신할 수 있으며, 컬럼 디코더(160)는 어드레스 신호를 기반으로 컬럼 선택 신호를 생성하여 출력 버퍼(150)의 컬럼을 선택함으로써, 선택된 출력 버퍼(150)의 컬럼으로부터 영상 데이터가 출력 신호(OUT)로 출력되도록 제어할 수 있다.
타이밍 컨트롤러(170)는 로우 디코더(120), ADC(140), 출력 버퍼(150) 및 컬럼 디코더(160)를 제어할 수 있다.
타이밍 컨트롤러(170)는 이미지 센서(100)의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 디코더(120), 컬럼 디코더(160), ADC(140) 및 출력 버퍼(150)에 제공할 수 있다. 실시예에 따라, 타이밍 컨트롤러(170)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
도 2는 도 1에 도시된 픽셀 어레이를 보다 상세히 나타낸 도면이다.
도 2를 참조하면, 픽셀 어레이(110)는 2차원 즉, 복수의 로우들 및 복수의 컬럼들을 포함하는 매트릭스 형태로 배열된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들에 포함된 픽셀의 종류는 제1 픽셀(PX1) 및 제2 픽셀(PX2)로 구분될 수 있다. 실시예에 따라, 복수의 픽셀들에는 다크 노이즈(dark noise)를 제거하기 위한 옵티컬 블랙(optical black) 픽셀 등의 다른 종류의 픽셀이 포함될 수 있으나, 본 명세서에서는 제1 픽셀(PX1) 및 제2 픽셀(PX2) 만이 포함된다고 가정하기로 한다.
제1 픽셀(PX1)과 제2 픽셀(PX) 각각은 4개의 서브 픽셀들을 포함하는 공유 픽셀일 수 있다. 여기서, 공유 픽셀은 수광 영역을 복수 개의 영역으로 분리하여 복수의 광전 변환 소자들(예컨대, 포토 다이오드)이 배치되고, 각 광전 변환 소자가 생성한 광전하에 대응하는 전기 신호를 생성하는 트랜지스터들은 공유되는 형태의 픽셀일 수 있다. 즉, 각 서브 픽셀은 서로 독립적인 광전 변환 소자를 가지고 서로 공유되는 적어도 하나의 트랜지스터를 가질 수 있다. 본 명세서에서는 제1 픽셀(PX1)과 제2 픽셀(PX) 각각이 4개의 서브 픽셀들을 포함하는 것으로 설명되나, 본 발명의 범위는 이에 한정되지 않는다.
먼저, 제1 픽셀(PX1)은 2x2의 모자이크 형태로 배열된 서브 픽셀들(P0~P3)을 포함할 수 있다. 각 서브 픽셀(P0~P3)은 특정 파장 범위의 광을 흡수하는 컬러 픽셀일 수 있으며, 이를 위해 각 서브 픽셀(P0~P3)의 수광 방향에는 컬러 필터가 배치될 수 있다. 예컨대, 컬러 필터는 베이어 패턴(bayer pattern)에 대응하는 형태로 배열된 레드 필터, 그린 필터 및 블루 필터를 포함할 수 있다. 즉, 서브 픽셀(P0~P3)은 각각 그린, 블루, 레드 및 그린 픽셀일 수 있다. 여기서, 각 서브 픽셀에 부여된 숫자(0~3)는 각 서브 픽셀에 대응하는 전기 신호가 출력되는 순서를 의미할 수 있다.
다음으로, 제2 픽셀(PX2)은 2x2의 모자이크 형태로 배열된 서브 픽셀들(PD, P1~P3)을 포함할 수 있다. 각 서브 픽셀(PD, P1~P3)은 특정 파장 범위의 광을 흡수하는 컬러 픽셀일 수 있으며, 이를 위해 각 서브 픽셀(P1~P3)의 수광 방향에는 컬러 필터가 배치될 수 있다. 예컨대, 컬러 필터는 베이어 패턴에 대응하는 형태로 배열된 레드 필터, 그린 필터 및 블루 필터를 포함할 수 있다. 한편, 서브 픽셀(PD)은 그린 계열의 광을 흡수하면서도 위상 검출(phase detection)을 통한 오토 포커싱(auto focusing) 동작을 위한 위상 검출 픽셀일 수 있다. 즉, 서브 픽셀(PD)은 수광 영역에서 좌측 또는 우측의 절반을 가린 하프 쉴드 픽셀(half-shielded pixel)일 수 있다. 여기서, 위상 검출을 통한 오토 포커싱 동작에 대해 설명하면, 출력 신호(OUT)를 수신하는 이미지 신호 프로세서(미도시)는 좌측의 절반을 가린 서브 픽셀들에 의해 생성되는 제1 이미지와 우측의 절반을 가린 서브 픽셀들에 의해 생성되는 제2 이미지 간의 위상 차를 검출하고 검출된 위상차로부터 렌즈의 이동 거리를 산출하여 렌즈의 위치를 조정함으로써, 초점이 맞는 이미지를 획득할 수 있게 된다. 제2 픽셀(PX2)에 포함되는 위상 검출 픽셀의 개수와 다른 서브 픽셀들과의 배치 관계는 도 4에 도시된 것에 한정되지 않으며, 복수 개의 위상 검출 픽셀이 포함되거나 도 4와 다른 위치에 위상 검출 픽셀이 배치될 수 있다.
서브 픽셀(PD)은 오토 포커싱 동작에 이용되므로, 컬러 이미지 측면에서는 데드 픽셀(dead pixel)에 해당하게 된다. 이러한 데드 픽셀에 의한 이미지 손상을 보상하기 위해, 이미지 신호 프로세서(미도시)는 서브 픽셀(PD) 위치에 대응하는 그린 픽셀의 데이터를 주변 픽셀들을 이용하여 추정함으로써 보상할 수 있다. 서브 픽셀(PD)은 제2 픽셀(PX2)의 베이어 패턴에서 그린 픽셀에 대응하는 위치에 배치되나, 본 발명의 범위는 이에 한정되지 않고 다른 픽셀에 대응하는 위치에 배치될 수 있다.
한편, 서브 픽셀(PD)을 포함하는 제2 픽셀(PX2)은 픽셀 어레이(110) 내에서 미리 정해진 위치에 배치될 수 있으며, 전체 픽셀들 중 제2 픽셀(PX2)의 비율 및 위치는 픽셀 어레이(110)로부터 획득되는 컬러 이미지의 품질을 저해하지 않는 범위 및 정상적인 오토 포커싱 동작을 위한 범위 내에서 임의로 결정될 수 있다. 다만, 수광 영역의 좌측 절반을 가린 서브 픽셀을 포함하는 제2 픽셀(PX2)과 수광 영역의 우측 절반을 가린 서브 픽셀을 포함하는 제2 픽셀(PX2)는 가능한 서로 가까운 위치에 배치될 수 있다. 이는 이미지 간 위상 차의 검출시 위치 차이로 인한 노이즈를 줄이기 위함이다. 도 2에서는 인접하는 제2 픽셀들(PX2)이 하나의 로우를 사이에 두고 동일 컬럼에 배치되는 예시가 도시되었으나, 본 발명의 범위는 이에 한정되지 않는다.
도 4 이하에서는 도 2에 도시된 픽셀 그룹(PG)을 예시로 하여 본 발명의 일 실시예에 따른 픽셀 구동 방법이 설명될 것이다.
도 3은 도 2에 도시된 제1 픽셀 또는 제2 픽셀을 보다 상세히 나타낸 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 픽셀(PX)은 도 2에 도시된 제1 픽셀(PX1) 또는 제2 픽셀(PX2)의 일 실시예에 해당한다.
픽셀(PX)은 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3), 제1 내지 제4 전송 트랜지스터(TR1~TR4), 리셋 트랜지스터(TR5), 드라이브 트랜지스터(TR6) 및 선택 트랜지스터(TR7)를 포함할 수 있다.
제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각은 입사 광을 흡수하여 입사 광의 광량에 대응하는 전하를 축적할 수 있다. 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합으로 구현될 수 있으며, 도 3에는 포토 다이오드로 예시되어 있다. 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각이 축적한 전하는 대응되는 전송 트랜지스터(TR1~TR4)를 통해 플로팅 확산 영역(FD)으로 전송될 수 있으며, 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각의 일측은 소스 전압(VSS)에 연결될 수 있다. 여기서, 소스 전압(VSS)은 접지 전압(ground voltage)일 수 있다.
픽셀(PX)이 제1 픽셀(PX1)일 경우, 제1 광전 변환 소자는 'PD0'일 수 있다. 이 경우, 제1 내지 제4 광전 변환 소자(PD0, PD1, PD2, PD3) 각각은 제1 픽셀(PX1)의 서브 픽셀(P0, P1, P2, P3)의 위치에 각각 배치될 수 있다. 그리고, 픽셀(PX)이 제2 픽셀(PX2)일 경우, 제1 광전 변환 소자는 'AFPD'일 수 있다. 이 경우, 제1 내지 제4 광전 변환 소자(AFPD, PD1, PD2, PD3) 각각은 제2 픽셀(PX2)의 서브 픽셀(PD, P1, P2, P3)의 위치에 각각 배치될 수 있다.
제1 내지 제4 전송 트랜지스터(TR1~TR4) 각각은 게이트에 인가되는 전송 신호(TX1~TX4)에 따라 턴-온(turn-on)되어 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각에 축적된 전하를 플로팅 확산 영역(Floating Diffusion region; FD)으로 전송할 수 있다.
리셋 트랜지스터(TR5)는 게이트에 인가되는 픽셀 리셋 신호(RX)에 따라 턴-온되어 플로팅 확산 영역(FD)을 전원 전압(VDD)으로 리셋할 수 있다.
소스 팔로워 증폭기로 예시되어 있는 드라이브 트랜지스터(TR6)는 제1 내지 제4 광전 변환 소자(PD0 or AFPD, PD1, PD2, PD3) 각각에 축적된 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하여 선택 트랜지스터(TR7)로 전달할 수 있다.
선택 트랜지스터(TR7)는 로우 단위로 읽어낼 픽셀을 선택하는 기능을 할 수 있다. 선택 트랜지스터(TR7)는 게이트에 인가되는 로우 선택 신호(SEL)에 따라 턴-온되어 선택 트랜지스터(TR7)의 드레인(즉, 드라이브 트랜지스터(TR6)의 소스)에 제공되는 플로팅 확산 영역(FD)의 전기적 포텐셜 변화에 대응하는 신호가 출력 전압으로서 선택 트랜지스터(TR7)의 소스에 연결된 컬럼 라인(COL)에 출력될 수 있다.
로우 선택 신호(SEL)에 의해 픽셀(PX)이 선택되는 동안, 픽셀(PX)의 동작에 대해 간략히 설명하기로 한다.
먼저, 리셋 트랜지스터(TR5)가 턴온되어 플로팅 확산 영역(FD)의 전압은 전원 전압(VDD)으로 리셋되며, 플로팅 확산 영역(FD)의 전압은 드라이브 트랜지스터(TR6) 및 선택 트랜지스터(TR7)를 통해 출력될 수 있으며, 이러한 신호는 서브 픽셀(P0 or PD)의 기준 신호에 해당할 수 있다. 이후, 제1 전송 트랜지스터(TR1)가 턴온되어 제1 광전 변환 소자(PD0 or AFPD)에 축적된 광전하가 플로팅 확산 영역(FD)으로 전송되며, 플로팅 확산 영역(FD)의 전압은 드라이브 트랜지스터(TR6) 및 선택 트랜지스터(TR7)를 통해 출력될 수 있으며, 이러한 신호는 서브 픽셀(P0 or PD)의 영상 신호에 해당할 수 있다.
이후 리셋 트랜지스터(TR5)가 턴온되어 플로팅 확산 영역(FD)의 전압은 전원 전압(VDD)으로 리셋되며, 플로팅 확산 영역(FD)의 전압은 드라이브 트랜지스터(TR6) 및 선택 트랜지스터(TR7)를 통해 출력될 수 있으며, 이러한 신호는 서브 픽셀(P1)의 기준 신호에 해당할 수 있다. 이후, 제2 전송 트랜지스터(TR2)가 턴온되어 제2 광전 변환 소자(PD1)에 축적된 광전하가 플로팅 확산 영역(FD)으로 전송되며, 플로팅 확산 영역(FD)의 전압은 드라이브 트랜지스터(TR6) 및 선택 트랜지스터(TR7)를 통해 출력될 수 있으며, 이러한 신호는 서브 픽셀(P1)의 영상 신호에 해당할 수 있다.
이후 마찬가지 방식으로, 순차적으로 서브 픽셀(P2, P3) 각각에 대한 기준 신호 및 영상 신호가 생성되어 컬럼 라인(COL)으로 출력될 수 있다.
도 4는 도 2에 도시된 픽셀 그룹과 픽셀 그룹에 로우 선택 신호를 공급하기 위한 배선 구조의 일 예를 나타낸 도면이다.
도 4를 참조하면, 픽셀 그룹(PG)은 도 2에 도시된 픽셀 그룹(PG)과 동일하며, 각 픽셀에 포함된 서브 픽셀이 보다 상세히 도시되어 있다. 즉, 제1 픽셀(PX1)은 4개의 컬러 픽셀(P0~P3)로 구성되며, 제2 픽셀(PX2)은 1개의 위상 검출 픽셀(PD)과 3개의 컬러 픽셀(P1~P3)로 구성될 수 있다.
픽셀 그룹(PG)은 4개의 로우와 4개의 컬럼으로 구성될 수 있으며, 픽셀 그룹(PG)은 n(n은 1 이상의 정수) 번째 로우(nth)로부터 n+3 번째 로우((n+3)th)를 포함할 수 있다.
이미지 센서(100)는 노멀 모드(normal mode)와 비닝 모드(binning mode)로 동작할 수 있다. 여기서, 노멀 모드는 동시에 하나의 로우 만이 액세스(access)되는 모드를 의미하고, 비닝 모드는 동시에 복수 개의 로우가 액세스되는 모드를 의미할 수 있다. 따라서, 노멀 모드에서는 하나의 컬럼 라인에 선택된 하나의 로우에 속한 픽셀로부터 신호가 출력되며, 비닝 모드에서는 하나의 컬럼 라인에 선택된 복수 개의 로우에 속한 픽셀들로부터 동시에 신호가 출력될 수 있다. 하나의 컬럼 라인에 복수의 신호들이 동시에 출력되면 복수의 신호들이 합쳐진 신호가 CDS(130)로 전달될 수 있다. 비닝 모드는 노멀 모드에 비해 우수한 신호 대 잡음비(SNR; Signal to Noise Ratio), 높은 프레임 레이트(frame rate)를 가질 수 있으나, 노멀 모드에 비해 저하된 해상도(resolution)를 가지게 된다. 따라서, 이미지 센서(100)는 필요에 따라 노멀 모드 또는 비닝 모드를 선택하여 동작할 수 있으며, 외부(예컨대, 이미지 신호 프로세서)의 제어에 따라 타이밍 컨트롤러(170)가 노멀 모드 또는 비닝 모드를 선택하여 로우 디코더(120)를 제어함으로써 해당 모드를 실행할 수 있다.
본 명세서에서는 설명의 편의를 위하여, 비닝 모드에서 2개의 로우가 동시에 액세스된다고 가정하기로 한다. 즉, 비닝 모드에서 n번째 로우(nth)와 (n+1)번째 로우((n+1)th)가 동시에 액세스되어, n번째 로우(nth)에 포함된 픽셀의 신호와 (n+1)번째 로우((n+1)th)에 포함된 픽셀의 신호가 동시에 출력될 수 있다. 또한, 비닝 모드에서 (n+2)번째 로우((n+2)th)와 (n+3)번째 로우((n+3)th)가 동시에 액세스되어, (n+2)번째 로우((n+2)th)에 포함된 픽셀의 신호와 (n+3)번째 로우((n+3)th)에 포함된 픽셀의 신호가 동시에 출력될 수 있다.
픽셀 어레이(110)에 인가되는 로우 선택 신호(SEL)는 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX')를 포함할 수 있다. 또한, k(k는 임의의 양의 정수)번째 로우에 인가되는 제1 로우 선택 신호와 제2 로우 선택 신호는 각각 SX(k)와 SX'(k)로 정의될 수 있다.
도 4에 도시된 바와 같이, 픽셀 그룹(PG)의 각 로우에 대해 제1 로우 선택 신호와 제2 로우 선택 신호를 각각 공급하기 위한 배선이 배치될 수 있다.
먼저 n번째 로우에 대해 살펴보면, n번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)과 동일 칼럼에 속한 제1 픽셀(PX1)을 제외한 제1 픽셀들(PX1)은 제1 로우 선택 신호(SX(n))를 공급받고, n번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)과 동일 칼럼에 속한 제1 픽셀(PX1)은 제2 로우 선택 신호(SX'(n))를 공급받을 수 있다.
(n+1) 번째 로우에 대해 살펴보면, (n+1)번째 로우에 속한 픽셀들 중 제1 픽셀들(PX1)은 제1 로우 선택 신호(SX(n+1))를 공급받고, (n+1)번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)은 제2 로우 선택 신호(SX'(n+1))를 공급받을 수 있다.
(n+2)번째 로우에 대해 살펴보면, (n+2)번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)과 동일 칼럼에 속한 제1 픽셀(PX1)을 제외한 제1 픽셀들(PX1)은 제1 로우 선택 신호(SX(n+2))를 공급받고, (n+2)번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)과 동일 칼럼에 속한 제1 픽셀(PX1)은 제2 로우 선택 신호(SX'(n+2))를 공급받을 수 있다.
(n+3) 번째 로우에 대해 살펴보면, (n+3)번째 로우에 속한 픽셀들 중 제1 픽셀들(PX1)은 제1 로우 선택 신호(SX(n+3))를 공급받고, (n+3)번째 로우에 속한 픽셀들 중 제2 픽셀(PX2)은 제2 로우 선택 신호(SX'(n+3))를 공급받을 수 있다.
이러한 로우 선택 신호의 공급 방법 내지 배선 연결 관계는 제2 픽셀(PX2) 및 비닝 모드에서 제2 픽셀(PX2)과 동시에 액세스되어 동일 컬럼 라인에 신호를 출력하는 제1 픽셀(PX1)에는 제2 로우 선택 신호가 공급되고, 그 이외의 나머지 제1 픽셀(PX1) 즉, 비닝 모드에서 제2 픽셀(PX2)과 동시에 액세스되지 않거나 제2 픽셀(PX2)과 동일 컬럼 라인에 연결되지 않은 제1 픽셀(PX1)에는 제1 로우 선택 신호가 공급되는 것으로 정의될 수 있다. 즉, 제1 픽셀(PX1)의 일부에는 제1 로우 선택 신호가 공급되고, 제1 픽셀(PX1)의 나머지 일부에는 제2 로우 선택 신호가 공급될 수 있다.
따라서, 실시예에 따라 제2 픽셀(PX2) 및 비닝 모드에서 제2 픽셀(PX2)과 동시에 액세스되어 동일 컬럼 라인에 신호를 출력하는 제1 픽셀(PX1) 중 어느 하나도 포함되지 않는 로우에는 제1 로우 선택 신호 만이 공급되고 제2 로우 선택 신호는 공급되지 않을 수 있다. 이 경우, 해당 로우에 대해서는 제2 로우 선택 신호의 공급을 위한 배선이 배치되지 않을 수 있으나, 공정의 편의에 따라 제2 로우 선택 신호의 공급을 위한 배선이 배치될 수도 있다.
도 5는 노멀 모드에서 픽셀 그룹의 구동 방법을 설명하기 위한 타이밍도이다.
도 5를 참조하면, 노멀 모드에서 픽셀 그룹(PG)에 대한 구동 구간은 제1 내지 제4 노멀 구동 구간(NOR_1~NOR_4)으로 구분될 수 있다.
제1 내지 제4 노멀 구동 구간(NOR_1~NOR_4) 각각은 픽셀 그룹(PG)의 n번째 내지 (n+3)번째 로우(nth~(n+3)th) 각각에 대한 픽셀 신호를 리드하는 구간일 수 있다. 또한, 제1 내지 제4 노멀 구동 구간(NOR_1~NOR_4) 각각에서 제1 픽셀(PX1) 또는 제2 픽셀(PX2)에 포함된 서브 픽셀들(P0 or PD, P1~P3) 각각에 대한 픽셀 신호가 순차적으로 생성되어 출력될 수 있다.
도 5에 도시된 바와 같이, 제1 내지 제4 노멀 구동 구간(NOR_1~NOR_4) 각각에서 n번째 내지 (n+3)번째 로우(nth~(n+3)th) 각각이 순차적으로 액세스되며, 동시에 복수의 로우들이 액세스되지 않고 하나의 로우가 액세스될 수 있다.
제1 노멀 구동 구간(NOR_1)에서 n번째 로우에 대한 액세스를 위해 제1 로우 선택 신호(SX(n))와 제2 로우 선택 신호(SX'(n))는 하이 레벨인 구간들을 가지며, 각 구간에서 n번째 로우에 포함된 제1 픽셀들(PX1) 각각의 서브 픽셀들(P0~P3) 각각의 픽셀 신호가 순차적으로 출력될 수 있다. 이를 위해, 각 서브 픽셀들(P0~P3)의 전송 트랜지스터가 순차적으로 턴온되도록 제어되고, 플로팅 확산 영역의 리셋을 위해 리셋 트랜지스터가 턴온되도록 제어될 수 있다. 해당 서브 픽셀의 픽셀 신호 생성을 위한 전송 트랜지스터와 리셋 트랜지스터의 제어에 관한 설명은 이하에서는 설명의 편의상 생략하기로 한다. 여기서, 하이 레벨은 논리적 하이를 의미하며, 하이 레벨의 구간에서 해당 선택 트랜지스터는 턴온될 수 있다.
제2 노멀 구동 구간(NOR_2)에서 (n+1)번째 로우에 대한 액세스를 위해 제1 로우 선택 신호(SX(n+1))와 제2 로우 선택 신호(SX'(n+1))는 하이 레벨인 구간들을 가지며, 각 구간에서 (n+1)번째 로우에 포함된 제1 픽셀들(PX1) 및 제2 픽셀(PX2) 각각의 서브 픽셀들(P0 or PD, P1~P3) 각각의 픽셀 신호가 순차적으로 출력될 수 있다.
마찬가지로, 제3 노멀 구동 구간(NOR_3)과 제4 노멀 구동 구간(NOR_4)에서도 각각 (n+2)번째 로우 및 (n+3)번째 로우에 포함된 픽셀들 각각의 픽셀 신호가 순차적으로 출력될 수 있다.
도 6은 비닝 모드에서 픽셀 그룹의 구동 방법을 설명하기 위한 타이밍도이다.
도 6을 참조하면, 비닝 모드에서 픽셀 그룹(PG)에 대한 구동 구간은 제1 내지 제2 비닝 구동 구간(BIN_1~BIN_2)으로 구분될 수 있다.
제1 비닝 구동 구간(BIN_1)은 픽셀 그룹(PG)의 n번째 로우(nth)와 (n+1)번째 로우((n+1)th)에 대한 픽셀 신호를 동시에 리드하는 구간일 수 있다. 하나의 컬럼 라인에 연결된 n번째 로우(nth)에 속한 픽셀과 (n+1)번째 로우((n+1)th)에 속한 픽셀이 모두 제1 픽셀(PX1)이면, 제1 비닝 구동 구간(BIN_1)의 모든 구간에서 두 픽셀에 포함된 서브 픽셀들의 픽셀 신호들이 동시에 컬럼 라인에 출력되도록 제어될 수 있다. 그러나, 하나의 컬럼 라인에 연결된 n번째 로우(nth)에 속한 픽셀과 (n+1)번째 로우((n+1)th)에 속한 픽셀이 제1 픽셀(PX1)과 제2 픽셀(PX2)이면, 제1 비닝 구동 구간(BIN_1)의 특정 구간에서 제1 픽셀(PX1)에 포함된 서브 픽셀(P0)의 픽셀 신호가 컬럼 라인에 출력되지 않도록 제어될 수 있다.
즉, 제1 비닝 구동 구간(BIN_1)에서 제1 로우 선택 신호(SX(n), SX(n+1))가 공급되는 제1 픽셀들(PX1) 각각에 속한 서브 픽셀들(P0~P3)의 픽셀 신호들 각각은 동시에 컬럼 라인으로 출력될 수 있다. 그러나, 제2 로우 선택 신호(SX'(n+1))가 공급되는 제2 픽셀(PX2)에 속한 서브 픽셀들(PD, P1~P3)의 픽셀 신호들은 순차적으로 컬럼 라인으로 출력되나, 제2 로우 선택 신호(SX'(n))가 공급되는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호는 컬럼 라인으로 출력되지 않을 수 있다. 이를 위해, 제2 로우 선택 신호(SX'(n))는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호가 출력되어야 할 구간(즉, 제2 픽셀(PX2)에 속한 위상 검출 픽셀(PD)과 동시에 액세스되는 컬러 픽셀(P0)의 신호가 출력되어야 할 구간)에서 로우 레벨을 가질 수 있다.
제2 비닝 구동 구간(BIN_2)은 픽셀 그룹(PG)의 (n+2)번째 로우((n+2)th)와 (n+3)번째 로우((n+3)th)에 대한 픽셀 신호를 동시에 리드하는 구간일 수 있다. 하나의 컬럼 라인에 연결된 (n+2)번째 로우((n+2)th)에 속한 픽셀과 (n+3)번째 로우((n+3)th)에 속한 픽셀이 모두 제1 픽셀(PX1)이면, 제2 비닝 구동 구간(BIN_2)의 모든 구간에서 두 픽셀에 포함된 서브 픽셀들의 픽셀 신호들이 동시에 컬럼 라인에 출력되도록 제어될 수 있다. 그러나, 하나의 컬럼 라인에 연결된 (n+2)번째 로우((n+2)th)에 속한 픽셀과 (n+3)번째 로우((n+3)th)에 속한 픽셀이 제1 픽셀(PX1)과 제2 픽셀(PX2)이면, 제2 비닝 구동 구간(BIN_2)의 특정 구간에서 제1 픽셀(PX1)에 포함된 서브 픽셀(P0)의 픽셀 신호가 컬럼 라인에 출력되지 않도록 제어될 수 있다.
즉, 제2 비닝 구동 구간(BIN_2)에서 제1 로우 선택 신호(SX(n+2), SX(n+3))가 공급되는 제1 픽셀들(PX1) 각각에 속한 서브 픽셀들(P0~P3)의 픽셀 신호들 각각은 동시에 컬럼 라인으로 출력될 수 있다. 그러나, 제2 로우 선택 신호(SX'(n+3))가 공급되는 제2 픽셀(PX2)에 속한 서브 픽셀들(PD, P1~P3)의 픽셀 신호들은 순차적으로 컬럼 라인으로 출력되나, 제2 로우 선택 신호(SX'(n+2))가 공급되는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호는 컬럼 라인으로 출력되지 않을 수 있다. 이를 위해, 제2 로우 선택 신호(SX'(n+2))는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호가 출력되어야 할 구간에서 로우 레벨을 가질 수 있다.
비닝 모드에서 픽셀 신호가 합쳐지는 두 서브 픽셀이 동일 종류(예컨대, 레드 컬러 픽셀)인 경우에는 문제가 없으나, 픽셀 신호가 합쳐지는 두 서브 픽셀이 다른 종류(예컨대, 그린 컬러 픽셀과 위상 검출 픽셀)인 경우에는 위상 검출 픽셀의 픽셀 신호가 그린 컬러 픽셀의 픽셀 신호와 합쳐지게 되어, 위상 검출에 필요한 정보를 얻을 수 없게 된다. 따라서, 본 발명의 실시예에 따른 구동 방법에서는 비닝 모드에서 위상 검출 픽셀인 서브 픽셀(PD)과 동시에 출력될 수 있는 그린 컬러 픽셀인 서브 픽셀(P0)은 픽셀 신호가 컬럼 라인으로 출력되지 않도록 제어될 수 있다. 이로 인해, 비닝 모드에서도 오토 포커싱을 위한 위상 검출 픽셀의 이미지가 획득될 수 있어, 오토 포커싱 기능이 유지될 수 있다. 또한, 위상 검출 픽셀인 서브 픽셀(PD)의 픽셀 신호 만이 출력되는 위치에서 컬러 이미지 측면에서의 데드 픽셀이 발생하게 된다. 이러한 데드 픽셀에 의한 이미지 손상을 보상하기 위해, 이미지 신호 프로세서(미도시)는 해당 위치에 대응하는 그린 픽셀의 데이터를 주변 픽셀들(예컨대, 상하좌우로 인접한 그린 픽셀)을 이용하여 추정함으로써 보상할 수 있다. 이미지 센서와 상기 이미지 센서로부터 출력되는 이미지 데이터를 처리하는 이미지 신호 프로세서(미도시)는 하나의 칩 또는 별개의 칩에 구현될 수 있으며, 두 구성이 함께 이미지 처리 시스템을 구성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 로우 디코더를 간략하게 나타낸 도면이다.
도 7을 참조하면, 로우 디코더(120a)는 도 1에 도시된 로우 디코더(120)의 일 실시예에 해당할 수 있다. 로우 디코더(120a)는 타이밍 컨트롤러(170)로부터 다양한 신호들을 수신하고 이들 신호들을 기초로 픽셀 어레이(110)의 적어도 하나의 로우를 선택하기 위한 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX')를 생성할 수 있다.
로우 디코더(120a)가 타이밍 컨트롤러(170)로부터 수신하는 신호들은 로우 어드레스 신호(ROW_ADD), 로우 선택 입력 신호(SX_IN), 픽셀 마스킹 신호(PDAF_MSK), 비닝 인에이블 신호(BIN_EN) 및 픽셀 위치 신호(PD_CTRL)를 포함할 수 있다. 본 명세서에서는 로우 선택 신호(SEL)의 생성과 관련된 신호를 중심으로 설명하나, 로우 디코더(120a)는 그 외의 픽셀의 구동에 기초가 되는 신호 역시 타이밍 컨트롤러(170)로부터 수신할 수 있음은 물론이다.
로우 어드레스 신호(ROW_ADD)는 선택될 적어도 하나의 로우의 어드레스 정보를 나타낼 수 있다. 예컨대, 픽셀 어레이(110)에 포함된 복수의 로우들 각각은 미리 정해진 주소에 대응될 수 있으며, 로우 어드레스 신호(ROW_ADD)에 의해 정해지는 적어도 하나의 로우가 선택될 수 있다. 실시예에 따라, 로우 어드레스 신호(ROW_ADD)는 <0:N>(여기서, N은 1 이상의 정수)의 (N+1)개의 비트를 갖는 데이터일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
로우 선택 입력 신호(SX_IN)는 선택되는 픽셀들 각각이 픽셀 신호를 동시에 생성 및 출력하기 위한 타이밍을 제공하기 위한 신호일 수 있다.
픽셀 마스킹 신호(PDAF_MSK)는 특정 서브 픽셀(예컨대, 비닝 모드에서 위상 검출 픽셀과 동일한 컬럼 라인에 연결되고 동시에 액세스될 수 있는 컬러 픽셀)의 출력이 컬럼 라인으로 출력되지 않도록 하는 신호일 수 있다.
비닝 인에이블 신호(BIN_EN)는 비닝 모드가 활성화되었는지 여부를 나타내는 신호일 수 있다. 예컨대, 비닝 인에이블 신호(BIN_EN)가 로우 레벨이면, 노멀 모드가 활성화됨을 의미하며, 비닝 인에이블 신호(BIN_EN)가 하이 레벨이면, 비닝 모드가 활성화됨을 의미할 수 있다.
픽셀 위치 신호(PD_CTRL)는 위상 검출 픽셀의 위치에 따라 결정되는 신호일 수 있다. 즉, 픽셀 위치 신호(PD_CTRL)는 비닝 모드에서 동시에 액세스되는 위상 검출 픽셀과 컬러 픽셀 간의 위치 관계에 따라 값이 달라질 수 있다. 예를 들어, 도 4와 같이 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)과 제2 픽셀(PX2)의 위치 관계가 평면 상에서 제1 픽셀(PX1)이 제2 픽셀(PX2)의 위에 배치되는 관계일 경우, 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다. 반대로, 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)과 제2 픽셀(PX2)의 위치 관계가 평면 상에서 제1 픽셀(PX1)이 제2 픽셀(PX2)의 아래에 배치되는 관계일 경우, 픽셀 위치 신호(PD_CTRL)는 하이 레벨을 가질 수 있다.
로우 디코더(120a)는 제1 로우 선택 신호(SX) 및 제2 로우 선택 신호(SX') 각각을 생성하는 제1 신호 생성기(first signal generator, 122a) 및 제2 신호 생성기(second signal generator, 124a)를 포함할 수 있다.
제1 신호 생성기(122a)는 로우 어드레스 신호(ROW_ADD)와 로우 선택 입력 신호(SX_IN)에 기초하여 제1 로우 선택 신호(SX)를 생성할 수 있다. 제1 로우 선택 신호(SX)는 로우 어드레스 신호(ROW_ADD)에 의해 선택되는 적어도 하나의 로우에 로우 선택 입력 신호(SX_IN)를 전달하는 신호일 수 있다. 예를 들어, 로우 어드레스 신호(ROW_ADD)가 m(m은 임의의 양수)번째 로우를 지시할 경우, m번째 로우에 공급되는 제1 로우 선택 신호(SX(m))는 로우 선택 입력 신호(SX_IN)와 동일한 파형을 가질 수 있고, 나머지 로우에 공급되는 제1 로우 선택 신호는 일정한 레벨(예컨대, 로우 레벨)로 유지될 수 있다.
제2 신호 생성기(124a)는 픽셀 마스킹 신호(PDAF_MSK), 비닝 인에이블 신호(BIN_EN) 및 픽셀 위치 신호(PD_CTRL)에 기초하여 제1 로우 선택 신호(SX)를 변환함에 의해 제2 로우 선택 신호(SX')를 생성할 수 있다. 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX')는 노멀 모드에서는 동일한 파형을 가질 수 있으나, 비닝 모드에서 제2 로우 선택 신호(SX')는 위상 검출 픽셀과 동일한 컬럼 라인에 연결되고 동시에 액세스되는 컬러 픽셀의 픽셀 신호가 컬럼 라인으로 출력되지 않도록 하는 파형을 가질 수 있다.
도 8은 도 7에 도시된 제2 신호 생성기의 일 실시예를 나타낸 도면이다.
도 8을 참조하면, 제2 신호 생성기(124a)는 픽셀 그룹(PG)에 공급되는 제2 로우 선택 신호(SX'(n)~SX'(n+3))를 생성하기 위한 구성들을 포함하는 것으로 도시되고 있으나, 픽셀 그룹(PG)과 다른 로우에 공급되는 제2 로우 선택 신호를 생성하기 위한 구성들을 더 포함할 수 있음은 물론이다.
제2 신호 생성기(124a)는 복수의 NAND 게이트들, 복수의 인버터들 및 복수의 멀티플렉서들을 포함할 수 있다.
제1 NAND 게이트(N1)는 비닝 인에이블 신호(BIN_EN)와 픽셀 위치 신호(PD_CTRL)를 NAND 연산한 결과를 제1 인버터(I1)로 출력할 수 있다. 제1 인버터(I1)는 입력을 반전시켜 제1 먹스 선택 신호(MS1)를 출력할 수 있다. 즉, 제1 먹스 선택 신호(MS1)는 비닝 인에이블 신호(BIN_EN)와 픽셀 위치 신호(PD_CTRL)를 AND 연산한 결과에 해당할 수 있다.
제2 인버터(I2)는 픽셀 위치 신호(PD_CTRL)를 반전시켜 출력할 수 있으며, 제2 NAND 게이트(N2)는 비닝 인에이블 신호(BIN_EN)와 제2 인버터(I2)의 출력을 NAND 연산한 결과를 제3 인버터(I3)로 출력할 수 있다. 제3 인버터(I3)는 입력을 반전시켜 제2 먹스 선택 신호(MS2)를 출력할 수 있다. 즉, 제2 먹스 선택 신호(MS2)는 비닝 인에이블 신호(BIN_EN)와 반전된 픽셀 위치 신호(PD_CTRL)를 AND 연산한 결과에 해당할 수 있다.
제1 및 제2 NAND 게이트(N1, N2)와 제1 내지 제3 인버터(I1~I3)는 출력 선택부로 통칭될 수 있다.
여기서, 제1 인버터(I1)의 출력인 제1 먹스 선택 신호(MS1)는 제2 픽셀(PX2)로 제2 로우 선택 신호(SX'(n+1), SX'(n+3))를 공급하는 제2 및 제4 멀티플렉서(M_(n+1), M_(n+3))의 선택 단자로 공급될 수 있다. 또한, 제3 인버터(I3)의 출력인 제2 먹스 선택 신호(MS2)는 비닝 모드에서 제2 픽셀(PX2)과 동일 컬럼 라인에 연결되고 동시에 액세스되는 제1 픽셀(PX1)에 제2 로우 선택 신호(SX'(n), SX'(n+2))를 공급하는 제1 및 제3 멀티플렉서(M_n, M_(n+2))의 선택 단자로 공급될 수 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각은 선택 단자에 공급되는 제1 또는 제2 먹스 선택 신호(MS1 or MS2)에 따라 1 또는 0의 입력 단자로 수신되는 입력 중 어느 하나를 출력할 수 있다. 즉, 제1 또는 제2 먹스 선택 신호(MS1 or MS2)가 하이 레벨을 갖는 경우, 해당 멀티플렉서는 1의 입력 단자로 수신되는 입력을 로우 선택 신호로 출력할 수 있다. 또한, 제1 또는 제2 먹스 선택 신호(MS1 or MS2)가 로우 레벨을 갖는 경우, 해당 멀티플렉서는 0의 입력 단자로 수신되는 입력을 로우 선택 신호로 출력할 수 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 0의 입력 단자에는 대응되는 제1 로우 선택 신호(SX(n)~SX(n+3))가 입력될 수 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 1의 입력 단자에는 대응되는 제1 로우 선택 신호(SX(n)~SX(n+3))와 픽셀 마스킹 신호(PDAF_MSK)가 AND 연산된 결과가 입력될 수 있다. 이를 위해, 제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 1의 입력 단자에, 제1 로우 선택 신호(SX(n)~SX(n+3)) 각각과 픽셀 마스킹 신호(PDAF_MSK)를 입력받는 NAND 게이트(N_n~N_(n+3)) 및 NAND 게이트(N_n~N_(n+3))의 출력을 반전시켜 출력하는 인버터(I_n~I_(n+3))가 직렬로 연결될 수 있다.
비닝 인에이블 신호(BIN_EN)가 로우 레벨인 경우(즉, 노멀 모드인 경우), 출력 선택부의 출력인 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 모두 로우 레벨을 갖는다. 이에 따라, 제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각은 0의 입력 단자에 입력되는 제1 로우 선택 신호(SX(n)~SX(n+3))를 그대로 제2 로우 선택 신호(SX'(n)~SX'(n+3))로 출력할 수 있다. 즉, 노멀 모드에서는 제2 로우 선택 신호(SX'(n)~SX'(n+3))는 제1 로우 선택 신호(SX(n)~SX(n+3))와 동일한 파형을 가질 수 있다.
비닝 인에이블 신호(BIN_EN)가 하이 레벨인 경우(즉, 비닝 모드인 경우), 출력 선택부의 출력인 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 픽셀 위치 신호(PD_CTRL)에 따라 서로 다른 레벨을 갖는다. 제1 픽셀(PX1)과 제2 픽셀(PX2)이 도 4와 같은 위치 관계를 갖는 경우, 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다. 이 경우, 비닝 모드에서 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 각각 로우 레벨과 하이 레벨을 가질 수 있다. 만일, 제1 픽셀(PX1)과 제2 픽셀(PX2)이 반대의 위치 관계를 갖는 경우, 픽셀 위치 신호(PD_CTRL)는 하이 레벨을 가질 수 있음은 물론이다.
따라서, 선택 단자에 제1 먹스 선택 신호(MS1)를 공급받는 제2 및 제4 멀티플렉서(M_(n+1), M_(n+3)) 각각은 제1 로우 선택 신호(SX(n+1), SX(n+3))를 그대로 제2 로우 선택 신호(SX'(n+1), SX'(n+3))로 출력할 수 있다. 한편, 선택 단자에 제2 먹스 선택 신호(MS2)를 공급받는 제1 및 제3 멀티플렉서(M_(n), M_(n+2)) 각각은 제1 로우 선택 신호(SX(n), SX(n+2))와 픽셀 마스킹 신호(PDAF_MSK)가 AND 연산된 결과를 제2 로우 선택 신호(SX'(n), SX'(n+2))로 출력할 수 있다.
여기서, 픽셀 마스킹 신호(PDAF_MSK)는 제2 픽셀(PX2)과 동일 컬럼 라인에 연결되고 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호가 출력되어야 할 구간, 또는 제2 픽셀(PX2)의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서만 로우 레벨을 가지는 신호일 수 있다.
도 9는 도 8에 도시된 제2 신호 생성기의 일 실시예의 동작을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 제1 비닝 구동 구간(BIN_1)은 n번째 로우 및 (n+1)번째 로우를 동시에 액세스하기 위한 구간에 해당한다. 또한, 제2 비닝 구동 구간(BIN_2)은 (n+2)번째 로우 및 (n+3)번째 로우를 동시에 액세스하기 위한 구간에 해당한다. 이를 위해, 로우 어드레스 신호(ROW_ADD)는 제1 비닝 구동 구간(BIN_1)에서 n번째 로우 및 (n+1)번째 로우에 대한 정보를 포함할 수 있고, 제2 비닝 구동 구간(BIN_2)에서 (n+2)번째 로우 및 (n+3)번째 로우에 대한 정보를 포함할 수 있다.
로우 선택 입력 신호(SX_IN)는 제1 픽셀(PX1)과 제2 픽셀(PX2) 각각의 제1 내지 제4 위치에 해당하는 서브 픽셀들 각각이 픽셀 신호를 동시에 생성 및 출력하기 위한 타이밍을 제공할 수 있다. 여기서, 제1 내지 제4 위치는 도 2에서 PD 또는 P0 서브 픽셀의 위치, P1 서브 픽셀의 위치, P2 서브 픽셀의 위치 및 P3 서브 픽셀의 위치를 의미할 수 있다.
픽셀 마스킹 신호(PDAF_MSK)는 로우 선택 입력 신호(SX_IN)에서 제1 위치에 해당하는 서브 픽셀에 대응하는 구간에서만 로우 레벨을 갖고, 나머지 구간에서는 하이 레벨을 가질 수 있다.
또한, 현재 모드가 비닝 모드이므로 비닝 인에이블 신호(BIN_EN)는 하이 레벨을 가지며, 도 4와 같은 픽셀 간 위치 관계에 따라 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다.
도 9와 같은 입력에 따라, 로우 디코더(120a)의 제1 신호 생성기(122a)는 제1 비닝 구동 구간(BIN_1)에서 제1 로우 선택 신호(SX(n), SX(n+1))가 공급되는 제1 픽셀(PX1)의 서브 픽셀들(P0~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제1 로우 선택 신호(SX(n), SX(n+1))를 생성할 수 있다. 이후 로우 디코더(120a)의 제1 신호 생성기(122a)는 제2 비닝 구동 구간(BIN_2)에서 제1 로우 선택 신호(SX(n+2), SX(n+3))가 공급되는 제1 픽셀(PX1)의 서브 픽셀들(P0~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제1 로우 선택 신호(SX(n+2), SX(n+3))를 생성할 수 있다.
또한, 로우 디코더(120a)의 제2 신호 생성기(124a)는 제1 비닝 구동 구간(BIN_1)에서 제2 로우 선택 신호(SX(n+1))가 공급되는 제2 픽셀(PX2)의 서브 픽셀들(PD, P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+1))를 생성할 수 있고, 제2 로우 선택 신호(SX(n))가 공급되는 제1 픽셀(PX1)의 제1 위치에 해당하는 서브 픽셀(P0)을 제외한 서브 픽셀들(P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n))를 생성할 수 있다. 이로 인해, 제2 픽셀(PX2)의 서브 픽셀(PD)의 픽셀 신호는 다른 신호와의 간섭없이 컬럼 라인으로 출력되어 오토 포커싱 동작에 이용될 수 있다.
마찬가지로, 로우 디코더(120a)의 제2 신호 생성기(124a)는 제2 비닝 구동 구간(BIN_2)에서 제2 로우 선택 신호(SX(n+3))가 공급되는 제2 픽셀(PX2)의 서브 픽셀들(PD, P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+3))를 생성할 수 있고, 제2 로우 선택 신호(SX(n+2))가 공급되는 제1 픽셀(PX1)의 제1 위치에 해당하는 서브 픽셀(P0)을 제외한 서브 픽셀들(P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+2))를 생성할 수 있다. 이로 인해, 제2 픽셀(PX2)의 서브 픽셀(PD)의 픽셀 신호는 다른 신호와의 간섭없이 컬럼 라인으로 출력되어 오토 포커싱 동작에 이용될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 로우 디코더를 간략하게 나타낸 도면이다.
도 10을 참조하면, 로우 디코더(120b)는 도 1에 도시된 로우 디코더(120)의 다른 실시예에 해당할 수 있다. 로우 디코더(120b)는 타이밍 컨트롤러(170)로부터 다양한 신호들을 수신하고 이들 신호들을 기초로 픽셀 어레이(110)의 적어도 하나의 로우를 선택하기 위한 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX')를 생성할 수 있다.
로우 디코더(120b)가 타이밍 컨트롤러(170)로부터 수신하는 신호들은 로우 어드레스 신호(ROW_ADD), 제1 로우 선택 입력 신호(SX_IN), 제2 로우 선택 입력 신호(SX'_IN), 비닝 인에이블 신호(BIN_EN) 및 픽셀 위치 신호(PD_CTRL)를 포함할 수 있다. 본 명세서에서는 로우 선택 신호(SEL)의 생성과 관련된 신호를 중심으로 설명하나, 로우 디코더(120b)는 그 외의 픽셀의 구동에 기초가 되는 신호 역시 타이밍 컨트롤러(170)로부터 수신할 수 있음은 물론이다.
로우 어드레스 신호(ROW_ADD)는 선택될 적어도 하나의 로우의 어드레스 정보를 나타낼 수 있다. 예컨대, 픽셀 어레이(110)에 포함된 복수의 로우들 각각은 미리 정해진 주소에 대응될 수 있으며, 로우 어드레스 신호(ROW_ADD)에 의해 정해지는 적어도 하나의 로우가 선택될 수 있다.
제1 로우 선택 입력 신호(SX_IN)는 선택되는 픽셀들 각각이 픽셀 신호를 동시에 생성 및 출력하기 위한 타이밍을 제공하기 위한 신호일 수 있다. 제1 로우 선택 입력 신호(SX_IN)는 도 7에서 설명된 로우 선택 입력 신호(SX_IN)와 실질적으로 동일한 신호를 의미할 수 있다.
제2 로우 선택 입력 신호(SX'_IN)는 특정 서브 픽셀(예컨대, 비닝 모드에서 위상 검출 픽셀과 동일한 컬럼 라인에 연결되고 동시에 액세스될 수 있는 컬러 픽셀)의 출력이 컬럼 라인으로 출력되지 않도록 하기 위한 타이밍을 제공하는 신호일 수 있다. 실시예에 따라, 제2 로우 선택 입력 신호(SX'_IN)는 특정 서브 픽셀의 픽셀 신호가 생성 및 출력되는 타이밍에서 로우 레벨을 가지는 구간 이외에는 제1 로우 선택 입력 신호(SX_IN)의 파형과 동일한 신호일 수 있다.
비닝 인에이블 신호(BIN_EN)는 비닝 모드가 활성화되었는지 여부를 나타내는 신호일 수 있다. 예컨대, 비닝 인에이블 신호(BIN_EN)가 로우 레벨이면, 노멀 모드가 활성화됨을 의미하며, 비닝 인에이블 신호(BIN_EN)가 하이 레벨이면, 비닝 모드가 활성화됨을 의미할 수 있다.
픽셀 위치 신호(PD_CTRL)는 위상 검출 픽셀의 위치에 따라 결정되는 신호일 수 있다. 즉, 픽셀 위치 신호(PD_CTRL)는 비닝 모드에서 동시에 액세스되는 위상 검출 픽셀과 컬러 픽셀 간의 위치 관계에 따라 값이 달라질 수 있다. 예를 들어, 도 4와 같이 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)과 제2 픽셀(PX2)의 위치 관계가 평면 상에서 제1 픽셀(PX1)이 제2 픽셀(PX2)의 위에 배치되는 관계일 경우, 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다. 반대로, 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)과 제2 픽셀(PX2)의 위치 관계가 평면 상에서 제1 픽셀(PX1)이 제2 픽셀(PX2)의 아래에 배치되는 관계일 경우, 픽셀 위치 신호(PD_CTRL)는 하이 레벨을 가질 수 있다.
로우 디코더(120b)는 제1 로우 선택 신호(SX) 및 제2 로우 선택 신호(SX') 각각을 생성하는 제1 신호 생성기(122b) 및 제2 신호 생성기(124b)를 포함할 수 있다.
제1 신호 생성기(122b)는 로우 어드레스 신호(ROW_ADD)와 제1 로우 선택 입력 신호(SX_IN)에 기초하여 제1 로우 선택 신호(SX)를 생성할 수 있다. 제1 로우 선택 신호(SX)는 로우 어드레스 신호(ROW_ADD)에 의해 선택되는 적어도 하나의 로우에 제1 로우 선택 입력 신호(SX_IN)를 전달하는 신호일 수 있다. 예를 들어, 로우 어드레스 신호(ROW_ADD)가 m번째 로우를 지시할 경우, m번째 로우에 공급되는 제1 로우 선택 신호(SX(m))는 제1 로우 선택 입력 신호(SX_IN)와 동일한 파형을 가질 수 있고, 나머지 로우에 공급되는 제1 로우 선택 신호는 일정한 레벨(예컨대, 로우 레벨)로 유지될 수 있다.
제2 신호 생성기(124b)는 비닝 인에이블 신호(BIN_EN) 및 픽셀 위치 신호(PD_CTRL)에 기초하여 제1 로우 선택 입력 신호(SX_IN)와 제2 로우 선택 입력 신호(SX'_IN) 각각이 변환된 신호 중 하나를 선택함에 의해 제2 로우 선택 신호(SX')를 생성할 수 있다. 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX')는 노멀 모드에서는 동일한 파형을 가질 수 있으나, 비닝 모드에서 제2 로우 선택 신호(SX')는 위상 검출 픽셀과 동일한 컬럼 라인에 연결되고 동시에 액세스되는 컬러 픽셀의 픽셀 신호가 컬럼 라인으로 출력되지 않도록 하는 파형을 가질 수 있다.
도 11은 도 10에 도시된 제2 신호 생성기의 일 실시예를 나타낸 도면이다.
도 11을 참조하면, 제2 신호 생성기(124b)는 픽셀 그룹(PG)에 공급되는 제2 로우 선택 신호(SX'(n)~SX'(n+3))를 생성하기 위한 구성들을 포함하는 것으로 도시되고 있으나, 픽셀 그룹(PG)과 다른 로우에 공급되는 제2 로우 선택 신호를 생성하기 위한 구성들을 더 포함할 수 있음은 물론이다.
제2 신호 생성기(124b)는 복수의 NAND 게이트들, 복수의 인버터들 및 복수의 멀티플렉서들을 포함할 수 있다.
제1 NAND 게이트(N1)는 비닝 인에이블 신호(BIN_EN)와 픽셀 위치 신호(PD_CTRL)를 NAND 연산한 결과를 제1 인버터(I1)로 출력할 수 있다. 제1 인버터(I1)는 입력을 반전시켜 제1 먹스 선택 신호(MS1)를 출력할 수 있다.
제2 인버터(I2)는 픽셀 위치 신호(PD_CTRL)를 반전시켜 출력할 수 있으며, 제2 NAND 게이트(N2)는 비닝 인에이블 신호(BIN_EN)와 제2 인버터(I2)의 출력을 NAND 연산한 결과를 제3 인버터(I3)로 출력할 수 있다. 제3 인버터(I3)는 입력을 반전시켜 제2 먹스 선택 신호(MS2)를 출력할 수 있다.
제1 및 제2 NAND 게이트(N1, N2)와 제1 내지 제3 인버터(I1~I3)는 출력 선택부로 통칭될 수 있다.
여기서, 제1 인버터(I1)의 출력인 제1 먹스 선택 신호(MS1)는 제2 픽셀(PX2)로 제2 로우 선택 신호(SX'(n+1), SX'(n+3))를 공급하는 제2 및 제4 멀티플렉서(M_(n+1), M_(n+3))의 선택 단자로 공급될 수 있다. 또한, 제3 인버터(I3)의 출력인 제2 먹스 선택 신호(MS2)는 비닝 모드에서 제2 픽셀(PX2)과 동일 컬럼 라인에 연결되고 동시에 액세스되는 제1 픽셀(PX1)에 제2 로우 선택 신호(SX'(n), SX'(n+2))를 공급하는 제1 및 제3 멀티플렉서(M_n, M_(n+2))의 선택 단자로 공급될 수 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각은 선택 단자에 공급되는 제1 또는 제2 먹스 선택 신호(MS1 or MS2)에 따라 1 또는 0의 입력 단자로 수신되는 입력 중 어느 하나를 출력할 수 있다. 즉, 제1 또는 제2 먹스 선택 신호(MS1 or MS2)가 하이 레벨을 갖는 경우, 해당 멀티플렉서는 1의 입력 단자로 수신되는 입력을 로우 선택 신호로 출력할 수 있다. 또한, 제1 또는 제2 먹스 선택 신호(MS1 or MS2)가 로우 레벨을 갖는 경우, 해당 멀티플렉서는 0의 입력 단자로 수신되는 입력을 로우 선택 신호로 출력할 수 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 0의 입력 단자에는 대응되는 제1 로우 선택 신호(SX(n)~SX(n+3))가 입력될 수 있다. 여기서, 제1 로우 선택 신호(SX(n)~SX(n+3)) 각각은 로우 어드레스 신호(ROW_ADD)와 제1 로우 선택 입력 신호(SX_IN)에 기초하여 생성된 신호이며, 제1 신호 생성기(122b)가 생성하는 제1 로우 선택 신호(SX(n)~SX(n+3))와 동일한 파형을 갖는 신호일 수 있다. 실시예에 따라, 제2 신호 생성기(124b)는 제1 신호 생성기(122b)와는 독립적으로 제1 로우 선택 신호(SX(n)~SX(n+3))를 생성할 수도 있고, 제1 신호 생성기(122b)로부터 제1 로우 선택 신호(SX(n)~SX(n+3))를 제공받을 수도 있다.
제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 1의 입력 단자에는 대응되는 예비 로우 선택 신호(SX'_PRE(n)~SX'_PRE(n+3))가 입력될 수 있다. 예비 로우 선택 신호(SX'_PRE(n)~SX'_PRE(n+3))는 로우 어드레스 신호(ROW_ADD)와 제2 로우 선택 입력 신호(SX'_IN)에 기초하여 생성될 수 있다. 즉, 예비 로우 선택 신호(SX'_PRE(n)~SX'_PRE(n+3))는 로우 어드레스 신호(ROW_ADD)에 의해 선택되는 적어도 하나의 로우에 제2 로우 선택 입력 신호(SX'_IN)를 전달하는 신호일 수 있다. 예를 들어, 로우 어드레스 신호(ROW_ADD)가 m번째 로우를 지시할 경우, m번째 로우에 대응되는 예비 로우 선택 신호(SX'_PRE(m))는 제2 로우 선택 입력 신호(SX'_IN)와 동일한 파형을 가질 수 있고, 나머지 로우에 대응되는 예비 로우 선택 신호는 일정한 레벨(예컨대, 로우 레벨)로 유지될 수 있다.
이를 위해, 제2 신호 생성기(124b)는 제1 로우 선택 신호(SX(n)~SX(n+3))와 예비 로우 선택 신호(SX'_PRE(n)~SX'_PRE(n+3))를 각각 생성하는 구성(미도시)을 더 포함할 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
비닝 인에이블 신호(BIN_EN)가 로우 레벨인 경우(즉, 노멀 모드인 경우), 출력 선택부의 출력인 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 모두 로우 레벨을 갖는다. 이에 따라, 제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각은 0의 입력 단자에 입력되는 제1 로우 선택 신호(SX(n)~SX(n+3))를 그대로 제2 로우 선택 신호(SX'(n)~SX'(n+3))로 출력할 수 있다. 즉, 노멀 모드에서는 제2 로우 선택 신호(SX'(n)~SX'(n+3))는 제1 로우 선택 신호(SX(n)~SX(n+3))와 동일한 파형을 가질 수 있다.
비닝 인에이블 신호(BIN_EN)가 하이 레벨인 경우(즉, 비닝 모드인 경우), 출력 선택부의 출력인 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 픽셀 위치 신호(PD_CTRL)에 따라 서로 다른 레벨을 갖는다. 제1 픽셀(PX1)과 제2 픽셀(PX2)이 도 4와 같은 위치 관계를 갖는 경우, 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다. 이 경우, 비닝 모드에서 제1 먹스 선택 신호(MS1)와 제2 먹스 선택 신호(MS2)는 각각 로우 레벨과 하이 레벨을 가질 수 있다. 만일, 제1 픽셀(PX1)과 제2 픽셀(PX2)이 반대의 위치 관계를 갖는 경우, 픽셀 위치 신호(PD_CTRL)는 하이 레벨을 가질 수 있음은 물론이다.
따라서, 선택 단자에 제1 먹스 선택 신호(MS1)를 공급받는 제2 및 제4 멀티플렉서(M_(n+1), M_(n+3)) 각각은 제1 로우 선택 신호(SX(n+1), SX(n+3))를 그대로 제2 로우 선택 신호(SX'(n+1), SX'(n+3))로 출력할 수 있다. 한편, 선택 단자에 제2 먹스 선택 신호(MS2)를 공급받는 제1 및 제3 멀티플렉서(M_(n), M_(n+2)) 각각은 예비 로우 선택 신호(SX'_PRE(n), SX'_PRE(n+2))를 제2 로우 선택 신호(SX'(n), SX'(n+2))로 출력할 수 있다.
여기서, 예비 로우 선택 신호(SX'_PRE(n), SX'_PRE(n+2))는 제1 로우 선택 신호(SX(n+1), SX(n+3))와 비교할 때, 제2 픽셀(PX2)과 동일 컬럼 라인에 연결되고 비닝 모드에서 동시에 액세스되는 제1 픽셀(PX1)에 속한 서브 픽셀(P0)의 픽셀 신호가 출력되어야 할 구간에서 로우 레벨을 가지는 점이 다를 수 있다.
특히, 도 11에 도시된 구조를 갖는 제2 신호 생성기(124b)에 의하면, 제1 내지 제4 멀티플렉서(M_n~M_(n+3)) 각각의 0과 1의 입력 단자로 입력되는 신호가 별도의 논리 회로를 거치지 않게 되어, 결과적으로, 제1 로우 선택 신호(SX)와 제2 로우 선택 신호(SX') 간의 딜레이를 없앨 수 있으며, 이로 인해 픽셀 구동의 신뢰성을 높일 수 있다.
도 12는 도 11에 도시된 제2 신호 생성기의 일 실시예의 동작을 설명하기 위한 타이밍도이다.
도 12를 참조하면, 제1 비닝 구동 구간(BIN_1)은 n번째 로우 및 (n+1)번째 로우를 동시에 액세스하기 위한 구간에 해당한다. 또한, 제2 비닝 구동 구간(BIN_2)은 (n+2)번째 로우 및 (n+3)번째 로우를 동시에 액세스하기 위한 구간에 해당한다. 이를 위해, 로우 어드레스 신호(ROW_ADD)는 제1 비닝 구동 구간(BIN_1)에서 n번째 로우 및 (n+1)번째 로우에 대한 정보를 포함할 수 있고, 제2 비닝 구동 구간(BIN_2)에서 (n+2)번째 로우 및 (n+3)번째 로우에 대한 정보를 포함할 수 있다.
제1 로우 선택 입력 신호(SX_IN)는 제1 픽셀(PX1)과 제2 픽셀(PX2) 각각의 제1 내지 제4 위치에 해당하는 서브 픽셀들 각각이 픽셀 신호를 동시에 생성 및 출력하기 위한 타이밍을 제공할 수 있다. 여기서, 제1 내지 제4 위치는 도 2에서 PD 또는 P0 서브 픽셀의 위치, P1 서브 픽셀의 위치, P2 서브 픽셀의 위치 및 P3 서브 픽셀의 위치를 의미할 수 있다.
제2 로우 선택 입력 신호(SX'_IN)는 제1 로우 선택 입력 신호(SX_IN)에서 제1 위치에 해당하는 서브 픽셀에 대응하는 구간에서만 로우 레벨을 갖고, 나머지 구간에서는 제1 로우 선택 입력 신호(SX_IN)와 동일한 파형을 가질 수 있다.
또한, 현재 모드가 비닝 모드이므로 비닝 인에이블 신호(BIN_EN)는 하이 레벨을 가지며, 도 4와 같은 픽셀 간 위치 관계에 따라 픽셀 위치 신호(PD_CTRL)는 로우 레벨을 가질 수 있다.
도 12와 같은 입력에 따라, 로우 디코더(120b)의 제1 신호 생성기(122b)는 제1 비닝 구동 구간(BIN_1)에서 제1 로우 선택 신호(SX(n), SX(n+1))가 공급되는 제1 픽셀(PX1)의 서브 픽셀들(P0~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제1 로우 선택 신호(SX(n), SX(n+1))를 생성할 수 있다. 이후 로우 디코더(120b)의 제1 신호 생성기(122b)는 제2 비닝 구동 구간(BIN_2)에서 제1 로우 선택 신호(SX(n+2), SX(n+3))가 공급되는 제1 픽셀(PX1)의 서브 픽셀들(P0~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제1 로우 선택 신호(SX(n+2), SX(n+3))를 생성할 수 있다.
또한, 로우 디코더(120b)의 제2 신호 생성기(124b)는 제1 비닝 구동 구간(BIN_1)에서 제2 로우 선택 신호(SX(n+1))가 공급되는 제2 픽셀(PX2)의 서브 픽셀들(PD, P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+1))를 생성할 수 있고, 제2 로우 선택 신호(SX(n))가 공급되는 제1 픽셀(PX1)의 제1 위치에 해당하는 서브 픽셀(P0)을 제외한 서브 픽셀들(P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n))를 생성할 수 있다. 이로 인해, 제2 픽셀(PX2)의 서브 픽셀(PD)의 픽셀 신호는 다른 신호와의 간섭없이 컬럼 라인으로 출력되어 오토 포커싱 동작에 이용될 수 있다.
마찬가지로, 로우 디코더(120b)의 제2 신호 생성기(124b)는 제2 비닝 구동 구간(BIN_2)에서 제2 로우 선택 신호(SX(n+3))가 공급되는 제2 픽셀(PX2)의 서브 픽셀들(PD, P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+3))를 생성할 수 있고, 제2 로우 선택 신호(SX(n+2))가 공급되는 제1 픽셀(PX1)의 제1 위치에 해당하는 서브 픽셀(P0)을 제외한 서브 픽셀들(P1~P3) 각각의 픽셀 신호가 순차적으로 해당 컬럼 라인으로 출력되도록 제어하는 제2 로우 선택 신호(SX(n+2))를 생성할 수 있다. 이로 인해, 제2 픽셀(PX2)의 서브 픽셀(PD)의 픽셀 신호는 다른 신호와의 간섭없이 컬럼 라인으로 출력되어 오토 포커싱 동작에 이용될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서(100) 및 이의 구동 방법에 의하면, 비닝 모드에서도 정상적으로 위상 검출 픽셀의 이미지를 획득할 수 있어, 비닝 모드에서 오토 포커싱 기능을 지속적으로 이용할 수 있는 장점이 있다.
또한, 로우 디코더(120)에 간단한 회로를 추가하고 픽셀 어레이(110)에 대한 배선 형태를 변경함에 의해, 이러한 기능을 구현할 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 및/또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(#01)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(#01))의 프로세서(예: 프로세서)는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및
    상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 제2 로우 선택 신호를 공급하고, 나머지 제1 픽셀에 제1 로우 선택 신호를 공급하는 로우 디코더를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제2 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 제어하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제2 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀에 대응하는 구간은 하이 레벨을 갖고, 상기 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀에 대응하는 구간은 로우 레벨을 갖는 이미지 센서.
  4. 제1항에 있어서,
    상기 제1 픽셀은 복수의 컬러 픽셀들을 포함하는 공유 픽셀이고,
    상기 제2 픽셀은 적어도 하나의 위상 검출 픽셀을 포함하는 공유 픽셀인 이미지 센서.
  5. 제4항에 있어서,
    상기 제1 픽셀에 포함된 복수의 컬러 픽셀들은 베이어 패턴(bayer pattern)으로 배치되고,
    상기 제2 픽셀에 포함된 위상 검출 픽셀은 베이어 패턴의 그린 픽셀의 위치에 배치되는 이미지 센서.
  6. 제1항에 있어서,
    상기 제2 픽셀에 포함된 위상 검출 픽셀은 하프 쉴드 픽셀(half-shielded pixel)인 이미지 센서.
  7. 제1항에 있어서,
    상기 로우 디코더는,
    로우 어드레스 신호에 의해 선택되는 적어도 하나의 로우에 로우 선택 입력 신호를 전달하는 신호인 상기 제1 로우 선택 신호를 생성하는 제1 신호 생성기; 및
    상기 비닝 모드가 활성화 되었는지 여부를 나타내는 비닝 인에이블 신호, 상기 제1 픽셀과 상기 제2 픽셀 간의 배치 관계에 따라 정해지는 픽셀 위치 신호, 상기 제1 로우 선택 신호 및 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 하는 픽셀 마스킹 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 제2 신호 생성기를 포함하는 이미지 센서.
  8. 제7항에 있어서,
    상기 제2 신호 생성기는,
    상기 비닝 인에이블 신호와 상기 픽셀 위치 신호에 기초하여 제1 먹스 선택 신호를 생성하고, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호가 반전된 값에 기초하여 제2 먹스 선택 신호를 생성하는 출력 선택부를 포함하는 이미지 센서.
  9. 제8항에 있어서,
    상기 제2 신호 생성기는, 선택 단자로 상기 제1 먹스 선택 신호 및 상기 제2 먹스 선택 신호 중 어느 하나를 공급받는 멀티플렉서들을 더 포함하고,
    상기 멀티플렉서들 각각은 상기 선택 단자로 공급되는 신호에 따라 상기 제1 로우 선택 신호, 또는 상기 제1 로우 선택 신호와 상기 픽셀 마스킹 신호에 기초하여 생성된 신호 중 어느 하나를 상기 제2 로우 선택 신호로 출력하는 이미지 센서.
  10. 제9항에 있어서,
    상기 제1 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제2 픽셀로 상기 제2 로우 선택 신호를 출력하고,
    상기 제2 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제1 픽셀로 상기 제2 로우 선택 신호를 출력하는 이미지 센서.
  11. 제9항에 있어서,
    상기 픽셀 마스킹 신호는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 신호인 이미지 센서.
  12. 제1항에 있어서,
    상기 로우 디코더는,
    로우 어드레스 신호에 의해 선택되는 적어도 하나의 로우에 제1 로우 선택 입력 신호를 전달하는 신호인 상기 제1 로우 선택 신호를 생성하는 제1 신호 생성기; 및
    상기 비닝 모드가 활성화 되었는지 여부를 나타내는 비닝 인에이블 신호, 상기 제1 픽셀과 상기 제2 픽셀 간의 배치 관계에 따라 정해지는 픽셀 위치 신호, 상기 제1 로우 선택 신호 및 상기 제2 픽셀의 위상 검출 픽셀과 동시에 액세스되는 상기 제1 픽셀의 컬러 픽셀의 픽셀 신호가 상기 컬럼 라인으로 출력되지 않도록 하는 타이밍을 제공하는 제2 로우 선택 입력 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 제2 신호 생성기를 포함하는 이미지 센서.
  13. 제12항에 있어서,
    상기 제2 신호 생성기는,
    상기 비닝 인에이블 신호와 상기 픽셀 위치 신호에 기초하여 제1 먹스 선택 신호를 생성하고, 상기 비닝 인에이블 신호와 상기 픽셀 위치 신호가 반전된 값에 기초하여 제2 먹스 선택 신호를 생성하는 출력 선택부를 포함하는 이미지 센서.
  14. 제13항에 있어서,
    상기 제2 신호 생성기는, 선택 단자로 상기 제1 먹스 선택 신호 및 상기 제2 먹스 선택 신호 중 어느 하나를 공급받는 멀티플렉서들을 더 포함하고,
    상기 멀티플렉서들 각각은 상기 선택 단자로 공급되는 신호에 따라 상기 제1 로우 선택 신호, 또는 상기 제2 로우 선택 입력 신호와 상기 로우 어드레스 신호에 기초하여 생성된 예비 로우 선택 신호 중 어느 하나를 상기 제2 로우 선택 신호로 출력하는 이미지 센서.
  15. 제14항에 있어서,
    상기 제1 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제2 픽셀로 상기 제2 로우 선택 신호를 출력하고,
    상기 제2 먹스 선택 신호를 공급받는 상기 멀티플렉서는, 상기 제1 픽셀로 상기 제2 로우 선택 신호를 출력하는 이미지 센서.
  16. 제14항에 있어서,
    상기 예비 로우 선택 신호는, 상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 신호인 이미지 센서.
  17. 제1 픽셀과 제2 픽셀로 구성된 픽셀 어레이를 포함하는 이미지 센서의 구동 방법에 있어서,
    상기 제1 픽셀 중 일부에 공급될 제1 로우 선택 신호를 생성하는 단계; 및
    상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 공급될 제2 로우 선택 신호를 생성하는 단계를 포함하는 이미지 센서의 구동 방법.
  18. 제17항에 있어서,
    상기 제2 로우 선택 신호를 생성하는 단계는,
    상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서만 로우 레벨을 가지는 픽셀 마스킹 신호와 상기 제1 로우 선택 신호에 기초하여 상기 제2 로우 선택 신호를 생성하는 단계를 포함하는 이미지 센서의 구동 방법.
  19. 제17항에 있어서,
    상기 제2 로우 선택 신호를 생성하는 단계는,
    상기 제2 픽셀의 위상 검출 픽셀의 픽셀 신호가 출력되는 구간에서 로우 레벨을 가지는 예비 로우 선택 신호를 상기 제2 로우 선택 신호로 생성하는 단계를 포함하는 이미지 센서의 구동 방법.
  20. 제1 픽셀 및 제2 픽셀을 포함하는 픽셀 어레이; 및 상기 제2 픽셀 및 상기 제2 픽셀과 동일한 컬럼 라인에 연결되고 비닝 모드(binning mode)에서 상기 제2 픽셀과 동시에 액세스되는 상기 제1 픽셀에 제2 로우 선택 신호를 공급하고, 나머지 제1 픽셀에 제1 로우 선택 신호를 공급하는 로우 디코더를 포함하는 이미지 센서; 및
    상기 비닝 모드에서 상기 제2 픽셀의 이미지를 이용하여 위상 차를 검출하는 이미지 신호 프로세서를 포함하는 이미지 처리 시스템.
KR1020190033531A 2019-03-25 2019-03-25 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법 KR20200113399A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190033531A KR20200113399A (ko) 2019-03-25 2019-03-25 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법
US16/657,724 US11190716B2 (en) 2019-03-25 2019-10-18 Image processing system, image sensor, and method for driving image sensor
CN201911065316.8A CN111741241B (zh) 2019-03-25 2019-11-04 图像处理系统、图像传感器以及驱动图像传感器的方法
JP2019233850A JP2020162111A (ja) 2019-03-25 2019-12-25 イメージ処理システム、イメージセンサ、イメージセンサの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190033531A KR20200113399A (ko) 2019-03-25 2019-03-25 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법

Publications (1)

Publication Number Publication Date
KR20200113399A true KR20200113399A (ko) 2020-10-07

Family

ID=72605189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190033531A KR20200113399A (ko) 2019-03-25 2019-03-25 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법

Country Status (4)

Country Link
US (1) US11190716B2 (ko)
JP (1) JP2020162111A (ko)
KR (1) KR20200113399A (ko)
CN (1) CN111741241B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849234B2 (en) * 2019-08-09 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device or imaging system
KR20210047738A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 복수의 af 픽셀 그룹들을 포함하는 이미지 센서
US11463640B1 (en) * 2021-06-04 2022-10-04 Omnivision Technologies, Inc. Bitline control supporting binning mode phase detection autofocus photodiodes
US11683604B1 (en) * 2022-02-23 2023-06-20 Omnivision Technologies, Inc. Circuit and method for image artifact reduction in high-density, highpixel-count, image sensor with phase detection autofocus
US11736821B1 (en) * 2022-03-01 2023-08-22 SmartSens Technology (HK) Co., Ltd. Four shared pixel with phase detection and horizontal and vertical binning readout modes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045350B2 (ja) * 2007-10-01 2012-10-10 株式会社ニコン 撮像素子および撮像装置
JP2009130582A (ja) * 2007-11-22 2009-06-11 Nikon Corp 固体撮像装置、電子カメラ
US7667169B2 (en) * 2008-05-22 2010-02-23 Omnivision Technologies, Inc. Image sensor with simultaneous auto-focus and image preview
KR101324088B1 (ko) * 2011-10-04 2013-10-31 주식회사 동부하이텍 이미지센서 및 이미지센서의 행간 평균화 방법
US20130113967A1 (en) * 2011-11-04 2013-05-09 Honeywell International Inc. Doing Business As (D.B.A.) Honeywell Scanning & Mobility Apparatus comprising image sensor array having global shutter shared by a plurality of pixels
JP6300471B2 (ja) * 2013-08-28 2018-03-28 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
KR102170627B1 (ko) 2014-01-08 2020-10-27 삼성전자주식회사 이미지 센서
US9961290B2 (en) * 2014-07-17 2018-05-01 Samsung Electronics Co., Ltd. Image sensor including row drivers and image processing system having the image sensor
KR102292137B1 (ko) 2015-01-09 2021-08-20 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102390836B1 (ko) * 2015-10-05 2022-04-26 삼성전자주식회사 이미지 데이터를 생성하는 전자 장치 및 방법
KR102382835B1 (ko) * 2015-12-03 2022-04-06 삼성전자주식회사 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법
KR102476722B1 (ko) * 2016-02-12 2022-12-14 에스케이하이닉스 주식회사 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102398667B1 (ko) * 2017-06-05 2022-05-16 삼성전자주식회사 위상 검출 픽셀을 포함하는 이미지 센서

Also Published As

Publication number Publication date
US11190716B2 (en) 2021-11-30
CN111741241B (zh) 2022-08-16
US20200314361A1 (en) 2020-10-01
CN111741241A (zh) 2020-10-02
JP2020162111A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US9967472B2 (en) Image sensor combining high dynamic range techniques
KR20200113399A (ko) 이미지 처리 시스템, 이미지 센서, 이미지 센서의 구동 방법
US9628726B2 (en) Image sensing device
CN106713789B (zh) 图像传感器
CN111741242A (zh) 图像传感器及其操作方法
JP7080913B2 (ja) デジタルピクセルを含むイメージセンサ
US11425323B2 (en) Image sensor and operating method thereof
US11627277B2 (en) Image sensor with pixel structure including floating diffusion area shared by plurality of photoelectric conversion elements and a signal readout mode
US11950011B2 (en) Image sensor
US11588988B2 (en) Image sensor and binning method thereof
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
US11665439B2 (en) Image sensor, a mobile device including the same and a method of controlling sensing sensitivity of an image sensor
US11082644B2 (en) Image sensor
KR20210017459A (ko) 이미지 센서
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
KR20200097507A (ko) 이미지 센서
US20230154945A1 (en) Image sensor
US11863893B2 (en) Image sensor including auto-focus pixels that receive the same transmission control signal
US11974059B2 (en) Image sensor, method of sensing image, and electronic device including the same with different resolutions
US11342366B2 (en) Image sensing device
KR102519712B1 (ko) 이미지 센서
US20240040281A1 (en) Image sensor, operating method of the same, and pixel including plurality of photodiodes
US20230217119A1 (en) Image sensor and image processing system
EP4184934A1 (en) Image sensor
KR20230078460A (ko) 이미지 센서 및 이미지 센서의 자동 초점 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal