KR20200105645A - 인덕터 및 그 제조방법 - Google Patents

인덕터 및 그 제조방법 Download PDF

Info

Publication number
KR20200105645A
KR20200105645A KR1020200109778A KR20200109778A KR20200105645A KR 20200105645 A KR20200105645 A KR 20200105645A KR 1020200109778 A KR1020200109778 A KR 1020200109778A KR 20200109778 A KR20200109778 A KR 20200109778A KR 20200105645 A KR20200105645 A KR 20200105645A
Authority
KR
South Korea
Prior art keywords
seed pattern
plating layer
layer
inductor
plating
Prior art date
Application number
KR1020200109778A
Other languages
English (en)
Other versions
KR102502341B1 (ko
Inventor
최운철
강명삼
박명준
정정혁
방혜민
아준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200061370A external-priority patent/KR102171419B1/ko
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200109778A priority Critical patent/KR102502341B1/ko
Publication of KR20200105645A publication Critical patent/KR20200105645A/ko
Application granted granted Critical
Publication of KR102502341B1 publication Critical patent/KR102502341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils

Abstract

본 발명은, 자성체 본체, 상기 자성체 본체 내부에 배치된 절연 기판, 및 상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부를 포함하고, 상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 포함하는 인덕터.에 관한 것이다.

Description

인덕터 및 그 제조방법{Inductor and manufacturing method thereof}
본 발명은 인덕터 및 그 제조방법에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
박막형 인덕터는 도금으로 내부 코일부를 형성한 후, 자성체 분말 및 수지를 혼합시킨 자성체 분말-수지 복합체를 경화하여 자성체 본체를 제조하고, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.
일본공개특허 제2006-278479호 일본공개특허 제1998-241983호
본 발명은 코일부의 단면적을 증가시켜 직류저항(Rdc)을 감소시킨 패턴 인덕터 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는, 자성체 본체, 상기 자성체 본체 내부에 배치된 절연 기판, 및 상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부를 포함하고, 상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 2 도금층을 포함하는 인덕터를 제공한다.
본 발명에 따르면, 코일부의 단면적을 증가시키고, 직류저항(Rdc) 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 인덕터 내부의 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.
도 5는 본 발명의 일 실시형태에 따른 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명의 일 실시형태에 따른 시드 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
도 7은 본 발명의 일 실시형태에 따른 제1 도금층을 형성하는 공정을 나타내는 도면이다.
도 8은 본 발명의 일 실시형태에 따른 제2 도금층을 형성하는 공정을 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
인덕터
도 1은 본 발명의 일 실시형태에 따른 인덕터 내부의 코일부가 나타나게 도시한 개략 사시도이다.
도 1을 참조하면, 인덕터(100)의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터가 개시된다.
본 발명의 일 실시형태에 따른 인덕터(100)는 본체(50), 상기 본체(50)의 내부에 매설된 코일부(40) 및 상기 본체(50)의 외측에 배치되어 상기 코일부(40)와 전기적으로 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
본 발명의 일 실시형태에 따른 인덕터(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
상기 본체(50)는 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말이 충진되어 형성될 수 있다.
상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.
상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 금속 자성체 분말의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.
상기 본체(50)의 내부에 배치된 코일부(40)는 절연 기판(20)의 일면에 형성된 제 1 코일 도체(41)와, 상기 절연 기판(20)의 일면과 대향하는 타면에 형성된 제 2 코일 도체(42)가 연결되어 형성된다.
상기 제 1 및 제 2 코일 도체(41, 42)는 전기 도금을 수행하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 제 1 및 제 2 코일 도체(41, 42)는 절연막(미도시)으로 피복되어 본체(50)를 이루는 자성 재료와 직접 접촉되지 않을 수 있다.
상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.
상기 제 1 및 제 2 코일 도체(41, 42) 각각은 상기 절연 기판(20)의 동일 평면 상에 형성되는 평면 코일 형태일 수 있다.
상기 제 1 및 제 2 코일 도체(41, 42)는 나선(spiral) 형상으로 형성될 수 있으며, 상기 절연 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 코일 도체(41, 42)는 상기 절연 기판(20)을 관통하여 형성되는 비아(미도시)를 통해 전기적으로 접속된다.
상기 제 1 및 제 2 코일 도체(41, 42)와 비아는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 내부 코일부를 형성하는 코일 도체의 단면적이 클수록 낮아진다. 또한, 인덕터의 인덕턴스는 자속이 지나가는 자성체의 면적이 클수록 커진다.
따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일부를 형성하는 코일 도체의 단면적을 증가시키고, 자성체가 차지하는 체적을 증가시키는 것이 필요하다.
코일 도체의 단면적을 증가시키기 위해서는 코일 폭을 증가시키는 방법과 코일 두께를 증가시키는 방법이 있다.
그러나, 코일 폭을 증가시키는 경우 인접한 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 구현할 수 있는 코일 턴 수의 한계가 발생하며, 자성체 체적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
따라서, 코일 폭 대비 코일 두께를 증가시켜 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조의 코일 도체가 요구되고 있다.
코일 도체의 어스펙트 비(AR)란, 코일 두께를 코일 폭으로 나눈 값으로, 코일 폭의 증가량보다 코일 두께의 증가량이 클수록 높은 어스펙트 비(AR)를 구현할 수 있다.
그러나, 종래에 도금 레지스트를 노광 및 현상 공정을 통해 패터닝하고 도금하는 패턴 도금법을 수행하여 코일 도체를 형성하는 경우, 코일 두께를 두껍게 형성하기 위해서는 도금 레지스트의 두께를 두껍게 형성하여야 하는데 도금 레지스트의 두께를 두껍게 할수록 도금 레지스트 하부의 노광이 원활하지 않은 노광 공정의 한계가 있어 코일 두께 증가의 어려움이 있었다.
또한, 두꺼운 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하는데, 도금 레지스트를 제거한 후 도금 레지스트의 폭이 인접한 코일 간의 간격이 되기 때문에 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 한계가 있었다.
한편, 선행기술문헌의 특허문헌 2는 레지스트 막의 두께에 따른 노광 한계를 해결하기 위하여 노광 및 현상하여 제 1 레지스트 패턴을 형성한 후 제 1 도금 도체 패턴을 형성하고, 제 1 레지스트 패턴 상에 다시 노광 현상하여 제 2 레지스트 패턴을 형성한 후 제 2 도금 도체 패턴을 형성하는 공정을 개시하고 있다.
그러나, 특허문헌 2와 같이 패턴 도금법만을 수행하여 내부 코일부를 형성하는 경우, 내부 코일부의 단면적을 증가시키는데 한계가 있으며, 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 어려움이 있다.
이에 본 발명의 일 실시형태는 시드 패턴을 2층 이상으로 형성하고, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 피복하는 제1 도금층을 형성하고, 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 더 형성함으로써 높은 어스펙트 비(AR)를 가지고, 단면적이 증가되며, 인접한 코일 간의 간격을 좁게 형성하면서도 인접한 코일 간 쇼트(short) 발생을 방지할 수 있는 코일 도체를 구현할 수 있게 하였다.
본 발명의 일 실시형태에 따른 제 1 및 제 2 코일 도체(41, 42)의 구체적인 구조 및 제조방법은 후술하도록 한다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 2를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)는 절연 기판(20) 상에 형성된 제 1 시드 패턴층(61a), 상기 제 1 시드 패턴층(61a)의 상면 상에 형성된 제 2 시드 패턴층(61b), 상기 제 1 및 제 2 시드 패턴층(61a, 61b)을 피복하는 제1 도금층(62), 상기 제1 도금층의 상면 상에 형성된 제2 도금층(63)을 포함한다.
상기 절연 기판(20)의 일면에 형성된 제 1 코일 도체(41)의 일 단부는 본체(50)의 길이(L) 방향의 일 단면으로 노출되며, 절연 기판(20)의 타면에 형성된 제 2 코일 도체(42)의 일 단부는 본체(50)의 길이(L) 방향의 타 단면으로 노출된다.
다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 코일 도체(41, 42)의 각각의 일 단부는 상기 본체(50)의 적어도 일면으로 노출될 수 있다.
상기 본체(50)의 단면으로 노출되는 상기 제 1 및 제 2 코일 도체(41, 42) 각각과 접속하도록 상기 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)이 형성된다.
도 3은 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 시드 패턴(61)은 제 1 시드 패턴층(61a) 및 상기 제 1 시드 패턴층(61a)의 상면 상에 형성된 제 2 시드 패턴층(61b)을 포함하며, 상기 시드 패턴(61)은 제1 도금층(62)으로 피복되고, 상기 제1 도금층(62)의 상면 상에는 제2 도금층(63)이 더 형성된다. 상기 제1 도금층(62)은, 상기 제1 및 제2 시드 패턴층(61a, 61b) 각각의 측면과 접한다.
상기 시드 패턴(61)은 절연 기판(20) 상에 노광 및 현상 공정을 통해 패터닝된 도금 레지스트를 형성하고, 개구부를 도금에 의해 충진하는 패턴 도금에 의해 형성될 수 있다.
본 발명의 일 실시형태에 따른 시드 패턴(61)은 상기 제 1 시드 패턴층(61a)과 제 2 시드 패턴층(61b)을 포함하도록 적어도 2층 이상으로 형성된다.
도 3의 본 도면에서는 상기 시드 패턴(61)을 제 1 및 제 2 시드 패턴층(61a, 61b)을 포함하는 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 당업자가 활용할 수 있는 범위 내에서 3층 이상으로 형성되는 것이 가능하다.
상기 시드 패턴(61)은 전체 두께(tSP)가 100㎛ 이상으로 형성될 수 있다.
상기 시드 패턴(61)을 2층 이상의 구조로 형성함으로써 도금 레지스트의 두께에 따른 노광 한계를 극복하고 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 구현할 수 있다. 상기 시드 패턴(61)의 전체 두께(tSP)를 100㎛ 이상으로 형성함에 따라 코일 도체(41, 42)의 두께를 증가시킬 수 있고, 높은 어스펙트 비(AR)를 갖는 코일 도체(41, 42)를 구현할 수 있다.
상기 시드 패턴(61)은 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있다.
상기 시드 패턴(61)은 상술한 바와 같이 패턴 도금에 의해 형성되며, 이에 따라 단면 형상이 곧은 직사각형 형상일 수 있다.
상기 제 1 및 제 2 코일 도체(41, 42)는 상기 시드 패턴(61)의 하면에 배치된 박막 도체층(25)을 더 포함한다.
상기 박막 도체층(25)은 상기 절연 기판(20) 상에 무전해 도금 또는 스퍼터링(sputtering) 공법을 수행한 후 에칭되어 형성될 수 있다.
상기 박막 도체층(25)을 시드층으로 하여 상기 박막 도체층(25) 상에 전기 도금을 수행하여 시드 패턴(61)이 형성된다.
상기 시드 패턴(61)을 피복하는 제1 도금층(62)은 상기 시드 패턴(61)을 시드층으로 하여 전기 도금을 수행하여 형성할 수 있다.
상기 시드 패턴(61)을 피복하는 제1 도금층(62)을 형성함으로써 패턴 도금으로 시드 패턴만을 형성 시 도금 레지스트의 폭을 좁히는데 한계가 있어 인접한 코일 간 간격을 줄이기 어려운 문제점을 해결할 수 있으며, 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
도 3에 도시된 본 발명의 일 실시형태에 따른 제1 도금층(62)은 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 형상을 나타낸다.
이와 같이 시드 패턴(61)을 피복하는 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.
또한, 제1 도금층(62)을 등방 성장 도금층으로 형성함으로써 제 1 및 제 2 코일 도체(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 제 1 및 제 2 코일 도체(41, 42)의 일부분에 절연막이 미형성되는 불량을 방지할 수 있다.
도 3의 본 도면에서는 상기 제1 도금층(62)을 1층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 제1 도금층(62)은 당업자가 활용할 수 있는 범위 내에서 2층 이상으로 형성되는 것이 가능하다.
상기 제1 도금층(62)의 상면 상에 형성된 제2 도금층(63)은 전기 도금을 수행하여 형성할 수 있다.
상기 제1 도금층(62) 상에 제2 도금층(63)을 더 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
도 3에 도시된 본 발명의 일 실시형태에 따른 제2 도금층(63)은 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 형상을 나타낸다.
이와 같이 제1 도금층(62) 상에 형성된 제2 도금층(63)을 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층으로 형성함으로써 인접한 코일 간의 쇼트(short)를 방지하면서도 코일 도체의 단면적을 더욱 증가시킬 수 있다.
이방 성장 도금층인 상기 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 형성되며, 상기 제1 도금층(62)의 측면을 모두 피복하지 않는 형상을 나타낸다.
이와 같이 형성된 본 발명의 일 실시형태에 따른 제 1 및 제 2 코일 도체(41, 42)의 어스펙트 비(AR)는 3.0 이상일 수 있다.
도 4는 도 2의 'A' 부분의 다른 실시형태를 확대하여 도시한 개략도이다.
도 4를 참조하면, 본 발명의 다른 실시형태에 따른 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 형성된 제2-1 도금층(63a), 상기 제2-1 상부 도금층(63a)의 상면 상에 형성된 제2-2 상부 도금층(63b)을 포함한다.
상기 제2-1 및 제2-2 도금층(63a, 63b)은 상술한 도 3에 도시된 실시형태와 마찬가지로 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층이며, 이방 성장 도금층이 2층으로 형성된 형상이다.
이와 같이 이방 성장 도금층인 제2 도금층(63)을 2층 이상으로 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
도 4의 본 도면에서는 상기 제2 도금층(63)을 2층으로 도시하였으나, 이에 반드시 제한되지 않으며, 상기 제2 도금층(63)은 당업자가 활용할 수 있는 범위 내에서 2층 이상으로 형성되는 것이 가능하다.
인덕터의 제조방법
도 5는 본 발명의 일 실시형태에 따른 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
도 5(a)를 참조하면, 절연 기판(20)을 마련하고, 상기 절연 기판(20)에 비아 홀(45')을 형성한다.
상기 비아 홀(45')은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 레이져 드릴은 예를 들어, CO2 레이져 또는 YAG 레이져일 수 있다.
도 5(b)를 참조하면, 상기 절연 기판(20)의 상면 및 하면에 전체적으로 박막 도체층(25')을 형성하고, 시드 패턴 형성용 개구부를 갖는 도금 레지스트(71)를 형성한다.
상기 도금 레지스트(71)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 도금 레지스트(71)를 도포한 후, 노광 및 현상 공정을 통해 도전성 패턴 형성용 개구부를 형성할 수 있다.
도 5(c)를 참조하면, 상기 시드 패턴 형성용 개구부를 도금에 의해 도전성 금속으로 충진하여 시드 패턴(61)을 형성한다.
상기 박막 도체층(25')을 시드층으로 하여 상기 시드 패턴 형성용 개구부가 전기 도금에 의해 도전성 금속으로 충진되어 시드 패턴(61)을 형성하고, 상기 비아 홀(45')이 전기 도금에 의해 도전성 금속으로 충진되어 비아(미도시)를 형성한다.
이때, 본 발명의 일 실시형태는 상기 시드 패턴(61)을 2층 이상으로 형성하여 코일 도체(41, 42)가 높은 어스펙트 비(AR)를 갖도록 하며, 이에 관한 구체적인 제조방법은 후술하도록 한다.
도 5(d)를 참조하면, 상기 도금 레지스트(71)를 제거하고, 박막 도체층(25')을 에칭하여 시드 패턴(61)의 하면에만 박막 도체층(25)이 형성되도록 한다.
도 5(e)를 참조하면, 상기 시드 패턴(61)을 피복하는 제1 도금층(62) 및 상기 제1 도금층(62)의 적어도 일부를 덮는 제2 도금층(63)을 형성한다.
상기 제1 도금층(62) 및 제2 도금층(63)은 전기 도금에 의해 형성한다.
도 5(f)를 참조하면, 시드 패턴(61), 제1 도금층(62) 및 제2 도금층(63)을 포함하는 제 1 및 제 2 코일 도체(41, 42)가 형성된 영역을 제외한 절연 기판(20) 부분을 제거한다.
상기 절연 기판(20)의 중앙부는 제거되어 코어부 홀(55')이 형성된다.
상기 절연 기판(20)의 제거는 기계적 드릴, 레이저 드릴, 샌드 블래스트, 펀칭 가공 등을 통해 수행할 수 있다.
도 5(g)를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)를 피복하는 절연막(30)을 형성한다.
상기 절연막(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다.
도 5(h)를 참조하면, 상기 제 1 및 제 2 코일 도체(41, 42)의 상부 및 하부에 자성체 시트를 적층, 압착 및 경화하여 본체(50)를 형성한다.
이때, 상기 코어부 홀(55')이 자성 재료로 충진되어 코어부(55)를 형성한다.
다음으로, 상기 본체(50)의 단면으로 노출되는 제 1 및 제 2 코일 도체(41, 42)의 단부와 각각 접속하도록 상기 본체(50)의 외측에 제 1 및 제 2 외부전극(81, 82)을 형성한다.
도 6a 내지 도 6f는 본 발명의 일 실시형태에 따른 도전성 패턴을 형성하는 공정을 순차적으로 나타내는 도면이다.
도 6a를 참조하면, 박막 도체층(25')이 전체적으로 형성된 절연 기판(20) 상에 제 1 시드 패턴층 형성용 개구부(71a')를 갖는 제 1 도금 레지스트(71)를 형성한다.
상기 제 1 도금 레지스트(71a)를 도포한 후, 노광 및 현상 공정을 통해 제 1 시드 패턴층 형성용 개구부(71a')를 형성할 수 있다.
상기 제 1 도금 레지스트(71a)의 두께는 40㎛ 내지 60㎛일 수 있다.
도 6b를 참조하면, 상기 제 1 시드 패턴층 형성용 개구부(71a')를 도금에 의해 도전성 금속으로 충진하여 제 1 시드 패턴층(61a)을 형성한다.
도 6c를 참조하면, 상기 제 1 도금 레지스트(71a) 상에 제 2 시드 패턴층 형성용 개구부(71b')를 갖는 제 2 도금 레지스트(71b)를 형성한다.
상기 제 1 도금 레지스트(71a) 및 제 1 도전성 패턴(61a) 상에 상기 제 2 도금 레지스트(71b)를 도포한 후, 노광 및 현상 공정을 통해 상기 제 1 시드 패턴층(61a)를 노출시키는 제 2 시드 패턴층 형성용 개구부(71b')를 형성할 수 있다.
상기 제 2 도금 레지스트(71b)의 두께는 40㎛ 내지 60㎛일 수 있다.
도 6d를 참조하면, 상기 제 2 시드 패턴층 형성용 개구부(71b')를 도금에 의해 도전성 금속으로 충진하여 상기 제 1 시드 패턴층(61a)의 상면 상에 제 2 시드 패턴층(61b)을 형성한다.
도 6e를 참조하면, 상기 제 1 및 제 2 도금 레지스트(71a, 71b)를 제거한다.
도 6f를 참조하면, 상기 박막 도체층(25')을 에칭하여 시드 패턴층(61a, 61b)의 하면에만 박막 도체층(25)이 형성되도록 한다.
이와 같이 형성된 시드 패턴(61)은 2층 구조를 나타낸다.
상기 시드 패턴(61)의 두께(T) 방향의 단면이 직사각형 형상을 나타낼 수 있으며, 시드 패턴(61)의 전체 두께(tSP)는 100㎛ 이상일 수 있다.
한편, 도 6a 내지 도 6f의 본 도면에서는 상기 제 1 및 제 2 시드 패턴층(61a, 61b)을 형성하는 공정만을 도시하였으나, 이에 반드시 제한되지 않으며, 상술한 도 6c 및 도 6d 공정을 반복 수행하여 적어도 하나의 내부 계면(Sif)을 포함하는 2층 이상의 구조를 갖는 시드 패턴을 형성할 수 있다.
한편, 2층 이상의 구조를 갖는 시드 패턴을 형성하는 방법은 상술한 도 6a 내지 도 6f의 공정에 반드시 제한되지는 않으며, 도금 레지스트의 두께를 더 두껍게 형성한 후 도금 횟수를 2차 이상으로 하여 2층 이상의 구조를 갖는 시드 패턴을 형성할 수도 있다.
도 7은 본 발명의 일 실시형태에 따른 제1 도금층을 형성하는 공정을 나타내는 도면이다.
도 7을 참조하면, 상기 시드 패턴(61)을 기초로 전기 도금을 수행하여 상기 시드 패턴(61)을 피복하는 제1 도금층(62)을 형성한다.
이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 도 7에 도시된 바와 같이 본 발명의 일 실시형태에 따른 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성할 수 있다.
이와 같이 시드 패턴(61)을 피복하는 제1 도금층(62)을 폭 방향 성장 정도(WP1)와 두께 방향 성장 정도(TP1)가 유사한 등방 성장 도금층으로 형성함으로써 인접한 코일 간의 두께 차이를 줄여 균일한 두께를 갖도록 할 수 있고, 이에 따라 직류 저항(Rdc) 산포를 줄일 수 있다.
또한, 제1 도금층(62)을 등방 성장 도금층으로 형성함으로써 제 1 및 제 2 코일 도체(41, 42)가 휘지 않고 곧게 형성되어 인접한 코일 간의 쇼트(short)를 방지할 수 있고, 제 1 및 제 2 코일 도체(41, 42)의 일부분에 절연막(30)이 미형성되는 불량을 방지할 수 있다.
도 8은 본 발명의 일 실시형태에 따른 제2 도금층을 형성하는 공정을 나타내는 도면이다.
도 8을 참조하면, 상기 제1 도금층(62) 상에 전기 도금을 수행하여 제2 도금층(63)을 더 형성한다.
이때, 전기 도금 시 전류 밀도, 도금액의 농도, 도금 속도 등을 조절하여 도 8에 도시된 바와 같이 본 발명의 일 실시형태에 따른 제2 도금층(63)을 폭 방향 성장은 억제되고 두께 방향 성장 정도(TP2)가 현저히 큰 이방 성장 도금층으로 형성할 수 있다.
상기 제2 도금층(63)은 상기 제1 도금층(62)의 상면 상에 제2-1 도금층(63a)을 형성하고, 상기 제2-1 상부 도금층(63a)의 상면 상에 형성된 제2-2 상부 도금층(63b)을 형성하여 2층으로 형성할 수 있다.
이와 같이 이방 성장 도금층인 제2 도금층(63)을 2층 이상으로 형성함으로써 코일 도체의 단면적을 더욱 증가시켜 직류 저항(Rdc) 및 인덕턴스(Ls) 특성을 향상시킬 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 인덕터의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
100: 인덕터
20 : 절연 기판
25 : 박막 도체층
30 : 절연막
40 : 코일부
41, 42 : 제 1 및 제 2 코일 도체
50 : 본체
55 : 코어부
61 : 시드 패턴
61a, 61b : 시드 패턴층
62 : 표면 도금층
63, 63a, 63b : 상부 도금층
71, 71a, 71b : 도금 레지스트

Claims (10)

  1. 자성체 본체;
    상기 자성체 본체 내부에 배치된 절연 기판; 및
    상기 절연 기판의 일면과 타면에 각각 배치된 코일 도체를 포함하는 코일부를 포함하고,
    상기 코일 도체는, 2층 이상으로 형성된 시드 패턴, 상기 시드 패턴의 각 층의 측면과 접하도록 상기 시드 패턴을 커버하는 제1 도금층, 및 상기 제1 도금층의 적어도 일부를 덮는 제2 도금층을 포함하는,
    인덕터.
  2. 제1항에 있어서,
    상기 시드 패턴은, 제1 시드 패턴층, 상기 제1 시드 패턴층 상에 배치된 제2 시드 패턴층을 포함하고,
    상기 제1 도금층은 상기 제1 및 제2 시드 패턴층 각각의 측면과 접하여 상기 절연 기판에 접하는,
    인덕터.
  3. 제2항에 있어서,
    상기 자성체 본체의 두께 방향과 평행한 단면에서,
    상기 제1 시드 패턴층과 인접한 상기 제2 시드 패턴층의 일 영역의 폭은, 상기 일 영역보다 상기 제1 시드 패턴층으로부터 이격된 상기 제2 시드 패턴층의 타 영역의 폭보다 큰,
    인덕터.
  4. 제2항에 있어서,
    상기 코일부는, 상기 절연 기판을 관통하여 상기 절연 기판의 일면과 타면에 각각 배치된 상기 코일 도체를 서로 연결하는 비아를 더 포함하고,
    상기 제1 시드 패턴층과 상기 비아는 서로 일체로 형성된,
    인덕터.
  5. 제1항에 있어서,
    상기 제1 도금층은,
    상기 자성체 본체의 두께 방향 및 상기 자성체 본체의 두께 방향과 수직하는 방향 각각으로 성장된, 인덕터.
  6. 제5에 있어서,
    상기 제1 도금층은,
    상기 시드 패턴의 상면으로부터 상기 자성체 본체의 두께 방향으로 성장한 길이와, 상기 시드 패턴의 측면으로부터 상기 자성체 본체의 두께 방향과 수직하는 방향으로 성장한 길이가 동일한, 인덕터.
  7. 제5에 있어서,
    상기 제2 도금층은,
    상기 제1 도금층의 상면으로부터 상기 자성체 본체의 두께 방향으로 성장한 길이가, 상기 제1 도금층의 측면으로부터 상기 자성체 본체의 두께 방향과 수직하는 방향으로 성장한 길이보다 큰, 인덕터.
  8. 제7항에 있어서,
    상기 절연 기판과 상기 시드 패턴 사이에 배치된 박막 도체층; 을 더 포함하고,
    상기 제1 도금층은 상기 박막 도체층의 측면과 접촉하는,
    인덕터.
  9. 제1항에 있어서,
    상기 자성체 본체는 금속 자성체 분말 및 열경화성 수지를 포함하는,
    인덕터.
  10. 제1항에 있어서,
    상기 코일 도체와 상기 자성체 본체 사이에 배치되어 상기 코일 도체를 커버하는 절연막; 을 더 포함하는, 인덕터.




KR1020200109778A 2020-05-22 2020-08-31 인덕터 및 그 제조방법 KR102502341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200109778A KR102502341B1 (ko) 2020-05-22 2020-08-31 인덕터 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200061370A KR102171419B1 (ko) 2020-05-22 2020-05-22 인덕터 및 그 제조방법
KR1020200109778A KR102502341B1 (ko) 2020-05-22 2020-08-31 인덕터 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061370A Division KR102171419B1 (ko) 2020-05-22 2020-05-22 인덕터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200105645A true KR20200105645A (ko) 2020-09-08
KR102502341B1 KR102502341B1 (ko) 2023-02-22

Family

ID=85329713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109778A KR102502341B1 (ko) 2020-05-22 2020-08-31 인덕터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102502341B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (ja) 1997-02-26 1998-09-11 Toshiba Corp 平面インダクタ素子とその製造方法
US20030088970A1 (en) * 2001-11-14 2003-05-15 Headway Technologies, Inc. A process for manufacturing a flat coil
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
JP2006278479A (ja) 2005-03-28 2006-10-12 Tdk Corp コイル部品
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (ja) 1997-02-26 1998-09-11 Toshiba Corp 平面インダクタ素子とその製造方法
US20030088970A1 (en) * 2001-11-14 2003-05-15 Headway Technologies, Inc. A process for manufacturing a flat coil
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
JP2006278479A (ja) 2005-03-28 2006-10-12 Tdk Corp コイル部品
JP2014080674A (ja) * 2012-09-27 2014-05-08 Tdk Corp 異方性めっき方法および薄膜コイル
US20150035640A1 (en) * 2013-08-02 2015-02-05 Cyntec Co., Ltd. Method of manufacturing multi-layer coil and multi-layer coil device

Also Published As

Publication number Publication date
KR102502341B1 (ko) 2023-02-22

Similar Documents

Publication Publication Date Title
KR102118490B1 (ko) 다층 시드 패턴 인덕터 및 그 제조방법
KR101598295B1 (ko) 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
KR101751117B1 (ko) 코일 전자 부품 및 그 제조방법
KR102163056B1 (ko) 코일 전자 부품 및 그 제조방법
KR101659216B1 (ko) 코일 전자부품 및 그 제조방법
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
KR102016490B1 (ko) 코일 부품
KR20180001021A (ko) 박막 인덕터 및 그 제조방법
KR20190000622A (ko) 코일 부품 및 그의 제조방법
KR102016496B1 (ko) 코일 부품 및 이의 제조 방법
KR102171419B1 (ko) 인덕터 및 그 제조방법
KR102502341B1 (ko) 인덕터 및 그 제조방법
KR101823297B1 (ko) 코일 전자 부품 및 그 제조방법
CN109961919B (zh) 层叠型电感器部件
JP4138956B2 (ja) コイル部品
KR102232600B1 (ko) 코일 전자 부품 및 그 제조방법
US20210233701A1 (en) Inductor component
KR20130051250A (ko) 칩 인덕터 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right