KR20200105319A - 마이크로 엘이디 디스플레이 모듈 및 그 제조방법 - Google Patents

마이크로 엘이디 디스플레이 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20200105319A
KR20200105319A KR1020190024337A KR20190024337A KR20200105319A KR 20200105319 A KR20200105319 A KR 20200105319A KR 1020190024337 A KR1020190024337 A KR 1020190024337A KR 20190024337 A KR20190024337 A KR 20190024337A KR 20200105319 A KR20200105319 A KR 20200105319A
Authority
KR
South Korea
Prior art keywords
micro led
heat dissipation
led chip
display module
external light
Prior art date
Application number
KR1020190024337A
Other languages
English (en)
Other versions
KR102617458B1 (ko
Inventor
김민표
김보균
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020190024337A priority Critical patent/KR102617458B1/ko
Priority to PCT/KR2020/002275 priority patent/WO2020175843A1/ko
Publication of KR20200105319A publication Critical patent/KR20200105319A/ko
Application granted granted Critical
Publication of KR102617458B1 publication Critical patent/KR102617458B1/ko

Links

Images

Classifications

    • H01L27/156—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L27/1214—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

마이크로 엘이디 디스플레이 모듈이 개시된다. 마이크로 엘이디 디스플레이 모듈은 기판; 상기 기판 상에 매트릭스로 배열되고, 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩을 포함하는, 복수개의 마이크로 엘이디 픽셀들; 상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩의 측면들과 상면을 덮도록 상기 기판 상에 형성된 접착제층; 및 상기 접착제층 상에 형성되는 외부광 흡수시트를 포함하며, 상기 외부광 흡수시트는 매트릭스로 배열된 복수개의 방열홀들을 포함하며, 상기 방열홀들 중 4개의 방열홀들의 중심을 연결한 영역 안에 적어도 하나의 마이크로 엘이디 픽셀이 위치한다.

Description

마이크로 엘이디 디스플레이 모듈 및 그 제조방법{MICRO LED DISPLAY MODULE AND METHOD FOR MAKING THE SAME}
본 발명은 마이크로 엘이디 디스플레이 모듈 및 그 제조방법에 관한 것이다.
마이크로 엘이디 디스플레이 모듈은 예컨대 PCB(Printed Circuit Board)와 같은 기판과, 기판 상에 실장된 복수개의 마이크로 엘이디칩들을 포함한다. 복수개의 마이크로 엘이디칩들은 적색광을 발하는 제1 마이크로 엘이디칩과, 녹색광을 발하는 제2 마이크로 엘이디칩과, 청색광을 발하는 제3 마이크로 엘이디칩을 포함한다. 모여 있는 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩이 하나의 마이크로 엘이디 픽셀을 구성할 수 있으며, 복수개의 마이크로 엘이디 픽셀들을 기판 상에 매트릭스로 배열된다.
마이크로 엘이디 디스플레이 모듈을 이용하여 제작된 마이크로 엘이디 디스플레이 패널은 태양광같은 외부광이 엘이디 디스플레이 모듈의 기판에 반사되는 것으로 인한 문제점을 안고 있다. 이에 대하여, 마이크로 엘이디 디스플레이 모듈 표면에 외부광을 흡수할 수 있는 구조의 필요성이 요구되었다.
여기에서는 마이크로 엘이디칩들이 실장된 기판 상에 접착제층을 적용하고, 그 접착제층 상에 외부광 흡수시트를 부착하여 제작된 마이크로 엘이디 디스플레이 모듈이 제안된다.
그러나, 일반적인 외부광 흡수시트를 적용하는 경우, 마이크로 엘이디칩 구동시 발생한 열이 외부광 흡수시트에 막혀 외부로 잘 방출되지 못하고, 이 열이 마이크로 엘이디칩에 열적 대미지를 줄 수 있다. 또한, 높은 열로 인해, 접착제층과 외부광 흡수시트 사이에 접착력이 약화되어, 외부광 흡수시트가 접착제로부터 떨어지거나, 외부광 흡수시트가 들뜨게 되는 형상이 초래될 수 있다. 들뜬 외부광 흡수시트는 마이크로 엘이디칩들에서 발생된 광을 난반사시켜 디스플레이되는 영상의 품질을 떨어뜨릴 수 있다.
본 발명이 해결하고자 하는 과제는 마이크로 엘이디칩에서 발생한 열이 외부광 흡수시트를 통해 외부로 더 잘 방출될 수 있는 구조를 갖는 마이크로 엘이디 디스플레이 모듈을 제공하는 것이다.
본 발명의 일측면에 따른 마이크로 엘이디 디스플레이 모듈은, 기판; 상기 기판 상에 매트릭스로 배열되고, 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩을 포함하는, 복수개의 마이크로 엘이디 픽셀들; 상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩의 측면들과 상면을 덮도록 상기 기판 상에 형성된 접착제층; 및 상기 접착제층 상에 형성되는 외부광 흡수시트를 포함하며, 상기 외부광 흡수시트는 매트릭스로 배열된 복수개의 방열홀들을 포함하며, 상기 방열홀들 중 4개의 방열홀들의 중심을 연결한 영역 안에 적어도 하나의 마이크로 엘이디 픽셀이 위치한다.
일 실시예에 따라, 외부광 흡수시트는 블랙 컬러를 갖는 광 투과성 시트인 것이 바람직하다.
일 실시예에 따라, 상기 방열홀들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀들이 위치한다.
일 실시예에 따라, 상기 방열홀들의 열들과 행들 중, n번째 방열홀 열과 n+1번째 방열홀 열 사이와 m번째 방열홀 행과 n번째 방열홀 행 사이에 하나의 마이크로 엘이디 픽셀이 위치한다.
일 실시예에 따라, 상기 방열홀들은 상기 방열홀들은 상기 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩에서 발생한 열을 외부로 방출한다.
일 실시예에 따라, 상기 방열홀들 각각은 서로 이웃하는 두 마이크로 엘이디 픽셀들 사이의 제1 마이크로 엘이디칩과 제3 마이크로 엘이디칩 사이에 위치한다.
일 실시예에 따라, 상기 방열홀들 각각은 복수개의 마이크로 엘이디 픽셀과 인접해 있도록 기다랗게 형성된다.
일 실시예에 따라, 상기 접착제층의 상면은 상기 외부광 흡수시트에 의해 가려진 영역과 상기 방열홀들에 의해 노출된 영역들의 높이가 같다.
일 실시예에 따라, 상기 접착제층은 상기 방열홀들에 의해 노출된 영역들에 일정 깊이 함몰된 리세스들을 포함한다.
일 실시예에 따라, 상기 방열홀들 각각은 30~200㎛의 최대폭을 갖는다.
본 발명의 일측면에 따른 마이크로 엘이디 디스플레이 모듈 제조방법은, 기판 상에 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩을 포함하는 복수개의 마이크로 엘이디 픽셀들을 매트릭스로 배열하는 단계; 상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩의 측면들과 상면을 덮도록 상기 기판 상에 접착제층을 형성하는 단계; 및 외부광 흡수시트를 상기 접착제층 상에 형성하는 단계를 포함하며, 상기 외부광 흡수시트는 매트릭스로 배열된 복수개의 방열홀들을 포함하며, 상기 방열홀들 중 4개의 방열홀들의 중심을 연결한 영역 안에 적어도 하나의 마이크로 엘이디 픽셀이 위치한다.
일 실시예에 따라, 상기 외부광 흡수시트를 상기 접착체층 상에 접착하기 전에, 멀티핀들을 이용하여 상기 외부광 흡수시트에 상기 복수개의 방열홀들을 형성한다.
일 실시예에 따라, 상기 외부광 흡수시트를 상기 방열홀들이 형성되지 않은 상태로 상기 접착제층 상에 형성한 후에, 멀티핀들을 이용하여, 상기 외부광 흡수시트에 복수개의 방열홀들을 형성한다.
일 실시예에 따라, 상기 외부광 흡수시트를 상기 방열홀들이 형성되지 않은 상태로 상기 접착제층 상에 형성한 후에, 멀티핀들을 하강하여 상기 외부광 흡수시트에 복수개의 방열홀들을 형성하되, 상기 방열홀들 형성 후, 상기 멀티핀들을 더 하강하여. 상기 접착제층에 상기 방열홀들과 연결된 방열 리세스들을 형성한다.
일 실시예에 따라, 상기 방열홀들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀들이 위치한다.
일 실시예에 따라, 상기 방열홀들의 열들과 행들 중, n번째 방열홀 열과 n+1번째 방열홀 열 사이와 m번째 방열홀 행과 n번째 방열홀 행 사이에 하나의 마이크로 엘이디 픽셀이 위치한다.
일 실시예에 따라, 상기 복수개의 방열홀들은 상기 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩에서 발생한 열을 외부로 방출한다.
일 실시예에 따라, 상기 방열홀들 각각은 원형인 것이 바람직하다.
일 실시예에 따라, 상기 방열홀들 각각은 서로 이웃하는 두 마이크로 엘이디 픽셀들 사이의 제1 마이크로 엘이디칩과 제3 마이크로 엘이디칩 사이에 위치한다.
본 발명에 따른 마이크로 엘이디 디스플레이 모듈은 마이크로 엘이디 픽셀들을 구성하는 마이크로 엘이디칩들의 측면들과 상면을 덮도록 접착제층이 형성되고, 그 접착제층 상면에는 외부광 흡수시트가 접합된다. 외부광 흡수시트는 외부광을 흡수하여 명암비를 높여주고, 마이크로 엘이디 디스플레이 모듈이 적용된 마이크로 엘이디 디스플레이 패널의 외부를 고급스럽게 해준다.게다가, 본 밤령에 따른 마이크로 엘이디 디스플레이 모듈은, 방열홀들이 형성된 외부광 흡수시트가 적용되므로, 마이크로 엘이디칩들에서 발생한 열의 방출을 촉진하여, 그 열로 인한 외부광 흡수시트의 들뜸 현상이나 접착제층으로부터 분리 형상을 방지한다.
본 발명의 다른 여러 이점이나 효과들은 이하 실시예들의 설명으로부터 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 분해사시도이다.
도 3은 본 발명의 일 실시예예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 평면도이다.
도 4는 도 1 내지 도 3에 도시된 마이크로 엘이디 디스플레이 모듈에서 마이크로 엘이디 픽셀 및/또는 마이크로 엘이디칩들과 방열홀 사이의 위치 관계를 설명하기 위한 도면이다.
도 5는 도 3의 A-A를 따라 취해진 마이크로 엘이디 디스플레이 모듈의 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 설명하기 위한 단면도이다.
도 9는 도 8에 도시된 마이크로 엘이디 디스플레이 모듈의 제조방법을 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명의 여러 다양한 실시예들을 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 사시도이고, 도 2는 본 발명의 일 실시예예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 분해사시도이고, 도 3은 본 발명의 일 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 도시한 평면도이고, 도 4는 도 1 내지 도 3에 도시된 마이크로 엘이디 디스플레이 모듈에서 마이크로 엘이디 픽셀 또는 마이크로 엘이디칩들과 방열홀 사이의 위치 관계를 설명하기 위한 도면이고, 도 5는 도 3의 A-A를 따라 취해진 마이크로 엘이디 디스플레이 모듈의 단면도이다.
도 1 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 마이크로 엘이디 디스플레이 모듈은, 예를 들면, PCB(Printed Circuit Boar), FPCB(Flexible Circuit Board, 또는 TFT 등과 같이 전기회로가 형성된 기판(100)과, 상기 기판(100) 상에 매트릭스로 배열된 복수개의 마이크로 엘이디 픽셀(2)들을 포함한다. 상기 기판(100) 상에는 제1 마이크로 엘이디칩(200a)들, 제2 마이크로 엘이디칩(200b)들 및 제3 마이크로 엘이디칩(200c)들을 포함하는 복수개의 마이크로 엘이디칩들(200a, 200b, 200c)들이 실장되는데, 나란하게 모여 있는 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)이 하나의 마이크로 엘이디 픽셀(2)을 구성한다. 본 명세서에서, "마이크로 엘이디칩"은 적어도 한변의 길이가 수백 마이크로미터 이하, 더 바람직하게는, 500㎛ 이하인 발광반도체칩을 의미한다. 그리고, 상기 마이크로 엘이디칩들(200a, 200b, 200c) 각각은 제1 도전형 반도체층과 연결된 제1 도전형 전극패드와 제2 도전형 반도체층과 연결된 제2 도전형 전극패드를 모두 포함하는 플립칩형 마이크로 엘이디칩입인 것이 바람직하고, 상기 기판(100)은 상기 제1 도전형 전극패드 및 상기 제2 도전형 전극패드에 대응되는 제1 전극 및 제2 전극을 포함한다.
또한, 상기 마이크로 엘이디 디스플레이 모듈은, 상기 제1 마이크로 엘이디칩(200a), 상기 제2 마이크로 엘이디칩(200b) 및 상기 제3 마이크로 엘이디칩(200c)을 포함하는 모든 마이크로 엘이디칩들의 측면들과 상면을 덮도록 상기 기판 상(100)에 도포됨으로써 적용된 접착제층(300)과, 상기 접착제층(300) 상에 접합되는 외부광 흡수시트(400)를 포함한다.
상기 접착제층(300)은 투명 아크릴 수지로 형성될 수 있으며, 상기 마이크로 엘이디칩들(200a, 200b, 200c)의 두께보다 큰 높이로 형성되어 상기 마이크로 엘이디칩들(200a, 200b, 200c)의 측면들과 상면들을 모두 덮을 수 있다. 그리고, 상기 접착제층(300)은 평평한 상면을 가지며, 따라서 상기 접착제층(300)의 평평한 상면에 접합된 외부광 흡수시트(400)도 평탄한 상태로 존재한다. 상기 외부광 흡수시트(400)는 태양광과 같은 외부광을 흡수하여 디스플레이 화면의 명암비를 높여주고 외부광 반사로 인한 눈부심을 방지하는 기능을 할 있다. 더 나아가, 상기 외부광 흡수시트(400)는 보호층으로서의 기능도 할 수 있다. 상기 외부광 흡수시트(400)는, 광을 흡수하는 다크 컬러(가장 바람직하게는, 블랙 컬러)를 갖는 광투광성 수지 시트로 형성된다. 본 실시예에 있어서는, PET 수지를 기반으로 하는 블랙 컬러 외부광 흡수시트(400)가 이용된다.
또한, 상기 외부광 흡수시트(400)는 상기 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)에서 발생한 열을 외부로 방출하는 복수개의 방열홀(420)들을 포함한다. 상기 방열홀들 각각은 80~200 ㎛의 최대폭을 갖는다. 본 실시예에서는, 방열홀(420)들 각각의 중심에서 주변 마이크로 엘이디 픽셀(2)들까지의 거리가 균일하도록 원형으로 형성된다. 따라서, 상기 방열홀(420)의 최소폭과 최대폭은 상기 방열홀(420)의 직경과 같다. 상기 방열홀(420)의 최대폭이 80㎛ 미만인 경우, 방열 효과가 떨어지게 되고, 상기 방열홀(420)의 최대폭이 200㎛를 초과하는 경우, 외부광 흡수시트(400)가 접착제층(300)에 접착되어 있는 면적이 과도하게 감소된다.
방열홀(420)들은 상기 외부광 흡수시트(420)에 매트릭스 배열로 형성되어 기판(100)에 매트릭스 배열로 배치된 마이크로 엘이디 픽셀(2)들과 일정한 관계를 갖는다.
도 4에 가장 잘 도시된 바와 같이, 상기 방열홀(420)들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀(2)들이 위치한다. 이때 한 열 내에서 이웃하는 두 마이크로 엘이디 픽셀(2)들 끼리는 서로 같은 파장의 마이크로 엘이디칩들끼리 이웃하여 있다. 즉, 제1 마이크로 엘이디칩(200a)은 제1 마이크로 엘이디칩(200a)과 마주보며 이웃해 있고, 제2 마이크로 엘이디칩(200b)은 제2 마이크로 엘이디칩(200b)과 마주보며 이웃해 있고, 제3 마이크로 엘이디칩(200c)은 제3 마이크로 엘이디칩(200c)과 마주보며 이웃해 있다. 또한, 상기 방열홀(420)들의 행들 중 m번째 방열홀 행과 m+1번째 방열홀 행 사이에는 한 행의 마이크로 엘이디 픽셀(2)들이 위치한다.
이때, 한 행 내에서 이웃하는 두 마이크로 엘이디 픽셀(2)들 끼리는 서로 다른 파장의 마이크로 엘이디칩들끼리 이웃하여 있다. 즉, 제1 마이크로 엘이디칩(200a)과 제3 마이크로 엘이디칩(200c)이 서로 마주보며 이웃해 있다.
더 나아가, 상기 방열홀(420)들의 열들과 행들 중, n번째 방열홀 열과 n+1번째 방열홀 열 사이와 m번째 방열홀 행과 n번째 방열홀 행 사이에 하나의 마이크로 엘이디 픽셀(2)이 위치한다. 그리고, 상기 방열홀(420)들 중 인접해 있는 4개의 방열홀(420)들의 중심을 연결한 직사각형 또는 정사각형 영역 안에는 항상 하나의 마이크로 엘이디 픽셀(2)이 위치하는 것이 바람직하다. 위와 같이 서로 모여 있는 4개의 방열홀(420)들의 중심을 연결한 직사각형 또는 정사각형 영역 안에, 특히, 그 영역의 중심 부근에 마이크로 엘이디 픽셀(2)이 배치됨으로써, 각 마이크로 엘이디 픽셀(2)은 4개의 방열홀(420)들과 거의 같은 간격을 가지고 배치될 수 있으며, 이에 따라, 마이크로 엘이디 픽셀(2)에서 발생한 열이 방열홀(420)들까지 전달되는 경로들이 거의 일정하면서도 짧아질 수 있다. 그리고, 전 영역에 설쳐, 서로 모여 있는 4개의 방열홀(420)들이 해당 마이크로 엘이디 픽셀(420)의 주변을 둘러쌈으로써, 마이크로 엘이디 모듈 전 영역에 걸쳐 균일한 방열이 일어날 수 있다.
도 5에 잘 도시된 바와 같이, 기판(100)은 전극들이 형성된 부분을 제외하면 거의 평평한 상면을 가지며, 그 위에 마이크로 엘이디 픽셀(2)들을 구성하는 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)이 플립칩 본딩 방식으로 실장되어 있다. 그리고, 접착제층(300)은 상기 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)의 측면들과 상면들을 모두 덮도록 상기 기판(100) 상에 적용된다. 상기 접착체층(300)의 상면은 평평하며, 상기 접착제층(300)의 평평한 상면 상으로 방열홀(420)들이 형성된 외부광 흡수시트(400)가 접합되어 있다. 이때, 상기 접착제층(300)의 상면 영역은 상기 외부광 흡수시트(400)에 의해 가려진 영역(a1)과 상기 방열홀(420)들에 의해 외부로 노출된 영역(a2)들로 구분된다. 그리고 상기 노출된 영역(a2)들은 상기 외부광 흡수시트(400)에 의해 가려진 영역(a1)과 동일 평면상에 위치하여 그 높이가 같다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 마이크로 엘이디 모듈 제조방법을 설명하기 위한 도면들이다.
먼저 도 6을 참조하면, 방열홀(420)들이 외부광 흡수시트(400)를 미리 제작하는 과정을 볼 수 있다. 각각이 80~200 ㎛ 의 미세 직경을 갖는 다수의 방열홀(420)들을 외부광 흡수시트(400)에 한 번에 형성하기 위해, 하나의 베이스(4)에 일체화되어 동시에 움직일 수 있는 동일 직경의 멀티핀(3)들이 이용된다. 구멍 없이 준비된 외부광 흡수시트(400)에 대하여 멀티핀(3)들을 하강시켜 그 멀티핀(3)들로 외부광 흡수시트(400)를 펀칭하며, 이에 의해, 다수의 방열홀(420)들이 형성된다. 다음, 도 7에 도시된 바와 같이, 제1 마이크로 엘이디칩(200a)들, 제2 마이크로 엘이디칩(200b)들 및 제3 마이크로 엘이디칩(200c)들을 덮도록 기판(100) 상에 도포 적용된 접착제층(300) 상의 평평한 상면 상에 상기 방열홀(420)들이 형성된 외부광 흡수시트(400)를 접합한다.
본 실시예에서는 멀티핀을 이용하여 외부광 흡수시트(400)에 다수의 방열홀(420)들을 형성하지만, 마스크를 이용한 식각이나 레이저 가공에 의해 다수의 방열홀(420)들을 형성할 수도 있다.
비교예로서, 방열홀들 없는 외부광 흡수시트(400)를 적용한 경우, 외부광 흡수시트(400)에 의해 접착제층(300)의 상면 전체 영역이 막혀 있게 되어, 마이크로 엘이디칩 점등시 마이크로 엘이디 모듈의 표면 온도가 대략 60℃에 이르게 된다. 이와 같은 상태가 상당 시간 유지되면, 마이크로 엘이디칩에 심각한 열적 대미지가 가해지는 것은 물론이고 외부광 흡수시트(400)가 접착제층(300)에서 떨어지는 심각한 문제를 초래할 수 있다.
그에 반해, 본 실시예는 마이크로 엘이디칩들(200a, 200b, 200c)에서 발생하여 접착제층(300)으로 전달된 열이 전술한 것과 같은 방열홀(420)들을 통해 외부로 방출되므로, 마이크로 엘이디칩들(200a, 200b, 200c)들에 대한 열적인 영향을 크게 줄여줄 수 있다. 본 실시예에 따르면, 마이크로 엘이디 모듈의 최대 표면 온도가 대략 53~56℃로 비교예보다 약 4~7℃ 작다.
도 8은 본 발명의 다른 실시예에 따른 마이크로 엘이디 디스플레이 모듈을 설명하기 위한 단면도이다.
도 8에 도시된 바와 같이, 본 실시예에 따른 마이크로 엘이디 디스플레이 모듈은, 앞선 실시예와 마찬가지로, 기판(100)과, 상기 기판(100) 상에 매트릭스로 배열되고, 각각이 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)을 포함하는, 복수개의 마이크로 엘이디 픽셀(2)들과, 상기 제1 마이크로 엘이디칩(200a), 상기 제2 마이크로 엘이디칩(200b) 및 상기 제3 마이크로 엘이디칩(200c)의 측면들과 상면을 덮도록 상기 기판(100) 상에 적용된 접착제층(300)과, 상기 접착제층(300) 상에 접합되고 상기 제1 마이크로 엘이디칩(200a), 상기 제2 마이크로 엘이디칩(200b) 및 상기 제3 마이크로 엘이디칩(200c)서 발생한 열을 외부로 방출하는 복수개의 방열홀(420)들이 형성된 외부광 흡수시트(400)을 포함한다.
그에 더하여, 본 실시예에 따른 마이크로 엘이디 디스플레이 모듈은 상기 접착제층(300)에 형성된 복수의 방열 리세스(320)들을 포함한다. 상기 방열 리세스(320)들은 상기 접착제층(300)의 상면 영역들 중 상기 방열홀(420)들에 의해 노출된 상면 영역들이 일정 깊이 함몰되어 형성된다. 상기 복수의 방열 리세스(320)들 각각은 상기 방열홀(420)들 각각과 연결되어 있다. 앞선 실시예에서는, 마이크로 엘이디칩들(200a, 200b, 200c)에서 발생하여 접착체층(300)에 전달된 열이 상기 접착체층(300)의 평평한 상면에서 상기 방열홀(420)들을 통해 외부로 방출되지만, 본 실시예에서는, 상기 접착체층(300)에 형성된 방열 리세스(320) 내로 상당량의 열이 전달되어 그 열이 방열홀(420)을 통해 외부로 방출되므로, 보다 더 효율적이 방열이 이루어질 수 있다. 본 실시예에 따르며, 상기 방열 리세스(320)들, 각각은 바닥면이 콘 형태의 경사면(322)으로 형성되어, 바닥이 수평면으로 되어 있는 것과 비교하여, 방열 면적이 크며, 이에 의해, 더욱 더 방열 효율을 높일 수 있다. 더 나아가, 상기 방열 리세스(320)가 상기 기판(100)과 접하는 깊이까지 형성될 수 있다. 더 나아가, 기판(100)을 관통하는 홀이 추가로 형성되어, 그 홀이 방열 리세스(320)와 연결될 수도 있다.
도 9는 도 8에 도시된 마이크로 엘이디 모듈 제조방법을 설명하기 위한 도면이다.
도 9를 참조하면, 각각이 기판(100) 상에 실장된 제1 마이크로 엘이디칩(200a), 제2 마이크로 엘이디칩(200b) 및 제3 마이크로 엘이디칩(200c)을 포함하도록, 복수개의 마이크로 엘이디 픽셀(2)들이 상기 기판(100) 상에 매트릭스 배열된다. 다음, 상기 제1 마이크로 엘이디칩(200a), 상기 제2 마이크로 엘이디칩(200b) 및 상기 제3 마이크로 엘이디칩(200c)의 측면들과 상면을 덮도록 상기 기판(100) 상에 접착제층(300)이 도포된다. 다음, 방열홀들이 형성되지 않은 상태의 외부광 흡수시트(400)가 상기 접착제(300)층 상에 접합된다. 다음, 베이스(4)에 일체화되어 동시에 움직일 수 있는 멀티핀(3)들을 이용하여, 상기 외부광 흡수시트(400)에 복수개의 방열홀(420)들을 형성한다. 다시 말해, 상기 외부광 흡수시트(400)를 상기 방열홀(420)들이 형성되지 않은 상태로 상기 접착제층(300) 상에 접합한 후에, 멀티핀들(3)을 하강하여 상기 외부광 흡수시트(400)에 복수개의 방열홀(420)들을 형성하되, 상기 방열홀(420)들이 형성된 후, 상기 멀티핀(3)들을 더 하강하여. 상기 접착제층(300)에 상기 방열홀(420)들과 연결된 방열 리세스(320)들을 형성한다. 상기 멀티핀(3)들 각각의 하단을 뾰족한 콘 형상으로 하면, 보다 더 용이하게 외부광 흡수시트(400)와 접착제층(300)에 방열홀(420)들과 방열 리세스(320)들을 형성할 수 있으며, 그 뾰족한 콘 형상에 의해, 방열 리세스(320)들의 바닥 형상을 방열 면적을 증가시킬 수 있는 콘 형상으로 만들수도 있다.
본 실시예에서는 멀티핀들을 이용하여 외부광 흡수시트(400)에 다수의 방열홀(420)들을 형성하지만, 마스크를 이용한 식각이나 레이저 가공에 의해 다수의 방열홀(420)들을 형성할 수도 있다. 식각이라 레이저를 이용하면, 기판이나 마이크로 엘이디칩의 손상 없이, 접착제층(300)과 외부광 흡수시트(400)에만 방열 리세스(320)들과 방열홀(420)들을 정밀하게 형성할 수 있다.
도 10 및 도 11은 본 발명의 또 다른 다른 실시예들을 설명하기 위한 마이크로 엘이디 모듈의 평면도들이다.
도 10 및 도 11에 도시된 실시예에 있어서도, 방열홀(420)들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀(2)들이 위치한다. 또한, 해당 마이크로 엘이디 픽셀(2) 내 이웃하는 마이크로 엘이디칩들 사이(120a와 120b 사이 및 120a와 120c)에 상기 방열홀(420)보다 작은 폭을 갖는 협폭 방열홀(421)들이 추가적으로 더 형성될 수도 있다.
다만, 앞선 실시예에 있어서는, 서로 모여 있는 4개의 방열홀(420)들이 인접하면서 마주하는 사각형 영역 안에 하나의 마이크로 엘이디 픽셀(2)이 위치하지만, 도 10 및 도 11에 도시된 실시예에서는, 이웃하는 두 방열홀(420, 420)들 사이 영역에 하나의 마이크로 엘이디 픽셀(2) 또는 일렬의 마이크로 엘이디 픽셀(2)들이 위치한다. 그리고, 방열홀(420)들 각각은 서로 이웃하는 두 마이크로 엘이디 픽셀들(2, 2) 사이의 제1 마이크로 엘이디칩(200a)과 제3 마이크로 엘이디칩(200c) 사이에 위치한다.
특히, 도 11을 참조하면, 상기 방열홀(420)들 각각은 복수개의 마이크로 엘이디 픽셀, 본 실시예에서는, 3개의 마이크로 엘이디 픽셀(2)과 모두 인접해 있도록 기다랗게 형성된다.
2: 마이크로 엘이디 픽셀 100: 기판
200a, 200b, 200c: 마이크로 엘이디칩 300: 접착제층
320: 방열 리세스 420: 방열홀

Claims (20)

  1. 기판;
    상기 기판 상에 매트릭스로 배열되고, 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩을 포함하는, 복수개의 마이크로 엘이디 픽셀들;
    상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩의 측면들과 상면을 덮도록 상기 기판 상에 형성된 접착제층; 및
    상기 접착제층 상에 형성되는 외부광 흡수시트를 포함하며,
    상기 외부광 흡수시트는 매트릭스로 배열된 복수개의 방열홀들을 포함하며,
    상기 방열홀들 중 4개의 방열홀들의 중심을 연결한 영역 안에 적어도 하나의 마이크로 엘이디 픽셀이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  2. 청구항 1에 있어서, 상기 외부광 흡수시트는 블랙 컬러를 갖는 광 투과성 시트인 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  3. 청구항 1에 있어서, 상기 방열홀들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀들이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  4. 청구항 1에 있어서, 상기 방열홀들의 열들과 행들 중, n번째 방열홀 열과 n+1번째 방열홀 열 사이와 m번째 방열홀 행과 n번째 방열홀 행 사이에 하나의 마이크로 엘이디 픽셀이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  5. 청구항 1에 있어서, 상기 방열홀들은 상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩에서 발생한 열을 외부로 방출하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  6. 청구항 1에 있어서, 상기 방열홀들 각각은 원형인 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  7. 청구항 1에 있어서, 상기 방열홀들 각각은 서로 이웃하는 두 마이크로 엘이디 픽셀들 사이의 제1 마이크로 엘이디칩과 제3 마이크로 엘이디칩 사이에 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  8. 청구항 1에 있어서, 상기 방열홀들 각각은 복수개의 마이크로 엘이디 픽셀과 인접해 있도록 기다란 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  9. 청구항 1에 있어서, 상기 접착제층의 상면은 상기 외부광 흡수시트에 의해 가려진 영역과 상기 방열홀들에 의해 노출된 영역들의 높이가 같은 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  10. 청구항 1에 있어서, 상기 접착제층은 상기 방열홀들에 의해 노출된 영역들에 일정 깊이 함몰된 리세스들을 포함하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  11. 청구항 1에 있어서, 상기 방열홀들 각각은 30~200㎛의 최대폭을 갖는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈.
  12. 기판 상에 제1 마이크로 엘이디칩, 제2 마이크로 엘이디칩 및 제3 마이크로 엘이디칩을 포함하는 복수개의 마이크로 엘이디 픽셀들을 매트릭스로 배열하는 단계;
    상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩의 측면들과 상면을 덮도록 상기 기판 상에 접착제층을 형성하는 단계; 및
    상기 접착제층 상에 외부광 흡수시트를 형성하는 단계를 포함하며,
    상기 외부광 흡수시트를 상기 접착제층 상에 형성하는 단계에서, 상기 외부광 흡수시트는 매트릭스로 배열된 복수개의 방열홀들을 포함하며,
    상기 방열홀들 중 4개의 방열홀들의 중심을 연결한 영역 안에 적어도 하나의 마이크로 엘이디 픽셀이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  13. 청구항 12에 있어서, 상기 외부광 흡수시트를 상기 접착체층 상에 형성하기 전에, 멀티핀들을 이용하여 상기 외부광 흡수시트에 상기 복수개의 방열홀들을 형성하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  14. 청구항 12에 있어서, 상기 외부광 흡수시트를 상기 방열홀들이 형성되지 않은 상태로 상기 접착제층 상에 형성한 후에, 멀티핀들을 이용하여, 상기 외부광 흡수시트에 복수개의 방열홀들을 형성하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  15. 청구항 14에 있어서, 상기 외부광 흡수시트를 상기 방열홀들이 형성되지 않은 상태로 상기 접착제층 상에 형성한 후에, 멀티핀들을 하강하여 상기 외부광 흡수시트에 복수개의 방열홀들을 형성하되, 상기 방열홀들 형성 후, 상기 멀티핀들을 더 하강하여. 상기 접착제층에 상기 방열홀들과 연결된 방열 리세스들을 형성하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  16. 청구항 12에 있어서, 상기 방열홀들의 열들 중 n번째 방열홀 열과 n+1번째 방열홀 열 사이에 한 열의 마이크로 엘이디 픽셀들이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  17. 청구항 12에 있어서, 상기 방열홀들의 열들과 행들 중, n번째 방열홀 열과 n+1번째 방열홀 열 사이와 m번째 방열홀 행과 n번째 방열홀 행 사이에 하나의 마이크로 엘이디 픽셀이 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  18. 청구항 12에 있어서, 상기 복수개의 방열홀들은 상기 제1 마이크로 엘이디칩, 상기 제2 마이크로 엘이디칩 및 상기 제3 마이크로 엘이디칩에서 발생한 열을 외부로 방출하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  19. 청구항 12에 있어서, 상기 방열홀들 각각은 원형인 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
  20. 청구항 12에 있어서, 상기 방열홀들 각각은 서로 이웃하는 두 마이크로 엘이디 픽셀들 사이의 제1 마이크로 엘이디칩과 제3 마이크로 엘이디칩 사이에 위치하는 것을 특징으로 하는 마이크로 엘이디 디스플레이 모듈 제조방법.
KR1020190024337A 2019-02-28 2019-02-28 마이크로 엘이디 디스플레이 모듈 및 그 제조방법 KR102617458B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190024337A KR102617458B1 (ko) 2019-02-28 2019-02-28 마이크로 엘이디 디스플레이 모듈 및 그 제조방법
PCT/KR2020/002275 WO2020175843A1 (ko) 2019-02-28 2020-02-18 마이크로 엘이디 디스플레이 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190024337A KR102617458B1 (ko) 2019-02-28 2019-02-28 마이크로 엘이디 디스플레이 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200105319A true KR20200105319A (ko) 2020-09-07
KR102617458B1 KR102617458B1 (ko) 2023-12-26

Family

ID=72472013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190024337A KR102617458B1 (ko) 2019-02-28 2019-02-28 마이크로 엘이디 디스플레이 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102617458B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162646A1 (ja) * 2022-02-24 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 映像表示装置、映像処理システム、および映像処理方法
CN119050126A (zh) * 2024-10-30 2024-11-29 镭昱光电科技(苏州)有限公司 显示器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012163699A (ja) * 2011-02-04 2012-08-30 Sanwa Signworks Co Ltd 表示装置
KR20170092265A (ko) * 2016-02-03 2017-08-11 주식회사 루멘스 엘이디 모듈 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012163699A (ja) * 2011-02-04 2012-08-30 Sanwa Signworks Co Ltd 表示装置
KR20170092265A (ko) * 2016-02-03 2017-08-11 주식회사 루멘스 엘이디 모듈 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162646A1 (ja) * 2022-02-24 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 映像表示装置、映像処理システム、および映像処理方法
CN119050126A (zh) * 2024-10-30 2024-11-29 镭昱光电科技(苏州)有限公司 显示器件及其形成方法

Also Published As

Publication number Publication date
KR102617458B1 (ko) 2023-12-26

Similar Documents

Publication Publication Date Title
US10872882B2 (en) LED module assemblies for displays
JP5652100B2 (ja) 表示パネル、表示装置、照明パネルおよび照明装置、ならびに表示パネルおよび照明パネルの製造方法
KR102742940B1 (ko) Led 어레이 패키지 및 그 제조방법
JP4629023B2 (ja) 面光源装置および表示装置
KR101305765B1 (ko) 면 발광 유닛 및 그 제조 방법
WO2013001708A1 (ja) 光源装置および液晶表示装置
KR20130022074A (ko) 발광 모듈 및 백라이트 유닛
JP6703312B2 (ja) 発光モジュールおよび面発光光源
JP2004311791A (ja) 照明装置、バックライト装置および表示装置
JP2007095674A (ja) 面光源装置および表示装置
US11152423B2 (en) Optical assembly and display device comprising an arrangement of luminescence diode chips
KR102617458B1 (ko) 마이크로 엘이디 디스플레이 모듈 및 그 제조방법
KR20100134494A (ko) 발광 다이오드 패키지 및 이를 포함하는 백라이트 유닛과 디스플레이장치
JP6355445B2 (ja) 映像表示装置、大型表示装置及び映像表示装置の製造方法
US20210265328A1 (en) Flexible lighting device and display panel using micro led chips
KR20180064583A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
US7741774B2 (en) Backlight module including at least one luminescence element, and method of fabricating the same
US9666564B2 (en) Light emitting device
US20190181309A1 (en) Cutting method of semiconductor package module and semiconductor package unit
KR20120003465A (ko) 광전 소자 조립체
US11506933B2 (en) Light-emitting module, method for manufacturing the same, and liquid-crystal display device
US11536892B2 (en) Method for manufacturing light-emitting module
WO2020175843A1 (ko) 마이크로 엘이디 디스플레이 모듈 및 그 제조방법
CN112530920A (zh) 发光模块及其制造方法
JP2020181941A (ja) 発光装置、及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190228

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220217

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190228

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231219

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration