KR20200103434A - 레이저 마킹 및 드릴을 이용한 미세 홀 가공방법 - Google Patents

Abstract

본 발명은 레이저 마킹 및 드릴을 이용하여 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공하는 방법에 관한 것으로, 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)를 준비하는 단계; 상기 에칭플레이트(etching plate)에 레이저를 이용하여 마킹하는 단계; 및 마킹된 위치에 미세 홀을 형성하는 단계;를 포함한다. 본 발명에 의하면 초음파 진동을 사용하지 않고도 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공할 수 있어 크랙을 방지할 수 있으며, 미세 홀 가공 시 칩 배출이 향상되고 가공 부하를 최소화 하여 가공 안정성과 가공 품위를 확보할 수 있다.

Description

레이저 마킹 및 드릴을 이용한 미세 홀 가공방법{The method of forming micro hole using laser marking and drill}

본 발명은 레이저 마킹 및 드릴을 이용한 미세 홀 가공방법에 관한 것으로, 보다 상세하게는 높은 경도를 갖고 있어 가공이 어려운 화학기상증착 실리콘카바이드(CVD-SiC)에 미세한 홀을 가공하는 방법에 관한 것이다.

[이 발명을 지원한 국가연구개발사업]

과제고유번호: S2593235

부처명: 중소벤처기업부

연구관리전문기관: 중소기업기술정보진흥원

연구사업명: 기술혁신개발사업

연구과제명: Laser Marking System을 이용한 Non-Particle 미세 홀 CVD-Sic Etching Plate 제조기술 개발

주관기관명: ㈜원세미콘

연구기간: 2018.05.01.~ 2020.04.30.

에칭플레이트(etching plate)란 반도체 공정 중 웨이퍼(Wafer)의 식각(蝕刻 또는 Etching)에 사용되는 에칭(etching)장비의 내부 부품으로, 원형의 평판과 같은 일정한 형상에 플라즈마 가스(gas) 분포를 위한 수백개의 미세 홀이 형성된 구조로 이루어져 있다. 이러한 에칭플레이트는 플라즈마 가스(gas)를 챔버(chamber) 내부에 고루 분포시키는 역할을 수행한다.

실리콘(Si)으로 형성된 에칭플레이트(etching plate)는 웨이퍼(Wafer)와 동일한 소재로 형성되어 있어, 웨이퍼(Wafer)를 식각(etching)할 때 에칭플레이트(etching plate)에서 발생되는 particle에도 웨이퍼(Wafer)에 큰 영향을 미치지 않으나, 식각(etching)을 위해 분배되는 플라즈마 가스(gas)에 의해 에칭플레이트(etching plate)는 쉽게 마모된다. 이에 따라, 성능의 하락을 방지하기 위해 주기적으로 에칭플레이트(etching plate)를 교체해주어야 하는데, 해당 에칭플레이트(etching plate)의 교체에 소요되는 시간 동안 반도체를 생산하지 못하기 때문에 웨이퍼(Wafer)의 시간당 생산량이 저하된다.

웨이퍼(Wafer)의 시간당 생산량을 증가시키기 위해 플라즈마 가스(gas)에 의해 덜 마모되는 실리콘카바이드(SiC)로 에칭플레이트(etching plate)를 형성하는 연구가 이루어졌다. 실리콘카바이드(SiC)는 다이아몬드에 필적하는 모스경도(실리콘카바이드 9.3, 다이아몬드 10)를 갖고 있어 기계적 안정성이 있으며, 상압에서 액체상태 없이 섭씨 2000도에서 승화하여 열적 안정성이 있고, 대부분의 산과 알칼리에 비활성이므로 화학적으로도 안정성이 있다.

Sintered SiC, RB-SiC로 형성된 에칭플레이트(etching plate)의 경우 식각(etching)에는 강하나, Sintered SiC, RB-SiC이 결정질 구조로 이루어져 있기 때문에 식각(etching)시 particle이 쉽게 발생하게 되어 웨이퍼(Wafer)에 상당한 영향을 미치게 되는 문제가 있다. 이에 따라 Sintered SiC, RB-SiC로 형성된 에칭플레이트(etching plate)로 웨이퍼(etching)를 식각(etching)하는 경우에는 대부분이 불량으로 이어지게 된다.

이에 대한 대안으로 화학기상증착 실리콘카바이드(CVD-SiC)를 소재로 한 에칭플레이트(etching plate)에 대한 연구가 활발히 진행되고 있다. 화학기상증착 실리콘카바이드 (CVD-SiC)는 식각(etching)에 매우 견고할 뿐만 아니라, Sintered SiC, RB-SiC와 달리 결정질 구조를 갖지 않아 식각(etching)시 particle이 쉽게 발생하지 않는 장점이 있다.

그러나, 화학기상증착 실리콘카바이드(CVD-SiC)는 난삭재 소재로써 미세 홀 가공이 어려운 문제가 있다. 이를 해결하기 위해 초음파 드릴을 이용하여 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공하였으나, 진동을 이용한 초음파 드릴 특성으로 인해 크랙이 발생하며, 가공된 미세 홀 내부 표면이 불규칙하여 식각(etching)공정시 particle 발생을 유도하는 문제가 있다.

대한민국 등록특허 제10-0977315호(2010.08.16. 등록) 공개특허공보 제10-2009-0012882호(2009.02.04. 공개)

본 발명에서는 이러한 종래 기술의 문제점을 보다 효과적으로 해결하기 위해, 높은 경도를 갖는 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)에 레이저로 마킹(marking)을 하고 상부 드릴링 및 하부 드릴링을 통해 미세 홀을 형성하는 미세 홀 가공방법을 제공하고자 한다.

본 발명의 일 실시 형태에 따른 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공하는 미세 홀 가공방법은 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)를 준비하는 단계; 상기 에칭플레이트(etching plate)에 레이저를 이용하여 마킹(marking)하는 단계; 및 마킹된 위치에 미세 홀을 형성하는 단계;를 포함한다.

상기 마킹하는 단계에서 레이저의 파장은 532nm ~ 1.06㎛일 수 있으며, 레이저의 출력은 150 ~ 400W일 수 있다.

또한, 상기 마킹하는 단계에서 에칭플레이트(etching plate)와 수직하는 가상선과 조사되는 레이저 사이의 각도는 60 ~ 90도 인 것이 바람직하다.

상기 미세 홀을 형성하는 단계는, 마킹된 에칭플레이트(etching plate) 상면에 상부 홀을 형성하는 상부 드릴링 단계; 및 상기 상부 홀에 대응하는 위치의 에칭플레이트(etching plate) 하면에 하부 홀을 형성하는 하부 드릴링 단계;로 수행되는 것이 바람직하다.

이때, 상기 상부 홀 및 하부 홀은 동심 위치에 형성될 수 있으며, 상기 상부 홀의 직경은 상기 하부 홀의 직경보다 작은 것이 바람직하다.

화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)에 상부 드릴링 및 하부 드릴링으로 미세 홀을 형성함으로써, 초음파 드릴을 사용하지 않아 크랙을 방지할 수 있으며, 미세 홀 가공 시 칩 배출이 향상되고 가공 부하를 최소화 하여 가공 안정성과 가공 품위를 확보할 수 있다.

또한, 상부 드릴링 및 하부 드릴링을 통해 형성된 에칭플레이트(ething plate)의 미세 홀은 서로 다른 직경을 갖는 상부 홀 및 하부 홀로 이루어진 이중 홀 구조로써, 식각(etching)시 효율적인 플라즈마 가스(gas) 확산을 도모할 수 있다.

또한, 센터 드릴(center drill)이 아닌 레이저를 이용해 에칭플레이트(etching plate)에 마킹(marking)함으로써, 신속한 마킹이 가능하여 생산 효율이 극대화 될 뿐만 아니라, 마킹 정밀도를 높일 수 있다.

도 1은 본 발명의 일 실시예에 따라 가공된 에칭플레이트의 평면도이다.
도 2는 본 발명의 일 실시예에 따라 가공된 에칭플레이트의 단면도이다.
도 3은 RB-SiC와 CVD-SiC를 SEM으로 관찰한 이미지이다.
도 4는 본 발명의 일 실시예에 따른 미세 홀 가공방법의 흐름도이다.
도 5은 본 발명의 일 실시예에 따라 에칭플레이트에 마킹하는 과정을 도식적으로 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따라 미세 홀을 형성하는 과정을 도식적으로 나타낸 것이다.

본 발명의 실시예들은 이 발명의 기술적 사상을 설명하기 위한 목적으로 예시된 것이다. 이 발명에 따른 권리범위가 이하에 제시되는 실시예들이나 이들 실시예들에 대한 구체적 설명으로 한정되는 것은 아니다.

또한, 첨부된 도면에 표현된 사항들은 이 발명의 실시예들을 쉽게 설명하기 위해 도식화된 도면으로 실제로 구현되는 형태와 상이할 수 있다.

어떤 구성요소가 다른 구성요소에 연결되어 있거나 접속되어 있다고 언급될 때에는, 그 다른 구성요소에 직접적으로 연결 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재하여 연결되었다고 볼 수 있다.

또한, '연결'이란 접착, 부착, 체결, 접합 및 결합 등 모든 물리적인 연결을 의미할 수 있다.

여기에서 사용되는 '포함', '구비', '갖는' 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어로 이해될 수 있다.

또한, '제1, 제2'등과 같은 표현은 복수의 구성들을 구분하기 위한 용도로만 사용된 표현으로써, 구성들 사이의 순서나 기타 특징들을 한정하는 것은 아니다.

도 1은 본 발명의 일 실시예에 따라 가공된 에칭플레이트의 평면도이며, 도 2는 본 발명의 일 실시예에 따라 가공된 에칭플레이트의 단면도이다.

에칭플레이트(etching plate)란 반도체 공정 중 웨이퍼(Wafer)의 식각(蝕刻 또는 Etching)에 사용되는 에칭(etching)장비의 내부 부품으로, 도 1에 도시된 것과 같이, 원형의 평판 등과 같은 일정한 형상에 플라즈마 가스(gas) 분포를 위한 수백개의 미세 홀(110)이 형성된 구조로 이루어져 있다. 이러한 에칭플레이트(etching plate)는 플라즈마 가스(gas)를 챔버(chamber) 내부에 고루 분포시키는 역할을 수행한다.

종래의 에칭플레이트(etching plate)는 실리콘(Si) 소재로 이루어져 식각(etching)공정 중에 particle이 발생하여도 실리콘(Si) 소재로 이루어진 웨이퍼(Wafer)에 큰 영향을 미치지 않으나, 플라즈마 가스(gas)에 의해 쉽게 마모되어 수명이 짧아 웨이퍼(Wafer)의 시간당 생산성을 저하시키는 문제가 있었다.

에칭플레이트(etching plate)의 수명을 향상시키기 위해 Sintered SiC, RB-SiC와 같은 경도가 높고 화학적으로도 안정적인 소재를 이용하였으나, 도 3(a)에 도시된 것과 같이(도 3(a)는 RB-SiC를 주사전자현미경(SEM)으로 관찰한 이미지), Sintered SiC, RB-SiC 등의 소재는 결정질 구조로 이루어져 있어 식각(etching)공정 중에 쉽게 particle이 발생하여 웨이퍼(Wafer)에 상당한 영향을 미쳤고 이에 따라 대부분이 불량으로 이어졌다.

반면, 화학기상증착 실리콘카바이드(CVD-SiC)는 경도가 높고 화학적으로도 안정할 뿐만 아니라, 도 3(b)에 도시된 것과 같이(도 3(b)는 CVD-SiC를 주사전자현미경(SEM)으로 관찰한 이미지), 결정질 구조가 아닌 층상 구조로 이루어져 있어 식각(etching)공정 중에도 particle이 쉽게 발생하지 않는 장점이 있다.

그러나, 화학기상증착 실리콘카바이드(CVD-SiC)는 난삭재 소재로써, 종래에는 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)에 미세 홀을 가공하기 위해 초음파 드릴을 이용한다. 초음파 드릴 가공의 경우에는 Horn에 의해 발생한 진동으로 인해 낙삭재 소재인 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀 가공이 원할한 장점이 있으나, 진동으로 인해 정밀도를 확보할 수 없으며, 형성된 미세 홀 표면이 매우 불규칙하여 식각(etching)공정시 particle 발생을 유도하는 문제가 있다.

이를 해결하기 위해 본 발명은 초음파 드릴을 사용하지 않으면서도 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(etching plate)에 정밀하고 안정적으로 미세 홀을 형성하는 미세 홀 가공방법을 제공한다.

도 4는 본 발명의 일 실시예에 따른 미세 홀 가공방법의 흐름도이다. 이를 참조하여 설명하면, 본 발명의 일 실시예 따른 미세 홀 가공방법은, 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(100)를 준비하는 단계(S110); 상기 에칭플레이트(100)에 레이저를 이용하여 마킹하는 단계(S120); 및 마킹된 위치에 미세 홀(110)을 형성하는 단계(S130);를 포함한다.

에칭플레이트(100)를 준비하는 단계(S110)에서는 미세 홀(110)이 형성될 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(100)을 준비한다. 상기 에칭플레이트(100)는, 도 1에 도시된 것과 같이, 원형의 평판 형상 일 수 있으나 반드시 이에 한정되는 것은 아니고, 에칭(etching)장비 내에 장착될 수 있는 형상이면 특별히 제한되지 않는다.

이와 같이 준비된 에칭플레이트(100)에 레이저를 이용하여 마킹(marking)을 한다(S120). 에칭플레이트(100)에 마킹(marking)을 하는 것은 미세 홀(110)을 가공하기에 앞서 미세 홀이 형성될 위치에 드릴을 유도하기 위한 것으로, 레이저를 이용하여 마킹하는 경우에는 비접촉식으로 마킹할 수 있어 진동에 따른 불량이 억제되고 정밀성을 높일 수 있을 뿐만 아니라, 신속한 마킹이 가능하여 생산 효율을 극대화 시킬 수 있는 장점이 있다.

상기 마킹은, 도 5에 도시된 것과 같이, 레이저부(200)를 통해 수행될 수 있다. 레이저부(200)는 레이저 광원 제어부, 레이저 광원, 렌즈 및 노즐을 포함하며, 레이저 광원은 레이저 광원 제어부에 의해 제어된다.

레이저(L)는 레이저 광원에서 조사되며, 조사된 레이저는 렌즈에 의해 굴절되어 특정 초점으로 모이게 된다. 특정 초점으로 모인 레이저(L)는 노즐에서 설정된 각도로 에칭플레이트(100)에 조사되어 미세 홀(110)이 형성될 위치를 마킹한다.

레이저부의 레이저 광원은 레이저 광원 제어부에 의해 제어되어, 레이저(L)의 폭, 파장, 세기, 펄스 주기, 듀티비(Duty Ratio), 조사 각도, 조사 위치 등이 조절될 수 있다.

레이저(L)의 폭은 가공하려는 미세 홀(110) 직경의 20% 이하일 수 있다. 레이저(L)의 폭이 큰 경우에는 마킹속도가 빨라지나 정밀도가 떨어지며, 레이저(L)의 폭이 작은 경우에는 마킹속도가 느려지나 정밀도는 높아진다. 따라서, 레이저(L)의 폭은 가공하려는 미세 홀(110)의 조건에 따라 달라질 수 있으며, 바람직한 레이저(L)의 폭은 가공하려는 미세 홀(110)의 직경의 10~20%일 수 있다.

레이저(L)의 파장은 특별히 제한되는 것은 아니나, 532nm ~ 1.06㎛인 것이 바람직하다.

또한, 레이저(L)의 출력은 수 와트(W)에서 수 킬로와트(KW)까지의 범위를 가질 수 있으나, 바람직하게는 150 ~ 400와트(W)일 수 있다.

에칭플레이트(100)와 수직하는 가상선과 조사되는 레이저(L) 사이의 각도를 레이저(L)의 조사 각도(θ)라고 할 때, 조사 각도(θ)는 0도부터 90도까지 다양할 수 있으나, 마킹 위치의 정밀제어를 위해 조사 각도(θ)는 60 ~ 90도 인 것이 바람직하다.

레이저(L)는 연속하여 조사될 수 있지만, 펄스의 형태로 조사될 수 있다. 펄스 주기는 수 나노초(ns)부터 수 초(s)까지 다양할 수 있으며, 이는 마킹 조건에 따라 달라질 수 있다. 바람직한 펄스 주기는 1 ~ 150 μs일 수 있다. 또한, 레이저(L)의 듀티비(Duty Ratio)는 가공 조건에 따라 달라질 수 있다.

이 후, 에칭플레이트(100) 상에 마킹된 위치에 미세 홀(110)을 형성한다(S130). 구체적으로, 미세 홀(110)을 형성하는 단계(S130)는, 에칭플레이트(100) 상면의 마킹된 위치에 상부 홀(111)을 형성하는 상부 드릴링 단계(S131) 및 상기 상부 홀에 대응하는 위치의 에칭플레이트(100) 하면에 하부 홀(113)을 형성하는 하부 드릴링 단계(S132)로 수행될 수 있다.

도 6에 도시된 것과 같이, 상부(111)을 형성하는 상부 드릴링 단계(S131)는 상부 홀 가공 드릴(310)을 통해 수행될 수 있으며, 하부 홀(113)을 형성하는 하부 드릴링 단계(S132)는 하부 홀 가공 드릴(320)을 통해 수행될 수 있다.

상부 드릴링 단계(S131) 및 하부 드릴링 단계(S132)의 2단 가공을 통해 미세 홀(110)을 형성하는 경우에는, 초음파 드릴을 사용하지 않고도 경도가 높은 화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(100)에 미세 홀(110)을 형성할 수 있기 때문에, 크랙을 방지하고 미세 홀 내부 표면을 매끄럽게 가공할 수 있다.

이 때, 상부 홀 가공 드릴(310)의 직경은 하부 홀 가공 드릴(320)의 직경보다 작은 것이 바람직하다. 이와 같이 서로 다른 직경을 갖는 가공 드릴을 통해 미세 홀(110)을 형성하는 경우에는, 도 2에 도시된 것과 같이, 서로 다른 직경을 갖는 상부 홀(111) 및 하부 홀(113)로 이루어진 이중 홀 구조의 미세 홀(110)을 형성할 수 있다.

상부 홀의 직경(D1)이 하부 홀의 직경(D2)보다 작은 이중 홀 구조의 미세 홀(110)의 경우에는, 웨이퍼(Wafer)의 식각(etching)공정 시 플라즈마 가스(gas)의 확산을 보다 효율적으로 일어나게 한다. 상기 상부 홀의 직경(D1)은 하부 홀의 직경(D2)의 60 ~ 80%인 것이 바람직하다.

또한, 도 6에 도시된 것과 같이, 상부 홀(111)의 중심과 하부 홀(113)의 중심은 동일선(C) 상에 위치하도록 동심 위치에 형성되는 것이 바람직하다.

이상에서 설명한 본 발명에 따른 레이저 마킹 및 드릴 이용하여 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공하는 방법은 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로 이해되어야 하고, 이 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 에칭플레이트 110: 미세 홀
111: 상부 홀 113: 하부 홀
200: 레이저부 310: 상부 홀 가공 드릴
320: 하부 홀 가공 드릴

Claims (7)

1. 화학기상증착 실리콘카바이드(CVD-SiC)에 미세 홀을 가공하는 방법에 있어서,
   화학기상증착 실리콘카바이드(CVD-SiC)로 이루어진 에칭플레이트(100)를 준비하는 단계;
   상기 에칭플레이트(100)에 레이저(L)를 이용하여 마킹하는 단계; 및
   마킹된 위치에 미세 홀(110)을 형성하는 단계;를 포함하는 미세 홀 가공 방법.
   
2. 제1항에 있어서,
   상기 마킹하는 단계에서 레이저(L)의 파장은 532nm ~ 1.06㎛ 인 것을 특징으로 하는, 미세 홀 가공 방법.
   
3. 제1항에 있어서,
   상기 마킹하는 단계에서 레이저(L)의 출력은 150 ~ 400W 인 것을 특징으로 하는, 미세 홀 가공 방법.
   
4. 제1항에 있어서,
   상기 마킹하는 단계에서 에칭플레이트(100)와 수직하는 가상선과 조사되는 레이저(L) 사이의 각도는 60 ~ 90도 인 것을 특징으로 하는, 미세 홀 가공 방법.
   
5. 제1항에 있어서,
   상기 미세 홀을 형성하는 단계는,
   에칭플레이트(100) 상면에 마킹된 위치에 상부 홀(111)을 형성하는 상부 드릴링 단계; 및 상기 상부 홀(111)에 대응하는 위치의 에칭플레이트(100) 하면에 하부 홀(113)을 형성하는 하부 드릴링 단계;로 수행되는 것을 특징으로 하는, 미세 홀 가공 방법.
   
6. 제5항에 있어서,
   상기 상부 홀(111) 및 하부 홀(113)은 동심 위치에 형성되는 것을 특징으로 하는, 미세 홀 가공 방법.
   
7. 제5항에 있어서,
   상기 상부 홀의 직경(D1)은 상기 하부 홀의 직경(D2)보다 작은 것을 특징으로 하는, 미세 홀 가공 방법.

Images