KR20200100782A - 선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (energy efficient write scheme for non-volatile resistive crossbar arrays with selectors) - Google Patents

선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (energy efficient write scheme for non-volatile resistive crossbar arrays with selectors) Download PDF

Info

Publication number
KR20200100782A
KR20200100782A KR1020207021023A KR20207021023A KR20200100782A KR 20200100782 A KR20200100782 A KR 20200100782A KR 1020207021023 A KR1020207021023 A KR 1020207021023A KR 20207021023 A KR20207021023 A KR 20207021023A KR 20200100782 A KR20200100782 A KR 20200100782A
Authority
KR
South Korea
Prior art keywords
bias
technique
write
energy
voltage
Prior art date
Application number
KR1020207021023A
Other languages
English (en)
Other versions
KR102449620B1 (ko
Inventor
알베르트 스프럿
Original Assignee
유니버시티 오브 로체스터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 로체스터 filed Critical 유니버시티 오브 로체스터
Publication of KR20200100782A publication Critical patent/KR20200100782A/ko
Application granted granted Critical
Publication of KR102449620B1 publication Critical patent/KR102449620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects

Landscapes

  • Semiconductor Memories (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

기록 동작을 위한 크로스바 어레이의 바이어스 기법을 적응적이고 동적으로 설정하는 방법은, 기록 동작 동안 기록될 셀의 수(n)를 결정하기 위해 기록 전 판독 동작을 수행하는 단계; 효율적인 바이어스 기법을 결정하기 위해 (n)을 미리 결정된 임계값과 비교하는 단계; 효율적인 바이어스 기법에 따라 바이어스 전압을 제공하도록 적어도 하나의 전압 레귤레이터를 설정하는 단계; 및 기록 동작을 수행하는 단계를 포함한다. 크로스바 어레이의 효율적인 바이어스 기법을 결정하기 위한 임계값을 결정하는 방법 및 에너지 효율적인 크로스바 어레이 디바이스가 또한 설명된다.

Description

선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (ENERGY EFFICIENT WRITE SCHEME FOR NON-VOLATILE RESISTIVE CROSSBAR ARRAYS WITH SELECTORS)
관련 출원들에 대한 상호 참조
본 출원은 2017년 12월20일에 출원된 ENERGY EFFICIENT WRITE SCHEME FOR NON-VOLATILE RESISTIVE 크로스바 ARRAYS WITH SELECTORS의 동시 계류중인 U.S. 가특허 출원 일련 번호 62/608,055의 이익 및 우선권을 주장하고, 이의 출원은 그 전체가 본 출원에 참고로 통합된다.
연방 기금 연구 또는 개발에 관한 진술
본 발명은 국가 과학 재단 (National Science Foundation)에 의해 수여된 CCF-1329374, CCF-1526466 및 국방부 (Department of Defense)에 의해 수여된 W911NF-14-C-0089 하에서 정부의 지원으로 이루어졌다. 정부는 본 발명에서 특정 권리를 가진다.
기술 분야
본 발명은 크로스바 어레이(crossbar array), 보다 상세하게는, 저항성 크로스바 어레이의 바이어싱(biasing)에 관한 것이다.
저항성 메모리는 전하 기반 기존 메모리를 대체할 것으로 예상된다. 전하 기반 기존 메모리는 확장성 한계를 겪고 있고, 저항성 메모리는 그것들의 비 휘발성 특성들로 인한 에너지 장점들을 입증하였다. 저항성 메모리 디바이스는 저항성 RAM (RRAM : resistive RAM), 상 변화 메모리 (PCM : phase change memory) 및 자기 저항성 RAM (MRAM : magnetoresistive RAM)을 포함한다.
일 양태에 따라, 기록 동작을 위한 크로스바 어레이의 바이어스 기법을 적응적(adaptively)이고 동적으로 설정하는 방법은, 기록 동작 동안 기록될 셀의 수(n)를 결정하기 위해 기록 전 판독 동작(read-before-write operation)을 수행하는 단계; 효율적인 바이어스 기법을 결정하기 위해 (n)을 미리 결정된 임계값 (nth)와 비교하는 단계; 상기 효율적인 바이어스 기법에 따라 바이어스 전압을 제공하도록 적어도 하나의 전압 레귤레이터(voltage regulator)를 설정하는 단계; 및 상기 기록 동작을 수행하는 단계를 포함한다.
일 실시예에서, 효율적인 바이어스 기법을 결정하기 위해 (n)을 미리 결정된 임계값(nth)와 비교하는 단계는 n < nth인 경우, 제 1 바이어스 기법, 및 n > nth 인 경우, 제 2 바이어스 기법을 포함한다.
다른 실시예에서, 제 1 바이어스 기법은 V/2 바이어스를 포함한다.
또 다른 실시예에서, 제 2 바이어스 기법은 V/3 바이어스를 포함한다.
또 다른 실시예에서, 기록 전에 판독 동작을 실행하는 단계는 기록 동작 동안 스위칭될 셀의 수를 카운트하는 단계를 포함한다.
또 다른 실시예에서, 기록 동작은 기록 펄스를 실행하는 단계를 포함한다.
또 다른 실시예에서, 적어도 하나의 전압 레귤레이터를 설정하는 단계는 조정 가능한(tunable) 선형 레귤레이터를 설정하는 단계를 포함한다.
또 다른 실시예에서, 적어도 하나의 전압 레귤레이터를 설정하는 단계는 커패시터가 없는 레귤레이터(capacitor-less regulator)를 설정하는 단계를 포함한다.
또 다른 실시예에서, 크로스바 어레이 집적 회로는 본 방법을 실행하기 위한 온 칩 집적된 로직 섹션(on-chip integrated logic section)을 포함한다.
다른 양태에 따라, 크로스바 어레이의 효율적인 바이어스 기법을 결정하기 위해 임계값 (nth)을 결정하는 방법은, 크로스바 어레이의 비선형성 인자(factor)의 비율 및 어레이 크기를 제공하는 단계; 및 상기 비선형성 인자의 비율 및 상기 어레이 크기에 기초하여, 적어도 2 개의 상이한 바이어스 기법이 기록 동작을 위해 실질적으로 동일한 에너지 사용을 나타내는 임계값 (nth)을 결정하는 단계를 포함한다.
일 실시예에서, 임계값을 결정하는 단계는 방정식
Figure pct00001
에 의해 정의된 비선형성 인자를 포함한다 : 여기서, KV/3은 V/3 바이어스 기법에 대한 비선형성 인자이고, KV/2는 V/2 바이어스 기법에 대한 비선형성 인자이다.
다른 실시예에서, 임계값을 결정하는 단계는 이하의 방정식을 포함한다:
Figure pct00002
, 및
Figure pct00003
, 여기서,
Figure pct00004
,
Figure pct00005
, 및
Figure pct00006
는, 개별적으로, 셀 전압이 기록 전압과, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 셀을 통과하는 전류이고, 및 Ron,
Figure pct00007
, 및
Figure pct00008
은, 개별적으로, 셀 전압이 기록 전압과, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 온 상태(on-state) 동안에 셀 저항이다.
또 다른 실시예에서, 임계값을 결정하는 단계는 이하의 방정식을 포함한다 :
Figure pct00009
, 여기서,
Figure pct00010
, 및 N 은 어레이 크기이다.
또 다른 양태에 따르면, 에너지 효율적인 크로스바 어레이 디바이스는 I/O 제어, 판독/기록 제어, 행(row) 및 열(column) 디코더 및 드라이버, 및 데이터 포트를 갖는 집적된 크로스바 어레이를 포함한다. 기록 전 판독 카운터는 데이터 포트에 결합된다. 기록 전 판독 카운터는 또한 비교기의 제 1 입력 포트에 결합된다. 비교기의 제 2 입력 포트는 입력으로서 미리 결정된 임계값을 갖는다. 프로그램 바이어스 기준 로직 엘리먼트는 비교기의 출력에 결합된다. 적어도 하나의 설정 가능한 바이어스 제너레이터(generator) 또는 조정 가능한 전압 레귤레이터(regulator)는 프로그램 바이어스 기준 로직 엘리먼트에 결합된다. 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능 전압 레귤레이터는 바이어스 기법에 따라 바이어스 전압을 적어도 하나의 드라이버에 제공한다. 바이어스 전압은 미리 결정된 임계값과 비교하여 기록 동작 동안 선택된 셀의 수 (n)에 응답하여 적어도 제 1 바이어스 기법과 제 2 바이어스 기법 사이에서 동적으로 변경된다.
일 실시예에서, 제 1 바이어스 기법은 V/2 바이어스 기법을 포함한다.
다른 실시예에서, 제 2 바이어스 기법은 V/3 바이어스 기법을 포함한다.
또 다른 실시예에서, 집적된 크로스바 어레이는 비 휘발성 저항성 크로스바 어레이를 포함한다.
또 다른 실시예에서, 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능 전압 레귤레이터는 집적된 선형 레귤레이터를 포함한다.
또 다른 실시예에서, 집적된 선형 레귤레이터는 커패시터가 없는 레귤레이터를 포함한다.
본 출원의 상기 양태 및 다른 양태, 특징 및 장점은 이하의 설명 및 청구 범위들로부터 더욱 명백해질 것이다.
본 출원의 특징은 후술하는 도면 및 청구 범위를 참조하여 보다 잘 이해될 수 있다. 도면은 반드시 축척에 맞는 것은 아니며, 대신에 전반적으로 본 출원에서 설명된 원리를 예시하는데 가치를 둔다. 도면에서, 유사한 도면 부호는 여러 도면에서 유사한 부분을 나타내기 위해 사용된다.
도 1a는 V/2 바이어스를 갖는 2 비트 기록 동작을 위한 바이어스 기법을 예시하는 다이어그램이다.
도 1b는 V/3 바이어스를 갖는 2 비트 기록 동작을 위한 바이어스 기법을 예시하는 다이어그램이다.
도 1c는 도 1a 및 도 1b에 대한 선택된 셀, 절반 선택된(half-selected) 셀 및 선택되지 않은 셀을 나타내는 범례이다.
도 2a는 어레이 크기에 대한 크로스바 어레이의 에너지 소모를 보여주는 그래프이다.
도 2b는 선택된 셀의 수에 대한 크로스바 어레이의 에너지 소모를 보여주는 그래프이다.
도 3a는 V/2 및 V/3 바이어스 기법에 대한 크로스바 어레이의 에너지 소모에 대한 선택된 셀 수의 영향을 보여주는 그래프이다.
도 3b는 기록 동작을 위한 파라미터의 요약을 보여주는 테이블이다.
도 4는 V/2 및 V/3 바이어스 기법에 대한 크로스바 어레이의 에너지 소모에 대한 비선형성 인자의 영향을 보여주는 그래프이다.
도 5는 V/2 및 V/3 바이어스 기법에 대해 선택된 셀의 수 및 어레이 크기의 측면에서 에너지 소모의 비교를 보여주는 3D 그래프이다.
도 6은 V/2 바이어스 기법과 비교된 V/3 바이어스 기법의 에너지 절감을 보여주는 등고선도(contour plot)이다.
도 7은 비선형성 인자의 비율 KV/3 대 KV/2을 보여주는 3D 등고선도이다.
도 8은 어레이 크기의 측면에서 전체 에너지에 대한 스위칭 에너지의 비율을 보여주는 그래프이다.
도 10은 애플리케이션에 따른 에너지 효율적인 기록 기법의 예시적인 단계들을 도시하는 프로세스 흐름도이다.
도 11은 선택된 셀의 수의 측면에서 에너지 개선을 보여주는 그래프이다.
도 12a는 Kr = 1000/20을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대(bar) 및 곡선(curve) 그래프이다.
도 12b는 Kr = 345/20을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대 및 곡선 그래프이다.
도 12c는 Kr = 345/50을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대 및 곡선 그래프이다.
도 13은 두 바이어스 기법에 대한 에너지가 Kr 및 어레이 크기 (N)에 대하여 동일한 선택된 셀의 수를 보여주는 3D 등고선이다.
도 14는 애플리케이션의 에너지 효율적인 기록 기법에 따른 선택기(selector)를 갖는 예시적인 비 휘발성 저항성 크로스바 어레이를 보여주는 블록도이다.
도 15는 애플리케이션의 프로세스를 수행하기 위해 종래의 크로스바 어레이에 추가된 블록 그룹을 나타내는 도 14의 저항성 크로스바 어레이 (1400)의 블록도이다.
도 16은 애플리케이션의 에너지 효율적인 기록 기법에 따른 선택기를 갖는 예시적인 비 휘발성 저항성 크로스바 어레이의 개략도이다.
설명에서, 굵게 표시된 단락 번호 이외의 굵지 않은 대괄호 ("[]")는 이하에서 인용된 인용 문헌을 나타낸다.
1-선택기-1-저항기 크로스바 어레이(one-selector-one-resistor crossbar array)에 기초한 저항성 메모리의 기록 동작은 상당한 에너지를 소모하며, 디바이스 및 회로 특성 뿐만 아니라 바이어스 기법에 의존한다. 기록 동작 동안에 1-선택기-1-저항기(1S1R) 구성의 크로스바 어레이의 에너지 효율은 V/2 및 V/3 바이어스 기법에 대하여 이하에서 설명된다. 새로운 선택 프로세스 V/2 및 V/3 바이어스 기법을 통해, 기록 동작 동안 1-선택기-1-저항기 (1S1R) 구성의 크로스바 어레이의 에너지 효율을 향상시킬 수 있다는 것이 실현되었다. 가장 에너지 효율적인 바이어스 기법에 영향을 미치는 특성들이 또한 설명된다. 크로스바 어레이의 기록 에너지는 어레이 크기, 선택된 셀 수 및 비선형성 인자의 측면에서 모델링된다. 특정 어레이 크기 및 선택기 기술의 경우, 기록 동작 동안 선택된 셀의 수가 바이어스 기법의 선택에 영향을 미칠 수 있다. 부분적으로 바이어스된 비 선택된 셀로 인한 누설 전류의 영향에 대해서도 설명된다. 더욱이, 기록 에너지를 감소시키는 하이브리드 바이어스 기법에 기초하여 에너지 효율적인 기록 동작이 설명된다. 이 새로운 기록 동작은 전체 에너지 효율을 향상시키기 위해 선택된 셀 수에 기초하여 바이어스 기법을 적응적으로 설정한다. 이 하이브리드 바이어스 기법으로 2x 이상의 에너지 개선이 입증되었다.
파트 1 - 소개
전술한 바와 같이, 저항성 메모리는 비 휘발성 특성으로 인한 에너지 장점 및 확장성 한계로 인한 전하 기반 종래 메모리를 대체할 것으로 예상된다. 저항성 메모리 디바이스 예컨대, 저항성 RAM (RRAM), 상 변화 메모리 (PCM) 및 자기 저항성 RAM (MRAM)은 비 휘발성 메모리에 대하여 연구되었다 [14, 19, 24, 25]. 고밀도를 달성하기 위해, 이들 저항성 디바이스는 크로스바 어레이 구조 내에 배치된다. 2 단자 1-선택기-1- 저항기(1S1R) 구성을 이용하는 RRAM 기반 크로스바 어레이 내의 메모리 셀의 면적은 4F2 만큼 낮게 할 수 있고, 여기서, F는 기술 노드의 최소 피처 크기(feature size)이다 [24]. 이들 어레이는 금속 층 내에 배치할 수 있어서, CMOS 로직 위에 셀 배치를 지원하여 면적을 더욱 줄일 수 있다. 게다가, 크로스바 어레이는 로직 게이트로 구성될 수 있으며, 비 폰 노이만 인 메모리 컴퓨팅(non-von Neumann in-memory computing)에 대한 경로를 제공한다 [32]. 그러나, 이 성능을 사용하기 위해서, 크로스바 어레이의 에너지 소모가 고성능 집적 회로 (IC)의 열 디자인 파워 (TDP) 엔벨로프 제약 및 모바일 디바이스의 제한된 배터리 크기로 인해 실질적인 한계 내에 있어야 한다. 1S1R 메모리의 에너지 소모는 어레이의 크기가 증가함에 따라 크게 증가한다. 특별히, 기록 에너지는 전체 에너지의 많은 부분이며, 판독 에너지 보다 훨씬 크다 [17]. 이 차이는 선택된 디바이스의 스위칭 시간이 길기 때문이며, 반면에 판독 레이턴시(latency)는 주로 기술 스케일링으로 개선되는 감지 증폭기에 따라 다르다. 기록 레이턴시는 전형적으로 수백 나노 초 정도이며, 반면 판독 레이턴시는 5ns 정도로 낮을 수 있다 [31].
기록 동작 동안 크로스바 어레이의 에너지 소모는 바이어스 기법, 전형적으로 V/2 및 V/3 바이어스 기법에 따라 달라진다 [4, 33] (파트 2 참조). 종래 문헌에 설명된 대부분의 작업은 V/2 바이어스 기법을 고려한다 [17, 18]. 에너지 효율의 측면에서 다른 바이어스 기법에 비해 하나의 바이어스 기법의 장점은 종래 기술에서 불분명하다. 더욱이, V/2 바이어스 기법은 종종 V/3 바이어스 기법보다 에너지 효율이 높다고 주장된다 [25, 26]. 그러나 가장 에너지 효율적인 바이어스 기법은 회로 및 디바이스 특성에 따라 달라질 수 있다. 특히, 선택기 디바이스는 부분적으로 바이어스된 셀로 인한 누설 전류가 어레이 크기에 따라 증가하기 때문에 에너지 소모에 심각한 영향을 미친다. 크로스바 어레이 내의 선택기 디바이스는 저전압 바이어스에서 전류를 억제하는 반면 고전압 바이어스에서 더 높은 전류를 지원한다. 실리콘계 다이오드 및 금속 절연체 금속 터널링 장벽과 같은 2 개의 단자 디바이스 뿐만 아니라 MOS 트랜지스터 및 바이폴라 접합 트랜지스터와 같은 다른 3 개의 단자 디바이스가 고려되었다 [27, 29]. 3 개의 단자 트랜지스터 기반 선택기 디바이스는 크로스바 어레이 내의 선택된 셀과 선택되지 않은 셀 사이에 더 큰 절연(isolation)을 제공한다. 그러나, 이 솔루션은 셀 면적을 크게 늘리고 확장성을 억제한다. 그러나, 2 개의 단자 선택기가 비 휘발성 저항성 셀 내에 수직으로 집적되어 면적을 보존할 수 있다. 단극(unipolar) 및 양극(bipolar)의 2 가지 카테고리로 분류될 수 있는 광범위한 2 개의 단자 선택기가 존재한다. 추가하여, 재료 및 비 휘발성 저항성 셀에 따라, 선택기는 실리콘계 절연체 재료의 두께에 따라 다른 종류의 터널링 메커니즘을 갖는 다이오드, 자체 정류 디바이스, 또는 금속 절연체 금속 (MIM)일 수 있다 [28]. 본 출원에서 새로운 디바이스 구조 및 방법을 설명하기 위해, 예시적인 1S1R 엘리먼트는 2 개의 단자 선택기 디바이스와 집적된 비 휘발성 저항성 셀을 지칭하기 위해 사용된다. 어레이 내에 선택기의 효과를 통합하기 위해, 비선형성 인자가 절연 성능을 정량화하기 위한 주 메트릭으로 사용된다 (파트 2 참조).
본 출원에서, 기록 바이어스 기법은 2 개의 단자 선택기를 갖는 예시적인 1S1R 크로스바 어레이에 대한 에너지 효율 관점에서 비교된다. 여기서 가장 고 에너지 효율을 제공하는 바이어스 기법은 선택기의 비선형성 인자, 어레이의 크기, 및 기록 동작 동안 선택된 셀의 수와 같은 여러 파라미터에 의존하는 것으로 도시된다. 주변 회로를 제외하고 이들 파라미터와 관련하여 크로스바 어레이의 기록 에너지를 모델링하는 폐쇄형 표현이 상호연결(interconnected) 저항을 무시할 수 있는 경우에 대하여 제공된다. 예시적인 모델은 단극성 및 양극성 디바이스 둘 모두에 적용 가능하다. 종래 기술의 대부분은 어레이의 에너지 소모에 다수의 비트 (즉, 다수의 선택된 셀)를 기록하는 효과를 고려하지 않았다. [17]과 [18]에서는, 다수의 비트를 선택할 때의 파워 소모가 고려된다; 그러나 V/2 바이어스 기법에 대해서만이다. 본 출원에서, 상이한 바이어스 기법의 에너지 효율에 대해 다수의 비트를 기록하기 위해 새롭게 실현된 디바이스 및 방법이 설명된다. 게다가, 에너지 소모에 대한 누설 전류의 영향에 대해 설명된다. 추가하여, 기록 에너지를 낮추기 위해 V/2 바이어스 기법과 V/3 바이어스 기법을 적응적으로 이용하는 에너지 효율적인 기록 기법이 설명된다. 설명된 기록 동작에 기초하여, 새로운 바이어스 기법은 다른 기록 동작에 대하여 변할 수 있는 선택된 비트의 수에 의존하여 최대의 에너지 효율로 바뀐다. 파트 2에서는, 기록 동작 동안의 바이어스 기법이 설명된다. 파트 3에서는, 에너지 소모 모델이 설명된다. 파트 4에서는, 애플리케이션의 새로운 에너지 효율적인 기록 기법이 설명된다. 파트 5는 결론이다.
파트 2 - 기록 동작
예컨대, 도 1a, 도 1b 및 1c의 예시적인 크로스바 어레이(100)와 같은 크로스바 어레이에 대한 2가지 유형의 기록 바이어스 기법, V/2 및 V/3. 도 1a는 V/2 바이어스를 갖는 2 비트 기록 동작을 위한 바이어스 기법을 도시한다. 도 1b는 V/3 바이어스를 갖는 2 비트 기록 동작을 위한 바이어스 기법을 도시한다. 도 1c는 도 1a 및 도 1b에 대한 선택된 셀들 (110), 절반 선택된 셀들 (111), 및 선택되지 않은 셀들 (V기록/3(121), 0V (122))의 범례를 도시한다.
V/2 바이어스 기법을 위해, 선택된 워드 라인은 기록 전압에 연결되지만, 반면 선택된 비트 라인은 접지된다. 비트 라인 뿐만 아니라 선택되지 않은 워드 라인은 기록 전압의 절반으로 바이어스된다. 유사하게, V/3 바이어스 기법의 경우, 선택된 워드 라인은 기록 전압에 연결되고 한편 선택된 비트 라인은 접지된다. 선택되지 않은 워드 라인은 기록 전압의 1/3에서 바이어스되고, 반면 선택되지 않은 비트 라인은 기록 전압의 2/3에서 바이어스된다. 선택된 워드 라인 및 절반 선택된 셀이라고도 하는 선택된 비트 라인을 따라서의 선택되지 않은 셀에 걸친 전압 강하는 따라서 V/2 바이어스 기법에 대한 기록 전압의 절반에서 바이어스된다. V/3 바이어스 기법에 대하여, 이 전압은 기록 전압의 1/3로 감소한다. 더 중요하게는, 선택되지 않은 워드 라인들 및 비트 라인들 상의 셀들은 V/2 바이어스 기법에 대해 0 전압이고, V/3 바이어스 기법에 대해 기록 전압의 1/3에 있으며, V/3 바이어스 기법이 적용될 때 많은 셀들이 전류를 누설한다.
선택되지 않은 셀의 누설 전류는 선택기의 비선형성 인자에 따라 달라진다. 2 단자 선택기는 저항성 셀 위에 배치되어 비선형 I-V 특성을 형성한다. 비선형성 인자가 더 높은 선택기는 선택기의 임계 전압 아래로 바이어스될 때 셀의 전류를 추가로 감소시킨다 [5]. 따라서, 부분적으로 바이어스된 선택되지 않은 셀로 인한 누설 전류가 억제되어, IR 전압 강하가 감소하고 더 큰 어레이 크기를 지원한다 [1]. 선택기의 비선형성 인자는 선택된 셀을 통과하는 전류 대 절반 선택된 셀을 통과하는 전류의 비율이다. V/2 바이어스 기법과 V/3 바이어스 기법의 비선형성 인자는 개별적으로,
Figure pct00011
(방정식 1)
Figure pct00012
(방정식 2)
여기서,
Figure pct00013
,
Figure pct00014
, 및
Figure pct00015
는, 개별적으로, 셀 전압이 기록 전압, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 셀을 통과하는 전류이다. Ron,
Figure pct00016
, 및
Figure pct00017
은, 개별적으로, 셀 전압이 기록 전압, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 온 상태 동안의 셀 저항이다. 누설 전류는 따라서, 비선형성 인자에 관련된 바이어스 기법에 따라 달라진다.
1-선택기-1-저항기 (1S1R) 디바이스의 비선형성 인자 KV/2는 전형적으로 101 내지 102 정도이고 반면, KV/3는 103 내지 104 정도이다 [5, 7-13]. 108 만큼 높은 온/오프 비율을 가진 선택기 디바이스가 최근에 입증되었다 [6]. 따라서 바이어스 기법의 선택은 에너지 소모에 큰 영향을 미칠 수 있다.
파트 3 에너지 모델
파트 3에서, V/2 및 V/3 바이어스 기법의 에너지 소모의 모델이 설명된다. 적절한 바이어스 기법을 선택하기 위한 디자인 지침이 파트 3.1에 설명된다. 게다가, 바이어스 기법의 선택에 대한 비선형성 인자의 영향은 파트 3.2에 설명된다. 총 에너지 소모에 대한 누설 전류의 영향은 파트 3.3에서 논의된다.
크로스바 어레이의 에너지 소모를 모델링하는 직관적인 폐쇄형 표현을 제공하기 위해, 상호연결 저항은 무시할 정도로 작다고 가정한다. 이 가정이 대형 어레이에서는 항상 실제적이지는 않지만, 비선형성 인자, 어레이의 크기, 선택된 셀 수 및 바이어스 기법과 같은 에너지 소모에 대한 중요 파라미터의 영향을 단순하게 유지하면서 그리고 직관적인 표현을 제공하면서 캡쳐될 수 있다. 도 1에 예시된 V/2 및 V/3 바이어스 기법에 따라 바이어스된 동일한 수의 행과 열을 갖는 어레이가 고려된다. 선택된 디바이스는 선형 스위칭을 고려한 VTEAM 모델 [36]을 기반으로 모델링되며 나머지 디바이스는 저항기(resistor)로 모델링된다. 스위칭 디바이스는 동일한 온/오프 임계 전압과 동일한 설정(set)/재설정(reset) 시간으로 대칭적인 것으로 간주된다. 설정 및 재설정 동작 동안 스위칭 에너지는 따라서 동일하다 (부록 참조). 이들 고려 사항과 가정을 기반으로, V/2 및 V/3 바이어스 기법에 대한 크로스바 어레이의 에너지 소모량은 개별적으로 다음과 같다,
Figure pct00018
(방정식 3)
Figure pct00019
(방정식 4)
여기서, V기록는 기록 전압이고, Ion는 온 상태 동안 기록 전압에 바이어스될 때 셀 전류이고, N은 행 및 열의 수이고, n은 선택된 셀의 수이고, tsw는 스위칭 시간이고, 및 Esw는 선택된 디바이스의 스위칭 에너지 소모량이다,
Figure pct00020
(방정식 5)
Ron 및 Roff는, 개별적으로, 온 및 오프 상태 동안에 1S1R 저항이다 (보다 세부적인 사항에 대하여는 부록 참조). 제한된 전류 밀도로 인한 선택기 디바이스의 저항은 Ron 및 Roff로 간주된다고 가정한다. (3) 및 (4)의 제 2 항은 선택된 셀의 스위칭으로 인한 총 에너지의 동적 부분이며, 제 1 항은 절반 선택된 셀 및 선택되지 않은 셀의 누설 전류 때문이다.
폐쇄형 표현은 SPICE에서의 모델링과 잘 일치하며, 도 2a 및 도 2b에 도시된 바와 같이 평균 오차 0.04% 및 최대 오차 0.74%를 나타낸다. 도 2a는 어레이 크기에 대한 크로스바 어레이의 에너지 소모량을 보여주는 그래프이다. 도 2b는 선택된 셀의 수에 대한 크로스바 어레이의 에너지 소모량을 보여주는 그래프이다. 도 2a 및 도 2b 둘 모두에 대하여, Ron = 104 Ω, Roff = 107 Ω, KV/2 = 20, KV/3 = 1,000, 및 V기록 = 2V.
에너지 소모량은 다른 바이어스 기법에 대한 어레이 크기에 따라 상이하게 스케일링된다. V/2 바이어스 기법은 선형 추세를 따르지만, 반면 V/3 바이어스 기법은 어레이 크기에 초선형적으로(superlinearly) (~ N2) 스케일링된다. 게다가, V/2 바이어스 기법의 에너지 소모는 선택된 셀의 수에 크게 의존하지만, V/3 바이어스 기법은 대형 어레이에 대해 일정하다 (N >> n). EV/3는 N에 대해 2차로(quadratically) 스케일링되며, N >> n인 경우 n에 대해 거의 일정한 프로파일을 나타낸다는 것에 유의한다. 이 조건 하에서, 누설 에너지가 큰 어레이 크기에 대해 지배적이기 때문에 스위칭 에너지는 큰 n에 따라 계속 증가하고, Esw는 여전히 중요하지 않다. 상이한 에러이 크기에 대한 에너지 소모에 관한 n의 영향이 도 3a에 예시된다. 도 3a는 V/2 및 V/3 바이어스 기법에 대한 크로스바 어레이의 에너지 소모에 대한 선택된 셀 수의 영향을 보여주는 그래프이고, KV/2 = 20 및 KV/3 = 1,000으로 가정한다. 도 3b, 표 1은 이하의 시뮬레이션에서 사용되는 (달리 명시하지 않는 한) 파라미터들의 요약을 도시한다.
기록 동작 당 증가하는 선택된 비트 수는 V/2 바이어스 기법의 에너지 소모를 크게 증가시킨다. V/3 바이어스 기법은 큰 어레이 크기에 비교적 일정하게 유지된다. 이 행위는 (n)이 증가함에 따라 V/2 바이어스 기법에 대한 절반 선택된 셀의 수가 증가하기 때문이다. 대조적으로, V/3 바이어스 기법의 경우, 선택되지 않은 셀의 수의 변동은 어레이의 크기 (N)이 (n)보다 훨씬 큰 경우 (n)이 증가함에 따라 무시할 수 있게 된다.
에너지 소모량을 줄이는 한 가지 방법은 비선형성 인자가 더 높은 선택기를 사용하는 것이다. 더 높은 비선형성 인자는 선택되지 않은 셀의 누설 전류를 감소시켜 선택되지 않은 어레이의 나머지로부터 스위칭 셀을 절연시키는 선택기의 능력을 향상시킨다. 에너지 소모에 대한 비선형성 인자의 효과가 도 4에 도시된다. 도 4는 V/2 및 V/3 바이어스 기법에 대한 크로스바 어레이의 에너지 소모에 대한 비선형성 인자의 영향을 보여주는 그래프이고, n =4로 가정한다. 비선형성 인자가 증가함에 따라, 두 바이어스 기법 동안 소모되는 에너지는 (방정식 3) 및 (방정식 4)가 개별적으로 KV/2 및 KV/3에 반비례하기 때문에 감소한다.
파트 3.1 - 에너지 효율적인 바이어스 기법
어레이 크기에 따라, 하나의 바이어스 기법이 다른 바이어스 기법보다 더 효율적이다. 그러나, 도 5에 도시된 바와 같이, 기록 동작 동안 선택된 셀의 수 (n)는 가장 에너지 효율적인 바이어스 기법을 변경할 수 있다. 도 5는 V/2 및 V/3 바이어스 기법에 대해 선택된 셀의 수 및 어레이 크기의 측면에서 에너지 소모의 비교를 보여주는 3D 그래프이고, KV/2 = 20 및 KV/3 = 1,000으로 가정한다. 두 개의 바이어스 기법(EV/2 = EV/3) 사이의 인터섹션(intersection)의 라인은 선택된 비트 수에 따라 어레이 크기(N = 128,256 및 512)의 범위에 걸쳐 있다는 것에 유의한다. 상이한 값의 (n)에 대하여 인터섹션의 라인은 구부러지는데 이는 비교적 일정하게 남아있는 V/3 기법에 반대로 V/2 바이어스 기법은 선택된 셀의 수에 따라 스케일링된다.
바이어스 기법의 잘못된 선택으로 인해 잉여 에너지가 소모되어 기록 동작 동안의에 상당한 파워가 낭비된다. 2 개의 바이어스 기법들 사이의 에너지 소모의 비율이 도 6에 도시된다. 도 6은 도 5에 열거된 동일한 파라미터를 가정한 V/2 바이어스 기법과 비교된 V/3 바이어스 기법의 에너지 절감을 보여주는 등고선도이다. 실선은 두 바이어스 기법 간의 에너지 소모가 동일한 경우의 등고선이다. 등고선의 우측은 V/2 바이어스 기법이 V/3 바이어스 기법보다 더 효율적인 영역이고 좌측은 V/3 바이어스 기법이 V/2 바이어스 기법보다 더 효율적인 곳이다. 왜냐하면 선택된 셀의 수의 증가는 낮은 (n)에 대하여 V/2 바이어스 기법에서 더 많은 에너지를 소모하기 때문에, V/2 바이어스 기법은 넓은 범위의 어레이 크기에 걸쳐 에너지 효율성이 유지된다. 대조적으로, 큰 (n)에 대하여, V/3 바이어스 기법은 넓은 범위의 어레이 크기에 걸쳐 더욱 에너지 효율적이다. 기록 에너지는 8 개의 선택된 비트를 갖는 V/3 바이어스 기법을 사용하여 128 x 128 어레이에 대해 5x 만큼 더 낮고, 64 x 64어레이에 대해 10x 더 낮을 수 있다. 그러나, 대형 어레이의 경우 V/3 바이어스 기법 동안 전류가 누설되는 셀 수는 N2로 스케일링되기 때문에, V/2 바이어스 기법은 단일 비트 동작에서 1024 x 1024의 어레이 크기에 대해 7x 만큼 더 낮은 에너지를 소모할 수 있다.
상호연결 저항은 두 바이어스 기법에 대한 에너지가 동일한 경우 등고선(도 6 참조)의 위치를 변경시킨다. V/2 바이어스 기법의 절반 선택된 셀로 인한 누설 전류가 기록 전압의 1/3에서 바이어스된 셀의 누설 전류보다 훨씬 더 크기 때문에, IR 전압 강하가 V/2 바이어스 기법에 대하여 더 크다 [1]. 따라서, V/2 바이어스 기법에 대하여 선택된 셀에 걸친 전압 강하는 V/3 바이어스 기법에 비해 더 작다. 따라서, V/2 바이어스 기법에 대해 선택된 셀의 스위칭 시간이 더 길어지고, 에너지 소모가 증가하고 [36] 그리고 V/3 바이어스 기법이 보다 에너지 효율적으로 된다. 이 효과는 IR 전압 강하가 클수록 더욱 뚜렷해져 스위칭 시간이 더 느려진다.
파트 3.2 - 비선형성 인자의 영향
바이어스 기법은 비선형성 인자와 누설 셀의 수 차이로 인해 총 누설 전류에 영향을 미친다. 어레이의 크기 뿐만 아니라 선택된 비트의 수는 에너지 효율적인 바이어스 기법의 선택에 영향을 미치지만, 비선형성 인자 (KV/2와 KV/3)의 차이는 두 에너지 소모가 EV/2와 EV/3)가 동일한 (N)과 (n)의 범위를 결정한다. 예를 들어, 하나의 비선형성 인자가 다른 비선형성 인자보다 훨씬 큰 경우, 더 높은 비선형성 인자를 제공하는 바이어스 기법은 (N) 및 (n)의 넓은 범위에서 가장 에너지 효율적인 바이어스 기법이 될 것이다. 두 비선형성 인자, KV/2와 KV/3의 비율은 선택된 셀의 수 및 어레이 크기의 함수이다. 이 비율에 기초하여, V/3 바이어스 기법이 V/2 바이어스 기법보다 더 에너지 효율적이기 위해서는, 이하의 조건이 충족되어야 한다,
Figure pct00021
(방정식 6)
무시할 수 있는 기생 상호 연결 저항의 경우, (방정식 6)은 어레이의 크기와 선택된 셀의 수의 함수이다. (방정식 6)을 만족시키기 위한 KV/3의 변형이 도 7에 도시된다. 도 7은 선택된 셀의 수 및 어레이 크기의 측면에서 V/2 및 V/3 바이어스 기법에 대해 동일한 에너지 소모를 유지하기위한 비선형성 인자 KV/3 대 KV/2의 비율을 나타내는 3D 등고선도이다. KV/3가 단일의 선택된 비트를 갖는 최대 256 x 256 어레이 크기 또는 6 개의 선택된 비트를 갖는 최대 1024 x 1024의 어레이 크기에 대해 KV/2 보다 적어도 100배(two orders of magnitude) 더 큰 경우 V3 바이어스 기법이 더 에너지 효율적이다.
파트 3.3 - 기록 펄스 폭
선택된 셀들을 성공적으로 프로그램하기 위한 펄스 폭은 셀들의 스위칭 시간에 의존한다. 펄스가 짧을수록 기록 오류가 발생할 수 있지만, 연장된 펄스 폭은 과도한 파워를 소모하여, 에너지 효율이 떨어질 수 있다. 선택되지 않은 셀의 누설 전류의 중요성으로 인해, 펄스 폭은 정밀하게 설정되어야 한다. 대형 어레이의 경우, 전체 에너지의 누설 전류 부분이 우세하여, 도 8에 도시된 바와 같이, 스위칭 에너지, ESW를 무시할 수 있게 한다. 도 8은 어레이 크기의 측면에서 전체 에너지 대 스위칭 에너지의 비율을 보여주는 그래프이고, 여기서, Ron = 104 Ω, Roff = 106 Ω 및 n = 4이다.
V/3 바이어스 기법에 대한 스위칭 에너지는 V/2 바이어스 기법에 비해 전체 에너지의 더 큰 부분이다는 것에 유의한다. 이 차이는 더 큰 비선형성 인자, KV/3로 인해 V/3 바이어스 기법의 누설 전류가 더 작기 때문이다. 마찬가지로, 비선형성 인자가 높을수록 누설 에너지가 감소하여, 스위칭 에너지가 더욱 두드러지고 에너지 효율이 높아진다. 스위칭 에너지는 N=128을 초과하는 어레이 크기에 대하여 총 에너지의 10% 보다 적다.
누설 전류로 인한 에너지를 낮추기 위해, 선택된 셀을 스위칭하기에 충분한 펄스 폭을 가능한 한 정확하게 설정될 수 있다. 누설 전류로 인한 이 초과 에너지는 기록 종료 회로부(write termination circuitry)를 사용하여 성공적인 스위칭이 달성되면 기록 전압을 어레이로부터 절연시킨다. 스위칭 프로세스의 확률론적인 성질로 인해 STT-MRAM 기반의 저항성 셀에 대해 기록 종료 기술이 채택되었지만 [35], 오버 연장된 기록 펄스가 큰 누설 전류로 인해 에너지 효율을 크게 줄일 수 있기 때문에 RRAM 기반의 1S1R 크로스바 어레이에서의 유사한 접근법이 에너지를 절감하는데 유용할 수 있다. 기록 종료 회로부는 평균 100 fJ 미만의 무시할 수 있는 에너지 오버 헤드를 보인다 [35].
파트 4 - 에너지 효율적인 하이브리드 기록 기법
파트 4에서, 기록 동작 동안 크로스바 어레이의 에너지 효율을 개선시키는 기록 기법이 설명된다. 에너지 효율적인 바이어스 기법의 최적의 선택은 파트 4.1에 설명되어 있다. 시스템 및 프로세스 오버헤드(overhead)가 파트 4.2에 논의된다.
선택된 셀의 수는 어레이의 에너지에 영향을 미치고, 가장 에너지 효율적인 바이어스 기법을 결정하는데 사용될 수 있다. 설명된 기록 기법은 기록 동작 동안 선택된 셀의 수에 따라 V/2 바이어스 기법과 V/3 바이어스 기법 사이에서 적응적으로 스위칭함으로써 에너지 효율을 향상시킨다. 기록 동작 동안 선택된 비트의 수는 도 9에 도시된 바와 같이, 이전 데이터의 패턴과 새로운 데이터의 패턴 사이의 차이에 의존한다. 도 9는 8 비트 워드를 기록하는 것을 예시한다. 새로운 스트링(string)의 4 비트는 이전 스트링과 동일하다; 그러나, 하나의 비트는 재설정(reset)이 필요하고 반면 다른 3 개의 비트는 설정 동작이 필요하기 때문에 3개의 비트 만이 선택된다.
8 비트의 워드 크기를 고려한다. 만약 새로운 데이터가 이전 데이터와 동일하면, 선택된 셀 수는 0과 같다. 만약, 그러나, 새로운 데이터가 이전 데이터와 다르면, 선택된 셀의 수는 설정 및 재설정의 수에 개별적으로 의존하는데, 이는 저항성 메모리에서 1 또는 0을 기록하는 것은 2 개의 상이한 기록 동작을 필요로 하기 때문이다. 기록 전 판독 기술(read-before-write technique)은 비트 수를 결정하기 위해 사용될 수 있다 [23]. 이 기법은 스위칭이 필요한 해당 셀을 검출하여, 기록 동작 동안의 과도한 에너지 소모를 줄인다. 각각의 기록 동작 동안 선택된 셀의 수를 모니터링하기 위해 유사한 접근법을 채택함으로써, 최적의 에너지 효율적인 바이어스 기법이 결정될 수 있다.
에너지 효율적인 기록 기법을 사용하여 기록 프로세스를 요약하는 단계가 도 10에 도시된다. 도 10은 애플리케이션에 따른 에너지 효율적인 기록 기법의 예시적인 단계들을 도시하는 프로세스 흐름도이다. 초기 단계는 기록 전 판독 동작이며, 이어서 새로운 데이터 스트링을 위해 스위칭될 셀의 수를 카운트한다. 일단 선택된 셀의 수 (n)이 알려지면, (n)이 특정 어레이에 대한 (nth)에 비교된다 (파트 4.1 참조). 이 단계 후에, 파워 전달 시스템은 에너지를 낮추기 위해 V/2 또는 V/3 바이어스 기법을 지원하도록 구성된다. 이 단계 동안에, 크로스바 어레이는 유휴 상태로 유지되므로 에너지가 소모되지 않는다. 마지막으로, 레귤레이터 전압이 적절한 바이어스 기법으로 수렴되면, 새로운 데이터를 기록하고 기록 프로세스를 완료하기 위해 기록 펄스가 실행된다.
파트 4.1 - 바이어스 기법의 최적 선택
크로스바 어레이의 바이어스 기법은 선택된 셀의 수 (n)이 임계값 (nth)을 교차(cross)할 때 변경된다. 이 임계값에서, V/2 및 V/3 바이어스 기법의 기록 에너지는 동일하다. (n)이 증가함에 따라 V/2 바이어스 기법에 대한 에너지가 증가하므로, n < nth이면, 파워 전달 시스템은 V/2 바이어스 기법으로 스위칭된다. n > nth이면, 파워 전달 시스템은 V/3 바이어스 기법으로 스위칭된다. 선택된 셀의 수 (n)의 측면에서 에너지 절감이 도 11에 도시된다. 도 11은 선택된 셀의 수의 측면에 에너지 개선을 보여주는 그래프이며, N = 128, KV/2 = 20, 및 KV/3 = 345으로 가정한다. 애플리케이션의 기록 동작은 (nth)에 대해 선택된 셀 수(n)에 따라 가장 에너지 효율적인 바이어스 기법을 선택한다.
(nth)가 4 인 경우, V/2 바이어스 기법은 단일 비트가 선택될 때 128 x 128 어레이에 대해 2.5x의 에너지 개선을 제공한다는 것에 유의한다. 8 비트가 선택되면, V/3 바이어스 기법은 최대 1.8x 에너지 절감을 제공한다. 그러나 어레이의 크기(N) 뿐만 아니라 비선형성 인자 (Kr)의 비율이 가장 에너지 효율적인 바이어스 기법에 영향을 미칠 수 있다. N 및 Kr에 따라, nth는 (n)의 허용된 값의 범위 밖에 존재할 수도 있다.
에너지 절감에 관한 효과 N과 Kr의 영향이 도 12a, 도 12b 및 12c에 도시된다. 도 12a는 Kr = 1000/20을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대 및 곡선 그래프이다. 도 12b는 Kr = 345/20을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대 및 곡선 그래프이다. 도 12c는 Kr = 345/50을 고려하여 상이한 어레이 크기 및 선택된 셀의 수에 대한 에너지 절감을 예시하는 3D 막대 및 곡선 그래프이다. 하이브리드 바이어스 기법은 Kr의 고정된 값으로 특정 어레이 크기에만 유익하다는 것에 유의한다. 예를 들어,도 12a, 도 12b 및 도 12c에 따라, 하이브리드 바이어스 기법은 개별적으로 512 x 512 또는 256 x 256, 128 x 128 (도 11에 도시됨) 및 64 x 64의 어레이 크기에 사용될 수 있다. (N) 축과 (n) 축을 따른 곡선은 에너지 절감이 존재하지 않는 영역 (즉, 단일)에 걸쳐 있다. 어레이 크기가 이 곡선보다 크면, 바이어스 기법은 V/2로 설정된다. 이 곡선 아래이면, 바이어스 기법은 V/3으로 설정된다. 어레이 크기가 이 곡선 위나 아래에 있지 않으면, 하이브리드 바이어스 기법을 사용하여 에너지 효율을 향상시킬 수 있다.
두 바이어스 기법 (방정식 3) 과 (방정식 4)에 대한 에너지를 동일하게 설정함으로써, 두 바이어스 기법이 동일한 에너지를 소모하는 비트 수 nth가 결정될 수 있다. 이 방정식에 기초하여, nth는
Figure pct00022
(방정식 7)
여기서, Kr는 비선형성 인자의 비율이다.
Figure pct00023
(방정식 8)
nth는 상호연결 저항이 무시가능할 때 어레이 크기(N) 및 Kr의 함수이다. 어레이 크기 (N) 및 Kr의 함수로서의 nth 변화가 도 13에 도시된다. 도 13은 두 바이어스 기법에 대한 에너지가 Kr 및 어레이 크기(N)에 대하여 동일한 선택된 셀의 수를 보여주는 3D 등고선이다. 낮은 Kr를 갖는 큰 어레이의 경우, (nth)가 상당히 증가하여, 16에 도달한다. 이 효과는 어레이 크기가 증가함에 따라 V/3 바이어스 기법의 에너지 절감의 감소에 기인한 것으로, N2으로 스케일링되는 전류를 누설하는 큰 수의 선택되지 않은 셀로 귀결된다. 또한, Kr이 낮을수록 둘 모두의 바이어스 기법에 대해 절반 선택된 셀들 간의 누설 전류 차이가 감소한다는 것을 의미한다. 따라서, V/2 바이어스 기법은 더 많은 수의 선택된 셀에 대해 보다 에너지 효율적이다. V/3 바이어스 기법에 대한 선택되지 않은 셀의 누설 전류가 V/2 바이어스 기법의 누설 전류에 비해 감소하기 때문에, Kr이 증가함에 따라 V/3 바이어스 기법은 더 많은 수의 선택된 셀에 대해 보다 에너지 효율적으로 되고, 따라서 nth가 감소한다. 추가하여, 상호연결 저항에 상당한 IR 전압 손실이 발생하면, 선택된 셀에 걸친 전압 저하로 인해 V/2 바이어스 기법의 스위칭 시간이 V/3 바이어스 기법보다 더 크기 때문에 nth가 감소한다 [1]. Kr을 몇 십에서 100으로 증가시키면 nth를 16에서 6으로 줄일 수 있다. nth가 선택된 셀의 최대 수 (즉, 워드 크기)보다 크거나 같은 경우, 어레이는 하이브리드 바이어스 기법보다는 V/2 바이어스 기법으로만 바이어스된다 (도 11 참조). V/2 바이어스 기법에 대한 1S1R 셀의 비선형성 인자는 전형적으로 100보다 작은 반면, V/3 바이어스 기법에 대한 비선형성 인자는 수천에 이른다. Kr은 전형적으로 수십 내지 수백의 범위에 있다.
파트 4.2 - 오버헤드
V/2 바이어스 기법은 V기록 및 V기록/2의 두 개의 전압을 사용하지만, V기록/3 바이어스 기법은 3개의 전압, 즉 V기록, V기록/3 및 2V기록/3을 사용하고, 두 바이어스 방식을 사용하는 하이브리드 솔루션은 4 개의 전압 레벨을 사용한다. 다수의 이기종 온 칩(on-chip) 전압을 제공하는 것은 오프 칩(off-chip) 파워 서플라이의 제한된 보드 영역과 제한된 수의 파워 I/O로 인해 어려울 수 있다. [3]에서, 차지 펌프(charge pump)를 갖는 부스트 컨버터가 어레이를 바이어스하는데 사용된다. 스위칭 컨버터가 큰 오프 칩 인덕터 뿐만 아니라 큰 커패시터를 필요로 하여, 면적과 비용이 크게 증가하기 때문에 이 부스트 컨버터 기법은 다수의 전압 레벨을 갖는 하이브리드 바이어스 기법에는 적합하지 않다 [34]. 대안으로, 선형 레귤레이터는 스위칭 컨버터와 반대로 파워 효율이 떨어진다; 그러나 벌키한(bulky) 커패시터나 인덕터가 필요하지 않기 때문에 선형 컨버터는 훨씬 작다 [16]. 온 칩 선형 레귤레이터를 사용하여 많은 수의 전압을 갖는 이종 파워 전달 시스템이 설명되었다 [15A, 15B, 30]. 이러한 온 칩 전압 레귤레이터는 부하에 가깝게 배치될 수 있어서 응답 시간을 더욱 줄이면서 빠른 로컬 파워 관리 기능을 제공하여 바이어스 기법을 제어할 수 있다 (더 높은 레이턴시를 나타내는 오프 칩 파워 관리 솔루션과 달리) [22]. 온 칩 레귤레이터 프로그래밍이 예를 들어, 참고 문헌 [20, 22]에 설명되었다.
전술한 바와 같이, 온 칩 레귤레이터의 기준 전압을 프로그래밍함으로써, 본 발명자들은 바이어스가 기록 동작 동안에 선택된 셀의 수에 응답하여 V/2와 V/3 사이에서 동적으로 변경되는 선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법에 대한 새로운 바이어스 기법을 실현하였다.
본 출원에 설명된 에너지 효율적인 기록 기법은 단일 바이어스 기법을 이용하는 기존의 시스템에 비해 2.5x 높은 에너지 절감을 제공한다. 그러나, 기록 프로세스는 일정한 바이어스 기법 (도 10 참조)을 갖는 종래의 기록 동작과 비교하여 추가 단계를 수행하여 기록 레이턴시를 증가시킨다. 기록 레이턴시는 전형적으로 1S1R 셀의 스위칭 시간이다. 그러나, 설명된 하이브리드 기록 기법에서, 기록 전 판독 동작은 매 기록 동작에 대하여 판독 동작을 추가한다. (nth)와 관련하여 (n)을 계산하고 비교하는데 사용되는 시간이 1S1R 셀의 스위칭 시간에 추가하여 고려되어야 한다.
메모리 시스템에서, 판독 작업은 전형적으로 주 성능 병목 현상이다. 그러나 기록 레이턴시가 상당히 증가하면, 메모리 성능이 저하될 수 있다. 따라서, 고속 파워 전달 시스템은 DRAM 및 캐시 메모리와 같은 시간 제한 메모리 애플리케이션들에 사용되어야 한다. 플래시와 같은 느린 메모리 시스템의 경우, 엄격한 타이밍 요구 사항이 완화될 수 있다. 판독 레이턴시는 기록 레이턴시보다 훨씬 작고 [17] 그리고 5 나노 초 만큼 작을 있지만 [31], 전압 레귤레이터를 프로그래밍하는데 필요한 시간은 기록 의존 성능 제한을 방지하기 위해 몇 나노 초 내에 있어야 한다. 따라서, 온 칩 로컬 정류(regulation)와 달리 오프 칩 파워 관리 및 정류는 서브 ㎲ 대역폭을 제공할 수 없으므로 온 칩 전압 레귤레이터 (오프 칩 레귤레이터와 반대)를 사용해야 한다 [22].
에너지 효율적인 기록 기법의 에너지 오버 헤드(overhead)는 중요하지 않다. 1S1R 크로스바 어레이에 대한 기록 동작은 전형적으로 수백 나노 줄(nanojoules) 정도이다 [17]. 기록 전 판독 동안의 판독 동작은 판독 레이턴시가 기록 레이턴시 보다 상당히 작기 때문에 무시할 수 있는, 전형적으로 1 나노 줄 미만의 에너지를 요구한다. 프로그래밍 가능한 CMOS 기준 전압은 수백 나노 초 정도의 스위칭 시간을 가정하여 몇 피코 홀(picojoules) [21]을 소모한다. 시간 제한 메모리 애플리케이션에서 기록 레이턴시의 오버 헤드를 더 낮추면 애플리케이션의 기록 기법이 개선될 수 있다.
도 14는 본 출원의 에너지 효율적인 기록 기법에 따른 선택기를 갖는 예시적인 비 휘발성 저항성 크로스바 어레이(1400)를 도시하는 블록도이다.
도 15는 본 출원의 프로세스를 수행하기 위해 종래의 크로스바 어레이에 추가된 블록 그룹 (1501)을 강조한 도 14의 저항성 크로스바 어레이 (1400)의 블록도이다. 블록 그룹 (1501)은 감지 증폭기로부터의 출력 데이터가 샘플링되고, (nth)에 비교되고, 바이어스 제너레이터를 조정하는데 사용되는 새로운 구조를 포함한다. 다양한 행 및 열 디코더 및 드라이버를 포함하는 것과 같은 새로운 그룹의 블록 (1501) 외부의 블록은 당업자에게 잘 이해될 수 있는 통상의 것으로 동작한다.
도 16은 본 출원의 에너지 효율적인 기록 기법에 따른 선택기를 갖는 예시적인 비 휘발성 저항성 크로스바 어레이 (1600)의 개략도이다. 또 다른 개선 사항으로는 온 칩 커패시터가 없는 프로그래밍 가능한 LDO (Low Drop Out Linear Regulator)를 사용하는 것을 포함한다. 비 휘발성 저항성 크로스바 어레이 (1600)는 오프 칩 스위칭 레귤레이터 (1610)에 의해 전력을 공급 받는다.
다른 유형의 바이어스 제너레이터 - 애플리케이션의 예시적인 크로스바 어레이는 조정 가능한 출력 전압을 이용하는 완전히 집적된 LDO를 사용한다. 그러나, 임의의 적절한 설정 가능한 전압원 또는 레귤레이터가 바이어스 제너레이터로서 사용될 수 있다. 사용된 스위칭 속도로 인해, 전형적으로 설정 가능하거나 조정 가능한 전압 소스 또는 전압 레귤레이터는 완전히 집적된 온 칩 구조와 같이 온 칩 상에 배치된다.
파트 5 - 결론
최적의 에너지 효율을위한 2 개의 바이어스 기법, V/2 및 V/3에 대한 1S1R 크로스바 어레이의 에너지 소모가 상술되었다. 비선형성 인자, 어레이의 크기 및 선택된 셀의 수의 측면에서 에너지 소모를 직관적으로 모델링하는 폐쇄형 표현도 또한 설명되었다. 가장 효율적인 에너지 바이어스 기법들은 기록 동작 동안 선탠된 셀들의 수 뿐만 아니라 어레이의 크기에 의존한다. V/2 바이어스 기법과 V/3 바이어스 기법 둘 모두에서 소모되는 에너지는 상이하게 스케일링된다. V/2 바이어스 기법은 큰 어레이에 대하여 더 에너지 효율적이다. 그러나, 선택된 셀의 수가 증가함에 따라, V/3 바이어스 기법이 더 큰 에너지 효율을 달성한다. V/3 바이어스 기법은 더 높은 효율을 제공하여 8 개의 선택된 셀을 갖는 64 x 64 어레이의 경우 에너지 소모를 10 배 줄인다. 어레이 크기가 증가하고 선택된 셀의 수가 감소함에 따라, V/3 바이어스 기법의 에너지 장점이 감소한다.
V/3 바이어스 기법이 큰 어레이 (N > 128)에 대하여 V/2 바이어스 기법 만큼 에너지 효율적이 되려면, KV/3는 KV/2 보다 100 배(two orders of magnitude) 더 커야 한다. 바이어스 기법을 적절히 선택하면 10배의 에너지를 절감할 수 있다. 높은 비선형성 인자는 절반 선택된 셀들 및 선택되지 않은 셀들 내에서 누설 전류를 억제함으로써 에너지 소모량을 크게 줄인다. 스위칭 에너지는 큰 어레이 (N > 128)에 대한 총 에너지 중 무시할 만한 부분이다. 누설 전류로 인한 과도한 에너지 소비를 방지하기 위해, 기록 종료 회로부를 사용하여 오버 연장된 기록 펄스를 방지할 수 있다.
에너지 효율적인 기록 기법이 기록 동작시 에너지 효율을 개선시키기 위해 설명되었다. 예시적인 기록 동작은 V/2 및 V/3 바이어스 기법을 이용하는 하이브리드 바이어스 기법을 사용하여 선택된 셀들의 수에 기초하여 에너지 효율을 향상시킨다. 바이어스 기법이 스위칭되는 선택된 셀의 수 (nth)가 설명되고 특성화되었다. 하이브리드 기록 기법으로 제공되는 에너지 개선은 적어도 2.5x가 될 수 있다. 시간 제약된 메모리 시스템에서 에너지 효율적인 기록 기법을 효과적으로 활용하기 위해서는, 전압 레귤레이터의 프로그램 시간과 (nth)를 계산하는 시간이 몇 나노 초 정도이어야 한다. 설명된 기록 기법은 무시가능한 에너지 오버 헤드를 발생시킨다.
부록
저항성 셀의 스위칭 에너지를 추정하기 위해, 저항은 스위칭 간격 동안 선형 함수로 모델링된다. 설정 동작 동안의 저항은
Figure pct00024
(방정식 9)
t = 0와 t = tset 사이에서 설정 동작이 개시된다고 가정한다. 상호연결 저항이 무시할 수 있는 경우, 셀 양단의 전압은 기록 전압 V기록과 같다. 파워 소모는
Figure pct00025
(방정식 10)
설정 기간 동안 적분하면 (10), 에너지 소모는
Figure pct00026
(방정식 11)
설정 및 재설정 전압 뿐만 아니라 스위칭 시간이 동일한 대칭 저항성 셀의 경우, 설정 및 재설정 에너지 소모도 또한 동일하다.
다른 바이어스 기법 - 본 출원은 V/2 바이어스 기법 및 V/3 바이어스 기법의 자동 선택을 상세하게 설명했다. 그러나, 당업자는 다른 적절한 바이어스 기법이 있을 수 있고, 보다 일반적으로 기록 동작 동안 바이어스가 선택된 셀들의 수에 응답하여 V/2와 V/3 사이에서 동적으로 변경되고 본 출원의 실현을 적용하여, 기록 동작 동안 선택된 셀들의 수에 응답하여, 제 1 바이어스 기법과 제 2 바이어스 기법 사이에서 바이어스가 동적으로 변경될 수 있다는 것을 이해할 것이다. 또한, 둘 이상의 선택 가능한 바이어스 기법이 있는 실시예가 있을 수 있다.
선택기를 갖는 비 휘발성 저항성 크로스바 어레이는 전형적으로 예를 들어, 집적 회로 디바이스와 같은 하드웨어 구조이다. 모델링 코드, 구조 디자인, 집적 회로 설계 및 레이아웃, 로직 구조 디자인, 레귤레이터 구조 디자인, 크로스바 구조 디자인, 프로그램 가능한 로직 구조 및/또는 기능 디자인은 컴퓨터 판독 가능 비 일시적 저장 매체에 저장되고 제공된다. 임의의 관련 펌웨어 및/또는 소프트웨어가 또한 컴퓨터 판독 가능 비 일시적 저장 매체에 저장 및 제공될 수 있다. 비 일시적 데이터 저장 디바이스로서의 컴퓨터 판독 가능 비 일시적 저장 매체는 비 플리팅 방식(non-fleeting manner)으로 임의의 적절한 매체 상에 저장된 임의의 데이터를 포함한다. 이러한 데이터 저장 장치는 하드 드라이브, 비 휘발성 RAM, SSD 디바이스, CD, DVD 등을 포함하지만 이에 한정되지 않는 임의의 적합한 컴퓨터 판독 가능 비 일시적 저장 매체를 포함한다. 하나 이상의 프로세스가 (펌웨어 또는 소프트웨어의 유무에 관계없이) 논리 구조에 의해 실행되는 한, 논리 구조 자체는 비 일시적 저장 매체이다.
상기 개시된 것 및 다른 특징 및 기능의 변형, 또는 그 대안은 많은 다른 시스템 또는 애플리케이션으로 결합될 수 있음을 이해할 것이다. 현재 예상되지 않거나 예상치 못한 다양한 대안, 수정, 변형 또는 개선이 후속하는 청구 범위에 의해 포함되도록 의도된 당업자에 의해 후속하여 이루어질 수 있다.
참고 문헌
[1] A. Ciprut and E. G. Friedman, “Modeling Size Limitations of Resistive Crossbar Array With Cell Selectors,” IEEE Transactions on Very Large Scale Integration Systems, Vol. 25, No. 1, pp. 286-293, January 2017.
[2] A. Ciprut and E. G. Friedman, “On the Write Energy of Non-Volatile Resistive Crossbar Arrays With Selectors,” Proceedings of the IEEE International Symposium on Quality Electronic Design, March 2018 (in submission).
[3] T. Ishii, S. Ning, M. Tanaka, K. Tsurumi, and K. Takeuchi, “Adaptive Comparator Bias-Current Control of 0.6 V Input Boost Converter for ReRAM Program Voltages in Low Power Embedded Applications,” IEEE Journal of Solid-State Circuits, Vol. 51, No. 10, pp. 2389-2397, October 2016.
[4] Y.-C. Chen, et al., “An Access-Transistor-Free (0T/1R) Non-Volatile Resistance Random Access Memory (RRAM) Using a Novel Threshold Switching, Self-Rectifying Chalcogenide Device,” Proceedings of the IEEE International Electron Devices Meeting, pp. 4-37, December 2003.
[5] J.-J. Huang, Y.-M. Tseng, C.-W. Hsu, and T.-H. Hou, “Bipolar Nonlinear Ni/TiO2/Ni Selector for 1S1R Crossbar Array Applications,” IEEE Electron Device Letters, Vol. 32, No. 10, pp. 1427-1429, October 2011.
[6] R. Midya, et al., “Anatomy of Ag/Hafnia-Based Selectors with 1010 Nonlinearity,” Advanced Materials, Vol. 29, No. 12, pp. 1-8, January 2017.
[7] W. Lee, et al., “High Current Density and Nonlinearity Combination of Selection Device Based on TaOx/TiO2/TaOx Structure for One Selector One Resistor Arrays,” ACS Nano, Vol. 6, No. 9, pp. 8166-8172, August 2012.
[8] J.-J. Huang, Y.-M. Tseng, W.-C. Luo, C.-W. Hsu, and T.-H. Hou, “One Selector-One Resistor (1S1R) Crossbar Array for High-Density Flexible Memory Applications,” Proceedings of the IEEE International Electron Device Meeting, pp. 31.7.1-31.7.4, December 2011.
[9] Q. Luo, et al., “Demonstration of 3D Vertical RRAM with Ultra Low-Leakage, High-Selectivity and Self-Compliance Memory Cells,” Proceedings of the IEEE International Electron Device Meeting, pp. 10.2.1-10.2.4, December 2015.
[10] M. Wang, J. Zhou, Y. Yang, S. Gaba, M. Liu, and W. D. Lu, “Conduction Mechanism of a TaOx-Based Selector and its Application in Crossbar Memory Arrays,” Nanoscale, Vol. 7, No. 11, pp. 4964-4970, February 2015.
[11] B. J. Choi, et al., “Trilayer Tunnel Selectors for Memristor Memory Cells,” Advanced Materials, Vol. 28, No. 2, pp. 356-362, January 2016.
[12] C.-Y. Lin, et al., “Attaining Resistive Switching Characteristics and Selector Properties By Varying Forming Polarities In A Single HfO2-Based RRAM Device With A Vanadium Electrode,” Nanoscale, Vol. 9, pp. 8586-8590, May 2017.
[13] Q. Luo, et al., “Super Non-Linear RRAM With Ultra-Low Power for 3D Vertical Nano-Crossbar Arrays,” Nanoscale, Vol. 8, pp. 15629-15636, July 2016.
[14] D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, “The Missing Memristor Found,” Nature, Vol. 453, No. 7191, pp. 80-83, May 2008.
[15A] I. Vaisband and E. G. Friedman, “Heterogeneous Methodology for Energy Efficient Distribution of On-Chip Power Supplies,” IEEE Transactions on Power Electronics, Vol. 28, No. 9, pp. 4267-4280, September 2013.
[15B] U.S. Patent No. 9,785,161, Heterogeneous method for energy efficient distribution of on-chip power supplies and power network on-chip system for scalable power delivery, issued Oct. 10, 2017 to Vaisband, et. al. The ’161 patent is incorporated herein by reference in its entirety for all purposes.
[16] J. Torres, et al., “Low Drop-Out Voltage Regulators: Capacitor-Less Architecture Comparison,” IEEE Circuits and Systems Magazine, Vol. 14, No. 2, pp. 6-26, May 2014.
[17] D. Xiangyu, C. Xu, Y. Xie, and N. P. Jouppi, “NVSim: A Circuit-Level Performance, Energy, and Area Model for Emerging Nonvolatile Memory,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 31, No. 7, pp. 994-1007, July 2012.
[18] X. Cong, et al., “Overcoming the Challenges of Crossbar Resistive Memory Architectures,” Proceedings of the IEEE International Symposium on High Performance Computer Architecture, pp. 476-488, February 2015.
[19] H. S. P. Wong, et al., “Phase Change Memory,” Proceedings of the IEEE, Vol. 98, No. 12, pp. 2201-2227, October 2010.
[20] Y.-C. Wu, C.-Y. Huang, and B.-D. Liu, “A Low Dropout Voltage Regulator with Programmable Output,” Proceedings of the IEEE Conference on Industrial Electronics and Applications, pp. 3357-3361, June 2009.
[21] V. Srinivasan, G. Serrano, C. M. Twigg, and P. Hasler, “A Floating-Gate-Based Programmable CMOS Reference,” IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 55, No. 11, pp. 3448-3456, December 2008.
[22] Z. Toprak-Deniz, et al., “Distributed System of Digitally Controlled Microregulators Enabling Per-Core DVFS for the POWER8TM Microprocessor,” Proceedings of the IEEE International Solid-State Circuits Conference, pp. 98-99, February 2014.
[23] H. L. Lung, “Method, Apparatus and Computer Program Product for Read Before Programming Process on Multiple Programmable Resistive Memory Cell,” U.S. Patent No. 7,433,226, October 7, 2008.
[24] H. S. P. Wong, et al., “Metal-Oxide RRAM,” Proceedings of the IEEE, Vol. 100, No. 6, pp. 1951-1970, May 2012.
[25] S. Yu and P.-Y. Chen, “Emerging Memory Technologies: Recent Trends and Prospects,” IEEE Solid-State Circuits Magazine, Vol. 8, No. 2, pp. 43-56, June 2016.
[26] S. Yu, Resistive Random Access Memory (RRAM) From Devices to Array Architectures. Morgan & Claypool, 2016.
[27] A. Chen, “A Review of Emerging Non-Volatile Memory (NVM) Technologies and Applications,” Solid-State Electronics, Vol. 125, pp. 25-38, November 2016.
[28] B. Song, Q. Li, H. Liu, and H. Liu, “Exploration of Selector Characteristic Based On Electron Tunneling for RRAM Array Application,” IEICE Electronics Express, Vol. 14, No. 17, pp. 1-8, August 2017.
[29] R. Aluguri and T.-Y. Tseng, “Overview of Selector Devices for 3-D Stackable Cross Point RRAM Arrays,” IEEE Journal of the Electron Devices Society, Vol. 4, No. 5, pp. 294-306, September 2016.
[30] S. Kose and E. G. Friedman, “Distributed On-Chip Power Delivery,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, Vol. 2, No. 4, pp. 704-713, December 2012.
[31] T. Na, B. Song, J. P. Kim, S. H. Kang, and S.-O. Jung, “Offset-Canceling Current-Sampling Sense Amplifier for Resistive Nonvolatile Memory in 65 nm CMOS,” IEEE Journal of Solid-State Circuits, Vol. 52, No. 2, pp. 496-504, February 2017.
[32] S. Kvatinsky, G. Satat, N. Wald, E. G. Friedman, A. Kolodny, and U. C. Weiser, “Memristor-Based Material Implication (IMPLY) Logic: Design Principles and Methodologies,” IEEE Transactions on Very Large Scale Integration Systems, Vol. 22, No. 10, pp. 2054-2066, October 2014.
[33] C. Yong, et al., “Nanoscale Molecular-Switch Crossbar Circuits,” Nanotechnology, Vol. 14, No. 4, pp. 462-468, March 2003.
[34] G. Villar-Pique, H. J. Bergveld, and E. Alarcon, “Survey and Benchmark of Fully Integrated Switching Power Converters: Switched-Capacitor Versus Inductive Approach,” IEEE Transactions on Very Large Scale Integration Systems, Vol. 28, No. 9, pp. 4156-4167, September 2013.
[35] H. Farkhani, M. Tohidi, A. Peiravi, J. K. Madsen, and F. Moradi, “STT-RAM Energy Reduction Using Self-Referenced Differential Write Termination Technique,” IEEE Transactions on Very Large Scale Integration Systems, Vol. 25, No. 2, pp. 476-487, February 2017.
[36] S. Kvatinsky, M. Ramadan, E. G. Friedman, and A. Kolodny, “VTEAM: A General Model for Voltage-Controlled Memristors,” IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 62, No. 8, pp. 786-790, August 2015.

Claims (19)

  1. 기록 동작을 위한 크로스바 어레이(crossbar array)의 바이어스 기법을 적응적(adaptively)이고 동적으로 설정하는 방법에 있어서,
    기록 동작 동안 기록될 셀의 수(n)를 결정하기 위해 기록 전 판독 동작(read-before-write operation)을 수행하는 단계;
    효율적인 바이어스 기법을 결정하기 위해 (n)을 미리 결정된 임계값 (nth)과 비교하는 단계;
    상기 효율적인 바이어스 기법에 따라 바이어스 전압을 제공하도록 적어도 하나의 전압 레귤레이터를 설정하는 단계; 및
    상기 기록 동작을 수행하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서, 효율적인 바이어스 기법을 결정하기 위해 (n)을 미리 결정된 임계값(nth)과 비교하는 단계는 n < nth인 경우, 제 1 바이어스 기법, 및 n > nth인 경우, 제 2 바이어스 기법을 포함하는, 방법.
  3. 제 2 항에 있어서, 상기 제 1 바이어스 기법은 V/2 바이어스를 포함하는, 방법.
  4. 제 2 항에 있어서, 상기 제 2 바이어스 기법은 V/3 바이어스를 포함하는, 방법.
  5. 제 1 항에 있어서, 상기 기록 전 판독 동작을 수행하는 단계는 상기 기록 동작 동안 스위칭될 셀의 수를 카운트하는 단계를 포함하는, 방법.
  6. 제 1 항에 있어서, 상기 기록 동작은 기록 펄스(write pulse)를 실행하는 단계를 포함하는, 방법.
  7. 제 1 항에 있어서, 상기 적어도 하나의 전압 레귤레이터를 설정하는 단계는 조정 가능한 선형 레귤레이터를 설정하는 단계를 포함하는, 방법.
  8. 제 7 항에 있어서, 상기 적어도 하나의 전압 레귤레이터를 설정하는 단계는 커패시터가 없는(capacitor-less) 레귤레이터를 설정하는 단계를 포함하는, 방법.
  9. 제 1 항에 있어서, 크로스바 어레이 집적 회로는 상기 방법을 수행하기 위한 온 칩 집적 로직 섹션(on-chip integrated logic section)을 포함하는, 방법.
  10. 크로스바 어레이의 효율적인 바이어스 기법을 결정하기 위해 임계값 (nth)을 결정하는 방법에 있어서,
    크로스바 어레이의 비선형성 인자(factor)의 비율 및 어레이 크기를 제공하는 단계; 및
    상기 비선형성 인자의 비율 및 상기 어레이 크기에 기초하여, 적어도 2 개의 상이한 바이어스 기법이 기록 동작을 위해 동일한 에너지 사용을 나타내는 임계값 (nth)을 결정하는 단계를 포함하는, 방법.
  11. 제 10 항에 있어서, 상기 임계값을 결정하는 단계는 방정식
    Figure pct00027
    에 의해 정의된 비선형성 인자를 포함하고 : 여기서, KV/3은 V/3바이어스 기법에 대한 비선형성 인자이고, KV/2는 V/2 바이어스 기법에 대한 비선형성 인자인, 방법.
  12. 제 11 항에 있어서, 상기 임계값을 결정하는 단계는 방정식 :
    Figure pct00028
    , 및
    Figure pct00029
    을 포함하고, 여기서,
    Figure pct00030
    ,
    Figure pct00031
    , 및
    Figure pct00032
    는, 개별적으로, 셀 전압이 기록 전압, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 셀을 통과하는 전류이고, 그리고 Ron,
    Figure pct00033
    , 및
    Figure pct00034
    은, 개별적으로, 셀 전압이 기록 전압, 기록 전압의 1/2, 및 기록 전압의 1/3과 같을 때 온 상태(on-state) 동안에 셀 저항인, 방법.
  13. 제 10 항에 있어서, 상기 임계값을 결정하는 단계는 방정식 :
    Figure pct00035
    을 포함하고, 여기서
    Figure pct00036
    , 및 N은 상기 어레이 크기인, 방법.
  14. 에너지 효율적인 크로스바 어레이 디바이스에 있어서,
    I/O 제어, 판독/기록 제어, 행 및 열 디코더 및 드라이버, 데이터 포트를 가진 집적된 크로스바 어레이;
    상기 데이터 포트에 결합된 기록 전 판독 카운터로서, 상기 기록 전 판독 카운터는 또한 비교기의 제 1 입력 포트에 결합되고, 상기 비교기의 제 2 입력 포트는 입력으로서 미리 결정된 임계값을 갖는, 상기 기록 전 판독 카운터;
    상기 비교기의 출력에 결합된 프로그램 바이어스 기준 로직 엘리먼트(program bias reference logic element);
    상기 프로그램 바이어스 기준 로직 엘리먼트에 결합된 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능한 전압 레귤레이터로서, 상기 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능한 전압 레귤레이터는 하나 이상의 드라이버에 바이어스 기법에 따른 바이어스 전압을 제공하는, 상기 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능한 전압 레귤레이터를 포함하고; 및
    상기 바이어스 전압은 상기 미리 결정된 임계값과 비교하여 기록 동작 동안 선택된 셀의 수 (n)에 응답하여 적어도 제 1 바이어스 기법과 제 2 바이어스 기법 사이에서 동적으로 변경되는, 에너지 효율적인 크로바 어레이 디바이스.
  15. 제 14 항에 있어서, 상기 제 1 바이어스 기법은 V/2 바이어스 기법을 포함하는, 에너지 효율적인 크로바 어레이 디바이스.
  16. 제 14 항에 있어서, 상기 제 2 바이어스 기법은 V/3 바이어스 기법을 포함하는, 에너지 효율적인 크로바 어레이 디바이스.
  17. 제 14 항에 있어서, 상기 집적된 크로스바 어레이는 비 휘발성 저항성 크로스바 어레이를 포함하는, 에너지 효율적인 크로스바 어레이 디바이스.
  18. 제 14 항에 있어서, 상기 적어도 하나의 설정 가능한 바이어스 제너레이터 또는 조정 가능한 전압 레귤레이터는 집적된 선형 레귤레이터를 포함하는, 에너지 효율적인 크로스바 어레이 디바이스.
  19. 제 18 항에 있어서, 상기 집적된 선형 레귤레이터는 커패시터가 없는(capacitor-less) 레귤레이터를 포함하는, 에너지 효율적인 크로스바 어레이 디바이스.
KR1020207021023A 2017-12-20 2018-01-30 선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (energy efficient write scheme for non-volatile resistive crossbar arrays with selectors) KR102449620B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762608055P 2017-12-20 2017-12-20
US62/608,055 2017-12-20
PCT/US2018/015901 WO2019125507A1 (en) 2017-12-20 2018-01-30 Energy efficient write scheme for non-volatile resistive crossbar arrays with selectors

Publications (2)

Publication Number Publication Date
KR20200100782A true KR20200100782A (ko) 2020-08-26
KR102449620B1 KR102449620B1 (ko) 2022-09-29

Family

ID=61258597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021023A KR102449620B1 (ko) 2017-12-20 2018-01-30 선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (energy efficient write scheme for non-volatile resistive crossbar arrays with selectors)

Country Status (3)

Country Link
US (1) US11189344B2 (ko)
KR (1) KR102449620B1 (ko)
WO (1) WO2019125507A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
WO2021207224A1 (en) 2020-04-06 2021-10-14 Crossbar, Inc. Distinct chip identifier utilizing unclonable characteristics of on-chip resistive memory array
US11727986B2 (en) * 2020-04-06 2023-08-15 Crossbar, Inc. Physically unclonable function (PUF) generation involving programming of marginal bits
US11823739B2 (en) * 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
CN113468838B (zh) * 2021-06-22 2022-05-20 华中科技大学 一种三维交叉点存储阵列的建模方法及模拟方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090100884A (ko) * 2008-03-21 2009-09-24 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR20090126102A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US20100080040A1 (en) * 2008-09-26 2010-04-01 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
US20100142254A1 (en) * 2008-12-05 2010-06-10 Byung-Gil Choi Nonvolatile Memory Device Using Variable Resistive Element
US20150071019A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Memory system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
WO2014209392A1 (en) * 2013-06-28 2014-12-31 Intel Corporation Apparatus for low power write and read operations for resistive memory
US9286963B2 (en) * 2013-07-16 2016-03-15 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
US9785161B2 (en) 2015-08-24 2017-10-10 University Of Rochester Heterogeneous method for energy efficient distribution of on-chip power supplies and power network on-chip system for scalable power delivery

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090100884A (ko) * 2008-03-21 2009-09-24 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR20090126102A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US20100080040A1 (en) * 2008-09-26 2010-04-01 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of driving the same
US20100142254A1 (en) * 2008-12-05 2010-06-10 Byung-Gil Choi Nonvolatile Memory Device Using Variable Resistive Element
US20150071019A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Memory system

Also Published As

Publication number Publication date
US11189344B2 (en) 2021-11-30
US20200312408A1 (en) 2020-10-01
WO2019125507A1 (en) 2019-06-27
KR102449620B1 (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
KR102449620B1 (ko) 선택기를 갖는 비 휘발성 저항성 크로스바 어레이를 위한 에너지 효율적인 기록 기법 (energy efficient write scheme for non-volatile resistive crossbar arrays with selectors)
JP6042990B2 (ja) メモリデバイスに対する電力管理を提供する装置および方法
TWI429062B (zh) 非揮發性靜態隨機存取式記憶胞以及記憶體電路
US11854615B2 (en) Stored charge use in cross-point memory
JP5285714B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
US20120155158A1 (en) Storage device and writing control method
Niu et al. Low-power dual-element memristor based memory design
JP2021525939A (ja) メモリ・デバイスにおけるセクション・ベースのデータ保護のためのアクセス・スキーム
Shaarawy et al. Design and analysis of 2T2M hybrid CMOS-Memristor based RRAM
EP2840575B1 (en) Memory circuit
Ciprut et al. Energy-efficient write scheme for nonvolatile resistive crossbar arrays with selectors
CN105304116A (zh) 记忆体驱动电路
Ramadan et al. Adaptive programming in multi-level cell ReRAM
CN110120239B (zh) 半导体存储器装置
US20210090652A1 (en) Techniques to generate &amp; adjust program current pulses for cross-point nonvolatile memory
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
Ciprut et al. On the write energy of non-volatile resistive crossbar arrays with selectors
JP2015092426A (ja) メモリ・セルに関するセルフターミネート書込
KR102435906B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN104134461A (zh) 一种混合存储单元的读取电路结构
Ciprut et al. Hybrid write bias scheme for non-volatile resistive crossbar arrays
Biswas et al. A data erasing writing technique based 1t1m quaternary memory circuit design
KR20140028612A (ko) 라이트 드라이버를 구비한 반도체 메모리 장치 및 그의 제어 방법
CN219658388U (zh) 记忆体装置及其写入电路
Bayram et al. NV-TCAM: Alternative designs with NVM devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant