KR20200099536A - 발광 구조체를 전사하기 위한 방법 - Google Patents

발광 구조체를 전사하기 위한 방법 Download PDF

Info

Publication number
KR20200099536A
KR20200099536A KR1020207017574A KR20207017574A KR20200099536A KR 20200099536 A KR20200099536 A KR 20200099536A KR 1020207017574 A KR1020207017574 A KR 1020207017574A KR 20207017574 A KR20207017574 A KR 20207017574A KR 20200099536 A KR20200099536 A KR 20200099536A
Authority
KR
South Korea
Prior art keywords
electroluminescent
layer
region
temporary
substrate
Prior art date
Application number
KR1020207017574A
Other languages
English (en)
Inventor
마리옹 볼페르
뱅상 베
프랑수아 레비
마리오 이브라임
모로 파브리스 드
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스, 알레디아 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20200099536A publication Critical patent/KR20200099536A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 전계발광 구조체(100)를, 수용 면(400a)으로서 지칭되는, 수용 기재(400)의 면 상에 전사하기 위한 방법에 관한 것이다. 또한, 상기 구조체 각각을 개별적으로 다루도록 의도된 상호연결 수단(510)이 수용 면에 제공된다. 전계발광 구조체는 초기에 지지 기재 상에 형성되며, 트랙에 의해 분리된다. 따라서, 트랙 위에 수직으로 반사 벽 (이는 이의 측면 상에 금속 필름을 지지하는 지지 중합체 (제2 중합체)를 포함함)을 형성하는 것이 본 발명에서 제시된다. 반사 벽의 이러한 배열은 본 발명에 따른 전사 방법 동안 전계발광 구조체 상에 가해진 응력을 감소시키는 것을 가능하게 한다. 또한, 본 발명의 의미 내에서 반사 벽은, 지지 기재 상에 놓인 모든 전계발광 구조체 상에 제조될 수 있다.

Description

발광 구조체를 전사하기 위한 방법
본 발명은 전계발광 구조체를 전사하기 위한 방법에 관한 것이다. 특히, 본 발명은, 전계발광 구조체를 서로 광학적으로 단리시키도록 의도된 반사 벽의 사전 형성을 포함하는, 전계발광 구조체를 전사하기 위한 방법에 관한 것이다.
선행기술로부터 공지되어 있는, 지지 기재의 소위 전면 상에 형성되며, 트랙(track)에 의해 서로 분리된 전계발광 구조체를 전사하기 위한 하나의 방법은 하기 단계를 포함한다:
a) 금속 벽, 특히 반사 표면을 갖는 두꺼운 금속 벽을 트랙 위에 바로 형성하는 단계로서, 상기 금속 벽은 전계발광 구조체를 서로 구분하는(delimiting), 단계;
b) 지지 기재 및 임시 기재(temporary substrate)를 조립하는 단계;
c) 지지 기재를 적어도 부분적으로 박막화하는 단계;
d) 전계발광 구조체를 수용 기재 상에 전사하는 단계로서, 상기 기재는 전계발광 구조체 각각을 개별적으로 다루도록(address) 의도된 상호연결 수단을 포함하는, 단계.
단계 d)의 말미에, 전계발광 구조체는, 후면으로서 지칭되는, 이들의 면 중 하나를 통해 상호연결 수단과 접촉한다.
전계발광 구조체는, 자유면(free face)으로서 지칭되며 후면 대향의, 이들의 면 중 하나를 통해 광 방사선을 방출할 수 있는 발광 다이오드를 포함할 수 있다.
발광 다이오드는 2D, 즉 평면 발광 다이오드일 수 있으며, 따라서 반도체 필름의 스택(stack)을 포함한다.
대안적으로, 발광 다이오드는 3D 발광 다이오드일 수 있으며, 이들 각각은 자유면에 수직인 복수의 전계발광 나노와이어를 포함한다.
그러나, 선행기술의 이러한 공지되어 있는 제조 방법은 만족스럽지 않다.
이는, 금속 벽의 형성 (이는 일반적으로, 예를 들어 전착(electrodeposition)에 의해 금속 종의 두꺼운 층의 침착을 포함함)은 전계발광 구조체의 분해 또는 심지어 파괴로 이어질 수 있는 높은 응력이 생기게 하기 때문이다.
전계발광 구조체의 분해는, 예를 들어 균열, 예를 들어 이의 자유면에서의 균열의 출현을 낳을 수 있다.
따라서, 본 발명의 하나의 목적은 금속 벽에 의해 구분된 전계발광 구조체를 전사하기 위한 방법을 제시하는 것이며, 상기 금속 벽의 형성은 상기 구조체를 분해시키는 경향이 있는 응력이 거의 없거나 또는 없도록 한다.
본 발명의 또 다른 목적은, 금속 벽이 상기 구조체의 전사 전에 그리고 따라서 유리하게는 복수의 전계발광 구조체가 제공된 기재 상에 생성되는, 전계발광 구조체를 전사하기 위한 방법을 제시하는 것이다.
본 발명의 목적은, 전면으로서 지칭되는, 지지 기재의 면 상에 형성되며, 트랙에 의해 서로 분리된 전계발광 구조체를 전사하기 위한 방법에 의해 적어도 부분적으로 달성되며, 상기 방법은
a) 제1 영역 및 반사 벽이 제공된 중간 층을 형성하는 단계로서, 상기 제1 영역은, 전계발광 면으로서 지칭되는, 전계발광 구조체의 면을 피복하는 제1 재료로 제조되고, 상기 반사 벽은 트랙 위의 트렌치(trench)에 형성되며, 상기 제1 영역을 분리시키고, 상기 벽은 트렌치의 적어도 측면을 피복하는 금속 필름 뿐만 아니라 금속 필름을 피복하며 상기 트렌치 안을 채우는 제2 재료를 포함하는, 단계;
b) 중간 층, 및 임시 면으로서 지칭되는, 임시 기재의 면을 조립하는 단계;
c) 지지 기재를 적어도 부분적으로 제거하는 단계;
d) 전계발광 구조체를 수용 면으로서 지칭되는, 수용 기재의 면 상에 전사하는 단계
의 연속적인 단계를 포함하며,
제1 재료 및 제2 재료 중 어느 하나는 중간 층 및 임시 면 사이에 접착을 제공하도록 의도된다.
일 구현예에 따르면, 제2 재료의 열 팽창 계수 및 지지 기재의 열 팽창 계수 사이의 상대적인 차이는 20% 미만이다.
일 구현예에 따르면, 제1 및 제2 재료 중 어느 하나는, 중간 층 및 임시 면 사이에 접착을 제공하도록 의도된 열가소성 중합체를 포함한다.
일 구현예에 따르면, 제1 및 제2 재료 중 어느 하나는 열경화성 중합체를 포함한다.
일 구현예에 따르면, 제1 및 제2 재료는 폴리이미드이다.
일 구현예에 따르면, 제1 및 제2 재료는 150℃ 내지 450℃, 유리하게는 250℃ 내지 450℃의 유리 전이 온도를 갖는다.
일 구현예에 따르면, 단계 b)는 하기 단계를 포함한다:
b1) 중간 층을 임시 면과 접촉하도록 놓는 단계,
b2) 이에 따라 형성된 조립체를 500℃ 미만, 유리하게는 300℃ 미만의 온도에서 열 처리하는 단계.
일 구현예에 따르면, 단계 a)는 하기 단계를 포함한다:
a1) 제1 영역을 형성하는 단계,
a2) 제1 영역 및 트렌치의 바닥 및 측면을 피복하는 금속 층의 침착을 포함하는, 금속 필름을 형성하는 단계,
a3) 트렌치를 제2 재료로 채우는 단계.
일 구현예에 따르면, 단계 a1)는 제1 재료로 제조된 제1 층의 형성에 이어서 상기 층 내의 제1 영역의 획정(definition)를 포함하며, 유리하게는 상기 제1 영역의 획정은 포토리소그래피 단계를 포함한다.
일 구현예에 따르면, 단계 a3)는, 제1 영역을 피복하며 트렌치를 채우는, 제2 재료로 제조된 제2 층의 형성을 포함한다.
일 구현예에 따르면, 단계 c)는 마모에 의해 실행되는 기계적인 박막화를 포함한다.
일 구현예에 따르면, 단계 c)에 이어서, 전계발광 구조체 상에 금속 접점(metal contacts)을 형성하는 단계 c1)가 후속되며, 상기 수용 면은 상호연결 수단을 추가로 포함하고, 상기 상호연결 수단은 금속 접점과 협력하며, 이에 따라 전계발광 구조체 각각을 개별적으로 다루도록 의도된다.
일 구현예에 따르면, 전사 단계 d)는 하기 단계를 포함한다:
d1) 수용 기재 및 임시 기재를 포함하는 조립체를 형성하는 단계로서, 상기 기재들 사이에 전계발광 구조체가 개재되는(interposed), 단계;
d2) 임시 기재를, 유리하게는 기계적인 박막화에 의해 또는 레이저 탈착(laser detachment)에 의해 제거하는 단계.
일 구현예에 따르면, 상기 방법은 제2 층 및 금속 층을 부분적으로 제거하는 단계 a4)를 포함하며, 상기 부분적인 제거 단계는 반사 벽을 보존하도록 실행된다.
일 구현예에 따르면, 제2 재료는 열가소성 중합체이고, 단계 a4)는 단계 b) 전에 또는 단계 d) 후에 실행된다.
일 구현예에 따르면, 제2 재료는 열경화성 중합체이고, 단계 a4)는 단계 b) 전에 실행된다.
일 구현예에 따르면, 전계발광 구조체 각각은, 반도체의 제1 층 및 반도체의 제2 층 사이에 개재된 활성 층을 포함한다.
일 구현예에 따르면, 각각의 전계발광 구조체는 전계발광 면에 수직인 복수의 나노와이어를 포함한다.
일 구현예에 따르면, 전계발광 구조체는 매트릭스 방식으로 배열된다.
일 구현예에 따르면, 단계 d)에 이어서, 제1 영역을 제거하고, 반사 벽을 보존하는 단계 e) (이는 전계발광 면을 노출시키도록(bare) 의도됨)가 후속된다.
다른 특징 및 이점은, 첨부되는 도면을 참조하여 비제한적인 예에 의해 주어진, 본 발명에 따른 전계발광 구조체를 전사하기 위한 방법의 하기 설명으로부터 나타날 것이다:
- 도 1a 내지 1j는, 본 발명의 제1 구현예에 따른 전계발광 구조체를 전사하기 위한 방법의, 지지 기재의 전면에 수직인 단면을 따른 도식 표현이고,
- 도 2a 내지 2i는, 본 발명의 제2 구현예에 따른 전계발광 구조체를 전사하기 위한 방법의, 지지 기재의 전면에 수직인 단면을 따른 도식 표현이다.
하기에 상세히 기술된 본 발명은, 수용 면으로서 지칭되는, 수용 기재의 면 상에 전계발광 구조체를 전사하는 방법을 구현한다. 또한, 상기 구조체 각각을 개별적으로 다루도록 의도된 상호연결 수단이 수용 면에 제공된다. 전계발광 구조체는 초기에 지지 기재 상에 형성되며, 트랙에 의해 분리된다.
이어서, 본 발명에서, 트랙 위에 수직으로 반사 벽을 형성하는 것이 제시되며, 상기 반사 벽은 이의 측면 상에 금속 필름을 지지하는 지지 중합체 (제2 중합체)를 포함한다. 이러한 반사 벽 구조체는 본 발명에 따른 전사 방법 동안 전계발광 구조체 상에 가해지는 응력을 감소시킨다.
또한, 본 발명의 의미 내에서 반사 벽은 지지 기재 상에 놓이는 모든 전계발광 구조체 상에 제조될 수 있다.
도 1a 내지 1j 및 2a 내지 2i에서, 수용 기재(500) 상에 전계발광 구조체(100)를 전사하기 위한 방법의 구현의 예를 볼 수 있다.
"전계발광 구조체"는 일반적으로 이를 통해 통과하는 전류를 갖자마자 광 방사선을 방출하는 구조체를 의미한다.
이와 관련하여, 전계발광 구조체(100)는 이의 전계발광 면(100a)을 통해 광 방사선을 방출할 수 있다 (도 1a 및 2a).
"광 방사선"은, 예를 들어 가시 영역 내 파장 범위, 예를 들어 400 μm 내지 700 μm의 파장 범위의 방사선을 의미한다.
전계발광 구조체(100)는, 전면(110a)으로서 지칭되는, 지지 기재(110)의 면 상에 형성되고, 트랙(130)에 의해 서로 분리된다 (도 1b 및 2b).
"트랙"은, 사전결정된 폭, 예를 들어 1 μm 내지 50 μm, 유리하게는 5 μm 내지 10 μm을 가지며 전계발광 구조체(100)를 구분하는 밴드(band)를 의미한다.
전계발광 구조체(100)는, 전계발광 면(100a) 대향이며 후면(100b)으로서 지칭되는 면을 포함한다 (도 1a 및 2a).
전계발광 구조체(100)는 이의 후면(100b)을 통해 지지 구조체(110)의 전면 상에 놓인다.
제1 대안에 따르면, 전계발광 구조체(100)는 반도체의 제1 층 및 반도체의 제2 층 사이에 개재된 활성 층을 포함할 수 있다.
반도체의 제1 층은 n형의 GaN (n형은 전자-공여체 종으로 도핑됨을 의미함)을 포함할 수 있다.
반도체의 제2 층은 p형의 GaN (p형은 정공-공여체 종으로 도핑됨을 의미함)을 포함할 수 있다.
활성 층은 GaN, GaAs, InGaN, InGaAlP로부터 선택된 재료 중 적어도 하나를 포함할 수 있다.
활성 층인 반도체의 제1 층 및 반도체의 제2 층은 지지 기재(110)의 전면(110a) 상에 에피택시(epitaxy)에 의한 필름의 침착 기술에 의해 형성될 수 있다.
상기 층의 형성은 당업계의 통상의 기술자에게 공지되어 있는 기술을 사용하며, 따라서 본 발명에 상세히 기술되지 않는다.
제2 대안에 따르면, 전계발광 구조체(100)는 전계발광 면(100a)에 수직인 나노와이어를 포함할 수 있다.
"마이크로와이어" 또는 "나노와이어"는 우선 방향(privileged direction)으로의 세장형 형상의 3차원 구조체를 의미하고, 부(minor) 차원으로서 지칭되는, 이의 적어도 2차원은 5 nm 내지 2.5 μm, 바람직하게는 50 nm 내지 2.5 μm이고, 주(major) 차원으로서 지칭되는 제3차원은 부 차원의 적어도 1배와 같거나, 바람직하게는 적어도 5배, 보다 바람직하게는 적어도 10배 더 크다. 일부 구현예에서, 부 차원은 대략 1 μm 이하, 바람직하게는 100 nm 내지 1 μm, 보다 바람직하게는 100 nm 내지 300 nm일 수 있다. 일부 구현예에서, 각각의 마이크로와이어 또는 나노와이어의 높이는 500 nm 이상, 바람직하게는 1 μm 내지 50 μm일 수 있다.
각각의 나노와이어는 비제한적으로, InGaN-n 구역, 활성 구역 및 GaN-p 또는 InGaN-p 구역에 의해 형성된 스택을 포함할 수 있다.
이와 관련하여, 당업계의 통상의 기술자는 설명의 말미에 인용된 특허 출원 [1], 보다 특히 페이지 19 라인 24 내지 페이지 20 라인 10을 찾아볼 수 있다.
전계발광 구조체(100)의 모든 나노와이어는 유리하게는 지지 기재(110)의 전면(110a) 상에 놓인다.
복수의 전계발광 구조체(100)는, 예를 들어 매트릭스 형태로 배열될 수 있다.
"매트릭스 형태"는 N개의 행 및 M개의 열을 갖는 메쉬(mesh)를 의미한다.
이어서, 각각의 전계발광 구조체(100)는 메쉬의 열과 행의 교차점에 배치된다.
이어서, 본 발명에 따른 방법은 지지 기재(110)의 전면(110a) 상에 중간 층(300) (도 1e 및 2d)을 형성하는 단계 a)를 포함한다. 즉, 중간 층(300)은 전계발광 구조체(100) 및 트랙(130)을 피복하도록 형성된다.
중간 층(300)은, 전계발광 면(100a)을 피복하며, 트랙(130) 위 수직의 트렌치(320)에 의해 분리된 (도 1b 및 2b), 제1 재료로 제조된 제1 영역(310)을 포함하며, 여기에 반사 벽이 형성되어 있다. 트렌치(320)의 폭은 트랙(130)의 폭 이하이다.
제1 영역(310)은 2 μm 내지 20 μm, 유리하게는 5 μm 내지 15 μm의 두께를 가질 수 있다.
트렌치(320)는 바닥(130a) 및 측면(130b)을 포함한다.
반사 벽은, 트렌치(320)의 적어도 측면, 유리하게는 이의 바닥(130a)을 피복하는 금속 필름(320a) (도 1c 및 2c)를 포함한다.
반사 벽은 또한, 금속 필름(320a)을 피복하며 트렌치 안을 채우는 제2 재료(320b) (도 1d, 1e 및 2d)를 포함한다.
금속 필름(320a)의 두께는 50 nm 내지 2 μm, 바람직하게는 100 nm 내지 300 nm일 수 있다.
제1 및 제2 재료 중 어느 하나 또는 둘 모두는 설명에서 이후에 기술되는 조립 단계 b)의 말미에 중간 층(300) 및 임시 기재(400)의 면 (임시 면(400a)으로서 지칭됨) 사이에 접착을 제공하도록 의도된다.
"접착을 제공한다"는 접착 에너지가 0.5 J.cm-2 초과인 조립을 의미한다.
접착 에너지는 일반적으로 설명의 말미에 인용된 문헌 [2]에 제시된 마스자라(Maszara) 기술에 의해 측정된다.
열가소성 재료는 설명에 이후에 기술되는 조립 단계 b)의 말미에 중간 층(300) 및 임시 기재(400)의 소위 임시 면(400a) 사이에 접착을 제공하도록 의도된다.
제1 및 제2 재료로부터 적어도 하나는 중간 층(300) 및 임시 면(400a) 사이에 접착을 제공하도록 의도되기 때문에, 후자는 조립 단계 b)의 말미에 상기 임시 면(400)과 접촉한다는 것이 이해될 것이다.
제2 재료는 유리하게는, 지지 기재의 열 팽창 계수와 20% 이하만큼 상이한 열 팽창 계수를 가질 수 있다.
본 발명의 다양한 구현예에 따라 그리고 특히 단계 a)에서, 제1 및 제2 재료 중 어느 하나는 열가소성 중합체를 포함할 수 있다.
상호보완적인 방식으로, 제1 및 제2 재료 중 어느 하나는 열경화성 중합체를 포함할 수 있다.
"열가소성 중합체"는, 분지기 또는 측기를 거의 갖지 않거나 또는 갖지 않는 선형 중합체 사슬로 구성된 재료를 의미한다. 결과는, 이들 사슬은 이들이 이들의 유리 전이 온도 Tg 초과로 가열되는 경우 중합체에 대한 손상 없이 서로에 대하여 용이하게 미끄러질(slide) 수 있다는 것이다.
"열경화성 중합체"는, 이들이 초기에 가열되는 경우 화학 반응을 겪고, 경화되어 3차원 가교된 격자를 형성하는 재료를 의미한다. 이들이 가교되자마자, 이들 재료는 이들이 이들의 유리 전이 온도 초과의 온도로 가열되는 경우에도 수정될 수 없는 고정된 구조를 갖는다.
유리하게는 열가소성 및 열경화성 중합체는 폴리이미드를 포함할 수 있다.
열경화성 폴리이미드는 PI2611, PIQ L-100로부터 선택된 중합체 중 적어도 하나를 포함할 수 있다.
중간 층(300) 및 임시 면(400a) 사이에 접착을 제공하도록 의도된 폴리이미드 (이는 또한 접착제 폴리이미드로서 지칭됨)는 HD3007, HD-7010로부터 선택된 중합체 중 적어도 하나를 포함할 수 있다.
열가소성 중합체는, 예를 들어 Hitachi Chemical DuPont Microsystems사로부터의 HD7010 또는 HD3007 유형의 접착제(glue)를 포함할 수 있다. 이 중합체는, 감광성이며, 따라서 포토리소그래피 방법에 따라 패턴의 획정을 가능하게 한다는 이점을 갖는다.
열경화성 중합체는, 예를 들어 Hitachi Chemical DuPont Microsystems사로부터의 화합물 PI2611을 포함할 수 있다.
또한 유리하게는, 열가소성 중합체 및 열경화성 중합체는 150℃ 내지 450℃, 유리하게는 250℃ 내지 450℃의 유리 전이 온도를 가질 수 있다.
따라서, 단계 a)의 제1 구현예 (도 1b 내지 1e)에 따르면, 제1 영역을 형성하는 제1 재료는 중간 층(300) 및 임시 면(400a) 사이에 접착을 제공하도록 의도된다. 따라서, 제1 영역(310)은 중간 층(300)의 형성의 단계 a)의 말미에 외부 환경에 노출된 면을 갖는다 (도 1e).
유리하게는, 제1 재료는 열가소성 중합체를 포함할 수 있다.
또한 이러한 제1 구현예에 따르면, 열경화성 재료를 포함할 수 있는 제2 재료(320b)는 금속 필름(320a)을 피복하고, 트렌치(320) 안을 채운다. 특히, 제1 영역(310) 및 임시 면(400a) 사이의 접착을 가능하게 하기 위해, 제1 영역(310)의 외부 환경에 노출된 면에 의해 형성된 평면에 대하여, 제2 재료는 같은 높이로(flush) 피팅되거나 또는 심지어 함몰된다(recessed)는 것이 이해된다.
단계 a)의 제2 구현예에 따르면, 제2 재료는 중간 층(300) 및 임시 면(400a) 사이에 접착을 제공하도록 의도된다.
이에 관하여, 제2 재료는 열가소성 중합체를 포함할 수 있다.
제1 영역(310)은 열경화성 중합체로 제조될 수 있다.
또한, 금속 필름(320a)은 제1 영역(310)을 또한 피복하는 연속 필름을 형성한다 (도 2c 및 2d).
또한 이러한 제2 구현예에 따르면, 제2 재료(320b)는 또한 금속 필름(320a)을 피복하는 연속 필름을 형성한다.
어떠한 구현예가 고려되든지, 중간 층(300)을 형성하는 단계 a)는 하기 단계를 포함할 수 있다:
a1) 제1 영역(310)을 형성하는 단계 (도 1b 및 2b),
a2) 제1 영역(310) 및 트렌치의 바닥 및 측면을 피복하는 금속 층의 침착을 포함하는, 금속 필름을 형성하는 단계 (도 1c 및 2c),
a3) 트렌치를 제2 재료(320b)로 채우는 단계 (도 1d, 1e 및 2d).
단계 a1)는, 예를 들어 제1 재료로 제조된 제1 층의 형성에 이어서 상기 층 내 제1 영역(310)의 획정을 포함한다. 제1 층은, 예를 들어 액체 형태의 제1 재료를, 예를 들어 마무리용 녹로(whirler)에 의해 지지 기재(110)의 전면(110a) 상에 확산시킴으로써 형성될 수 있다.
제1 재료가 감광성인 경우, 제1 영역의 획정은 포토리소그래피 단계에 의해 실행될 수 있다.
특히, 포토리소그래피 단계는 제1 층의 포토리소그래피 마스크를 통한 광 방사선, 예를 들어 자외선의 노출 단계에 이어서, 트렌치(320)를 나타내도록 의도된 현상 단계를 포함할 수 있다.
대안적으로, 제1 영역(310)의 획정은 하드 마스크(hard mask)로서 지칭되는 마스크를 통한 에칭 단계, 예를 들어 플라즈마 에칭 (특히 O2 플라즈마를 사용함)를 포함할 수 있다.
하드 마스크는, 예를 들어 SiO2 층, 특히 100 nm 두께의 SiO2 층을 포함할 수 있다.
단계 a2)에서 형성된 금속 층은 알루미늄, 은 또는 루테늄 (이들은 이들의 우수한 광학적 반사도로 인해 선택됨)으로부터 선택된 금속 종 중 적어도 하나를 포함할 수 있다.
단계 a2)는 금속 표적의 증발에 의해 또는 충격(bombardment)에 의해 실행될 수 있다.
단계 a2)에 바로 이어서, 상기 금속 층을 오직 트렌치의 측면 상에 유지시키기에 적합한 금속 필름의 에칭의 단계 a2bis)가 후속될 수 있다. 이러한 에칭 단계는 단계 a3)의 구현 전에 직접적인 플라즈마에 의해 실행될 수 있다.
단계 a3)는, 제1 영역(310)을 피복하며 트렌치(320) 안을 채우는, 제2 재료로 제조된 제2 층의 형성을 포함할 수 있다.
제1 구현예에 따르면, 단계 a)에 이어서 제2 층 및 금속 층의 부분적인 제거의 단계 a4) (도 1e)가 후속될 수 있으며, 상기 부분적인 제거 단계는 제2 재료(320b) 및 금속 필름(320a)을 트렌치(320) 내에 보존하도록 실행된다. 단계 a4)는, 예를 들어 화학 기계적 평탄화 (CMP)에 의해 실행될 수 있다.
대안적으로, 단계 a4)는 금속 층 상에서의 화학 기계적 평탄화 중지에 의한 제2 층의 제거 단계를 포함할 수 있다. 이어서, 제1 영역을 피복하는 금속 층은 건식 에칭에 의해 (예를 들어, 플라즈마에 의해) 또는 습식 에칭에 의해 에칭된다.
이러한 대안에 상호보완적인 방식으로, 평탄화 중지 층(planarisation stop layer)이 금속 층을 피복하도록 형성된다.
이어서, 중간 층(300)을 형성하는 단계 a)에 이어서, 전면(110a), 및 임시 면(400a)으로서 지칭되는, 임시 기재(400)의 면을 조립하는 단계 b)가 후속된다 (도 1f 및 2e). 즉, 조립 단계는 중간 층(300)이 임시 면(400a)과 접촉하도록 놓는 단계를 포함한다. 상기의 접촉하도록 놓는 단계는, 중간 층(300) 및 임시 면(400a) 사이에 접촉이 이루어지도록 지지 기재(110) 및 임시 기재(400) 각각 상에 힘이 가해지는 것이 동반될 수 있다.
또한, 단계 b)는 또한, 임시 면(400a) 상에의 중간 층의 접착을 강화하기 위해 500℃ 미만, 유리하게는 400℃ 미만의 온도에서 실행되는 열 처리 단계를 포함할 수 있다.
임시 기재(400)는 유리하게는 유리, 실리콘, 세라믹으로부터 선택된 재료 중 적어도 하나를 포함할 수 있다.
단계 b)에 이어서, 지지 기재(110)의 적어도 부분적인 제거 또는 박막화의 단계 c)가 후속된다 (도 1g 및 2f).
단계 c)는 기계적인 마모 (연삭(grinding))에 의해 및/또는 액체 에칭 (예를 들어, KOH 또는 TMAH의 용액을 사용함)에 의해 및/또는 건식 에칭 (예를 들어 SF6 플라즈마를 사용함)에 의해 실행될 수 있다.
또한, 단계 c)에 이어서 전계발광 구조체(100)의 후면 상 ("구조체의 후면 상"은 전계발광 면 대향의 면 상을 의미함)에의 금속 접점(120)의 형성 단계 c1) (도 1h 및 2g)가 후속될 수 있다.
금속 접점(120)의 형성은 당업계의 통상의 기술자에게 공지되어 있으며, 따라서 본 발명에 더욱 상세하게 기술되지 않는다.
이어서, 단계 c)에 이어서, 수용 면(500a)으로서 지칭되는, 수용 기재(500)의 면 상에 전계발광 구조체(100)를 전사하는 단계 d) (도 1i, 1j, 2h 및 2i)가 후속된다.
"전계발광 구조체의 전사"는, 수용 기재의 면에 전계발광 구조체를 접착시키고, 임시 기재로부터 상기 구조체를 분리하는 단계를 의미한다.
즉, 단계 d)의 말미에, 전계발광 구조체(100)는 수용 기재(500) 상에 놓인다.
수용 면(500a)은, 금속 접점과 협력하여 전계발광 구조체(100) 각각을 개별적으로 다루도록 의도된 상호연결 수단(510)을 추가로 포함할 수 있다.
상호연결 수단(510)은 금속 패드(pad), 예를 들어 구리, 주석 및 은 기둥(pillar)과 회합된 티타늄, 니켈 및 금의 스택으로 제조된 금속 패드를 포함할 수 있다.
단계 d)는 특히, 수용 기재(500) 및 임시 기재(400)를 포함하는 조립체를 형성하는 단계 d1)을 포함하며, 상기 기재들 사이에 전계발광 구조체가 개재된다.
이어서, 단계 d1)에 이어서, 임시 기재를 제거하는 단계 d2)가 후속된다.
단계 d2)는, 예를 들어 마모에 의한 기계적인 박막화에 이어서 화학 기계적 평탄화 단계 및/또는 액체 방법 및/또는 건조 방법에 의한 제거에 의해 실행될 수 있다.
대안적으로, 임시 기재(400)는, 이것이 투과성(transparent)이자마자, 레이저 방사선에 의해 중간 층(300)으로부터 분리 (또는 탈착)될 수 있다.
따라서, 단계 d)의 말미에, 전계발광 구조체(100)는 수용 기재(500)의 수용 면(500a) 상에 놓인다.
이어서, 단계 d)에 이어서, 반사 벽을 보존하는 제1 영역의 제거의 단계 e) (이는 전계발광 면을 노출시키도록 의도됨)가 후속될 수 있다.
단계 e)는 특히 전계발광 구조체를 서로 광학적으로 구분하는 반사 벽을 보존한다.
따라서, 제1 구현예에 따라 중간 층이 형성되자마자, 단계 e)는 제1 영역의 제거를 포함한다.
제1 영역의 제거는 제1 영역의 에칭, 예를 들어 습식 에칭을 포함할 수 있다. 특히, 상기 에칭 단계 동안 반사 벽을 보호하도록 반사 벽을 마스킹하는 단계가 에칭 단계에 선행될 수 있다.
중간 층이 제2 구현예에 따라 형성되자마자, 단계 e)는 제2 층의 박막화를 포함한다.
제2 층의 제거는 에칭에 의해, 예를 들어 플라즈마 에칭 (특히 이산소(dioxygen) 플라즈마)에 의해 실행될 수 있다.
단계 e)는 또한 전계발광 구조체 위 수직의 금속 층의 제거를 포함한다. 금속 층의 제거는 알루미늄 층의 경우, 예를 들어 BCl3 또는 Cl2를 포함하는 플라즈마로 실행될 수 있다.
최종적으로, 단계 e)는, 예를 들어 CF4 또는 CHF3 플라즈마를 사용한 제1 영역의 제거를 포함한다.
본 발명, 특히 반사 벽의 형성은, 전계발광 구조체를 손상시키거나 또는 심지어 파괴시킬 수 있는 응력을 유발하는 경향이 있는 두꺼운 금속 층의 침착을 요구하지 않는다.
또한, 제1 및 제2 중합체의 사용은 중간 층의 열 팽창 계수를 조정하는 것을 가능하게 하고, 또한 전사 방법의 실행 동안 응력의 생성을 제한한다.
이에 따라 제시된 전사 방법은 전계발광 구조체에 대한 손상을 제한한다.
본 발명에 따른 반사 벽은 제2 재료에 의해 형성된 지지체의 측면 상에 배치된 금속 필름을 포함하며, 오직 작은 두께의 금속의 침착을 요구한다.
참조문헌
[1] FR 3012676
[2] Maszara et al., "Bonding of silicon wafers for silicon-on-insulator", J. Appl. Phys. 64 (1 0), 15 November 1988.

Claims (20)

  1. 전면(110a)으로서 지칭되는, 지지 기재(110)의 면 상에 형성되며, 트랙(track; 130)에 의해 서로 분리되는 전계발광 구조체(100)를 전사하기 위한 방법으로서,
    a) 제1 영역(310) 및 반사 벽이 제공되는 중간 층(300)을 형성하는 단계로서, 상기 제1 영역(310)은, 전계발광 면(100a)으로서 지칭되는, 상기 전계발광 구조체(100)의 면을 피복하는 제1 재료로 제조되며, 상기 반사 벽은, 상기 트랙(130) 위의 트렌치(trench; 320)에 형성되고, 상기 제1 영역(310)을 분리하며, 상기 반사 벽은, 상기 트렌치(320)의 적어도 측면을 피복하는 금속 필름(320a) 뿐만 아니라 상기 금속 필름(320a)을 피복하며 상기 트렌치 안을 채우는 제2 재료(320b)를 포함하는, 단계;
    b) 상기 중간 층(300), 및 임시 면(400a)으로서 지칭되는, 임시 기재 (temporary substrate; 400)의 면을 조립하는 단계;
    c) 상기 지지 기재(110)를 적어도 부분적으로 제거하는 단계;
    d) 상기 전계발광 구조체(100)를, 수용 면(500a)으로서 지칭되는, 수용 기재(500)의 면 상에 전사하는 단계
    의 연속적인 단계를 포함하며,
    상기 제1 및 제2 재료 중 적어도 하나는 상기 중간 층(300) 및 상기 임시 면(400a) 사이에 접착을 제공하도록 의도된, 방법.
  2. 제1항에 있어서, 상기 제2 재료의 열 팽창 계수 및 상기 지지 기재의 열 팽창 계수 사이의 상대적인 차이가 20% 미만인 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 및 제2 재료 중 어느 하나가, 상기 중간 층 및 상기 임시 면 사이에 접착을 제공하도록 의도된 열가소성 중합체를 포함하는, 방법.
  4. 제3항에 있어서, 상기 제1 및 제2 재료 중 어느 하나가 열경화성 중합체를 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 및 제2 재료가 폴리이미드인 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 및 제2 재료가 150℃ 내지 450℃, 유리하게는 250℃ 내지 450℃의 유리 전이 온도를 갖는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 단계 b)가 하기 단계를 포함하는, 방법:
    b1) 상기 중간 층(300)을 상기 임시 면(400a)과 접촉하도록 놓는 단계,
    b2) 이에 따라 형성된 조립체를 500℃ 미만, 유리하게는 300℃ 미만의 온도에서 열 처리하는 단계.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 단계 a)가 하기 단계를 포함하는, 방법:
    a1) 상기 제1 영역(310)을 형성하는 단계,
    a2) 상기 제1 영역(310) 및 상기 트렌치(320)의 적어도 측면을 피복하는 금속 층의 침착을 포함하는, 상기 금속 필름(320a)을 형성하는 단계,
    a3) 상기 트렌치(320)를 상기 제2 재료(320b)로 채우는 단계.
  9. 제8항에 있어서, 상기 단계 a1)가, 상기 제1 재료로 제조된 제1 층의 형성에 이어서, 상기 층 내 상기 제1 영역(310)의 획정(definition)을 포함하며, 유리하게는 상기 제1 영역(310)의 획정은 포토리소그래피 단계를 포함하는, 방법.
  10. 제8항 또는 제9항에 있어서, 상기 단계 a3)가, 상기 제1 영역(310)을 피복하며 상기 트렌치(320)를 채우는, 상기 제2 재료(320b)로 제조된 제2 층의 형성을 포함하는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 단계 c)가 마모에 의해 실행되는 기계적인 박막화를 포함하는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 단계 c)에 이어서, 상기 전계발광 면 대향의, 상기 전계발광 구조체(100)의 면 상에 금속 접점(metal contacts)을 형성하는 단계 c1)가 후속되며, 상기 수용면 (500a)은, 상기 금속 접점과 협력하며 따라서 상기 전계발광 구조체(100) 각각을 개별적으로 다루도록(address) 의도된 상호연결 수단을 추가로 포함하는, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 전사 단계 d)가 하기 단계를 포함하는, 방법:
    d1) 상기 수용 기재(500) 및 상기 임시 기재(400)를 포함하는 조립체를 형성하는 단계로서, 상기 기재들 사이에 상기 전계발광 구조체(100)가 개재되는, 단계;
    d2) 상기 임시 기재(400)를, 유리하게는 기계적인 박막화에 의해 또는 레이저 탈착(laser detachment)에 의해 제거하는 단계.
  14. 제8항과 함께 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 방법이 상기 제2 층 및 상기 금속 층을 부분적으로 제거하는 단계 a4)를 포함하며, 상기 부분적인 제거 단계는 상기 반사 벽을 보존하도록 실행되는, 방법.
  15. 제14항에 있어서, 상기 제2 재료(320b)가 열가소성 중합체이며, 상기 단계 a4)는 상기 단계 b) 전에 또는 상기 단계 d) 후에 실행되는, 방법.
  16. 제15항에 있어서, 상기 제2 재료가 열경화성 중합체이며, 상기 단계 a4)는 상기 단계 b) 전에 실행되는, 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 전계발광 구조체(100) 각각이, 반도체의 제1 층 및 반도체의 제2 층 사이에 개재된 활성 층을 포함하는, 방법.
  18. 제1항 내지 제18항 중 어느 한 항에 있어서, 각각의 전계발광 구조체가 상기 전계발광 면에 수직인 복수의 나노와이어를 포함하는, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 전계발광 구조체(100)가 매트릭스 방식으로 배열된, 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 단계 d)에 이어서, 상기 제1 영역을 제거하고, 상기 반사 벽을 보존하는 단계 e)가 후속되며, 이는 상기 전계발광 면을 노출시키도록(bare) 의도된, 방법.
KR1020207017574A 2017-12-22 2018-12-17 발광 구조체를 전사하기 위한 방법 KR20200099536A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1763169 2017-12-22
FR1763169A FR3076170B1 (fr) 2017-12-22 2017-12-22 Procede de report de structures electroluminescentes
PCT/FR2018/053321 WO2019122644A1 (fr) 2017-12-22 2018-12-17 Procede de report de structures electroluminescentes

Publications (1)

Publication Number Publication Date
KR20200099536A true KR20200099536A (ko) 2020-08-24

Family

ID=62222774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017574A KR20200099536A (ko) 2017-12-22 2018-12-17 발광 구조체를 전사하기 위한 방법

Country Status (8)

Country Link
US (1) US11626548B2 (ko)
EP (1) EP3692577B1 (ko)
JP (1) JP7241757B2 (ko)
KR (1) KR20200099536A (ko)
CN (1) CN111373541B (ko)
FR (1) FR3076170B1 (ko)
TW (1) TWI801474B (ko)
WO (1) WO2019122644A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7392426B2 (ja) * 2019-11-28 2023-12-06 セイコーエプソン株式会社 発光装置およびプロジェクター
FR3104809B1 (fr) * 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree
FR3116381B1 (fr) * 2020-11-19 2022-12-16 Commissariat Energie Atomique Procédé de fabrication d'un dispositif à LED

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347647A (ja) 2004-06-04 2005-12-15 Sony Corp 素子および素子転写方法
US7592637B2 (en) * 2005-06-17 2009-09-22 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
TWI420691B (zh) 2006-11-20 2013-12-21 尼康股份有限公司 Ｌｅｄ裝置及其製造方法
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JPWO2009066430A1 (ja) 2007-11-19 2011-03-31 パナソニック株式会社 半導体発光装置および半導体発光装置の製造方法
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR3012676A1 (fr) 2013-10-25 2015-05-01 Commissariat Energie Atomique Diode electroluminescente a puits quantiques separes par des couches barrieres d'ingan a compositions d'indium variables
KR101584201B1 (ko) 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US9159871B2 (en) * 2014-01-13 2015-10-13 Epistar Corporation Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
FR3028672B1 (fr) 2014-11-18 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
TWI647864B (zh) * 2014-12-23 2019-01-11 法商艾勒迪亞公司 用於製造具有發光二極體之光電裝置的方法
FR3033939B1 (fr) 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
JP2019522226A (ja) * 2016-04-15 2019-08-08 グロ アーベーＧｌｏ Ａｂ 集積バックライトユニット
FR3052915A1 (fr) 2016-06-17 2017-12-22 Commissariat Energie Atomique Procede de fabrication d'une diode electroluminescente au nitrure de gallium
FR3061360A1 (fr) 2016-12-22 2018-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electroluminescent
DE102017113745A1 (de) 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher

Also Published As

Publication number Publication date
CN111373541A (zh) 2020-07-03
JP7241757B2 (ja) 2023-03-17
FR3076170B1 (fr) 2020-05-15
JP2021509223A (ja) 2021-03-18
US20200403130A1 (en) 2020-12-24
US11626548B2 (en) 2023-04-11
CN111373541B (zh) 2023-10-31
EP3692577B1 (fr) 2022-06-08
FR3076170A1 (fr) 2019-06-28
WO2019122644A1 (fr) 2019-06-27
EP3692577A1 (fr) 2020-08-12
TW201936003A (zh) 2019-09-01
TWI801474B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
US9691948B2 (en) Method for manufacturing light emitting device with preferable alignment precision when transferring substrates
US10964722B2 (en) Micro LED display substrate, method for manufacturing the same, and display device
TWI678000B (zh) 可印刷之無機半導體結構
TWI396299B (zh) 薄膜發光二極體晶片及製造薄膜發光二極體晶片之方法
JP4416731B2 (ja) 発光ダイオードパッケージ及びその製造方法
KR20200099536A (ko) 발광 구조체를 전사하기 위한 방법
JP2019530234A (ja) シリコン制御バックプレーン上に一体化された垂直エミッタ
CN107210294B (zh) 用于制造半导体组件的方法及半导体组件
US9507089B2 (en) Method of manufacturing a photonic integrated circuit optically coupled to a laser of III-V material
KR20160106152A (ko) 인광체 변환기를 갖는 비접착식 발광 디바이스
JP6228686B2 (ja) オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント
US20080217638A1 (en) Semiconductor Light Emitting Device and Fabrication Method Thereof
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
US8507367B2 (en) Separation of semiconductor devices
US11283235B2 (en) Semiconductor laser device
US20100255656A1 (en) Fabrication of semiconductor devices
JP6591254B2 (ja) 半導体発光装置、及び、半導体発光装置の製造方法
WO2009119847A1 (ja) 光学デバイスおよび光学デバイスの製造方法
TWI834012B (zh) 封裝核心組件及製造方法
US20220263291A1 (en) Vertical-cavity surface-emitting laser
JP2009206187A (ja) 発光装置およびその製造方法
JP2004304205A (ja) 光モジュール
JP2007173851A (ja) 面発光型の半導体発光装置およびその製造方法
JP2006339418A5 (ko)

Legal Events

Date Code Title Description
E902 Notification of reason for refusal