KR20200091622A

KR20200091622A - 안테나를 포함하는 전자 장치

Info

Publication number: KR20200091622A
Application number: KR1020190008601A
Authority: KR
Inventors: 김동연; 박성진; 박세현; 윤수민; 정명훈; 정재훈; 조재훈
Original assignee: 삼성전자주식회사
Priority date: 2019-01-23
Filing date: 2019-01-23
Publication date: 2020-07-31
Also published as: WO2020153629A1; US12015193B2; KR102598629B1; US20220069442A1

Abstract

제1 플레이트, 상기 제1 플레이트와 반대 방향을 향하는 제2 플레이트, 및 상기 제1 플레이트와 상기 제2 플레이트 사이의 공간을 둘러싸고, 상기 제2 플레이트에 연결되거나, 상기 제2 플레이트와 일체로 형성되며, 도전성 물질을 포함하는 제1 부분을 포함하는 측면 부재를 포함하는 하우징으로서, 상기 측면 부재의 제1 부분은, 상기 제1 플레이트와 실질적으로 평행한 제1 방향으로 정렬된, 복수의 관통홀들(through-holes), 및 상기 관통홀들 내의 비도전성 물질을 포함하는 하우징, 상기 공간 내에 상기 관통홀들에 대면하도록 배치되며, 적어도 하나의 도전성 경로를 포함하는 구조 및 상기 도전성 경로에 전기적으로 연결된 무선 통신 회로를 포함하는 전자 장치가 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

안테나를 포함하는 전자 장치{ELECTRONIC DEVICE INCLUDING ANTENNA}

본 문서에서 개시되는 실시 예들은 안테나를 포함하는 전자 장치를 구현하는 기술과 관련된다.

이동 통신 기술의 발달로, 안테나(antenna)를 구비한 전자 장치가 광범위하게 보급되고 있다. 전자 장치는 안테나를 이용하여 음성 신호 또는 데이터(예: 메시지, 사진, 동영상, 음악 파일, 또는 게임)를 포함하는 RF(radio frequency) 신호를 송신 및/또는 수신할 수 있다.

한편, 최근의 전자 장치는 밀리미터파(millimeter wave)를 이용하여 5세대 통신을 수행할 수 있다.

전자 장치에 하우징(housing)의 측면 부재를 금속 프레임으로 하는 경우, 금속 프레임에 의하여 신호가 측면으로 방사될 때 왜곡이 발생할 수 있다. 안테나로부터 신호가 왜곡 없이 방사되도록 하기 위해 하우징 중 방사체가 배치된 부분의 측면 부재를 플라스틱(plastic)과 같은 비금속 재질로 형성할 수 있다.

또한, 전자 장치는 안테나의 방사체를 이용하여 이중 선형 편파를 구현할 수 있다. 또한, 이중 선형 편파를 발생시키기 위해서는 급전부의 구조가 복잡해질 수 있다. 안테나 내부에 이중 선형 편파를 발생시키는 급전부를 실장하는 것이 용이하지 않은 경우, 방사체가 이중 선형 편파를 발생시키기 용이하지 않을 수 있다.

본 문서에서 개시되는 실시 예들은, 안테나 주변의 측면 부재를 금속으로 유지하면서도 방사 성능을 확보할 수 있는 전자 장치를 제공하고자 한다.

본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 제1 플레이트, 상기 제1 플레이트와 반대 방향을 향하는 제2 플레이트, 및 상기 제1 플레이트와 상기 제2 플레이트 사이의 공간을 둘러싸고, 상기 제2 플레이트에 연결되거나, 상기 제2 플레이트와 일체로 형성되며, 도전성 물질을 포함하는 제1 부분을 포함하는 측면 부재를 포함하는 하우징으로서, 상기 측면 부재의 제1 부분은, 상기 제1 플레이트와 실질적으로 평행한 제1 방향으로 정렬된, 복수의 관통홀들(through-holes), 및 상기 관통홀들 내의 비도전성 물질을 포함하는 하우징, 상기 공간 내에 상기 관통홀들에 대면하도록 배치되며, 적어도 하나의 도전성 경로를 포함하는 구조 및 상기 도전성 경로에 전기적으로 연결된 무선 통신 회로를 포함할 수 있다.

또한, 본 문서에 개시되는 다른 실시 예에 따른 전자 장치는, 측면 부재를 포함하는 하우징, 상기 측면 부재 중 도전성 물질을 포함하는 제1 부분에 형성된 방사체, 및 상기 방사체에 급전하는 복수의 급전부들을 포함하며, 상기 방사체는, 슬롯 형태로 배치된 복수의 관통홀들 및 상기 관통홀들 내에 배치된 비도전성 물질을 포함하며, 상기 복수의 급전부들 각각은 복수의 도전성 경로들을 포함하며, 상기 복수의 도전성 경로들 중 적어도 2개의 도전성 경로가 동일한 관통홀과 일부 중첩되도록 배치될 수 있다.

또한, 본 문서에 개시되는 또 다른 실시 예에 따른 전자 장치는, 제1 플레이트, 상기 제1 플레이트와 반대 방향을 향하는 제2 플레이트, 및 상기 제1 플레이트와 상기 제2 플레이트 사이의 공간을 둘러싸고, 상기 제2 플레이트에 연결되거나, 상기 제2 플레이트와 일체로 형성되는 측면 부재를 포함하는 하우징, 및 상기 공간 내에 배치된 인쇄 회로 기판을 포함하고, 상기 하우징은 도전성 물질을 포함하는 제1 부분을 포함하고, 상기 제1 부분은, 복수의 관통홀들, 및 상기 관통홀들에 대면하도록 배치된 적어도 하나의 도전성 경로를 포함하고, 상기 도전성 경로는, 상기 복수의 관통홀들을 향하는 제1 경로, 상기 제1 경로로부터 분기되어 연장되고, 상기 복수의 관통홀에 적어도 일부 중첩된 제2 경로 및 제3 경로를 포함하고, 상기 제1 경로는 상기 인쇄 회로 기판에 포함된 급전부로부터 급전 받고, 상기 제2 경로 및 상기 제3 경로는 상기 복수의 관통홀들을 급전할 수 있다.

본 문서에 개시되는 실시 예들에 따르면, 금속 프레임으로 형성된 하우징의 측면 부재에 안테나를 형성하여 안테나의 방사체 주변의 측면 부재를 금속으로 유지하면서도 밀리미터파 방사 성능을 확보할 수 있다.

또한, 본 문서에 개시되는 실시 예들에 따르면, 안테나 내부에 급전부를 배치하면서도 이중 선형 편파를 발생시켜 실장 효율을 향상 시킬 수 있다.

이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.

도 1은 다양한 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치의 블록도이다.
도 3a 내지 도 3c는 도 2를 참조하여 설명된 제 3 안테나 모듈을 나타낸 도면들이다.
도 4는 도 3a의 제3 안테나 모듈의 라인 B-B'에 대한 단면을 도시한다.
도 5a는 일 실시 예에 따른 관통홀들 및 복수의 도전성 경로들을 나타낸 도면이다.
도 5b는 일 실시 예에 따른 제1 부분, 복수의 급전부들을 포함하는 기판, 및 RFIC를 나타낸 도면이다.
도 5c는 일 실시 예에 따른 도전성 경로들의 연결부들과 연결된 전송 선로 및 RFIC를 나타낸 도면이다.
도 6은 일 실시 예에 따른 제1 부분, 관통홀, 제1 경로, 제2 경로, 및 제3 경로를 나타낸 도면이다.
도 7a는 일 실시 예에 따른 제1 부분, 관통홀, 제1 경로, 제2 경로, 및 제3 경로를 상세하게 나타낸 도면이다.
도 7b는 일 실시 예에 따른 제1 부분 및 급전부를 포함하는 기판을 상세하게 나타낸 도면이다.
도 8a는 다른 실시 예에 따른 관통홀들 및 복수의 도전성 경로들을 나타낸 도면이다.
도 8b는 다른 실시 예에 따른 복수의 도전성 경로들을 통한 급전 구조를 나타낸 도면이다.
도 9는 일 실시 예에 따른 제1 부분 및 서로 교차하는 슬릿들을 포함하는 복수의 관통홀들을 나타낸 도면이다.
도 10은 다른 실시 예에 따른 제1 부분 및 서로 교차하는 슬릿들을 포함하는 관통홀을 나타낸 도면이다.
도 11a는 일 실시 예에 따른 관통홀들 및 복수의 도전성 경로들을 나타낸 도면이다.
도 11b는 일 실시 예에 따른 제1 부분, 제1 내지 제4 급전부를 포함하는 제1 기판, 및 제5 내지 제8 급전부를 포함하는 제2 기판을 나타낸 도면이다.
도 12a 내지 도 12d는 일 실시 예에 따른 서로 교차하는 관통홀에서 발생하는 수직 및 수평 편파를 나타낸 도면들이다.
도 13은 또 다른 실시 예에 따른 제1 부분 및 서로 교차하는 슬릿들을 포함하는 관통홀을 나타낸 도면이다.
도 14는 또 다른 실시 예에 따른 제1 부분 및 서로 교차하는 슬릿들을 포함하는 관통홀을 나타낸 도면이다.
도 15a 내지 도 15h는 다양한 실시 예들에 따른 전자 장치의 하우징의 측면 부재에 배치된 서로 교차하는 관통홀을 나타낸 도면들이다.
도 16은 일 실시 예에 따른 복수의 급전부들을 포함하는 안테나 구조체를 나타낸 도면이다.
도 17은 일 실시 예에 따른 복수의 도전성 패치들을 포함하는 안테나 구조체 및 도 16의 인쇄 회로 기판이 연결부로 연결된 구조를 나타낸 도면이다.
도 18은 일 실시 예에 따른 전자 장치의 하우징 및 측면 부재를 나타낸 도면이다.
도 19a는 일 실시 예에 따른 전자 장치의 결합구조를 나타낸 도면이다.
도 19b는 일 실시 예에 따른 전자 장치의 관통홀을 나타낸 도면이다.
도 20은 일 실시 예에 따른 안테나 구조체의 임피던스 대역 폭 특성을 나타낸 그래프이다.
도 21은 일 실시 예에 따른 안테나 구조체의 이득 특성을 나타낸 그래프이다.
도 22는 일 실시 예에 따른 안테나 구조체의 방사 패턴을 나타낸 그래프이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.

이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.

도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.

음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.

도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치(101)의 블록도(200)이다. 도 2를 참조하면, 전자 장치(101)는 제 1 커뮤니케이션 프로세서(212), 제 2 커뮤니케이션 프로세서(214), 제 1 radio frequency integrated circuit(RFIC)(222), 제 2 RFIC(224), 제 3 RFIC(226), 제 4 RFIC(228), 제 1 radio frequency front end(RFFE)(232), 제 2 RFFE(234), 제 1 안테나 모듈(242), 제 2 안테나 모듈(244), 및 안테나(248)을 포함할 수 있다. 전자 장치(101)는 프로세서(120) 및 메모리(130)를 더 포함할 수 있다. 네트워크(199)는 제 1 네트워크(292)와 제2 네트워크(294)를 포함할 수 있다. 다른 실시예에 따르면, 전자 장치(101)는 도 1에 기재된 부품들 중 적어도 하나의 부품을 더 포함할 수 있고, 네트워크(199)는 적어도 하나의 다른 네트워크를 더 포함할 수 있다. 일실시예에 따르면, 제 1 커뮤니케이션 프로세서(212), 제 2 커뮤니케이션 프로세서(214), 제 1 RFIC(222), 제 2 RFIC(224), 제 4 RFIC(228), 제 1 RFFE(232), 및 제 2 RFFE(234)는 무선 통신 모듈(192)의 적어도 일부를 형성할 수 있다. 다른 실시예에 따르면, 제 4 RFIC(228)는 생략되거나, 제 3 RFIC(226)의 일부로서 포함될 수 있다.

제 1 커뮤니케이션 프로세서(212)는 제 1 네트워크(292)와의 무선 통신에 사용될 대역의 통신 채널의 수립, 및 수립된 통신 채널을 통한 레거시 네트워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제 1 네트워크는 2세대(2G), 3G, 4G, 또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크일 수 있다. 제 2 커뮤니케이션 프로세서(214)는 제 2 네트워크(294)와의 무선 통신에 사용될 대역 중 지정된 대역(예: 약 6GHz ~ 약 60GHz)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제 2 네트워크(294)는 3GPP에서 정의하는 5G 네트워크일 수 있다. 추가적으로, 일실시예에 따르면, 제 1 커뮤니케이션 프로세서(212) 또는 제 2 커뮤니케이션 프로세서(214)는 제 2 네트워크(294)와의 무선 통신에 사용될 대역 중 다른 지정된 대역(예: 약 6GHz 이하)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 일실시예에 따르면, 제 1 커뮤니케이션 프로세서(212)와 제 2 커뮤니케이션 프로세서(214)는 단일(single) 칩 또는 단일 패키지 내에 구현될 수 있다. 다양한 실시예들에 따르면, 제 1 커뮤니케이션 프로세서(212) 또는 제 2 커뮤니케이션 프로세서(214)는 프로세서(120), 보조 프로세서(123), 또는 통신 모듈(190)과 단일 칩 또는 단일 패키지 내에 형성될 수 있다.

제 1 RFIC(222)는, 송신 시에, 제 1 커뮤니케이션 프로세서(212)에 의해 생성된 기저대역(baseband) 신호를 제 1 네트워크(292)(예: 레거시 네트워크)에 사용되는 약 700MHz 내지 약 3GHz의 라디오 주파수(RF) 신호로 변환할 수 있다. 수신 시에는, RF 신호가 안테나(예: 제 1 안테나 모듈(242))를 통해 제 1 네트워크(292)(예: 레거시 네트워크)로부터 획득되고, RFFE(예: 제 1 RFFE(232))를 통해 전처리(preprocess)될 수 있다. 제 1 RFIC(222)는 전처리된 RF 신호를 제 1 커뮤니케이션 프로세서(212)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제 2 RFIC(224)는, 송신 시에, 제 1 커뮤니케이션 프로세서(212) 또는 제 2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제 2 네트워크(294)(예: 5G 네트워크)에 사용되는 Sub6 대역(예: 약 6GHz 이하)의 RF 신호(이하, 5G Sub6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Sub6 RF 신호가 안테나(예: 제 2 안테나 모듈(244))를 통해 제 2 네트워크(294)(예: 5G 네트워크)로부터 획득되고, RFFE(예: 제 2 RFFE(234))를 통해 전처리될 수 있다. 제 2 RFIC(224)는 전처리된 5G Sub6 RF 신호를 제 1 커뮤니케이션 프로세서(212) 또는 제 2 커뮤니케이션 프로세서(214) 중 대응하는 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제 3 RFIC(226)는 제 2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제 2 네트워크(294)(예: 5G 네트워크)에서 사용될 5G Above6 대역(예: 약 6GHz ~ 약 60GHz)의 RF 신호(이하, 5G Above6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제 2 네트워크(294)(예: 5G 네트워크)로부터 획득되고 제 3 RFFE(236)를 통해 전처리될 수 있다. 제 3 RFIC(226)는 전처리된 5G Above 6 RF 신호를 제 2 커뮤니케이션 프로세서(214)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 일실시예에 따르면, 제 3 RFFE(236)는 제 3 RFIC(226)의 일부로서 형성될 수 있다.

전자 장치(101)는, 일실시예에 따르면, 제 3 RFIC(226)와 별개로 또는 적어도 그 일부로서, 제 4 RFIC(228)를 포함할 수 있다. 이런 경우, 제 4 RFIC(228)는 제 2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz ~ 약 11GHz)의 RF 신호(이하, IF 신호)로 변환한 뒤, 상기 IF 신호를 제 3 RFIC(226)로 전달할 수 있다. 제 3 RFIC(226)는 IF 신호를 5G Above6 RF 신호로 변환할 수 있다. 수신 시에, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제 2 네트워크(294)(예: 5G 네트워크)로부터 수신되고 제 3 RFIC(226)에 의해 IF 신호로 변환될 수 있다. 제 4 RFIC(228)는 IF 신호를 제 2 커뮤니케이션 프로세서(214)가 처리할 수 있도록 기저대역 신호로 변환할 수 있다.

일실시예에 따르면, 제 1 RFIC(222)와 제 2 RFIC(224)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일실시예에 따르면, 제 1 RFFE(232)와 제 2 RFFE(234)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일실시예에 따르면, 제 1 안테나 모듈(242) 또는 제 2 안테나 모듈(244)중 적어도 하나의 안테나 모듈은 생략되거나 다른 안테나 모듈과 결합되어 대응하는 복수의 대역들의 RF 신호들을 처리할 수 있다.

일실시예에 따르면, 제 3 RFIC(226)와 안테나(248)는 동일한 서브스트레이트에 배치되어 제 3 안테나 모듈(246)을 형성할 수 있다. 예를 들어, 무선 통신 모듈(192) 또는 프로세서(120)가 제 1 서브스트레이트(예: main PCB)에 배치될 수 있다. 이런 경우, 제 1 서브스트레이트와 별도의 제 2 서브스트레이트(예: sub PCB)의 일부 영역(예: 하면)에 제 3 RFIC(226)가, 다른 일부 영역(예: 상면)에 안테나(248)가 배치되어, 제 3 안테나 모듈(246)이 형성될 수 있다. 일실시예에 따르면, 안테나(248)는, 예를 들면, 빔포밍에 사용될 수 있는 안테나 어레이를 포함할 수 있다. 제 3 RFIC(226)와 안테나(248)를 동일한 서브스트레이트에 배치함으로써 그 사이의 전송 선로의 길이를 줄이는 것이 가능하다. 이는, 예를 들면, 5G 네트워크 통신에 사용되는 고주파 대역(예: 약 6GHz ~ 약 60GHz)의 신호가 전송 선로에 의해 손실(예: 감쇄)되는 것을 줄일 수 있다. 이로 인해, 전자 장치(101)는 제 2 네트워크(294)(예: 5G 네트워크)와의 통신의 품질 또는 속도를 향상시킬 수 있다.

제 2 네트워크(294)(예: 5G 네트워크)는 제 1 네트워크(292)(예: 레거시 네트워크)와 독립적으로 운영되거나(예: Stand-Alone (SA)), 연결되어 운영될 수 있다(예: Non-Stand Alone (NSA)). 예를 들면, 5G 네트워크에는 액세스 네트워크(예: 5G radio access network(RAN) 또는 next generation RAN(NG RAN))만 있고, 코어 네트워크(예: next generation core(NGC))는 없을 수 있다. 이런 경우, 전자 장치(101)는 5G 네트워크의 액세스 네트워크에 액세스한 후, 레거시 네트워크의 코어 네트워크(예: evolved packed core(EPC))의 제어 하에 외부 네트워크(예: 인터넷)에 액세스할 수 있다. 레거시 네트워크와 통신을 위한 프로토콜 정보(예: LTE 프로토콜 정보) 또는 5G 네트워크와 통신을 위한 프로토콜 정보(예: New Radio(NR) 프로토콜 정보)는 메모리(230)에 저장되어, 다른 부품(예: 프로세서(120), 제 1 커뮤니케이션 프로세서(212), 또는 제 2 커뮤니케이션 프로세서(214))에 의해 액세스될 수 있다.

도 3a 내지 도 3c는, 예를 들어, 도 2를 참조하여 설명된 제 3 안테나 모듈(246)의 구조의 일실시예를 도시한다. 도 3a는, 상기 제 3 안테나 모듈(246)을 일측에서 바라본 사시도이고, 도 3b는 상기 제 3 안테나 모듈(246)을 다른 측에서 바라본 사시도이다. 도 3c는 상기 제 3 안테나 모듈(246)의 A-A'에 대한 단면도이다.

도 3a 내지 도 3c를 참조하면, 일실시예에서, 제 3 안테나 모듈(246)은 인쇄회로기판(310), 안테나 어레이(330), RFIC(radio frequency integrate circuit)(352), PMIC(power manage integrate circuit)(354), 모듈 인터페이스(370)을 포함할 수 있다. 선택적으로, 제 3 안테나 모듈(246)은 차폐 부재(390)를 더 포함할 수 있다. 다른 실시예들에서는, 상기 언급된 부품들 중 적어도 하나가 생략되거나, 상기 부품들 중 적어도 두 개가 일체로 형성될 수도 있다.

인쇄회로기판(310)은 복수의 도전성 레이어들, 및 상기 도전성 레이어들과 교번하여 적층된 복수의 비도전성 레이어들을 포함할 수 있다. 상기 인쇄회로기판(310)은, 상기 도전성 레이어에 형성된 배선들 및 도전성 비아들을 이용하여 인쇄회로기판(310) 및/또는 외부에 배치된 다양한 전자 부품들 간 전기적 연결을 제공할 수 있다.

안테나 어레이(330)(예를 들어, 도 2의 248)는, 방향성 빔을 형성하도록 배치된 복수의 안테나 엘리먼트들(332, 334, 336, 또는 338)을 포함할 수 있다. 상기 안테나 엘리먼트들은, 도시된 바와 같이 인쇄회로기판(310)의 제 1 면에 형성될 수 있다. 다른 실시예에 따르면, 안테나 어레이(330)는 인쇄회로기판(310)의 내부에 형성될 수 있다. 실시예들에 따르면, 안테나 어레이(330)는, 동일 또는 상이한 형상 또는 종류의 복수의 안테나 어레이들(예: 다이폴 안테나 어레이, 및/또는 패치 안테나 어레이)을 포함할 수 있다.

RFIC(352)(예를 들어, 도 2의 226)는, 상기 안테나 어레이와 이격된, 인쇄회로기판(310)의 다른 영역(예: 상기 제 1 면의 반대쪽인 제 2 면)에 배치될 수 있다. 상기 RFIC는, 안테나 어레이(330)를 통해 송/수신되는, 선택된 주파수 대역의 신호를 처리할 수 있도록 구성된다. 일실시예에 따르면, RFIC(352)는, 송신 시에, 통신 프로세서(미도시)로부터 획득된 기저대역 신호를 지정된 대역의 RF 신호로 변환할 수 있다. 상기 RFIC(352)는, 수신 시에, 안테나 어레이(352)를 통해 수신된 RF 신호를, 기저대역 신호로 변환하여 통신 프로세서에 전달할 수 있다.

다른 실시예에 따르면, RFIC(352)는, 송신 시에, IFIC(intermediate frequency integrate circuit)(예를 들어, 도 2의 228)로부터 획득된 IF 신호(예: 약 9GHz ~ 약 11GHz) 를 선택된 대역의 RF 신호로 업 컨버트 할 수 있다. 상기 RFIC(352)는, 수신 시에, 안테나 어레이(352)를 통해 획득된 RF 신호를 다운 컨버트하여 IF 신호로 변환하여 상기 IFIC에 전달할 수 있다.

PMIC(354)는, 상기 안테나 어레이와 이격된, 인쇄회로기판(310)의 다른 일부 영역(예: 상기 제 2 면)에 배치될 수 있다. PMIC는 메인 PCB(미도시)로부터 전압을 공급받아서, 안테나 모듈 상의 다양한 부품(예를 들어, RFIC(352))에 필요한 전원을 제공할 수 있다.

차폐 부재(390)는 RFIC(352) 또는 PMIC(354) 중 적어도 하나를 전자기적으로 차폐하도록 상기 인쇄회로기판(310)의 일부(예를 들어, 상기 제 2 면)에 배치될 수 있다. 일실시예에 따르면, 차폐 부재(390)는 쉴드캔을 포함할 수 있다.

도시되지 않았으나, 다양한 실시예들에서, 제 3 안테나 모듈(246)은, 모듈 인터페이스를 통해 다른 인쇄회로기판(예: 주 회로기판)과 전기적으로 연결될 수 있다. 상기 모듈 인터페이스는, 연결 부재, 예를 들어, 동축 케이블 커넥터, board to board 커넥터, 인터포저, 또는 FPCB(flexible printed circuit board)를 포함할 수 있다. 상기 연결 부재를 통하여, 상기 안테나 모듈의 RFIC(352) 및/또는 PMIC(354)가 상기 인쇄회로기판과 전기적으로 연결될 수 있다.

도 4는, 도 3a의 제3 안테나 모듈(246)의 라인 B-B'에 대한 단면을 도시한다. 도시된 실시예의 인쇄회로기판(310)은 안테나 레이어(411)와 네트워크 레이어(413)를 포함할 수 있다.

상기 안테나 레이어(411)는, 적어도 하나의 유전층(437-1), 및 상기 유전층의 외부 표면 상에 또는 내부에 형성된 안테나 엘리먼트(336) 및/또는 급전부(425)를 포함할 수 있다. 상기 급전부(425)는 급전점(427) 및/또는 급전선(429)을 포함할 수 있다.

상기 네트워크 레이어(413)는, 적어도 하나의 유전층(437-2), 및 상기 유전층의 외부 표면 상에 또는 내부에 형성된 적어도 하나의 그라운드 층(433), 적어도 하나의 도전성 비아(435), 전송선로(423), 및/또는 신호 선로(429)를 포함할 수 있다.

아울러, 도시된 실시예에서, 도 3c의 제3 RFIC(226)는, 예를 들어 제 1 및 제 2 연결부들(solder bumps)(440-1, 440-2)을 통하여 상기 네트워크 레이어(413)에 전기적으로 연결될 수 있다. 다른 실시예들에서는, 연결부 대신 다양한 연결 구조 (예를 들어, 납땜 또는 BGA)가 사용될 수 있다. 상기 제3 RFIC(226)는, 제 1 연결부(440-1), 전송 선로(423), 및 급전부(425)를 통하여 상기 안테나 엘리먼트(336)와 전기적으로 연결될 수 있다. 제3 RFIC(226)는 또한, 상기 제 2 연결부(440-2), 및 도전성 비아(435)를 통하여 상기 그라운드 층(433)과 전기적으로 연결될 수 있다. 도시되지는 않았으나, 제3 RFIC(226)는 또한 상기 신호 선로(429)를 통하여, 위에 언급된 모듈 인터페이스와 전기적으로 연결될 수 있다.

도 5a는 일 실시 예에 따른 관통홀들(through-holes)(512, 514, 516, 518) 및 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)을 나타낸 도면이다. 도 5b는 일 실시 예에 따른 제1 부분(510), 복수의 급전부들(572, 574, 576, 578)을 포함하는 기판(550), 및 RFIC(560)를 나타낸 도면이다. 도 5c는 일 실시 예에 따른 도전성 경로들(542, 544, 546, 548)의 연결부들(552, 554, 556, 558)과 연결된 전송 선로(570) 및 RFIC(560)를 나타낸 도면이다.

일 실시 예에서, 제1 부분(510)은 하우징(housing)의 제1 플레이트(plate) 및 제2 플레이트 사이의 공간을 둘러싸는 측면 부재의 적어도 일부일 수 있다. 제1 부분(510)은 도전성 물질을 포함할 수 있다. 제1 부분(510)에는 복수의 관통홀들(512, 514, 516, 518) 또는 슬롯(slot)들이 형성될 수 있다. 본 문서에서 복수의 관통홀들(512, 514, 516, 518) 각각은 슬롯으로 참조될 수 있다.

일 실시 예에서, 제1 급전부(572)는 복수의 도전성 경로들(522, 532, 542)을 이용하여 형성될 수 있다. 제2 급전부(574)는 복수의 도전성 경로들(524, 534, 544)을 이용하여 형성될 수 있다. 제3 급전부(576)는 복수의 도전성 경로들(526, 536, 546)을 이용하여 형성될 수 있다. 제4 급전부(578)는 복수의 도전성 경로들(528, 538, 548)을 이용하여 형성될 수 있다.

일 실시 예에서, 도 5a는 관통홀들(512, 514, 516, 518) 및 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)을 포함하는 안테나 구조체(500)의 평면도(top view)일 수 있다. 도 5b는 제1 부분(510), 복수의 급전부들(572, 574, 576, 578)을 포함하는 기판(550), 및 RFIC(560)를 포함하는 안테나 구조체(500)의 측면도(side view)일 수 있다. 본 문서에서 안테나 구조체(500)는 구조(500)로 참조될 수 있다.

일 실시 예에서, 복수의 관통홀들(512, 514, 516, 518) 또는 슬롯들은 제1 방향으로 정렬될 수 있다. 예를 들어, 제1 방향은 구조(500)의 일 측 가장자리와 평행한 방향일 수 있다. 예를 들어, 구조(500)가 직사각형 형태인 경우, 제1 방향은 구조(500)에서 보다 긴 쪽의 모서리와 평행한 X축 방향일 수 있다. 도 5a에서는 구조(500) 상에 제1 내지 제4 관통홀(512, 514, 516, 518)이 배치되어 복수의 관통홀들(512, 514, 516, 518)이 4개 배치된 경우를 예시하였다. 그러나 이에 한정되지 않고, 구조(500) 상에 배치된 복수의 관통홀들(512, 514, 516, 518)의 개수는 4개보다 많거나 적을 수 있다.

일 실시 예에서, 복수의 관통홀들(512, 514, 516, 518) 또는 슬롯들은 제1 부분(510)을 관통하도록 형성될 수 있다. 도 5b에서는 복수의 관통홀들(512, 514, 516, 518)이 제1 부분(510)을 전부 관통하는 경우를 예시하였다. 그러나 이에 한정되지 않고, 복수의 관통홀들(512, 514, 516, 518)은 제1 부분(510)을 적어도 일부 관통할 수 있다. 복수의 관통홀들(512, 514, 516, 518)은 비어 있는 공간일 수 있으나 이에 한정되지 않으며 RF 신호 측면에서 관통된 영역은 비 도전성 영역일 수 있다. 복수의 관통홀들(512, 514, 516, 518)은 전기 전도도가 낮은 유전체로 채워질 수 있다. 제1 부분(510)에 구현된 복수의 관통홀들(512, 514, 516, 518)은 RF 신호를 송신 및/또는 수신할 수 있다.

일 실시 예에서, 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)의 적어도 일부는 복수의 관통홀들(512, 514, 516, 518) 상에 배치될 수 있다. 일 실시 예에서, 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)의 적어도 일부는 복수의 관통홀들(512, 514, 516, 518)에 대면하도록 배치될 수 있다. 예를 들어, 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)은 복수의 관통홀들(512, 514, 516, 518)과 Z축 방향으로 이격되어 배치될 수 있다.

일 실시 예에서, 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)은 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)를 포함할 수 있다.

일 실시 예에서, 제1 내지 제4 경로(542, 544, 546, 548)는 구조(500)의 일 면 상에 복수의 관통홀들(512, 514, 516, 518)과 인접하도록 배치될 수 있다. 제1 내지 제4 경로(542, 544, 546, 548)는 제1 부분(510)과 대면하도록 배치될 수 있다. 예를 들어, 제1 내지 제4 경로(542, 544, 546, 548)는 제1 방향과 다른 제2 방향으로 복수의 관통홀들(512, 514, 516, 518)을 향하도록 배치될 수 있다. 제2 방향은 제1 방향과 실질적으로 수직일 수 있다. 예를 들어, 제2 방향은 Y축 방향일 수 있다. 제1 내지 제4 경로(542, 544, 546, 548)는 복수의 관통홀들(512, 514, 516, 518)의 개수와 동일한 개수만큼 배치될 수 있다.

일 실시 예에서, 제5 내지 제8 경로(522, 524, 526, 528)는 제1 내지 제4 경로(542, 544, 546, 548)의 일단으로부터 연장될 수 있다. 제5 내지 제8 경로(522, 524, 526, 528)는 복수의 관통홀들(512, 514, 516, 518)과 대면하도록 배치될 수 있다. 예를 들어, 제5 내지 제8 경로(522, 524, 526, 528)는 제2 방향으로 복수의 관통홀들(512, 514, 516, 518)을 가로질러 연장되도록 배치될 수 있다. 제5 내지 제8 경로(522, 524, 526, 528)는 복수의 관통홀들(512, 514, 516, 518)의 개수와 동일한 개수만큼 배치될 수 있다.

일 실시 예에서, Z축 방향에서 볼 때, 제5 내지 제8 경로(522, 524, 526, 528)의 일부는 복수의 관통홀들(512, 514, 516, 518)과 중첩할 수 있다. 제5 내지 제8 경로(522, 524, 526, 528)는 복수의 관통홀들(512, 514, 516, 518)과 Z축 방향으로 이격되어 배치될 수 있다.

일 실시 예에서, 제9 내지 제12 경로(532, 534, 536, 538)는 제1 내지 제4 경로(542, 544, 546, 548)의 일단으로부터 연장될 수 있다. 제9 내지 제12 경로(532, 534, 536, 538)는 제5 내지 제8 경로(522, 524, 526, 528)와 이격되어 연장될 수 있다. 제9 내지 제12 경로(532, 534, 536, 538)는 복수의 관통홀들(512, 514, 516, 518)과 대면하도록 배치될 수 있다. 예를 들어, 제9 내지 제12 경로(532, 534, 536, 538)는 제2 방향으로 복수의 관통홀들(512, 514, 516, 518)을 가로질러 연장되도록 배치될 수 있다. 제9 내지 제12 경로(532, 534, 536, 538)는 복수의 관통홀들(512, 514, 516, 518)의 개수와 동일한 개수만큼 배치될 수 있다.

일 실시 예에서, Z축 방향에서 볼 때, 제9 내지 제12 경로(532, 534, 536, 538)의 일부는 복수의 관통홀들(512, 514, 516, 518)과 중첩할 수 있다. 제9 내지 제12 경로(532, 534, 536, 538)는 복수의 관통홀들(512, 514, 516, 518)과 Z축 방향으로 이격되어 배치될 수 있다.

일 실시 예에서, 제1 내지 제4 경로(542, 544, 546, 548)는 복수의 관통홀들(512, 514, 516, 518)과 이격되어 배치될 수 있다. 제1 내지 제4 경로(542, 544, 546, 548)로부터 제5 내지 제8 경로(522, 524, 526, 528) 및 제9 내지 제12 경로(532, 534, 536, 538)가 분기되어 배치될 수 있다. 제1 경로(542)로부터 분기된 제5 경로(522) 및 제9 경로(532)는 제1 관통홀(512)과 중첩되도록 형성될 수 있다.

일 실시 예에서, 제1 내지 제4 경로(542, 544, 546, 548)에는 연결부들(552, 554, 556, 558)이 형성될 수 있다. 연결부들(552, 554, 556, 558)은 제1 내지 제4 경로(542, 544, 546, 548)와 연결되고 제1 내지 제4 경로(542, 544, 546, 548)보다 얇은 두께를 가진 부분일 수 있다. 제1 내지 제4 경로(542, 544, 546, 548)의 연결부들(552, 554, 556, 558)은 무선 통신 회로인 RFIC(560)와 연결될 수 있다. 예를 들어, 도 5c에 도시한 바와 같이 제1 내지 제4 경로(542, 544, 546, 548)의 연결부들(552, 554, 556, 558)은 전송 선로(570) 또는 비아(via)를 통하여 RFIC(560)와 연결될 수 있다. 제1 내지 제4 경로(542, 544, 546, 548) 각각의 연결부들(552, 554, 556, 558)은 RFIC(560)로부터 급전 받을 수 있다. 제1 내지 제4 경로(542, 544, 546, 548)의 연결부들(552, 554, 556, 558)은 전송 선로(570)를 통하여 RFIC(560) 회로와 연결되어 mmWave 신호를 송신 및/또는 수신할 수 있다. 전송 선로(570)는 연결부들(552, 554, 556, 558)을 각각 별도로 RFIC(560)에 연결시킬 수 있다. 전송 선로(570)는 기판(550)에 구현이 될 수 있다.

일 실시 예에서, 기판(550)은 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)를 포함할 수 있다. 제1 부분(510)에 포함된 복수의 관통홀들(512, 514, 516, 518)과 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548) 사이에는 비도전층이 배치될 수 있다. 기판(550)에 포함된 비도전층은 제1 부분(510)에 포함된 복수의 관통홀들(512, 514, 516, 518) 및 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)가 단락되는 것을 방지할 수 있다.

일 실시 예에서, 제1 경로(542)로부터 분기된 제5 경로(522) 및 제9 경로(532)는 중첩된 제1 관통홀(512)에 동일한 주파수 및 동일한 위상의 신호를 급전할 수 있다. 제1 관통홀(512)은 급전된 신호를 방사할 수 있다. 이에 따라, 구조(500)는 제1 내지 제4 관통홀들(512, 514, 516, 518)을 이용하여 RF 신호를 송신 및/또는 수신할 수 있다.

도 6은 일 실시 예에 따른 제1 부분(510), 관통홀(610), 제1 경로(640), 제2 경로(620), 및 제3 경로(630)를 나타낸 도면(600)이다.

일 실시 예에서, 관통홀(610)(예: 도 5a의 제1 관통홀(512))은 측면 부재의 적어도 일부이고 도전성 물질로 이루어진 제1 부분(510)을 관통할 수 있다. 예를 들어, 관통홀(610)은 제1 부분(510)을 Z축 방항으로 관통할 수 있다. 관통홀(610)은 슬롯(slot) 구조를 가질 수 있다. 전자 장치(101)는 관통홀(610)을 통하여 지정된 주파수의 RF 신호를 송신 및/또는 수신할 수 있다. 관통홀(610)을 포함하는 금속 영역은 지정된 주파수의 RF 신호를 방사하는 방사체일 수 있다. 전자 장치(101)는 관통홀(610) 또는 슬롯을 통하여 RF 신호를 방사할 수 있다. 이에 따라 관통홀(610)을 포함하는 구조에서는 도전성 물질에 슬롯이 형성되고 슬롯 속에 비금속 물질이 채워진 제1 부분(510)의 일부분이 전자 장치(101)의 방사체 역할을 수행할 수 있다.

일 실시 예에서, 제1 경로(640)는 관통홀(610)을 향하도록 배치될 수 있다. 제1 경로(640)(예: 도 5a의 제1 경로(542))의 일 측은 제2 경로(620)(예: 도 5a의 제5 경로(522)) 및 제3 경로(630)(예: 도 5a의 제9 경로(532))로 분기될 수 있다. 제1 경로(640)의 타 측은 무선 통신 회로(예: 도 5b의 RFIC(560))와 연결될 수 있다.

일 실시 예에서, 제1 경로(640)는 연결부(650)를 포함할 수 있다. 연결부(650)는 무선 통신 회로(예: 도 5c의 RFIC(560))의 포트(port)와 연결되어 신호를 전달받아 관통홀(610)로 신호를 급전할 수 있다. 제1 경로(640)의 연결부(650)는 신호를 급전하기 위해 마이크로 스트립(micro strip) 또는 스트립(strip) 형태의 전송 선로로 구현될 수 있다. 제1 경로(640)의 연결부(650)는 전송 선로(예: 도 5c의 전송 선로(570))를 통하여 RFIC(예: 도 5c의 RFIC(560))와 연결되어 신호를 송신 및/또는 수신할 수 있다.

일 실시 예에서, 제2 경로(620) 및 제3 경로(630)는 관통홀(610) 상을 지나가도록 배치될 수 있다. 제2 경로(620) 및 제3 경로(630)는 관통홀(610) 또는 슬롯 바로 위로 배치되는 두 가닥의 전송 선로로 구현될 수 있다. 제2 경로(620) 및 제3 경로(630) 각각은 약 50Ω의 특성 임피던스(characteristic impedance)를 갖도록 설계될 수 있다. 일 실시 예로, 제2 경로(620) 및/또는 제3 경로(630)의 일 측에는 제2 경로(620) 및 제3 경로(630)와 폭이 다른 열린 오픈 스터브(open stub)(621, 631)가 연결될 수 있다. 오픈 스터브(621, 631)는 관통홀(610)과 제2 경로(620) 및 제3 경로(630)의 입력 임피던스를 정합 또는 매칭시킬 수 있다.

일 실시 예에서, 제2 경로(620) 및 제3 경로(630)는 일 측에서 제1 경로(640)와 결합할 수 있다. 하나의 선로로 합쳐진 제1 경로(640)는 무선 통신 회로의 포트와 연결될 수 있다. 예를 들어, 제1 경로(640)는 무선 통신 회로(예: 도 5b의 RFIC(560))의 포트와 연결될 수 있다.

일 실시 예에서, 제1 경로(640)는 50Ω 전송 선로보다 폭이 넓어 약 35Ω의 특성 임피던스를 가질 수 있다. 예를 들어, 제1 경로(640)는 3dB 전력을 합쳐주는 T형 결합기(3dB T-junction) 역할을 수행할 수 있다. 제1 경로(640)는 임피던스를 약 50Ω에서 약 35Ω로 변화시키는 임피던스 변환기(transformer)의 역할을 수행할 수 있다.

일 실시 예에서, 제1 경로(640)와 제2 경로(620) 및 제3 경로(630)가 결합되는 전송 선로의 접합부에는 삼각형 형태의 홈(slit)(660)이 배치될 수 있다. 홈(660)은 제1 경로(640)가 제2 경로(620) 및 제3 경로(630)와 결합할 때 임피던스 정합을 할 수 있다.

도 7a는 일 실시 예에 따른 제1 부분(510), 관통홀(710)(예: 도 5a의 제1 관통홀(512)), 제1 경로(740)(예: 도 5a의 제1 경로(542)), 제2 경로(720)(예: 도 5a의 제5 경로(522)), 및 제3 경로(730)(예: 도 5a의 제9 경로(532))를 나타낸 도면이다. 도 7a는 구조(700)의 평면도일 수 있다.

일 실시 예에서, 관통홀(710)은 제1 부분(510)에 형성될 수 있다. 또 다른 예로, 관통홀(710)에는 비전도성 물질이 배치될 수 있다. 비전도성 물질의 상대 유전율(relative dielectric constant)은 예를 들어, 약 3.5일 수 있다.

일 실시 예에서, 방사체의 기본 공진 주파수는 관통홀(710)과 같은 슬롯의 길이에 의해 설정될 수 있다. 예를 들어, 관통홀(710)의 제1 방향(X축)으로의 길이는 약 3.6㎜이고, 제2 방향(Y축)으로의 길이는 약 1.0㎜일 수 있다. 이 경우, 관통홀(710)은 5G 통신에서 사용하는 약 28㎓에서 약 0.5 λg 이상 약 0.6 λg 이하의 길이를 가질 수 있다. λg는 관통홀(710) 내의 파장인 관 내 파장(wavelength in waveguide)으로 정의할 수 있다.

일 실시 예에서, 제1 경로(740)는 제1 방향(X축)으로 약 0.23㎜ 이상 약 0.7㎜이하의 선 폭을 갖고, 제2 방향(Y축)으로 약 3.3㎜의 길이를 가질 수 있다. 예를 들어, 제1 경로(740)는 제2 경로(720) 및 제3 경로(730)와 결합된 일 측과 가까워질수록 점진적으로 선 폭이 증가할 수 있다. 제1 경로(740)는 임피던스 변환기로 기능할 수 있다.

일 실시 예에서, 제2 경로(720) 및 제3 경로(730)는 제1 경로(740)로부터 분기된 후 관통홀(710)과 적어도 일부가 중첩된 중첩부(721, 731) 및 관통홀(710)을 지난 부분에 배치된 오픈 스터브(722, 732)(예: 도 6의 621, 631)를 포함할 수 있다. 중첩부(721, 731)의 제1 방향(X축)으로의 선 폭은 약 0.23㎜일 수 있다. 중첩부(721, 731)의 제2 방향(Y축)으로의 길이는 약 1.5㎜일 수 있다. 오픈 스터브(722, 732)의 제1 방향(X축)으로의 선 폭은 약 약 0.1㎜일 수 있다. 오픈 스터브(722, 732)의 제2 방향(Y축)으로의 길이는 약 1.2㎜일 수 있다. 또한, 제2 경로(720) 및 제3 경로(730)는 관통홀(710)의 중심으로부터 각각 약 1.6㎜만큼 이격될 수 있다. 이에 따라, 제2 경로(720) 및 제3 경로(730)는 약 3.2㎜만큼 이격될 수 있다.

도 7b는 일 실시 예에 따른 제1 부분(510) 및 급전부(760)를 포함하는 기판(750)을 상세하게 나타낸 도면이다. 도 7a는 구조(700)의 측면도일 수 있다. 도 7b의 제1 부분(510)은 관통홀(710)들을 포함할 수 있다. 도 7b의 급전부(760)는 제1 경로(740), 제2 경로(720), 및/또는 제3 경로(730)를 포함할 수 있다.

일 실시 예에서, 제1 부분(510)에는 관통홀(710)들이 형성될 수 있다. 제1 부분(510)의 높이 방향(Z축)으로의 두께는 약 0.5㎜일 수 있다.

일 실시 예에서, 제1 경로(740)는 제2 경로(720) 및/또는 제3 경로(730)와 연결될 수 있다. 제1 경로(740)는 제2 경로(720) 및/또는 제3 경로(730)로 신호를 전달할 수 있다.

일 실시 예에서, 기판(750)은 복수의 급전부(760)들을 포함할 수 있다. 예를 들어, 기판(750)의 내부에는 급전부(760)를 포함하는 도전층이 배치될 수 있다. 기판(750)은 관통홀(710)을 포함하는 제1 부분(510)의 일 면과 대면할 수 있다. 기판(750)에 포함된 급전부(760) 및 제1 부분(510) 사이에는 비도전성의 유전체로 이루어진 유전층(770)이 포함될 수 있다. 유전층(770)의 높이 방향(Z축)으로의 두께는 약 0.1㎜일 수 있다. 또 다른 예로, 급전부(760) 및 제1 부분(510) 사이에는 약 0.1㎜의 갭(gap)이 형성될 수 있다.

도 8a는 다른 실시 예에 따른 관통홀들(812, 814, 816, 818) 및 복수의 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)을 나타낸 도면(800)이다.

일 실시 예에서, 제1 내지 제4 관통홀들(812, 814, 816, 818)은 도 5a에서 설명한 관통홀들(512, 514, 516, 518)과 실질적으로 동일한 구조 및 기능을 가질 수 있다. 따라서, 이하에서는 관통홀들(812, 814, 816, 818)에 관한 중복되는 설명은 생략하기로 한다.

일 실시 예에서, 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)은 제2 방향(Y축)으로 연장될 수 있다. 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)은 Z축 방향을 기준으로 제1 내지 제4 관통홀들(812, 814, 816, 818)의 상부에 배치될 수 있다. 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)의 일부는 제1 내지 제4 관통홀들(812, 814, 816, 818)과 중첩될 수 있다.

일 실시 예에서, 제1 및 제2 도전성 경로들(822, 832)은 제1 관통홀(812) 상을 지나가도록 배치될 수 있다. 제1 관통홀(812)은 제1 및 제2 도전성 경로들(822, 832)로부터 급전받아 신호를 방사할 수 있다.

일 실시 예에서, 제1 관통홀(812) 상을 지나는 제1 및 제2 도전성 경로들(822, 832)은 동 위상(in-phase)으로 전력(power)을 인가할 수 있다.

도 8b는 다른 실시 예에 따른 복수의 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)을 통한 급전 구조를 나타낸 도면(800)이다.

일 실시 예에서, 제1 내지 제8 도전성 경로들(822, 824, 826, 28, 832, 834, 836, 838)은 급전부를 형성할 수 있다. 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)은 무선 통신 회로(940)와 연결될 수 있다. 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)은 무선 통신 회로(940)로부터 방사하고자 하는 주파수의 신호를 급전받을 수 있다. 무선 통신 회로(940)는 RF 신호를 송신 및/또는 수신하는 송수신 회로부를 포함할 수 있다. 무선 통신 회로(940)의 송수신 회로부는 제1 내지 제8 전력 증폭기(power amplifier, PA)(842, 844, 846, 848, 852, 854, 856, 858) 및 복수의 저잡음 증폭기(low noise amplifier, LNA)를 포함할 수 있다.

일 실시 예에서, 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)은 제1 내지 제8 전력 증폭기(842, 844, 846, 848, 852, 854, 856, 858)와 연결될 수 있다. 이에 따라, 제1 내지 제8 도전성 경로들(822, 824, 826, 828, 832, 834, 836, 838)의 개수만큼 복수의 전력 증폭기(842, 844, 846, 848, 852, 854, 856, 858)를 사용할 수 있다. 예를 들어, 제1 내지 제4 관통홀들(812, 814, 816, 818)이 4개 있는 경우, 8개의 체인을 이용할 수 있다. 제1 관통홀(812)을 제1 및 제2 도전성 경로들(822, 832)를 이용하여 급전하는 경우, 제1 관통홀(812)을 하나의 도전성 경로를 이용하여 급전하는 경우보다 전력 이득(gain)을 3dB 증가시킬 수 있다.

일 실시 예에서, 무선 통신 회로(940)는 제1 관통홀(812)에 대응하는 제1 및 제2 도전성 경로들(822, 832)에 급전할 수 있다. 무선 통신 회로(940)는 제1 및 제2 도전성 경로들(822, 832)에 동일한 위상을 갖는 신호를 급전할 수 있다. 제1 및 제2 도전성 경로들(822, 832)에 동일한 위상을 갖는 신호를 급전하는 경우, 도 7a의 분배기(700) 구조와 같은 구성 요소의 추가 없이 제1 및 제2 도전성 경로들(822, 832) 및 무선 통신 회로(940)를 연결하는 구조를 구현할 수 있다.

도 9는 일 실시 예에 따른 제1 부분(510) 및 서로 교차하는 슬릿들(912, 914, 922, 924)을 포함하는 복수의 관통홀들(910, 920)을 나타낸 도면(900)이다.

일 실시 예에서, 복수의 관통홀들(910, 920)은 제1 관통홀(910) 및/또는 제2 관통홀(920)을 포함할 수 있다. 제1 관통홀(910)은 제1 슬릿(912) 및/또는 제2 슬릿(914)을 포함할 수 있다. 제1 관통홀(910)은 제1 슬릿(912) 및 제2 슬릿(914)이 서로 교차하는 크로스(cross) 형상을 가질 수 있다. 예를 들어, 제1 관통홀(910)은 2개의 직사각형 형태의 제1 슬릿(912) 및 제2 슬릿(914)이 중앙 부분에서 서로 교차하는 구조를 가질 수 있다. 제1 관통홀(910)은 제1 슬릿(912) 및 제2 슬릿(914)의 길게 연장된 부분이 서로 다른 방향을 갖도록 배치되어 제1 슬릿(912) 및 제2 슬릿(914)에서 서로 다른 방향으로 편파를 생성할 수 있다. 이와 동일하게 제2 관통홀(920)은 제3 슬릿(922) 및 제4 슬릿(924)을 포함하며 제3 슬릿(922) 및 제4 슬릿(924)이 서로 교차하는 크로스 형상을 가질 수 있다.

일 실시 예에서, 제1 관통홀(910)의 제1 슬릿(912)은 제1 방향(X축)으로 길게 연장되고, 제2 슬릿(914)은 제2 방향(Y축)으로 길게 연장될 수 있다. 제1 관통홀(910)에서 제1 방향(X축)으로 길게 연장된 제1 슬릿(912)의 중앙 부분을 제2 슬릿(914)이 관통하도록 형성될 수 있다. 이와 동일하게, 제2 관통홀(920)의 제3 슬릿(922)은 제1 방향(X축)으로 길게 연장되고, 제4 슬릿(924)은 제2 방향(Y축)으로 길게 연장될 수 있다.

일 실시 예에서, 제1 관통홀(910)을 이루는 제1 슬릿(912) 및 제2 슬릿(914)은 서로 수직으로 교차하도록 배치되어 서로 수직으로 교차하는 편파를 형성할 수 있다. 제1 슬릿(912)에 의해 발생하는 편파 및 제2 슬릿(914)에 의해 발생하는 편파는 서로 수직일 수 있다. 예를 들어, 제1 슬릿(912)에 의해 제2 방향(Y축)의 수직 편파(vertical polarization, V-pol.)가 형성되고, 제2 슬릿(914)에 의해 제1 방향(X축)의 수평 편파(horizontal polarization, H-pol.)가 형성될 수 있다.

도 10은 다른 실시 예에 따른 서로 교차하는 복수의 관통홀들(1010, 1020)을 나타낸 도면(1000)이다.

일 실시 예에서, 복수의 관통홀들(1010, 1020)은 제3 관통홀(1010) 및 제4 관통홀(1020)을 포함할 수 있다. 제3 관통홀(1010)은 제5 슬릿(1012) 및/또는 제6 슬릿(1014)을 포함할 수 있다. 제3 관통홀(1010)은 제5 슬릿(1012) 및/또는 제6 슬릿(1014)이 서로 교차하는 크로스 형상을 가질 수 있다. 이와 동일하게 제4 관통홀(1020)은 제7 슬릿(1022) 및/또는 제8 슬릿(1024)을 포함하며 제7 슬릿(1022) 및/또는 제8 슬릿(1024)이 서로 교차하는 크로스 형상을 가질 수 있다.

일 실시 예에서, 제5 슬릿(1012)은 제3 방향(D3)으로 길게 연장되고 제6 슬릿(1014)은 제4 방향(D4)으로 길게 연장될 수 있다. 제3 방향(D3)은 XY 평면 상에서 X축 및 Y축과 교차하는 방향 중 좌측 상단에서 우측 하단을 향하는 방향일 수 있다. 제4 방향(D4)은 XY 평면 상에서 X축 및 Y축과 교차하는 방향 중 우측 상단에서 좌측 하단을 향하는 방향일 수 있다. 제3 관통홀(1010)에서 제5 슬릿(1012)의 중앙 부분을 제6 슬릿(1014)이 관통하도록 형성될 수 있다. 이와 동일하게, 제7 슬릿(1022)은 제3 방향(D3)으로 길게 연장되고 제8 슬릿(1024)은 제4 방향(D4)으로 길게 연장될 수 있다.

일 실시 예에서, 제3 관통홀(1010)을 이루는 제5 슬릿(1012) 및 제6 슬릿(1014)은 서로 수직으로 교차하도록 배치되어 서로 수직으로 교차하는 편파를 형성할 수 있다. 예를 들어, 제3 방향(D3)으로 길게 연장된 제5 슬릿(1012)에 의해 제4 방향(D4)의 편파가 형성되고, 제4 방향(D4)으로 길게 연장된 제6 슬릿(1014)에 의해 제3 방향(D3)의 편파가 형성될 수 있다.

도 11a는 다른 실시 예에 따른 관통홀들(1112, 1114, 1116, 1118) 및 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)을 나타낸 도면이다. 도 11b는 일 실시 예에 따른 제1 부분(510), 기판(550)의 제1 내지 제4 급전부(1162, 1164, 1166, 1168)를 포함하는 제1 층(1140), 및 기판(550)의 제5 내지 제8 급전부(1172, 1174, 1176, 1178)를 포함하는 제2 층(1150)을 나타낸 도면이다. 도 11a는 관통홀들(1112, 1114, 1116, 1118) 및 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)을 포함하는 안테나 구조체(1100)의 평면도일 수 있다. 도 11b는 제1 부분(1110), 기판(550)의 제1 내지 제4 급전부(1162, 1164, 1166, 1168)를 포함하는 제1 층(1140), 및 인쇄 회로 기판의 제5 내지 제8 급전부(1172, 1174, 1176, 1178)를 포함하는 제2 층(1150)을 포함하는 안테나 구조체(1100)의 측면도일 수 있다. 본 문서에서 안테나 구조체(1100)는 구조(1100)로 참조될 수 있다.

일 실시 예에서, 복수의 관통홀들(1112, 1114, 1116, 1118)은 제3 방향(D3) 및 제4 방향(D4)으로 서로 교차하는 2개의 슬릿들(예: 도 10의 제5 슬릿(1012) 및 제6 슬릿(1014))을 포함할 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)은 제1 방향(X축)으로 정렬될 수 있다. 제3 방향(D3) 및 제4 방향(D4)의 가상의 연장선은 제1 부분(510)을 포함하는 측면 부재의 일 측 가장자리와 예각(예: 45도)을 형성할 수 있다. 도 11a에서는 구조(1100) 상에 복수의 관통홀들(1112, 1114, 1116, 1118)이 4개 배치된 경우를 예시하였다. 그러나 이에 한정되지 않고, 구조(1100) 상에 배치된 복수의 관통홀들(1112, 1114, 1116, 1118)의 개수는 4개보다 많거나 적을 수 있다.

일 실시 예에서, 복수의 관통홀들(1112, 1114, 1116, 1118)은 제1 부분(510)을 관통하도록 형성될 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)을 포함하는 제1 부분(510)은 도전체일 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)을 통하여 RF 신호를 송신 및/또는 수신할 수 있다. RF 신호의 송신 및/또는 수신을 위해 복수의 관통홀들(1112, 1114, 1116, 1118)을 제1 부분(510) 내에 구현할 수 있다.

일 실시 예에서, 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)은 복수의 관통홀들(1112, 1114, 1116, 1118) 상에 배치될 수 있다. 일 실시 예에서, 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)은 복수의 관통홀들(1112, 1114, 1116, 1118)에 대면하도록 배치될 수 있다. 예를 들어, 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)은 복수의 관통홀들(1112, 1114, 1116, 1118)과 Z축 방향으로 이격되어 배치될 수 있다.

일 실시 예에서, 제3 방향(D3) 및 제4 방향(D4)은 서로 수직으로 교차하는 방향일 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)은 제3 방향(D3) 및 제4 방향(D4)으로 형성된 십자형일 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)은 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)로부터 급전받아 제3 방향(D3) 및 제4 방향(D4)으로 편파된 신호를 방사할 수 있다.

일 실시 예에서, 제3 방향(D3) 및 제4 방향(D4)은 제1 방향(X축) 및 제2 방향(Y축)과 약 45도만큼 비스듬한 방향일 수 있다. 복수의 관통홀들(1112, 1114, 1116, 1118)은 제1 방향(X축) 및 제2 방향(Y축)을 기준으로 약 45도만큼 기울어진 선형 편파를 발생시킬 수 있다.

일 실시 예에서, 복수의 급전부들(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)은 제3 방향(D3)으로 형성된 제1 내지 제4 급전부들(1162, 1164, 1166, 1168) 및 제4 방향(D4)으로 형성된 제5 내지 제8 급전부들(1172, 1174, 1176, 1178)을 포함할 수 있다. 제1 내지 제4 급전부들(1162, 1164, 1166, 1168)은 복수의 관통홀들(1112, 1114, 1116, 1118) 중 제4 방향(D4)으로 배치된 슬릿(예: 도 10의 제6 슬릿(1014))에 신호를 급전할 수 있다. 제5 내지 제8 급전부들(1172, 1174, 1176, 1178)은 복수의 관통홀들(1112, 1114, 1116, 1118) 중 제3 방향(D3)으로 배치된 슬릿(예: 도 10의 제5 슬릿(1012))들에 신호를 급전할 수 있다.

일 실시 예에서, 기판(550)의 제1 층(1140)은 제1 내지 제4 급전부들(1162, 1164, 1166, 1168)을 포함할 수 있다. 기판(550)의 제2 층(1150)은 제5 내지 제8 급전부들(1172, 1174, 1176, 1178)을 포함할 수 있다. 제1 내지 제4 급전부(1162, 1164, 1166, 1168)는 기판(550)의 제1 층(1140)의 내부에 배치된 도전성의 금속층일 수 있다. 제5 내지 제8 급전부(1172, 1174, 1176, 1178)는 기판(550)의 제2 층(1150)의 내부에 배치된 도전성의 금속층일 수 있다. 제1 내지 제8 급전부(1162, 1164, 1166, 1168, 1172, 1174, 1176, 1178)는 기판(550)의 제1 및 제2 층(1140, 1150) 내에서 서로 일정한 간격을 두고 이격되어 배치될 수 있다.

일 실시 예에서, 제1 관통홀(1112)은 제1 급전부(1162) 및 제5 급전부(1172)를 이용하여 급전 받을 수 있다.

일 실시 예에서, 제1 내지 제4 급전부(1162, 1164, 1166, 1168)는 기판(550)의 제1 층(1140)에 배치되고 제5 내지 제8 급전부(1172, 1174, 1176, 1178)는 기판(550)의 제2 층(1150)에 배치되어 서로 다른 층에 구현될 수 있다.

일 실시 예에서, 기판(550)은 내부에 배치되는 비도전성의 유전체로 이루어진 절연 층을 포함할 수 있다. 예를 들어, 기판(550)의 제1 및 제2 층(1140, 1150)의 사이에는 제1 내지 제4 급전부(1162, 1164, 1166, 1168) 및 제5 내지 제8 급전부(1172, 1174, 1176, 1178) 사이를 구분하는 제1 유전층(1180)이 배치될 수 있다. 또한, 기판(550)의 제1 층(1140)에는 제1 내지 제4 급전부(1162, 1164, 1166, 1168) 및 제1 부분(510) 사이를 구분하는 제2 유전층(1190)이 추가로 배치될 수 있다. 제1 및 제2 유전층(1180, 1190)은 제1 부분(510), 제1 내지 제4 급전부(1162, 1164, 1166, 1168), 및/또는 제5 내지 제8 급전부(1172, 1174, 1176, 1178)가 서로 단락되는 것을 방지할 수 있다.

일 실시 예에서, 제1 급전부(1162) 및 제5 급전부(1172)가 제1 관통홀(1112)에 급전할 수 있다. 제1 급전부(1162) 및 제5 급전부(1172)는 서로 수직인 편파를 생성하도록 급전할 수 있다. 제1 관통홀(1112)은 급전된 신호를 바탕으로 서로 수직으로 편파된 이중 선형 편파를 발생시킬 수 있다. 구조(1100)에서 복수의 관통홀들(1112, 1114, 1116, 1118) 주변의 제1 부분(1110)은 방사체일 수 있다. 구조(1100)는 복수의 관통홀들(1112, 1114, 1116, 1118)을 이용하여 이중 선형 편파된 RF 신호를 송신 및/또는 수신할 수 있다. 각각의 편파가 수직으로 교차하는 경우 두 편파 사이의 격리도(isolation)를 확보할 수 있다.

도 12a 내지 도 12d는 일 실시 예에 따른 서로 교차하는 관통홀에서 발생하는 수직 및 수평 편파를 나타낸 도면들(1200)이다.

일 실시 예에서, 관통홀(1201)(예: 도 11a의 제1 관통홀(1112))은 서로 교차하는 제1 및 제2 슬릿(1210, 1220)을 포함할 수 있다. 제1 슬릿(1210)은 제1 및 제2 부분(1212, 1214)을 포함할 수 있다. 제2 슬릿(1220)은 제3 및 제4 부분(1222, 1224)을 포함할 수 있다. 관통홀은 도 12a와 같이 제1 내지 제4 부분(1212, 1214, 1222, 1224)을 포함하는 크로스 형상의 구조를 가질 수 있다. 제1 및 제2 부분(1212, 1214)은 급전부(1262)(예: 도 11b의 제1 급전부(1162))로부터 좌우 방향으로 수평 편파 급전을 받아 수평 편파된 신호를 방사할 수 있다. 제3 및 제4 부분(1222, 1224)은 급전부(1272)(예: 도 11b의 제5 급전부(1172))로부터 수직 편파 급전을 받아 수직 편파된 신호를 방사할 수 있다.

일 실시 예에서, 서로 교차하는 슬릿들을 포함하는 관통홀은 도 12b와 같이 수평 편파(1250) 및 수직 편파(1260)를 형성할 수 있다. 관통홀은 급전 받은 방향으로 편파된 신호를 생성할 수 있다.

일 실시 예에서, 서로 교차하는 슬릿들을 포함하는 관통홀은 도 12c와 같이 전류를 형성할 수 있다. 관통홀은 복수의 도전성 경로로부터 급전 받아 관통홀을 제외한 금속층의 표면 상에 표면 전류를 생성할 수 있다.

일 실시 예에서, 서로 교차하는 슬릿들을 포함하는 관통홀은 도 12d와 같이 전기장(electric field, E-field)을 형성할 수 있다. 관통홀은 복수의 도전성 경로로부터 급전 받아 관통홀 내부의 일 측 면에서 타 측 면으로 향하는 전기장을 생성할 수 있다.

도 13은 또 다른 실시 예에 따른 제1 부분(510) 및 서로 교차하는 슬릿들(1312, 1314, 1322, 1324)을 포함하는 복수의 관통홀들(1310, 1320)을 나타낸 도면(1300)이다.

일 실시 예에서, 복수의 관통홀들(1310, 1320)은 제5 관통홀(1310) 및/또는 제6 관통홀(1320)을 포함할 수 있다. 제5 관통홀(1310)은 제9 슬릿(1312) 및 제10 슬릿(1314)을 포함할 수 있다. 제5 관통홀(1310)은 제9 슬릿(1312) 및 제10 슬릿(1314)이 서로 교차하는 크로스 형상을 가질 수 있다. 제6 관통홀(1320)은 제11 슬릿(1322) 및 제12 슬릿(1324)을 포함하며 제11 슬릿(1322) 및 제12 슬릿(1324)이 서로 교차하는 크로스 형상을 가질 수 있다.

일 실시 예에서, 제5 관통홀(1310)의 제9 슬릿(1312)은 제1 방향(X축)으로 연장되고, 제10 슬릿(1314)은 제2 방향(Y축)으로 연장될 수 있다. 제9 슬릿(1312)의 중앙 부분을 제10 슬릿(1314)이 관통하도록 형성될 수 있다. 이와 동일하게, 제6 관통홀(1320)의 제11 슬릿(1322)은 제1 방향(X축)으로 길게 연장되고, 제12 슬릿(1324)은 제2 방향(Y축)으로 길게 연장될 수 있다.

일 실시 예에서, 제5 관통홀(1310)을 이루는 제9 슬릿(1312) 및 제10 슬릿(1314)은 서로 다른 길이를 가질 수 있다. 제9 슬릿(1312) 및 제10 슬릿(1314)은 서로 다른 주파수 대역(band)을 가질 수 있다. 예를 들어, 제9 슬릿(1312)의 길이가 제10 슬릿(1314)의 길이보다 긴 경우, 제9 슬릿(1312)에서 방사하는 신호의 주파수 대역은 제10 슬릿(1314)에서 방사하는 신호의 주파수 대역보다 낮을 수 있다. 이에 따라, 제9 슬릿(1312)에서 형성하는 수직 편파 및 제10 슬릿(1314)에서 형성하는 수평 편파의 주파수가 서로 다른 이중 밴드(dual band) 방사체를 형성할 수 있다. 이와 동일하게 제6 관통홀(1320)을 이루는 제11 슬릿(1322) 및 제12 슬릿(1324)은 서로 다른 길이를 가질 수 있다.

도 14는 또 다른 실시 예에 따른 제1 부분(510) 및 서로 교차하는 슬릿들(1412, 1414, 1422, 1424)을 포함하는 복수의 관통홀들(1410, 1420)을 나타낸 도면(1400)이다.

일 실시 예에서, 복수의 관통홀들(1410, 1420)은 제7 관통홀(1410) 및/또는 제8 관통홀(1420)을 포함할 수 있다. 제7 관통홀(1410)은 제13 슬릿(1412) 및 제14 슬릿(1414)을 포함할 수 있다. 제7 관통홀(1410)은 제13 슬릿(1412) 및 제14 슬릿(1414)이 서로 교차하는 크로스 형상을 가질 수 있다. 제8 관통홀(1320)은 제15 슬릿(1422) 및 제16 슬릿(1424)을 포함하며 제15 슬릿(1422) 및 제16 슬릿(1424)이 서로 교차하는 크로스 형상을 가질 수 있다.

일 실시 예에서, 제7 관통홀(1410)의 제13 슬릿(1412)은 제3 방향(D3)으로 연장되고, 제14 슬릿(1414)은 제4 방향(D4)으로 연장될 수 있다. 제13 슬릿(1412)의 중앙 부분을 제14 슬릿(1414)이 관통하도록 형성될 수 있다. 이와 동일하게, 제8 관통홀(1420)의 제15 슬릿(1422)은 제3 방향(D3)으로 길게 연장되고, 제16 슬릿(1424)은 제4 방향(D4)으로 길게 연장될 수 있다.

일 실시 예에서, 제7 관통홀(1410)을 이루는 제13 슬릿(1412) 및 제14 슬릿(1414)은 서로 다른 길이를 가질 수 있다. 제13 슬릿(1412) 및 제14 슬릿(1414)은 서로 다른 주파수 대역을 가질 수 있다. 예를 들어, 제13 슬릿(1412)의 길이가 제14 슬릿(1414)의 길이보다 긴 경우, 제13 슬릿(1412)에서 방사하는 신호의 주파수 대역은 제14 슬릿(1414)에서 방사하는 신호의 주파수 대역보다 낮을 수 있다. 이에 따라, 제13 슬릿(1412)에서 형성하는 수직 편파 및 제14 슬릿(1414)에서 형성하는 수평 편파의 주파수가 서로 다른 이중 밴드 방사체를 형성할 수 있다. 이와 동일하게 제8 관통홀(1420)을 이루는 제15 슬릿(1422) 및 제16 슬릿(1424)은 서로 다른 길이를 가질 수 있다.

도 15a 내지 도 15h는 다양한 실시 예들에 따른 전자 장치의 하우징의 측면 부재에 배치된 서로 교차하는 관통홀(1512, 1514, 1516, 1518, 1522, 1524, 1526, 1528, 1532, 1534, 1536, 1538)을 나타낸 도면들(1500)이다.

일 실시 예에서, 하우징은 제1 플레이트(1540), 제2 플레이트(1550), 및 측면 부재(1560)를 포함할 수 있다.

일 실시 예에서, 제1 플레이트(1540)는 전자 장치(101)의 제1 면(또는 전면)을 형성할 수 있다. 제1 플레이트(1540)는 전자 장치(101)의 제1 면을 향하도록 형성될 수 있다. 제1 플레이트(1540)는 적어도 일부분이 실질적으로 투명할 수 있다. 예를 들어, 제1 플레이트(1540)는 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트로 형성될 수 있다. 제1 플레이트(1540)는 제1 면의 실질적으로 투명한 부분을 통하여 표시 장치(160)의 디스플레이를 노출할 수 있다.

일 실시 예에서, 제2 플레이트(1550)는 전자 장치(101)의 제2 면(또는 후면)을 형성할 수 있다. 제2 플레이트(1550)는 전자 장치(101)의 제2 면을 향하도록 형성될 수 있다. 이에 따라, 제2 플레이트(1550)는 제1 플레이트(1540)와 반대 방향을 향하도록 형성될 수 있다. 제2 플레이트(1550)는 실질적으로 불투명할 수 있다. 예를 들어, 제2 플레이트(1550)는 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다.

일 실시 예에서, 측면 부재(1560)는 전자 장치(101)의 제1 면 및 제2 면 사이의 공간을 둘러싸는 측면을 형성할 수 있다. 측면 부재(1560)는 제1 플레이트(1540)와 제2 플레이트(1550) 사이의 공간을 둘러쌀 수 있다. 측면 부재(1560)는 제2 플레이트(1550)에 연결될 수 있다. 예를 들어, 측면 부재(1550)는 제1 플레이트(1540) 및 제2 플레이트(1550)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조를 가질 수 있다. 다른 예로, 측면 부재(1560)는 제2 플레이트(1550)와 일체로 형성되고, 제2 플레이트(1550)와 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.

일 실시 예에서, 측면 부재(1560)는 제1 내지 제3 부분(1510, 1520, 1530)(예: 도 5a의 제1 부분(510))을 포함할 수 있다. 예를 들어, 도 15a와 같이 제1 부분(1510)은 전자 장치(101)의 상단에 배치될 수 있다. 전자 장치(101)의 상단은 -Y축 방향일 수 있다. 다른 예로, 도 15b와 같이 제2 부분(1520)은 전자 장치(101)의 좌측 상단에 배치될 수 있다. 또 다른 예로, 도 15c와 같이 제3 부분(1530)은 전자 장치(101)의 우측 상단에 배치될 수 있다.

일 실시 예에서, 제1 내지 제3 부분(1510, 1520, 1530)은 도전성 물질 및 비도전성 물질을 포함할 수 있다. 제1 부분(1510)에는 제1 플레이트(1540)와 실질적으로 평행한 제1 방향(X축)으로 정렬된 제1 내지 제4 관통홀(1512, 1514, 1516, 1518)이 배치될 수 있다. 제2 부분(1520)에는 제1 방향(X축)으로 정렬된 제5 내지 제8 관통홀(1522, 1524, 1526, 1528)이 배치될 수 있다. 제3 부분(1530)에는 제1 방향(X축)으로 정렬된 제9 내지 제12 관통홀(1532, 1534, 1536, 1538)이 배치될 수 있다. 제1 부분(1510)에 포함된 제1 내지 제4 관통홀(1512, 1514, 1516, 1518)은 전자 장치(101)의 금속 프레임(metal frame)에 형성될 수 있다. 제2 부분(1520)에 포함된 제5 내지 제8 관통홀(1522, 1524, 1526, 1528)은 전자 장치(101)의 제1 내지 제4 관통홀(1512, 1514, 1516, 1518)과 이격되어 금속 프레임에 형성될 수 있다. 제3 부분(1530)에 포함된 제9 내지 제12 관통홀(1532, 1534, 1536, 1538)은 제1 내지 제8 관통홀(1512, 1514, 1516, 1518, 1522, 1524, 1526, 1528)과 이격되어 전자 장치(101)의 금속 프레임에 형성될 수 있다. 제1 내지 제12 관통홀(1512, 1514, 1516, 1518, 1522, 1524, 1526, 1528, 1532, 1534, 1536, 1538) 내부에는 비도전성 물질이 채워질 수 있다.

일 실시 예에서, 도 15a 내지 도 15d와 같이 측면 부재(1560)의 제1 내지 제3 부분(1510, 1520, 1530)에 십자형 방사 관통홀 또는 슬롯이 4개 배치할 수 있다. 그러나 이에 한정되지 않으며, 제1 내지 제3 부분(1510, 1520, 1530)에 배치된 십자형 방사 관통홀 또는 슬롯은 4개보다 많거나 적을 수 있다. 또한, 도 15a 내지 도 15d에서는 십자형 방사 관통홀 또는 슬롯의 관통홀 중 하나가 배치된 방향이 X축과 평행한 경우를 예시하였다. 그러나 이에 한정되지 않으며, 도 15e 내지 도 15h와 같이 십자형 방사 관통홀 또는 슬롯에서 방사하려는 신호의 편파 방향에 따라 십자형 방사 관통홀 또는 슬롯을 이루는 관통홀 또는 슬릿을 제3 방향(예: 도 10의 제3 방향(D3)) 또는 제4 방향(예: 도 10의 제4 방향(D4))으로 배치할 수도 있다.

도 16은 일 실시 예에 따른 복수의 급전부들(1622, 1624, 1626, 1628, 1632, 1634, 1636, 1638)을 포함하는 인쇄 회로 기판(1610)을 나타낸 도면(1600)이다.

일 실시 예에서, 제3 RFIC(226)는 인쇄 회로 기판(1610) 상에 배치될 수 있다. 예를 들어, 인쇄 회로 기판(1610)의 일 면에는 표면 실장 소자(surface mount device, SMD) 형태로 제3 RFIC(226) 상에 실장될 수 있다. 인쇄 회로 기판(1610)은 제3 RFIC(226)가 송신 및/또는 수신하는 지정된 주파수의 신호를 방사체로 전달할 수 있다.

일 실시 예에서, 안테나 구조체(1610)는 복수의 급전부들(1622, 1624, 1626, 1628, 1632, 1634, 1636, 1638)을 포함할 수 있다. 제1 내지 제4 급전부(1622, 1624, 1626, 1628)는 제3 RFIC(226)와 연결되어 제3 RFIC(226)가 송신 및/또는 수신하는 지정된 주파수의 신호를 전달할 수 있다. 제5 내지 제8 급전부(1632, 1634, 1636, 1638)는 제3 RFIC(226)와 연결되어 제3 RFIC(226)가 송신 및/또는 수신하는 지정된 주파수의 신호를 전달할 수 있다. 제1 내지 제4 급전부(1622, 1624, 1626, 1628)는 관통홀 또는 슬롯을 포함하는 방사체(예: 도 10의 제3 관통홀(1010)의 제5 슬릿(1012))에 지정된 주파수의 신호를 전달하여 방사체가 제1 방향(예: 도 10의 제3 방향(D3))으로 편파된 신호를 방사하도록 할 수 있다. 제5 내지 제8 급전부(1632, 1634, 1636, 1638)는 관통홀 또는 슬롯을 포함하는 방사체(예: 도 10의 제3 관통홀(1010)의 제6 슬릿(1014))에 지정된 주파수의 신호를 전달하여 방사체가 제2 방향(예: 도 10의 제4 방향(D4))으로 편파된 신호를 방사하도록 할 수 있다.

도 17은 일 실시 예에 따른 복수의 도전성 패치들(1712, 1714, 1716, 1718)을 포함하는 안테나 구조체(1710) 및 도 16의 인쇄 회로 기판(1610)이 연결 부재(1740)로 연결된 구조를 나타낸 도면(1700)이다.

일 실시 예에서, 안테나 구조체(1710)는 복수의 도전성 패치들(1712, 1714, 1716, 1718)을 포함할 수 있다. 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 안테나 구조체(1710)의 내부 또는 안테나 구조체(1710)의 일 면 상에 배치될 수 있다. 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 안테나 구조체(1710) 상에서 지정된 간격으로 배열될 수 있다. 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 RF 신호를 방사 또는 수신할 수 있다. 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 인쇄 회로 기판(1610)에 배치된 RFIC(226)로부터 RF 신호를 전달 받을 수 있다.

일 실시 예에서, 도 17에 도시한 바와 같이, 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 안테나 구조체(1710)의 일 면에 4개 배열될 수 있다. 그러나 이에 한정되지 않고, 안테나 구조체(1710)에는 4개 보다 많거나 적은 개수의 도전성 패치가 포함될 수 있다. 또한, 복수의 도전성 패치들(1712, 1714, 1716, 1718) 각각은 원형 또는 다각형의 형상을 가질 수 있지만, 이에 한정되지는 않는다.

일 실시 예에서, 연결 부재(1740)는 연결부(예: 도 5a의 연결부들(552, 554, 556, 558)을 포함할 수 있다. 연결 부재(1740)는 도 16의 인쇄 회로 기판(1610)과 복수의 도전성 패치들(1712, 1714, 1716, 1718)을 연결하는 연성 인쇄 회로 기판(flexible PCB, FPCB)으로 형성될 수 있다. 연결 부재(1740)는 복수의 도전성 패치들(1712, 1714, 1716, 1718) 및 인쇄 회로 기판(1610) 사이에서 신호를 전달할 수 있다.

일 실시 예에서, 연결 부재(1740)에 의해 연결된 안테나 구조체(1710) 및 인쇄 회로 기판(1610)은 하나의 안테나 모듈을 형성할 수 있다. 안테나 구조체(1710)의 복수의 도전성 패치들(1712, 1714, 1716, 1718)은 인쇄 회로 기판(1610)에 형성된 복수의 급전부들(예: 도 16의 제1 내지 제8 급전부(1622, 1624, 1626, 1628, 1632, 1634, 1636, 1638))로부터 급전 받은 방사체들(예: 도 10의 제3 및 제4 관통홀(1010, 1020))과 서로 다른 방향으로 빔을 형성할 수 있다. 전자 장치(101)는 서로 다른 방향으로 형성된 빔을 이용하여 신호를 서로 다른 방향으로 송신 및/또는 수신할 수 있다.

도 18은 일 실시 예에 따른 전자 장치의 하우징 및 측면 부재(1560))를 나타낸 도면(1800)이다.

일 실시 예에서, 제1 부분(예: 도 15a의 제1 부분(1510))은 전자 장치(101)의 하우징의 제1 및 제2 플레이트(예: 도 15a의 제1 및 제2 플레이트(1540, 1550) 사이의 공간을 둘러싸는 측면 부재(예: 도 15a의 측면 부재(1560))에 포함될 수 있다. 제1 부분(1510)의 방사체(1010, 1020)는 도 5a 내지 도 5c와 같은 일자형 관통홀 또는 슬롯 형태 또는 도 9 내지 도 14와 같은 십자형 관통홀 또는 슬롯 형태일 수 있다.

일 실시 예에서, 제1 부분(1510)은 인쇄회로기판(310)과 대면할 수 있다. 예를 들어, 측면 외각의 금속층 또는 금속 하우징의 일부인 제1 부분(1510)의 내부 면은 인쇄회로기판(310)의 일 면과 밀착될 수 있다. 제1 부분(1510)은 인쇄회로기판(310)과 결합하기 위한 관통홀을 포함할 수 있다.

일 실시 예에서, 제1 부분(1510) 및 인쇄회로기판(310)의 결합 시 결합을 위해 제1 부분(1510) 또는 인쇄회로기판(310)의 일 면에는 추가적인 접착층 또는 외부 결합 구조를 더 포함할 수 있다. 예를 들어, 외부 결합 구조는 금속 기구 또는 사출 구조로 구현될 수 있다.

일 실시 예에서, 인쇄회로기판(310)의 일 면에는 제3 RFIC(226)가 실장될 수 있다. 제1 부분(1510)은 제3 RFIC(226)와 전기적으로 연결되어 지정된 주파수의 신호를 송신 및/또는 수신할 수 있다.

도 19a는 일 실시 예에 따른 안테나 구조체(1710) 및 인쇄 회로 기판(1610)이 결합된 전자 장치(101)를 나타낸 도면(1900)이다.

일 실시 예에서, 안테나 구조체(1710)의 양 면 중 제1 플레이트를 향하는 일 면에는 제3 RFIC(226)가 부착될 수 있다. 안테나 구조체(1710)의 양 면 중 제2 플레이트를 향하는 일 면에는 복수의 도전성 패치들(예: 도 17의 복수의 도전성 패치들(1712, 1714, 1716, 1718))이 배치될 수 있다. 안테나 구조체(1710)의 측면은 연결 부재(1740)를 통해 인쇄회로기판(310)과 연결될 수 있다. 제1 부분(1510)은 전자 장치(101)의 인쇄회로기판(310)과 면대 면으로 부착될 수 있다.

일 실시 예에서, 연결 부재(1740)는 복수의 도전성 경로들을 포함할 수 있다. 복수의 도전성 경로들은 안테나 구조체(1710)와 인쇄회로기판(310)(예: 도 5a의 기판(550))을 연결하여, 안테나 구조체(1710)와 인쇄회로기판(310)을 전기적으로 연결할 수 있다. 인쇄회로기판(310) 및 안테나 구조체(1710)는 제3 RFIC(226)와 전기적으로 연결될 수 있다. 인쇄회로기판(310) 및 안테나 구조체(1710)는 서로 다른 방향으로 빔을 형성하여 지정된 주파수의 신호를 송신 및/또는 수신할 수 있다.

도 19b는 일 실시 예에 따른 전자 장치(101)의 관통홀(1831~1838)을 나타낸 도면(1950)이다.

일 실시 예에서, 전자 장치(101)는 제1 글라스 층(1810), 제2 글라스 층(1820), 도전 층(1830), 및/또는 인쇄 회로 기판(1840)을 포함할 수 있다. 도전 층(1830)은 제1 글라스 층(1810) 및 제2 글라스 층(1820)의 사이에 배치될 수 있다.

일 실시 예에서, 도전 층(1830)은 복수의 관통홀들(1831~1838)을 포함할 수 있다. 예를 들어, 복수의 관통홀들(1831~1834)은 도전 층(1830)의 중앙부에 배치될 수 있다. 다른 예로, 복수의 관통홀들(1835~1838)은 제2 글라스 층(1820) 보다 제1 글라스 층(1810) 에 가까운 도전 층(1830)의 가장자리 영역에 배치될 수 있다.

일 실시 예에서, 복수의 관통홀들(1831~1838)은 슬롯으로 구현될 수 있다. 적어도 일부의 관통홀 또는 슬롯은 제1 글라스 층(1810) 또는 제2 글라스 층(1820) 상에 별도로 마련된 도전 층(1850)으로 대체할 수 있다. 예를 들어, 도전 층(1850)은 제1 글라스 층(1810) 상에 구현될 수 있다. 다른 예로, 도전 층(1850)은 제1 글라스 층(1810) 및 내부 기구물 사이에 형성될 수 있다. 또 다른 예로, 도전 층(1850)은 제1 글라스 층(1810)과 별도로 내부 기구물 상에 구현될 수 있다. 도전 층(1850)은 복수의 관통홀들(1831~1838)을 감싸도록 형성될 수 있다. 예를 들어, 도전 층(1850)은 도 19b와 같이 관통홀들(1835~1838) 및 제1 글라스 층(1810) 사이에 형성되어 관통홀들(1835~1838)의 개구부를 적어도 일부 덮도록 형성될 수 있다.

도 20은 일 실시 예에 따른 안테나 구조체의 임피던스 대역 폭 특성을 나타낸 그래프(2000)이다.

일 실시 예에서, 도 5a 또는 도 19b와 같은 일자형 관통홀 또는 슬롯 형태를 갖는 방사체 중 일자로 4개의 관통홀이 배치된 1x4 안테나의 구조에 대한 S-파라미터(S-parameter)를 측정 및/또는 시뮬레이션한 결과일 수 있다. S-파라미터(S-parameter)를 측정하는 경우 방사체 또는 급전부의 임피던스 특성을 확인할 수 있다.

일 실시 예에서, 굵은 선으로 표시된 제1 S-파라미터(S1)는 4개의 관통홀들 중 좌우 양 측 가장자리에 배치된 2개의 관통홀들 각각의 반사 계수(S11) 특성일 수 있다. 좌측 가장자리에 배치된 관통홀 및 우측 가장자리에 배치된 관통홀의 반사 계수 특성은 실질적으로 동일할 수 있다.

일 실시 예에서, 얇은 선으로 표시된 제2 S-파라미터(S2)는 4개의 관통홀들 중 중앙 부분에 배치된 2개의 관통홀들 각각의 반사 계수(S11) 특성일 수 있다. 중앙 부분에 배치된 2개의 관통홀들 각각의 반사 계수 특성은 실질적으로 동일할 수 있다.

일 실시 예에서, 방사체와 급전부를 연결하는 복수의 도전성 경로들이 방사체를 향할 때 이중으로 배치되도록 하는 경우, 방사체 또는 급전부의 임피던스 특성을 조절할 수 있다.

일 실시 예에서, 방사체 또는 급전부의 임피던스 특성을 조절하는 경우, 주파수에 따른 방사체의 반사 계수 특성을 조절할 수 있다. 예를 들어, 지정된 주파수에서 약 10dB 이하의 반사 계수를 갖는 경우 신호를 왜곡 없이 송신 및/또는 수신할 수 있도록 설정될 수 있다. 반사 계수 특성을 도 20의 굵은 실선과 같이 조절하는 경우 약 28㎓ 이상 약 38.8㎓ 이하의 주파수 대역의 신호를 송신 및/또는 수신할 수 있다. 이에 따라, 안테나 구조체의 광대역(wideband) 송수신 특성을 확보할 수 있다.

도 21은 일 실시 예에 따른 안테나의 이득 특성을 나타낸 그래프(2100)이다.

일 실시 예에서, 전자 장치(101)는 일 측에 복수의 관통홀들 또는 슬롯들을 포함할 수 있다. 예를 들어, +Y 방향 또는 상단부에 복수의 관통홀들 또는 슬롯들을 형성하여 방사 패턴을 측정 및/또는 시뮬레이션할 수 있다. 도 21은 전자 장치(101)를 -X 방향에서 바라보았을 경우에 대한 측정 및/또는 시뮬레이션 결과를 나타낼 수 있다.

일 실시 예에서, 복수의 관통홀들 또는 슬롯들은 도 5a 또는 도 19b와 같은 일자형 1x4 관통홀 또는 슬롯 구조일 수 있다. 복수의 관통홀들 또는 슬롯들은 수직 편파 성분을 형성할 수 있다. 도 21은 복수의 관통홀들 또는 슬롯들을 포함하는 1x4 어레이의 전체 방사 패턴의 측면도일 수 있다.

일 실시 예에서, 복수의 도전성 경로들을 이용하여 방사체로 신호를 급전하는 경우, 안테나 구조체의 이득 특성이 방사 방향으로 증가하도록 할 수 있다. 예를 들어, 도 21에서 방사 패턴이 Y축 방향으로 증가하는 것을 확인할 수 있다.

일 실시 예에서, 복수의 도전성 경로들을 방사체의 중심을 기준으로 대칭적으로 급전하는 경우, 신호의 방사 패턴이 대칭적으로 형성될 수 있다. 예를 들어, 도 21에서 방사 패턴이 Y축을 기준으로 대칭인 것을 확인할 수 있다.

도 22는 일 실시 예에 따른 안테나 구조체의 방사 패턴을 나타낸 그래프(2200)이다.

일 실시 예에서, 도 22는 전자 장치(101)를 +Y 방향에서 바라보았을 경우에 대한 측정 및/또는 시뮬레이션 결과를 나타낼 수 있다.

일 실시 예에서, 복수의 관통홀들 또는 슬롯들은 도 5a 또는 도 19b와 같은 일자형 1x4 관통홀 또는 슬롯 구조일 수 있다. 복수의 관통홀들 또는 슬롯들은 수직 편파 성분을 형성할 수 있다. 도 22는 복수의 관통홀들 또는 슬롯들을 포함하는 1x4 어레이의 전체 방사 패턴의 정면도일 수 있다.

일 실시 예에서, 복수의 도전성 경로들을 이용하여 방사체로 신호를 급전하는 경우, 안테나 구조체의 이득 특성이 방사 방향으로 증가하도록 할 수 있다. 예를 들어, 도 22에서 방사 패턴이 Z축 방향으로 증가하는 것을 확인할 수 있다.

일 실시 예에서, 복수의 도전성 경로들을 방사체의 중심을 기준으로 대칭적으로 급전하는 경우, 신호의 방사 패턴이 대칭적으로 형성될 수 있다. 예를 들어, 도 22에서 방사 패턴이 Z축을 기준으로 대칭인 것을 확인할 수 있다.

다양한 실시 예에 따른 전자 장치(101)는 제1 플레이트(예: 도 15a의 제1 플레이트(1540)), 상기 제1 플레이트(1540)와 반대 방향을 향하는 제2 플레이트(예: 도 15a의 제2 플레이트(1550)), 및 상기 제1 플레이트(1540)와 상기 제2 플레이트(1550) 사이의 공간을 둘러싸고, 상기 제2 플레이트(1550)에 연결되거나, 상기 제2 플레이트(1550)와 일체로 형성되며, 도전성 물질을 포함하는 제1 부분(예: 도 5a의 제1 부분(510))을 포함하는 측면 부재(예: 도 15a의 측면 부재(1560))를 포함하는 하우징으로서, 상기 측면 부재(1560)의 제1 부분(510)은, 상기 제1 플레이트(1540)와 실질적으로 평행한 제1 방향(예: 도 5a의 X축 방향)으로 정렬된, 복수의 관통홀들(through-holes)(예: 도 5a의 복수의 관통홀들(512, 514, 516, 518)), 및 상기 관통홀들(512, 514, 516, 518) 내의 비도전성 물질을 포함하는 하우징, 상기 공간 내에 상기 관통홀들(512, 514, 516, 518)에 대면하도록 배치되며, 적어도 하나의 도전성 경로(예: 도 5a의 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548))를 포함하는 구조(예: 도 5a의 안테나 구조체(500)) 및 상기 도전성 경로(예: 도 5a의 제1 내지 제12 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548))에 전기적으로 연결된 무선 통신 회로(예: 도 5a의 RFIC(560))를 포함할 수 있다.

일 실시 예에서, 상기 관통홀들(예: 도 9의 복수의 관통홀들(910, 920))은 크로스 형상을 포함할 수 있다.

일 실시 예에서, 상기 관통홀들(512, 514, 516, 518)은, 상기 제1 방향(X축 방향)으로 길게 연장될 수 있다.

일 실시 예에서, 상기 도전성 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)는, 제1 경로(542, 544, 546, 548), 상기 제1 경로(542, 544, 546, 548)의 일단으로부터 연장되는 제2 경로(522, 524, 526, 528), 및 상기 제1 경로(542, 544, 546, 548)의 상기 일단으로부터 상기 제2 경로(522, 524, 526, 528)와 이격되어, 연장되는 제3 경로(532, 534, 536, 538)를 포함할 수 있다.

일 실시 예에서, 상기 제1 경로(542, 544, 546, 548)의 연결부들(예: 도 5a의 연결부들(552, 554, 556, 558))은 상기 무선 통신 회로(560)와 연결될 수 있다.

일 실시 예에서, 상기 관통홀(512, 514, 516, 518) 외부에서 볼 때, 상기 제2 경로(522, 524, 526, 528)의 일부 및 상기 제3 경로(532, 534, 536, 538)의 일부는 상기 관통홀들(512, 514, 516, 518) 중 하나와 중첩할 수 있다.

일 실시 예에서, 상기 제2 경로(522, 524, 526, 528)의 상기 일부는 상기 제1 방향(X축 방향)과 실질적으로 수직인 제2 방향(예: 도 5a의 Y축 방향)으로 연장되고, 상기 제3 경로(532, 534, 536, 538)의 상기 일부는 상기 제2 방향(Y축 방향)으로 연장될 수 있다.

일 실시 예에서, 상기 제2 경로(522, 524, 526, 528)의 단부와 연결되는 제1 도전성 패턴(예: 도 6의 오픈 스터브(621)), 및 상기 제3 경로(532, 534, 536, 538)의 단부와 연결되는 제2 도전성 패턴(예: 도 6의 오픈 스터브(631))을 더 포함할 수 있다.

다양한 실시 예에 따른 전자 장치(101)는 측면 부재(1560)를 포함하는 하우징, 상기 측면 부재(1560) 중 도전성 물질을 포함하는 제1 부분(510)에 형성된 방사체(예: 도 5b의 복수의 관통홀들(512, 514, 516, 518)), 및 상기 방사체(512, 514, 516, 518)에 급전하는 복수의 급전부들(예: 도 5b의 복수의 급전부들(572, 574, 576, 578))을 포함하며, 상기 방사체(512, 514, 516, 518)는, 슬롯 형태로 배치된 복수의 관통홀들(512, 514, 516, 518) 및 상기 관통홀들(512, 514, 516, 518) 내에 배치된 비도전성 물질을 포함하며, 상기 복수의 급전부들(572, 574, 576, 578) 각각은 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)을 포함하며, 상기 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548) 중 적어도 2개의 도전성 경로(522, 532)가 동일한 관통홀(512)과 일부 중첩되도록 배치될 수 있다.

일 실시 예에서, 상기 동일한 관통홀(512)에 일부 중첩되도록 배치되는 상기 적어도 2개의 도전성 경로(522, 532)는 상기 동일한 관통홀(512)에 동 위상(in-phase)의 신호를 전달할 수 있다.

일 실시 예에서, 복수의 전력 증폭기들(power amplifier, PA)(예: 도 8b의 제1 내지 제8 전력 증폭기(842, 844, 846, 848, 852, 854, 856, 858))을 포함하는 무선 통신 회로(예: 도 8b의 무선 통신 회로(940))를 더 포함하고, 상기 복수의 전력 증폭기들(842, 844, 846, 848, 852, 854, 856, 858) 각각은 상기 복수의 도전성 경로들(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548) 각각과 전기적으로 연결될 수 있다.

일 실시 예에서, 상기 복수의 관통홀들(예: 도 9의 복수의 관통홀들(910, 920)) 각각은, 상기 복수의 관통홀들(910, 920)이 정렬된 방향인 제1 방향(X축 방향)으로 연장된 제1 슬릿(예: 도 12의 제1 슬릿(1210)), 및 상기 제1 방향(X축 방향)과 수직인 제2 방향(Y축 방향)으로 연장된 제2 슬릿(예: 도 12의 제2 슬릿(1220)을 포함하며, 상기 제1 슬릿(1210) 및 상기 제2 슬릿(1220)은 서로 다른 급전부들(예: 도 12a의 급전부(1262, 1272))을 이용하여 급전받을 수 있다.

일 실시 예에서, 상기 서로 다른 급전부들(1262, 1272)은 상기 제1 슬릿(1210)과 중첩된 제1 급전부(1262), 및 상기 제2 슬릿(1220)과 중첩된 제2 급전부(1272)를 포함하고, 상기 제1 급전부(1262) 및 상기 제2 급전부(1272)는 서로 다른 위상으로 편파된 신호들을 급전할 수 있다.

일 실시 예에서, 상기 복수의 관통홀들(예: 도 10의 복수의 관통홀들(1010, 1020)) 각각은, 상기 복수의 관통홀들(1010, 1020)이 정렬된 방향인 제1 방향(X축 방향) 또는 상기 제1 방향(X축 방향)과 수직인 제2 방향(Y축 방향)과 다른 방향인 제3 방향(예: 도 10의 D3 방향)으로 연장된 제3 슬릿(예: 도 10의 제5 슬릿(1012)) 및 상기 제3 방향(D3)과 수직인 제4 방향(예: 도 10의 D4 방향)으로 연장된 제4 슬릿(예: 도 10의 제6 슬릿(1014))을 포함하며, 상기 제3 슬릿(1012) 및 상기 제4 슬릿(1014)은 서로 다른 급전부들(1262, 1272)을 이용하여 급전받을 수 있다.

일 실시 예에서, 상기 제3 슬릿(1012) 및 상기 제4 슬릿(1014)은 상기 복수의 관통홀들(1010, 1020)이 정렬된 방향(X축 방향)과 45도 각도를 이루고 상기 제3 슬릿(1012)과 상기 제4 슬릿(1014)은 서로 90도 각도만큼 차이가 나는 위상으로 편파된 신호들을 급전받을 수 있다.

다양한 실시 예에 따른 전자 장치(101)는 제1 플레이트(1540), 상기 제1 플레이트(1540)와 반대 방향을 향하는 제2 플레이트(1550), 및 상기 제1 플레이트(1540)와 상기 제2 플레이트(1550) 사이의 공간을 둘러싸고, 상기 제2 플레이트(1550)에 연결되거나, 상기 제2 플레이트(1550)와 일체로 형성되는 측면 부재(1560)를 포함하는 하우징, 및 상기 공간 내에 배치된 인쇄 회로 기판(예: 도 5b의 기판(550))을 포함하고, 상기 하우징은 도전성 물질을 포함하는 제1 부분(510)을 포함하고, 상기 제1 부분(510)은, 복수의 관통홀들(512, 514, 516, 518), 및 상기 관통홀들(512, 514, 516, 518)에 대면하도록 배치된 적어도 하나의 도전성 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)를 포함하고, 상기 도전성 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)는, 상기 복수의 관통홀들(512, 514, 516, 518)을 향하는 제1 경로(542, 544, 546, 548), 상기 제1 경로(542, 544, 546, 548)로부터 분기되어 연장되고, 상기 복수의 관통홀(512, 514, 516, 518)에 적어도 일부 중첩된 제2 경로(522, 524, 526, 528) 및 제3 경로(532, 534, 536, 538)를 포함하고, 상기 제1 경로(542, 544, 546, 548)는 상기 인쇄 회로 기판(550)에 포함된 급전부(예: 도 5b의 복수의 급전부들(572, 574, 576, 578)로부터 급전 받고, 상기 제2 경로(522, 524, 526, 528) 및 상기 제3 경로(532, 534, 536, 538)는 상기 복수의 관통홀들(512, 514, 516, 518)을 급전할 수 있다.

일 실시 예에서, 상기 복수의 관통홀들(예: 도 9의 복수의 관통홀들(910, 920))은, 제1 슬릿(912) 및 상기 제1 슬릿(912)과 수직으로 배치된 제2 슬릿(914)을 포함하고, 상기 인쇄 회로 기판(550)은, 제1 층(예: 도 11b의 제1 층(1140))에 배치되고 상기 제1 슬릿(912)과 적어도 일부 중첩된 제1 급전부(예: 도 11b의 제1 급전부(1162)), 및 상기 제1 층(1140)과 이격된 제2 층(예: 도 11b의 제1 층(1150))에 배치되고, 상기 제2 슬릿(914)과 적어도 일부 중첩된 제2 급전부(예: 도 11b의 제5 급전부(1172))를 포함할 수 있다.

일 실시 예에서, 상기 복수의 관통홀들(예: 도 10의 복수의 관통홀들(1010, 1020))은 상기 측면 부재(1560)의 가장자리와 45도 각도를 이룰 수 있다.

일 실시 예에서, 상기 제1 슬릿(예: 도 13의 제9 슬릿(1312)) 및 상기 제2 슬릿(예: 도 13의 제10 슬릿(1314))에서 방사하는 신호의 주파수는 서로 다를 수 있다.

일 실시 예에서, 상기 적어도 하나의 도전성 경로(522, 524, 526, 528, 532, 534, 536, 538, 542, 544, 546, 548)는, 상기 복수의 관통홀들(512, 514, 516, 518)이 배치된 상기 인쇄 회로 기판(예: 도 16의 인쇄 회로 기판(1610))에 배치되거나, 상기 인쇄 회로 기판(1610) 및 무선 통신 회로(예: 도 16의 제3 RFIC(226))를 연결하는 연결 부재(예: 도 17의 연결 부재(1740))의 적어도 일 면 또는 상기 연결 부재(1740)의 내부에 배치될 수 있다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer pro메모리 product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어^TM)를 통해 또는 두 개의 사용자 장치(예: 스마트폰)들 간에 직접 또는 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims

전자 장치에 있어서,
제1 플레이트, 상기 제1 플레이트와 반대 방향을 향하는 제2 플레이트, 및 상기 제1 플레이트와 상기 제2 플레이트 사이의 공간을 둘러싸고, 상기 제2 플레이트에 연결되거나, 상기 제2 플레이트와 일체로 형성되며, 도전성 물질을 포함하는 제1 부분을 포함하는 측면 부재를 포함하는 하우징으로서,
상기 측면 부재의 제1 부분은,
상기 제1 플레이트와 실질적으로 평행한 제1 방향으로 정렬된, 복수의 관통홀들(through-holes); 및
상기 관통홀들 내의 비도전성 물질을 포함하는 하우징;
상기 공간 내에 상기 관통홀들에 대면하도록 배치되며, 적어도 하나의 도전성 경로를 포함하는 구조; 및
상기 도전성 경로에 전기적으로 연결된 무선 통신 회로를 포함하는 전자 장치.
청구항 1에 있어서,
상기 관통홀들은 크로스 형상을 포함하는 전자 장치.
청구항 1에 있어서, 상기 관통홀들은,
상기 제1 방향으로 길게 연장된 전자 장치.
청구항 1에 있어서, 상기 도전성 경로는,
제1 경로,
상기 제1 경로의 일단으로부터 연장되는 제2 경로, 및
상기 제1 경로의 상기 일단으로부터 상기 제2 경로와 이격되어, 연장되는 제3 경로를 포함하는 전자 장치.
청구항 4에 있어서,
상기 제1 경로의 연결부들은 상기 무선 통신 회로와 연결되는 전자 장치.
청구항 4에 있어서, 상기 관통홀 외부에서 볼 때,
상기 제2 경로의 일부 및 상기 제3 경로의 일부는 상기 관통홀들 중 하나와 중첩하는 전자 장치.
청구항 6에 있어서,
상기 제2 경로의 상기 일부는 상기 제1 방향과 실질적으로 수직인 제2 방향으로 연장되고,
상기 제3 경로의 상기 일부는 상기 제2 방향으로 연장된 전자 장치.
청구항 4에 있어서,
상기 제2 경로의 단부와 연결되는 제1 도전성 패턴, 및
상기 제3 경로의 단부와 연결되는 제2 도전성 패턴을 더 포함하는 전자 장치.
전자 장치에 있어서,
측면 부재를 포함하는 하우징;
상기 측면 부재 중 도전성 물질을 포함하는 제1 부분에 형성된 방사체; 및
상기 방사체에 급전하는 복수의 급전부들을 포함하며,
상기 방사체는,
슬롯 형태로 배치된 복수의 관통홀들; 및
상기 관통홀들 내에 배치된 비도전성 물질을 포함하며,
상기 복수의 급전부들 각각은 복수의 도전성 경로들을 포함하며,
상기 복수의 도전성 경로들 중 적어도 2개의 도전성 경로가 동일한 관통홀과 일부 중첩되도록 배치되는 전자 장치.
청구항 9에 있어서,
상기 동일한 관통홀에 일부 중첩되도록 배치되는 상기 적어도 2개의 도전성 경로는 상기 동일한 관통홀에 동 위상(in-phase)의 신호를 전달하는 전자 장치.
청구항 10에 있어서,
복수의 전력 증폭기들을 포함하는 무선 통신 회로를 더 포함하고,
상기 복수의 전력 증폭기들 각각은 상기 복수의 도전성 경로들 각각과 전기적으로 연결된 전자 장치.
청구항 9에 있어서,
상기 복수의 관통홀들 각각은,
상기 복수의 관통홀들이 정렬된 방향인 제1 방향으로 연장된 제1 슬릿; 및
상기 제1 방향과 수직인 제2 방향으로 연장된 제2 슬릿을 포함하며,
상기 제1 슬릿 및 상기 제2 슬릿은 서로 다른 급전부들을 이용하여 급전받는 전자 장치.
청구항 12에 있어서, 상기 서로 다른 급전부들은,
상기 제1 슬릿과 중첩된 제1 급전부; 및
상기 제2 슬릿과 중첩된 제2 급전부를 더 포함하고,
상기 제1 급전부 및 상기 제2 급전부는 서로 다른 위상으로 편파된 신호들을 급전하는 전자 장치.
청구항 9에 있어서,
상기 복수의 관통홀들 각각은,
상기 복수의 관통홀들이 정렬된 방향인 제1 방향 또는 상기 제1 방향과 수직인 제2 방향과 다른 방향인 제3 방향으로 연장된 제3 슬릿; 및
상기 제3 방향과 수직인 제4 방향으로 연장된 제4 슬릿을 포함하며,
상기 제3 슬릿 및 상기 제4 슬릿은 서로 다른 급전부들을 이용하여 급전받는 전자 장치.
청구항 14에 있어서,
상기 제3 슬릿 및 상기 제4 슬릿은 상기 복수의 관통홀들이 정렬된 방향과 45도 각도를 이루고
상기 제3 슬릿과 상기 제4 슬릿은 서로 90도 각도만큼 차이가 나는 위상으로 편파된 신호들을 급전받는 전자 장치.
전자 장치에 있어서,
제1 플레이트, 상기 제1 플레이트와 반대 방향을 향하는 제2 플레이트, 및 상기 제1 플레이트와 상기 제2 플레이트 사이의 공간을 둘러싸고, 상기 제2 플레이트에 연결되거나, 상기 제2 플레이트와 일체로 형성되는 측면 부재를 포함하는 하우징; 및
상기 공간 내에 배치된 인쇄 회로 기판을 포함하고,
상기 하우징은 도전성 물질을 포함하는 제1 부분을 포함하고,
상기 제1 부분은,
복수의 관통홀들; 및
상기 관통홀들에 대면하도록 배치된 적어도 하나의 도전성 경로를 포함하고,
상기 도전성 경로는,
상기 복수의 관통홀들을 향하는 제1 경로;
상기 제1 경로로부터 분기되어 연장되고, 상기 복수의 관통홀에 적어도 일부 중첩된 제2 경로 및 제3 경로를 포함하고,
상기 제1 경로는 상기 인쇄 회로 기판에 포함된 급전부로부터 급전 받고,
상기 제2 경로 및 상기 제3 경로는 상기 복수의 관통홀들을 급전하는 전자 장치.
청구항 16에 있어서,
상기 급전부는 제1 급전부, 및/또는 제2 급전부를 포함하고,
상기 복수의 관통홀들은,
제1 슬릿; 및
상기 제1 슬릿과 수직으로 배치된 제2 슬릿을 포함하고,
상기 인쇄 회로 기판은,
제1 층에 배치되고 상기 제1 슬릿과 적어도 일부 중첩된 상기 제1 급전부; 및
상기 제1 층과 이격된 제2 층에 배치되고, 상기 제2 슬릿과 적어도 일부 중첩된 상기 제2 급전부를 포함하는 전자 장치.
청구항 16에 있어서,
상기 복수의 관통홀들은 상기 측면 부재의 가장자리와 45도 각도를 이루는 전자 장치.
청구항 17에 있어서,
상기 제1 슬릿 및 상기 제2 슬릿에서 방사하는 신호의 주파수는 서로 다른 전자 장치.
청구항 16에 있어서,
상기 적어도 하나의 도전성 경로는,
상기 인쇄 회로 기판에 배치되거나,
상기 인쇄 회로 기판 및 무선 통신 회로를 연결하는 연결 부재의 적어도 일 면 또는 상기 연결 부재의 내부에 배치되는 전자 장치.