KR20200088104A - Preparation method of deelectronics thin film blocking leakage current - Google Patents

Preparation method of deelectronics thin film blocking leakage current Download PDF

Info

Publication number
KR20200088104A
KR20200088104A KR1020190004679A KR20190004679A KR20200088104A KR 20200088104 A KR20200088104 A KR 20200088104A KR 1020190004679 A KR1020190004679 A KR 1020190004679A KR 20190004679 A KR20190004679 A KR 20190004679A KR 20200088104 A KR20200088104 A KR 20200088104A
Authority
KR
South Korea
Prior art keywords
thin film
sio
silicon substrate
leakage current
nitric acid
Prior art date
Application number
KR1020190004679A
Other languages
Korean (ko)
Other versions
KR102172776B1 (en
Inventor
김우병
김도연
한도형
지승환
윤혜원
Original Assignee
단국대학교 천안캠퍼스 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 천안캠퍼스 산학협력단 filed Critical 단국대학교 천안캠퍼스 산학협력단
Priority to KR1020190004679A priority Critical patent/KR102172776B1/en
Publication of KR20200088104A publication Critical patent/KR20200088104A/en
Application granted granted Critical
Publication of KR102172776B1 publication Critical patent/KR102172776B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

The present invention relates to a method for manufacturing a dielectric thin film having a high dielectric constant (hereinafter, referred to as a high dielectric film) in which leakage current density is remarkably reduced to almost zero by using a nitric acid oxidation method, an atomic layer deposition method, and heat treatment under a hydrogen gas atmosphere. According to the present invention, when manufacturing a high dielectric film by using an atomic layer deposition method, leakage currents can be suppressed to be close to zero by generating a synergistic effect greater than the sum of leakage current reduction effects obtained by performing the nitric acid oxidation method and heat treatment (PMA) under a hydrogen gas atmosphere, respectively by using the nitric acid oxidation method and the heat treatment (PMA) under the hydrogen gas atmosphere.

Description

누설전류를 차단한 유전체 박막의 제조방법{Preparation method of deelectronics thin film blocking leakage current}Manufacturing method of dielectric thin film blocking leakage current {Preparation method of deelectronics thin film blocking leakage current}

본 발명은 반도체 구조의 제조방법에 관한 것으로, 더욱 상세하게는 질산산화법, 원자층 증착법 및 수소 가스 분위기 하에서 열처리를 이용하여 누설전류 밀도를 거의 0에 가깝도록 획기적으로 감소시킨, 고유전율을 갖는 유전체 박막(이하, 고유전막)의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor structure, and more specifically, a dielectric material having a high dielectric constant, which has dramatically reduced the leakage current density to nearly zero by using nitric acid oxidation, atomic layer deposition, and heat treatment under a hydrogen gas atmosphere. It relates to a method of manufacturing a thin film (hereinafter, a high dielectric film).

금속산화물 반도체(metal-oxide-semiconductor, MOS) 구조는 기존 SiO2를 절연층으로 사용하는 SiO2/Si 구조가 주로 사용되었으나, 소자의 집적도가 증가하면서 얇아진 SiO2 층에 의해 누설전류가 증가하는 문제를 발생시켰다. 따라서 SiO2를 대체하기 위해 고유전율(high-k)을 갖는 유전체 물질, 예컨대 HfO2 또는 Al2O3을 사용하여 고유전막/Si 구조를 구현하는 방법들이 연구되었다. 상기 고유전막을 증착하기 위하여 화학기상증착법(chemical vapor deposition, CVD), 플라즈마 향상된 화학기상증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자 빔 에피택시법(molecular beam epitaxy, MBE), 원자층 증착법(atomic layer deposition) 등의 다양한 방법들이 적용되었다. 이 중에서, 원자층 증착법은 균일한 두께, 높은 품질 및 낮은 공정 온도에서 낮은 불순물을 갖는 층을 제조할 수 있는 가장 적합한 방법이다. 그러나 상기 원자층 증착법으로 고유전막/Si 구조를 형성할 때, 실리콘 기판에서 공기 중 산소와의 반응으로 표면산화 반응이 발생하여, 도 1에 나타낸 바와 같이, Si 기판(10)과 고유전막(30) 사이의 계면에 의도하지 않은 SiOx 층(20)이 생성된다. 낮은 원자밀도의 SiOx층은 결함으로 작용하여 전자의 터널링 현상이 발생하고, 결과적으로 누설전류를 증가시켜 디바이스의 성능은 저하되고 소비전력이 증가되는 한계를 가지고 있다.Metal oxide semiconductor (metal-oxide-semiconductor, MOS ) structure, but the SiO 2 / Si structure using the existing SiO 2 as an insulating layer mainly used, while the degree of integration of devices increases increase the leakage current by a thinner SiO 2 layer It caused a problem. Therefore, methods of implementing a high-k film/Si structure using high-k dielectric materials, such as HfO 2 or Al 2 O 3 , have been studied to replace SiO 2 . In order to deposit the high dielectric film, chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), atomic layer deposition Various methods such as (atomic layer deposition) have been applied. Among them, atomic layer deposition is the most suitable method for producing a layer having a low impurity at a uniform thickness, high quality, and low process temperature. However, when forming the high dielectric film/Si structure by the atomic layer deposition method, a surface oxidation reaction occurs by reaction with oxygen in the air in the silicon substrate, and as shown in FIG. 1, the Si substrate 10 and the high dielectric film 30 ), an unintended SiOx layer 20 is created. The low atomic density SiOx layer acts as a defect, resulting in an electron tunneling phenomenon, and consequently, the leakage current is increased, thereby degrading the device performance and increasing power consumption.

한편, 도 2와 같이, 상기 Si 기판(10)과 고유전막(30) 사이의 계면에 중간 버퍼층으로서 고밀도의 SiO2층(25)을 삽입한 경우에는 상기 SiO2층(25)이 Si(10)와 고유전막(30) 사이의 열역학적 안정성을 증가시키고, 격자상수 차이를 완충할 수 있다. 이에, Si(10)와 고유전막(30) 사이에 SiO2 삽입층(25)이 CVD 및 PECVD 등의 증착법에 의해 제조되었다. 그러나, 이러한 증착법은 공정 중에 불완전한 서브산화물(suboxide)이 생성되기 때문에 고밀도 SiO2층을 완전히 제조하지는 못했다.Meanwhile, as shown in FIG. 2, when a high density SiO 2 layer 25 is inserted as an intermediate buffer layer at the interface between the Si substrate 10 and the high dielectric film 30, the SiO 2 layer 25 is Si (10 ) And increases the thermodynamic stability between the high dielectric film 30 and can buffer the difference in lattice constant. Thus, the SiO 2 insertion layer 25 between Si(10) and the high-k film 30 was manufactured by vapor deposition methods such as CVD and PECVD. However, this deposition method did not completely produce a high-density SiO 2 layer because incomplete suboxides were generated during the process.

반면에, 직접 산화 방법은 고밀도 SiO2층을 형성할 수 있었으나, 일반적으로 사용되는 열산화 공정은 800℃ 이상의 온도에서 가열하는 것이 요구되므로, 실용적이지 못했다. 따라서, 저온에서 SiO2 버퍼층을 제조하기 위하여 플라즈마 보조 산화(plasma-assisted oxidation), 오존 산화(ozone oxidation), 저에너지 이온 보조 산화(low-energy ion-assisted oxidation) 등의 방법들이 개발되었으나, 이러한 방법들 또한 저온에서 우수한 절연 특성을 갖는 SiO2 층을 형성하는 목표는 달성하지 못하였다.On the other hand, the direct oxidation method was able to form a high-density SiO 2 layer, but the commonly used thermal oxidation process was not practical because it required heating at a temperature of 800° C. or higher. Accordingly, methods for plasma-assisted oxidation, ozone oxidation, and low-energy ion-assisted oxidation have been developed to prepare the SiO 2 buffer layer at low temperatures. Also, the goal of forming an SiO 2 layer having excellent insulating properties at low temperatures was not achieved.

이에, 저온에서도 상기 고밀도 SiO2층을 형성하여 누설전류 밀도를 효과적으로 감소시킴으로써, 누설전류를 차단한 고유전막의 제조방법이 요구되고 있다.Accordingly, there is a need for a method of manufacturing a high dielectric film that blocks leakage current by effectively reducing the leakage current density by forming the high density SiO 2 layer even at low temperatures.

1. 대한민국 등록특허 제10-064038호1. Republic of Korea Registered Patent No. 10-064038

이에 본 발명은 상기의 문제점을 해결하기 위하여 착안된 것으로서, 본 발명의 목적은 누설전류를 차단한 유전체 박막의 새로운 제조방법을 제공하는 것이다.Accordingly, the present invention has been devised to solve the above problems, and an object of the present invention is to provide a new method of manufacturing a dielectric thin film with a blocking leakage current.

상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계; 상기 불순물 또는 자연산화막이 제거된 실리콘 기판 상에 질산산화법을 이용하여 고밀도의 SiO2 초박막을 형성하는 단계; 상기 SiO2 초박막 상에 원자층 증착법을 이용하여 고유전막을 형성하는 단계; 및 상기 고유전막 및 SiO2 초박막이 형성된 실리콘 기판을 수소 가스 분위기에서 열처리(Post-Metallization Annealing : PMA) 하는 단계를 포함하는 누설전류를 차단한 유전체 박막의 제조방법을 제공한다.In order to achieve the above object, the present invention is to remove the impurities or natural oxide film of the silicon substrate; Forming a high-density SiO 2 ultra-thin film on the silicon substrate from which the impurity or natural oxide film has been removed using nitric acid oxidation; Forming a high dielectric film on the SiO 2 ultra thin film using an atomic layer deposition method; And heat-treating (Post-Metallization Annealing: PMA) the silicon substrate on which the high-k dielectric film and the SiO 2 ultra-thin film are formed in a hydrogen gas atmosphere.

또한 바람직하게는, 상기 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계는 RCA 세정법으로 실리콘 기판에 흡착된 불순물을 제거하는 단계; 및 상기 실리콘 기판을 불산 용액에 침지시켜 자연산화막을 제거하는 단계를 포함할 수 있다.In addition, preferably, the step of removing the impurities or natural oxide film of the silicon substrate includes removing impurities adsorbed on the silicon substrate by an RCA cleaning method; And removing the natural oxide layer by immersing the silicon substrate in a hydrofluoric acid solution.

또한 바람직하게는, 상기 실리콘 기판 상에 질산산화법을 이용하여 고밀도의 SiO2 초박막을 형성하는 단계는 120~125℃의 60~70 wt% 질산 용액에 실리콘 기판을 침지시킴으로써 수행될 수 있다.In addition, preferably, the step of forming a high-density SiO 2 ultra-thin film using nitric acid oxidation on the silicon substrate may be performed by immersing the silicon substrate in a 60-70 wt% nitric acid solution at 120-125°C.

또한 바람직하게는, 상기 고밀도의 SiO2 초박막의 두께는 1.5~2.5 nm일 수 있다.In addition, preferably, the thickness of the high-density SiO 2 ultra thin film may be 1.5 to 2.5 nm.

또한 바람직하게는, 상기 고유전막의 재료는 HfO2 또는 Al2O3의 금속산화물일 수 있다.Also, preferably, the material of the high dielectric film may be HfO 2 or Al 2 O 3 metal oxide.

또한 바람직하게는, 상기 고유전막의 두께는 3~100 nm일 수 있다.In addition, preferably, the thickness of the high dielectric film may be 3 to 100 nm.

또한 바람직하게는, 상기 수소 가스 분위기는 5~10 vol% H2 및 90~95 vol% N2의 혼합가스를 포함할 수 있다.In addition, preferably, the hydrogen gas atmosphere may include a mixed gas of 5 to 10 vol% H 2 and 90 to 95 vol% N 2 .

또한 바람직하게는, 상기 열처리는 200~300℃에서 수행될 수 있다.In addition, preferably, the heat treatment may be performed at 200 ~ 300 ℃.

본 발명에 따르면, 실리콘 기판 위에 질산산화법을 사용하여 고밀도의 SiO2 초박막을 형성하고, 그 위에 원자층 증착법으로 고유전막을 형성하여, 고밀도의 SiO2 층이 전자 터널링을 막는 버퍼층으로 작용하여 누설전류를 감소시키는 역할을 하고, 상기 고유전막 형성 후 수소 가스 분위기에서 열처리(PMA)를 통해 잔여하고 있는 불완전한 Si-O 결합을 제거하여 누설전류 밀도를 더욱 감소시킬 수 있다. 또한, 본 발명은 질산산화법과 수소 가스 분위기에서 열처리(PMA)를 함께 사용하여, 질산산화법과 수소 가스 분위기에서 열처리(PMA)를 각각 수행하여 얻은 누설전류 감소 효과의 합보다도 더 큰 시너지 효과를 일으킴으로써 0에 가깝도록 누설전류를 억제할 수 있다.According to the invention, to form a high-density SiO 2 ultrathin film by using the nitric acid oxidation process on a silicon substrate, to form a unique conductive film as that on the atomic layer deposition method, serves as a buffer layer SiO 2 layer of a high density is to prevent electron tunneling leakage current It can serve to reduce and remove the remaining incomplete Si-O bond through heat treatment (PMA) in a hydrogen gas atmosphere after formation of the high dielectric film to further reduce the leakage current density. In addition, the present invention uses a nitric acid oxidation method and heat treatment (PMA) in a hydrogen gas atmosphere together, and produces a synergistic effect greater than the sum of the leakage current reduction effects obtained by performing heat treatment (PMA) in a nitric acid oxidation method and hydrogen gas atmosphere, respectively. By doing so, the leakage current can be suppressed to be close to zero.

도 1은 종래의 원자층 증착법으로 형성된 고유전막/Si 구조 및 상기 구조에 의한 터널현상을 나타내는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 고유전막/고밀도 SiO2/Si 구조 및 상기 구조에 의한 절연현상을 나타내는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법을 나타내는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 질산산화법을 이용하여 고밀도 SiO2층을 형성하는 단계를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 원자층 증착법을 이용하여 고유전막을 증착하는 단계를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 수소 가스 분위기에서 열처리(PMA)를 실시하는 단계를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 질산산화법의 유무에 따라 Si 기판과 고유전막 사이의 계면 상의 HR-TEM(High resolusion transmission electron microscopy) 분석 결과를 나타내는 이미지이다.
도 9는 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 질산산화법의 유무에 따른 XPS(X-Ray photoelectron spectrography) 분석 결과를 나타내는 그래프이다.
도 10은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 질산산화법 및 수소 가스 분위기에서 열처리의 유무에 따라 고유전막(Al2O3)과 Si 사이의 계면에 존재하는 계면준위 밀도의 변화를 나타내는 그래프이다.
도 11은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 질산산화법 및 수소 가스 분위기에서 열처리 실시에 따라 고유전막(Al2O3)과 Si 사이의 계면에서 누설전류 밀도의 변화를 -1V에서 분석한 전류 전압(I-V) 곡선이다.1 is a schematic diagram showing a high dielectric film/Si structure formed by a conventional atomic layer deposition method and a tunnel phenomenon by the above structure.
2 is a schematic diagram showing a high-k film/high-density SiO 2 /Si structure according to an embodiment of the present invention and an insulation phenomenon by the above structure.
3 is a flowchart illustrating a method of manufacturing a dielectric thin film according to an embodiment of the present invention.
4 is a view showing a step of removing impurities or natural oxide films of a silicon substrate in a method of manufacturing a dielectric thin film according to an embodiment of the present invention.
5 is a view showing a step of forming a high-density SiO 2 layer using a nitric acid oxidation method in the method of manufacturing a dielectric thin film according to an embodiment of the present invention.
6 is a view showing a step of depositing a high dielectric film using an atomic layer deposition method in a method of manufacturing a dielectric thin film according to an embodiment of the present invention.
7 is a view showing a step of performing a heat treatment (PMA) in a hydrogen gas atmosphere in a method of manufacturing a dielectric thin film according to an embodiment of the present invention.
8 is an image showing the results of HR-TEM (High resolusion transmission electron microscopy) analysis on the interface between a Si substrate and a high-k dielectric film according to the presence or absence of nitric acid oxidation in the method of manufacturing a dielectric thin film according to an embodiment of the present invention. .
9 is a graph showing the results of XPS (X-Ray photoelectron spectrography) analysis according to the presence or absence of nitric acid oxidation in the method of manufacturing a dielectric thin film according to an embodiment of the present invention.
10 is a method of manufacturing a dielectric thin film according to an embodiment of the present invention, the interface level density present at the interface between the high dielectric film (Al 2 O 3 ) and Si depending on the presence or absence of heat treatment in a nitric acid oxidation method and hydrogen gas atmosphere It is a graph showing the change.
11 is a method of manufacturing a dielectric thin film according to an embodiment of the present invention, the change in the leakage current density at the interface between the high dielectric film (Al 2 O 3 ) and Si according to the nitric acid oxidation method and heat treatment in a hydrogen gas atmosphere It is the current voltage (IV) curve analyzed at -1V.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, preferred embodiments according to the present invention will be described in more detail with reference to the accompanying drawings in order to describe the present invention in more detail. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Throughout the specification, the same reference numbers refer to the same components.

본 명세서에서 "유전체 박막"은 실리콘 기판 상에 형성된 고밀도의 SiO2 초박막과 상기 SiO2 초박막 상에 형성된 고유전막을 포함하는 박막 복합체를 말한다.In this specification, "dielectric film" means a thin film composite including a unique conductor film formed on the high-density ultra-thin film of SiO 2 and the SiO 2 ultra thin film formed on a silicon substrate.

도 3은 본 발명의 일 실시예에 따른 유전체 박막의 제조방법의 흐름도를 나타낸다.3 is a flowchart of a method of manufacturing a dielectric thin film according to an embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 유전체 박막의 제조방법은 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계(S10); 상기 불순물 또는 자연산화막이 제거된 실리콘 기판 상에 질산산화법을 이용하여 고밀도의 SiO2 초박막을 형성하는 단계(S20); 상기 SiO2 초박막 상에 원자층 증착법을 이용하여 고유전막을 형성하는 단계(S30); 및 상기 고유전막 및 SiO2 초박막이 형성된 실리콘 기판을 수소 가스 분위기에서 열처리(PMA) 하는 단계(S40)를 포함한다.Referring to FIG. 3, a method of manufacturing a dielectric thin film according to the present invention includes removing impurities or natural oxide films of a silicon substrate (S10); Forming a high-density SiO 2 ultra-thin film on the silicon substrate from which the impurity or natural oxide film has been removed using nitric acid oxidation (S20); Forming a high-k film using an atomic layer deposition method on the SiO 2 ultra-thin film (S30); And a step (S40) of heat treatment (PMA) the silicon substrate on which the high dielectric film and the SiO 2 ultra thin film are formed in a hydrogen gas atmosphere.

이하, 본 발명을 단계별로 설명한다.Hereinafter, the present invention will be described step by step.

먼저, S10은 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계이다.First, S10 is a step of removing impurities or natural oxide films of the silicon substrate.

도 4는 본 발명의 일 실시예에 따른 유전체 박막의 제조방법에 있어서, 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계를 나타내는 도면이다.4 is a view showing a step of removing impurities or natural oxide films of a silicon substrate in a method of manufacturing a dielectric thin film according to an embodiment of the present invention.

도 4에 나타낸 바와 같이, 상기 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계는 실리콘 기판에 흡착된 불순물을 제거하는 단계; 및 상기 실리콘 기판을 불산 용액에 침지시켜 자연산화막을 제거하는 단계를 포함할 수 있다.As shown in FIG. 4, the step of removing impurities or natural oxide films of the silicon substrate includes removing impurities adsorbed on the silicon substrate; And removing the natural oxide layer by immersing the silicon substrate in a hydrofluoric acid solution.

상기 실리콘 기판(웨이퍼)은 웨이퍼 제조 공정이나, 소자 집적을 위한 반도체 공정이 진행되는 과정에서 각종 오염물 또는 불순물에 의해 표면이 오염된다. 대표적인 오염물 또는 불순물로는 미세 파티클, 유기 오염물, 금속 오염물 등을 들 수 있다. 이러한 오염물은 반도체 소자의 생산 수율을 저하시키는 원인이 된다. 따라서 상기 실리콘 기판은 제조 후, 세정공정을 실시하여 실리콘 기판에 흡착된 불순물을 제거하여야 한다.The surface of the silicon substrate (wafer) is contaminated by various contaminants or impurities during a wafer manufacturing process or a semiconductor process for device integration. Representative contaminants or impurities include fine particles, organic contaminants, and metal contaminants. Such contaminants are responsible for lowering the production yield of semiconductor devices. Therefore, the silicon substrate must be cleaned after production to remove impurities adsorbed on the silicon substrate.

상기 실리콘 기판을 세정하는 방법으로는 당업계에서 통상적으로 사용하는 방법을 사용할 수 있으며, 예를 들면 습식 세정방법으로 구분되는 RCA 세정법을 들 수 있다.As a method of cleaning the silicon substrate, a method conventionally used in the art may be used, and for example, an RCA cleaning method divided into a wet cleaning method.

상기 RCA 세정법은 고농도의 강산 및 강염기의 화학약품을 사용하는 고온 습식 공정으로, 보통 RCA 표준 세정 1(standard clean 1, 이하 'SC-1'이라 함)과 RCA 표준 세정 2(standard clean 2, 이하 'SC-2'이라 함)의 두 단계로 구성된다.The RCA cleaning method is a high-temperature wet process using a high concentration of strong acid and strong base chemicals, usually RCA standard cleaning 1 (hereinafter referred to as'SC-1') and RCA standard cleaning 2 (standard clean 2, below) 'SC-2').

표준 세정 1인 SC-1 세정은 암모니아수, 과산화수소 및 초순수(DI water)의 혼합액을 사용하여 75~90℃ 정도의 온도에서 진행하는 세정공정으로서, 과산화수소에 의한 웨이퍼 표면의 산화와 암모니아수에 의한 웨이퍼 표면의 미세 에칭을 동시 반복적으로 진행하여 웨이퍼 표면으로부터 유기 오염물과 금속 불순물(Au, Ag, Cu, Ni, Cd, Zn, Co, Cr 등)을 제거할 수 있다.SC-1 cleaning, the standard cleaning 1, is a cleaning process that proceeds at a temperature of about 75 to 90°C using a mixture of ammonia water, hydrogen peroxide, and DI water. It is possible to remove organic contaminants and metal impurities (Au, Ag, Cu, Ni, Cd, Zn, Co, Cr, etc.) from the wafer surface by simultaneously and repeatedly performing fine etching of.

그리고 표준 세정 2인 SC-2 세정은 염산, 과산화수소 및 초순수의 혼합액을 사용하여 75~85℃의 온도에서 진행하는 세정공정으로, 알칼리 이온(Al3 +, Fe3 +, Mg2+), Al(OH)3, Fe(OH)3, Mg(OH)2, Zn(OH)2 등의 수산화 물질 및 상기 SC-1 세정에서 제거되지 않은 잔존 오염물을 추가적으로 제거할 수 있다.And the standard cleaning 2, SC-2 cleaning, is a cleaning process that proceeds at a temperature of 75 to 85℃ using a mixture of hydrochloric acid, hydrogen peroxide and ultrapure water, alkali ions (Al 3 + , Fe 3 + , Mg 2+ ), Al Hydroxide substances such as (OH) 3 , Fe(OH) 3 , Mg(OH) 2 , and Zn(OH) 2 and residual contaminants not removed in the SC-1 cleaning may be additionally removed.

비록, 상기 SC-1 세정 및 SC-2 세정 공정을 진행하더라도, 계속하여 실리콘 웨이퍼 표면에 잔류하는 금속 불순물을 효과적으로 완전하게 제거하고, 제거된 금속 불순물이 실리콘 웨이퍼에 재부착되는 것을 방지할 수 있어야 세정 효과가 극대화될 수 있다. 이를 위한 목적으로 상기 SC-1 세정 및 SC-2 세정 공정 이후에 불산 용액에 의한 세정 공정을 진행할 필요가 있다. Even if the SC-1 cleaning and SC-2 cleaning processes are performed, the metal impurities remaining on the silicon wafer surface may be effectively and completely removed, and the removed metal impurities may be prevented from being reattached to the silicon wafer. The cleaning effect can be maximized. For this purpose, after the SC-1 cleaning and SC-2 cleaning processes, it is necessary to proceed with a cleaning process with a hydrofluoric acid solution.

상기 실리콘 기판을 불산 용액에 침지시켜 자연산화막을 제거하는 단계에서, 불산 세정 용액은 실리콘 웨이퍼 표면의 산화막 내에 잔존하는 금속 불순물을 효과적으로 제거할 수 있다. 이때, 세정액으로 사용된 불산 용액은, 희석된 불산(Diluted HF)액을 사용하는 것이 바람직하다. 이때, 상기 희석된 불산(Diluted HF)액은 0.5 내지 1 vol%의 농도를 가지는 것이 바람직하다. 상기 희석된 불산의 농도에 대한 수치범위와 관련하여, 상기 하한에 미달하면 실리콘 산화막 에칭에 대한 유효한 효과를 얻을 수 없어 바람직하지 못하며, 상기 상한을 초과하면, 불산 농도의 증가 대비 실리콘 산화막의 에칭 효과가 크지 않으므로 불산 농도를 증가시키는 실익이 크지 않아 바람직하지 못하다. 본 발명의 실시예에서는 희석된 불산액은 0.5 vol%의 농도인 것이 사용되었다.In the step of removing the natural oxide film by immersing the silicon substrate in a hydrofluoric acid solution, the hydrofluoric acid cleaning solution can effectively remove metal impurities remaining in the oxide film on the surface of the silicon wafer. At this time, it is preferable to use a diluted hydrofluoric acid (Diluted HF) solution as the hydrofluoric acid solution used as the cleaning solution. At this time, the diluted hydrofluoric acid (Diluted HF) solution is preferably having a concentration of 0.5 to 1 vol%. Regarding the numerical range for the concentration of the diluted hydrofluoric acid, if it is less than the lower limit, it is not desirable to obtain an effective effect for etching the silicon oxide film, and if it exceeds the upper limit, the etching effect of the silicon oxide film compared to the increase in the concentration of the hydrofluoric acid Since it is not large, the actual benefit of increasing the concentration of hydrofluoric acid is not large, which is undesirable. In the embodiment of the present invention, the diluted hydrofluoric acid solution was used at a concentration of 0.5 vol%.

불산 용액에서 세정된 실리콘 기판은 추가적으로 3차 초순수를 이용하여 세척하는 단계를 더 포함할 수 있다.The silicon substrate washed in the hydrofluoric acid solution may further include washing with tertiary ultrapure water.

다음으로, S20은 실리콘 기판 상에 고밀도의 SiO2 초박막을 형성하는 단계이다.Next, S20 is a step of forming a high-density SiO 2 ultra-thin film on the silicon substrate.

도 5는 실리콘 기판 상에 고밀도 SiO2층을 형성하는 단계를 나타내는 도면이다.5 is a view showing a step of forming a high-density SiO 2 layer on a silicon substrate.

도 5를 참조하면, 상기 실리콘 기판 상에 고밀도 SiO2층을 형성하는 단계는 질산산화법을 이용하여 수행될 수 있다.Referring to FIG. 5, the step of forming a high-density SiO 2 layer on the silicon substrate may be performed using nitric acid oxidation.

상기 질산산화법은 질산에서 분해되어 나온 산소 이온이 실리콘 기판과 직접 반응하여 매우 얇은 초박막 SiO2층을 형성할 수 있으며, 열산화공정으로 제조된 같은 두께의 산화막에 비해 우수한 계면특성 뿐만 아니라 높은 원자밀도를 달성할 수 있다.In the nitric acid oxidation method, oxygen ions decomposed from nitric acid can react directly with a silicon substrate to form a very thin ultra-thin SiO 2 layer. Compared to an oxide film of the same thickness produced by a thermal oxidation process, not only excellent interfacial properties but also high atomic density Can achieve.

상기 질산산화법은 120~125℃의 60~70 wt% 질산 용액에 실리콘 기판을 침지시킴으로써 수행될 수 있다. 형성된 고밀도의 SiO2 초박막의 두께는 1.5~2.5 nm이다. 상기 질산산화법에 의해 형성된 고밀도의 SiO2 초박막은 비록 두께가 얇더라도 원자밀도가 높으므로 도 2에 나타낸 바와 같이, 전자 터널링 현상을 막아 누설전류를 감소시키는 버퍼(buffer) 효과를 나타낸다.The nitric acid oxidation method may be performed by immersing a silicon substrate in a 60-70 wt% nitric acid solution at 120-125°C. The formed high-density SiO 2 ultrathin film has a thickness of 1.5 to 2.5 nm. The high-density SiO 2 ultra-thin film formed by the nitric acid oxidation method has a high atomic density even though its thickness is thin, so as shown in FIG. 2, it exhibits a buffer effect of reducing leakage current by preventing electron tunneling.

질산산화법을 통해 고밀도의 SiO2 초박막이 형성된 실리콘 기판은 추가적으로 3차 초순수를 이용하여 세척하는 단계를 더 포함할 수 있다.The silicon substrate on which a high-density SiO 2 ultra-thin film is formed through nitric acid oxidation may further include washing with tertiary ultrapure water.

다음으로, S30은 상기 고밀도의 SiO2 초박막 상에 고유전막을 증착하는 단계이다.Next, S30 is a step of depositing a high dielectric film on the high-density SiO 2 ultra-thin film.

상기 고유전막을 증착하는 단계는 당업계에서 통상적으로 사용하는 방법을 사용할 수 있으며, 바람직하게는 원자층 증착법을 사용할 수 있다.The step of depositing the high dielectric film may use a method conventionally used in the art, and preferably an atomic layer deposition method.

원자층 증착법은 균일한 두께, 높은 품질 및 낮은 공정 온도에서 낮은 불순물을 갖는 층을 제조할 수 있는 가장 적합한 방법으로서, 나노 크기의 소자의 많은 응용에 가장 가능성이 있는 증착 기술로 주목받고 있다.Atomic layer deposition is the most suitable method for producing a layer having a low impurity at a uniform thickness, high quality, and low process temperature, and has attracted attention as the most probable deposition technique for many applications of nano-sized devices.

도 6은 상기 원자층 증착법을 이용하여 고밀도의 SiO2 초박막 상에 고유전막을 증착하는 단계를 나타내는 도면이다.6 is a view showing a step of depositing a high dielectric film on a high-density SiO 2 ultra-thin film using the atomic layer deposition method.

도 6을 참조하면, 상기 원자층 증착법은 SiO2 초박막이 형성된 Si 기판 상에 고유전막을 형성할 수 있는 전구체를 주입하여 기판 위에 화학 흡착이 일어난 후, 불활성 기체(Ar, N2 등)를 사용하여 미반응된 과잉의 전구체를 반응기 외부로 제거하는 과정의 사이클을 반복함으로써 원하는 두께의 원자층 단위의 고유전막을 성장시킬 수 있다. 이를 통해, 도 2의 고유전막/고밀도 SiO2/Si 구조의 구조체를 제조할 수 있다.Referring to FIG. 6, the atomic layer deposition method uses an inert gas (Ar, N 2, etc.) after chemical adsorption on the substrate by injecting a precursor capable of forming a high dielectric film on a Si substrate having an SiO 2 ultra thin film formed thereon. By repeating the cycle of removing the unreacted excess precursor out of the reactor, a high-k film of atomic layer unit having a desired thickness can be grown. Through this, the high dielectric film/high density SiO 2 /Si structure of FIG. 2 can be manufactured.

상기 고유전막의 재료는 HfO2 또는 Al2O3의 금속산화물일 수 있으나, 이에 제한되는 것은 아니다. The material of the high dielectric film may be a metal oxide of HfO 2 or Al 2 O 3 , but is not limited thereto.

상기 고유전막의 두께는 3~100 nm일 수 있다. 만일 상기 고유전막의 두께가 3 nm 미만이면, 누설전류가 증가하여 고유전막의 특성을 나타내지 못하며, 100 nm를 초과하면 박막 증착 시간이 너무 오래 걸리므로 실용적이지 못한 문제가 있다. 본 발명의 일 제조예에서는 고유전막을 5 nm의 두께로 증착하였다.The thickness of the high dielectric film may be 3 to 100 nm. If the thickness of the high-k dielectric film is less than 3 nm, the leakage current increases and does not exhibit the characteristics of the high-k dielectric film, and if it exceeds 100 nm, there is a problem that it is not practical because the film deposition time is too long. In one manufacturing example of the present invention, a high dielectric film was deposited to a thickness of 5 nm.

다음으로, S40은 상기 고유전막 및 SiO2 초박막이 형성된 실리콘 기판을 수소 가스 분위기에서 열처리(PMA) 하는 단계이다.Next, S40 is a step of heat-treating (PMA) the silicon substrate on which the high dielectric film and the SiO 2 ultra thin film are formed in a hydrogen gas atmosphere.

도 7은 상기 고유전막 및 SiO2 초박막이 형성된 실리콘 기판을 수소 가스 분위기에서 열처리(PMA) 하는 단계를 나타내는 도면이다.7 is a view showing a step of heat treatment (PMA) of the silicon substrate on which the high dielectric film and the SiO 2 ultra thin film are formed in a hydrogen gas atmosphere.

상기 수소 가스 분위기는 5~10 vol% H2 및 90~95 vol% N2의 혼합가스를 포함할 수 있다.The hydrogen gas atmosphere may include a mixed gas of 5 to 10 vol% H 2 and 90 to 95 vol% N 2 .

상기 열처리는 200~300℃에서 수행될 수 있다. 만일, 상기 열처리 온도가 200 ℃ 미만이면 열처리로 인한 계면의 안정성 효과가 미미한 문제가 있고, 300℃를 초과하면 열처리 온도 대비 계면의 안정성 향상 효과가 크지 않으므로 열처리 온도를 증가시키는 실익이 크지 않아 바람직하지 못하며, 오히려 열처리 공정 시간 및 비용이 증가하는 문제가 있다.The heat treatment may be performed at 200 ~ 300 ℃. If the heat treatment temperature is less than 200°C, the stability effect of the interface due to heat treatment is insignificant, and if it exceeds 300°C, the effect of improving the stability of the interface compared to the heat treatment temperature is not large, so the practical benefit of increasing the heat treatment temperature is not large, which is undesirable. Rather, there is a problem that the heat treatment process time and cost increase.

본 발명에 따르면, 실리콘 기판 위에 질산산화법을 사용하여 고밀도의 SiO2 초박막을 형성하고, 그 위에 원자층 증착법으로 고유전막을 형성하여, 고밀도의 SiO2 층이 전자 터널링을 막는 버퍼층으로 작용하여 누설전류를 감소시키는 역할을 하고, 상기 고유전막 형성 후 수소 가스 분위기에서 열처리(PMA)를 통해 잔여하고 있는 불완전한 Si-O 결합을 제거하여 누설전류 밀도를 더욱 감소시킬 수 있다. 또한, 본 발명은 질산산화법과 수소 가스 분위기에서 열처리(PMA)를 함께 사용하여, 질산산화법과 수소 가스 분위기에서 열처리(PMA)를 각각 수행하여 얻은 누설전류 감소 효과의 합보다도 더 큰 시너지 효과를 일으킴으로써 0에 가깝도록 누설전류를 억제할 수 있다(도 10 및 도 11 참조).According to the invention, to form a high-density SiO 2 ultrathin film by using the nitric acid oxidation process on a silicon substrate, to form a unique conductive film as that on the atomic layer deposition method, serves as a buffer layer SiO 2 layer of a high density is to prevent electron tunneling leakage current It can serve to reduce and remove the remaining incomplete Si-O bond through heat treatment (PMA) in a hydrogen gas atmosphere after formation of the high dielectric film to further reduce the leakage current density. In addition, the present invention uses a nitric acid oxidation method and heat treatment (PMA) in a hydrogen gas atmosphere together, and produces a synergistic effect greater than the sum of the leakage current reduction effects obtained by performing heat treatment (PMA) in a nitric acid oxidation method and hydrogen gas atmosphere, respectively. By doing so, the leakage current can be suppressed to be close to zero (see FIGS. 10 and 11).

이하, 본 발명의 이해를 돕기 위하여 바람직한 제조예 및 실험예(example)를 제시한다. 다만, 하기의 제조예 및 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.Hereinafter, preferred manufacturing examples and experimental examples are provided to help understanding of the present invention. However, the following preparation examples and experimental examples are only for understanding the present invention, and the present invention is not limited by the following experimental examples.

<< 제조예Manufacturing example 1 : 질산산화법 및 수소 가스 분위기에서 열처리를 이용한 유전체 박막의 제조> 1: Preparation of dielectric thin film using nitric acid oxidation and heat treatment in a hydrogen gas atmosphere>

1) 실리콘 웨이퍼 세정1) Silicon wafer cleaning

실리콘 기판을 RCA 세정법(미국의 RCA 사에서 개발한 세정 방법)을 이용하여 표면에 흡착된 유무기 불순물을 제거하였다. 이후, 실리콘 웨이퍼 표면에 존재하는 자연산화막을 제거하기 위해 0.5 vol% 불산 용액에 1분간 담궈 반응시킨 후 건져내어 3차 초순수로 세척시켰다. Inorganic impurities adsorbed on the surface of the silicon substrate were removed using an RCA cleaning method (a cleaning method developed by RCA, USA). Thereafter, in order to remove the natural oxide film present on the surface of the silicon wafer, the reaction was immersed in a 0.5 vol% hydrofluoric acid solution for 1 minute, then dried and washed with tertiary ultra pure water.

2) 질산산화법을 이용한 고밀도의 2) High density using nitric acid oxidation SiOSiO 22 초박막 형성 Ultra thin film formation

세척된 실리콘 기판 위 고밀도의 SiO2 초박막 형성을 위해 질산산화법을 이용하여 121℃의 끓는 68 wt% 질산 용액에 실리콘 웨이퍼를 2시간 동안 담근 후, 완성된 SiO2/Si 구조의 웨이퍼를 3차 초순수를 이용하여 한번 더 세척하였다.To form a high-density SiO 2 ultra-thin film on the washed silicon substrate, the silicon wafer is immersed in a boiling 68 wt% nitric acid solution at 121° C. for 2 hours using nitric acid oxidation, and then the finished SiO 2 /Si structure wafer is third ultrapure water. It was washed once more using.

상기 SiO2는 약 1.9nm의 두께로 증착되었다.The SiO 2 was deposited to a thickness of about 1.9 nm.

3) 3) 원자층Atomic layer 증착법(atomic layer deposition: Atomic layer deposition: ALDALD ) 공정을 이용한 ) Process AlAl 22 OO 33 박막 제조 Thin film manufacturing

High-k/SiO2/Si 구조를 형성하기 위한 고유전막으로서 구하기 쉽고 열적 안정성이 우수한 Al2O3를 사용했다. Al2O3층을 형성하기 위한 공정으로는 저온에서 균일하고 고품질의 막을 만들 수 있는 원자층 증착법(atomic layer deposition: ALD)을 이용하였고, 알루미늄 전구체로서 트리메틸알루미늄을 사용하여 약 5 nm의 Al2O3 박막을 상기 SiO2층 상에 증착하였다.As a high dielectric film for forming a high-k/SiO 2 /Si structure, Al 2 O 3, which is easy to obtain and has excellent thermal stability, was used. As a process for forming the Al 2 O 3 layer, an atomic layer deposition (ALD) method capable of forming a uniform and high-quality film at a low temperature was used, and Al 2 of about 5 nm using trimethylaluminum as an aluminum precursor. A thin film of O 3 was deposited on the SiO 2 layer.

4) 열처리(Post-4) Heat treatment (Post- MetallizationMetallization Annealing : Annealing: PMAPMA ))

제조된 웨이퍼 표면에 흡착된 수분 및 OH기 제거를 위해 5 vol% H2와 95 vol% N2 혼합 가스 분위기에서 250℃로 10분 동안 열처리를 진행하였다.Heat treatment was performed at 250° C. for 10 minutes in a mixed gas atmosphere of 5 vol% H 2 and 95 vol% N 2 to remove moisture and OH groups adsorbed on the prepared wafer surface.

<< 제조예Manufacturing example 2> 2>

고유전막으로서 HfO2를 사용하기 위하여, 하프늄 전구체로서 HfI4 또는 HfCl4 을 사용하여 원자층 증착법을 통해 약 5 nm의 HfO2 박막을 상기 SiO2층 상에 증착하는 것을 제외하고는 제조예 1과 동일한 방법으로 수행하였다.In order to use HfO 2 as a high-k film, HfI 4 or HfCl 4 as a hafnium precursor was used to prepare a HfO 2 thin film of about 5 nm on the SiO 2 layer by atomic layer deposition, and It was carried out in the same way.

<< 비교예Comparative example 1> 1>

질산산화법을 이용한 고밀도의 SiO2 초박막 형성 단계를 수행하지 않고, Si 기판 상에 제조예 1과 동일한 방법으로 원자층 증착 공정을 통해 약 5 nm의 Al2O3 박막을 증착하고, 수소 가스 분위기에서 열처리를 수행하였다.Al 2 O 3 of about 5 nm through the atomic layer deposition process in the same manner as in Production Example 1 on the Si substrate without performing a high-density SiO 2 ultra-thin film forming step using nitric acid oxidation method A thin film was deposited, and heat treatment was performed in a hydrogen gas atmosphere.

<< 비교예Comparative example 2> 2>

수소 가스 분위기에서 열처리(Post-Metallization Annealing : PMA) 처리 단계를 수행하지 않고, 제조예 1과 동일한 방법으로 수행하였다.The heat treatment (Post-Metallization Annealing: PMA) treatment step in a hydrogen gas atmosphere was not performed, and was performed in the same manner as in Production Example 1.

<< 비교예Comparative example 3> 3>

질산산화법을 이용한 고밀도의 SiO2 초박막 형성 단계 및 수소 가스 분위기에서 열처리 단계를 수행하지 않고, Si 기판 상에 제조예 1과 동일한 방법으로 원자층 증착 공정을 통해 약 5 nm의 Al2O3 박막을 증착하였다.Al 2 O 3 thin film of about 5 nm through the atomic layer deposition process in the same manner as in Production Example 1 on the Si substrate without performing a high-density SiO 2 ultra-thin film formation step using a nitric acid oxidation method and a heat treatment step in a hydrogen gas atmosphere It was deposited.

<< 실험예Experimental Example 1 : 질산산화법 실시에 따른 고밀도 1: High density according to nitric acid oxidation method SiOSiO 22 버퍼층Buffer layer 형성 확인> Formation confirmation>

본 발명에 따라 제조된 유전체 박막에 있어서, 질산산화법 실시에 따른 고밀도 SiO2 버퍼층 형성을 확인하기 위하여 질산산화법을 실시한 제조예 1과, 질산산화법을 실시하지 않은 비교예 1의 박막에 대하여 HR-TEM(High resolusion transmission electron microscopy) 분석을 실시하여 그 결과를 도 7에 나타내었다.In the dielectric thin film prepared according to the present invention, HR-TEM for the thin film of Preparation Example 1 in which nitric acid oxidation was carried out and Comparative Example 1 in which nitric acid oxidation was not performed to confirm formation of a high-density SiO 2 buffer layer according to nitric acid oxidation (High resolusion transmission electron microscopy) analysis was performed, and the results are shown in FIG. 7.

도 7에 나타낸 바와 같이, 비교예 1에서 실리콘 기판 위에 바로 고유전율(high-k)을 갖는 유전체 물질인 Al2O3를 증착한 경우에는 계면에 두께 약 1.5nm의 SiOx 층이 생긴 것을 관찰할 수 있다. 상기 SiOx 층은 원자층 증착(ALD) 공정 중 의도치않게 형성되었으나, 이에 반해 질산산화법을 통해 계면에 SiO2 층을 형성한 샘플은 1.9nm 두께의 SiO2 층이 계면에 균일하게 형성됨을 확인할 수 있다.As shown in FIG. 7, when Comparative Example 1 deposited Al 2 O 3 as a dielectric material having a high dielectric constant (high-k) directly on a silicon substrate, it was observed that an SiO x layer having a thickness of about 1.5 nm was formed at the interface. can do. Although the SiOx layer was unintentionally formed during the atomic layer deposition (ALD) process, on the other hand, a sample in which the SiO 2 layer was formed at the interface through nitric acid oxidation was confirmed that the SiO 2 layer with a thickness of 1.9 nm was uniformly formed at the interface. have.

또한, 고유전체막과 Si 기판 사이의 계면의 SiO2층 유무에 따른 차이를 분석하기 위하여, 제조예 1과 비교예 1의 박막에 대하여 XPS(X-Ray photoelectron spectrography) 분석을 실시하여 그 결과를 도 8에 나타내었다.In addition, in order to analyze the difference between the presence or absence of the SiO 2 layer at the interface between the high dielectric film and the Si substrate, XPS (X-Ray photoelectron spectrography) analysis was performed on the thin films of Preparation Example 1 and Comparative Example 1 to obtain the results. It is shown in FIG. 8.

도 8에 나타낸 바와 같이, 비교예 1 및 제조예 1에서 제조된 박막의 성분 비교 결과, Al 2p 분석(a)에 있어서, 두 샘플 모두 고유전막으로서 Al2O3 층이 잘 형성되었다. 다음으로 두 샘플의 O1s 영역을 분석한 결과(c), 두 샘플 모두 Al-O 결합과 Si-O 결합에 상응하는 피크가 관찰되었다. 그러나, Si 2p 분석(b) 결과, 본 발명에 따라 질산산화법을 실시하여 SiO2층을 형성한 제조예 1의 샘플의 경우에는 Si-O 결합에 해당하는 2p3 /2와 2p1 /2가 각각 102.7 eV와 103.3 eV에서 뚜렷하게 관찰된 반면, 질산산화법을 실시하지 않은 비교예 1의 샘플의 경우에는 Si-O 결합 피크가 뚜렷하게 관찰되지 않았으며, 이는 고유전체 막을 형성하기 위한 원자층 증착(ALD) 공정 중에 공기 중 산소와의 반응 또는 잔류하는 OH기로 인해 표면산화가 발생하여 생성된 저밀도의 SiOx층으로 인한 것으로 확인된다.As shown in FIG. 8, as a result of comparing the components of the thin films prepared in Comparative Example 1 and Preparation Example 1, in the Al 2p analysis (a), the Al 2 O 3 layer was well formed as a high dielectric film in both samples. Next, as a result of analyzing the O1s region of both samples (c), peaks corresponding to Al-O bond and Si-O bond were observed in both samples. However, Si 2p analysis (b) results, in the case of a sample of Production Example 1 to form a SiO 2 layer subjected to nitric acid oxidation method according to the present invention, the 2p 3/2 and 2p 1/2 corresponding to the SiO bond While it was clearly observed at 102.7 eV and 103.3 eV, respectively, in the sample of Comparative Example 1 without nitric acid oxidation, Si-O bond peaks were not clearly observed, which was the atomic layer deposition (ALD) to form the high dielectric film. ) During the process, it is confirmed that this is due to the low density SiO x layer generated by surface oxidation due to reaction with oxygen in the air or residual OH groups.

따라서, 본 발명에 따른 박막은 질산산화법에 의해 실리콘 기판과 고유전막인 Al2O3층 사이에 고밀도 SiO2층이 형성됨을 확인하였다.Therefore, it was confirmed that the thin film according to the present invention formed a high density SiO 2 layer between the silicon substrate and the Al 2 O 3 layer, which is a high dielectric film, by nitric acid oxidation.

<< 실험예Experimental Example 2 : 질산산화법 및 수소 가스 분위기에서 열처리 실시에 따른 2: According to nitric acid oxidation method and heat treatment in a hydrogen gas atmosphere 계면준위Interfacial level 밀도의 변화> Density change>

본 발명에 따라 질산산화법 및 수소 가스 분위기에서 열처리를 통해 제조된 유전체 박막에 있어서, 질산산화법 및 수소 가스 분위기에서 열처리 실시에 따라 Al2O3와 Si 사이의 계면에 존재하는 계면준위 밀도(Dit)의 변화를 계산하여, 그 결과를 도 9에 나타내었다. 상기 Dit 값은 하기 수학식 1에 나타낸 바와 같이, 고주파수 및 저주파수에서의 소모층의 정전용량(capacitance)의 차이로부터 계산되었다.In the dielectric thin film prepared by the nitric acid oxidation method and the heat treatment in a hydrogen gas atmosphere according to the present invention, the interface level density (D it) present at the interface between Al 2 O 3 and Si according to the nitric acid oxidation method and the heat treatment in a hydrogen gas atmosphere ), and the results are shown in FIG. 9. The D it value was calculated from the difference in capacitance of the consumption layer at high and low frequencies, as shown in Equation 1 below.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

여기서, Dit는 계면준위 밀도를 나타내고, Cit는 계면에서의 정전용량이고, q는 전하이고, Cox는 최대 산화물 정전용량이며, CLF는 저주파수(100 kHz)에서 정전용량이고, CHF는 고주파수(1 MHz)에서의 정전용량이다.Here, D it represents the interface level density, C it is the capacitance at the interface, q is the charge, C ox is the maximum oxide capacitance, C LF is the capacitance at low frequency (100 kHz), C HF Is the capacitance at high frequency (1 MHz).

먼저, SiO2 버퍼층 형성에 따른 계면준위 밀도의 계산값을 비교한 결과, SiO2 층을 형성하지 않은 비교예의 샘플의 계면준위 밀도값은 2.5 × 1012 atoms eV-1cm-2이었으나, 질산산화법을 통해 고밀도 SiO2 층이 형성된 본 발명의 샘플은 7.3 × 1011 atoms eV-1cm-2로 약 101 단위 규모로 감소되었다. 이러한 결과는 Al2O3/Si 계면상에서 격자 미스매치 및 자연적인 계면 결함이 고밀도 SiO2 버퍼층의 형성에 의해 감소되어, 이를 통해 계면준위 밀도가 감소됨을 나타낸다.First, as a result of comparing the calculated value of the interfacial level density according to the formation of the SiO 2 buffer layer, the interfacial level density value of the sample of the comparative example without forming the SiO 2 layer was 2.5 × 10 12 atoms eV -1 cm -2, but the nitric acid oxidation method The sample of the present invention in which a high-density SiO 2 layer was formed through was reduced to about 10 1 unit scale to 7.3 × 10 11 atoms eV -1 cm -2 . These results indicate that lattice mismatch and natural interfacial defects on the Al 2 O 3 /Si interface are reduced by the formation of a high density SiO 2 buffer layer, thereby reducing the interface level density.

추가적으로 수소 가스 분위기에서 열처리(PMA) 후의 각 샘플의 계면준위 밀도 값은 SiO2 층을 형성하지 않은 경우, 6.4 × 1011 atoms eV-1cm-2였고, 고밀도 SiO2 층이 형성된 본 발명의 샘플은 3.0 × 1010 atoms eV-1cm-2로 두 샘플 모두 감소하였으며, 특히 고밀도 SiO2 층이 형성된 본 발명의 샘플의 계면준위 밀도가 큰 폭으로 감소함을 확인하였다. 이상의 결과를 통해 고밀도 SiO2 층 형성 시, 계면준위 밀도가 감소하므로 계면 결함이 크게 감소함을 알 수 있으며, PMA 처리를 통해 불포화된 Si-O 결합의 제거 때문에 결함 준위들이 더욱 감소하여 고품질의 중간층을 제조할 수 있음을 확인하였다.Additionally, the samples of the present invention, the interface state density of each sample after the heat treatment (PMA) are not formed when the SiO 2 layer, was 6.4 × 10 11 atoms eV -1 cm -2, having a high-density SiO 2 layer in a hydrogen gas atmosphere. It was confirmed that both samples were reduced to 3.0×10 10 atoms eV -1 cm -2 , and the interfacial level density of the sample of the present invention in which a high-density SiO 2 layer was formed was significantly reduced. Through the above results, it can be seen that when forming a high-density SiO 2 layer, the interfacial defects are greatly reduced because the interfacial level density is reduced. It was confirmed that can be prepared.

<< 실험예Experimental Example 3 : 질산산화법 및 수소 가스 분위기에서 열처리 실시에 따른 누설전류 밀도의 변화> 3: Change in leakage current density according to nitric acid oxidation and heat treatment in a hydrogen gas atmosphere>

본 발명에 따라 질산산화법 및 수소 가스 분위기에서 열처리를 통해 제조된 유전체 박막에 있어서, 질산산화법 및 수소 가스 분위기에서 열처리 실시에 따른 누설전류 밀도 변화를 전류 전압(I-V) 곡선으로 -1V에서 분석하여 도 10에 나타내었다.In the dielectric thin film prepared by heat treatment in nitric acid oxidation method and hydrogen gas atmosphere according to the present invention, the leakage current density change according to the heat treatment in nitric acid oxidation method and hydrogen gas atmosphere is analyzed at -1 V as a current voltage (IV) curve. 10.

도 10에 나타낸 바와 같이, 질산산화법 및 수소 가스 분위기에서 열처리를 수행하지 않은 Al2O3/Si 샘플의 누설전류 밀도는 8.1×10-9 A cm-2인 것으로 나타났으나, 본 발명에 따라 질산산화법을 처리한 경우에는 누설전류 밀도가 1.1×10-11 A cm-2로서 질산산화법 처리 전보다 102 단위 규모로 감소하였다. 이는 본 발명에 따라 질산산화법을 수행하여 Al2O3 층과 Si 기판 간에 형성된 고밀도 SiO2 버퍼층이 이의 절연 특성을 향상시켰음을 나타낸다.As shown in FIG. 10, the leakage current density of the Al 2 O 3 /Si sample without heat treatment in a nitric acid oxidation method and a hydrogen gas atmosphere was found to be 8.1×10 -9 A cm -2 , according to the present invention. In the case of the nitric acid oxidation method, the leakage current density was 1.1×10 -11 A cm -2 , which was reduced to a scale of 10 2 units than before the nitric acid treatment. This indicates that the high-density SiO 2 buffer layer formed between the Al 2 O 3 layer and the Si substrate by performing the nitric acid oxidation method according to the present invention improved its insulating properties.

게다가, 250℃에서 5 vol% H2 및 95 vol% N2 분위기에서 PMA 처리 후의 상기 Al2O3/Si 샘플의 누설전류 밀도는 2.8×10-11 A cm-2로서, 역시 102 규모로 감소되었으며, 고밀도 SiO2 버퍼층이 형성된 경우의 PMA 처리 후에는 1.4×10-12 A cm-2로서 질산산화법 및 PMA 처리를 각각 수행한 경우보다 101 단위 규모로 더 감소함으로써, 거의 누설전류 밀도가 0에 가깝다.In addition, the leakage current density of the Al 2 O 3 /Si sample after PMA treatment in an atmosphere of 5 vol% H 2 and 95 vol% N 2 at 250° C. is 2.8×10 −11 A cm −2 , which is also on a scale of 10 2 After the PMA treatment in the case where the high-density SiO 2 buffer layer was formed, the leakage current density was almost reduced by 1.4×10 -12 A cm -2 , which is further reduced by 10 1 unit scale than when the nitric acid oxidation method and the PMA treatment were performed respectively. Close to zero

이와 같이, 본 발명에 따른 질산산화법 및 PMA 처리를 모두 수행한 경우에는 각각 수행한 경우의 누설전류 감소 효과의 합보다도 더 큰 시너지 효과를 낼 수 있어, 누설전류 밀도가 거의 없는 고유전체/고밀도 SiO2/Si 구조의 박막을 제조할 수 있으므로, 반도체 제조에 유용하게 사용될 수 있다.As described above, when both the nitric acid oxidation method and the PMA treatment according to the present invention are performed, a synergistic effect can be generated that is greater than the sum of the leakage current reduction effects when each is performed, and thus a high dielectric/high density SiO having almost no leakage current density Since a 2 /Si structured thin film can be produced, it can be usefully used in semiconductor manufacturing.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented as specific examples for ease of understanding, and are not intended to limit the scope of the present invention. It is apparent to those skilled in the art to which the present invention pertains that other modifications based on the technical idea of the present invention can be implemented in addition to the embodiments disclosed herein.

10 : Si 기판
20 : 저밀도 SiOx 층
25 : 고밀도 SiO2 층
30 : 고유전막10: Si substrate
20: low density SiO x layer
25: high density SiO 2 layer
30: high dielectric film

Claims (8)

실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계;
상기 불순물 또는 자연산화막이 제거된 실리콘 기판 상에 질산산화법을 이용하여 고밀도의 SiO2 초박막을 형성하는 단계;
상기 SiO2 초박막 상에 원자층 증착법을 이용하여 고유전막을 형성하는 단계; 및
상기 고유전막 및 SiO2 초박막이 형성된 실리콘 기판을 수소 가스 분위기에서 열처리하는 단계를 포함하는 누설전류를 차단한 유전체 박막의 제조방법.Removing impurities or natural oxide films of the silicon substrate;
Forming a high-density SiO 2 ultra-thin film on the silicon substrate from which the impurity or natural oxide film has been removed using nitric acid oxidation;
Forming a high dielectric film on the SiO 2 ultra thin film using an atomic layer deposition method; And
A method of manufacturing a dielectric thin film with blocking leakage current, comprising the step of heat-treating the silicon substrate on which the high dielectric film and the SiO 2 ultra thin film are formed in a hydrogen gas atmosphere. 제1항에 있어서,
상기 실리콘 기판의 불순물 또는 자연산화막을 제거하는 단계는
RCA 세정법으로 실리콘 기판에 흡착된 불순물을 제거하는 단계; 및
상기 실리콘 기판을 불산 용액에 침지시켜 자연산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The step of removing impurities or natural oxide films of the silicon substrate is
Removing impurities adsorbed on the silicon substrate by the RCA cleaning method; And
And removing the natural oxide layer by immersing the silicon substrate in a hydrofluoric acid solution. 제1항에 있어서,
상기 실리콘 기판 상에 질산산화법을 이용하여 고밀도의 SiO2 초박막을 형성하는 단계는 120~125℃의 60~70 wt% 질산 용액에 실리콘 기판을 침지시킴으로써 수행되는 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The step of forming a high-density SiO 2 ultra-thin film using nitric acid oxidation on the silicon substrate is performed by immersing the silicon substrate in a 60-70 wt% nitric acid solution at 120-125° C. to block leakage current. Method of manufacturing a thin film. 제1항에 있어서,
상기 고밀도의 SiO2 초박막의 두께는 1.5~2.5 nm인 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The high-density SiO 2 ultra-thin film thickness of 1.5 ~ 2.5 nm, characterized in that the leakage current blocking method of manufacturing a dielectric thin film. 제1항에 있어서,
상기 고유전막의 재료는 HfO2 또는 Al2O3의 금속산화물인 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The material of the high dielectric film is a metal oxide of HfO 2 or Al 2 O 3 . 제1항에 있어서,
상기 고유전막의 두께는 3~100 nm인 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The method of manufacturing a dielectric thin film with blocking leakage current, characterized in that the thickness of the high dielectric film is 3 to 100 nm. 제1항에 있어서,
상기 수소 가스 분위기는 5~10 vol% H2 및 90~95 vol% N2의 혼합가스를 포함하는 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
The hydrogen gas atmosphere is 5 to 10 vol% H 2 and 90 to 95 vol% N 2 The method of manufacturing a dielectric thin film having a leakage current, characterized in that it contains a mixed gas. 제1항에 있어서,
상기 수소 가스 분위기에서 열처리는 200~300℃에서 수행되는 것을 특징으로 하는 누설전류를 차단한 유전체 박막의 제조방법.According to claim 1,
Heat treatment in the hydrogen gas atmosphere is performed at 200 ~ 300 ℃ method of manufacturing a dielectric thin film blocking leakage current.
KR1020190004679A 2019-01-14 2019-01-14 Preparation method of deelectronics thin film blocking leakage current KR102172776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190004679A KR102172776B1 (en) 2019-01-14 2019-01-14 Preparation method of deelectronics thin film blocking leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190004679A KR102172776B1 (en) 2019-01-14 2019-01-14 Preparation method of deelectronics thin film blocking leakage current

Publications (2)

Publication Number Publication Date
KR20200088104A true KR20200088104A (en) 2020-07-22
KR102172776B1 KR102172776B1 (en) 2020-11-02

Family

ID=71892980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190004679A KR102172776B1 (en) 2019-01-14 2019-01-14 Preparation method of deelectronics thin film blocking leakage current

Country Status (1)

Country Link
KR (1) KR102172776B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023145A (en) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
KR20050033323A (en) * 2003-10-06 2005-04-12 삼성전자주식회사 Method of fabricating hafnium oxide film
WO2006022175A1 (en) * 2004-08-23 2006-03-02 Nec Corporation Semiconductor device and method for manufacturing the same
KR100640380B1 (en) 2004-03-12 2006-10-30 삼성전자주식회사 Swing type portable terminal
KR101561924B1 (en) * 2014-06-12 2015-10-22 연세대학교 산학협력단 Method for post-treating oxide thin film, and method for fabricating semiconductor device using the same
KR101772328B1 (en) * 2016-05-03 2017-08-29 한양대학교 에리카산학협력단 Hydrogen and Moisture absorption getter and method of fabricating of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023145A (en) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
KR20050033323A (en) * 2003-10-06 2005-04-12 삼성전자주식회사 Method of fabricating hafnium oxide film
KR100640380B1 (en) 2004-03-12 2006-10-30 삼성전자주식회사 Swing type portable terminal
WO2006022175A1 (en) * 2004-08-23 2006-03-02 Nec Corporation Semiconductor device and method for manufacturing the same
KR101561924B1 (en) * 2014-06-12 2015-10-22 연세대학교 산학협력단 Method for post-treating oxide thin film, and method for fabricating semiconductor device using the same
KR101772328B1 (en) * 2016-05-03 2017-08-29 한양대학교 에리카산학협력단 Hydrogen and Moisture absorption getter and method of fabricating of the same

Also Published As

Publication number Publication date
KR102172776B1 (en) 2020-11-02

Similar Documents

Publication Publication Date Title
TWI691081B (en) System and method for gas-phase sulfur passivation of a semiconductor surface
US8920877B2 (en) Preparation of epitaxial graphene surfaces for atomic layer deposition of dielectrics
TWI447908B (en) Replacement metal gate transistors with reduced gate oxide leakage
KR20180041083A (en) A method for passivating a surface of a semiconductor and related systems
US10483097B2 (en) Method for cleaning, passivation and functionalization of Si—Ge semiconductor surfaces
TW200418185A (en) A method for making a semiconductor device having an ultra-thin high-k gate dielectric
CN1941293A (en) Method for depositing atomic-layer to semiconductor device by pretreatment materials
Offenberg et al. Ultraclean, integrated processing of thermal oxide structures
JP2011103318A (en) Semiconductor device and method of manufacturing the same
Li et al. SiGe gate oxide prepared at low‐temperatures in an electron cyclotron resonance plasma
WO2003058701A2 (en) Uv-enhanced oxy-nitridation of semiconductor substrates
JP2010016298A (en) Method of forming thin metal oxide film
KR102172776B1 (en) Preparation method of deelectronics thin film blocking leakage current
US11682556B2 (en) Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials
KR101455263B1 (en) Method for reducing native oxide on substrate and method for manufacturing a semiconductor device using the same
US20070042120A1 (en) Method of forming semiconductor layer
Choi et al. Cleaning of Si and properties of the HfO 2–Si interface
US20230223166A1 (en) High dielectric films and semiconductor or capacitor devices comprising same
KR102347279B1 (en) Method for producing a hydrocarbon thin film
KR100329745B1 (en) A method for forming gate dielectric layer using alumina
KR101504548B1 (en) A deposition method of hafinium-nitride using hydrogen plasma and semiconductor device using the same
KR100470129B1 (en) Method for the preparation of thin film transistor having improved interface property
KR100500698B1 (en) Dangling bond decrease Method for forming high-permitivity gate dielectric
CN107785270B (en) Nitridation method of MOSFET device
CN113748490A (en) Semiconductor structure and method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant