KR20200081681A - 램프신호 생성기 및 이를 포함하는 이미지 센서 - Google Patents

램프신호 생성기 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR20200081681A
KR20200081681A KR1020180171453A KR20180171453A KR20200081681A KR 20200081681 A KR20200081681 A KR 20200081681A KR 1020180171453 A KR1020180171453 A KR 1020180171453A KR 20180171453 A KR20180171453 A KR 20180171453A KR 20200081681 A KR20200081681 A KR 20200081681A
Authority
KR
South Korea
Prior art keywords
control unit
signal
lamp
offset
lamp signal
Prior art date
Application number
KR1020180171453A
Other languages
English (en)
Other versions
KR102576744B1 (ko
Inventor
김진선
신민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180171453A priority Critical patent/KR102576744B1/ko
Priority to US16/391,126 priority patent/US10958858B2/en
Priority to CN201910515821.1A priority patent/CN111385496B/zh
Priority to JP2019208577A priority patent/JP7417405B2/ja
Publication of KR20200081681A publication Critical patent/KR20200081681A/ko
Application granted granted Critical
Publication of KR102576744B1 publication Critical patent/KR102576744B1/ko

Links

Images

Classifications

    • H04N5/357—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/374—
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 램프신호 생성기 및 이를 포함하는 이미지 센서에 관한 것으로, 램프신호 생성기에서 노이즈를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 기준전압을 생성하는 기준전압 생성부, 기준전압의 이득을 제어하는 이득 제어부, 이득 제어부의 출력에 대응하여 램프신호를 생성하는 램프신호 제어부 및 이득 제어부의 출력단에 전류 미러 구조로 연결되며, 제어신호에 대응하여 램프신호의 오프셋을 제어하는 오프셋 제어부를 포함한다.

Description

램프신호 생성기 및 이를 포함하는 이미지 센서{Ramp signal generator and image sensor including the same}
본 발명은 램프신호 생성기 및 이를 포함하는 이미지 센서에 관한 것으로, 램프신호 생성기에서 노이즈를 줄일 수 있도록 하는 기술이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS; CMOS Image Sensor)는 기타 경쟁 제품에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도, 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이러한 씨모스 이미지 센서는 고체 촬상 소자와 달리 픽셀 어레이에서 출력되는 아날로그 형태의 신호(픽셀 신호)를 디지털 형태의 신호로 변환하는 동작이 필요하다. 씨모스 이미지 센서는 아날로그 신호에서 디지털 신호로의 변환을 위해서 내부에 고해상도의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 사용한다.
아날로그-디지털 변환 장치는 픽셀 어레이의 출력 신호인 아날로그 출력 전압에 대하여 상호연관 이중 샘플링을 수행하고 그 결과 전압을 저장한다. 또한, 램프신호 생성기에서 생성된 램프신호에 응답해서 상호연관 이중 샘플링 동작에서 저장된 전압을 소정의 기준전압(램프 신호)과 비교함으로써 디지털 코드 생성을 위한 비교 신호를 제공한다.
그런데, 램프신호 생성기에서 발생되는 노이즈가 아날로그-디저털 변환 장치에 전달되는 경우 성호연관 이중 샘플링 동작 특성이 변화되고 이로 인해 이미지 센서의 화질이 열화될 수 있다.
본 발명의 실시예는 램프신호 생성기에서 오프셋을 미세하게 조절하여 노이즈를 줄일 수 있도록 하는 램프 생성기 및 이를 포함하는 이미지 센서를 제공한다.
본 발명의 실시예에 따른 램프신호 생성기는, 기준전압을 생성하는 기준전압 생성부; 기준전압의 이득을 제어하는 이득 제어부; 이득 제어부의 출력에 대응하여 램프신호를 생성하는 램프신호 제어부; 및 이득 제어부의 출력단에 전류 미러 구조로 연결되며, 제어신호에 대응하여 램프신호의 오프셋을 제어하는 오프셋 제어부를 포함한다.
본 발명의 다른 실시예에 따른 이미지 센서는, 입사광에 상응하는 복수의 픽셀신호를 출력하는 픽셀 어레이; 램프신호를 생성하는 램프신호 생성기; 램프신호에 대응하여 복수의 픽셀신호를 디지털 신호로 변환하는 아날로그-디지털 변환 회로를 포함하고, 램프신호 생성기는 기준전압을 생성하는 기준전압 생성부; 기준전압의 이득을 제어하는 이득 제어부; 이득 제어부의 출력에 대응하여 램프신호를 생성하는 램프신호 제어부; 및 이득 제어부의 출력단에 연결되며, 제어신호에 대응하여 램프신호의 오프셋을 제어하는 오프셋 제어부를 포함한다.
본 발명의 실시예는 낮은 이득 구간에서 노이즈를 감소시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 램프신호 생성기를 포함하는 이미지 센서에 관한 구성도.
도 2는 도 1의 램프신호 생성기에 관한 상세 구성도.
도 3은 도 2의 램프신호 생성기에 관한 상세 회로도.
도 4는 도 3의 램프신호 생성기에서 오프셋 변화를 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 본 발명의 실시예를 설명함에 있어서 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 따른 이미지 센서에 관한 구성도이다.
본 발명의 실시예에 따른 이미지 센서(10)는 픽셀 어레이(100), 광학 블랙 픽셀(OBP; Optical Back Pixel)(110), 로오 디코딩 회로(200), 램프신호 생성기(300), 아날로그-디지털 변환 회로(ADC; Analog to Digital Converter)(400), 출력 버퍼(500) 및 제어부(600)를 포함한다.
픽셀 어레이(100)는 입사되는 광신호를 전기적 신호로 변환하여 픽셀신호 OUT를 아날로그-디지털 변환 회로(400)에 출력한다. 여기서, 픽셀 어레이(100)는 로오 디코딩 회로(200)로부터 인가되는 리셋신호 RX, 전송신호 TX 및 선택신호 SX와 같은 구동신호에 의해 구동될 수 있다.
그리고, 광학 블랙 픽셀(110)은 픽셀 어레이(100)의 일측 외곽에 인접하게 배치될 수 있다. 광학 블랙 픽셀(110)은 암흑(dark) 상태에서 픽셀 어레이(100)의 오프셋 값(Offset Value)을 보상할 수 있다.
예를 들어, 광학 블랙 픽셀(110)은 차광막에 의해 입사광이 차단된 픽셀을 이용하여 블랙 레벨을 유지한다. 이러한 광학 블랙 픽셀(110)은 블랙 레벨을 보정하기 위해 선택적으로 구동되어 픽셀 출력을 조절하는 블랙 픽셀을 포함한다.
광학 블랙 픽셀(110)은 픽셀 어레이(100)에 구비된 액티브 픽셀과 동일한 구조를 갖는다. 그리고, 광학 블랙 픽셀(110)은 메탈층에 의해 입사광이 차단된 구조를 갖는 복수 개의 단위픽셀(R,G,B)을 이용하여 해당 액티브 픽셀의 오프셋 값을 결정하는 방식으로 노이즈를 저감할 수 있다.
즉, 광학 블랙 픽셀(110)은 주변의 온도 변화에 따라 영상 신호의 레벨이 변동되는 것을 방지한다. 이러한 광학 블랙 픽셀(110)은 차광된 단위 픽셀(R,G,B 화소)을 구비하여 입사광에 무관하게 일정한 기준신호를 출력한다.
그리고, 로오 디코딩 회로(200)는 제어부(600)로부터 인가되는 제어신호 CON에 따라 픽셀 어레이(100) 내의 픽셀을 로오 라인별로 각각 선택하여 그 동작을 제어한다.
또한, 램프신호 생성기(300)는 제어부(600)로부터 인가되는 제어신호 CON에 따라 램프신호 RAMP를 생성하여 아날로그-디지털 변환 회로(400)에 출력한다. 본 발명의 실시예에서 램프신호 생성기(300)는 램프신호 RAMP의 생성시 램프신호 RAMP의 오프셋 값을 미세하게 조절하여 노이즈를 줄일 수 있도록 한다.
아날로그-디지털 변환 회로(400)는 픽셀 어레이(100)로부터 출력되는 아날로그 픽셀신호 OUT를 디지털 신호로 변환한다. 이러한 아날로그-디지털 변환 회로(400)는 픽셀 어레이(100)로부터 출력되는 픽셀신호 OUT와, 램프신호 생성기(300)로부터 인가되는 램프신호 RAMP의 값을 비교한다. 그리고, 아날로그-디지털 변환 회로(400)는 픽셀신호 OUT와, 램프신호 RAMP의 비교 값에 대응하여 제어부(600)로부터 인가되는 클록 CLK을 카운팅하여 컬럼 단위의 카운팅 신호 CNT를 출력한다.
또한, 출력 버퍼(500)는 아날로그-디지털 변환 회로(400)로부터 인가되는 카운팅 신호 CNT를 래치한다. 그리고, 출력 버퍼(500)는 카운팅 정보를 래치하고 출력 제어신호 OCON에 대응하여 순차적으로 픽셀 데이터를 출력한다.
그리고, 제어부(600)는 로오 디코딩 회로(200), 램프신호 생성기(300), 아날로그-디지털 변환 회로(400) 및 출력 버퍼(500)의 동작을 제어한다. 여기서, 제어부(600)는 타이밍 제너레이터(Timing generator)를 포함할 수 있다. 즉, 제어부(600)는 이미지의 센싱에서부터 센싱된 이미지 데이터를 출력하기 위한 제반 절차를 시간 정보에 따라 제어할 수 있다.
도 2는 도 1의 램프신호 생성기(300)에 관한 상세 구성도이다.
램프신호 생성기(300)는 기준전압 생성부(310), 이득 제어부(320), 램프신호 제어부(330) 및 오프셋 제어부(340)를 포함한다.
여기서, 기준전압 생성부(310)는 기준전압 VREF을 생성한다. 이러한 기준 전압 생성부(310)는 전류원 IREF, 트랜지스터 M1~M3를 포함한다.
전류원 IREF은 기준 전류를 공급한다. 트랜지스터 M1, M2는 전원전압 VDD의 인가단에 병렬 연결되어 게이트 단자가 공통 연결된다. 트랜지스터 M1, M2는 커런트 미러 구조로 연결되며 전류원 IREF에서 공급되는 기준 전류를 인가받아 이득 제어부(320)에 기준전압 VREF을 공급한다. 그리고, 트랜지스터 M3는 트랜지스터 M2와 접지전압단 사이에 연결되어 게이트 단자와 드레인 단자를 통해 기준전압 VREF이 인가된다.
이득 제어부(320)는 기준전압 생성부(310)에서 제공된 기준전압 VREF의 이득을 제어한다. 이러한 이득 제어부(320)는 트랜지스터 M5와 이득 조절회로(321)를 포함한다.
트랜지스터 M5는 전원전압 VDD의 인가단과 이득 조절회로(321) 사이에 연결되어 게이트와 드레인 단자가 공통 연결된다. 트랜지스터 M5는 이득 조절회로(321)에서 조절된 이득에 대응하여 램프신호 제어부(330)에 램프 바이어스 전압을 공급한다.
그리고, 이득 조절회로(321)는 트랜지스터 M5와 접지전압단 사이에 연결되어 기준전압 VREF의 이득을 조절한다. 이러한 이득 조절회로(321)는 트랜지스터 M3와 커런트 미러 구조로 연결된다. 예를 들어, 이득 조절회로(321)는 트랜지스터의 크기를 유동적으로 하여 이득을 조절하는 방식으로 구현할 수 있다. 이득 조절회로(321)는 이득에 따라 변하는 램프 바이어스 전압을 생성하여 램프 제어부(330)에 공급한다.
그리고, 램프신호 제어부(330)는 이득 제어부(320)의 출력에 대응하여 램프신호 RAMP를 생성한다. 이러한 램프신호 제어부(330)는 램프 셀(331)과 저항 R을 포함한다.
여기서, 램프 셀(331)은 전원전압 VDD의 인가단과 저항 R 사이에 연결된다. 램프 셀(331)은 제어신호 CON에 대응하여 이득 제어부(320)로부터 인가되는 램프 바이어스 전압의 레벨을 제어하여 램프신호 RAMP를 생성한다. 여기서, 제어신호 CON는 제어부(600)로부터 생성될 수 있다.
예를 들어, 램프 셀(331)은 제어신호 CON에 따라 연결되는 트랜지스터의 갯수를 조절하여 램프신호 RAMP를 생성할 수 있다. 그리고, 램프 셀(331)은 이득 제어부(320)와 커런트 미러 방식으로 연동될 수 있다. 그리고, 저항 R은 램프신호 RAMP의 출력단과 접지전압단 사이에 연결된다. 저항 R은 램프 셀(331)에서 발생된 램프신호 RAMP를 출력한다.
그리고, 오프셋 제어부(340)는 이득 제어부(320)의 출력에 대응하여 램프신호 RAMP의 오프셋을 제어한다. 여기서, 오프셋 제어부(340)는 전원전압 VDD의 인가단과 램프신호 RAMP의 출력단 사이에 연결되어 이득 제어부(320)의 출력에 따라 오프셋 값을 제어한다.
도 2에 도시된 램프신호 생성기(300)의 각 회로에서 발생되는 램프 노이즈는 저항 R을 통해 램프신호 RAMP에 포함되어 아날로그-디지털 변환회로(400) 측으로 전달된다. 기준전압 생성부(310)에서 발생된 기준 전류에 의한 노이즈는 이득 제어부(320)를 거치면서 커런트 전달 비율에 의해 증폭되어 출력으로 전달된다. 동일한 방식으로 각각의 회로에서 발생되는 노이즈는 모두 램프신호 RAMP에 포함되어 아날로그-디지털 변환회로(400) 측으로 전달된다.
특히, 아날로그-디지털 변환회로(400)는 이득이 낮은 구간에서 양자화(Quantization) 노이즈에 의해 다크 코드 히스토그램(Dark Code Histogram)의 왜곡이 나타나 노이즈가 열화될 수 있다. 따라서, 본 발명의 실시예는 오프셋 제어부(340)에서 램프신호 RAMP의 오프셋을 미세하게 조절하여 노이즈 열화를 감소시킬 수 있도록 한다.
도 3은 도 2의 램프신호 생성기(300)에 관한 상세 회로도이다.
기준전압 생성부(310)와 이득 제어부(320)의 상세 회로에 대해서는 위의 도 2에서 이미 설명하였으므로, 도 3에서는 램프신호 제어부(330)와 오프셋 제어부(340)의 상세 회로에 대해 설명하기로 한다.
먼저, 램프신호 제어부(330)의 램프 셀(331)은 복수의 트랜지스터 M10~M12와 복수의 스위칭 소자 SW10~SW12를 포함한다. 복수의 트랜지스터 M10~M12는 전원전압 VDD의 인가단에 병렬 연결될 수 있다. 여기서, 복수의 트랜지스터 M10~M12는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 복수의 트랜지스터 M10~M12는 동일한 사이즈(예를 들어, 채널 사이즈)로 설정될 수 있다.
본 발명의 실시예에서는 램프 셀(331)에 3개의 트랜지스터 M10~M12와 3개의 스위칭 소자 SW10~SW12가 구비되는 것을 일 예로 설명하였지만, 램프 셀(331)에 포함되는 트랜지스터와 스위칭 소자의 개수는 충분히 변경이 가능하다.
트랜지스터 M10는 전원전압 VDD의 인가단과 스위칭 소자 SW10 사이에 연결되어 게이트 단자가 트랜지스터 M5의 게이트 단자와 공통 연결된다. 그리고, 트랜지스터 M11는 전원전압 VDD의 인가단과 스위칭 소자 SW11 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 또한, 트랜지스터 M12는 전원전압 VDD의 인가단과 스위칭 소자 SW12 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다.
또한, 스위칭 소자 SW10는 트랜지스터 M10와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다. 그리고, 스위칭 소자 SW11는 트랜지스터 M11와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다. 또한, 스위칭 소자 SW12는 트랜지스터 M12와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
한편, 오프셋 제어부(340)는 전원전압 VDD의 인가단에 병렬 연결된 복수의 오프셋 셀(341~345)을 포함한다. 복수의 오프셋 셀(341~345)은 램프 셀(331)과 각각의 셀 구조가 동일하게 구현될 수 있다.
여기서, 오프셋 제어부(340)는 이득 제어부(320)의 출력단에 연결된다. 오프셋 제어부(340)는 제어신호 CON에 대응하여 복수의 오프셋 셀(341~345)이 선택적으로 턴 온 되는 갯수를 조정하여 램프신호 RAMP의 오프셋을 미세하게 제어할 수 있다. 여기서, 제어신호 CON는 제어부(600)로부터 생성될 수 있다. 예를 들어, 오프셋 제어부(340)는 램프신호 RAMP의 직류(DC; Direct Current) 레벨을 제어할 수 있다. 여기서, 제어신호 CON는 제어부(600)로부터 생성될 수 있다.
본 발명의 실시예에서는 램프신호 RAMP의 오프셋을 조정하기 위해, 오프셋 셀(341)부터 오프셋 셀(345)까지 순차적으로 턴 온 되는 것을 일 예로 설명하기로 한다. 또한, 오프셋 셀(341)부터 오프셋 셀(345)까지 턴 온 되는 갯수가 점차적으로 증가하는 것을 일 예로 설명하기로 한다. 하지만, 이는 일 예일 뿐, 복수의 오프셋 셀(341~345)이 턴 온 되는 방향 및 갯수를 한정되지 않는다.
이러한 오프셋 셀(341)은 트랜지스터 M20와 스위칭 소자 SW20를 포함한다. 여기서, 트랜지스터 M20는 전원전압 VDD의 인가단과 스위칭 소자 SW20 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 트랜지스터 M20는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 스위칭 소자 SW20는 트랜지스터 M20와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
그리고, 오프셋 셀(342)은 트랜지스터 M21와 스위칭 소자 SW21를 포함한다. 여기서, 트랜지스터 M21는 전원전압 VDD의 인가단과 스위칭 소자 SW21 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 트랜지스터 M21는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 스위칭 소자 SW21는 트랜지스터 M21와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
그리고, 오프셋 셀(343)은 트랜지스터 M22와 스위칭 소자 SW22를 포함한다. 여기서, 트랜지스터 M22는 전원전압 VDD의 인가단과 스위칭 소자 SW22 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 트랜지스터 M22는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 스위칭 소자 SW22는 트랜지스터 M22와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
그리고, 오프셋 셀(344)은 트랜지스터 M23와 스위칭 소자 SW23를 포함한다. 여기서, 트랜지스터 M23는 전원전압 VDD의 인가단과 스위칭 소자 SW23 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 트랜지스터 M23는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 스위칭 소자 SW23는 트랜지스터 M23와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
그리고, 오프셋 셀(345)은 트랜지스터 M24와 스위칭 소자 SW24를 포함한다. 여기서, 트랜지스터 M24는 전원전압 VDD의 인가단과 스위칭 소자 SW24 사이에 연결되어 게이트 단자를 통해 이득 제어부(320)의 출력이 인가된다. 트랜지스터 M24는 PMOS 트랜지스터로 이루어질 수 있다. 그리고, 스위칭 소자 SW24는 트랜지스터 M24와 램프신호 출력단 ROUT 사이에 연결되어 제어신호 CON에 의해 스위칭 동작이 제어된다.
복수의 오프셋 셀(341~345)에 포함된 복수의 트랜지스터 M20~M24는 서로 동일한 사이즈(예를 들어, 채널 사이즈)로 설정될 수 있다. 그리고, 램프신호 RAMP의 오프셋을 미세하게 조정하기 위하여, 복수의 트랜지스터 M20~M24의 사이즈는 램프 셀(331)에 포함된 트랜지스터 M10~M12의 사이즈보다 작게 설정될 수 있다.
예를 들어, 복수의 트랜지스터 M20~M24의 채널 사이즈(채널 폭과 채널 길이)는 램프 셀(331)에 포함된 트랜지스터 M10~M12 보다 작게 설정될 수 있다. 실시예에 따라, 복수의 트랜지스터 M20~M24의 채널 사이즈(채널 폭과 채널 길이)는 램프 셀(331)에 포함된 트랜지스터 M10~M12의 절반 값으로 설정될 수 있다.
도 4는 도 3의 램프신호 생성기(300)에서 오프셋 변화를 설명하기 위한 도면이다.
도 4에서 (A)는 리셋구간(T1)에서의 램프신호 RAMP의 파형을 나타낸다. 본 발명의 실시예에 따른 오프셋 제어부(340)는 리셋구간(T1)에서 제어신호 CON에 따라 오프셋 셀(341~345)이 턴 온 되는 개수를 제어한다. 이에 따라, (A)에서와 같이, 리셋구간(T1)의 오프셋 값(Offset_reset)을 미세 조정하여 리셋 출력의 코드 분포를 타겟 코드에 매칭될 수 있도록 제어한다. 즉, 리셋구간(T1)의 (A)를 살펴보면, 오프셋 값(Offset_reset)을 미세 조정하여 리셋 출력 값을 두 번째 값으로 설정함으로써 타겟 코드에 매칭될 수 있도록 한다.
그리고, 도 4에서 (B)는 신호구간(T2)에서의 램프신호 RAMP의 파형을 나타낸다. 본 발명의 실시예에 따른 오프셋 제어부(340)는 신호구간(T2)에서 제어신호 CON에 따라 오프셋 셀(341~345)이 턴 온 되는 개수를 제어한다. 이에 따라, (B)에서와 같이, 신호구간(T2)의 오프셋 값(Offset_signal)을 미세 조정하여 신호 출력의 코드 분포를 타겟 코드에 매칭될 수 있도록 제어한다. 즉, 신호구간(T2)의 (B)를 살펴보면, 오프셋 값(Offset_signal)을 미세 조정하여 신호 출력 값을 세 번째 값으로 설정함으로써 타겟 코드에 매칭될 수 있도록 한다.
즉, 본 발명의 실시예는 이득이 낮은 구간에서 오프셋 제어부(340)에 따라 램프신호 RAMP의 전류 값을 보상하여 전류 값이 타겟 코드에 근접하게 될 수 있도록 한다.
본 발명의 실시예는 리셋구간(T1)과 신호구간(T2)에서 오프셋 값을 서로 다르게 조정할 수 있다. 즉, 리셋구간(T1)에서는 (A)와 같이, 오프셋 값(Offset_reset)을 두 번째 값으로 조정하고, 신호구간(T2)에서는 (B)와 같이, 오프셋 값(Offset_signal)을 세 번째 값으로 조정할 수 있다.
리셋구간(T1)과 신호구간(T2)에서 광학 블랙 픽셀(110)의 출력값을 매 프레임마다 평균화하여 오프셋 값을 조정할 수 있다. 그리고, 평균된 광학 블랙 픽셀(110)의 값을 아날로그-디지털 변환 회로(400)에서 모니터링하여 오프셋 값을 다음 프레임에 적용할 수 있다.
실시예에 따라, 리셋구간(T1)과 신호구간(T2)의 광학 블랙 픽셀(110) 값을 각각 모니터링 할 수 없는 경우를 가정한다. 이러한 경우, 아날로그-디지털 변환 회로(400)에서 최종적으로 출력되는 평균 코드값을 모니터링하여 리셋구간(T1), 신호구간(T2) 중 어느 하나의 오프셋만 제어할 수도 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 기준전압을 생성하는 기준전압 생성부;
    상기 기준전압의 이득을 제어하는 이득 제어부;
    상기 이득 제어부의 출력에 대응하여 램프신호를 생성하는 램프신호 제어부; 및
    상기 이득 제어부의 출력단에 전류 미러 구조로 연결되며, 제어신호에 대응하여 상기 램프신호의 오프셋을 제어하는 오프셋 제어부를 포함하는 램프신호 생성기.
  2. 제 1항에 있어서, 상기 램프신호 제어부는
    상기 제어신호에 대응하여 상기 이득 제어부의 출력전압 레벨을 제어하여 상기 램프신호를 생성하는 램프 셀; 및
    상기 램프 셀과 접지전압단 사이에 연결된 저항을 포함하는 램프신호 생성기.
  3. 제 2항에 있어서, 상기 램프 셀은
    상기 제어신호에 따라 연결되는 트랜지스터의 갯수를 조절하여 상기 램프신호를 생성하는 램프신호 생성기.
  4. 제 2항에 있어서, 상기 램프 셀은
    전원전압의 인가단에 병렬 연결되어 상기 이득 제어부의 출력에 의해 선택적으로 턴 온 되는 복수의 트랜지스터; 및
    상기 복수의 트랜지스터와 상기 램프신호의 출력단 사이에 연결되어 상기 제어신호에 의해 선택적으로 스위칭되는 복수의 스위칭 소자를 포함하는 램프신호 생성기.
  5. 제 4항에 있어서,
    상기 복수의 트랜지스터는 PMOS 트랜지스터를 포함하는 램프신호 생성기.
  6. 제 4항에 있어서,
    상기 복수의 트랜지스터는 동일한 채널 사이즈를 갖는 램프신호 생성기.
  7. 제 1항에 있어서, 상기 오프셋 제어부는
    상기 램프신호의 직류 레벨을 제어하는 램프신호 생성기.
  8. 제 1항에 있어서, 상기 오프셋 제어부는
    전원전압의 인가단과 상기 램프신호의 출력단 사이에 병렬 연결되고, 상기 제어신호에 대응하여 선택적으로 턴 온 되는 복수의 오프셋 셀을 포함하는 램프신호 생성기.
  9. 제 8항에 있어서,
    상기 복수의 오프셋 셀은 순차적으로 턴 온 되는 램프신호 생성기.
  10. 제 8항에 있어서, 상기 복수의 오프셋 셀 각각은
    상기 전원전압의 인가단에 연결되어 게이트 단자가 상기 이득 제어부의 출력에 연결된 트랜지스터; 및
    상기 트랜지스터와 상기 램프신호의 출력단 사이에 연결되어 상기 제어신호에 의해 스위칭 동작이 제어되는 스위칭 소자를 포함하는 램프신호 생성기.
  11. 제 10항에 있어서,
    상기 복수의 오프셋 셀에 각각 포함된 트랜지스터들은 동일한 채널 사이즈를 갖는 램프신호 생성기.
  12. 제 10항에 있어서, 상기 복수의 오프셋 셀에 각각 포함된 트랜지스터들은
    상기 램프신호 제어부에 포함된 트랜지스터 보다 채널 사이즈가 작게 설정되는 램프신호 생성기.
  13. 제 10항에 있어서, 상기 복수의 오프셋 셀에 각각 포함된 트랜지스터들은
    상기 램프신호 제어부에 포함된 트랜지스터 보다 절반의 채널 사이즈를 갖는 램프신호 생성기.
  14. 입사광에 상응하는 복수의 픽셀신호를 출력하는 픽셀 어레이;
    램프신호를 생성하는 램프신호 생성기;
    상기 램프신호에 대응하여 상기 복수의 픽셀신호를 디지털 신호로 변환하는 아날로그-디지털 변환 회로를 포함하고,
    상기 램프신호 생성기는
    기준전압을 생성하는 기준전압 생성부;
    상기 기준전압의 이득을 제어하는 이득 제어부;
    상기 이득 제어부의 출력에 대응하여 상기 램프신호를 생성하는 램프신호 제어부; 및
    상기 이득 제어부의 출력단에 전류 미러 구조로 연결되며, 제어신호에 대응하여 상기 램프신호의 오프셋을 제어하는 오프셋 제어부를 포함하는 이미지 센서.
  15. 제 14항에 있어서, 상기 램프신호 제어부는
    상기 제어신호에 대응하여 상기 이득 제어부의 출력전압 레벨을 제어하여 상기 램프신호를 생성하는 램프 셀; 및
    상기 램프 셀과 접지전압단 사이에 연결된 저항을 포함하는 이미지 센서.
  16. 제 14항에 있어서, 상기 오프셋 제어부는
    전원전압의 인가단과 상기 램프신호의 출력단 사이에 병렬 연결되고, 상기 제어신호에 대응하여 선택적으로 턴 온 되는 복수의 오프셋 셀을 포함하는 이미지 센서.
  17. 제 16항에 있어서, 상기 복수의 오프셋 셀 각각은
    상기 전원전압의 인가단에 연결되어 게이트 단자가 상기 이득 제어부의 출력에 연결된 트랜지스터; 및
    상기 트랜지스터와 상기 램프신호의 출력단 사이에 연결되어 상기 제어신호에 의해 스위칭 동작이 제어되는 스위칭 소자를 포함하는 이미지 센서.
  18. 제 17항에 있어서,
    상기 복수의 오프셋 셀에 각각 포함된 트랜지스터들은 동일한 채널 사이즈를 갖는 이미지 센서.
  19. 제 17항에 있어서, 상기 복수의 오프셋 셀에 각각 포함된 트랜지스터들은
    상기 램프신호 제어부에 포함된 트랜지스터 보다 채널 사이즈가 작게 설정되는 이미지 센서.
  20. 제 14항에 있어서,
    상기 아날로그-디지털 변환 회로에서 출력되는 평균 코드 값을 이용하여 상기 제어신호를 생성하는 제어부를 더 포함하는 이미지 센서.
KR1020180171453A 2018-12-28 2018-12-28 램프신호 생성기 및 이를 포함하는 이미지 센서 KR102576744B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180171453A KR102576744B1 (ko) 2018-12-28 2018-12-28 램프신호 생성기 및 이를 포함하는 이미지 센서
US16/391,126 US10958858B2 (en) 2018-12-28 2019-04-22 Ramp signal generator and image sensor including the same
CN201910515821.1A CN111385496B (zh) 2018-12-28 2019-06-14 斜坡信号发生器和包括该斜坡信号发生器的图像传感器
JP2019208577A JP7417405B2 (ja) 2018-12-28 2019-11-19 ランプ信号生成器及びこれを含むイメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180171453A KR102576744B1 (ko) 2018-12-28 2018-12-28 램프신호 생성기 및 이를 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200081681A true KR20200081681A (ko) 2020-07-08
KR102576744B1 KR102576744B1 (ko) 2023-09-11

Family

ID=71123341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180171453A KR102576744B1 (ko) 2018-12-28 2018-12-28 램프신호 생성기 및 이를 포함하는 이미지 센서

Country Status (4)

Country Link
US (1) US10958858B2 (ko)
JP (1) JP7417405B2 (ko)
KR (1) KR102576744B1 (ko)
CN (1) CN111385496B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210128147A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
CN112383725B (zh) * 2020-11-13 2023-05-05 成都微光集电科技有限公司 斜坡信号发生电路和方法、cmos图像传感器及其读出电路
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法
CN115529416B (zh) * 2022-09-23 2023-11-07 成都微光集电科技有限公司 斜坡信号发生电路、图像传感器以及读出电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090014103A (ko) * 2007-08-03 2009-02-06 소니 가부시끼 가이샤 참조 전압 회로 및 촬상 회로
JP2017046259A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR20170079091A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
JP4340296B2 (ja) * 2007-01-30 2009-10-07 シャープ株式会社 Ａ／ｄ変換器
JP2011109612A (ja) 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
US9584102B2 (en) * 2013-12-12 2017-02-28 Cista System Corp. Method and system for generating a ramping signal
KR102195409B1 (ko) 2014-05-29 2020-12-30 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
CN104135289B (zh) * 2014-06-30 2017-06-20 天津大学 校准列级多参考电压单斜adc的方法及装置
JP6454490B2 (ja) * 2014-07-17 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びランプ信号の制御方法
KR20160121973A (ko) 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 램프 바이어스 샘플링 기능을 가지는 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US10298123B2 (en) * 2017-06-06 2019-05-21 Infineon Technologies Austria Ag Power supply control and use of generated ramp signal to control activation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090014103A (ko) * 2007-08-03 2009-02-06 소니 가부시끼 가이샤 참조 전압 회로 및 촬상 회로
JP2017046259A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
KR20170079091A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서

Also Published As

Publication number Publication date
CN111385496B (zh) 2022-06-07
JP7417405B2 (ja) 2024-01-18
KR102576744B1 (ko) 2023-09-11
CN111385496A (zh) 2020-07-07
JP2020109942A (ja) 2020-07-16
US10958858B2 (en) 2021-03-23
US20200213547A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US10681294B2 (en) Solid-state imaging device and camera system
KR102576744B1 (ko) 램프신호 생성기 및 이를 포함하는 이미지 센서
KR100744117B1 (ko) 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
US9681080B2 (en) DA converter, solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
TWI404411B (zh) 固態成像裝置、其控制方法及相機系統
US8773557B2 (en) Solid-state imaging element, method of driving the same, and camera system
RU2479145C2 (ru) Полупроводниковое устройство формирования изображения, устройство формирования изображения и способ управления полупроводниковым устройством формирования изображения
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
US7804535B2 (en) AD conversion method and semiconductor device for use in physical quantity distribution detection
US20100141500A1 (en) Solid state image pickup element and camera system
US8294801B2 (en) Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method
US8274589B2 (en) DA converter, solid-state imaging device, and camera system
US20200358976A1 (en) Image sensor
US10917598B2 (en) Ramp signal generator and image sensor including the same
JP2008187565A (ja) 固体撮像装置及び撮像装置
US20190020832A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US20190014277A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
Kucher et al. An adaptive CMOS imager with time-based compressive active-pixel response

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant