KR20200072375A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20200072375A KR20200072375A KR1020190009116A KR20190009116A KR20200072375A KR 20200072375 A KR20200072375 A KR 20200072375A KR 1020190009116 A KR1020190009116 A KR 1020190009116A KR 20190009116 A KR20190009116 A KR 20190009116A KR 20200072375 A KR20200072375 A KR 20200072375A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- pad
- vias
- circuit board
- printed circuit
- Prior art date
Links
- 238000000926 separation method Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 139
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09836—Oblique hole, via or bump
Abstract
Description
본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.
스마트폰 등의 전자기기가 고기능화 및 슬림화가 지속 진행되고 있고, 전자기기에 장착되는 전자부품 역시 고밀도화되고 있다. 이에 따라, 전자부품이 실장되는 PCB의 회로는 미세 폭 및 미세 피치를 가지도록 설계될 수 있다.Electronic devices such as smartphones continue to be highly functional and slim, and electronic components mounted on electronic devices are also becoming more dense. Accordingly, the circuit of the PCB on which the electronic component is mounted can be designed to have a fine width and a fine pitch.
본 발명의 일 측면에 따르면, 복수의 층으로 형성된 회로층; 상하로 이웃하는 상기 회로층 사이마다 형성되고, 서로 상하로 배치된 복수의 제1 단위비아를 포함하는 제1 구조물; 및 각각의 상기 제1 단위비아 수평으로 이격되고, 서로 상하로 배치된 복수의 제2 단위비아를 포함하는 제2 구조물을 포함하고, 상기 제1 단위비아와 상기 제2 단위비아의 수평 이격 거리는, 설정값 이하인, 인쇄회로기판이 제공된다.According to an aspect of the present invention, a circuit layer formed of a plurality of layers; A first structure formed between each of the circuit layers adjacent to each other vertically and including a plurality of first unit vias disposed vertically above each other; And a second structure including a plurality of second unit vias spaced apart from each other and horizontally spaced apart from each other, wherein a horizontal separation distance between the first unit vias and the second unit vias is: A printed circuit board is provided that is below the set value.
상기 제1 구조물은, 상기 회로층과 연결되고, 각각의 상기 제1 단위비아와 상하로 연결되는 제1 패드를 더 포함할 수 있고, 상기 제2 구조물은, 각각의 상기 제2 단위비아와 상하로 연결되는 제2 패드를 더 포함할 수 있다. 상기 제1 패드와 상기 제2 패드는 전기적으로 서로 절연될 수 있고, 상기 제2 패드의 적어도 일부는 상기 제1 패드와 접촉될 수 있다. The first structure may further include a first pad connected to the circuit layer and connected up and down with each of the first unit vias, and the second structure may be upper and lower with each of the second unit vias. It may further include a second pad connected to. The first pad and the second pad may be electrically insulated from each other, and at least a portion of the second pad may be in contact with the first pad.
상기 설정값은 1mm일 수 있다. 상기 제1 단위비아로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는 상기 제2 단위비아 외에 다른 비아가 없을 수 있다. 상기 제2 구조물은 복수로 형성될 수 있다.The set value may be 1 mm. Within the distance horizontally spaced by the set value from the first unit via, there may be no other via than the second unit via. The second structure may be formed in plural.
본 발명의 다른 측면에 따르면, 복수의 층으로 형성된 회로층; 및 상기 회로층과 전기적으로 연결되는 비아 구조물을 포함하고, 상기 비아 구조물은, 상하로 이웃하는 상기 회로층 사이마다 형성되고, 서로 상하로 배치된 복수의 단위비아; 및 상기 복수의 단위비아 중 어느 하나의 주변에 형성된 비아도체를 포함하고, 상기 하나의 단위비아와 상기 비아도체의 수평 이격 거리는, 설정값 이하인, 인쇄회로기판이 제공된다.According to another aspect of the invention, the circuit layer formed of a plurality of layers; And a via structure electrically connected to the circuit layer, the via structure comprising: a plurality of unit vias formed between each of the circuit layers adjacent to each other vertically and disposed vertically above each other; And a via conductor formed around one of the plurality of unit vias, wherein a horizontal separation distance between the one unit via and the via conductor is less than or equal to a set value.
상기 비아 구조물은, 상기 회로층과 연결되고, 각각의 상기 단위비아와 상하로 연결되는 제1 패드를 더 포함할 수 있다. 상기 비아도체는 상기 제1 패드에 접촉될 수 있다. 상기 비아도체는 제2 패드와 상하로 연결되고, 상기 제2 패드는 상기 제1 패드와 절연될 수 있다.The via structure may further include a first pad connected to the circuit layer and vertically connected to each of the unit vias. The via conductor may contact the first pad. The via conductor may be vertically connected to the second pad, and the second pad may be insulated from the first pad.
상기 설정값은 1mm일 수 있다. 상기 하나의 단위비아로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는 상기 비아도체 외에 다른 비아가 없을 수 있다. 상기 비아도체는 복수로 형성될 수 있다.The set value may be 1 mm. Within the distance horizontally spaced by the set value from the one unit via, there may be no other via other than the via conductor. The via conductor may be formed in plural.
도 1은 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.
도 4 및 도 5는 본 발명의 제2 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.
도 6 및 도 7은 본 발명의 제3 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.
도 8 및 도 9는 본 발명의 제4 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.
도 10 및 도 11은 본 발명의 제5 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면.1 is a view showing a via structure and a printed circuit board including the same.
2 and 3 are diagrams illustrating a via structure and a printed circuit board including the same according to the first embodiment of the present invention.
4 and 5 are diagrams showing a via structure and a printed circuit board including the same according to a second embodiment of the present invention.
6 and 7 are diagrams showing a via structure and a printed circuit board including the via structure according to a third embodiment of the present invention.
8 and 9 are diagrams showing a via structure according to a fourth embodiment of the present invention and a printed circuit board including the via structure.
10 and 11 are views showing a via structure according to a fifth embodiment of the present invention and a printed circuit board including the via structure.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, identical or corresponding components are given the same reference numbers and overlapping descriptions thereof It will be omitted.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used hereinafter are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are limited by terms such as first and second. no.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term "combination" means not only a case in which a physical contact is directly made between each component in a contact relationship between the components, but other components are interposed between the respective components, so that the components are in different components. Use it as a comprehensive concept until each contact is made.
이하, 인쇄회로기판의 다양한 실시예를 구분하여 설명하지만, 어느 한 실시예에 대한 설명이 다른 실시예에도 적용될 수 있음을 배제하지 않는다. 어느 한 실시예에 대한 설명은, 양립 불가한 관계가 아니라면 다른 실시예에도 적용될 수 있다.Hereinafter, various embodiments of the printed circuit board will be described separately, but it is not excluded that the description of one embodiment may be applied to other embodiments. Descriptions of one embodiment may be applied to other embodiments as long as they are not compatible.
도 1은 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다. 1 is a view showing a via structure and a printed circuit board including the same.
도 1을 참조하면, 인쇄회로기판은 복수의 절연층(L)과 비아 구조물(10)을 포함할 수 있고, 비아 구조물(10)은 복수의 절연층(L) 각각에 형성되어 상하로 연결되는 단위비아들(100)이 상하로 스택된 '스택 비아(stack via) 구조'일 수 있다.Referring to FIG. 1, a printed circuit board may include a plurality of insulating layers (L) and a via structure (10), and the via structures (10) are formed on each of the plurality of insulating layers (L) to be connected up and down. The
단위비아(100) 각각은 동일한 형상을 가질 수 있다. 예를 들어, 단위비아(100) 각각은 하측으로 갈수록 횡단면적이 작아져, 종단면에서 역사다리꼴을 가질 수 있다. Each of the
또는, 복수의 단위비아들(100) 중 어느 한 단위비아는 하측으로 갈수록 작아지는 횡단면적을 가지고(예를들어, 역사다리꼴의 종단면), 다른 한 단위비아는 하측으로 갈수록 커지는 횡단면적(예를 들어, 정사다리꼴의 종단면)을 가질 수 있다. 이 경우, 인쇄회로기판의 중심층(예를 들어, 코어층)을 기준으로 상측에 위치하는 단위비아들(100)과 하측에 위치하는 단위비아들(100)이 서로 대칭되는 형상을 가질 수 있다. 즉, 중심층을 기준으로 상측에 위치한 단위비아들(100) 각각은, 하측으로 갈수록 작아지는 횡단면적을 가지고, 하측에 위치한 단위비아들(100) 각각은, 하측으로 갈수록 커지는 횡단면적을 가질 수 있다. Alternatively, one unit via of the plurality of
한편, 단위비아(100) 각각의 횡단면은 원형일 수 있다.Meanwhile, each of the
복수의 단위비아들(100)은 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 단위비아들(100)은 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The plurality of
단위비아들(100)은 제1 패드(300)를 사이에 두고 스택될 수 있다. 이 경우, 각각의 단위비아(100)의 적어도 일면에 제1 패드(300)가 형성되어, '패드-단위비아-패드-단위비아-패드'의 반복된 구조가 구현될 수 있다. 제1 패드(300)는 절연층(L)에 형성된 회로층(C)과 연결될 수 있다. 이에 따라, 단위비아들(100)은 층간 신호 연결을 수행할 수 있다. The
단위비아(100) 각각은 절연층(L)에 비아홀 가공 후, 비아홀 내 금속도금이 이루어짐으로써 형성될 수 있다. 여기서, 비아 구조물(10) 전체에서, 금속도금의 균일함과 비아홀 크기의 균일함이 높으면 비아 구조물(10) 신뢰성이 커질 수 있다. 예를 들어, 상하로 스택된 단위비아들(100)을 포함하는 비아 구조물(10)에서, 어느 한 단위비아에서 축소 현상이 발생하면, 그 단위비아에서 크랙(crack)이 발생할 수 있고, 이에 따라 비아 구조물(10)의 신뢰성이 약화될 수 있다. 결국, 비아 구조물(10)의 신뢰성을 확보하기 위해서는, 상기 축소 현상을 방지하거나, 축소 현상을 보완할 수 있는 비아 구조물(10)이 요구된다. Each of the
이하, 구체적인 실시예에 대해 설명한다.Hereinafter, specific examples will be described.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다.2 and 3 are diagrams illustrating a via structure and a printed circuit board including the same according to the first embodiment of the present invention.
도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 비아 구조물은, 상하로 배치된 복수의 단위비아(100, 110)를 포함하고, 복수의 단위비아(100, 110) 중 하나의 주변에 소정의 간격 이하로 이격되게 비아도체(200)가 형성될 수 있다. 즉, 하나의 단위비아(110)와 비아도체(200)의 수평 이격 거리는 설정값 이하일 수 있다. 2 and 3, the via structure according to the first embodiment of the present invention includes a plurality of
단위비아들(100, 110)은 상하로 배치될 수 있다. 복수의 단위비아들(100, 110)은 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 단위비아들(100, 110)은 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The
단위비아들(100, 110)은 제1 패드(300)를 사이에 두고 서로 상하로 연결되게 스택될 수 있다. 제1 패드(300)는 상술한 비아도체(200)와 전기적으로 연결될 수 있다. 제1 패드(300)는 회로층(C)과 연결되며, 이에 따라, 단위비아들(100, 110) 및 비아도체(200)는 층간 신호 연결을 수행할 수 있다.The
단위비아들(100, 110)은 각각, 비아홀이 형성된 후에 상기 비아홀 내부에 금속 도금이 이루어짐으로써 형성될 수 있다. 비아도체(200) 역시 비아홀이 형성된 후에 상기 비아홀 내부에 금속 도금층이 형성됨으로써 마련될 수 있다.The
상술한 것과 같이, 비아도체(200)는 상기 하나의 단위비아(110)와 수평으로 설정값 이하로 이격될 수 있다. 상기 하나의 단위비아(110)는 비아 구조물에서 비아도체가 생략될 때 축소 형성되는 것일 수 있다. 즉, 상기 하나의 단위비아(110)에서 축소 현상이 발생할 것으로 예상되는 경우, 상기 단위비아(110) 주변에 비아도체(200)를 포함하도록 비아 구조물을 구현할 수 있다. 여기서, '축소 형성'된다는 것은, 상기 단위비아(110)의 비아홀이 설계보다 작게 형성된다는 것을 의미할 수 있다.As described above, the
축소 현상이 발생할 것으로 예상되는 단위비아(110)를 특정하는 방법은 다음과 같다. 먼저, 상술한 비아도체(200)를 포함하지 않도록 비아 구조물을 구현하고, 단위비아 각각의 비아 크랙의 유무를 검사한다. 비아 크랙이 발생한 경우, 특히, 비아 크랙이 발생한 단위비아가 복수인 경우, 비아 크랙이 발생한 복수의 단위비아들의 위치적 공통점과, 비아 크랙 발생 메커니즘(축소 현상 발생 여부 등)을 발견한다. 이에 따라, 비아 크랙이 발생할 가능성이 있는 단위비아의 위치를 특정할 수 있다. The method of specifying the unit via 110 that is expected to cause the reduction phenomenon is as follows. First, a via structure is implemented so as not to include the via
예를 들어, 단위비아가 동일 층 내에서 다른 비아(비아 구조물 외의 비아)(도 2에서 V)와 수평적으로 특정 수치보다 많이 떨어져 아이솔레이티드(isolated)된 경우, 상기 아이솔레이티드된 단위비아에서 크랙이 발생할 수 있다고 판단될 수 있고, 그 특정 수치는 1mm일 수 있다. 이러한 특정 수치는 상술한 '설정값'이라 할 수 있다.For example, if the unit via is isolated from the other via (via vias other than via structures) (V in FIG. 2) horizontally more than a certain value within the same layer, the isolated unit via It can be determined that cracking may occur, and the specific value may be 1 mm. This specific value can be referred to as the'set value' described above.
이에 의하면, 단위비아가 동일층 내에서 다른 비아들과 1mm 보다 멀리 떨어져 형성되는 경우에는, 단위비아의 축소 현상 및 크랙에 대비할 수 있도록 상기 단위비아 주변에 비아도체(200)를 형성시킬 수 있다. According to this, when the unit via is formed farther than 1 mm from other vias in the same layer, the via
구체적인 예로서, 비아홀을 형성하는 레이저 설비에 있어서, 레이저 조사부는 정해진 위치에 대응하여 이동하면서 레이저를 조사하는데, 그 이동 거리가 설정값보다 크게 되면 레이저가 제공하는 에너지가 감소할 수 있다. 즉, 너무 멀리 떨어져있는 단위비아의 비아홀을 가공하는 경우, 해당 비아홀이 설계보다 작게 가공될 수 있다. 따라서, 너무 멀리 떨어져 있는 단위비아의 비아홀 가공 전에 비아도체의 비아홀을 먼저 가공하고, 이후에 레이저 조사부가 짧게 이동하여 단위비아의 비아홀을 가공함으로써, 레이저가 제공하는 에너지를 확보할 수 있다. As a specific example, in a laser facility for forming a via hole, the laser irradiation unit irradiates the laser while moving in correspondence with a predetermined position. When the movement distance is greater than a set value, energy provided by the laser may be reduced. That is, when processing a via hole of a unit via that is too far away, the via hole may be smaller than the design. Accordingly, the via hole of the via conductor is first processed before the via hole processing of the unit via that is too far away, and then the laser irradiation unit is moved shortly to process the via hole of the unit via, thereby securing energy provided by the laser.
단위비아(110)와 비아도체(200) 간 간격(피치)는 1mm 이하일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 단위비아(110)와 비아도체(200) 각각의 횡단면이 원형이고, 단위비아(110)와 비아도체(200) 중심 간 거리(D)가 1mm 이하일 수 있다.The gap (pitch) between the unit via 110 and the via
단위비아(110)와 비아도체(200)의 배치는 다양할 수 있다. 도 2에 도시된 바와 같이, 단위비아(110)와 비아도체(200)는 2X2 구조처럼 복수의 행, 복수의 열을 가지도록 배치될 수 있고, 도 3에 도시된 바와 같이, 단위비아(110)와 비아도체(200)는 1X3의 구조처럼 일렬로 배치될 수 있다.The arrangement of the unit via 110 and the via
한편, 비아도체(200)의 크기는 단위비아(110)의 크기와 동일할 수 있으나, 다를 수도 있으며, 이에 제한되는 것은 아니다.On the other hand, the size of the via
본 실시예서 비아도체(200)는 신호를 전달하는 역할을 할 수 있다. 이 경우, 도 3에 도시된 바와 같이, 단위비아(110)는 제1 패드(300)에 접촉되어, 단위비아(110) 및 비아도체(200)는 동일한 제1 패드(300)를 공유할 수 있다. 공유된 상기 제1 패드(300)는 회로층(C)과 연결될 수 있다. 비아도체(200)가 복수인 경우, 비아도체(200) 전부가 단위비아(110)의 제1 패드(300)와 연결될 수 있다. In this embodiment, the via
다르게 말하면, 비아도체(200)의 상하에는 제2 패드(400)가 형성되고, 제1 패드(300)와 제2 패드(400)는 서로 접촉되어, 단위비아(110)와 비아도체(200)가 하나의 패드를 공유할 수 있다.In other words, a
이러한 비아 구조물에 의하면, 어느 한 층에 위치한 단위비아(110)에 축소 현상이 발생 또는 크랙이 발생하더라도, 비아도체(200)에 의해 신호 전달 경로(path)가 증가되어, 신호 전달 기능이 보완될 수 있으므로, 비아 구조물 전체의 신뢰성이 더욱 확보될 수 있다.According to such a via structure, even if a shrinking phenomenon or crack occurs in the unit via 110 located in one layer, the signal transmission path is increased by the via
본 발명의 제1 실시예에 따른 인쇄회로기판은, 복수의 절연층(L)과 비아 구조물을 포함하고, 복수의 절연층(L)은 상하로 적층되며, 비아 구조물은 복수의 절연층(L) 내부에 형성된다. 비아 구조물은 복수의 절연층(L) 전체에 걸쳐 형성되며, 복수의 절연층(L) 각각에 형성된 회로층(C)과 전기적으로 연결될 수 있다. The printed circuit board according to the first embodiment of the present invention includes a plurality of insulating layers (L) and a via structure, the plurality of insulating layers (L) are stacked up and down, and the via structure has a plurality of insulating layers (L ) It is formed inside. The via structure is formed over the plurality of insulating layers L and may be electrically connected to the circuit layer C formed on each of the plurality of insulating layers L.
비아 구조물은 상하로 배치되는 단위비아(100, 110)를 포함하고, 각각의 단위비아(100, 110)는 상기 복수의 절연층(L) 중 하나를 관통하도록 형성될 수 있다. 각각의 단위비아(100, 110)는 절연층(L)에 형성된 비아홀과, 상기 비아홀 내부에 형성되는 도금층을 포함할 수 있다. The via structure includes
복수의 절연층(L) 중 적어도 한 층에, 단위비아(110)와 이격되는 비아도체(200)가 형성될 수 있다. 단위비아(110)와 비아도체(200)는 동일한 절연층(L)을 관통하며, 그 절연층(L) 내에서 수평적으로 설정값 이하로 이격될 수 있다. 비아도체(200)는 절연층(L)에 형성된 비아홀과, 상기 비아홀 내부에 형성되는 도금층을 포함할 수 있다. A via
상술한 것과 같이, 비아도체(200)의 비아홀은, 단위비아(110)의 비아홀보다 먼저 가공됨으로써, 단위비아(110)의 비아홀 크기를 확보할 수 있다. 한편, 본 실시예에서는 비아도체(200)가 층간 신호 전달을 수행할 수 있다.As described above, the via hole of the via
절연층(L)은 유기물 또는 무기물로 형성될 수 있고, 수지를 포함하는 재료로 형성될 수 있다. 절연층(L)을 형성하는 수지는 열경화성 수지, 열가소성 수지 중 적어도 하나를 포함할 수 있다. 열경화성 수지로는 에폭시 수지 등이 사용될 수 있고, 열 가소성 수지로는 폴리이미드, 액정폴리머 등이 사용될 수 있다.The insulating layer L may be formed of an organic material or an inorganic material, or may be formed of a material containing resin. The resin forming the insulating layer L may include at least one of a thermosetting resin and a thermoplastic resin. An epoxy resin or the like may be used as the thermosetting resin, and a polyimide or a liquid crystal polymer may be used as the thermoplastic resin.
회로층(C)은 전기 신호를 전달하는 경로를 제공하며, 절연층(L) 각각에 형성될 수 있다. 회로층(C)은 구리(Cu), 은(Ag), 백금(Pt), 알루미늄(Al), 팔라듐(Pd) 또는 이들의 금속으로 형성될 수 있다.The circuit layer C provides a path for transmitting electrical signals, and may be formed on each of the insulating layers L. The circuit layer C may be formed of copper (Cu), silver (Ag), platinum (Pt), aluminum (Al), palladium (Pd), or metals thereof.
한편, 본 발명의 제1 실시예에 따른 인쇄회로기판은 안테나 기판일 수 있으며, 이 경우, 회로층(C)의 일부는 안테나 기능을 할 수 있다. 여기서, 도 2에 도시된 바와 같이, 안테나 기능을 하는 부분은 복수의 패치(patch) 안테나(안테나 어레이)(A)일 수 있다.Meanwhile, the printed circuit board according to the first embodiment of the present invention may be an antenna substrate, and in this case, a part of the circuit layer C may function as an antenna. Here, as illustrated in FIG. 2, a portion functioning as an antenna may be a plurality of patch antennas (antenna array) A.
도 4 및 도 5는 본 발명의 제2 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다.4 and 5 are diagrams illustrating a via structure and a printed circuit board including the same according to a second embodiment of the present invention.
도 4 및 도 5를 참조하면, 본 발명의 제2 실시예에 따른 비아 구조물은, 상하로 배치된 복수의 단위비아(100, 110)를 포함하고, 복수의 단위비아(100, 110) 중 하나의 주변에 소정의 간격 이하로 이격되게 비아도체(200)가 형성될 수 있다. 즉, 하나의 단위비아(110)와 비아도체(200)의 수평 이격 거리는 설정값 이하일 수 있다. 4 and 5, the via structure according to the second embodiment of the present invention includes a plurality of
단위비아들(100, 110)은 상하로 배치될 수 있다. 복수의 단위비아들(100, 110)은 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 단위비아들(100, 110)은 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The unit vias 100 and 110 may be arranged vertically. The plurality of
단위비아들(100, 110)은 제1 패드(300)를 사이에 두고 서로 상하로 연결되게 스택될 수 있다. 제1 패드(300)는 상술한 비아도체(200)와 전기적으로 절연될 수 있다. 제1 패드(300)는 회로층(C)과 연결되며, 이에 따라, 단위비아들(100, 110)은 층간 신호 연결을 수행할 수 있다. 반면, 비아도체는 비아도체(200)는 신호 전달을 수행하지 않는 더미 비아(dummy via)일 수 있다. The unit vias 100 and 110 may be stacked to be connected to each other up and down with the
도 5를 참조하면, 단위비아(110)에 연결된 제1 패드(300)는 다른 층의 단위비아(100)와 연결되지만, 비아도체(200)와는 연결되지 않을 수 있다. 비아도체(200)가 별도의 제2 패드(400)를 가질 수는 있으나, 상기 단위비아(110)의 제1 패드(300)와 상기 비아도체(200)의 제2 패드(400)는 전기적으로 절연될 수 있다. 상기 제1 패드(300)는 회로층(C)과 연결되고, 상기 비아도체(200)의 제2 패드(400)는 회로층(C)과 연결되지 않을 수 있다.Referring to FIG. 5, the
단위비아들(100, 110)은 각각, 비아홀이 형성된 후에 상기 비아홀 내부에 금속 도금이 이루어짐으로써 형성될 수 있다. 비아도체(200) 역시 비아홀이 형성된 후에 상기 비아홀 내부에 금속 도금층이 형성됨으로써 마련될 수 있다.The unit vias 100 and 110 may be formed by forming a metal plate inside the via hole after the via hole is formed, respectively. The via
상술한 것과 같이, 비아도체(200)는 상기 하나의 단위비아(110)와 수평으로 설정값 이하로 이격될 수 있다. 상기 하나의 단위비아(110)는 비아 구조물에서 비아도체가 생략될 때 축소 형성되는 것일 수 있다. 즉, 상기 하나의 단위비아(110)에서 축소 현상이 발생할 것으로 예상되는 경우, 상기 단위비아(110) 주변에 비아도체(200)를 포함하도록 비아 구조물을 구현할 수 있다. As described above, the via
구체적인 예로서, 비아홀을 형성하는 레이저 설비에 있어서, 레이저 조사부는 정해진 위치에 대응하여 이동하면서 레이저를 조사하는데, 그 이동 거리가 설정값보다 크게 되면 레이저가 제공하는 에너지가 감소할 수 있다. 즉, 너무 멀리 떨어져있는 단위비아의 비아홀을 가공하는 경우, 해당 비아홀이 설계보다 작게 가공될 수 있다. 따라서, 너무 멀리 떨어져 있는 단위비아의 비아홀 가공 전에 비아도체의 비아홀을 먼저 가공하고, 이후에 레이저 조사부가 짧게 이동하여 단위비아의 비아홀을 가공함으로써, 레이저가 제공하는 에너지를 확보할 수 있다. As a specific example, in a laser facility for forming a via hole, the laser irradiation unit irradiates the laser while moving in correspondence with a predetermined position. When the movement distance is greater than a set value, energy provided by the laser may be reduced. That is, when processing a via hole of a unit via that is too far away, the via hole may be smaller than the design. Accordingly, the via hole of the via conductor is first processed before the via hole processing of the unit via that is too far away, and then the laser irradiation unit is moved shortly to process the via hole of the unit via, thereby securing energy provided by the laser.
즉, 비아도체(200)는 신호 전달 역할을 하지 않는 더미 비아라 하더라도, 비아도체(200)의 비아홀을 먼저 가공하는 것만으로도 상기 단위비아(110)의 비아홀을 충분한 크기로 가공할 수 있다.That is, the via
단위비아(110)와 비아도체(200) 간 간격(피치)는 1mm 이하일 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 단위비아(110)와 비아도체(200) 각각의 횡단면이 원형이고, 단위비아(110)와 비아도체(200) 중심 간 거리(D)가 1mm 이하일 수 있다.The gap (pitch) between the unit via 110 and the via
단위비아(110)와 비아도체(200)의 배치는 다양할 수 있다. 도 4에 도시된 바와 같이, 비아도체(200)는 복수로 이루어지고, 복수의 비아도체(200)는 단위비아(100); 및 상기 단위비아(110)와 연결되는 회로층(C)을 둘러싸도록 배치될 수 있다. The arrangement of the unit via 110 and the via
한편, 비아도체(200)의 크기는 단위비아(110)의 크기와 동일할 수 있으나, 다를 수도 있으며, 이에 제한되는 것은 아니다. 예를 들어, 도 3에 도시된 것처럼, 비아도체(200)의 크기는 단위비아(110)의 크기보다 작을 수 있다.On the other hand, the size of the via
본 발명의 제2 실시예에 따른 인쇄회로기판은, 복수의 절연층(L)과 비아 구조물을 포함하고, 복수의 절연층(L)은 상하로 적층되며, 비아 구조물은 복수의 절연층(L) 내부에 형성된다. 비아 구조물은 복수의 절연층(L) 전체에 걸쳐 형성되며, 복수의 절연층(L) 각각에 형성된 회로층(C)과 연결될 수 있다. The printed circuit board according to the second embodiment of the present invention includes a plurality of insulating layers (L) and a via structure, a plurality of insulating layers (L) are stacked up and down, and a via structure has a plurality of insulating layers (L ) It is formed inside. The via structure is formed over the plurality of insulating layers L and may be connected to the circuit layer C formed on each of the plurality of insulating layers L.
비아 구조물은 상하로 배치되는 단위비아(100, 110)를 포함하고, 각각의 단위비아(100, 110)는 상기 복수의 절연층(L) 중 하나를 관통하도록 형성될 수 있다. 각각의 단위비아(100, 110)는 절연층(L)에 형성된 비아홀과, 상기 비아홀 내부에 형성되는 도금층을 포함할 수 있다. The via structure includes
복수의 절연층(L) 중 적어도 한 층에, 단위비아(110)와 이격되는 비아도체(200)가 형성될 수 있다. 단위비아(110)와 비아도체(200)는 동일한 절연층(L)을 관통하며, 그 절연층(L) 내에서 수평적으로 설정값 이하로 이격될 수 있다. 비아도체(200)는 절연층(L)에 형성된 비아홀과, 상기 비아홀 내부에 형성되는 도금층을 포함할 수 있다. A via
상술한 것과 같이, 비아도체(200)의 비아홀은, 단위비아(110)의 비아홀보다 먼저 가공됨으로써, 단위비아(110)의 비아홀 크기를 확보할 수 있다. 한편, 본 실시예에서는 비아도체(200)가 층간 신호 전달을 수행하지 않는 더미 비아일 수 있다.As described above, the via hole of the via
절연층(L)은 유기물 또는 무기물로 형성될 수 있고, 수지를 포함하는 재료로 형성될 수 있다. 절연층(L)을 형성하는 수지는 열경화성 수지, 열가소성 수지 중 적어도 하나를 포함할 수 있다. 열경화성 수지로는 에폭시 수지 등이 사용될 수 있고, 열 가소성 수지로는 폴리이미드, 액정폴리머 등이 사용될 수 있다.The insulating layer L may be formed of an organic material or an inorganic material, or may be formed of a material containing resin. The resin forming the insulating layer L may include at least one of a thermosetting resin and a thermoplastic resin. An epoxy resin or the like may be used as the thermosetting resin, and a polyimide or a liquid crystal polymer may be used as the thermoplastic resin.
회로층(C)은 전기 신호를 전달하는 경로를 제공하며, 절연층(L) 각각에 형성될 수 있다. 회로층(C)은 구리(Cu), 은(Ag), 백금(Pt), 알루미늄(Al), 팔라듐(Pd) 또는 이들의 금속으로 형성될 수 있다.The circuit layer C provides a path for transmitting electrical signals, and may be formed on each of the insulating layers L. The circuit layer C may be formed of copper (Cu), silver (Ag), platinum (Pt), aluminum (Al), palladium (Pd), or metals thereof.
한편, 본 발명의 제2 실시예에 따른 인쇄회로기판은 안테나 기판일 수 있으며, 이 경우, 회로층(C)의 일부는 안테나 기능을 할 수 있다. 여기서, 도 4에 도시된 바와 같이, 안테나 기능을 하는 부분은 복수의 패치(patch) 안테나(안테나 어레이)(A)일 수 있다.Meanwhile, the printed circuit board according to the second embodiment of the present invention may be an antenna substrate, and in this case, a part of the circuit layer C may function as an antenna. Here, as illustrated in FIG. 4, a portion functioning as an antenna may be a plurality of patch antennas (antenna array) A.
도 6 및 도 7은 본 발명의 제3 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다.6 and 7 are diagrams illustrating a via structure and a printed circuit board including the same according to a third embodiment of the present invention.
도 6을 참조하면, 본 발명의 제3 실시예에 따른 비아 구조물은 제1 구조물(11)과 제2 구조물(12)을 포함할 수 있다.Referring to FIG. 6, the via structure according to the third embodiment of the present invention may include a
제1 구조물(11)은 복수로 형성되는 제1 단위비아(500)를 포함할 수 있다. 복수로 형성되는 제1 단위비아(500)는 상하로 연결되어 스택 비아 구조를 이룬다. 특히, 제1 구조물(11)은 인쇄회로기판의 전층(全層)을 상하로 연결하는 전층 스택 비아 구조를 이룰 수 있다. The
제1 단위비아(500)는 인쇄회로기판의 회로층(C)과 전기적으로 연결되며, 회로층(C) 간의 도통을 담당할 수 있다. 특히, 전층 스택 비아 구조를 이루는 제1 단위비아(500)는 이웃하는 회로층(C) 사이마다 형성되어 회로층(C) 전체의 상하 도통을 담당한다. The first unit via 500 is electrically connected to the circuit layer C of the printed circuit board, and may be responsible for conduction between the circuit layers C. In particular, the
복수의 제1 단위비아(500)는 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 제1 단위비아(500)는 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The plurality of
제1 단위비아(500) 각각은 동일한 형상을 가질 수 있다. 예를 들어, 제1 단위비아(500) 각각은 사다리꼴 또는 역사다리꼴의 종단면을 동일하게 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 복수의 제1 단위비아(500)의 형상은 서로 다를 수 있다.Each of the
제1 구조물(11)은 제1 패드(300)를 더 포함할 수 있다. 제1 패드(300)는 제1 단위비아(500)와 상하로 연결되고, 복수의 제1 단위비아(500)는 제1 패드(300)를 사이에 두고 스택될 수 있다. 이 경우, 각각의 제1 단위비아(500)의 일면에 제1 패드(300)가 형성되어, 제1 구조물(11)이'패드-단위비아-패드-단위비아-패드'의 반복 구조물로 구현될 수 있다. The
제2 구조물(12)은 복수로 형성되는 제2 단위비아(600)를 포함할 수 있다. 복수로 형성되는 제2 단위비아(600)는 상하로 연결되어 스택 비아 구조를 이룬다. 특히, 제2 구조물(12)은 인쇄회로기판의 전층을 상하로 연결하는 전층 스택 비아 구조를 이룰 수 있다. The
복수의 제2 단위비아(600)는 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 제2 단위비아(600)는 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The plurality of
제2 단위비아(600)는 각각의 제1 단위비아(500)와 대응되게 형성된다. 동일층에서 서로 대응되는 제1 단위비아(500)와 제2 단위비아(600)는 수평으로 이격된다. 여기서, 수평으로 이격된다는 것은, 제1 단위비아(500)와 제2 단위비아(600)의 측면들이 서로 접촉되지 않음을 의미한다. The second unit via 600 is formed to correspond to each first unit via 500. The
제2 단위비아(600) 각각은 동일한 형상을 가질 수 있다. 예를 들어, 제2 단위비아(600) 각각은 사다리꼴 또는 역사다리꼴의 종단면을 동일하게 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 복수의 제2 단위비아(600)의 형상은 서로 다를 수 있다.Each of the
제2 구조물(12)은 제2 패드(400)를 더 포함할 수 있다. 제2 패드(400)는 제2 단위비아(600)와 상하로 연결되고, 복수의 제2 단위비아(600)는 제2 패드(400)를 사이에 두고 스택될 수 있다. 이 경우, 각각의 제2 단위비아(600)의 일면에 제2 패드(400)가 형성되어, 제2 구조물(12)이 '패드-단위비아-패드-단위비아-패드'의 반복 구조물로 구현될 수 있다. The
제2 구조물(12)은 복수로 형성될 수 있다. 각각의 제2 구조물(12)은 스택 비아 구조물로 구현될 수 있다. 복수의 제2 구조물(12)은 제1 구조물(11)을 둘러싸도록 형성될 수 있다.The
제1 구조물(11)과 제2 구조물(12)의 수평 이격 거리는 설정값 이하일 수 있다. 특히, 각각의 제1 단위비아(500)는 동일 층에 형성된 제2 단위비아(600)와 수평으로 이격되고, 그들의 수평 이격 거리는 설정값 이하일 수 있다. 또한, 제2 구조물(12)이 복수로 형성되는 경우에도, 제1 구조물(11)로부터, 각각의 제2 구조물(12)까지의 수평 이격 거리는 설정값 이하일 수 있다.The horizontal separation distance between the
여기서 수평 이격 거리는 단위비아들의 중심선 간의 거리라 할 수 있다. 또한, 설정값은, 단위비아들의 비아홀 가공 시, 비아홀이 균일하게 가공될 수 있는 조건의 설정값이다. 예를 들어, 비아홀 가공을 위한 레이저 설비에 있어서, 복수의 비아홀 가공 시, 비아홀들이 특정 거리보다 멀리 떨어져 있을 때에 비아홀들이 균일하게 가공될 수 있고, 여기서 설정값은 상기 특정 거리가 된다. 구체적으로, 설정값은 1mm일 수 있다.Here, the horizontal separation distance can be said to be the distance between the center lines of the unit vias. In addition, the set value is a set value of a condition in which the via holes can be uniformly processed when the via holes of the unit vias are processed. For example, in a laser facility for processing via holes, when processing a plurality of via holes, via holes may be uniformly processed when the via holes are farther than a specific distance, where a set value becomes the specific distance. Specifically, the set value may be 1 mm.
제1 단위비아(500)와 제2 단위비아(600)는 동일한 개수로 형성될 수 있다. 도 6을 참조하면, 제1 단위비아(500)와 제2 단위비아(600) 각각은 5개로 이루어져 있으나, 이는 예시적인 것이다. 동일층에 형성된 제1 단위비아(500)와 제2 단위비아(600)의 수평 이격 거리는 상술한 설정값 이하이다. 즉, 5개 층 전체에서, 서로 대응되는 제1 단위비아(500)와 제2 단위비아(600)의 수평 이격 거리는 설정값 이하이다.The first unit via 500 and the second unit via 600 may be formed in the same number. Referring to FIG. 6, each of the first unit via 500 and the second unit via 600 consists of five, but this is exemplary. The horizontal separation distance between the first unit via 500 and the second unit via 600 formed on the same layer is equal to or less than the above-described set value. That is, in all five layers, the horizontal separation distances of the
제1 단위비아(500)로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는, 제2 단위비아(600) 외에 다른 비아는 없을 수 있다. 즉, 제1 단위비아(500)는 동일층의 다른 비아들과 멀리 떨어져있는 비아이며, 제1 단위비아(500)로부터 설정값만큼 수평으로 이격된 거리 이내에는 제2 단위비아(600)만 존재할 수 있다.Within a distance horizontally separated from the first unit via 500 by the set value, there may be no other vias other than the second unit via 600. That is, the first unit via 500 is a via far away from other vias on the same layer, and only the second unit via 600 exists within a distance horizontally spaced from the first unit via 500 by a set value. Can be.
한편, 비아 구조물의 제조에 있어서, 비아홀 가공 시, 동일층의 제1 단위비아(500)와 제2 단위비아(600)의 비아홀을 가공할 때, 제2 단위비아(600)의 비아홀 가공 전에 제1 단위비아(500)의 비아홀이 가공될 수 있다. 이 경우, 설비 상의 한계로 인해, 설정값보다 멀리 떨어진 비아홀들 가공 시 후(後)가공되는 비아홀이 축소 가공된다 하더라도, 제2 단위비아(600)의 비아홀을 가공한 후, 제1 단위비아(500)의 비아홀을 가공하면, 설비 상의 한계가 보완될 수 있다. On the other hand, in the manufacturing of the via structure, when the via hole is processed, when the via hole of the first unit via 500 and the second unit via 600 on the same layer is processed, the via unit is processed before the via hole processing of the second unit via 600. Via holes of one unit via 500 may be processed. In this case, due to limitations on the facility, even when the via hole that is post-processed is reduced when machining via holes farther than a set value, after processing the via hole of the second unit via 600, the first unit via ( By processing the via hole of 500), the limitations on the equipment can be compensated.
도 6을 참조하면, 제1 패드(300)와 제2 패드(400)의 일부는 서로 접촉될 수 있다. 예를 들어, 도 6에 도시된 것과 같이 6쌍의 제1 패드(300) 및 제2 패드(400)에 있어서, 두 쌍의 제1 패드(300) 및 제2 패드(400)가 서로 접촉될 수 있다. 또한, 나머지 쌍의 제1 패드(300) 및 제2 패드(400)는 서로 이격되고 절연될 수 있다.Referring to FIG. 6, a part of the
도 7을 참조하면, 본 발명의 제3 실시예에 따른 인쇄회로기판은, 복수의 절연층(L), 복수의 회로층(C) 및 비아 구조물을 포함하고, 비아 구조물은 제1 구조물(11)과 제2 구조물(12)을 포함할 수 있다.Referring to FIG. 7, the printed circuit board according to the third embodiment of the present invention includes a plurality of insulating layers (L), a plurality of circuit layers (C), and a via structure, and the via structure comprises a first structure (11 ) And the
복수의 절연층(L)은 상하로 적층되며, 서로 다른 층에 위치한 회로층(C)을 절연한다. 비아 구조물은 복수의 절연층(L) 내부에 형성된다. 비아 구조물은 복수의 절연층(L) 전체에 걸쳐 형성되며, 회로층(C)과 전기적으로 연결될 수 있다. The plurality of insulating layers L are stacked up and down, and insulate the circuit layers C located on different layers. The via structure is formed inside the plurality of insulating layers (L). The via structure is formed over the plurality of insulating layers L and may be electrically connected to the circuit layer C.
절연층(L)은 유기물 또는 무기물로 형성될 수 있고, 수지를 포함하는 재료로 형성될 수 있다. 절연층(L)을 형성하는 수지는 열경화성 수지, 열가소성 수지 중 적어도 하나를 포함할 수 있다. 열경화성 수지로는 에폭시 수지 등이 사용될 수 있고, 열 가소성 수지로는 폴리이미드, 액정폴리머 등이 사용될 수 있다.The insulating layer L may be formed of an organic material or an inorganic material, or may be formed of a material containing resin. The resin forming the insulating layer L may include at least one of a thermosetting resin and a thermoplastic resin. An epoxy resin or the like may be used as the thermosetting resin, and a polyimide or a liquid crystal polymer may be used as the thermoplastic resin.
회로층(C)은 전기 신호를 전달하는 경로를 제공하며, 절연층(L) 각각에 형성될 수 있다. 회로층(C)은 구리(Cu), 은(Ag), 백금(Pt), 알루미늄(Al), 팔라듐(Pd) 또는 이들의 금속으로 형성될 수 있다.The circuit layer C provides a path for transmitting electrical signals, and may be formed on each of the insulating layers L. The circuit layer C may be formed of copper (Cu), silver (Ag), platinum (Pt), aluminum (Al), palladium (Pd), or metals thereof.
회로층(C)은 N개층으로 이루어질 수 있고, 절연층(L)은 N-1개층으로 이루어질 수 있다. 도 7에서는 회로층(C)이 6개층, 절연층(L)이 5개층으로 이루어져 있으나, 이에 제한되는 것은 아니다.The circuit layer C may be made of N layers, and the insulating layer L may be made of N-1 layers. In FIG. 7, the circuit layer C is composed of 6 layers, and the insulating layer L is composed of 5 layers, but is not limited thereto.
제1 구조물(11)은 회로층(C)과 전기적으로 연결된다. 제1 구조물(11)은 복수의 제1 단위비아(500)를 포함한다. 제1 단위비아(500)는 상하로 이웃하는 회로층(C) 사이마다 형성된다. 즉, 제1 단위비아(500)는 상하로 이웃하는 회로층(C)을 빠짐없이 연결한다. 복수의 제1 단위비아(500)는 상하로 배치되어 스택 비아 구조를 이룬다. 특히, 제1 구조물(11)은 회로층(C) 전체를 상하로 연결하는 전층 스택 비아 구조를 이룰 수 있다. The
제1 단위비아(500)는, 상하로 이웃하는 회로층(C) 사이마다 형성되므로, 회로층(C)이 N개층으로 이루어질 때, 제1 단위비아(500)는 N-1개로 이루어질 수 있다. 도 7에서는 회로층(C)이 6개층, 제1 단위비아(500)는 5개로 이루어져 있으나, 이에 제한되는 것은 아니다.Since the first unit via 500 is formed between the upper and lower neighboring circuit layers C, when the circuit layer C is composed of N layers, the first unit via 500 may be composed of N-1 units. . In FIG. 7, the circuit layer C has six layers, and the first unit via 500 includes five layers, but is not limited thereto.
복수의 제1 단위비아(500)는 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 제1 단위비아(500)는 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The plurality of
제1 단위비아(500) 각각은 동일한 형상을 가질 수 있다. 예를 들어, 제1 단위비아(500) 각각은 사다리꼴 또는 역사다리꼴의 종단면을 동일하게 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 복수의 제1 단위비아(500)의 형상은 서로 다를 수 있다.Each of the
제1 구조물(11)은 제1 패드(300)를 더 포함할 수 있다. 제1 패드(300)는 제1 단위비아(500)와 상하로 연결되고, 복수의 제1 단위비아(500)는 제1 패드(300)를 사이에 두고 스택될 수 있다. 이 경우, 각각의 제1 단위비아(500)의 일면에 제1 패드(300)가 형성되어, 제1 구조물(11)이'패드-단위비아-패드-단위비아-패드'의 반복 구조물로 구현될 수 있다. The
제2 구조물(12)은 복수로 형성되는 제2 단위비아(600)를 포함할 수 있다. 복수로 형성되는 제2 단위비아(600)는 상하로 배치되어 스택 비아 구조를 이룬다. 제2 구조물(12)은 인쇄회로기판의 전층을 상하로 연결하는 전층 스택 비아 구조를 이룰 수 있다. The
복수의 제2 단위비아(600)는 동일한 중심선을 가지도록 상하로 스택될 수 있으나, 여기서 동일한 중심선이란 오차 범위 내에서 동일한 위치에 놓여지는 중심선을 의미하므로, 제2 단위비아(600)는 완전히 수직으로 스택되거나, 수직에서 약간 어긋나게 스택될 수 있다.The plurality of
제2 단위비아(600)는 각각의 제1 단위비아(500)와 대응되게 형성된다. 동일층에서 서로 대응되는 제1 단위비아(500)와 제2 단위비아(600)는 수평으로 이격된다. 여기서, 수평으로 이격된다는 것은, 제1 단위비아(500)와 제2 단위비아(600)의 측면들이 서로 접촉되지 않음을 의미한다. The second unit via 600 is formed to correspond to each first unit via 500. The
제2 단위비아(600) 각각은 동일한 형상을 가질 수 있다. 예를 들어, 제2 단위비아(600) 각각은 사다리꼴 또는 역사다리꼴의 종단면을 동일하게 가질 수 있다. 다만, 이에 제한되는 것은 아니고, 복수의 제2 단위비아(600)의 형상은 서로 다를 수 있다.Each of the
제2 구조물(12)은 제2 패드(400)를 더 포함할 수 있다. 제2 패드(400)는 제2 단위비아(600)와 상하로 연결되고, 복수의 제2 단위비아(600)는 제2 패드(400)를 사이에 두고 스택될 수 있다. 이 경우, 각각의 제2 단위비아(600)의 일면에 제2 패드(400)가 형성되어, 제2 구조물(12)이 '패드-단위비아-패드-단위비아-패드'의 반복 구조물로 구현될 수 있다. The
제2 구조물(12)은 복수로 형성될 수 있다. 각각의 제2 구조물(12)은 스택 비아 구조물로 구현될 수 있다. 복수의 제2 구조물(12)은 제1 구조물(11)을 둘러싸도록 배치될 수 있다.The
제1 구조물(11)과 제2 구조물(12)의 수평 이격 거리는 설정값 이하일 수 있다. 특히, 동일층에 형성된 제1 단위비아(500)와 제2 단위비아(600)의 수평 이격 거리는 설정값 이하일 수 있다. 또한, 제2 구조물(12)이 복수로 형성되는 경우에도, 제1 구조물(11)로부터, 각각의 제2 구조물(12)까지의 수평 이격 거리는 설정값 이하일 수 있다.The horizontal separation distance between the
여기서 수평 이격 거리는 단위비아들의 중심선 간의 거리라 할 수 있다. 또한, 설정값은, 단위비아들의 비아홀 가공 시, 비아홀이 균일하게 가공될 수 있는 조건의 설정값이다. 예를 들어, 비아홀 가공을 위한 레이저 설비에 있어서, 복수의 비아홀 가공 시, 비아홀들이 특정 거리보다 멀리 떨어져 있을 때에 비아홀들이 균일하게 가공될 수 있고, 여기서 설정값은 상기 특정 거리가 된다. 구체적으로, 설정값은 1mm일 수 있다.Here, the horizontal separation distance can be said to be the distance between the center lines of the unit vias. In addition, the set value is a set value of a condition in which the via holes can be uniformly processed when the via holes of the unit vias are processed. For example, in a laser facility for processing via holes, when processing a plurality of via holes, via holes may be uniformly processed when the via holes are farther than a specific distance, where a set value becomes the specific distance. Specifically, the set value may be 1 mm.
제1 단위비아(500)와 제2 단위비아(600)는 동일한 개수로 형성될 수 있다. 도 7을 참조하면, 제1 단위비아(500)와 제2 단위비아(600) 각각은 5개로 이루어져 있으나, 이는 예시적인 것에 불과하다. 동일층에 형성된 제1 단위비아(500)와 제2 단위비아(600)의 수평 이격 거리는 설정값 이하이다. 즉, 5개 층 전체에서, 서로 대응되는 제1 단위비아(500)와 제2 단위비아(600)의 수평 이격 거리는 설정값 이하이다.The first unit via 500 and the second unit via 600 may be formed in the same number. Referring to FIG. 7, each of the first unit via 500 and the second unit via 600 consists of five, but this is only exemplary. The horizontal separation distance between the first unit via 500 and the second unit via 600 formed on the same layer is equal to or less than a set value. That is, in all five layers, the horizontal separation distances of the
도 7에서, 회로층 C1와 C2를 연결하도록 절연층 L1을 관통하는 제1 단위비아(500)와, 그와 동일층에 형성된 제2 단위비아(600)의 수평 이격 거리(D11)는 설정값 이하이다. 회로층 C2와 C3을 연결하도록 절연층 L2를 관통하는 제1 단위비아(500)와, 그와 동일층에 형성된 제2 단위비아(600)의 수평 이격 거리(D12)는 설정값 이하이다. 마찬가지의 방법으로 산정되는 수평 이격 거리 D13, D14, D15 모두 설정값 이하이다. 다만, D11 내지 D15의 값들은 서로 다를 수 있다.In FIG. 7, the horizontal separation distance D11 of the first unit via 500 passing through the insulating layer L1 to connect the circuit layers C1 and C2 and the second unit via 600 formed on the same layer is a set value. Is below. The horizontal separation distance D12 between the first unit via 500 passing through the insulating layer L2 and the second unit via 600 formed on the same layer to connect the circuit layers C2 and C3 is equal to or less than the set value. The horizontal separation distances D13, D14, and D15 calculated in the same manner are all less than or equal to the set value. However, the values of D11 to D15 may be different.
제1 단위비아(500)로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는, 제2 단위비아(600) 외에 다른 비아는 없을 수 있다. 즉, 제1 단위비아(500)는 동일층의 다른 비아들(V)과 멀리 떨어져있는 비아이며, 제1 단위비아(500)로부터 설정값만큼 수평으로 이격된 거리 이내에는 제2 단위비아(600)만 존재할 수 있다.Within a distance horizontally separated from the first unit via 500 by the set value, there may be no other vias other than the second unit via 600. That is, the first unit via 500 is a via far away from other vias V of the same layer, and the second unit via 600 is within a distance horizontally spaced from the first unit via 500 by a set value. ) Can only exist.
도 7에서, 회로층 C1 와 C2 사이에 제1 단위비아(500) 외에 다른 비아(V)가 존재할 수 있지만, 제1 단위비아(500)와 상기 비아 간의 거리(D21)는 상술한 설정값보다 크다. 마찬가지로, D22, D23, D24, D25 모두 설정값보다 크다. In FIG. 7, other vias V may exist between the circuit layers C1 and C2 in addition to the first unit via 500, but the distance D21 between the first unit via 500 and the via is greater than the above-described set value. Big. Likewise, D22, D23, D24, and D25 are all greater than the set value.
한편, 비아 구조물의 제조에 있어서, 비아홀 가공 시, 동일층의 제1 단위비아(500)와 제2 단위비아(600)의 비아홀을 가공할 때, 제2 단위비아(600)의 비아홀 가공 전에 제1 단위비아(500)의 비아홀이 가공될 수 있다. 이 경우, 설비 상의 한계로 인해, 설정값보다 멀리 떨어진 비아홀들 가공 시 후(後)가공되는 비아홀이 축소 가공된다 하더라도, 제2 단위비아(600)의 비아홀을 가공한 후, 제1 단위비아(500)의 비아홀을 가공하면, 설비 상의 한계가 보완될 수 있다. On the other hand, in the manufacturing of the via structure, when the via hole is processed, when the via hole of the first unit via 500 and the second unit via 600 on the same layer is processed, the via unit is processed before the via hole processing of the second unit via 600. A via hole of one unit via 500 may be processed. In this case, due to limitations on the facility, even when the via holes that are post-processed are reduced when machining via holes farther than a set value, after processing the via holes of the second unit via 600, the first unit via ( If the via hole of 500) is processed, the limitation on the equipment can be compensated.
도 7에서, 회로층 C1 와 C2 사이에 존재하는 비아(V), 제1 단위비아(500) 그리고 제2 단위비아(600)의 관계를 살펴보면, 비아(V)의 비아홀을 형성한 후에, 상기 비아(V)로부터 설정값보다 멀리 떨어진 제1 단위비아(500)의 비아홀을 가공하기 직전에, 제2 단위비아(600)의 비아홀을 가공한다. 제2 단위비아(600)의 비아홀을 가공한 후에 제1 단위비아(500)의 비아홀이 가공된다. 이에 따르면, 상술한 설비 상의 한계가 보완될 수 있다. 이러한 설명은, 회로층 C2 와 C3 사이의 층을 포함한 다른 모든 층에 있어서도, 적용될 수 있다.In FIG. 7, when the relationship between the vias (V), the
요컨대, 제1 구조물(11)의 제1 단위비아(500) 모두가 일반비아(V)와 설정값 이상으로 멀리 떨어져 있다면, 제1 단위비아(500)와 동일한 개수의 제2 단위비아(600)로 이루어진 제2 구조물(12)이 요구되며, 비아홀 공정 상에서, 동일층에 있어서, 제2 단위비아(600)의 비아홀 가공후 제1 단위비아(500)의 비아홀이 가공됨에 따라, 제1 단위비아(500)의 불필요한 축소 현상이 방지될 수 있고, 나아가 제1 구조물(11)의 신뢰성이 확보될 수 있다.In other words, if all of the first unit vias 500 of the
한편, 도 7을 참조하면, 제1 패드(300)와 제2 패드(400)의 일부는 서로 접촉될 수 있다. 예를 들어, 도 6에 도시된 것과 같이 6쌍의 제1 패드(300) 및 제2 패드(400)에 있어서, 두 쌍의 제1 패드(300) 및 제2 패드(400)가 서로 접촉될 수 있다. 또한, 나머지 쌍의 제1 패드(300) 및 제2 패드(400)는 서로 이격되고 절연될 수 있다.Meanwhile, referring to FIG. 7, a part of the
도 8 및 도 9는 본 발명의 제4 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다.8 and 9 are diagrams illustrating a via structure and a printed circuit board including the same according to a fourth embodiment of the present invention.
도 8 및 도 9를 참조하면, 제4 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판에서, 모든 쌍의 제1 패드(300)와 제2 패드(400)가 전기적으로 연결된다. 즉, 모든 쌍의 제1 패드(300)와 제2 패드(400)는 모두 서로 접촉되고, 제1 단위비아(500)와 제2 단위비아(600)가 패드를 공유하게 된다.8 and 9, in the via structure according to the fourth embodiment and the printed circuit board including the same, all pairs of the
도 10 및 도 11은 본 발명의 제5 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판을 나타낸 도면이다.10 and 11 are diagrams showing a via structure according to a fifth embodiment of the present invention and a printed circuit board including the via structure.
도 10 및 도 11을 참조하면, 제5 실시예에 따른 비아 구조물 및 이를 포함하는 인쇄회로기판에서, 모든 쌍의 제1 패드(300)와 제2 패드(400)가 전기적으로 절연된다. 즉, 모든 쌍의 제1 패드(300)와 제2 패드(400)는 모두 서로 수평으로 이격되고, 제2 단위비아(600)(제2 구조물(12))는 회로층(C)과도 절연되며 회로층(C)의 층간 도통에 참여하지 않고, 더미 비아로서 존재하게 된다.10 and 11, in the via structure according to the fifth embodiment and a printed circuit board including the same, all pairs of the
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As described above, one embodiment of the present invention has been described, but those skilled in the art can add, change, delete, or add elements within the scope of the present invention described in the claims. It will be said that the present invention can be variously modified and changed by the like, and this is also included within the scope of the present invention.
100, 110: 단위 비아
200: 비아도체
300: 제1 패드
400: 제2 패드
L: 절연층
C: 회로층
500: 제1 단위비아
600: 제2 단위비아
10: 비아 구조물
11: 제1 구조물
12: 제2 구조물100, 110: unit via
200: Via conductor
300: first pad
400: second pad
L: insulating layer
C: Circuit layer
500: first unit via
600: second unit via
10: Via structure
11: First structure
12: second structure
Claims (15)
상하로 이웃하는 상기 회로층 사이마다 형성되고, 서로 상하로 배치된 복수의 제1 단위비아를 포함하는 제1 구조물; 및
각각의 상기 제1 단위비아와 수평으로 이격되고, 서로 상하로 배치된 복수의 제2 단위비아를 포함하는 제2 구조물을 포함하고,
상기 제1 단위비아와 상기 제2 단위비아의 수평 이격 거리는, 설정값 이하인, 인쇄회로기판.
A circuit layer formed of a plurality of layers;
A first structure formed between each of the circuit layers adjacent to each other vertically and including a plurality of first unit vias disposed vertically above each other; And
And a second structure horizontally spaced from each of the first unit vias, and including a plurality of second unit vias disposed above and below each other,
The horizontal separation distance between the first unit via and the second unit via is equal to or less than a set value.
상기 제1 구조물은,
상기 회로층과 연결되고, 각각의 상기 제1 단위비아와 상하로 연결되는 제1 패드를 더 포함하는, 인쇄회로기판.
According to claim 1,
The first structure,
The printed circuit board further comprises a first pad connected to the circuit layer and connected to each of the first unit vias vertically.
상기 제2 구조물은, 각각의 상기 제2 단위비아와 상하로 연결되는 제2 패드를 더 포함하는, 인쇄회로기판.
According to claim 2,
The second structure, the printed circuit board further comprises a second pad connected to each of the second unit via up and down.
상기 제1 패드와 상기 제2 패드는 전기적으로 서로 절연되는, 인쇄회로기판.
According to claim 3,
The first pad and the second pad are electrically insulated from each other, a printed circuit board.
상기 제2 패드의 적어도 일부는 상기 제1 패드와 접촉되는, 인쇄회로기판.
According to claim 3,
At least a portion of the second pad is in contact with the first pad, a printed circuit board.
상기 설정값은 1mm인 인쇄회로기판.
According to claim 1,
The set value is 1mm printed circuit board.
상기 제1 단위비아로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는 상기 제2 단위비아 외에 다른 비아가 없는, 인쇄회로기판.
According to claim 1,
There is no other via other than the second unit via within a distance horizontally separated from the first unit via by the set value.
상기 제2 구조물은 복수로 형성되는, 인쇄회로기판.
According to claim 1,
The second structure is formed of a plurality, a printed circuit board.
상기 회로층과 전기적으로 연결되는 비아 구조물을 포함하고,
상기 비아 구조물은,
상하로 이웃하는 상기 회로층 사이마다 형성되고, 서로 상하로 배치된 복수의 단위비아; 및
상기 복수의 단위비아 중 어느 하나의 주변에 형성된 비아도체를 포함하고,
상기 하나의 단위비아와 상기 비아도체의 수평 이격 거리는, 설정값 이하인, 인쇄회로기판.
A circuit layer formed of a plurality of layers; And
And a via structure electrically connected to the circuit layer,
The via structure,
A plurality of unit vias formed between the circuit layers adjacent to each other vertically and disposed vertically above each other; And
It includes a via conductor formed around any one of the plurality of unit vias,
The horizontal separation distance between the one unit via and the via conductor is less than or equal to a set value.
상기 비아 구조물은,
상기 회로층과 연결되고, 각각의 상기 단위비아와 상하로 연결되는 제1 패드를 더 포함하는 인쇄회로기판.
The method of claim 9,
The via structure,
A printed circuit board further comprising a first pad connected to the circuit layer and connected to each of the unit vias vertically.
상기 비아도체는 상기 제1 패드에 접촉되는 인쇄회로기판.
The method of claim 10,
The via conductor is a printed circuit board in contact with the first pad.
상기 비아도체는 제2 패드와 상하로 연결되고,
상기 제2 패드는 상기 제1 패드와 절연된 인쇄회로기판.
The method of claim 10,
The via conductor is vertically connected to the second pad,
The second pad is a printed circuit board insulated from the first pad.
상기 설정값은 1mm인 인쇄회로기판.
The method of claim 9,
The set value is 1mm printed circuit board.
상기 하나의 단위비아로부터 상기 설정값만큼 수평으로 이격된 거리 이내에는 상기 비아도체 외에 다른 비아가 없는, 인쇄회로기판.
The method of claim 9,
A printed circuit board having no other vias other than the via conductor within a distance horizontally separated from the unit via by the set value.
상기 비아도체는 복수로 형성되는, 인쇄회로기판.
The method of claim 9,
The via conductor is formed in plural, printed circuit board.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/546,676 US20200196444A1 (en) | 2018-12-12 | 2019-08-21 | Printed circuit board |
CN201910782900.9A CN111315120A (en) | 2018-12-12 | 2019-08-23 | Printed circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20180160120 | 2018-12-12 | ||
KR1020180160120 | 2018-12-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200072375A true KR20200072375A (en) | 2020-06-22 |
Family
ID=71142701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190009116A KR20200072375A (en) | 2018-12-12 | 2019-01-24 | Printed circuit board |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20200072375A (en) |
CN (1) | CN111315120A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114206000A (en) * | 2021-12-24 | 2022-03-18 | 维沃移动通信有限公司 | Circuit board assembly and electronic device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180017701A (en) | 2016-08-10 | 2018-02-21 | 주식회사 태우이앤피 | Manufacturing method for multi-layer printed circuit board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI617225B (en) * | 2010-12-24 | 2018-03-01 | Lg伊諾特股份有限公司 | Printed circuit board and method for manufacturing the same |
KR20140083849A (en) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | Printed circuit board and method for manufacturing thereof |
JP6473595B2 (en) * | 2014-10-10 | 2019-02-20 | イビデン株式会社 | Multilayer wiring board and manufacturing method thereof |
CN105578714A (en) * | 2015-12-11 | 2016-05-11 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | Novel lamination structure of multilayer high-speed PCB and signal via-hole optimization method |
JP6571035B2 (en) * | 2016-03-18 | 2019-09-04 | 日本ルメンタム株式会社 | Printed circuit board, optical module, and transmission device |
JP6818534B2 (en) * | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | Printed wiring board, printed circuit board and electronic equipment |
-
2019
- 2019-01-24 KR KR1020190009116A patent/KR20200072375A/en not_active Application Discontinuation
- 2019-08-23 CN CN201910782900.9A patent/CN111315120A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180017701A (en) | 2016-08-10 | 2018-02-21 | 주식회사 태우이앤피 | Manufacturing method for multi-layer printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
CN111315120A (en) | 2020-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9544992B2 (en) | PCB having offset differential signal routing | |
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
US10249503B2 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
US8119931B1 (en) | Differential vertical structure for high density, low layer count packages | |
TWI429343B (en) | Printed circuit board | |
CN100556243C (en) | The transmission hole of high-frequency wideband impedance matching | |
JP5607710B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
US9839132B2 (en) | Component-embedded substrate | |
US9622340B2 (en) | Flexible circuit board and method for manufacturing same | |
US9917047B2 (en) | Wiring board | |
US7679005B2 (en) | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same | |
JPH10290059A (en) | Wiring board | |
KR20200072375A (en) | Printed circuit board | |
US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
US20200196444A1 (en) | Printed circuit board | |
KR20170022208A (en) | Printed circuit board and manufacturing method thereof | |
US20120234580A1 (en) | Circuit board | |
US20160219690A1 (en) | Wiring board | |
CN101616551B (en) | Circuit board and process thereof | |
KR101886063B1 (en) | Flexible printed circuit board | |
US20040189418A1 (en) | Method and structure for implementing enhanced differential signal trace routing | |
US10470299B2 (en) | Power signal transmission structure and design method thereof | |
US20120279774A1 (en) | Circuit board | |
US11570886B1 (en) | Circuit board device | |
KR20130070534A (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |