KR20200071275A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20200071275A
KR20200071275A KR1020180158821A KR20180158821A KR20200071275A KR 20200071275 A KR20200071275 A KR 20200071275A KR 1020180158821 A KR1020180158821 A KR 1020180158821A KR 20180158821 A KR20180158821 A KR 20180158821A KR 20200071275 A KR20200071275 A KR 20200071275A
Authority
KR
South Korea
Prior art keywords
transistor
electrode connected
gate
node
voltage
Prior art date
Application number
KR1020180158821A
Other languages
English (en)
Inventor
변승현
공예진
이서영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180158821A priority Critical patent/KR20200071275A/ko
Publication of KR20200071275A publication Critical patent/KR20200071275A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은, 구동전압을 공급받아 구동하는 복수의 화소를 포함하는 표시패널, 구동전압을 표시패널로 공급하는 드라이브 IC 및 드라이브 IC를 제어하는 타이밍컨트롤러를 포함하되, 드라이브 IC는 복수의 구동신호의 전압레벨을 저장하며, 표시패널의 특성값에 대응하여 복수의 구동전압의 전압레벨 중 하나를 선택하고 선택된 전압레벨에 대응하여 구동전압을 공급하는 유기발광표시장치를 제공할 수 있다.

Description

유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명의 실시예들은 유기발광표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.
상기와 같은 표시장치들 중 유기발광표시장치에서 사용되는 유기발광 다이오드는 스스로 빛을 내는 자발광소자이고 높은 휘도와 낮은 동작 전압 특성을 가지고 있다. 따라서, 유기발광표시장치는 명암대비(CONTRAST RATIO)가 크고, 초박형으로 구현이 용이하다. 또한, 응답시간이 매우 짧아 잔상이 없고 시야각의 제한이 없다. 또한, 유기발광표시장치는 저온에서도 안정적으로 구동될 수 있다.
반면, 유기발광표시장치는 구동트랜지스터에서 구동전류를 유기발광다이오드로 공급하여 빛이 발광함으로써 영상을 표시하게 되는데, 구동트랜지스터는 문턱전압의 편차가 존재하기 때문에 유기발광다이오드로 공급되는 구동전류는 편차가 발생하게 된다. 이로 인해 유기발광표시장치는 휘도 불균일이 발생할 수 있다.
상기와 같은 이유로, 유기발광표시장치는 구동트랜지스터의 문턱전압 편차를 보상하여 휘도 불균일을 개선한다. 하지만, 구동트랜지스터의 문턱전압 편차를 보상하더라도 구동트랜지스터에 인가되는 전압의 미세한 차이로 인해 구동전류의 양이 변경될 수 있다. 또한, 구동트랜지스터에 인가되는 전압의 미세한 차이가 있는 경우 구동전류의 양은 문턱전압 편차에 더 민감하게 되어 유기발광표시장치의 휘도가 불균일해지는 문제가 여전히 발생하게 된다.
또한, 최근에는 유기발광표시장치가 스마트폰, 태블릿 PC 등에 적용되는데, 스마트폰, 태블릿 PC는 배터리를 통해 전원을 공급받게 된다. 스마트폰, 태블릿 PC의 사용시간은 소비전력과 배터리의 용량에 의해 결정되게 되는데, 소비전력을 낮추는 방안을 필요로 한다.
본 발명의 실시예들의 목적은 화질을 개선할 수 있는 유기발광표시장치를 제공하는 것이다.
또한, 본 발명의 실시예들의 다른 목적은 소비전력을 저감할 수 있는 유기발광표시장치를 제공하는 것이다.
일측면에서 본 발명의 실시예들은, 구동전압을 공급받아 구동하는 복수의 화소를 포함하는 표시패널, 구동전압을 표시패널로 공급하는 드라이브 IC 및 드라이브 IC를 제어하는 타이밍컨트롤러를 포함하되, 드라이브 IC는 복수의 구동신호의 전압레벨을 저장하며, 표시패널의 특성값에 대응하여 복수의 구동전압의 전압레벨 중 하나를 선택하고 선택된 전압레벨에 대응하여 구동전압을 공급하는 유기발광표시장치를 제공할 수 있다.
다른 일측면에서 본 발명의 실시예들은, 구동전압을 공급받아 구동하는 복수의 화소를 포함하는 표시패널, 표시패널과 연결되는 인쇄회로기판 및 인쇄회로기판에 배치되며 표시패널로 구동전압을 공급하는 드라이브 IC를 포함하되, 인쇄회로기판과 표시패널 중 적어도 하나에 표시패널의 특성값을 기록한 태그가 배치되는 유기발광표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 화질을 개선할 수 있는 유기발광표시장치를 제공할 수 있다.
본 발명의 실시예들에 의하면, 소비전력을 저감할 수 있는 유기발광표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 의한 유기발광표시장치를 나타내는 구조도이다.
도 2는 도 1에 도시된 표시패널과 게이트드라이버의 연결관계의 일실시예를 나타내는 구조도이다.
도 3은 도 1에 도시된 표시패널에 채용된 화소의 제1실시예를 나타내는 회로도이다.
도 4는 도 1에 도시된 표시패널에 채용된 화소의 제2실시예를 나타내는 회로도이다.
도 5는 도 4에 도시된 화소의 동작의 일 실시예를 나타내는 타이밍도이다.
도 6은 도 1에 도시된 화소에 입력되는 게이트신호의 전압레벨을 나타내는 파형도이다.
도 7은 도 2에 도시된 드라이브 IC의 일 실시예를 나타내는 구조도이다.
도 8은 본 발명의 실시예들에 따른 유기발광표시장치를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 의한 유기발광표시장치를 나타내는 구조도이다.
도 1을 참조하면, 유기발광표시장치(100)는 표시패널(110), 데이터드라이버(120), 게이트드라이버(130), 타이밍컨트롤러(140)를 포함할 수 있다.
표시패널(110)은 제1방향으로 배치된 복수의 데이터라인(DL1,…,DLm)과 제2방향으로 배치된 복수의 게이트라인(GL1,…,GLn)을 포함할 수 있다. 복수의 데이터라인(DL1,…,DLm)과 복수의 게이트라인(GL1,…,GLn)은 직교하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 또한, 표시패널(110)에 배치되는 배선은 복수의 데이터라인(DL1,…,DLm)과 복수의 게이트라인(GL1,…,GLn)에 한정되는 것은 아니다.
표시패널(110)은 복수의 게이트 라인(GL1,…,GLn)과 복수의 데이터라인(DL1,…,DLm)이 교차하는 영역에 대응하여 형성되는 복수의 화소(101)를 포함할 수 있다. 복수의 화소(101)는 가로 방향의 복수의 화소행과 세로 방향의 복수의 화소열을 포함하는 매트릭스형태로 배치될 수 있다. 하나의 화소행에 배치되어 있는 화소들(101)은 동일한 게이트라인에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다.
데이터드라이버(120)는 데이터신호(Vdata)를 복수의 데이터라인(DL1,…,DLm)에 인가할 수 있다. 데이터신호는 계조에 대응할 수 있고, 대응하는 계조에 따라 데이터신호의 전압레벨이 결정될 수 있다. 데이터신호의 전압을 데이터전압이라 칭할 수 있다. 여기서, 데이터드라이버(120)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 표시패널(110)의 크기, 해상도에 대응하여 두개 이상일 수 있다. 또한, 데이터드라이버(120)는 집적회로(Integrated circuit)로 구현될 수 있다.
게이트드라이버(130)는 게이트신호를 복수의 게이트라인(GL1,…,GLn)에 인가할 수 있다. 게이트신호가 인가된 복수의 게이트라인(GL1,…,GLn)에 대응하는 화소(101)는 데이터신호를 전달받을 수 있다. 여기서, 게이트드라이버(130)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 적어도 두 개일 수 있다. 또한, 게이트드라이버(130)는 표시패널(110)의 양측에 배치되고 하나의 게이트드라이버(130)는 복수의 게이트라인(GL1,…,GLn) 중 홀수번째 게이트라인에 연결되고 다른 하나의 게이트드라이버(130)는 복수의 게이트라인(GL1,…,GLn) 중 짝수번째 게이트라인에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다.
또한, 게이트드라이버(130)는 복수의 게이트라인(GL1,…,GLn)만이 연결되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
타이밍컨트롤러(140)는 데이터드라이버(120)와 게이트드라이버(130)를 제어할 수 있다. 또한, 타이밍컨트롤러(140)는 데이터신호에 대응하는 영상신호를 데이터드라이버(120)로 전달할 수 있다. 영상신호는 디지털신호일 수 있다. 타이밍컨트롤러(140)는 영상신호를 보정하여 데이터드라이버(120)에 전달할 수 있다.
도 2는 도 1에 도시된 표시패널과 게이트드라이버의 연결관계의 일실시예를 나타내는 구조도이다.
도 2를 참조하면, 표시패널(110)은 게이트드라이버(130)와 연결되어 복수의 게이트라인(GL1,…,GLn)에 게이트신호를 공급받을 수 있다.
표시패널(110)은 표시영역(110a)과, 비표시영역(110b)을 포함할 수 있다. 그리고, 게이트드라이버(130)는 게이트신호를 생성하는 게이트신호생성회로(130a)와 게이트신호생성회로(130a)에 구동전압과 제어신호를 공급하는 드라이브 IC(130b)를 포함할 수 있다. 여기서, 드라이브 IC(130b)는 게이트신호생성회로 (130a)의 옆에 나란하게 배치되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니다. 또한, 게이트신호생성회로(130a)는 하나인 것으로 도시되어 있지만 이에 한정되는 것은 아니며 복수 개일 수 있다.
드라이브 IC(130b)에서 게이트신호생성회로(130a)로 공급하는 구동전압은 게이트하이전압(VGH)과 게이트로우전압(VGL)일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 드라이브 IC(130b)는 게이트신호생성회로(130a)로 컨트롤신호 (Cont)를 공급할 수 있다. 컨트롤신호(Cont)는 클럭, 동기신호, 스타트펄스를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 게이트신호생성회로(130a)는 표시패널(110)의 비표시영역(110b)에 배치되고 드라이브 IC(130b)는 케이블(미도시)을 통해 게이트신호생성회로(130a)와 연결될 수 있다. 여기서, 게이트신호생성회로(130a)는 표시패널(110) 상에 일 측면에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 표시패널(110)의 다른 일측면에도 배치될 수 있다. 게이트신호생성회로(130a)는 복수의 트랜지스터를 포함할 수 있고, 드라이브 IC(130b)에서 제공되는 제어신호에 의해 복수의 트랜지스터의 스위칭동작이 제어되고, 스위칭동작에 의해 게이트하이전압(VGH)과 게이트로우전압(VGL)에 대응하는 복수의 게이트신호를 순차적으로 출력할 수 있다.
표시영역(110a)에는 도 1에 도시된 복수의 화소(101)가 배치될 수 있으며, 각 화소(101)는 게이트라인(GL1,…,GLn)과 연결될 수 있다. 여기서, 표시영역(110a)에 게이트라인(GL1,…,GLn)만이 배치되어 있는 것으로 도시하고 있지만, 이는 설명을 위한 것으로 이에 한정되는 것은 아니다. 또한, 비표시영역(110b)에는 게이트신호생성회로(130a)만이 배치되어 있는 것을 도시하고 있지만, 이에 한정되는 것은 아니다. 또한, 표시패널(110)의 비표시영역(11b)은 표시영역(110a)를 제외한 영역일 수 있다.
도 3은 도 1에 도시된 표시패널에 채용된 화소의 제1실시예를 나타내는 회로도이다.
도 3을 참조하면, 화소(101a)는 유기발광다이오드(OLEDa)와, 유기발광다이오드(OLEDa)를 구동하는 화소회로를 포함할 수 있다. 화소회로는 제1트랜지스터(M1a), 제2트랜지스터(M2a) 및 캐패시터(Csta)를 포함할 수 있다. 제1트랜지스터(M1a) 및 제2트랜지스터(M2b)는 LTPS(Low temperature polysilicon)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1트랜지스터(M1a)는 게이트전극이 제1노드(N1a)에 연결되고 제1전극이 제1전원전원(EVDD)이 전달되는 제1전원라인(VL1)과 연결되는 제2노드(N2a)에 연결되며 제2전극이 제3노드(N3a)에 연결될 수 있다. 제1트랜지스터(M1a)는 제1노드(N1a)에 전달되는 전압에 대응하여 제3노드(N3a)에 전류가 흐르도록 할 수 있다. 제1트랜지스터(M1)의 제1전극은 드레인전극이고, 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1트랜지스터(M1)을 구동트랜지스터라고 칭할 수 있다.
제2트랜지스터(M2a)는 데이터라인(DL)에 제1전극이 연결되고 게이트라인(GL)에 게이트전극이 연결되며 제1노드(N1a)에 제2전극이 연결될 수 있다. 따라서, 제2트랜지스터(M2a)는 게이트라인(GL)을 통해 전달되는 게이트신호에 대응하여 제1노드(N1a)에 데이터신호에 대응하는 데이터전압(Vdata)이 전달되게 할 수 있다. 제2트랜지스터(M2a)의 제1전극은 드레인전극이고, 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.
캐패시터(Csta)는 제1노드(N1a)에 제1전극이 연결되고 제3노드(N3a)에 제2전극이 연결될 수 있다. 캐패시터(Csta)는 제1트랜지스터(M1a)의 게이트전극의 전압과 소스전극의 전압을 일정하게 유지할 수 있다.
유기발광다이오드(OLEDa)는 애노드전극이 제3노드(N3a)에 연결되고 캐소드전극이 제2전원(EVSS)에 연결될 수 있다. 여기서, 제2전원(EVSS)은 제1전원(EVSS) 보다 전압레벨이 낮을 수 있다. 또한, 제2전원(EVSS)은 접지일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제2화소전원(EVSS)은 저전원라인을 통해 공급받을 수 있다. 제2전원(EVSS)은 적어도 2개의 유기발광다이오드(OLEDa)에 공통으로 공급될 수 있다. 유기발광다이오드(OLEDa)는 애노드 전극에서 캐소드전극으로 전류가 흐르게 되면 전류의 양에 대응하여 빛을 발광할 수 있다. 유기발광다이오드(OLEDa)는 적색, 녹색, 청색, 백색 중 어느 하나의 색을 발광할 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 4는 도 1에 도시된 표시패널에 채용된 화소의 제2실시예를 나타내는 회로도이다.
도 4를 참조하면, 화소(101b)는 제1 내지 제6트랜지스터(M1b 내지 M6b), 캐패시터(Cstb) 및 유기발광다이오드(OLEDb)를 포함할 수 있다. 제1트랜지스터 내지 제6트랜지스터(M1b 내지 M6b)는 LTPS(Low temperature polysilicon)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1트랜지스터(M1b)는 게이트전극이 제1노드(N1b)에 연결되고 제1전극이 제2노드(N2b)에 연결되며 제2전극이 제3노드(N3b)에 연결될 수 있다. 제1트랜지스터(M1b)는 제1노드(N1b)에 인가되는 전압에 대응하여 제2노드(N2b)에서 제3노드(N3b) 방향으로 구동전류를 공급할 수 있다. 제2트랜지스터(M2b)는 게이트전극이 제1게이트라인(GATE1)에 연결되고 제1전극이 데이터라인(DL)에 연결되며 제2전극이 제3노드(N3b)에 연결될 수 있다. 제2트랜지스터(M2b)는 데이터라인(DL)에 전달되는 데이터신호(Vdata)를 제1게이트라인(GATE1)으로 전달되는 제1게이트신호(gate1)에 대응하여 제3노드(N3b)로 전달할 수 있다. 또한, 제2트랜지스터(M2b)는 제1게이트신호(gate1)에 대응하여 데이터라인(DL)에 전달되는 기준전압을 제3노드(N3b)로 전달할 수 있다. 이때, 제3노드(N3b)에 데이터신호(Vdata)가 전달되는 기간과 기준전압이 전달되는 기간은 서로 다른 기간일 수 있다. 제3트랜지스터(M3b)는 게이트전극이 제2게이트라인(GATE2)에 연결되고 제1전극이 제2노드(N2b)에 연결되며 제3전극이 제1노드(N1b)에 연결될 수 있다. 제3트랜지스터(M3b)는 제2게이트라인(GATE2)으로 전달되는 제2게이트신호 (gate2)에 대응하여 제1노드(N1b)와 제2노드(N2b)를 연결할 수 있다. 이로 인해, 제1트랜지스터(M1b)는 다이오드 연결이 될 수 있다. 따라서, 제3노드(N3b)에 전달된 데이터신호(Vdata)는 제2노드(N2b)를 통해 제1노드(N1b)에 전달될 수 있다.
제4트랜지스터(M4b)는 게이트전극이 제1발광제어신호라인(EM1)에 연결되고 제1전극이 제3노드(N3b)에 연결되며 제2전극이 제4노드(N4b)에 연결될 수 있다. 제4트랜지스터(M4b)는 제1발광제어신호라인(EM1)을 통해 전달되는 제1발광제어신호 (em1)에 의해 제3노드(N3b)와 제4노드(N4b)가 연결되게 할 수 있다. 제5트랜지스터(M5b)는 게이트전극이 제2발광제어신호라인(EM2)에 연결되고 제1전극이 제1전원(EVDD)이 전달되는 제1전원라인(VL1)에 연결되며 제2전극이 제2노드(N2b)에 연결될 수 있다. 제5트랜지스터(M5b)는 제2발광제어신호라인 (EM2)으로 전달되는 제2발광제어신호(em2)에 의해 제1전원(EVDD)을 제2노드(N2b)에 전달할 수 있다. 제6트랜지스터(M6b) 게이트전극이 제2게이트라인(GATE2)에 연결되고 제1전극이 초기화전압(Vini)이 전달되는 제2전원라인(VL2)에 연결되며 제2전극이 제4노드(N4b)에 연결될 수 있다. 제6트랜지스터(M6b)는 제2게이트라인(GATE2)으로 전달되는 제2게이트신호(gate2)에 대응하여 초기화전압(Vini)을 제4노드(N4b)에 전달할 수 있다. 캐패시터(Cstb)는 제1전극이 제1노드(N1b)에 연결되고 제2전극이 제4노드(N4b)에 연결될 수 있다. 유기발광다이오드(OLEDb)는 애노드전극이 제4노드(N4b)에 연결되고 캐소드전극이 제2전원(EVSS)에 연결될 수 있다. 제4노드(N4b)로 공급되는 구동전류에 대응하여 빛을 발광할 수 있다.
도 5는 도 4에 도시된 화소의 동작의 일 실시예를 나타내는 타이밍도이다.
도 5를 참조하면, 화소(101b)는 제1기간 내지 제3기간(T1 내지 T3)에 대응하여 동작할 수 있다.
제1기간(T1)에서 제1발광제어신호라인(EM1)에 공급되는 제1발광제어신호 (em1)와 제2발광제어신호라인(EM2)에 공급되는 제2발광제어신호(em2)는 로우 상태로 공급될 수 있다. 또한, 제1기간(T1)에서 제1게이트라인(GATE1)으로 공급되는 제1게이트신호(gate1)와 제2게이트라인(GATE2)으로 공급되는 제2게이트신호(gate2)는 하이상태로 공급될 수 있다. 이때, 제2게이트신호(gate2)가 먼저 하이상태가 된 후 제1게이트신호(gate1)가 하이상태가 될 수 있다. 제1발광제어신호(em1)와 제2발광제어신호(em2)가 로우 상태로 공급되면 제4트랜지스터(M4b)와 제5트랜지스터(M5b)는 오프상태가 될 수 있다. 그리고, 제1게이트신호(gate1)와 제2게이트신호(gate2)가 하이상태가 되면, 제2트랜지스터(M2b), 제3트랜지스터(M3b) 및 제6트랜지스터(M6b)는 온상태가 될 수 있다. 제2게이트신호(gate2)가 제1게이트신호(gate1)보다 먼저 하이상태가 되면 제3트랜지스터(M3b)와 제6트랜지스터(M6b)가 먼저 온상태가 된 후 제2트랜지스터(M2b) 온상태가 될 수 있다. 제6트랜지스터(M6b)가 온상태가 되면 초기화전압(Vini)이 제4노드(N4b)에 전달될 수 있다. 제4노드(N4b)는 캐패시터(Cstb)의 제2전극과 연결되어 있어 캐패시터(Cstb)는 초기화전압(Vini)에 의해 초기화될 수 있다. 즉, 제3트랜지스터(M3b)와 제6트랜지스터(M6b)가 먼저 온상태가 된 후 제2트랜지스터(M2b) 온상태가 되면, 캐패시터(Cstb)가 초기화가 된 후 데이터신호(Vdata)가 전달되게 될 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제3트랜지스터(M3b)가 온상태가 되면 제2노드(N2b)는 제1노드(N1b)와 연결되어 제1트랜지스터(M1b)는 다이오드 연결이 될 수 있다. 이로 인해, 제3노드(N3b)에서 제2노드(N2b)로 전류가 흐르게 될 수 있다. 그리고, 제2트랜지스터(M2b)가 온상태가 되면, 데이터라인(DL)으로 공급되는 데이터신호 (Vdata)가 제3노드(N3b)로 공급되고 데이터신호는 제3노드(N3b)와 제2노드(N2b)를 경유하여 제1노드(N1b)로 전달될 수 있다. 따라서, 제1노드 (N1b)에는 데이터신호(Vdata)의 전압에 대응하는 전압이 인가될 수 있다. 또한, 데이터신호(Vdata)가 제3노드(N3b)와 제2노드(N2b)를 경유하기 때문에 제1노드(N1b)에 인가되는 전압은 데이터신호(Vdata)와 제1트랜지스터(M1b)의 문턱전압에 대응하는 전압일 수 있다.
그리고, 제2기간(T2)에서 제1게이트라인(GATE1)과 제2게이트라인(GATE2)을 통해 제1게이트신호(gate1)와 제2게이트신호(gate2)는 로우상태로 공급되고, 제1발광제어신호라인(EM1)과 제2발광제어신호라인(EM2)을 통해 제1발광제어신호 (em1)와 제2발광제어신호(em2)는 하이상태로 공급될 수 있다. 제2기간(T2)에서 제1게이트신호(gate1)와 제2게이트신호(gate2)가 로우상태로 공급되면, 제2트랜지스터 (M2b), 제3트랜지스터(M3b) 및 제6트랜지스터(M6b)는 오프상태가 될 수 있다. 그리고, 제2기간(T2)에서 제1발광제어신호(em1)와 제2발광제어신호(em2)가 하이상태로 공급되면 제4트랜지스터(M4b)와 제5트랜지스터(M5b)가 온상태가 될 수 있다. 제4트랜지스터(M4b)가 온상태가 되면 제3노드(N3b)와 제4노드(N4b)가 연결되어 유기발광다이오드(OLEDb)의 애노드전극이 제3노드(N3b)와 연결될 수 있다. 그리고, 제5트랜지스터(M5b)가 온상태가 되면 제1전원(EVDD)이 제2노드(N2b)로 공급될 수 있다. 이때, 제1노드(N1b)에는 데이터신호(Vdata)와 제1트랜지스터(M1b)의 문턱전압에 대응하는 전압이 저장되어 있어 제2노드(N2b)에서 제3노드(N3b) 방향으로 구동전류가 흐르게 될 수 있다. 구동전류는 유기발광다이오드(OLEDb)로 공급되어 유기발광다이오드(OLEDb)가 빛을 발광하게 될 수 있다. 이때, 제1노드(N1b)에는 데이터신호와 제1트랜지스터(M1b)의 문턱전압에 대응하는 전압이 저장되어 문턱전압이 보상된 구동전류가 유기발광다이오드(OLEDb)로 공급될 수 있다.
그리고, 제3기간(T3)에서 제1게이트라인(GATE1)으로 공급되는 제1게이트신호 (gate1)와 제1발광제어신호라인(EM1)으로 공급되는 제1발광제어신호(em1)는 하이상태로 공급될 수 있다. 그리고, 제3기간(T3)에서 제2게이트라인(GATE2)으로 공급되는 제2게이트신호(gate2)와 제2발광제어신호라인(EM2)으로 공급되는 제2발광제어신호(em2)는 로우상태로 공급될 수 있다. 제1게이트신호(gate1)와 제1발광제어신호가 하이상태이면 제2트랜지스터(M2b)와 제4트랜지스터(M4b)는 온상태이고, 제2게이트신호(gate2)와 제2발광제어신호(em2)가 로우상태이면 제3트랜지스터(M3b), 제5트랜지스터(M5b) 및 제6트랜지스터(M6b)는 오프상태가 된다. 이때, 데이터라인(DL)에 기준전압이 공급되면 기준전압은 제2트랜지스터 (M2b)와 제4트랜지스터(M4b)를 경유하여 제4노드(N4b)를 초기화시킬 수 있다. 기준전압의 전압레벨은 유기발광다이오드(OLEDb)의 문턱전압 보다 낮은 전압일 수 있다. 따라서, 기준전압이 제4노드(N4b)에 전달되더라도 유기발광다이오드(OLEDb)는 발광하지 않게 된다.
도 6은 도 1에 도시된 화소에 입력되는 게이트신호의 전압레벨을 나타내는 파형도이다.
도 6을 참조하면, 게이트신호(GATE)는 게이트하이전압(VGH)와 게이트로우전압(VGL)에 대응하여 출력될 수 있다. 게이트신호(GATE)는 하이상태에서는 게이트하이전압(VGH)의 전압레벨을 갖고 로우상태에서는 게이트로우전압(VGL)의 전압레벨을 갖게 될 수 있다.
도 3에 도시된 제2트랜지스터(M2a) 또는 도 4에 도시된 제3트랜지스터(M3b)는 각각 턴오프될 때 발생되는 킥백전압(kick back)에 영향을 받아 화소(101a,101b)의 제1노드(N1a,N1b)의 전압레벨이 낮아지는 현상이 발생된다. 이때, 게이트하이전압(VGH)의 전압레벨이 너무 높으면, 예를 들면 제1게이트하이전압(VGH1)이면, 게이트로우전압(VGL)의 전압차이가 커 턴오프될 때 발생하는 킥백전압의 크기가 증가하게 되어 제2트랜지스터(M2a) 또는 제3트랜지스터(M3b)가 턴오프될 때 제1노드(N1b)의 전압레벨이 많이 낮아게 될 수 있다. 그리고, 제1노드(N1b)의 전압레벨이 낮아지게 되면 유기발광다이오드 (OLEDa,OLEDb)로 흐르는 구동전류의 양이 줄어들게 될 수 있는데, 게이트하이전압(VGH)와 게이트로우전압(VGL)의 전압차이가 큰 경우 턴오프될 때 게이트하이전압(VGH)에서 게이트로우전압(VGL)으로 도달하는 시간이 매우 짧아지게 된다. 이로 인해, 유기발광다이오드(OLEDa,OLEDb)로 흐르는 구동전류는 미세한 전압차이에 의해서도 큰 차이가 발생하게 된다. 그리고, 표시패널(110)의 각 화소(101a,101b)는 제1트랜지스터(M1a,M1b)의 문턱전압의 편차로 인해 구동전류의 차이가 발생하게 되는데, 게이트하이전압(VGH)의 전압레벨이 너무 높으면 구동전류의 편차가 커 휘도가 불균일해지는 문제가 발생할 수 있다.
또한, 소비전력은 전압이 높을수록 증가하기 때문에, 게이트하이전압(VGH)의 전압레벨이 높은 경우 유기발광표시장치의 소비전력이 증가하게 되는 문제점이 있다.
반면, 게이트하이전압(VGH)의 전압레벨이 너무 낮으면, 예를 들면, 제3게이트하이전압(VGH3)이면, 도 3 및 도 4에 도시된 화소들(101a,101b)의 트랜지스터들이 스위칭동작이 원활하게 이루어지지 않아 화소들(101a,101b)가 정상적으로 동작하지 않게 될 수 있다. 또한, 도 2에 도시된 게이트신호생성회로(130a)에 포함된 트랜지스터들 역시 신호특성이 나빠질 수 있다.
따라서, 게이트하이전압(VGH)의 전압을 최소화하되, 게이트하이전압(VGH)가 너무 낮아지는 것을 방지하여 화소들(101a,101b)에 포함되어 있는 트랜지스터들의 오동작을 하는 것을 방지할 필요가 있다. 따라서, 최적의 게이트하이전압(VGH), 예를 들면, 제2게이트하이전압(VGH2)를 판별하고 최적의 게이트하이전압(VGH)을 드라이브 IC(130b)에서 출력하도록 함으로써 휘도의 불균일을 방지함과 동시에 유기발광표시장치의 소비전력을 절감하도록 할 수가 있다.
화소(101a,101b)의 제1트랜지스터(M1a,M1b)의 문턱전압편차는 제조되는 표시패널들(110)마다 편차가 있다. 따라서, 최적의 게이트하이전압(VGH)의 전압은 표시패널(110)마다 다를 수 있다.
하지만, 드라이브 IC(130b)에서 출력되는 게이트하이전압(VGH)이 하나의 전압레벨을 갖는 경우 표시패널(110)의 문턱전압 편차에 대응하지 못하고 이로 인해 표시패널(110)의 휘도가 불균일하게 되는 문제점이 발생할 수 있다.
도 7은 도 2에 도시된 드라이브 IC의 일 실시예를 나타내는 구조도이다.
도 7을 참조하면, 드라이브 IC(130b)는 복수의 레지스터(131a,131b,131c)와 선택부(132)를 포함할 수 있다. 복수의 레지스터(131a,131b,131c)는 각각 서로 다른 전압레벨을 갖는 제1게이트하이전압(VGH1), 제2게이트하이전압(VGH2), 제3게이트하이전압(VGH3)을 저장할 수 있다. 예를 들면, 제1게이트하이전압(VGH1)은 제1레지스터(131a)에 12V로 기록되고, 제2게이트하이전압(VGH2)은 제2레지스터(131b)에 11.5V로 기록되며, 제3게이트하이전압(VGH3)은 제3레지스터 (131c)에 11V인 것으로 기록될 수 있다. 복수의 레지스터(131a,131b,131c)에 기록된 전압은 예시적인 것으로 이에 한정되는 것은 아니다. 또한, 복수의 레지스터(131a,131b,131c)의 수는 3개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.
선택부(132)는 문턱전압에 대한 정보를 전달받아 복수의 레지스터(131a,131b,131c) 중 하나를 선택하여 드라이브 IC(130b)에서 선택된 전압레벨을 갖는 게이트하이전압(VGH)를 출력하게 할 수 있다. 즉, 문턱전압에 대한 정보에 대응하여 게이트하이전압(VGH)의 전압레벨을 결정할 수 있기 때문에 드라이브 IC(130b)가 도 6에서 언급한 문제점에 대응할 수 있다. 따라서, 표시패널(110)의 휘도가 불균일해지는 문제점을 해결할 수 있다. 또한, 게이트하이전압(VGH)의 전압레벨을 낮출 수 있어 유기발광표시장치(100)의 소비전력을 줄일 수 있다.
여기서, 선택부(132)는 문턱전압에 대한 문턱전압정보(Vth)를 전달받는 것을 개시하고 있지만, 이에 한정되는 것은 아니며 선택부(132)는 최적의 게이트하이전압(VGH)에 대한 전압정보를 전달받아 복수의 레지스터(131a,131b,131c) 중 하나를 선택하고 선택된 레지스터에 기록되어 있는 전압레벨에 대응하여 게이트하이전압(VGH)를 출력할 수 있다.
도 8은 본 발명의 실시예들에 따른 유기발광표시장치를 나타내는 평면도이다.
도 8을 참조하면, 유기발광표시장치(100)는 표시패널(110)과, 표시패널(110)에 연결되는 인쇄회로기판(150)을 포함할 수 있다. 표시패널(110)에는 도 2에 도시된 것과 같이 게이트신호생성회로(130a)가 배치될 수 있다. 또한, 유기발광표시장치(100)는 드라이브 IC(130b)를 포함할 수 있다. 드라이브 IC(130b)는 복수의 구동신호의 전압레벨을 저장하며, 표시패널(110)의 특성값에 대응하여 복수의 구동전압의 전압레벨 중 하나를 선택하고 선택된 전압레벨에 대응하여 구동전압을 공급할 수 있다.
드라이브 IC(130b)는 인쇄회로기판(150)에 배치될 수 있다. 여기서, 인쇄회로기판(150)에 배치되어 있는 드라이브 IC(130b)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 인쇄회로기판(150)은 연성필름(flexibel flim)을 포함할 수 있어 휘어질 수 있다. 하지만, 이에 한정되는 것은 아니다. 인쇄회로기판(150)에는 태그(Tag:160)가 배치될 수 있다. 태그(160)는 바코드(barcod), QR코드(Quick response code)일 수 있다. 하지만, 태그(160)는 이에 한정되는 것은 아니며 눈으로 쉽게 존부를 인식할 수 있는 것일 수 있다. 태그(160)에는 드라이브 IC(130b)에서 출력되는 게이트하이전압(VGH)에 대한 정보가 기록될 수 있다. 태그(160)에 기록되는 정보는 표시패널(110)의 특성값에 대응하며, 표시패널(110)의 특성값은 도 3 또는 도 4에 도시된 화소(101a,101b)에 포함되는 제1트랜지스터(M1a,M1b)의 문턱전압에 대응할 수 있다. 예를 들면, 태그(160)는 도 3 또는 도 4에 도시된 화소(101a,101b)에 포함되는 제1트랜지스터(M1a,M1b)의 문턱전압에 대한 정보 또는 휘도 불균일이 발생되지 않은 게이트하이전압(VGH)에 대한 전압정보를 기록할 수 있다.
또한, 유기발광표시장치(100)는 타이밍컨트롤러(140)를 포함하며, 타이밍컨트롤러(140)가 드라이브 IC(130b)를 제어할 수 있다. 타이밍컨트롤러(140)는 인쇄회로기판(150)에 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다.
태그(160)에 기록된 정보를 드라이브 IC(130b)에 전달하면 드라이브 IC(130b)는 태그(160)에 기록된 정보를 기초로 표시패널(110)에 최적화된 게이트하이전압(VGH)를 출력할 수 있다. 태그(160)에 기록된 정보는 리더기를 통해 읽을 수 있다.
표시패널(110)에 최적화된 게이트하이전압(VGH)은 인쇄회로기판(150)에 드라이브 IC(130b)를 연결하기 전에 카메라로 표시패널(110)의 휘도를 관찰할 수 있는 상태에서 표시패널(110)에 인가되는 전압을 조절하고 표시패널(110)의 휘도 불균일이 발생되지 않는 전압을 파악한다. 표시패널(110)은 게이트신호생성회로(11b)를 포함하기 때문에 드라이브 IC(130b)가 결합되지 않은 상태에서도 소정의 전압을 인가하면 게이트신호생성회로(11b)에서 게이트신호를 표시패널(110)로 전달할 수 있어 표시패널(110)은 구동할 수 있다. 그리고, 파악된 전압에 대한 전압정보를 태그(160)에 기록할 수 있다.
전압정보가 태그(160)에 기록된 후 드라이브 IC(130b)를 인쇄회로기판(150)에 결합할 때, 태그(160)에 기록된 전압정보를 리더기를 이용하여 읽어 전압정보를 파악하고 드라이브 IC(130b)에서 전압정보에 대응하는 게이트하이전압(VGH)의 전압을 출력할 수 있는 상태가 되도록 세팅한 후에 드라이브 IC(130b)를 인쇄회로기판(150)에 결합할 수 있다. 여기서, 태그(160)는 인쇄회로기판(150) 상의 일부의 영역에 배치되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며 표시패널(110)의 일부의 영역, 예를 들면 도 2b에 도시된 비표시영역(110b)에 배치될 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광표시장치
101: 화소
110: 표시패널
120: 데이터드라이버
130: 게이트드라이버
140: 타이밍컨트롤러

Claims (14)

  1. 구동전압을 공급받아 구동하는 복수의 화소를 포함하는 표시패널;
    상기 구동전압을 상기 표시패널로 공급하는 드라이브 IC; 및
    상기 드라이브 IC를 제어하는 타이밍컨트롤러를 포함하되,
    상기 드라이브 IC는 복수의 구동신호의 전압레벨을 저장하며, 상기 표시패널의 특성값에 대응하여 상기 복수의 구동전압의 전압레벨 중 하나를 선택하고 선택된 전압레벨에 대응하여 상기 구동전압을 공급하는 유기발광표시장치.
  2. 제1항에 있어서,
    상기 표시패널의 특성값을 기록한 태그를 포함하는 유기발광표시장치.
  3. 제1항에 있어서,
    상기 표시패널은 상기 드라이브 IC로부터 상기 구동전압를 공급받아 게이트신호를 생성하는 게이트신호생성회로를 더 포함하는 유기발광표시장치.
  4. 제1항에 있어서,
    상기 드라이브 IC는 상기 구동전압의 전압레벨에 대한 전압정보들을 저장하는 복수의 레지스터와, 상기 복수의 레지스터 중 하나의 레지스터를 선택하여 상기 선택된 레지스터에 기록된 상기 구동전압의 전압레벨에 대응하여 상기 구동전압를 출력하는 선택부를 포함하는 유기발광표시장치.
  5. 제1항에 있어서,
    상기 화소는,
    데이터신호에 대응하여 구동전류를 공급하는 제1트랜지스터;
    게이트신호에 대응하여 상기 데이터신호를 상기 제1트랜지스터로 공급하는 제2트랜지스터;
    상기 데이터신호에 대응하는 전압을 유지하는 캐패시터; 및
    상기 제1트랜지스터로부터 상기 구동전류를 공급받아 발광하는 유기발광다이오드를 포함하는 유기발광표시장치.
  6. 제1항에 있어서,
    상기 화소는,
    게이트전극이 제1노드에 연결되고 제1전극이 제2노드에 연결되며 제2전극이 제3노드에 연결되는 제1트랜지스터;
    게이트전극이 제1게이트라인에 연결되고 제1전극이 데이터라인에 연결되며 제2전극이 상기 제3노드에 연결되는 제2트랜지스터;
    게이트전극이 제2게이트라인에 연결되고 제1전극이 상기 제2노드에 연결되며 제3전극이 상기 제1노드에 연결되는 제3트랜지스터;
    게이트전극이 제1발광제어신호라인에 연결되고 제1전극이 상기 제3노드에 연결되며 제2전극이 제4노드에 연결되는 제4트랜지스터;
    게이트전극이 제2발광제어신호라인에 연결되고 제1전극이 제1전원에 연결되며 제2전극이 상기 제2노드에 연결되는 제5트랜지스터;
    게이트전극이 상기 제2게이트라인에 연결되고 제1전극이 초기화전원에 연결되며 제2전극이 제4노드에 연결되는 제6트랜지스터;
    제1전극이 상기 제1노드에 연결되고 제2전극이 상기 제4노드에 연결되는 캐패시터; 및
    애노드전극이 상기 제4노드에 연결되고 캐소드전극이 제2전원에 연결되는 유기발광다이오드를 포함하는 유기발광표시장치.
  7. 제6항에 있어서,
    상기 제1발광제어신호라인에 공급되는 제1발광제어신호에 의해 상기 제4트랜지스터가 오프상태가 되고 상기 제2발광제어신호라인에 공급되는 제2발광제어신호에 의해 상기 제5트랜지스터가 오프상태가 된 후, 상기 제2게이트라인에 공급되는 제2게이트신호에 의해 상기 제3트랜지스터와 상기 제6트랜지스터가 온상태가 되고, 상기 제1게이트라인에 공급되는 제1게이트신호에 의해 상기 제2트랜지스터가 온상태가 되는 제1기간과,
    상기 제1발광제어신호와 상기 제2발광제어신호에 의해 상기 제4트랜지스터와 상기 제5트랜지스터가 온상태가 되고, 상기 제1게이트신호와 상기 제2게이트신호에 의해 상기 제2트랜지스터와 상기 제3트랜지스터와 상기 제6트랜지스터가 오프상태가 되는 제2기간과,
    상기 제1발광제어신호에 의해 상기 제4트랜지스터가 온상태가 되고 상기 제2발광제어신호에 의해 상기 제5트랜지스터가 오프상태가 되며, 상기 제1게이트신호에 의해 상기 제2트랜지스터가 온상태가 되고 상기 제2게이트신호에 의해 상기 제3트랜지스터와 상기 제6트랜지스터가 오프상태가 되는 제3기간을 포함하는 유기발광표시장치.
  8. 구동전압을 공급받아 구동하는 복수의 화소를 포함하는 표시패널;
    상기 표시패널과 연결되는 인쇄회로기판; 및
    상기 인쇄회로기판에 배치되며 상기 표시패널로 구동전압을 공급하는 드라이브 IC를 포함하되,
    상기 인쇄회로기판과 상기 표시패널 중 적어도 하나에 상기 표시패널의 특성값을 기록한 태그가 배치되는 유기발광표시장치.
  9. 제8항에 있어서,
    상기 드라이브 IC는 복수의 구동신호의 전압레벨을 저장하며, 상기 표시패널의 특성값에 대응하여 상기 복수의 구동전압의 전압레벨 중 하나를 선택하고 선택된 전압레벨에 대응하여 상기 구동전압을 공급하되, 상기 태그에 상기 표시패널의 특성값이 저장되는 유기발광표시장치.
  10. 제8항에 있어서,
    상기 표시패널은 상기 드라이브 IC로부터 상기 구동전압을 전달받아 게이트신호를 생성하는 게이트신호생성회로를 더 포함하는 유기발광표시장치.
  11. 제8항에 있어서,
    상기 드라이브 IC는 상기 구동전압의 전압레벨에 대한 전압정보들을 저장하는 복수의 레지스터와, 상기 복수의 레지스터 중 하나의 레지스터를 선택하여 상기 선택된 레지스터에 기록된 상기 구동신호의 전압레벨에 대응하여 상기 구동신호를 출력하는 선택부를 포함하는 유기발광표시장치.
  12. 제8항에 있어서,
    상기 화소는,
    데이터신호에 대응하여 구동전류를 공급하는 제1트랜지스터;
    게이트신호에 대응하여 상기 데이터신호를 상기 제1트랜지스터로 공급하는 제2트랜지스터;
    상기 데이터신호에 대응하는 전압을 유지하는 캐패시터; 및
    상기 제1트랜지스터로부터 상기 구동전류를 공급받아 발광하는 유기발광다이오드를 포함하는 유기발광표시장치.
  13. 제8항에 있어서,
    상기 화소는,
    게이트전극이 제1노드에 연결되고 제1전극이 제2노드에 연결되며 제2전극이 제3노드에 연결되는 제1트랜지스터;
    게이트전극이 제1게이트라인에 연결되고 제1전극이 데이터라인에 연결되며 제2전극이 상기 제3노드에 연결되는 제2트랜지스터;
    게이트전극이 제2게이트라인에 연결되고 제1전극이 상기 제2노드에 연결되며 제3전극이 상기 제1노드에 연결되는 제3트랜지스터;
    게이트전극이 제1발광제어신호라인에 연결되고 제1전극이 상기 제3노드에 연결되며 제2전극이 제4노드에 연결되는 제4트랜지스터;
    게이트전극이 제2발광제어신호라인에 연결되고 제1전극이 제1전원에 연결되며 제2전극이 상기 제2노드에 연결되는 제5트랜지스터;
    게이트전극이 상기 제2게이트라인에 연결되고 제1전극이 초기화전원에 연결되며 제2전극이 제4노드에 연결되는 제6트랜지스터;
    제1전극이 상기 제1노드에 연결되고 제2전극이 상기 제4노드에 연결되는 캐패시터; 및
    애노드전극이 상기 제4노드에 연결되고 캐소드전극이 제2전원에 연결되는 유기발광다이오드를 포함하는 유기발광표시장치.
  14. 제13항에 있어서,
    상기 제1발광제어신호라인에 공급되는 제1발광제어신호에 의해 상기 제4트랜지스터가 오프상태가 되고 상기 제2발광제어신호라인에 공급되는 제2발광제어신호에 의해 상기 제5트랜지스터가 오프상태가 된 후, 상기 제2게이트라인에 공급되는 제2게이트신호에 의해 상기 제3트랜지스터와 상기 제6트랜지스터가 온상태가 되고, 상기 제1게이트라인에 공급되는 제1게이트신호에 의해 상기 제2트랜지스터가 온상태가 되는 제1기간과,
    상기 제1발광제어신호와 상기 제2발광제어신호에 의해 상기 제4트랜지스터와 상기 제5트랜지스터가 온상태가 되고, 상기 제1게이트신호와 상기 제2게이트신호에 의해 상기 제2트랜지스터와 상기 제3트랜지스터와 상기 제6트랜지스터가 오프상태가 되는 제2기간과,
    상기 제1발광제어신호에 의해 상기 제4트랜지스터가 온상태가 되고 상기 제2발광제어신호에 의해 상기 제5트랜지스터가 오프상태가 되며, 상기 제1게이트신호에 의해 상기 제2트랜지스터가 온상태가 되고 상기 제2게이트신호에 의해 상기 제3트랜지스터와 상기 제6트랜지스터가 오프상태가 되는 제3기간을 포함하는 유기발광표시장치.
KR1020180158821A 2018-12-11 2018-12-11 유기발광표시장치 KR20200071275A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180158821A KR20200071275A (ko) 2018-12-11 2018-12-11 유기발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180158821A KR20200071275A (ko) 2018-12-11 2018-12-11 유기발광표시장치

Publications (1)

Publication Number Publication Date
KR20200071275A true KR20200071275A (ko) 2020-06-19

Family

ID=71137166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180158821A KR20200071275A (ko) 2018-12-11 2018-12-11 유기발광표시장치

Country Status (1)

Country Link
KR (1) KR20200071275A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114648948A (zh) * 2020-12-21 2022-06-21 乐金显示有限公司 显示装置
CN115700868A (zh) * 2021-07-15 2023-02-07 夏普显示科技株式会社 用于显示装置的像素电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114648948A (zh) * 2020-12-21 2022-06-21 乐金显示有限公司 显示装置
CN115700868A (zh) * 2021-07-15 2023-02-07 夏普显示科技株式会社 用于显示装置的像素电路

Similar Documents

Publication Publication Date Title
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
KR102458249B1 (ko) 표시 장치
US9208719B2 (en) Display device and active matrix driving method thereof
US20170061872A1 (en) Pixel driving circuit, driving method for the same and display device
US20170061890A1 (en) Pixel driving circuit, driving method for display device
KR102632710B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR20190077689A (ko) 유기 발광 다이오드 디스플레이 장치
KR20150002135A (ko) 유기 발광 표시 장치 및 그 구동 방법
US10504448B2 (en) Display apparatus
KR20150038949A (ko) 표시 장치 및 그 구동 방법
CN111968578A (zh) 显示装置
KR20200071275A (ko) 유기발광표시장치
US11574603B2 (en) Display device having a plurality of sub data lines connected to a plurality of subpixels
EP3910620A2 (en) Display device and compensation method
KR20220096666A (ko) 표시 장치 및 보상 방법
KR20170028000A (ko) 표시장치 및 이의 구동방법
JP2023099294A (ja) 発光表示装置及びその駆動方法
KR102651252B1 (ko) 표시장치 및 그의 구동방법
KR20230071223A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR20220074394A (ko) 디스플레이 장치 및 구동 방법
US8368623B2 (en) Display device and driving method thereof
KR20210086018A (ko) 표시 장치 및 그의 soe 마진 최적화 방법
KR102667950B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
US11887530B2 (en) Light-emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application