KR20200068556A - 컬러 시프트를 저감할 수 있는 전자 장치 - Google Patents

컬러 시프트를 저감할 수 있는 전자 장치 Download PDF

Info

Publication number
KR20200068556A
KR20200068556A KR1020190074945A KR20190074945A KR20200068556A KR 20200068556 A KR20200068556 A KR 20200068556A KR 1020190074945 A KR1020190074945 A KR 1020190074945A KR 20190074945 A KR20190074945 A KR 20190074945A KR 20200068556 A KR20200068556 A KR 20200068556A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
signal
inverter
comparator
Prior art date
Application number
KR1020190074945A
Other languages
English (en)
Other versions
KR102661084B1 (ko
Inventor
밍-천 쩡
친-렁 팅
컹-첸 쿠오
커-위 카오
청-쾅 웨이
취-영 시에
리-웨이 마오
호-티엔 첸
쳉-푸 웬
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20200068556A publication Critical patent/KR20200068556A/ko
Application granted granted Critical
Publication of KR102661084B1 publication Critical patent/KR102661084B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Devices (AREA)

Abstract

전자 장치는 기판과 복수의 발광 구동 회로를 포함한다. 상기 복수의 발광 구동회로는 기판 상에 배치된다. 상기 복수의 발광 구동 회로의 각각은 스위치 요소 및 펄스 변조부를 포함한다. 스위치 요소는 제1 단자와 제2 단자를 갖는다. 스위치 요소의 제1 단자는 비교 신호선에 연결된다. 펄스 변조부는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부의 제1 단자는 데이터선에 연결되고, 펄스 변조부의 제2 단자는 스위치 요소의 제2 단자에 연결된다.

Description

컬러 시프트를 저감할 수 있는 전자 장치 {Electronic Device Capable of Reducing Color Shift}
관련 출원과 상호 참조
이 비임시출원(non-provisional application)은 2018년 7월 24일에 출원된 미국 특허 출원 제62/702,355호, 2019년 1월 3일에 출원된 중국 특허 출원 제201910005691.7호, 2019년 5월 9일에 출원된 중국 특허 출원 제201910385594.5호 및 2018년 9월 19일에 출원된 미국 특허 출원 제62/733,593호의 우선권을 주장하며, 그 전체가 본 명세서에 참조에 의해 통합된다.
기술의 분야
본 발명은 전자 장치에 관한 것으로, 특히 컬러 시프트(color shift, 색상 변이)를 저감할 수 있는 전자 장치에 관한 것이다.
현재, 수동 매트릭스(passive matrix, PM) 및 능동 매트릭스(active matrix, AM) 구동 방법은 발광 소자를 구동하기 위한 두 가지 주요 방법으로 채택되어 왔다. 능동 매트릭스를 제작하기 위한 복잡한 공정에도 불구하고, 능동 매트릭스의 각 화소는 연속적이면서 독립적으로 구동될 수 있으며, 각 화소를 구동하기 위해 높은 펄스 전류를 장시간 사용하지 않고 각 화소의 구동 신호가 기록될 수 있어, 수동 매트릭스 구동 방식과 비교하여 더 높은 효율을 제공하고 발광 전자 장치의 수명을 연장시킬 수 있다.
종래 기술에 있어서, 능동 매트릭스 구동 방법은 서로 다른 휘도 레벨을 생성하기 위해 발광 컴포넌트에 대해 발광 컴포넌트를 구동하기 위한 서로 다른 크기의 구동 전류를 사용한다. 예를 들어, 각 프레임 사이클에서, 디스플레이 패널은 대응하는 구동 전류를 이용하여 발광 컴포넌트를 연속적으로 구동하고, 다음 프레임 사이클에서 발광 컴포넌트를 구동하기 위해 업데이트된 구동 전류를 사용하여 발광 컴포넌트가 각 프레임에 필요한 휘도 레벨을 제공하도록 한다. 이러한 상황에서, 발광 컴포넌트에 의해 제공되는 휘도 레벨이 낮을 때는, 발광 컴포넌트를 구동하기 위해 더 작은 구동 전류가 사용된다. 그럼에도 불구하고, 발광 컴포넌트는 전류가 변함에 따라 가시적인 컬러 시프트를 쉽게 나타낼 수 있어 바람직하지 않은 디스플레이 품질을 초래한다.
본 발명의 일 태양(aspect)에서, 기판 및 복수의 발광 구동 회로를 포함하는 전자 장치가 개시된다. 복수의 발광 구동회로는 기판 상에 배치된다. 상기 복수의 발광 구동 회로의 각각은 스위치 요소 및 펄스 변조부를 포함한다. 스위치 요소는 제1 단자와 제2 단자를 갖는다. 스위치 요소의 제1 단자는 비교 신호선에 연결된다. 펄스 변조부는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부의 제1 단자는 데이터선에 연결되고, 펄스 변조부의 제2 단자는 스위치 요소의 제2 단자에 연결된다.
본 발명의 이들 및 다른 목적은 각종의 도면 및 도면들에 도시된 실시예의 다음의 상세한 설명을 읽은 후에 당업자에게 명백할 것이다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 개략도이다.
도 2는 도 1의 발광 구동 회로에 의해 생성되는 다양한 휘도에 대한 구동 전류에 의해 구동되는 발광 컴포넌트의 방출 펄스 지속 시간을 나타내는 개략도이다.
도 3은 도 1의 펄스 변조부의 개략도이다.
도 4는 도 3의 펄스 변조부의 신호도이다.
도 5는 본 발명의 다른 실시예에 따른 도 1의 펄스 변조부의 개략도이다.
도 6은 도 5의 펄스 변조부의 신호 파형도이다.
도 7은 본 발명의 일 실시예에 따른 전자 장치(20)의 개략도이다.
도 8은 본 발명의 일 실시예에 따른 전자 장치(30)의 개략도이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치(40)의 개략도이다.
도 1은 본 발명의 일 실시예에 따른 전자 장치(10)의 개략도이다. 전자 장치(10)는 기판(12) 및 기판(12) 상에 배치된 복수의 발광 구동 회로(100(1,1)∼100(M,N))를 포함할 수 있는데, 여기서 M 및 N은 양의 정수이다. 기판(12)은 복수의 주사선(SC1∼SCM), 복수의 제1 데이터선(DTA1∼DTAN), 복수의 제2 데이터선(DTB1∼DTBN), 복수의 발광 제어선(EM1∼EMM) 및 그 위에 형성된 복수의 비교 신호선(CS1∼CSN)을 가진다.
본 발명의 일부 실시예에서, 복수의 발광 구동 회로(100(1,1)∼100(M,N))는 동일한 구조를 가질 수 있고 동일한 원리에 따라 동작될 수 있다. 도 1에서, 발광 구동회로(100(1,1)∼100(M,N))는 매트릭스 형상으로 배열될 수 있으며, 복수의 주사선(SC1∼SCM), 복수의 제1 데이터선(DTA1∼DTAN), 복수의 제2 데이터선(DTB1∼DTBN), 복수의 광 방출 제어선(EM1∼EMM) 및 복수의 비교 신호선(CS1∼CSN)을 포함한다.
본원에서 사용되는 바와 같이, "커플링(coupling, 연결)"이라는 용어는 2개의 구성 요소 사이의 직접적인 전기 접속 또는 제3의 구성 요소가 2개의 구성 요소 사이에 존재하는 간접적인 전기적 접속을 지칭할 수 있다. 본 명세서에서 정의된 바와 같은 커플링은 본 발명 전체의 모든 실시예에 적용 가능하다. 또한, 제1 트랜지스터, 제2 트랜지스터, 제1 저장 장치 및 제2 저장 장치와 같은 번호 순서는 단지 각 구성 요소를 식별하는 역할을 할 뿐이며, 구성 요소 또는 구성 요소의 순서에 대한 제한으로 작용하지 않는다.
다른 실시예에 있어서, 복수의 발광 구동회로(100(1,1)∼100(M,N))의 배열은 매트릭스 형상에 한정되지 않고, 전자 장치(10)의 형상에 기초해서 변경될 수 있다. 예를 들어, 전자 장치(10)의 원형, 타원형 또는 임의의 형상에 대해, 복수의 발광 구동회로(100(1,1)∼100(M,N))는 중앙 영역에서는 매트릭스 형상으로 배열될 수 있고, 비-중앙 영역에서는 지그재그 배열과 같은 비-매트릭스 형상으로 형성된다. 비-중앙 영역은 전자 기기(10)의 주변 영역일 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다
복수의 주사선(SC1∼SCM)은 각각 대응하는 발광 구동 회로(100(1,1)∼100(M,N))에서의 주사 데이터 전압을 수신하기 위해 복수의 주사 신호(SIGSC1∼SIGSCM)를 전송할 수 있다. 복수의 제2 데이터선(DTB1∼DTBN)은 각각 복수의 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)를 전송할 수 있다.
본 발명의 실시예에서, 복수의 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)는 각각 광을 방출하도록 발광 구동 회로(100(1,1))∼100(M,N)) 내의 각각의 발광 컴포넌트(110)를 일정한 구동 전류를 이용하여 구동하기 위해 일정한 전압을 가질 수 있다. 몇몇 실시예에서, 일정한 전압 또는 일정한 구동 전류는 불변의 상수가 아니며, 시간에 따라 약간 변동할 수 있다. 예를 들어, 전압 또는 구동 전류는 전압 또는 구동 전류가 미리 정해진 데이터 신호의 ±10 % 이내인 경우에 일정한 것으로 간주될 수 있고, 미리 정해진 데이터 신호의 값은 상기 전압 또는 구동 전류의 미리 정해진 이상적인 값일 수 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다.
복수의 제1 데이터선(DTA1∼DTAN)은 각각 복수의 방출 데이터 신호(SIGDTB1∼SIGDTBN)를 전송할 수 있고, 복수의 비교 신호선(CS1∼CSN)은 각각 복수의 변동 비교 신호(SIGCS1∼SIGCSN)를 전송할 수 있다. 본 발명의 실시예에서, 복수의 방출 데이터 신호(SIGDTA1∼SIGDTAN)의 전압은 각각 발광 구동 회로(100(1,1)∼100(M,N)) 내의 각각의 발광 컴포넌트(110)의 휘도, 예를 들어 발광 컴포넌트의 최대 휘도, 발광 컴포넌트의 최소 휘도 또는 발광 컴포넌트의 미리 정해진 휘도에 대응할 수도 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다. 발광 구동 회로(100(1,1)∼100(M,N))의 대응하는 방출 펄스 지속 시간은 방출 데이터 신호(SIGDTA1∼SIGDTAN)와 대응하는 변동 비교 신호(SIGCS1∼SIGCSN)의 비교 결과에 따라 제어될 수 있다. 광 방출 제어선(EM1∼EMM)은 발광 구동 회로(100(1,1)∼100(M,N))의 광 방출의 타이밍을 제어하기 위해 광 방출 제어 신호(SIGEM1∼SIGEMM)를 전송할 수 있다.
일부 실시예에서, 방출 펄스 지속 시간은 발광 컴포넌트(110)의 단위 주기에 대한 광 방출 시간의 비율일 수 있다. 방출 펄스 지속 시간은 비율의 값에 한정되지 않고, 사용자가 발광 구동 회로(100(1,1)∼100(M,N)) 내의 복수의 발광 컴포넌트(110)의 전체적인 컬러 시프트에 따라 발광 구동 회로(100(1,1)∼100(M,N))의 각각의 방출 펄스 지속 시간을 조정할 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다
다른 실시예에서, 발광 컴포넌트(110)는 유기 발광 다이오드(organic light-emitting diode, OLED), 양자 도트 발광 다이오드, 미니 발광 다이오드 또는 마이크로 발광 다이오드일 수 있다. 복수의 전자 장치(10)는 타일형 전자 장치에 결합될 수 있고, 단일 유형의 발광 컴포넌트(110)를 사용하는 것으로 한정되지 않으며, 다른 유형의 발광 컴포넌트(110)를 채용할 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다
또한, 일부 실시예에서, 발광 구동 회로(100(1,1))는 발광 컴포넌트(110), 전류 출력부(120), 전류 스위치부(130), 펄스 변조부(140) 및 스위치 요소(150)를 포함할 수 있다. 전류 출력부(120)는 주사선(SC1) 및 제2 데이터선(DTB1)에 연결되어 주사 신호(SIGSC1) 및 미리 정해진 데이터 신호(SIGDTB1)에 따라 일정한 구동 전류(ID)를 생성할 수 있다. 발광 컴포넌트(110)는 광을 방출하기 위해 구동 전류(ID)에 의해 구동될 수 있다.
스위치 요소(150)는 제1 단자 및 제2 단자를 갖는다. 스위치 요소(150)의 제1 단자는 변동 비교 신호(SIGCS1)를 수신하기 위해 비교 신호선(CS1)에 연결될 수 있다. 펄스 변조부(140)는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부(140)의 제1 단자는 방출 데이터 신호(SIGDTA1)를 수신하기 위해 제1 데이터선(DTA1)에 연결될 수 있고, 펄스 변조부(140)의 제2 단자는 스위치 요소(150)의 제2 단자에 연결될 수 있다. 일부 실시예에서, 발광 구동 회로(100(1,1))는 스위치 요소(160)를 더 포함할 수 있고, 펄스 변조부(140)의 제1 단자는 스위치 요소(160)를 통해 제1 데이터선(DTA1)에 연결될 수 있다. 도 1에서, 스위치 요소(150, 160)는 각각 적절한 시간에 변동 비교 신호(SIGCS1) 및 방출 데이터 신호(SIGDTA1)를 수신하기 위해 광 방출 제어 신호(SIGEM1) 및 주사 신호(SIGSC1)에 따라 펄스 변조부(140)를 제어할 수 있고, 펄스 변조부(140)는 방출 지속 시간 변조 신호(SIGPWM)를 생성하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있다.
전류 스위치부(130)는 펄스 변조부(140), 전류 출력부(120) 및 발광 컴포넌트(110)에 연결될 수 있다. 전류 스위치부(130)는 방출 지속 시간 변조 신호(SIGPWM)을 수신하고, 대응하는 방출 펄스 지속 시간을 발생시키기 위해 방출 지속 시간 변조 신호(SIGPWM)에 따라 발광 컴포넌트(110)에 의해 수신된 구동 전류(ID)를 조절할 수 있다.
발광 구동 회로(100(1,1))에서, 전류 출력부(120)는 주사 신호(SIGSC1)의 일정한 전압에 따라 구동 전류(ID)를 발생시키고, 전류 스위치부(130)를 통해 발광 컴포넌트(110)의 방출 펄스 지속 시간을 제어할 수 있다. 도 2는 발광 구동회로(100(1,1))에 의해 생성되는 다양한 휘도 레벨에 대한 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간을 나타내는 개략도이다. 일부 실시예에서, 구동 전류(ID)의 크기는 T1A 또는 T2A와 같은 특정 시간 간격에서의 모든 구동 전류의 크기의 적분에 따라 계산될 수 있다.
도 2에서, 발광 구동회로(100(1,1))는 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간이 더 길기 때문에 시간 간격(T1A)에서 더 높은 휘도를 생성한다. 이와 비교하여, 발광 구동 회로(100(1,1))는 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간이 더 짧기 때문에 시간 간격(T2A)에서 더 낮은 휘도를 생성한다. 시간 간격 T1A 또는 T2A로 되는 것에 관계없이, 상기 구동 전류(ID)의 크기는 일정하게 유지된다. 즉, 발광 컴포넌트(110)는 보다 낮은 휘도를 생성하기 위해 적절한 구동 전류(ID)에 의해 구동될 수 있고, 그에 따라 발광 컴포넌트(110)를 구동하기 위해 낮은 구동 전류를 사용함으로써 발생하는 컬러 시프트를 저감시킬 수 있다.
본 발명의 일부 실시예에서, 복수의 미리 정해진 데이터 신호(SIGDTB1 및 SIGDTB2)의 일정한 전압은 발광 컴포넌트(110)의 특성에 따라 구성될 수 있는바, 즉 적절한 구동 전류(ID)는 적절한 미리 정해진 데이터 신호(SIGDTB1 및 SIGDTB2)를 선택함으로써 전류 출력부(120)에 의해 발생될 수 있고, 발광 컴포넌트(110)는 어떠한 컬러 시프트도 없이 동작될 수 있다.
도 1에서, 전류 출력부(120)는 샘플링 스위치(sampling switch; 122), 제1 저장 장치(124) 및 구동 컴포넌트(126)를 포함할 수 있다.
샘플링 스위치(122)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 샘플링 스위치(122)의 제1 단자는 제2 데이터선(DTB1)에 연결되고, 샘플링 스위치(122)의 제어 단자는 주사선(SC1)에 연결된다. 도 1에서, 샘플링 스위치(122)는 트랜지스터로 구성될 수 있다. 일부 실시예에서, 트랜지스터의 반도체는 비정질 실리콘, 저온 폴리실리콘, 금속-산화물 또는 그 조합을 포함할 수 있다. 본 명세서에서 제공되는 실시예들은 단지 예시일뿐이며, 제한하는 것이 아니다.
제1 저장 장치(124)는 제1 단자 및 제2 단자를 갖는다. 제1 저장 장치(124)의 제1 단자는 샘플링 스위치(122)의 제2 단자에 연결되고, 제1 저장 장치(124)의 제2 단자는 제1 시스템 전압(VR1)을 수신하도록 구성된다. 도 1에서, 제1 저장 장치(124)는 전하 또는 전압을 저장할 수 있는 캐패시터, 메모리 또는 임의의 컴포넌트를 포함할 수 있다. 본 명세서에서 제공되는 실시예들은 단지 예시일뿐이며, 제한하는 것이 아니다.
구동 컴포넌트(126)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 구동 컴포넌트(126)의 제1 단자는 제1 저장 장치(124)의 제2 단자에 연결되고, 구동 컴포넌트(126)의 제2 단자는 구동 전류(ID)를 출력하도록 구성되며, 구동 컴포넌트(126)의 제어 단자는 샘플링 스위치(122)의 제2 단자에 연결된다. 도 1에서, 구동 컴포넌트(126)는 트랜지스터로 구성될 수 있다.
이러한 상황에서, 발광 구동회로(100(1,1))가 주사를 수행할 때, 샘플링 스위치(122)는 주사 신호(SIGSC1)에 의해 턴온되어 제1 저장 장치(124)가 제2 데이터선(DTB1)으로부터 미리 정해진 데이터 신호(SIGDTB1)를 수신하도록 하고, 구동 컴포넌트(126)의 제1 단자와 제어 단자 사이에 대응하는 바이어스 전압을 발생시킴으로써, 구동 컴포넌트(126)가 대응하는 크기의 구동 전류(ID)를 발생시키도록 한다.
또한, 제작 공정의 변동이 제어 불가능하기 때문에, 구동 컴포넌트(126)는 다른 발광 구동 회로(100(1,1)∼100(M,N))에서의 동일한 바이어스 전압에 따라 다른 구동 전류를 발생시킬 수 있다. 도 1에서, 전류 출력부(120)는 구동 컴포넌트(126)의 제어 단자에 연결된 임계 전압 보상 컴포넌트(128)를 더 포함할 수 있다. 임계 전압 보상 컴포넌트(128)는 다른 발광 구동 회로(100(1,1)∼100(M,N)) 내의 구동 컴포넌트(126)가 동일한 바이어스 전압에 따라 실질적으로 동일한 구동 전류를 발생시키도록 하기 위해 구동 컴포넌트(126)의 임계 전압을 보상할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 발광 구동 회로(100(1,1))에서의 펄스 변조부(140)의 개략도이다. 펄스 변조부(140)는 비교기(142) 및 전압 시프터 회로(144)를 포함할 수 있다.
비교기(142)는 제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함한다. 비교기(142)의 제1 입력 단자는 제2 스위치 요소(160)를 통해 방출 데이터 신호(SIGDTA1)를 수신하도록 펄스 변조부(140)의 제1 단자에 연결되고, 비교기(142)의 제2 입력 단자는 제1 스위치 요소(150)를 통해 변동 비교 신호(SIGCS1)를 수신하도록 펄스 변조부(140)의 제2 단자에 연결된다. 비교기(142)는 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교하여 비교기(142)의 제1 출력 단자 및 제2 출력 단자를 통해 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 각각 출력하도록 구성될 수 있고, 여기서 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)는 극성이 반대이다. 전압 시프터 회로(144)는 비교기(142)의 제1 출력 단자 및 제2 출력 단자에 연결되어, 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)의 전압 레벨을 시프트시키도록 구성된다.
일부 실시예에서, 전압 시프터 회로(144)는, 예를 들어 비교기(142)의 제1 출력 단자 및 제2 출력 단자에서의 파형이 (상승 에지 또는 하강 에지에 리플(ripple)이 존재할 수 있는) 구형파 신호에 가까운 경우에, 비교기(142)의 제1 출력 단자 및 제2 출력 단자로부터의 출력을 성형(shape)하거나 조정할 수 있고, 전압 시프터 회로(144)는 구형파 신호를 이상적인 구형파 신호로 성형할 수 있는바, 즉 구형파 신호의 상승 에지 또는 하강 에지에서의 리플이 감소될 수 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다.
비교기(142)는 제1 트랜지스터(M1A) 내지 제7 트랜지스터(M7A)를 포함할 수 있다. 제1 트랜지스터(M1A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제1 트랜지스터(M1A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제1 트랜지스터(M1A)의 제2 단자는 비교기(142)의 제1 출력 단자에 연결되며, 제1 트랜지스터(M1A)의 제어 단자는 제1 트랜지스터(M1A)의 제1 단자에 연결된다.
제2 트랜지스터(M2A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제2 트랜지스터(M2A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제2 트랜지스터(M2A)의 제2 단자는 제1 트랜지스터(M1A)의 제2 단자에 연결되며, 제2 트랜지스터(M2A)의 제어 단자는 비교기(142)의 제2 출력 단자에 연결된다.
제3 트랜지스터(M3A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제3 트랜지스터(M3A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제3 트랜지스터(M3A)의 제2 단자는 제2 트랜지스터(M2A)의 제어 단자에 연결되며, 제3 트랜지스터(M3A)의 제어 단자는 제3 트랜지스터(M3A)의 제1 단자에 연결된다.
제4 트랜지스터(M4A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제4 트랜지스터(M4A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제4 트랜지스터(M4A)의 제2 단자는 제2 트랜지스터(M2A)의 제어 단자에 연결되며, 상기 제4 트랜지스터(M4A)의 제어 단자는 제2 트랜지스터(M2A)의 제2 단자에 연결된다.
제5 트랜지스터(M5A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제5 트랜지스터(M5A)의 제1 단자는 제1 트랜지스터(M1A)의 제2 단자에 연결되고, 제5 트랜지스터(M5A)의 제어 단자는 비교기(142)의 제1 입력 단자에 연결된다.
제6 트랜지스터(M6A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제6 트랜지스터(M6A)의 제1 단자는 제3 트랜지스터(M3A)의 제2 단자에 연결되고, 제6 트랜지스터(M6A)의 제2 단자는 제5 트랜지스터(M5A)의 제2 단자에 연결되며, 제6 트랜지스터(M6A)의 제어 단자는 비교기(142)의 제2 입력 단자에 연결된다.
제7 트랜지스터(M7A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제7 트랜지스터(M7A)의 제1 단자는 제5 트랜지스터(M5A)의 제2 단자에 연결되고, 제7 트랜지스터(M7A)의 제어 단자는 리셋 신호(SIGRST)를 수신할 수 있다.
또한, 도 3의 실시예에 있어서, 비교기(142)는 제10 트랜지스터(M10A)를 더 포함할 수 있다. 제10 트랜지스터(M10A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제10 트랜지스터(M10A)의 제1 단자는 제7 트랜지스터(M7A)의 제2 단자에 연결되고, 제10 트랜지스터(M10A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제10 트랜지스터(M10A)의 제어 단자는 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다. 그러나, 일부 실시예에서는, 제10 트랜지스터(M10A)는 비교기(142)로부터 생략될 수 있으며, 그와 같은 경우에 제7 트랜지스터(M7A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.
본 발명의 실시예에서, 제1 시스템 전압(VR1)은 제2 시스템 전압(VR2)을 초과할 수 있다. 예를 들어, 제1 시스템 전압(VR1)은 시스템의 동작 전압일 수 있지만 그에 한정되는 것은 아니고, 제2 시스템 전압(VR2)은 시스템의 접지 전압일 수 있지만 그에 한정되는 것은 아니다. 또한, 반전된 광 방출 제어 신호(SIGEM1B) 및 광 방출 제어 신호(SIGEM1)는 극성이 반대인 두 개의 전압 신호일 수 있다.
도 1의 실시예에 있어서(또한 도 3을 참조하면), 스위치 요소(160)는 제8 트랜지스터(M8A) 및 제1 저장 장치(C1A)를 포함할 수 있으며, 스위치 요소(150)는 제9 트랜지스터(M9A)를 포함할 수 있다.
제8 트랜지스터(M8A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제8 트랜지스터(M8A)의 제1 단자는 제1 데이터선(DTA1)에 연결되고, 제8 트랜지스터(M8A)의 제2 단자는 펄스 변조부(140)의 제1 단자에 연결될 수 있으며, 제8 트랜지스터(M8A)의 제어 단자는 주사선(SC1)에 연결된다.
제1 저장 장치(C1A)는 제1 단자 및 제2 단자를 갖는다. 제1 저장 장치(C1A)의 제1 단자는 제8 트랜지스터(M8A)의 제2 단자에 연결되고, 제1 저장 장치(C1A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.
제9 트랜지스터(M9A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제9 트랜지스터(M9A)의 제1 단자는 스위치 요소(150)의 제1 단자에 연결되고, 제9 트랜지스터(M9A)의 제2 단자는 스위치 요소(150)의 제2 단자에 연결되며, 제9 트랜지스터(M9A)의 제어 단자는 광 방출 제어 신호(SIGEM1)를 수신할 수 있다.
또한, 일부 실시예에서, 비교기(142)는 제11 트랜지스터(M11A)를 더 포함할 수 있다. 제11 트랜지스터(M11A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제11 트랜지스터(M11A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제11 트랜지스터(M11A)의 제2 단자는 비교기(142)의 제2 출력 단자에 연결되며, 제11 트랜지스터(M11A)의 제어 단자는 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다.
게다가, 도 3의 실시예에서는, 제1 트랜지스터(M1A), 제3 트랜지스터(M3A), 제5 트랜지스터(M5A), 제6 트랜지스터(M6A), 제7 트랜지스터(M7A) 및 제10 트랜지스터(M10A)는 예를 들어 N형 트랜지스터일 수 있고, 제2 트랜지스터(M2A), 제4 트랜지스터(M4A), 제8 트랜지스터(M8A), 제9 트랜지스터(M9A) 및 제11 트랜지스터(M11A)는 예를 들어 P형 트랜지스터일 수 있다.
일부 실시예에서는, 변동 비교 신호(SIGCS1)가 외부 파형 발생기에 의해 연속적으로 발생될 수 있고 기판(12) 상의 모든 발광 구동 회로(100(1,1)∼100(M,N))에 의해 공유될 수 있기 때문에, 발광 구동 회로(100(1,1)) 내의 비교기(142)는 제1 및 제2 스위치 요소(150, 160)의 트랜지스터(M9A, M8A)를 통해 비교를 수행하는 비교기(142)의 타이밍을 제어할 수 있다.
도 4는 펄스 변조부(140)의 신호도이다. 시간 간격 T1B에서는, 주사 신호(SIGSC1)는 방출 데이터 신호(SIGDTA1)를 이용하여 제1 저장 장치(C1A)를 대응하는 전압으로 충전하도록 제8 트랜지스터(M8A)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 다음으로, 시간 간격 T2B에서는, 주사 신호(SIGSC1)는 높은 전압 레벨로 설정될 수 있고, 광 방출 제어 신호(SIGEM1)는 제9 트랜지스터(M9A)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 또한, 리셋 신호(SIGRST)는 제7 트랜지스터(M7A)를 턴온하기 위한 높은 전압 레벨로 설정될 수 있고, 반전된 광 방출 제어 신호(SIGEM1B)는 제10 트랜지스터(M10A)를 턴온하기 위한 높은 전압 레벨로 설정될 수 있다. 그러므로, 시간 간격 T2B에서는, 제5 트랜지스터(M5A) 및 제6 트랜지스터(M6A)는 방출 데이터 신호(SIGDTA1) 및 변동 비교 신호(SIGCS1)의 전압에 따라 서로 다른 크기를 갖는 전류를 발생시키고, 차례로 제2 트랜지스터(M2A) 및 제4 트랜지스터(M4A)의 바이어스 전압을 변화시키며, 극성이 반대인 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 출력할 수 있다.
게다가, 일부 실시예에서는, 광 방출 제어 신호(SIGEM1)가 제9 트랜지스터(M9A)를 턴오프하기 위한 높은 전압 레벨로 설정되고, 반전된 광 방출 제어 신호(SIGEM1B)가 제10 트랜지스터(M10A)를 턴오프하고 제11 트랜지스터(M11A)를 턴온하기 위한 낮은 전압 레벨로 설정될 때, 전압 시프터 회로(144)의 출력을 고정된 전압 레벨로 고정하여 전압 시프터 회로(144)가 부정확한 방출 지속 시간 변조 신호(SIGPWM)를 발생시키는 것을 방지하기 위해, 제11 트랜지스터(M11A)는 비교기(142)의 제2 출력 단자의 전압 레벨을 제1 시스템 전압(VR1)으로 고정할 수 있고, 펄스 변조부(140)는 디스에이블될 수 있다.
방출 데이터 신호(SIGDTA1)의 전압 레벨이 변동 비교 신호(SIGCS1)의 전압 레벨보다 낮으면, 비교기(142)의 제2 출력 단자에서의 제2 비교 신호(SIGCPB) 출력을 제2 시스템 전압(VR2)에 근접하도록 풀다운(pull down)시키기 위해, 제6 트랜지스터(M6A)는 제5 트랜지스터(M5A)보다 더 높은 정도(degree)로 턴온되어 제5 트랜지스터(M5A)보다 더 큰 전류를 발생시키고, 반면에 제2 트랜지스터(M2A)는 제1 비교 신호(SIGCPA)를 제1 시스템 전압(VR1)에 근접하도록 풀업(pull up)시키기 위해 턴온된다. 반대로, 변동 비교 신호(SIGCS1)의 전압 레벨이 점진적으로 감소함에 따라, 방출 데이터 신호(SIGDTA1)의 전압 레벨은 변동 비교 신호(SIGCS1)의 전압 레벨을 초과할 것이고, 비교기(142)의 제1 출력 단자에서의 제1 비교 신호(SIGCPA) 출력을 제2 시스템 전압(VR2)에 근접하도록 풀다운시키기 위해, 제5 트랜지스터(M5A)는 제6 트랜지스터(M6A)보다 더 높은 정도로 턴온되어 제6 트랜지스터(M6A)보다 더 큰 전류를 발생시키고, 반면에 제2 비교 신호(SIGCPB)는 제1 시스템 전압(VR1)에 근접하도록 풀업된다. 또한, 도 4에서, 변동 비교 신호(SIGCS1)는 톱니 파형을 갖되, 상승 에지는 점진적인 전압 천이, 급격하지 않고 안정된 상향 천이를 가지며, 도 4에 나타낸 바와 같은 변동 비교 신호(SIGCS1)의 파형에 한정되지 않는다. 본 발명의 다른 실시예에 있어서, 변동 비교 신호(SIGCS1)의 상승 에지는 실질적으로 더 급격한 상향 천이로 될 수 있는바, 즉 전압 리플 변화가 무시될 수 있는 정도까지 전압 리플 변화가 저감되어 신호를 출력하고 전압을 반전시키는 비교기(142)의 효율을 증가시킨다. 더욱이, 회로 개발자는 사인파 신호와 같거나 그에 한정되지 않는 변동 비교 신호(SIGCS1)의 다른 파형을 선택할 수 있다.
일부 실시예에서, 발광 전자 장치(10)는 변동 비교 신호(SIGCS1)를 생성하도록 구성된 파형 발생 회로를 포함할 수 있다. 예를 들어, 파형 발생 회로는 방출 데이터 신호(SIGDTA1) 또는 주사 신호(SIGSC1)를 발생시키는 구동회로의 인접 영역과 같은 기판(12)의 주변 영역에 배치될 수 있거나, 또는 구동 회로와 일체화(통합)될 수 있다. 게다가, 파형 발생 회로는 발광 전자 장치(10)의 전력 기판 또는 제어 기판 상에 배치되거나, 또는 칩 온 필름(chip on film, COF) 패키지 또는 칩 온 글래스(chip on glass, COG) 패키지를 통해 기판(12) 상에 배치될 수 있다.
비교기(142)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 발생시키고, 전압 시프터 회로(144)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)의 전압 및 파형을 더 조정하여, 요구되는 방출 지속 시간 변조 신호(SIGPWM)를 발생시킬 수 있다. 도 3에서, 전압 시프터 회로(144)는 제12 트랜지스터(M12A) 내지 제17 트랜지스터(M17A) 및 인버터(INV)를 포함할 수 있다.
제12 트랜지스터(M12A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제12 트랜지스터(M12A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제12 트랜지스터(M12A)의 제어 단자는 비교기(142)의 제1 출력 단자에 연결된다.
제13 트랜지스터(M13A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제13 트랜지스터(M13A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제13 트랜지스터(M13A)의 제어 단자는 비교기(142)의 제2 출력 단자에 연결된다.
제14 트랜지스터(M14A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제14 트랜지스터(M14A)의 제1 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결되고, 제14 트랜지스터(M14A)의 제어 단자는 제13 트랜지스터(M13A)의 제2 단자에 연결된다.
제15 트랜지스터(M15A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제15 트랜지스터(M15A)의 제1 단자는 제13 트랜지스터(M13A)의 제2 단자에 연결되고, 제15 트랜지스터(M15A)의 제어 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결된다.
제16 트랜지스터(M16A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제16 트랜지스터(M16A)의 제1 단자는 제14 트랜지스터(M14A)의 제2 단자에 연결되고, 제16 트랜지스터(M16A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제16 트랜지스터(M16A)의 제어 단자는 제12 트랜지스터(M12A)의 제어 단자에 연결된다.
제17 트랜지스터(M17A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제17 트랜지스터(M17A)의 제1 단자는 제15 트랜지스터(M15A)의 제2 단자에 연결되고, 제17 트랜지스터(M17A)의 제1 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제17 트랜지스터(M17A)의 제어 단자는 제13 트랜지스터(M13A)의 제어 단자에 연결된다.
인버터(INV)는 입력 단자와 출력 단자를 갖는다. 인버터(INV)의 입력 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결되고, 인버터(INV)의 출력 단자는 방출 지속 시간 변조 신호(SIGPWM)를 출력할 수 있다.
도 3의 실시예에서, 상기 제12 트랜지스터(M12A) 및 제13 트랜지스터(M13A)는 P형 트랜지스터일 수 있으며, 상기 제14 트랜지스터(M14A), 제15 트랜지스터(M15A), 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)는 N형 트랜지스터일 수 있다. 제12 트랜지스터(M12A) 내지 제17 트랜지스터(M17A) 및 인버터(INV)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 급격하게 하기 위해 사용되어 방출 지속 시간 변조 신호(SIGPWM)를 펄스 변조 신호에 더 근접하게 한다.
또한 도 3에서는, 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)가 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)에 따라 풀다운 전류를 실시간으로 발생시켜, 방출 지속 시간 변조 신호(SIGPWM)의 상승 에지 및 하강 에지를 더 급격하게 만들고 그에 따라 그레이스케일(계조) 해상도와 같이 발광 컴포넌트(110)의 휘도 해상도를 향상시킬 수 있다. 방출 지속 시간 변조 신호의 파형이 필요요건에 이미 부합되는 일부 실시예에서는, 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)는 생략될 수 있고, 제14 트랜지스터(M14A) 및 제15 트랜지스터(M15A)의 각각의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.
펄스 변조부(140)는 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있고, 발광 구동회로(100(1,1))는 발광 컴포넌트(110)의 발광 주기를 조정하기 위해 방출 지속 시간 변조 신호(SIGPWM)를 이용할 수 있는바, 그에 따라 다양한 휘도 레벨을 달성할 수 있다. 그와 같은 상황에서는, 발광 구동회로(100(1,1)) 내의 발광 컴포넌트(110)가 일정한 구동 전류(ID)에 의해 구동될 수 있기 때문에, 발광 컴포넌트(110)에 의해 생성되는 컬러 시프트가 저감된다.
게다가, 본 발명의 일부 실시예에서는, 다른 주사선과 다른 광 방출 제어선에 연결된 기판(12) 상의 발광 구동 회로가 광을 방출하기 위해 서로 다른 시간 간격 동안 선택될 수 있기 때문에, 서로 다른 발광 구동 회로의 펄스 변조부가 전압 시프터 회로(144)를 공유할 수 있다. 예를 들어, 발광 구동회로(100(2,1)) 및 발광 구동회로(100(1,1))는 각각 주사선(SC1, SC2)에 연결되고, 각각 다른 광 방출 제어선(EM1, EM2)에 연결되는바, 즉 발광 구동회로(100(2,1)) 및 발광 구동회로(100(1,1))가 서로 다른 시간 간격에 선택될 수 있다. 이러한 경우에, 발광 구동 회로(100(1,1))는 비교기(142)를 포함할 수 있고, 발광 구동 회로(100(2,1)) 및 발광 구동 회로(100(1,1))는 발광 구동회로(100(1,1)) 내의 전압 시프터 회로(144)를 공유하기 위해 시분할 멀티플렉싱(time-division multiplexing)을 이용한다. 그러나, 본 발명은 전압 시프터 회로를 공유하기 위해 시분할 멀티플렉싱을 이용하는 발광 구동 회로에 한정되지 않고, 발광 구동 회로(100(1,1)∼100(M,N))의 각각은 분리된 독립한 펄스 변조부를 가질 수 있다.
도 5는 본 발명의 다른 실시예에 따른 펄스 변조부(240)의 개략도이다. 펄스 변조부(240)는 펄스 변조부(140)를 대체하기 위해 발광 구동회로(100(1,1))에 채용될 수 있다. 도 5에서, 펄스 변조부(240)는 비교기(242) 및 파형 재성형기(waveform reshaper; 244)를 포함할 수 있다.
비교기(242)는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는다. 비교기(242)의 제1 입력 단자는 방출 데이터 신호(SIGDTA1)를 수신하기 위해 펄스 변조부(240)의 제1 단자에 연결될 수 있고, 비교기(242)의 제2 입력 단자는 변동 비교 신호(SIGCS1)를 수신하기 위해 펄스 변조부(240)의 제2 단자에 연결될 수 있으며, 비교기(242)는 비교기(242)의 출력 단자에서 비교 신호(SIGCP)를 출력하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있다. 파형 재성형기(244)는 비교기(242)의 출력 단자에 연결될 수 있고, 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 비교 신호(SIGCP)의 파형을 급격하게 할 수 있다.
도 5의 실시예에서, 스위치 요소(260)는 제1 트랜지스터(M1B)를 포함할 수 있고, 스위치 요소(250)는 제2 트랜지스터(M2B)를 포함할 수 있다. 제1 트랜지스터(M1B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제1 트랜지스터(M1B)의 제1 단자는 제1 데이터선(DTA1)에 연결되고, 제1 트랜지스터(M1B)의 제2 단자는 비교기(242)의 제1 단자에 연결되며, 제1 트랜지스터(M1B)의 제어 단자는 주사선(SC1)에 연결된다.
제2 트랜지스터(M2B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제2 트랜지스터(M2B)의 제1 단자는 비교 신호선(CS1)에 연결되고, 제2 트랜지스터(M2B)의 제2 단자는 비교기(242)의 제2 단자에 연결되며, 제2 트랜지스터(M2B)의 제어 단자는 광 방출 제어 신호(SIGEM1)를 수신할 수 있다.
즉, 스위칭 요소(250, 260)는 각각 적절한 시간에 변동 비교 신호(SIGCS1)와 방출 데이터 신호(SIGDTA1)를 수신하기 위해 광 방출 제어 신호(SIGEM1)와 주사 신호(SIGSC1)에 따라 비교기(242)를 제어할 수 있다.
비교기(242)는 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B), 제2 저장 컴포넌트(C1B) 및 제1 인버터(INV1)를 포함한다.
제1 인버터(INV1)는 입력 단자와 출력 단자를 갖는다. 제1 인버터(INV1)의 입력 단자는 비교기(242)의 제1 입력 단자 및 제2 입력 단자에 연결되고, 제1 인버터(INV1)의 출력 단자는 비교기(242)의 출력 단자에 연결된다.
제2 저장 컴포넌트(C1B)는 제1 단자 및 제2 단자를 갖는다. 제2 저장 컴포넌트(C1B)의 제1 단자는 제1 인버터(INV1)의 입력 단자에 연결되고, 제2 저장 컴포넌트(C1B)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.
제3 트랜지스터(M3B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제3 트랜지스터(M3B)의 제1 단자는 제1 인버터(INV1)의 출력 단자에 연결되고, 제3 트랜지스터(M3B)의 제2 단자는 제1 인버터(INV1)의 입력 단자에 연결되며, 제3 트랜지스터(M3B)의 제어 단자는 주사 신호(SIGSC1)와 극성이 반대인 반전된 주사 신호(SIGSC1B)를 수신할 수 있다.
제4 트랜지스터(M4B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제4 트랜지스터(M4B)의 제1 단자는 제1 인버터(INV1)의 출력 단자에 연결되고, 제4 트랜지스터(M4B)의 제2 단자는 제1 인버터(INV1)의 입력 단자에 연결되며, 제4 트랜지스터(M4B)의 제어 단자는 주사선(SC1)에 연결된다.
도 5의 실시예에서, 제1 트랜지스터(M1B), 제2 트랜지스터(M2B) 및 제4 트랜지스터(M4B)는 P형 트랜지스터일 수 있고, 제3 트랜지스터(M3B)는 N형 트랜지스터일 수 있다. 도 6은 펄스 변조부(240)의 신호도이다. 도 6의 시간 간격 T1C에서, 주사 신호(SIGSC1)는 방출 데이터 신호(SIGDTA1)를 이용하여 제2 저장 컴포넌트(C1B)를 대응하는 전압으로 충전하도록 제1 트랜지스터(M1B)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B)도 또한 턴온되기 때문에 제1 인버터(INV1)의 입력 단자와 출력 단자가 동일한 전압으로 유지되고, 제1 인버터(INV1)의 풀업 트랜지스터 및 풀다운 트랜지스터가 동시에 턴온되므로, 제1 인버터(INV1)의 입력 단자와 출력 단자는 중간 전압으로 유지된다.
다음으로, 시간 간격 T2C에서는, 주사 신호(SIGSC1)는 하이 레벨로 설정될 수 있고, 광 방출 제어 신호(SIGEM1)는 제2 트랜지스터(M2B)를 턴온하고 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B)를 턴오프하기 위한 낮은 전압 레벨로 설정될 수 있다. 변동 비교 신호(SIGCS1)의 전압과 제2 저장 컴포넌트(C1B)의 전압은 서로 중첩되고, 변동 비교 신호(SIGCS1)의 전압에서의 변화에 따라, 제2 저장 컴포넌트(C1B)의 제1 단자에서의 전압은 상승 또는 하강할 것이며, 그 결과, 제1 인버터(INV1)는 더 이상 중간 전압 레벨을 출력하지 않고 높은 전압 레벨과 낮은 전압 레벨 사이에서 교대로 출력할 것이다. 방출 데이터 신호(SIGDTA1)의 전압 레벨 또는 제2 저장 컴포넌트(C1B)를 충전하는 전압 레벨은, 제1 인버터(INV1)가 시간 간격 T2C 동안에 높은 전압 레벨과 낮은 전압 레벨로 설정되는 지속 시간에 영향을 미칠 것이다.
게다가, 비교기(242)가 비주사 및 비발광 시간 간격 동안 잘못된 동작을 수행하는 것을 방지하도록 비교기(242)를 디스에이블하기 위해, 본 발명의 일부 실시예에서는, 비교기(242)는 제1 인버터(INV1)를 제어하기 위한 NAND 게이트를 더 포함할 수 있다.
NAND 게이트는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는다. NAND 게이트의 제1 입력 단자는 반전된 주사 신호(SIGSC1B)를 수신할 수 있고, NAND 게이트의 제2 입력 단자는 광 방출 제어 신호(SIGEM1)와 극성이 반대인 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다.
이러한 경우에, 제1 인버터(INV1)는 제5 트랜지스터(M5B), 제6 트랜지스터(M6B) 및 제7 트랜지스터(M7B)로 구성될 수 있다.
제5 트랜지스터(M5B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제5 트랜지스터(M5B)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제5 트랜지스터(M5B)의 제어 단자는 제1 인버터(INV1)의 입력 단자에 연결된다.
제6 트랜지스터(M6B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제6 트랜지스터(M6B)의 제1 단자는 제5 트랜지스터(M5B)의 제2 단자에 연결되고, 제6 트랜지스터(M6B)의 제2 단자는 제1 인버터(INV1)의 출력 단자에 연결되며, 제6 트랜지스터(M6A)의 제어 단자는 NAND 게이트의 출력 단자에 연결된다.
제7 트랜지스터(M7B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제7 트랜지스터(M7B)의 제1 단자는 제6 트랜지스터(M6B)의 제2 단자에 연결되고, 제7 트랜지스터(M7B)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제7 트랜지스터(M7B)의 제어 단자는 제5 트랜지스터(M5B)의 제어 단자에 연결된다.
도 5에서, 제5 트랜지스터(M5B) 및 제6 트랜지스터(M6B)는 P형 트랜지스터일 수 있고, 제7 트랜지스터(M7B)는 N형 트랜지스터일 수 있다. 그러므로, 비주사 및 비발광 시간 간격 동안에, 반전된 주사 신호(SIGSC1B)는 낮은 전압 레벨로 설정되고 반전된 광 방출 제어 신호(SIGEM1B)는 낮은 전압 레벨로 설정되기 때문에, NAND 게이트의 출력 단자는 높은 전압 레벨로 설정되고, 따라서 제6 트랜지스터(M6B)가 턴오프되어 제1 인버터(INV1)가 위상 반전 동작을 수행하는 것을 정지시킨다. 반대로, 주사 및 발광 시간 간격 동안에는, 반전된 주사 신호(SIGSC1B)는 높은 전압 레벨로 설정되고 반전된 광 방출 제어 신호(SIGEM1B)는 높은 전압 레벨로 설정되므로, NAND 게이트의 출력 단자가 낮은 전압 레벨로 설정되고, 제6 트랜지스터(M6B)가 턴온되어 제1 인버터(INV1)가 위상 반전 동작을 수행하는 것을 가능하게 한다.
비교기(242)는 높은 전압 레벨과 낮은 전압 레벨 사이에서 스위칭하는 비교 신호(SIGCP)를 출력하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있지만, 비교 신호(SIGCP)의 전압 레벨 사이에서 스위칭하는 속도는 더 느려지고, 따라서 펄스 변조부(240)는 파형 재성형기(244)를 이용하여 비교 신호(SIGCP)의 파형을 조정할 수 있다.
도 5에 있어서, 파형 재성형기(244)는 제2 인버터(INV2), 제3 인버터(INV3) 및 제4 인버터(INV4)를 포함할 수 있다.
제2 인버터(INV2)는 입력 단자와 출력 단자를 갖는다. 제2 인버터(INV2)의 입력 단자는 비교기(242)의 출력 단자에 연결된다. 제3 인버터(INV3)는 입력 단자와 출력 단자를 갖는다. 제3 인버터(INV3)의 입력 단자는 제2 인버터(INV2)의 출력단에 연결된다. 제4 인버터(INV4)는 입력 단자와 출력 단자를 갖는다. 제4 인버터(INV4)의 입력 단자는 제3 인버터(INV3)의 출력 단자에 연결되고, 제4 인버터(INV4)의 출력 단자는 방출 지속 시간 변조 신호(SIGPWM)를 출력할 수 있다.
제2 인버터(INV2), 제3 인버터(INV3) 및 제4 인버터(INV4)는 비교 신호(SIGCP)에 따라 더 급격한 상승 에지 및 하강 에지를 갖고, 일정한 구동 전류(ID)에 따라 발광 구동 회로(100(1,1)) 내의 발광 컴포넌트(110)를 구동하며, 컬러 시프트를 저감하는 방출 지속 시간 변조 신호(SIGPWM)를 출력하도록 채용될 수 있다.
또한, 도 6에서의 변동 비교 신호(SIGCS1)의 파형은 도 4에서의 파형과 다르다. 도 6에서, 변동 비교 신호(SIGCS1)의 상승 에지는 실질적으로 급격한 상향 천이를 갖는바, 즉 전압 리플 변화가 감소되어 신호를 출력하고 전압을 변환하는 비교기(242)의 효율을 증가시킬 수 있다. 다시 말해서, 도 4 및 도 6은 변동 비교 신호(SIGCS1)의 예시적인 파형을 제공할 뿐이고, 변동 비교 신호(SIGCS1)의 다른 파형을 발생시키기 위한 요구 사항 또는 하드웨어 부품의 특성에 기인한 변동 비교 신호의 파형의 불규칙한 변형에 기초하여 다른 유형의 파형 발생기를 선정하는 것은 본 발명의 범위 내에 있다.
도 7은 본 발명의 일 실시예에 따른 전자 장치(20)의 개략도이다. 전자 장치(20) 및 전자 장치(10)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 그러나, 전자 장치(20)는 파형 발생부(24) 및 회로 기판(28)을 더 포함한다. 도 7에서, 발광 구동회로(200(1,1)∼200(M,N))는 기판(22)의 활성 영역(AA)에 증착될 수 있다. 파형 발생부(24)는 기판(22)의 활성 영역(AA) 외부의 주변 영역(PA)에 배치될 수 있다. 파형 발생부(24)는 변동 비교 신호(SIGCS1)를 발생시키도록 구성된다. 일부 실시예에서, 기판(22)은 유리 재료 또는 수지 재료와 같은 투명 재료일 수 있다. 파형 발생부(24)는 COF(chip on film) 패키지 또는 COG(chip on glass) 패키지를 통해 기판(12) 상에 배치될 수 있다.
회로 기판(28)은 기판(22)의 외부에 배치될 수 있고, 전자 장치(20) 내의 발광 구동 회로(200(1,1)∼200(M,N))에 의해 요구되는 높은 동작 전압(VGH) 및 낮은 동작 전압(VGL)을 발생시킬 수 있으며, 소정의 데이터 신호(SIGDTB1∼SIGDTBN), 광 방출 데이터 신호(SIGDTA1∼SIGDTAN) 및 리셋 신호(SIGRST1∼SIGRSTN)를 발생시킬 수 있다. 일부 실시예에서, 높은 동작 전압(VGH)은 N형 트랜지스터를 턴온시키기 위한 동작 전압일 수 있고, 낮은 동작 전압(VGL)은 N형 트랜지스터를 턴오프시키기 위한 동작 전압일 수 있다. 또한, 전자 장치(20)는 리셋 신호선(RST1∼RSTN)을 통해 리셋 신호(SIGRST1∼SIGRSTN)를 전송하여 발광 구동회로(200(1,1)∼200(M,N)) 내의 펄스 변조부(240)를 리셋시키도록 할 수 있다.
일부 실시예에서, 회로 기판(28)은 픽셀 값 및 감마 보정 테이블에 따라 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 발생시킬 수 있다. 예를 들어, 회로 기판(28)은 대응하는 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 발생시키기 위해 이미지 내용에 대응하는 픽셀 값에 따라 감마 보정 테이블을 검색(look-up)할 수 있다. 인간의 눈의 밝기의 인식이 비선형이기 때문에, 대응하는 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)는 인간의 눈에 의해 더 잘 감지되는 이미지를 생성하도록 발광 구동회로(200(1,1)∼200(M,N))를 구동하기 위해 감마 보정 테이블을 이용하여 얻어질 수 있다. 게다가, 일부 실시예에서, 회로 기판(28)은 이미지에서의 불균일성의 레벨을 감소시키고 적절한 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 생성하며 발광 구동회로(200(1,1)∼200(M,N))에 의해 생성된 이미지에서의 불균일한 결함을 저감하기 위해 데무라(demura) 동작을 더 수행할 수 있다.
도 8은 본 발명의 일 실시예에 따른 전자 장치(30)의 개략도이다. 전자 장치(30) 및 전자 장치(20)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 회로 기판(38)은 기판(32)의 외부에 배치될 수 있다. 전자 장치(30)는 회로 기판(38)에 연결된 전압 발생 회로(36)를 더 포함할 수 있다. 이러한 경우에, 파형 발생부(34)는 기판(32) 내의 회로 부품을 감소시키기 위해 회로 기판(38) 내에 배치되어 전자 장치(30)의 회로 설계를 단순화시킬 수 있다. 더욱이, 전압 발생 회로(36)는 요구되는 변동 주기를 조정하기 위해 파형 발생부(34)에 대한 클럭 신호(SIGCLK0, SIGCLK1)를 발생시킬 수 있다. 예시적인 목적을 위한 것이지만 목적을 제한하는 것이 아닌 예에서는, 클록 신호 SIGCLK0 및 SIGCLK1은 파형 발생부(34)가 클록 신호 SIGCLK0 및 SIGCLK1의 타이밍에 따라 진폭 및 위상에 대응하는 변동 비교 신호(SIGCS1∼SIGCSN)를 발생시키도록 하는 것을 가능하게 하기 위한 회로 기판(38)으로의 입력이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치(40)의 개략도이다. 전자 장치(40) 및 전자 장치(30)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 전자 장치(40)에서, 파형 발생부(44)는 회로 기판(48)이 아닌 전압 구동 회로(46)에 배치될 수 있다. 파형 발생부(44)가 마찬가지로 기판(42) 외부의 시스템 회로 기판에 배치될 수 있기 때문에, 기판(42) 내의 회로 부품은 전자 장치(40)에 대해 마찬가지로 감소될 수 있는바, 회로 설계의 복잡성을 감소시킨다.
또한 도 9에서, 회로 기판(48)은 전자 장치에 필요한 전원을 공급하고, 전압 구동 회로(46)는 픽셀 값 및 감마 보정 테이블에 따라 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)와 실질적으로 동일한 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)를 발생시킬 수 있으며, 발광 구동회로(400(1,1)∼400(M,N))의 전류 출력부(420)는 제3 데이터선(DTC1∼DTTCN)을 통해 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)를 수신하여 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN) 및 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)에 따라 대응하는 구동 전류를 발생시킬 수 있다.
예를 들어, 낮은 휘도의 경우에, 전류 출력부(420)는 발광 컴포넌트(110)의 컬러 시프트를 감소시키기 위해 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)에 따라 고정된 구동 전류를 발생시킬 수 있고, 높은 휘도의 경우에, 전류 출력부(420)는 발광 컴포넌트(110)를 구동하기 위해 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)에 따라 대응하는 전류 크기를 갖는 구동 전류를 발생시킬 수 있다. 이렇게 함으로써, 광 방출 구동 회로(400(1,1)∼400(M,N))에 의해 생성된 휘도가 더 잘 제어될 수 있다.
따라서, 본 발명의 디스플레이 장치는 발광 구동 회로 내의 발광 컴포넌트를 구동하기 위해 일정한 구동 전류를 이용할 수 있고, 발광 컴포넌트의 방출 펄스 지속 시간을 펄스 변조부를 이용하여 조정할 수 있는바, 그에 따라 발광 컴포넌트가 낮은 휘도를 제공하기 위해 낮은 전류에 의해 구동될 때 컬러 시프트가 존재하는 종래 기술의 문제점을 처리할 수 있다.
이 기술분야에서 통상의 지식을 가진 자(당업자)는 본 발명의 교시(teaching)를 유지하면서 장치 및 방법의 많은 수정 및 변경이 이루어질 수 있음을 쉽게 이해할 수 있을 것이다. 따라서, 상기의 발명은 첨부된 청구범위의 한계 및 범위에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (20)

  1. 기판; 및
    상기 기판 상에 배치된 복수의 발광 구동 회로를 구비하되,
    상기 복수의 발광 구동 회로 중 제1 발광 구동 회로는,
    제1 단자 및 제2 단자를 갖는 제1 스위치 요소로서, 제1 스위치 요소의 제1 단자가 비교 신호선에 연결되는 제1 스위치 요소; 및
    제1 단자 및 제2 단자를 갖는 펄스 변조부로서, 펄스 변조부의 제1 단자가 제1 데이터선에 연결되고, 펄스 변조부의 제2 단자가 제1 스위치 요소의 제2 단자에 연결되는 펄스 변조부를 포함하는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서, 상기 제1 발광 구동 회로는,
    발광 컴포넌트;
    주사선 및 제2 데이터선에 연결되어, 상기 주사선으로부터 주사 신호를 수신하고, 상기 제2 데이터선으로부터 미리 정해진 데이터 신호를 수신하며, 상기 주사 신호 및 상기 미리 정해진 데이터 신호에 따라 일정한 크기의 구동 전류를 발생시키는 전류 출력부; 및
    상기 전류 출력부, 상기 발광 컴포넌트 및 상기 펄스 변조부에 연결되어, 방출 지속 시간 변조 신호를 수신하고, 방출 펄스 지속 시간을 생성하기 위해 상기 방출 지속 시간 변조 신호에 따라 상기 발광 컴포넌트에 의해 수신된 구동 전류를 조절하는 전류 스위치를 더 구비하되,
    상기 제1 스위치 요소가 상기 비교 신호선으로부터의 변동 비교 신호와 상기 제1 데이터선으로부터의 방출 데이터 신호를 수신할 때, 상기 펄스 변조부는 발광 지속 변조 신호를 발생시키기 위해 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하고;
    상기 미리 정해진 데이터 신호가 일정한 전압을 가지며;
    상기 방출 데이터 신호가 상기 발광 컴포넌트의 휘도에 대응하는 전압을 갖는 것을 특징으로 하는 전자 장치.
  3. 제2항에 있어서, 상기 전류 출력부는,
    제1 단자, 제2 단자 및 제어 단자를 갖는 샘플링 스위치로서, 샘플링 스위치의 제1 단자가 상기 제2 데이터선에 연결되고, 샘플링 스위치의 제어 단자가 상기 주사선에 연결되는 샘플링 스위치;
    제1 단자 및 제2 단자 및 제어 단자를 갖는 제1 저장 장치로서, 제1 저장 장치의 제1 단자가 상기 샘플링 스위치의 제2 단자에 연결되고, 제1 저장 장치의 제2 단자가 제1 시스템 전압을 수신하도록 구성되는 제1 저장 장치; 및
    제1 단자, 제2 단자 및 제어 단자를 갖는 구동 컴포넌트로서, 구동 컴포넌트의 제1 단자가 상기 제1 저장 장치의 제2 단자에 연결되고, 구동 컴포넌트의 제2 단자가 상기 구동 전류를 출력하도록 구성되며, 구동 컴포넌트의 제어 단자가 상기 샘플링 스위치의 제2 단자에 연결되는 구동 컴포넌트를 포함하는 것을 특징으로 하는 전자 장치.
  4. 제3항에 있어서, 상기 전류 출력부가,
    상기 구동 컴포넌트의 제어 단자에 연결되어 상기 구동 컴포넌트의 임계 전압을 보상하도록 구성되는 임계 전압 보상 컴포넌트를 더 포함하는 것을 특징으로 하는 전자 장치.
  5. 제2항에 있어서, 상기 펄스 변조부는,
    제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 갖는 비교기로서, 비교기의 제1 입력 단자가 상기 펄스 변조부의 제1 단자에 연결되어 제2 스위치 요소를 통해 상기 방출 데이터 신호를 수신하고, 비교기의 제2 입력 단자가 상기 펄스 변조부의 제2 단자에 연결되어 상기 제1 스위치 요소를 통해 상기 변동 비교 신호를 수신하며, 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하여 비교기의 제1 출력 단자 및 제2 출력 단자를 통해 극성이 반대인 제1 비교 신호 및 제2 비교 신호를 각각 출력하도록 구성되는 비교기; 및
    상기 비교기의 상기 제1 출력 단자 및 상기 제2 출력 단자에 연결되어 상기 제1 비교 신호 및 상기 제2 비교 신호의 전압 레벨을 시프트하여 상기 방출 지속 시간 변조 신호를 발생시키도록 구성되는 전압 시프터 회로를 포함하는 것을 특징으로 하는 전자 장치.
  6. 제5항에 있어서, 상기 복수의 발광 구동 회로 중 제2 발광 구동 회로는 다른 주사선에 연결되고;
    상기 제2 발광 구동 회로가 비교기를 포함하며;
    상기 제1 발광 구동회로 및 상기 제2 발광 구동회로는 상기 제1 발광 구동회로 내의 전압 변환 회로를 공유하기 위해 시분할 다중화를 이용하는 것을 특징으로 하는 전자 장치.
  7. 제5항에 있어서,
    상기 제2 스위치 요소는,
    제1 단자, 제2 단자 및 제어 단자를 갖는 제1 트랜지스터로서, 제1 트랜지스터의 제1 단자가 상기 제1 데이터선에 연결되고, 제1 트랜지스터의 제2 단자가 상기 펄스 변조부의 제1 단자에 연결되며, 제1 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제1 트랜지스터; 및
    제1 단자 및 제2 단자를 갖는 제1 저장 장치로서, 제1 저장 장치의 제1 단자가 상기 제1 트랜지스터의 제2 단자에 연결되고, 제1 저장 장치의 제2 단자가 제2 시스템 전압을 수신하도록 구성되는 제1 저장 장치를 포함하며,
    상기 제1 스위치 요소는, 제1 단자, 제2 단자 및 제어 단자를 갖는 제2 트랜지스터로서, 제2 트랜지스터의 제1 단자가 상기 제1 스위치 요소의 제1 단자에 연결되고, 제2 트랜지스터의 제2 단자가 상기 제1 스위치 요소의 제2 단자에 연결되며, 제2 트랜지스터의 제어 단자가 광 방출 제어 신호를 수신하도록 구성되는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전자 장치.
  8. 제7항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 반도체는 비정질 실리콘, 저온 다결정 실리콘, 금속 산화물 또는 그 조합을 포함하는 것을 특징으로 하는 전자 장치.
  9. 제2항에 있어서, 상기 변동 비교 신호를 발생시키도록 구성되고, 상기 주사 신호의 구동기 또는 상기 방출 데이터 신호의 구동기에 집적되거나 또는 칩 온 필름이나 칩 온 글래스 패키징을 이용하여 상기 기판 상에 배치되는 파형 발생 회로를 더 포함하는 것을 특징으로 하는 전자 장치.
  10. 제2항에 있어서, 상기 미리 정해진 데이터 신호는 상기 미리 정해진 데이터 신호의 값의 ±10 % 이내의 전압 변동 범위를 갖는 것을 특징으로 하는 전자 장치.
  11. 제2항에 있어서, 상기 방출 데이터 신호는 상기 변동 비교 신호의 최대 전압 레벨보다 작고 상기 변동 비교 신호의 최소 전압 레벨을 초과하는 전압 레벨을 갖는 것을 특징으로 하는 전자 장치.
  12. 제2항에 있어서, 상기 변동 비교 신호는 톱니 파형을 갖는 것을 특징으로 하는 전자 장치.
  13. 제12항에 있어서, 상기 톱니 파형은 실질적으로 급격한 상향 천이를 갖는 상승 에지를 가지는 것을 특징으로 하는 전자 장치.
  14. 제12항에 있어서, 상기 톱니 파형은 점진적인 상향 천이를 갖는 상승 에지를 가지는 것을 특징으로 하는 전자 장치.
  15. 제2항에 있어서, 상기 펄스 변조부는,
    제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는 비교기로서, 비교기의 제1 입력 단자가 상기 펄스 변조부의 제1 단자에 연결되어 방출 데이터 신호를 수신하고, 비교기의 제2 입력 단자가 상기 펄스 변조부의 제2 단자에 연결되어 변동 비교 신호를 수신하며, 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하여 출력 단자에서 비교 신호를 출력하도록 구성되는 비교기; 및
    상기 비교기의 출력 단자에 연결되고, 상기 비교 신호의 파형을 급격하게 하여 발광 지속 변조 신호를 발생시키는 파형 재성형기를 포함하는 것을 특징으로 하는 전자 장치.
  16. 제15항에 있어서,
    상기 제2 스위치 요소는,
    제1 단자, 제2 단자 및 제어 단자를 갖는 제1 트랜지스터로서, 제1 트랜지스터의 제1 단자가 상기 제1 데이터선에 연결되고, 제1 트랜지스터의 제2 단자가 상기 비교기의 제1 단자에 연결되며, 제1 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제1 트랜지스터를 포함하며,
    상기 제1 스위치 요소는,
    제1 단자, 제2 단자 및 제어 단자를 갖는 제2 트랜지스터로서, 제2 트랜지스터의 제1 단자가 상기 비교 신호선에 연결되고, 제2 트랜지스터의 제2 단자가 상기 비교기의 상기 제2 단자에 연결되며, 제2 트랜지스터의 제어 단자가 광 방출 제어 신호를 수신하도록 구성되는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전자 장치.
  17. 제15항에 있어서, 상기 비교기는,
    입력 단자 및 출력 단자를 갖는 제1 인버터로서, 제1 인버터의 입력 단자가 상기 비교기의 상기 제1 입력 단자 및 상기 제2 입력 단자에 연결되고, 제1 인버터의 출력 단자가 상기 비교기의 상기 출력 단자에 연결되는 제1 인버터;
    제1 단자, 제2 단자 및 제어 단자를 갖는 제3 트랜지스터로서, 제3 트랜지스터의 제1 단자가 상기 제1 인버터의 출력 단자에 연결되고, 제3 트랜지스터의 제2 단자가 상기 제1 인버터의 입력 단자에 연결되며, 제3 트랜지스터의 제어 단자가 상기 주사 신호와 극성이 반대인 반전된 주사 신호를 수신하도록 구성되는 제3 트랜지스터;
    제1 단자, 제2 단자 및 제어 단자를 갖는 제4 트랜지스터로서, 제4 트랜지스터의 제1 단자가 상기 제1 인버터의 출력 단자에 연결되고, 제4 트랜지스터의 제2 단자가 상기 제1 인버터의 입력 단자에 연결되며, 제4 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제4 트랜지스터; 및
    제1 단자 및 제2 단자를 갖는 제2 저장 컴포넌트로서, 제2 저장 컴포넌트의 제1 단자가 상기 제1 인버터의 입력 단자에 연결되고, 제2 저장 컴포넌트의 제2 단자가 상기 제2 시스템 전압을 수신하도록 구성되는 제2 저장 컴포넌트를 포함하는 것을 특징으로 하는 전자 장치.
  18. 제17항에 있어서,
    상기 비교기는, 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는 NAND 게이트를 더 포함하되, NAND 게이트의 제1 입력 단자는 반전된 주사 신호를 수신하도록 구성되고, NAND 게이트의 제2 입력 단자는 상기 광 방출 제어 신호와 극성이 반대인 반전된 광 방출 제어 신호를 수신하도록 구성되는 NAND 게이트를 더 포함하며;
    상기 제1 인버터는,
    제1 단자, 제2 단자 및 제어 단자를 갖는 제5 트랜지스터로서, 제5 트랜지스터의 제1단자가 제1 시스템 전압을 수신하도록 구성되고, 제5 트랜지스터의 제어 단자가 상기 제1 인버터의 입력 단자에 연결되는 제5 트랜지스터;
    제1 단자, 제2 단자 및 제어 단자를 갖는 제6 트랜지스터로서, 제6 트랜지스터의 제1 단자는 상기 제5 트랜지스터의 제2 단자에 연결되고, 제6 트랜지스터의 제2 단자는 상기 제1 인버터의 출력 단자에 연결되며, 제6 트랜지스터의 제어 단자는 상기 NAND 게이트의 출력 단자에 연결되는 제6 트랜지스터; 및
    제1 단자, 제2 단자 및 제어 단자를 갖는 제7 트랜지스터로서, 제7 트랜지스터의 제1 단자는 상기 제6 트랜지스터의 제2 단자에 연결되고, 제7 트랜지스터의 제2 단자는 상기 제2 시스템 전압을 수신하도록 구성되며, 제7 트랜지스터의 제어 단자는 상기 제5 트랜지스터의 제어 단자에 연결되는 것을 특징으로 하는 전자 장치.
  19. 제18항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터이고, 상기 제3 트랜지스터 및 상기 제7 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 전자 장치.
  20. 제15항에 있어서, 상기 파형 재성형기는,
    입력 단자와 출력 단자를 갖는 제2 인버터로서, 제2 인버터의 입력 단자가 상기 비교기의 출력 단자에 연결되는 제2 인버터;
    입력 단자 및 출력 단자를 갖는 제3 인버터로서, 제3 인버터의 입력 단자가 상기 제2 인버터의 출력 단자에 연결되는 제3 인버터; 및
    입력 단자 및 출력 단자를 갖는 제4 인버터로서, 제4 인버터의 입력 단자가 상기 제3 인버터의 출력 단자에 연결되고, 제4 인버터의 출력 단자는 상기 방출 지속 변조 신호를 출력하도록 구성되는 제4 인버터를 포함하는 것을 특징으로 하는 전자 장치.
KR1020190074945A 2018-07-24 2019-06-24 컬러 시프트를 저감할 수 있는 전자 장치 KR102661084B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201862702355P 2018-07-24 2018-07-24
US62/702,355 2018-07-24
US201862733593P 2018-09-19 2018-09-19
US62/733,593 2018-09-19
CN201910005691 2019-01-03
CN201910005691.7 2019-01-03
CN201910385594.5 2019-05-09
CN201910385594.5A CN110796985B (zh) 2018-07-24 2019-05-09 电子装置

Publications (2)

Publication Number Publication Date
KR20200068556A true KR20200068556A (ko) 2020-06-15
KR102661084B1 KR102661084B1 (ko) 2024-04-26

Family

ID=69426950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074945A KR102661084B1 (ko) 2018-07-24 2019-06-24 컬러 시프트를 저감할 수 있는 전자 장치

Country Status (2)

Country Link
KR (1) KR102661084B1 (ko)
CN (1) CN110796985B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761037B (zh) * 2021-01-14 2022-04-11 友達光電股份有限公司 畫素電路
CN115050317B (zh) * 2022-07-15 2023-03-21 惠科股份有限公司 数据驱动电路、显示模组以及输出驱动信号的方法
CN117769736A (zh) * 2022-07-22 2024-03-26 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN115547258B (zh) * 2022-10-31 2024-06-25 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120283A (ko) * 2014-02-13 2016-10-17 소니 주식회사 발광 소자 구동 회로, 표시 장치, 및, a/d 변환 회로
JP2018106049A (ja) * 2016-12-27 2018-07-05 ソニー株式会社 光源装置、発光装置、および表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367414A (en) * 2000-09-28 2002-04-03 Seiko Epson Corp Display device using TFT's
US7764255B2 (en) * 2005-02-09 2010-07-27 Himax Technologies Limited Liquid crystal on silicon (LCOS) display driving system and the method thereof
JP2013076812A (ja) * 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP5880467B2 (ja) * 2013-02-04 2016-03-09 ソニー株式会社 コンパレータ装置、並びに、表示装置及びその駆動方法
JP2015004945A (ja) * 2013-02-04 2015-01-08 ソニー株式会社 表示装置及びその駆動方法、並びに、制御パルス生成装置
CN203242306U (zh) * 2013-04-22 2013-10-16 福建华映显示科技有限公司 过温度保护电路及具有过温度保护的有机发光二极管像素电路
US10540924B2 (en) * 2016-01-20 2020-01-21 Silicon Works Co., Ltd Source driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160120283A (ko) * 2014-02-13 2016-10-17 소니 주식회사 발광 소자 구동 회로, 표시 장치, 및, a/d 변환 회로
US20160351130A1 (en) * 2014-02-13 2016-12-01 Sony Corporation Light emitting device driving circuit, display, and a/d conversion circuit
JP2018106049A (ja) * 2016-12-27 2018-07-05 ソニー株式会社 光源装置、発光装置、および表示装置

Also Published As

Publication number Publication date
CN110796985B (zh) 2022-03-11
CN110796985A (zh) 2020-02-14
KR102661084B1 (ko) 2024-04-26

Similar Documents

Publication Publication Date Title
EP3599602B1 (en) Electronic device capable of reducing color shift
KR102661084B1 (ko) 컬러 시프트를 저감할 수 있는 전자 장치
US7812807B2 (en) Display device and driving device
CN108172170B (zh) 一种触发驱动电路及有机发光显示装置
EP1132883B1 (en) Apparatus and method for controlling gray level for display panel
US20220351703A1 (en) Gamma voltage generating circuit, source driver and display device including the same
CN110390905B (zh) 显示设备及利用显示设备显示影像的方法
US9208740B2 (en) Gate driver and display device using the same
EP3208794B1 (en) Driver device, driving method, and display device
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
US6621228B2 (en) EL display apparatus
CN111583857B (zh) 像素驱动电路及其驱动方法、显示面板
CN113487997A (zh) 像素电路及其驱动方法、显示装置
WO2024124902A1 (zh) 像素驱动电路、方法和显示面板
CN114512090B (zh) 显示装置及其驱动方法
CN118355426A (zh) 显示面板的驱动电路
CN115641813A (zh) 像素驱动电路及显示面板
US7042425B2 (en) Display device
JP2011018012A (ja) 画像表示装置の制御方法
US11217193B2 (en) Display device and signal-processing method thereof
JP2009251046A (ja) 画像表示装置およびその制御方法
JP4074995B2 (ja) 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置
US11810512B2 (en) Pixel circuit and display panel
US20240221683A1 (en) Gate driving circuit and display device including the same
CN112216238B (zh) 显示装置的信号处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant