CN110390905B - 显示设备及利用显示设备显示影像的方法 - Google Patents

显示设备及利用显示设备显示影像的方法 Download PDF

Info

Publication number
CN110390905B
CN110390905B CN201910228779.5A CN201910228779A CN110390905B CN 110390905 B CN110390905 B CN 110390905B CN 201910228779 A CN201910228779 A CN 201910228779A CN 110390905 B CN110390905 B CN 110390905B
Authority
CN
China
Prior art keywords
voltage
terminal
inverter
pixels
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910228779.5A
Other languages
English (en)
Other versions
CN110390905A (zh
Inventor
桥本和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of CN110390905A publication Critical patent/CN110390905A/zh
Application granted granted Critical
Publication of CN110390905B publication Critical patent/CN110390905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种显示设备。显示设备包括至少一数据线、至少一扫描线及至少一像素电路。每一像素电路包括发光二极管、电流驱动电路、电压时间转换电路及选择电路。电流驱动电路控制发光二极管。电压时间转换电路的输入端在像素电路的扫描操作期间接收数据电压，而电压时间转换电路的输出端致能电流驱动电路以在预定时段内产生预定驱动电流，其中当数据电压的绝对值越大时，预定时段越长。选择电路在像素电路的扫描操作期间，将当前数据线上的数据电压传送至电压时间转换电路。

Description

显示设备及利用显示设备显示影像的方法
技术领域
本发明是有关于一种显示设备，特别是指一种利用电压时间转换电路来驱动的显示设备。
背景技术
显示设备已被广泛的应用在各种领域中，例如智能型手机、个人计算机及电子书阅读器。然而，由于不同应用可能有不同的使用情境，因此也可能会选择不同类型的显示设备。在各种不同的显示设备中，发光二极管(light emitting diode，LED)显示设备，例如迷你发光二极管(mini-LED)显示设备、微发光二极管(micro-LED)显示设备及有机发光二极管(organic LED，OLED)显示设备，都相当受欢迎。
这些显示设备通常会包括多个电流驱动器，而每个电流驱动器可控制对应像素中发光二极管的发光亮度。然而，由于发光二极管的色度(chromaticity)会与驱动电流的大小相关，而当驱动电流较小的时候，发光二极管的操作也会变得不稳定，因此现有技术提出了利用固定且最佳的发光二极管电流以脉冲宽度调制(pulse width modulation，PWM)的方式来驱动发光二极管。然而，在利用脉冲宽度调制来支持较高的灰阶时，扫描的频率会变低，因而导致画面闪烁的问题。
发明内容
本发明的一实施例提供一种显示设备。显示设备包括至少一数据线、至少一扫描线及至少一像素电路。
每一像素电路包括发光二极管、电流驱动电路、电压时间转换电路及选择电路。电流驱动电路耦接于发光二极管。电流驱动电路控制发光二极管。电压时间转换电路包括输入端及输出端，电压时间转换电路的输入端在像素电路的扫描操作期间接收数据电压，而电压时间转换电路的输出端致能电流驱动电路以在预定时段内产生预定驱动电流。选择电路耦接于至少一数据线中的当前数据线、至少一扫描线中的当前扫描线及电压时间转换电路的输入端。选择电路在像素电路的扫描操作期间，将当前数据线上的数据电压传送至电压时间转换电路。当数据电压的绝对值越大时，产生预定驱动电流的预定时段越长。
本发明的另一实施例提供一种利用显示设备显示影像的方法。显示设备包含第一行像素及第二行像素。
利用显示设备显示影像的方法包括在第一行像素的第一扫描操作期间第一行像素接收对应于影像的多个数据电压，而第一行像素中的每一像素在第一预定时段内导通发光二极管，及在第二行像素的第二扫描操作期间，第二行像素接收对应于影像的多个数据电压，而第二行像素中的每一像素在第二预定时段内导通发光二极管。
此外，第一行像素中的每一像素所接收到的数据电压的绝对值越大时，第一行像素中的每一像素导通发光二极管的第一预定时段越长。第二行像素中的每一像素所接收到的数据电压的绝对值越大时，第二行像素中的每一像素导通发光二极管的第二预定时段越长。第一扫描操作比第二扫描操作早开始。
附图说明
图1是本发明的一实施例的显示设备的示意图。
图2是图1的像素电路中电压时间转换电路的输入端及输出端的电压时序图。
图3是本发明一实施例的图1的像素电路的结构示意图。
图4示本发明一实施例的像素电路的示意图。
图5是本发明另一实施例的像素电路的示意图。
图6是本发明一实施例的利用图1的显示设备显示影像的方法流程图。
图7是图1的显示设备中相异行像素的扫描操作时序图。
图8是图1的显示设备中相异行像素以交错方式进行扫描操作的时序图。
图9是本发明一实施例的显示设备的示意图。
图10是图9的显示设备中相异行像素的扫描操作时序图。
图11是图9的显示设备中相异行像素以交错方式进行扫描操作的时序图。
附图标记说明：10、20-显示设备；100(1,1)至100(M,N)、200、300、200(1,1)、300(1,2)、200(1,3)、300(2,1)、200(2,2)、300(2,3)、200(3,1)、300(3,2)、200(3,3)-像素电路；DL1至DLN-数据线；SL1至SLM-扫描线；Elm-发光控制线；110-发光二极管；120、220、320-电流驱动电路；130、230、330-电压时间转换电路；130A、230A、330A-输入端；130B、230B、330B-输出端；132-电流源；134、234、334-比较器；140-选择电路；VX-数据电压；PVSS-第一系统电压；PVDD-第二系统电压；Id-驱动电流；T1A至T9A、T1B、T3B、T10B至T16B-薄膜晶体管；C1至C4-电容；Ic-偏压电流；VC-预备电压；VL-第一操作电压；VH-第二操作电压；Vctrl-控制电压；P0-待机期间；PS-扫描操作期间；INV1、INV2、INV1’-反相器；Vdatac-偏压；Vrstc、Vrstd-重置电压；400-方法；S410至S440-步骤；S1-第一扫描操作；S2-第二扫描操作；S3-第三扫描操作。
具体实施方式
图1是本发明的一实施例的显示设备10的示意图。显示设备10包括数据线DL1至DLN、扫描线SL1至SLM及MxN个像素电路100(1,1)至100(M,N)，其中M及N是正整数。
在有些实施例中，像素电路100(1,1)至100(M,N)可具有相同的结构，而在图1中是以像素电路100(m,n)为例来说明内部的结构。
像素电路100(m,n)包括发光二极管(light emitting diode，LED)110、电流驱动电路120、电压时间转换电路130及选择电路140。发光二极管110具有第一电极及第二电极，发光二极管110的第二电极可接收第一系统电压PVSS。电流驱动电路120可耦接于发光二极管110的第一电极，并且可以控制发光二极管110。举例来说，在图1中，电流驱动电路120可包括耦接至发光二极管110的第一薄膜晶体管T1A。
电压时间转换电路130包括输入端130A及输出端130B，电压时间转换电路130的输入端130A可接收数据电压VX，而电压时间转换电路130的输出端130B可在扫描操作的期间将第一薄膜晶体管T1A导通以在预定时段内产生预定的驱动电流Id。电压时间转换电路130可以根据所接收到的数据电压VX的大小来决定第一薄膜晶体管T1A被导通的预定时段的长短。在有些实施例中，当数据电压VX的绝对值越大时，预定时段的长度也会越长，使得发光二极管能够呈现出较高的灰阶。此外，在有些实施例中，灰阶值会与电压时间转换电路130的临界电压及电压时间转换电路130所接收到的数据电压VX之间的差值有关。在此情况下，电压时间转换电路130的临界电压及电压时间转换电路130所接收到的数据电压VX之间的差值越大，时间电压转换电路130就会导通第一薄膜晶体管T1A越长的时间，使得像素100(m,n)能够呈现出较高的灰阶。
此外，为了能够控制扫描操作以接收数据电压并呈现对应的灰阶，像素电路100(m,n)还可包括选择电路140。选择电路140可耦接至多条数据线DL1至DLN中对应的当前数据线，也就是数据线DLn，并且耦接至多条扫描线SL1至SLM中对应的当前扫描线，也就是扫描线SLm，以及耦接至电压时间转换电路130的输入端130A。选择电路140可以在扫描操作期间，将当前数据线DLn上的数据电压传送到电压时间转换电路130。
举例来说，选择电路140可包括第二薄膜晶体管T2A。第二薄膜晶体管T2A具有第一端、第二端及控制端。第二薄膜晶体管T2A的第一端耦接于数据线DL1至DLN中对应的当前数据线DLn，第二薄膜晶体管T2A的第二端耦接于电压时间转换电路130的输入端130A，而第二薄膜晶体管T2A的控制端耦接于扫描线SL1至SLM中对应的当前扫描线SLm。也就是说，通过扫描线SLm导通或截止第二薄膜晶体管T2A，就能够在所需的时段内，将数据线DLn上的数据电压VX通过第二薄膜晶体管T2A传送至电压时间转换电路130。
在图1中，电压时间转换电路130还可包括电流源132及比较器134。电流源132可耦接至电压时间转换电路130的输入端130A，并且可以产生偏压电流Ic至电压时间转换电路130的输入端130A。比较器134可以耦接至电压时间转换电路130的输入端130A及输出端130B。
图2是像素电路100(m,n)中电压时间转换电路130的输入端130A及输出端130B的电压时序图。在此实施例中，第一薄膜晶体管T1A及第二薄膜晶体管T2A是P型晶体管，然而在其他的实施例中，第一薄膜晶体管T1A及第二薄膜晶体管T2A也可以根据系统需求而改为N型晶体管，扫描线信号亦会随之对应调整。
在图2中，在扫描操作期间PS开始之前的待机期间P0中，扫描线SLm会处在高电压，使得第二薄膜晶体管T2A被截止。此外，电流源132可以利用偏压电流Ic将电压时间转换电路130的输入端130A充电至预备电压VC。在此情况下，电压时间转换电路130会输出第二操作电压VH以截止第一薄膜晶体管T1A。
在待机期间P0之后，扫描操作期间PS开始。在图2的扫描操作期间PS中，当前的扫描线SLm会先变成处在低电压，使得第二薄膜晶体管T2A被导通，而电压时间转换电路130的输入端130A就可以通过第二薄膜晶体管T2A自当前的数据线DLn接收到数据电压VX。在本实施例中，预备电压VC可设计成高于数据电压VX，而比较器134会在输入端130A的电压由预备电压VC降至数据电压VX时被触发，并输出低于第二操作电压VH的第一操作电压VL，使得第一薄膜晶体管T1A被导通。如此一来，第一薄膜晶体管T1A就可会被设计成由固定且最佳的第一操作电压VL所导通，并可驱动发光二极管110。
在扫描操作期间PS，在电压时间转换电路130对数据电压VX进行取样之后，当前的扫描线SLm上的电压会提升而将第二薄膜晶体管T2A截止。因此，偏压电流Ic将会开始对电压时间转换电路130的输入端130A充电，进而提升电压时间转换电路130的输入端130A的电压。当电压时间转换电路130的输入端130A的电压被提升到比较器134的临界电压VT时，电压时间转换电路130的输出端130B将会从输出第一操作电压VL改变成输出第二操作电压VH。此时该电流驱动电路处于失能状态，第一薄膜晶体管T1A将被截止并停止驱动发光二极管110。也就是说，当临界电压VT与电压时间转换电路130所接收到的数据电压VX之间的差值的绝对值越大时，电压时间转换电路130就会将第一薄膜晶体管T1A导通越长的时间，使得发光二极管110能够呈现出较高的灰阶。
在本实施例中，预备电压VC可以大于临界电压VT，而临界电压VT会大于数据电压VX。然后，在有些实施例中，临界电压VT可以小于数据电压VX。也就是说，根据系统的需求，可将数据电压设定成大于或小于临界电压。
由于电流源132可以利用预定的电流Ic来对电压时间转换电路130的输入端130A充电，因此如果数据电压VX与临界电压VT之间的差值越大，则输入端130A从数据电压VX被充电到临界电压VT所需的时间也会越长。举例来说，如果数据电压VX较低，则将输入端130A的电压提升到临界电压VT的充电时间就会比较长。在此情况下，发光二极管110被驱动并发光的时间也会较长，因此可以呈现较高的灰阶。反之，若数据电压VX较高，则将输入端130A的电压提升到临界电压VT的充电时间就会比较短，因此呈现的灰阶也较低。
也就是说，通过电压时间转换电路130，就可以在对应的时段内，利用固定且最佳的电压导通第一薄膜晶体管T1A以产生稳定的驱动电流。
图3是本发明一实施例的像素电路100(m,n)的结构示意图。在图3中，比较器134可包括第一反相器INV1、第二反相器INV2及第一电容C1。
第一反相器INV1具有输入端、输出端、第一电源端及第二电源端。第一反相器INV1的输入端耦接于电压时间转换电路130的输入端130A，第一反相器INV1的第一电源端可接收第一操作电压VL，而第一反相器INV1的第二电源端可接收第二操作电压VH。
第二反相器INV2具有输入端、输出端、第一电源端及第二电源端，第二反相器INV2的输入端可耦接于第一反相器INV1的输出端，第二反相器INV2的输出端耦接于电压时间转换电路130的输出端130B，第二反相器INV2的第一电源端可接收第一操作电压VL，而第二反相器INV2的第二电源端可接收第二操作电压VH。
第一电容C1具有第一端及第二端，第一电容C1的第一端耦接于第一反相器INV1的输入端，而第一电容C1的第二端耦接于第二反相器INV2的输出端。
在此情况下，当电压时间转换电路130的输入端130A接收到高电压，例如图2中的预备电压VC时，在待机期间P0，第一反相器INV1将会输出第一操作电压VL，而第二反相器INV2将会输出第二操作电压VH，使得第一薄膜晶体管T1A被截止。
然而，当第二薄膜晶体管T2A被导通时，电压时间转换电路130的输入端130A会接收到低于预备电压VC的数据电压VX，此时第一反相器INV1会被触发并输出第二操作电压VH，而第二反相器INV1也会被触发并输出第一操作电压VL，使得第一薄膜晶体管T1A被导通。
接着，当第二薄膜晶体管T2A被再次截止时，偏压电流Ic将会对第一电容C1充电，而电压时间转换电路130的输入端130A的电压将会被提升。在此情况下，当电压时间转换电路130的输入端130A的电压提升至比较器134的临界电压时，第一反相器INV1就会再次被触发而输出第一操作电压VL，而第二反相器INV2也将被触发而输出第二操作电压VH，使得第一薄膜晶体管T1A被截止。
然而，在有些实施例中，由于薄膜晶体管在制程中可能会产生特性的偏移，因此不同像素电路的反相器可能会有不同的临界电压，导致被触发的难易程度不同，而影响到显示设备10在呈现画面时亮度的均匀程度。在此情况下，可以通过第三薄膜晶体管来补偿临界电压VT的变异。
图4是本发明一实施例的像素电路200的示意图。像素电路100(m,n)及200具有相似的结构并且可以根据相似的原理操作。然而，像素电路200中电压时间转换电路230的比较器234还可包含第三薄膜晶体管T3B及第二电容C2。
第三薄膜晶体管T3B具有第一端、第二端及控制端，第三薄膜晶体管T3B的第一端耦接于第一反相器INV1的输入端，第三薄膜晶体管T3B的第二端耦接于第二反相器INV2的输入端，而第三薄膜晶体管T3B的控制端可耦接至对应的先前扫描线。举例来说，当显示设备10利用像素电路200来取代像素电路100(m,n)时，第二薄膜晶体管T2A的控制端可以耦接至扫描线SL1至SLM中当前的扫描线SLm，而第三薄膜晶体管T3B的控制端则可耦接至扫描线SL1至SLM中对应的先前扫描线SL(m-1)。
第二电容C2具有第一端及第二端，第二电容C2的第一端耦接于第一反相器INV1的输入端，而第二电容C2的第二端可耦接于电压时间转换电路230的输入端230A。
在有些实施例中，在像素电路200的扫描操作开始之前，先前的像素电路会先进行扫描操作，此时先前的扫描线SL(m-1)会被拉低并导通第三薄膜晶体管T3B。通过第三薄膜晶体管T3B，就可以在像素电路200进入扫描操作之前，电压时间转换电路230的输入端230A及输出端230B都将处在反相器INV1的临界电压VT。因此，电压时间转换电路230就可以自行补偿不同反相器具有不同临界电压的问题。
此外，图3及图4还呈现了本发明的实施例的电流源132的结构。举例来说，在图3中，电流源132可包括第四薄膜晶体管T4A至第九薄膜晶体管T9A，以及第三电容C3。
第四薄膜晶体管T4A具有第一端、第二端及控制端。第四薄膜晶体管T4A的第一端可接收偏压Vdatac，而第四薄膜晶体管T4A的控制端可耦接至当前扫描线SLm。
第五薄膜晶体管T5A具有第一端、第二端及控制端。第五薄膜晶体管T5A的第一端可接收预备电压VC，第五薄膜晶体管T5A的第二端可耦接至第四薄膜晶体管T4A的第二端，而第五薄膜晶体管T5A的控制端可耦接至当前扫描线SLm。
第六薄膜晶体管T6A具有第一端、第二端及控制端。第六薄膜晶体管T6A的第一端可耦接至第四薄膜晶体管T4A的第二端。
第七薄膜晶体管T7A具有第一端、第二端及控制端。第七薄膜晶体管T7A的第一端可耦接至第六薄膜晶体管T6A的第二端，第七薄膜晶体管T7A的第二端可耦接至电压时间转换电路130的输入端130A，而第七薄膜晶体管T7A的控制端可耦接至当前扫描线SLm。
第八薄膜晶体管T8A具有第一端、第二端及控制端。第八薄膜晶体管T8A的第一端可耦接至第六薄膜晶体管T6A的第二端，第八薄膜晶体管T8A的第二端可耦接至第六薄膜晶体管T6A的控制端，而第八薄膜晶体管T8A的控制端可耦接至当前扫描线SLm。
第九薄膜晶体管T9A具有第一端、第二端及控制端。第九薄膜晶体管T9A的第一端可耦接至第六薄膜晶体管T6A的控制端，第九薄膜晶体管T9A的第二端可接收第一重置电压Vrstc，而第九薄膜晶体管T9A的控制端可耦接至先前扫描线SL(m-1)。
第三电容C3具有第一端及第二端。第三电容C3的第一端可耦接至预备电压VC，而第三电容C3的第二端可耦接至第六薄膜晶体管T6A的控制端。
此外，在有些实施例中，第四薄膜晶体管T4A、第六薄膜晶体管T6A、第八薄膜晶体管T8A及第九薄膜晶体管T9A可以是P型晶体管，而第五薄膜晶体管T5A及第七薄膜晶体管T7A可以是N型晶体管。在此情况下，在先前的像素电路的扫描操作期间，第九薄膜晶体管T9A会被导通，并对第三电容C3充电。
再者，在像素电路100的扫描操作期间，当扫描线SLm的电压拉低使得第二薄膜晶体管T2A被导通时，第七薄膜晶体管T7A会被截止，使得电压时间转换电路130的输入端130A会通过第二薄膜晶体管T2A接收到数据电压VX而不会受到电流源132的干扰。
同时，第四薄膜晶体管T4A及第八薄膜晶体管T8A都会被导通。在此情况下，第六薄膜晶体管T6A将会保持导通，且第六薄膜晶体管T6A的控制端的电压会比偏压Vdatac还要低一个第六薄膜晶体管T6A的阈电压Vth，也就是(Vdatac–Vth)。第三电容C3会保持这个电压差并持续将第六薄膜晶体管T6A导通，而稍后当扫描线SLm在扫描操作期间再次变为高电压，并使得第八薄膜晶体管T8A被截止而第七薄膜晶体管T7A被导通时，电流源132便会产生偏压电流Ic。由于导通第六薄膜晶体管T6A的电压会与其本身的阈电压Vth相关而能够自行补偿，因此不同像素电路的第六薄膜晶体管T6A可能具有不同阈电压的问题就能够获得补偿。也就是说，不同像素电路所产生的偏压电流Ic会有较佳的一致性。
在图3中，电流驱动电路120可包括第一薄膜晶体管T1A。第一薄膜晶体管T1A具有第一端、第二端及控制端。第一薄膜晶体管T1A的第一端可接收第二系统电压PVDD，第一薄膜晶体管T1A的第二端耦接至发光二极管110的第二电极，而第一薄膜晶体管T1A的控制端可耦接至电压时间转换电路130的输出端130B。
在图4中，像素电路200及像素电路100具有相似的结构，然而，像素电路200除了第一薄膜晶体管T1B，电流驱动电路220还可包括第十薄膜晶体管T10B至第十六薄膜晶体管T16B以及第四电容C4以达到更佳的控制。
第十薄膜晶体管T10B具有第一端、第二端及控制端。第十薄膜晶体管T10B的第一端耦接至电压时间转换电路230的输出端230B，而第十薄膜晶体管T10B的控制端耦接至先前扫描线SL(m-1)。
第十一薄膜晶体管T11B具有第一端、第二端及控制端。第十一薄膜晶体管T11B的第一端耦接于第十薄膜晶体管T10B的第二端，第十一薄膜晶体管T11B的第二端可接收第一操作电压VL，而第十一薄膜晶体管T11B的控制端耦接至先前扫描线SL(m-1)。
第四电容C4具有第一端及第二端。第四电容C4的第一端耦接于第十薄膜晶体管T10B的第二端，而第四电容C4的第二端耦接于第一薄膜晶体管T1B的控制端。
第十二薄膜晶体管T12B具有第一端、第二端及控制端。第十二薄膜晶体管T12B的第一端可接收第二系统电压PVDD，第十二薄膜晶体管T12B的第二端可耦接至第一薄膜晶体管T1B的第一端，而第十二薄膜晶体管T12B的控制端耦接至发光控制线ELm。
第十三薄膜晶体管T13B具有第一端、第二端及控制端。第十三薄膜晶体管T13B的第一端耦接于第一薄膜晶体管T1B的第二端，第十三薄膜晶体管T13B的第二端可耦接至发光二极管110的第一电极，而第十三薄膜晶体管T13B的控制端可耦接至发光控制线ELm。
第十四薄膜晶体管T14B具有第一端、第二端及控制端。第十四薄膜晶体管T14B的第一端可接收控制电压Vctrl，第十四薄膜晶体管T14B的第二端可耦接至第一薄膜晶体管T1B的第一端，而第十四薄膜晶体管T14B的控制端耦接至当前扫描线SLm。
第十五薄膜晶体管T15B具有第一端、第二端及控制端。第十五薄膜晶体管T15B的第一端耦接于第一薄膜晶体管T1B的第二端，第十五薄膜晶体管T15B的第二端可耦接于第一薄膜晶体管T1B的控制端，而第十五薄膜晶体管T15B的控制端耦接至当前扫描线SLm。
第十六薄膜晶体管T16B具有第一端、第二端及控制端。第十六薄膜晶体管T16B的第一端耦接于第十五薄膜晶体管T15B的第二端，第十六薄膜晶体管T16B的第二端可接收第二重置电压Vrstd，而第十六薄膜晶体管T16B的控制端可耦接至先前扫描线SL(m-1)。
在此情况下，第十薄膜晶体管T10B及第十一薄膜晶体管T11B就可以避免电流驱动电路220在先前像素电路的扫描操作期间，不预期地被电压时间转换电路230驱动。
第十二薄膜晶体管T12B及第十三薄膜晶体管T13B可以通过发光控制线ELm来控制发光二极管110的发光时段。在有些实施例中，由于电压时间转换电路230对数据电压VX的取样时间可能是固定而与数据电压VX的值无关，因此第十二薄膜晶体管T12B及第十三薄膜晶体管T13B可以在电压时间转换电路230对数据电压VX完成取样之后才被导通，如此一来，就可以确保当数据电压VX及比较器234的临界电压VT之间的差值越大时，发光的时段也越长。在此情况下，发光的时段就不会受到取样时间的影像，而发光二极管110的亮度对比效果也会提升。
此外，第十四薄膜晶体管T14B、第十五薄膜晶体管T15B及第十六薄膜晶体管T16B可用来补偿第一薄膜晶体管T1B的阈电压。再者，在本实施例中，第一薄膜晶体管T1B、第十一薄膜晶体管T11B、第十二薄膜晶体管T12B、第十三薄膜晶体管T13B、第十四薄膜晶体管T14B、第十五薄膜晶体管T15B及第十六薄膜晶体管T16B可以是P型晶体管，而第十薄膜晶体管T10B可以是N型晶体管。
在此情况下，控制电压Vctrl可以设计成高到足以在当前扫描线SLm的电压被拉低而导通第二薄膜晶体管T2A以对数据电压VX进行取样时，导通第十四薄膜晶体管T14B及第十五薄膜晶体管T15B。因此，在第十二薄膜晶体管T12B及第十三薄膜晶体管T13B被导通之前，在扫描操作的取样期间，当第一晶体管T1B的控制端的电压达到比控制电压Vctrl小于一个第一薄膜晶体管T1B的阈电压以内时，第一薄膜晶体管T1B就会被截止。
此外，当第十二薄膜晶体管T12B及第十三薄膜晶体管T13B在取样期间后的发光期间中被导通时，控制电压Vctrl应该会低到足以将第一薄膜晶体管T1B也导通。由于第一薄膜晶体管T1B的阈电压已经在先前的取样期间中被第四电容C4记录下来，因此第一薄膜晶体管T1B的阈电压就可以在发光期间中得到补偿。
在图1至图4的实施例中，在像素电路100(m,n)及200扫描操作的期间内，在数据电压VX被取样之后，第一薄膜晶体管T1A及T1B会持续被导通，直到偏压电流Ic将电压时间转换电路130及230的输入端130A及230A的电压改变至临界电压VT。也就是说，在扫描操作的期间，第一薄膜晶体管T1A及T1B会在扫描操作的初始阶段被导通，并在扫描操作的最终阶段被截止。然而，在有些实施例中，第一薄膜晶体管T1A及T1B可以在扫描操作的初始阶段被截止，而在扫描操作的最终阶段才被导通。
图5是本发明另一实施例的像素电路300的示意图。像素电路300及200具有相似的结构。然而，在像素电路300中，电压时间转换电路330的输出端330B会耦接至比较器334中第一反相器INV1’的输出端，而在图4的像素电路200中，电压时间转换电路230的输出端230B则是耦接至比较器234中第二反相器INV2的输出端。因此，当接收到相同的输入信号时，比较器234及334会输出反相的电压。
举例来说，当电压时间转换电路330的输入端330A对数据电压VX进行取样时，电压时间转换电路330将会输出第二操作电压VH，而第一薄膜晶体管T1C会被截止。
接着，当电压时间转换电路330的输入端330A从数据电压VX转变至比较器334的临界电压VT时，电压时间转换电路330的输出端330B就会自第二操作电压VH转变为第一操作电压VL，使得第一薄膜晶体管T1C被导通。
也就是说，在对数据电压VX取样后，第一薄膜晶体管T1C将会在扫描操作的初始阶段被截止，而会在扫描操作的最终阶段才被导通。
在有些实施例中，若不同像素电路间反相器的特性偏移问题不明显而可忽略的话，也可将比较器334中的第三薄膜晶体管T3B省略。
此外，在图5中，电流驱动电路320及220具有相同的结构。举例来说，控制电压Vctrl可以设定成高到足以当前扫描线SLm的电压被拉低而导通第二薄膜晶体管T2A以对数据电压VX进行取样时，导通第十四薄膜晶体管T14B及第十五薄膜晶体管T15B。
然而，在图5的实施例中，由于第一薄膜晶体管T1C会在扫描操作的初始阶段先被截止，因此在扫描操作的发光期间之前，控制电压Vctrl也应该高到足以将第一薄膜晶体管T1C截止。也就是说，一般而言，在图5的实施例中所使用的控制电压Vctrl会比图4的实施例中所使用的控制电压Vctrl来得高。此外，在图5的实施例中，第十一薄膜晶体管T11B的第二端会接收第二操作电压VH，而不是第一操作电压VL。
通过像素电路100(m,n)、200及300，显示设备10就可以利用固定且优化的电流来驱动发光二极管110。因此，现有技术中利用不同电流大小来驱动发光二极管而导致色度不稳定的问题就可以获得缓解。此外，通过电压时间转换电路130及330，发光二极管110被导通的时间长短就会与接收到的数据电压大小有关，因此能够避免现有技术中使用低频脉冲宽度调制时所引发的闪烁问题。
图6是本发明一实施例的利用显示设备10显示影像的方法400的流程图。方法400包括步骤S410至S440。在此实施例中，由于同一行(Row)的像素电路会偶接到相同的扫描线，因此同一行的像素可以在同时进行扫描操作。在图6中，步骤S410及S420可以在第一行像素的扫描操作期间执行，而步骤S430及S440可以在第二行像素的扫描操作期间执行。此外，第一扫描操作会比第二扫描操作先开始。
S410：第一行像素接收对应于影像的多个数据电压；
S420：第一行像素中的每一像素在第一预定时段内导通发光二极管；
S430：第二行像素接收对应于影像的多个数据电压；
S440：第二行像素中的每一像素在第二预定时段内导通发光二极管。
在步骤S410中，第一行像素可以由显示设备10中的像素电路100(1,1)至100(1,N)来实作，并且可以在第一扫描操作期间接收对应的数据电压。在数据电压取样完成之后，在第一行中的每一个像素电路100(1,1)至100(1,N)会在一预定时段内将其中的发光二极管导通。此外，当像素接收到的数据电压的绝对值越大时，该像素导通内部发光二极管的预定时段就会越长。或者，在有些其他实施例中，当像素接收到的数据电压所对应到的灰阶越大时，该像素导通内部发光二极管的预定时段就会越长。
相似地，在步骤S430中，第二行像素可以由显示设备10中的像素电路100(2,1)至100(2,N)来实作，并且可以在第二扫描操作期间接收对应的数据电压。在数据电压取样完成之后，在第二行中的每一个像素电路100(2,1)至100(2,N)会在一预定时段内将其中的发光二极管导通。此外，当像素接收到的数据电压的绝对值越大时，该像素导通内部发光二极管的预定时段就会越长。或者，在有些其他实施例中，当像素接收到的数据电压所对应到的灰阶越大时，该像素导通内部发光二极管的预定时段就会越长。
图7是显示设备10中相异行像素的扫描操作时序图。在图7中，M行像素的M个扫描操作会依序执行。也就是说，扫描线SL1至SLM会逐行导通像素电路100(1,1)至100(M,N)中的第二薄膜晶体管以使像素电路100(1,1)至100(M,N)能够依序接收到对应的数据电压。此外，为了提高扫描频率以减少影像闪烁的问题，在次序上相邻的扫描操作可能会有部分的时段彼此重迭。举例来说，在图7中，第二扫描操作S2会在第一扫描操作S1结束前开始。如此一来，显示设备10在时间上的平均亮度变化分布就会比较平坦，因此可以减缓闪烁的状况。
在有些实施例中，为了进一步使显示设备10的平均亮度变化更加平坦，显示设备10还可利用交错的方式来驱动像素电路100(1,1)至100(M,N)。图8是显示设备10中相异行像素以交错方式进行扫描操作的时序图。
在图8中，第一行像素及第三行像素可以被选为第一组像素，而第二行像素及第四行像素可以被选为第二组像素。在此情况下，第三行的像素电路100(3,1)至100(3,N)将会在第三扫描操作S3的初始阶段导通内部的发光二极管。然而，虽然第二行像素是设置在第一行像素及第三行像素之间，但是第三扫描操作S3会在第一扫描操作S1开始之后开始，且第二扫描操作S2会在第一扫描操作S1及第三扫描操作S3都开始了之后才开始。
也就是说，在图8中，奇数行的像素可以设定成第一组像素，偶数行的像素可以设定成第二组像素，而第二组像素的扫描操作会在第一组像素中的每一行像素都已经开始扫描操作之后才会开始扫描操作。因此，显示设备10中发光二极管的发光时段就会较为分散而不集中，使得显示设备的平均亮度变化能够更加的平坦以减缓画面闪烁的情况。在有些实施例中，用户也可以其他的顺序或规则来指派第一组像素及第二组像素，或者改成让第一组像素的扫描操作在第二组像素的扫描操作开始之后才开始。此外，在有些实施例中，根据系统的需求，还可设定第三组像素或更多组像素以进行交错的扫描操作。举例来说，在有些实施例中，第一行像素、第四行像素及第七行像素可以被选为第一组像素，第二行像素、第五行像素及第八行像素可以被选为第二组像素，而第三行像素、第六行像素及第九行像素可以被选为第三组像素。在此情况下，第二组像素的扫描操作会在第一组像素的扫描操作之后开始，而第三组像素的扫描操作则会在第二组像素的扫描操作之后开始。举例来说，第二行像素的扫描操作会在第四行像素的扫描操作开始之后才开始，而第三行像素的扫描操作则会在第五行像素的扫描操作开始之后才开始。
此外，在图7及图8的实施例中，显示设备10会使用像素电路100(1,1)至100(M,N)来显示影像，因此根据前述的电路结构及操作原理，像素电路100(1,1)至100(M,N)会在其扫描操作的初始阶段导通内部的发光二极管。举例来说，如同图7中所标示的，在第一扫描操作S1的期间，第一行像素会在第一扫描操作S1的初始阶段导通其发光二极管，而在第二扫描操作S2的期间，第二行像素会在第二扫描操作S2的初始阶段导通其发光二极管，并依此类推。
然而，在有些实施例中，显示设备10也可利用像素电路300来实作所有的像素。在此情况下，在第一扫描操作的期间，第一行像素中所有的像素都会在第一扫描操作的最终阶段才导通其内部的发光二极管，而在第二扫描操作的期间，第二行像素中所有的像素都会在第二扫描操作的最终阶段才导通其内部的发光二极管。
再者，在有些实施例中，显示设备10也可以利用像素电路300来实作部分的像素。举例来说，显示设备10可以利用像素电路300来实作偶数行的像素，而奇数行的像素则仍然以像素电路100(m,n)或像素电路200的结构实作。也就是说，第二行像素及第四行像素都可以利用图5中的像素电路300来实作，并依此类推。在此情况下，在第一扫描操作中，第一行像素将会在第一扫描操作的初始阶段将内部的发光二极管导通。然而，在第二扫描操作中，第二行像素将会在第二扫描操作的最终阶段将内部的发光二极管导通。如此一来，显示设备10的平均亮度变化就会更加平坦，也更能够缓减闪烁的情况。
此外，在有些实施例中，显示设备10可以同时利用像素电路200及300来实作位在同一行的像素。图9是本发明一实施例的显示设备20的示意图，而图10是显示设备20中相异行像素的扫描操作时序图。
显示设备20包括多行像素，而在每一行像素中，任两个相邻的像素会以相异的结构实作，并且会在扫描操作的不同阶段导通内部的发光二极管。
举例来说，像素电路200(1,1)及200(1,3)可以利用像素电路200来实作，而像素电路300(1,2)则可以利用像素电路300来实作。在此情况下，在第一行像素的第一扫描操作S1期间，像素电路200(1,1)及200(1,3)会在第一扫描操作S1的初始阶段导通发光二极管，然而像素电路300(1,2)则会在第一扫描操作S1的最终阶段导通发光二极管。
此外，在第二行像素的第二扫描操作S2期间，像素电路300(2,1)及300(2,3)会在第二扫描操作S2的最终阶段导通发光二极管，然而像素电路200(2,2)则会在第二扫描操作S2的初始阶段导通发光二极管。再者，在第三行像素的第三扫描操作S3期间，像素电路200(3,1)及200(3,3)会在第三扫描操作S3的初始阶段导通发光二极管，然而像素电路300(3,2)则会在第三扫描操作S3的最终阶段导通发光二极管。
在此情况下，在显示设备20中，任两个相邻的像素会以不同结构的像素电路来实作，并且在扫描操作的不同阶段导通发光二极管。如此一来，每一行像素的平均亮度变化也可以被平坦化，使得闪烁的状况能够更有效地被缓解。
在图10中，相异行的像素可以依序进行扫描，然而在有些实施例中，相异行的像素也可以交错的方式进行扫描操作。图11是本发明另一实施例中，显示设备20中相异行像素以交错方式进行扫描操作的时序图。
在图11中，奇数行像素可以被选为第一组像素来操作，偶数行像素可以被选为第二组像素来操作，而第二组像素的扫描操作会在第一组像素的扫描操作开始之后才开始。举例来说，第三扫描操作S3会在第一扫描操作S1开始之后才开始，而第二扫描操作S2则会在第一扫描操作S1及第三扫描操作S3开始之后才开始。在此情况下，显示设备20的平均亮度变化就会比较平坦，因此可以缓减闪烁的问题。
在其他实施例中，使用者还可以根据其他的顺序或规则来指派第一组像素及第二组像素，或者改成让第一组像素的扫描操作在第二组像素的扫描操作开始之后才开始。此外，在有些实施例中，根据系统的需求，还可设定第三组像素或更多组像素以进行交错的扫描操作。
综上所述，本发明的实施例所提供的显示设备及利用显示设备显示影像的方法可以利用固定且优化的电流来驱动发光二极管。因此在先前技术中，利用电流大小来控制发光二极管亮度所造成的不稳定性就可以被缓减。此外，通过电压时间转换电路，发光二极管被导通的时段长短就会与接收到的数据电压相关，因此，先前技术中利用低频脉冲宽度调制时所引发的闪烁问题就可以获得缓减。另外，可选择性通过以不同的次序驱动像素电路，使得显示设备的整体平均亮度变化较为平坦，进而缓解画面闪烁的情况。由于像素电路可以设计成在扫描操作的初始阶段或最终阶段导通发光二极管，因此通过在显示设备中以相异的像素电路结构来实作像素，就能够分散发光二极管的发光时间，提升显示设备的呈现影像的质量。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种显示设备，其特征在于，包括：
至少一数据线；
至少一扫描线；及
至少一像素电路，每一像素电路包括：
发光二极管；
电流驱动电路，耦接于该发光二极管，用以控制该发光二极管，该电流驱动电路包括第一薄膜晶体管，该第一薄膜晶体管具有第一端、第二端及控制端；
电压时间转换电路，包括：
输入端，用以在该像素电路的扫描操作期间接收数据电压；
输出端，用以致能该电流驱动电路以在预定时段内产生预定驱动电流；
电流源，耦接于该电压时间转换电路的该输入端，用以产生偏压电流至该电压时间转换电路的该输入端；及
比较器，耦接于该电压时间转换电路的该输入端及该输出端；及
选择电路，耦接于该至少一数据线中的当前数据线、该至少一扫描线中的当前扫描线及该电压时间转换电路的该输入端，该选择电路用以在该像素电路的该扫描操作期间，将该当前数据线上的该数据电压传送至该电压时间转换电路，该选择电路包括第二薄膜晶体管，该第二薄膜晶体管具有第一端、第二端及控制端，该第二薄膜晶体管的该第一端耦接于该当前数据线，该第二薄膜晶体管的该第二端耦接于该电压时间转换电路的该输入端，及该第二薄膜晶体管的该控制端耦接于该当前扫描线；
其中：
当该数据电压的绝对值越大时，该预定时段越长；及
在该像素电路的该扫描操作期间：
该当前扫描线导通该第二薄膜晶体管以使该电压时间转换电路的该输入端自预备电压改变成该数据电压，并使该电压时间转换电路的该输出端变成第一操作电压或第二操作电压；
在该第二薄膜晶体管导通后，该当前扫描线截止该第二薄膜晶体管；及
当该电压时间转换电路的该输入端自该数据电压变化至该比较器的临界电压时，该电压时间转换电路的该输出端自该第一操作电压变化至该第二操作电压或自该第二操作电压变化至该第一操作电压。
2.如权利要求1所述的显示设备，其特征在于，该预备电压大于该临界电压，且该临界电压大于该数据电压。
3.如权利要求1所述的显示设备，其特征在于：
当该电压时间转换电路的该输入端自该数据电压变化至该比较器的该临界电压时，该电压时间转换电路的该输出端自该第一操作电压变化至该第二操作电压以失能该电流驱动电路；及
该比较器包括：
第一反相器，具有输入端、输出端、第一电源端及第二电源端，该第一反相器的该输入端耦接于该电压时间转换电路的该输入端，该第一反相器的该第一电源端用以接收该第一操作电压，及该第一反相器的该第二电源端用以接收该第二操作电压；
第二反相器，具有输入端、输出端、第一电源端及第二电源端，该第二反相器的该输入端耦接于该第一反相器的该输出端，该第二反相器的该输出端耦接于该电压时间转换电路的该输出端，该第二反相器的该第一电源端用以接收该第一操作电压，及该第二反相器的该第二电源端用以接收该第二操作电压；及
第一电容，具有第一端及第二端，该第一电容的该第一端耦接于该第一反相器的该输入端，及该第一电容的该第二端耦接于该第二反相器的该输出端。
4.如权利要求1所述的显示设备，其特征在于：
当该电压时间转换电路的该输入端自该数据电压变化至该比较器的该临界电压时，该电压时间转换电路的该输出端自该第一操作电压变化至该第二操作电压以失能该电流驱动电路；及
该比较器包括：
第一反相器，具有输入端、输出端、第一电源端及第二电源端，该第一反相器的该第一电源端用以接收该第一操作电压，及该第一反相器的该第二电源端用以接收该第二操作电压；
第二反相器，具有输入端、输出端、第一电源端及第二电源端，该第二反相器的该输入端耦接于该第一反相器的该输出端，该第二反相器的该输出端耦接于该电压时间转换电路的该输出端，该第二反相器的该第一电源端用以接收该第一操作电压，及该第二反相器的该第二电源端用以接收该第二操作电压；
第一电容，具有第一端及第二端，该第一电容的该第一端耦接于该第一反相器的该输入端，及该第一电容的该第二端耦接于该第二反相器的该输出端；
第三薄膜晶体管，具有第一端、第二端及控制端，该第三薄膜晶体管的该第一端耦接于该第一反相器的该输入端，该第三薄膜晶体管的该第二端耦接于该第二反相器的该输入端，及该第三薄膜晶体管的该控制端耦接于该至少一扫描线中的先前扫描线；及
第二电容，具有第一端及第二端，该第二电容的该第一端耦接于该第一反相器的该输入端，及该第二电容的该第二端耦接于该电压时间转换电路的该输入端。
5.如权利要求1所述的显示设备，其特征在于：
当该电压时间转换电路的该输入端自该数据电压变化至该比较器的该临界电压时，该电压时间转换电路的该输出端自该第二操作电压变化至该第一操作电压以致能该电流驱动电路；及
该比较器包括：
第一反相器，具有输入端、输出端、第一电源端及第二电源端，该第一反相器的该输入端耦接于该电压时间转换电路的该输入端，该第一反相器的该输出端耦接于该电压时间转换电路的该输出端，该第一反相器的该第一电源端用以接收该第一操作电压，及该第一反相器的该第二电源端用以接收该第二操作电压；
第二反相器，具有输入端、输出端、第一电源端及第二电源端，该第二反相器的该输入端耦接于该第一反相器的该输出端，该第二反相器的该第一电源端用以接收该第一操作电压，及该第二反相器的该第二电源端用以接收该第二操作电压；及
第一电容，具有第一端及第二端，该第一电容的该第一端耦接于该第一反相器的该输入端，及该第一电容的该第二端耦接于该第二反相器的该输出端。
6.如权利要求1所述的显示设备，其特征在于：
当该电压时间转换电路的该输入端自该数据电压变化至该比较器的该临界电压时，该电压时间转换电路的该输出端自该第二操作电压变化至该第一操作电压以致能该电流驱动电路；及
该比较器包括：
第一反相器，具有输入端、输出端、第一电源端及第二电源端，该第一反相器的该输出端耦接于该电压时间转换电路的该输出端，该第一反相器的该第一电源端用以接收该第一操作电压，及该第一反相器的该第二电源端用以接收该第二操作电压；
第二反相器，具有输入端、输出端、第一电源端及第二电源端，该第二反相器的该输入端耦接于该第一反相器的该输出端，该第二反相器的该第一电源端用以接收该第一操作电压，及该第二反相器的该第二电源端用以接收该第二操作电压；
第一电容，具有第一端及第二端，该第一电容的该第一端耦接于该第一反相器的该输入端，及该第一电容的该第二端耦接于该第二反相器的该输出端；
第三薄膜晶体管，具有第一端、第二端及控制端，该第三薄膜晶体管的该第一端耦接于该第一反相器的该输入端，该第三薄膜晶体管的该第二端耦接于该第二反相器的该输入端，及该第三薄膜晶体管的该控制端耦接于该至少一扫描线中的先前扫描线；及
第二电容，具有第一端及第二端，该第二电容的该第一端耦接于该第一反相器的该输入端，及该第二电容的该第二端耦接于该电压时间转换电路的该输入端。
7.一种利用如权利要求1所述的显示设备以显示影像的方法，包括：
在第一行像素的第一扫描操作期间：
该第一行像素接收对应于该影像的多个数据电压；及
该第一行像素中的每一像素在第一预定时段内导通发光二极管，其中该第一行像素中的该每一像素所接收到的数据电压的绝对值越大时，该第一行像素中的该每一像素导通该发光二极管的该第一预定时段越长；及
在第二行像素的第二扫描操作期间：
该第二行像素接收对应于该影像的多个数据电压；及
该第二行像素中的每一像素在第二预定时段内导通发光二极管，其中该第二行像素中的该每一像素所接收到的数据电压的绝对值越大时，该第二行像素中的该每一像素导通该发光二极管的该第二预定时段越长；及
其中该第一扫描操作比该第二扫描操作早开始。
8.如权利要求7所述的方法，其特征在于，该第二扫描操作期间是在第一扫描操作期间结束前开始。
9.如权利要求7所述的方法，其特征在于：
在该第一扫描操作期间：
该第一行像素中的第一像素是在该第一扫描操作的起始阶段导通该第一像素中的发光二极管；及
该第一行像素中的第二像素是在该第一扫描操作的最终阶段导通该第二像素中的发光二极管。
10.如权利要求9所述的方法，其特征在于，该第一像素与该第二像素相邻。
11.如权利要求10所述的方法，其特征在于：
在该第二扫描操作期间：
该第二行像素中的第三像素是在该第二扫描操作的最终阶段导通该第三像素中的发光二极管；及
该第二行像素中的第四像素是在该第二扫描操作的起始阶段导通该第四像素中的发光二极管；及
该第一像素及该第三像素是设置在同一列，且该第二像素及该第四像素是设置在同一列。
12.如权利要求11所述的方法，其特征在于：
该第二行像素与该第一行像素相邻；及
该第三像素与该第一像素相邻，且该第四像素与该第二像素相邻。
13.如权利要求7所述的方法，其特征在于：
在该第一扫描操作期间，该第一行像素中的所有像素在该第一扫描操作的起始阶段导通各自对应的发光二极管；及
在该第二扫描操作期间，该第二行像素中的所有像素在该第二扫描操作的起始阶段导通各自对应的发光二极管，或者是在该第二扫描操作的最终阶段导通各自对应的发光二极管。
14.如权利要求7所述的方法，其特征在于：
在该第一扫描操作期间，该第一行像素中的所有像素都是在该第一扫描操作的最终阶段导通各自对应的发光二极管；及
在该第二扫描操作期间，该第二行像素中的所有像素都是在该第二扫描操作的最终阶段导通各自对应的发光二极管。
15.如权利要求14所述的方法，其特征在于：
该显示设备还包括第三行像素；
该第二行像素是设置在该第一行像素及该第三行像素之间；
在该第三行像素的第三扫描操作期间，该第三行像素的所有像素都是在该第三扫描操作的最终阶段导通各自对应的发光二极管；
该第三扫描操作是在该第一扫描操作开始之后才开始；及
该第二扫描操作是在该第一扫描操作及该第三扫描操作开始之后才开始。
CN201910228779.5A 2018-04-19 2019-03-25 显示设备及利用显示设备显示影像的方法 Active CN110390905B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862659717P 2018-04-19 2018-04-19
US62/659,717 2018-04-19
US16/024,923 US10614741B2 (en) 2018-04-19 2018-07-02 Display device driven with voltage to time converters
US16/024,923 2018-07-02

Publications (2)

Publication Number Publication Date
CN110390905A CN110390905A (zh) 2019-10-29
CN110390905B true CN110390905B (zh) 2021-03-09

Family

ID=68238094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910228779.5A Active CN110390905B (zh) 2018-04-19 2019-03-25 显示设备及利用显示设备显示影像的方法

Country Status (2)

Country Link
US (1) US10614741B2 (zh)
CN (1) CN110390905B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019129212A1 (de) 2019-10-29 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung PWM gesteuerte Stromquelle und Verfahren
CN112750392B (zh) * 2019-10-30 2022-04-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
KR102690265B1 (ko) * 2020-02-05 2024-08-01 삼성전자주식회사 공통 led 구동 회로를 포함하는 발광 소자 기반 디스플레이 패널 및 발광 소자 디스플레이 장치
US11812176B2 (en) * 2020-09-01 2023-11-07 Pixart Imaging Inc. Pixel circuit selecting to output time difference data or image data
US11012083B1 (en) * 2020-12-17 2021-05-18 IQ-Analog Corp. Voltage-to-time-to-digital converter (VTDC) with coarse analog-to-digital converter (ADC)
CN112992041A (zh) * 2021-02-26 2021-06-18 合肥维信诺科技有限公司 显示面板及其驱动方法和显示装置
CN114038415B (zh) * 2021-12-13 2022-08-23 Tcl华星光电技术有限公司 像素电路及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819723B2 (ja) * 2001-03-30 2006-09-13 株式会社日立製作所 表示装置及びその駆動方法
US20050057455A1 (en) * 2003-09-02 2005-03-17 Jen-Chun Peng Driving device and method for display period control of organic light emitting diode
FR2880460A1 (fr) * 2005-01-06 2006-07-07 Thomson Licensing Sa Procede et dispositif d'affichage pour reduire les effets de flou
US8130182B2 (en) * 2008-12-18 2012-03-06 Global Oled Technology Llc Digital-drive electroluminescent display with aging compensation
KR101341021B1 (ko) 2009-12-11 2013-12-13 엘지디스플레이 주식회사 광원 구동 장치 및 그 구동 방법
WO2015186171A1 (ja) 2014-06-02 2015-12-10 Eizo株式会社 液晶表示装置
KR102504645B1 (ko) * 2016-02-23 2023-03-02 삼성디스플레이 주식회사 부스트 컨버터, 이를 포함하는 표시 장치 및 전원 제어 방법
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
US20180182295A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Current programmed pixel architecture for displays
US10909933B2 (en) * 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays

Also Published As

Publication number Publication date
CN110390905A (zh) 2019-10-29
US10614741B2 (en) 2020-04-07
US20190325806A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
CN110390905B (zh) 显示设备及利用显示设备显示影像的方法
US11244598B2 (en) Pixel circuit, driving method, and display apparatus
US9084331B2 (en) Active matrix organic light emitting diode circuit and operating method of the same
CN108172170B (zh) 一种触发驱动电路及有机发光显示装置
US8830147B2 (en) Display apparatus and electronic device using the same
KR102122179B1 (ko) 표시 장치 및 구동 방법
CN115273747A (zh) 显示设备
US10204544B2 (en) Display panel driver and display apparatus having the same
CN109817159B (zh) 一种像素驱动电路以及显示装置
US11132938B2 (en) Display device and driving method thereof
US11217179B2 (en) Scan driver and display device including the same
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
US11348519B2 (en) Display device displaying frames at different driving frequencies utilizing first and second gamma voltage generators and a gap controller
US20150138258A1 (en) Organic light-emitting diode (oled) display
CN113692612B (zh) 显示装置、显示装置的驱动方法以及电子设备
US11171564B2 (en) Power provider and driving method thereof
US11367379B1 (en) Display device and method of driving display device
CN110767156B (zh) 功率管理装置、功率管理方法及像素电路
CN114783385A (zh) 背光模组及显示装置
CN114512090A (zh) 显示装置及其驱动方法
CN108735150B (zh) 一种发光控制电路、发光控制方法以及移位寄存器
JP2006098941A (ja) 表示装置
US20240105111A1 (en) Display panel and display apparatus
CN118609512B (zh) 像素电路、像素驱动方法和显示面板
US12014671B2 (en) Gate driver, display device including the same and method for operating a gate driver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant