CN108735150B - 一种发光控制电路、发光控制方法以及移位寄存器 - Google Patents

Abstract

本申请公开一种发光控制电路、发光控制方法以及移位寄存器，发光控制电路包括：第一输出单元、第一驱动控制单元、第二驱动控制单元以及第二输出单元，第一输出单元分别与输入信号、第一时钟信号、第二时钟信号以及第三时钟信号连接，用于输出第一控制信号；第一驱动控制单元分别与第一输出单元以及第二驱动控制单元连接，用于输出第二控制信号；第二驱动控制单元分别与第一时钟信号、第二时钟信号以及第三时钟信号连接，用于输出第三控制信号；第二输出单元分别与第一驱动控制单元以及第二驱动控制单元连接，用于在第二控制信号以及第三控制信号的控制作用下输出发光控制信号。本申请实施例提供的发光控制电路较现有发光控制电路的电路结构简单。

Description

一种发光控制电路、发光控制方法以及移位寄存器

技术领域

本申请涉及有机发光显示领域，尤其涉及一种发光控制电路、发光控制方法以及移位寄存器。

背景技术

有机发光显示装置是一种利用电子空穴对在特定材料中复合，发出特定波长的光，进而显示图像的显示装置，具有响应速度快、功耗低、轻薄、色域广等特点。通常，有机发光显示装置可以包含多个像素、数据驱动器、扫描驱动器以及发光控制器。其中，多个像素用于显示图像，数据驱动器用于为像素提供数据电压，扫描驱动器用于为像素提供扫描信号，发光控制器用于为像素提供发光控制信号，并控制像素的发光时间。

在控制有机发光显示装置发光时，可以将初始控制信号施加到发光控制器，发光控制器可以在初始控制信号的作用产生发光控制信号，发光控制信号施加到像素，此时，像素可以在扫描信号的控制下，接收数据电压，在数据电压的作用下产生具有与数据电压对应的设定亮度的光，并显示图像。

通常，发光控制器中的发光控制电路中包含若干薄膜晶体管以及若干电容，这些薄膜晶体管以及电容在时钟信号以及驱动电源的作用下可以产生发光控制信号。然而，在实际应用中，发光控制电路中通常包含的薄膜晶体管的个数比较多(通常大于20个)，导致发光控制电路较为复杂。

发明内容

本申请实施例提供一种发光控制电路、发光控制方法以及移位寄存器，用于提供一种结构较为简单的发光控制电路。

本申请实施例提供一种发光控制电路，包括：第一输出单元、第一驱动控制单元、第二驱动控制单元以及第二输出单元，其中：

所述第一输出单元分别与输入信号、第一时钟信号、第二时钟信号以及第三时钟信号连接，用于输出第一控制信号；

所述第一驱动控制单元分别与所述第一输出单元以及所述第二驱动控制单元连接，用于输出第二控制信号；

所述第二驱动控制单元分别与所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号连接，用于输出第三控制信号；

所述第二输出单元分别与所述第一驱动控制单元以及所述第二驱动控制单元连接，用于在所述第二控制信号以及所述第三控制信号的控制作用下输出发光控制信号。

可选地，所述第一输出单元包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第一电容，其中：

所述第一薄膜晶体管的栅极与所述第一时钟信号连接，漏极与所述输入信号连接，源极分别与所述第二薄膜晶体管的栅极、所述第一电容的一端以及所述第三薄膜晶体管的漏极连接；

所述第二薄膜晶体管的漏极与所述第二时钟信号连接，源极分别与所述第一电容的另一端以及所述第四薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极输出的信号为所述第一控制信号；

所述第三薄膜晶体管的栅极与所述第三时钟信号连接，源极分别与所述第四薄膜晶体管的源极以及第一电源连接；

所述第四薄膜晶体管的栅极与所述第一驱动控制单元连接。

可选地，所述第一驱动控制单元包括：第五薄膜晶体管、第六薄膜晶体管以及第二电容，其中：

所述第五薄膜晶体管的栅极与所述第四薄膜晶体管的栅极连接，源极与所述第一电源连接，漏极分别与所述第六薄膜晶体管的源极以及所述第二电容的一端连接；

所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接，漏极分别与所述第二电容的另一端以及第二电源连接，所述第六薄膜晶体管的源极输出的信号为所述第二控制信号。

可选地，所述第二驱动控制单元包括：第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第三电容以及第四电容，其中：

所述第七薄膜晶体管的栅极与所述第二时钟信号连接，源极与所述第一电源连接，漏极分别与所述第九薄膜晶体管的源极，所述第十薄膜晶体管的源极、所述第十一薄膜晶体管的栅极以及所述第三电容的一端连接；

所述第八薄膜晶体管的栅极与所述第六薄膜晶体管的源极连接，源极与所述第一电源连接，漏极分别与所述第十一薄膜晶体管的源极、所述第五薄膜晶体管的栅极、所述第三电容的另一端以及所述第四电容的一端连接，所述第四电容的另一端与所述第二电源连接；

所述第九薄膜晶体管的栅极与所述第一时钟信号连接，漏极分别与所述第十薄膜晶体管的漏极、所述第十一薄膜晶体管的漏极以及所述第二电源连接；

所述第十薄膜晶体管的栅极与所述第三时钟信号连接；

所述第十一薄膜晶体管的源极输出的信号为所述第三控制信号。

可选地，所述第二输出单元包括：第十二薄膜晶体管、第十三薄膜晶体管以及第五电容，其中：

所述第十二薄膜晶体管的栅极与所述第八薄膜晶体管的栅极连接，源极与所述第一电源连接，漏极分别与所述第五电容的一端以及所述第十三薄膜晶体管的源极连接，所述第十二薄膜晶体管的漏极输出的信号为所述发光控制信号；

所述第十三薄膜晶体管的栅极分别与所述第五电容的另一端以及所述第八薄膜晶体管的漏极连接，漏极与所述第二电源连接。

可选地，所述第二控制信号输出至所述第十二薄膜晶体管的栅极，所述第三控制信号输出至所述第十三薄膜晶体管的栅极，所述第二控制信号与所述第三控制信号反相。

可选地，所述第十二薄膜晶体管以及所述第十三薄膜晶体管为P型薄膜晶体管；或，

所述第十二薄膜晶体管以及所述第十三薄膜晶体管为N型薄膜晶体管。

本申请实施例提供一种发光控制方法，包括：

第一阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平；

第二阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出高电平；

第三阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平。

可选地，在所述第一阶段，所述第二控制信号控制所述第十二薄膜晶体管截止，所述第三控制信号控制所述第十三薄膜晶体管导通，在所述第二电源的作用下，所述发光控制信号为低电平；

在所述第二阶段，所述第二控制信号控制所述第十二薄膜晶体管导通，所述第三控制信号控制所述第十三薄膜晶体管截止，在所述第一电源的作用下，所述发光控制信号为高电平；

在所述第三阶段，所述第二控制信号控制所述第十二薄膜晶体管导通，所述第三控制信号控制所述第十三薄膜晶体管导通，在所述第二电源的作用下，所述发光控制信号为低电平。

本申请实施例还提供一种移位寄存器，包括：至少两级上述记载的所述发光控制电路，其中：

第一级所述发光控制电路的所述输入信号为起始信号，第n级所述发光控制电路输出的所述第一控制信号作为第(n+1)级所述发光控制电路的输入信号；

第n级所述发光控制电路的所述第一时钟信号作为第(n+1)级所述发光控制电路的所述第三时钟信号；

第n级所述发光控制电路的所述第二时钟信号作为第(n+1)级所述发光控制电路的所述第一时钟信号；

第n级所述发光控制电路的所述第三时钟信号作为第(n+1)级所述发光控制电路的所述第二时钟信号，n为大于1的整数。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请实施例提供的发光控制电路，包括：第一输出单元、第一驱动控制单元、第二驱动控制单元以及第二输出单元，所述第一输出单元分别与输入信号、第一时钟信号、第二时钟信号以及第三时钟信号连接，用于输出第一控制信号；所述第一驱动控制单元分别与所述第一输出单元以及所述第二驱动控制单元连接，用于输出第二控制信号；所述第二驱动控制单元分别与所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号连接，用于输出第三控制信号；所述第二输出单元分别与所述第一驱动控制单元以及所述第二驱动控制单元连接，用于在所述第二控制信号以及所述第三控制信号的控制作用下输出发光控制信号。本申请实施例提供的发光控制电路输出的发光控制信号可以控制像素发光，且所述发光控制电路的电路结构较为简单。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种发光控制电路的结构示意图；

图2为本申请实施例提供的另一种发光控制电路的结构示意图；

图3为本申请实施例提供的一种发光控制方法的时序图；

图4为本申请实施例提供的一种移位寄存器的结构示意图；

图5为本申请实施例提供的一种移位寄存器的时序图。

具体实施方式

下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。

实施例1

图1为本申请实施例提供的一种发光控制电路的结构示意图。所述发光控制电路用于产生发光控制信号，所述发光控制信号可以控制像素的发光时间。所述发光控制电路如下所述。

如图1所示，本申请实施例提供的所述发光控制电路可以包括：第一输出单元11、第一驱动控制单元12、第二驱动控制单元13以及第二输出单元14。

本申请实施例中，所述第一输出单元可以分别与输入信号EIN、第一时钟信号ECK1、第二时钟信号ECK2以及第三时钟信号ECK3连接。其中，所述输入信号EIN可以为起始信号，所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3可以是脉冲信号。

所述第一输出单元11可以输出第一控制信号。在本申请实施例中，所述第一控制信号可以作为下一级发光控制电路的输入信号。

所述第一驱动控制单元12可以分别与所述第一输出单元11以及所述第二驱动控制单元13连接，所述第二驱动控制单元13可以分别与所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3连接，所述第二输出单元14可以分别与所述第一驱动控制单元12以及所述第二驱动控制单元13连接。

在本申请实施例中，所述第一驱动控制单元12可以用于输出第二控制信号，所述第二驱动控制单元13可以用于输出第三控制信号，这样，所述第二输出单元14可以在所述第二控制信号以及所述第三控制信号的作用下，输出发光控制信号，所述发光控制信号可以用于控制像素的发光时间。

本申请实施例提供的所述发光控制电路，相较于现有技术中的发光控制电路而言，由于减少了薄膜晶体管以及电容的数量，因此，电路结构较为简单，可以简化电路的整体设计。

实施例2

图2为本申请实施例提供的另一种发光控制电路的结构示意图。所述发光控制电路用于产生发光控制信号，所述发光控制信号可以控制像素的发光时间。所述发光控制电路如下所述。

图2所示的发光控制电路可以包含图1所示的实施例记载的所述第一输出单元、所述第一驱动控制单元、第二驱动控制单元以及第二输出单元。

具体地：

所述第一输出单元可以包括：第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4以及第一电容C1；

所述第一驱动控制单元可以包括：第五薄膜晶体管M5、第六薄膜晶体管M6以及第二电容C2；

所述第二驱动控制单元可以包括：第七薄膜晶体管M7、第八薄膜晶体管M8、第九薄膜晶体管M9、第十薄膜晶体管M10、第十一薄膜晶体管M11、第三电容C3以及第四电容C4；

所述第二输单元可以包括：第十二薄膜晶体管M12、第十三薄膜晶体管M13以及第五电容C5。

其中：

所述第一薄膜晶体管M1的栅极与第一时钟信号ECK1连接，漏极与输入信号EIN连接，源极分别与所述第二薄膜晶体管M2的栅极以及所述第三薄膜晶体管M3的漏极连接；

所述第二薄膜晶体管M2的漏极与第二时钟信号ECK2连接，源极分别与所述第四薄膜晶体管M4的漏极以及所述第六薄膜晶体管M6的栅极连接；

所述第三薄膜晶体管M3的栅极与第三时钟信号ECK3连接，源极与第一电源VGH连接；

所述第四薄膜晶体管M4的栅极与第五薄膜晶体管M5的栅极连接，源极与所述第一电源VGH连接；

所述第五薄膜晶体管M5的源极与所述第一电源VGH连接，漏极分别与所述第六薄膜晶体管M6的源极、所述第八薄膜晶体管M8的栅极以及所述第十二薄膜晶体管M12的栅极连接；

所述第六薄膜晶体管M6的漏极与第二电源VGL连接；

所述第七薄膜晶体管M7的栅极与所述第二时钟信号ECK2连接，源极与所述第一电源VGH连接，漏极分别与所述第九薄膜晶体管M9的源极，所述第十薄膜晶体管M10的源极以及所述第十一薄膜晶体管M11的栅极连接；

所述第八薄膜晶体管M8源极与所述第一电源VGH连接，漏极分别与所述第十一薄膜晶体管M11的源极、所述第五薄膜晶体管M5的栅极以及所述第十三薄膜晶体管M13的栅极连接；

所述第九薄膜晶体管M9的栅极与所述第一时钟信号ECK1连接，漏极分别与所述第十薄膜晶体管M10的漏极以及所述第二电源VGL连接；

所述第十薄膜晶体管M10的栅极与所述第三时钟信号ECK3连接；

所述第十一薄膜晶体管M11的漏极与所述第二电源VGK连接；

所述第十二薄膜晶体管M12的源极与所述第一电源VGH连接，漏极与所述第十三薄膜晶体管M13的源极连接；

所述第十三薄膜晶体管M13的漏极与所述第二电源VGL连接；

所述第一电容C1的一端分别与所述第一薄膜晶体管M1的源极以及所述第二薄膜晶体管M2的栅极连接，另一端分别与所述第二薄膜晶体管M2的源极、所述第六薄膜晶体管M6的栅极以及所述第四薄膜晶体管M4的漏极连接；

所述第二电容C2的一端分别与所述第五薄膜晶体管M5的漏极、第六薄膜晶体管M6源极、所述第八薄膜晶体管M8的栅极及第十二薄膜晶体管M12的栅极连接，另一端与所述第二电源VGL连接；

所述第三电容C3的一端分别与所述第七薄膜晶体管M7的漏极、所述第九薄膜晶体管M9的源极、所述第十薄膜晶体管M10的源极以及所述第十一薄膜晶体管M11的栅极连接，另一端分别与所述第八薄膜晶体管M8的漏极、所述第十一薄膜晶体管M11的源极、所述第四电容的一端、所述第五电容的一端以及所述第十三薄膜晶体管M13的栅极连接；

所述第四电容C4的另一端与所述第二电源VGL连接；

所述第五电容C5的另一端分别与所述第十二薄膜晶体管M12的漏极以及所述第十三薄膜晶体管M13的源极连接。

图2所示的N1点为与所述第二薄膜晶体管M2的栅极连接的节点；

N2为与所述第六薄膜晶体管M6的栅极连接的节点；

N3为与所述第八薄膜晶体管M8的栅极以及第十二薄膜晶体管M12的栅极连接的节点；

N4为与所述第十一薄膜晶体管M11的栅极连接的节点；

N5为与所述第四薄膜晶体管M4栅极、所述第五薄膜晶体管M5栅极以及所述第十三薄膜晶体管13栅极连接的节点。

在本申请实施例中，所述第一电源VGH输出的电平为高电平，所述第二电源VGL输出的电平为低电平。所述第二薄膜晶体管M2的源极(即N2点)输出的信号为所述第一控制信号，所述第六薄膜晶体管M6的源极(即N3点)输出的信号为所述第二控制信号，所述第十一薄膜晶体管M11的源极(即N5点)输出的信号为所述第三控制信号，所述第十二薄膜晶体管M12的漏极输出的信号为所述发光控制信号EM。

在本申请实施例中，所述第一控制信号可以作为下一级发光控制电路的输入信号，所述第二控制信号可以输出至所述第十二薄膜晶体管M12的栅极，控制所述第十二薄膜晶体管M12的导通与截止，所述第三控制信号可以输出至所述第十三薄膜晶体管M13的栅极，控制所述第十三薄膜晶体管M13的导通与截止。其中，所述第二控制信号与所述第三控制信号反相，所述发光控制电路在所述第二控制信号以及所述第三控制信号的作用下，在图2所示的EM端输出发光控制信号。

在本申请实施例中，所述第一电容C1、所述第二电容C2以及所述第四电容C4可以是自举电容，用于抬高或拉低节点电平，所述第三电容C3以及所述第五电容C5可以是存储电容，用于保持节点的电平。

所述第一薄膜晶体管M1、所述第二薄膜晶体管M2、所述第三薄膜晶体管M3、所述第四薄膜晶体管M4、所述第五薄膜晶体管M5、所述第六薄膜晶体管M6、所述第七薄膜晶体管M7、所述第八薄膜晶体管M8、所述第九薄膜晶体管M9、所述第十薄膜晶体管M10以及所述第十一薄膜晶体管M11可以均为N型薄膜晶体管，也可以均为P型薄膜晶体管，还可以是其中至少一个为N型薄膜晶体管，其余的均为P型薄膜晶体管。

其中，所述第十二薄膜晶体管M12以及所述第十三薄膜晶体管M13可以均为P型薄膜晶体管，或，可以均为N型薄膜晶体管。

本申请实施例提供的发光控制电路，包含13个薄膜晶体管以及5个电容，相比于现有技术中的发光控制电路而言，由于减少了薄膜晶体管以及电容的数量，因此，电路结构较为简单。

除此之外，本申请实施例提供的发光电路控制，可以确保在将数据电压写入像素单元的过程中，像素单元中的发光器件可以处于关闭状态，在数据电压写入像素单元后，发光器件开启并发光，这样，可以避免像素电路在数据电压写入的过程中不稳定导致的发光器件闪烁的问题。

实施例3

图3为本申请实施例提供的一种发光控制方法的时序图。所述发光控制方法的时序图可以用于控制图1所示的实施例记载的所述发光控制电路输出发光控制信号，也可以用于控制图2所示的实施例记载的所述发光控制电路输出发光控制信号。其中，所述发光控制电路可以是移位寄存器中的第一级发光控制电路，所述发光控制电路中包含的薄膜晶体管均为P型薄膜晶体管。

可以结合图1所示的实施例，图3所示的发光控制方法的时序图可以分为三个阶段，分别为第一阶段t1、第二阶段t2以及第三阶段t3，其中：

第一阶段t1，所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平；

第二阶段t2，所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出高电平；

第三阶段t3，所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平。

其中，图3所示的EIN为所述第一输出单元的输入信号，所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3的周期相同，脉冲宽度均为1/6周期，并在时域上依次延迟1/3个周期，输入信号EIN的脉冲宽度与所述第一时钟信号ECK1、所述第二时钟信号ECK2以及所述第三时钟信号ECK3的脉冲宽度相同。

下面结合图2所示的实施例记载的所述发光控制电路，对图3所示的时序图的工作原理进行详细描述。

在第一阶段t1，EIN输出低电平，第一时钟信号ECK1输出低电平，第二时钟信号ECK2输出高电平，第三时钟信号ECK3输出高电平。

此时，第一薄膜晶体管M1导通，第三薄膜晶体管M3截止，N1点的电平被拉低至EIN+|Vth|(Vth为第一薄膜晶体管M1的阈值电压)，第九薄膜晶体管M9导通，N4点为低电平，第十一薄膜晶体管M11导通，N5点为低电平，第四薄膜晶体管M4以及第五薄膜晶体管M5导通，N2点以及N3点均为高电平，与N2点连接的第六薄膜晶体管M6截止，与N3点连接的第八薄膜晶体管M8截止，第十二薄膜晶体管M12截止，与N5点连接的第十三薄膜晶体管M13导通。这样，在所述第二电源VGL的作用下，所述发光控制电路的输出端EM输出低电平；

其中，N3点输出的信号为所述第二控制信号，N5点输出的信号为所述第三控制信号，即，在所述第一阶段t1，所述第二控制信号控制所述第十二薄膜晶体管M12截止，所述第三控制信号控制所述第十三薄膜晶体管M13导通，在所述第二电源VGL的作用下，所述发光控制信号EM为低电平。

在第二阶段t2，EIN输出高电平，第一时钟信号ECK1输出高电平，第二时钟信号ECK2输出低电平，第三时钟信号ECK3输出高电平。

此时，第一薄膜晶体管M1截止，第三薄膜晶体管M3截止，第九薄膜晶体管M9截止，第十薄膜晶体管M10截止，由于电容C1的自举作用，N1点的电平被相应拉低，第二薄膜晶体管M2导通，N2点的电平与ECK2的电平相同，同为低电平，第六薄膜晶体管M6导通，由于第二电源VGL的作用，N3点的电平为低电平，与N3点连接的第八薄膜晶体管M8以及第十二薄膜晶体管M12导通，由于第一电源VGH的作用，与第八薄膜晶体管M8的漏极连接的N5点的电平为高电平，第十三薄膜晶体管M13截止。这样，在所述第一电源VGH的作用下，所述发光控制电路的输出端EM输出高电平；

其中，N3点输出的信号为所述第二控制信号，N5点输出的信号为所述第三控制信号，即，在所述第二阶段t2，所述第二控制信号控制所述第十二薄膜晶体管M12导通，所述第三控制信号控制所述第十三薄膜晶体管M13截止，在所述第一电源VGH的作用下，所述发光控制信号EM为高电平。

在第三阶段t3，EIN输出高电平，第一时钟信号ECK1输出高电平，第二时钟信号ECK2输出高电平，第三时钟信号ECK3输出低电平。

此时，第一薄膜晶体管M1截止，第三薄膜晶体管M3导通，第九薄膜晶体管M9截止，第十薄膜晶体管M10导通，N4点为低电平，第十一薄膜晶体管M11导通，N5点的电平为低电平，第十三薄膜晶体管M13、第四薄膜晶体管M4以及第五薄膜晶体管M5导通，N2点以及N3点均为高电平，与N2点连接的第六薄膜晶体管M6截止，与N3点连接的第八薄膜晶体管M8以及第十二薄膜晶体管M12截止。这样，在所述第二电源VGL的作用下，所述发光控制电路的输出端EM输出低电平。

其中，N3点输出的信号为所述第二控制信号，N5点输出的信号为所述第三控制信号，即，在所述第三阶段t3，所述第二控制信号控制所述第十二薄膜晶体管M12截止，所述第三控制信号控制所述第十三薄膜晶体管M13导通，在所述第二电源VGL的作用下，所述发光控制信号EM为低电平。

所述发光控制电路输出的发光控制信号如图3所示的EM信号。

除此之外，基于上述记载的内容，N3点输出的第二控制信号如图3所示的N3电平信号，N5点输出的第三控制信号如图3所示的N5电平信号，从图3中可以看出，所述第二控制信号与所述第三控制信号反相。图3所示的SR信号为所述第一控制信号，即为N2点输出的电平。

实施例4

图4为本申请提供的一种移位寄存器的结构示意图。所述移位寄存器可以包含至少两级上述图1所示的实施例记载的发光控制电路，和/或上述图2所示的实施例记载的发光控制电路。

在图4所示的移位寄存器中，包含n级所述发光控制电路，分别为发光控制电路1、发光控制电路2、发光控制电路3、发光控制电路4、……、发光控制电路n，其中，发光控制电路1为第一级发光控制电路，发光控制电路2为第二级发光控制电路，……，发光控制电路n为第n级发光控制电路，n为大于1的整数。

所述发光控制电路1的输入信号为起始信号EIN，发光控制电路1输出的所述第一控制信号作为发光控制电路2的输入信号，发光控制电路2输出的所述第一控制信号作为发光控制电路3的输入信号，……，第n级所述发光控制电路输出的所述第一控制信号作为第(n+1)级所述发光控制电路的输入信号。

发光控制电路1的所述第一时钟信号作为发光控制电路2的所述第三时钟信号，所述第二时钟信号作为发光控制电路2的所述第一时钟信号，所述第三时钟信号作为发光控制电路2的所述第二时钟信号；

发光控制电路2的所述第一时钟信号作为发光控制电路3的所述第三时钟信号，所述第二时钟信号作为发光控制电路3的所述第一时钟信号，所述第三时钟信号作为发光控制电路3的所述第二时钟信号；

第n级所述发光控制电路的所述第一时钟信号作为第(n+1)级所述发光控制电路的所述第三时钟信号，所述第二时钟信号作为第(n+1)级所述发光控制电路的所述第一时钟信号，所述第三时钟信号作为第(n+1)级所述发光控制电路的所述第二时钟信号，n为大于1的整数。

实施例5

图5为本申请实施例提供的一种移位寄存器的时序图。

图5中，EIN为第一级发光控制电路的输入信号，ECK1-1为第一级发光控制电路的第一时钟信号，ECK2-1为第一级发光控制电路的第二时钟信号，ECK3-1为第一级发光控制电路的第三时钟信号，ECK1-2为第二级发光控制电路的第一时钟信号，ECK2-2为第二级发光控制电路的第二时钟信号，ECK3-2为第二级发光控制电路的第三时钟信号。其中，第一时钟信号ECK1-n、第二时钟信号ECK2-n以及第三时钟信号ECK3-n的脉冲宽度相同，n为自然数。

SR1为第一级发光控制电路输出的第一控制信号，用于作为第二级发光控制电路的输入信号；SR2为第二级发光控制电路输出的第一控制信号，用于作为第三级发光控制电路的输入信号。

EM1、EM2、EM3、……、EMn分别为各级发光控制电路输出的发光控制信号。

本领域的技术人员应明白，尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种发光控制电路，其特征在于，包括：第一输出单元、第一驱动控制单元、第二驱动控制单元以及第二输出单元，其中：

所述第一输出单元分别与输入信号、第一时钟信号、第二时钟信号以及第三时钟信号连接，用于输出第一控制信号；

所述第一驱动控制单元分别与所述第一输出单元以及所述第二驱动控制单元连接，用于输出第二控制信号；

所述第二驱动控制单元分别与所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号连接，用于输出第三控制信号；

所述第二输出单元分别与所述第一驱动控制单元以及所述第二驱动控制单元连接，用于在所述第二控制信号以及所述第三控制信号的控制作用下输出发光控制信号；

所述第一输出单元包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第一电容，其中：

所述第一薄膜晶体管的栅极与所述第一时钟信号连接，漏极与所述输入信号连接，源极分别与所述第二薄膜晶体管的栅极、所述第一电容的一端以及所述第三薄膜晶体管的漏极连接；

所述第二薄膜晶体管的漏极与所述第二时钟信号连接，源极分别与所述第一电容的另一端以及所述第四薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极输出的信号为所述第一控制信号；

所述第三薄膜晶体管的栅极与所述第三时钟信号连接，源极分别与所述第四薄膜晶体管的源极以及第一电源连接；

所述第四薄膜晶体管的栅极与所述第一驱动控制单元连接；

所述第一驱动控制单元包括：第五薄膜晶体管、第六薄膜晶体管以及第二电容，其中：

所述第五薄膜晶体管的栅极与所述第四薄膜晶体管的栅极连接，源极与所述第一电源连接，漏极分别与所述第六薄膜晶体管的源极以及所述第二电容的一端连接；

所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接，漏极分别与所述第二电容的另一端以及第二电源连接，所述第六薄膜晶体管的源极输出的信号为所述第二控制信号；

所述第二驱动控制单元包括：第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第三电容以及第四电容，其中：

所述第七薄膜晶体管的栅极与所述第二时钟信号连接，源极与所述第一电源连接，漏极分别与所述第九薄膜晶体管的源极，所述第十薄膜晶体管的源极、所述第十一薄膜晶体管的栅极以及所述第三电容的一端连接；

所述第八薄膜晶体管的栅极与所述第六薄膜晶体管的源极连接，源极与所述第一电源连接，漏极分别与所述第十一薄膜晶体管的源极、所述第五薄膜晶体管的栅极、所述第三电容的另一端以及所述第四电容的一端连接，所述第四电容的另一端与所述第二电源连接；

所述第九薄膜晶体管的栅极与所述第一时钟信号连接，漏极分别与所述第十薄膜晶体管的漏极、所述第十一薄膜晶体管的漏极以及所述第二电源连接；

所述第十薄膜晶体管的栅极与所述第三时钟信号连接；

所述第十一薄膜晶体管的源极输出的信号为所述第三控制信号；

所述第二输出单元包括：第十二薄膜晶体管、第十三薄膜晶体管以及第五电容，其中：

所述第十二薄膜晶体管的栅极与所述第八薄膜晶体管的栅极连接，源极与所述第一电源连接，漏极分别与所述第五电容的一端以及所述第十三薄膜晶体管的源极连接，所述第十二薄膜晶体管的漏极输出的信号为所述发光控制信号；

所述第十三薄膜晶体管的栅极分别与所述第五电容的另一端以及所述第八薄膜晶体管的漏极连接，漏极与所述第二电源连接；

所述第二控制信号输出至所述第十二薄膜晶体管的栅极，所述第三控制信号输出至所述第十三薄膜晶体管的栅极，所述第二控制信号与所述第三控制信号反相。

2.如权利要求1所述的发光控制电路，其特征在于，

所述第十二薄膜晶体管以及所述第十三薄膜晶体管为P型薄膜晶体管；或，

所述第十二薄膜晶体管以及所述第十三薄膜晶体管为N型薄膜晶体管。

3.一种如权利要求1或2所述的发光控制电路的发光控制方法，其特征在于，包括：

第一阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平；

第二阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出高电平；

第三阶段，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号，控制所述第一驱动控制单元输出所述第二控制信号，控制所述第二驱动控制单元输出所述第三控制信号，所述第二控制信号以及所述第三控制信号控制所述第二输出单元输出低电平。

4.如权利要求3所述的发光控制方法，其特征在于，

在所述第一阶段，所述第二控制信号控制所述第十二薄膜晶体管截止，所述第三控制信号控制所述第十三薄膜晶体管导通，在所述第二电源的作用下，所述发光控制信号为低电平；

在所述第二阶段，所述第二控制信号控制所述第十二薄膜晶体管导通，所述第三控制信号控制所述第十三薄膜晶体管截止，在所述第一电源的作用下，所述发光控制信号为高电平；

在所述第三阶段，所述第二控制信号控制所述第十二薄膜晶体管截止，所述第三控制信号控制所述第十三薄膜晶体管导通，在所述第二电源的作用下，所述发光控制信号为低电平。

5.一种移位寄存器，其特征在于，包括至少两级如权利要求1或2所述的发光控制电路，其中：

第一级所述发光控制电路的所述输入信号为起始信号，第n级所述发光控制电路输出的所述第一控制信号作为第(n+1)级所述发光控制电路的输入信号；

第n级所述发光控制电路的所述第一时钟信号作为第(n+1)级所述发光控制电路的所述第三时钟信号；

第n级所述发光控制电路的所述第二时钟信号作为第(n+1)级所述发光控制电路的所述第一时钟信号；

第n级所述发光控制电路的所述第三时钟信号作为第(n+1)级所述发光控制电路的所述第二时钟信号，n为大于1的整数。

Images