KR20200065172A - Fccl 제조 방법 - Google Patents

Fccl 제조 방법 Download PDF

Info

Publication number
KR20200065172A
KR20200065172A KR1020180151028A KR20180151028A KR20200065172A KR 20200065172 A KR20200065172 A KR 20200065172A KR 1020180151028 A KR1020180151028 A KR 1020180151028A KR 20180151028 A KR20180151028 A KR 20180151028A KR 20200065172 A KR20200065172 A KR 20200065172A
Authority
KR
South Korea
Prior art keywords
metal
layer
conductive pattern
electroplating
fccl
Prior art date
Application number
KR1020180151028A
Other languages
English (en)
Other versions
KR102197865B1 (ko
Inventor
이경열
최광종
이평우
백두열
Original Assignee
삼원액트 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼원액트 주식회사 filed Critical 삼원액트 주식회사
Priority to KR1020180151028A priority Critical patent/KR102197865B1/ko
Priority to PCT/KR2019/016455 priority patent/WO2020111767A1/ko
Priority to US17/295,015 priority patent/US11665828B2/en
Publication of KR20200065172A publication Critical patent/KR20200065172A/ko
Application granted granted Critical
Publication of KR102197865B1 publication Critical patent/KR102197865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

도전 패턴의 연성 및 강성 조절이 가능한 FCCL 제조 방법이 개시된다.
FCCL 제조 방법의 일 실시예는
전주 도금에 의해 전주도금용 몰드 상에 도전 패턴을 형성하는 전주 도금 과정; 및
상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 도전 패턴을 전사하는 전사 과정;
을 포함하며,
여기서, 상기 전주 도금 과정은 제1금속, 제2금속 그리고 제3금속이 구비된 도금조에서 수행되며,
여기서,
상기 제1금속은 구리이고,
상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
상기 제3금속은 강성을 부가하기 위한 것으로서, 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.

Description

도전 패턴의 연성 및 강성 조절이 가능한 FCCL 제조 방법 {Method for producing FCCL capable of adjusting flexibility and stiffness of conduction pattern}
본 발명은 FCCL 제조 방법에 관한 것으로서, 더욱 상세하게는 도전 패턴의 연성(flexibility) 및 강성(stiffness) 조절이 가능한 FCCL(Flexible Copper Clad Laminate, 연성동박적층체) 제조 방법에 관한 것이다.
KPCA(한국전자회로 산업 협회)의 발표에 의하면, 2015년 세계 PCB 시장은 58,100백불 규모이며, 연평균 3.1% 성장하고 있다. 대부분 한국, 중국, 일본, 대만이 전 세계 PCB시장의 84%를 점유하고 있다. 2015년 기준으로 한국은 국가별로는 3위(4%), 지역별로는 3위(12%)의 PCB생산을 점유하고 있다.
용도별 PCB 생산 중 가장 큰 부분을 차지하는 영역은 바로 '통신'(약 31%)입니다. 주로 휴대폰에 들어가는 PCB로 구성되어 있습니다. 다음으로는 컴퓨터에 들어가는 PCB로(약 25%) PC, 서버/스토리지 등에 사용되고 있습니다.
최근 PCB 시장에서도 가장 큰 변화는 바로 FPCB시장이다. FPCB(FLEXIBLE PCB)란 유연성 있는 절연 기판을 사용한 배선판이다.
FCCL(Flexible Copper Clad Laminate, 연성동박적층체)은 FPCB의 핵심 재료이다.
FCCL은 전기전도체로 사용되는 동박과 절연체로 사용되는 폴리이미드(Polyimide)의 적층 형태로 구성되어 있으며, 동박이 한쪽 면에만 존재하는 단면 FCCL(Single Side FCCL)과 양쪽 면에 존재하는 양면 FCCL(Double Side FCCL)로 구분할 수 있다.
도 1은 단면 동박 FCCL의 구조를 보인다.
도 1을 참조하면, FCCL은 통상 절연 필름 상에 동박을 입힌 구조를 갖는다. FPCB 제조업체는 상용의 FCCL을 원재료로 하여, 에칭, 쓰루홀 가공, 합지 등의 가공을 행하여 용도에 맞는 FPCB를 제조하게 된다.
FCCL의 도체로는 대부분 Cu가 사용되는데, 제품의 FLEXIBLITY에 결정적 요인이 되기 때문에, 그 선택이 특별히 중요시된다. 동박의 두께가 얇을수록 굴곡성은 좋아지며, 동박의 종류에 따라서도 큰 차이를 보인다.
그렇지만, 종래의 FCCL은 다음과 같은 점에서 문제점이 있다.
첫째, 종래의 FCCL을 사용하여 FPCB 제조할 때, FPCB에 요구되는 기계적 특성에 정확하게 맞추어 제조할 수가 없다. 그 이유는 종래의 FCCL이 한정된 몇몇 종류로만 제공되기 때문이다.
FCCL은 특정한 몇 가지 규격을 가지게 되는 데 특히 동박 패턴의 두께가 문제가 된다. FPCB의 기계적 특성 즉, 연성 혹은 강성을 조절하기 위해서는 몇몇의 FCCL이 가지는 동박 패턴의 두께, 접합제의 두께, 폴리머 플라스틱 필름의 두께 등을 고려하여 그 중에서 원하는 기계적 특성을 만족하는 조합을 가지는 FCCL을 선택하여야 한다.
그 중에서 동박 패턴의 두께가 가장 중요한 데, 규격품으로 제공된 FCCL은 단지 몇 종류의 두께만을 가질 뿐이므로 몇몇 종류의 FCCL 중에서 적합한 하나를 선택하기는 사실상 매우 어렵다.
더욱이 FPCB 제조 공정상 넓은 범주의 동박 패턴의 두께를 먼저 정한 후에 다시 정해진 범주 내에서 세부적으로 조금씩 동박 패턴의 두께를 조절 해가면서 제조 및 피드백하는 과정을 거쳐야 하는데 규격품으로 제공된 FCCL로는 이러한 세부적 조절이 불가능하다.
다음으로 규격품으로 제공된 FCCL을 구성하는 동박 패턴의 물리적 특성 예를 들어, 연성, 강성 등을 조절하고자 하여도 그 방법이 없기 때문에 세세한 조절이 불가능하다.
다음으로 FCCL을 이용하기 때문에 FCCL의 구매 가격 자체가 FPCB의 제조 원가를 제한하기 마련이며 FCCL(160)이 비교적 고가이기 때문에 FPCB의 제조 원가가 상승할 수밖에 없다.
대한민국 특허청 등록 특허 10-1363522 (2014.02.14.) 대한민국 특허청 등록 특허 10-1200435 (2012.11.12.)
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서 제조 공정에서 도전 패턴의 제조 과정에서 도전 패턴의 연성 및 강성 조절이 가능한 도전 패턴 제조 방법을 제공하는 것에 있다.
상기의 목적을 달성하는 본 발명에 따른 FCCL 제조 방법의 제1실시예는
전주 도금에 의해 전주도금용 몰드 상에 도전 패턴을 형성하는 전주 도금 과정; 및
상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 도전 패턴을 전사하는 전사 과정; 을 포함하며,
여기서, 상기 전주 도금 과정은 제1금속, 제2금속 그리고 제3금속이 구비된 도금조에서 수행되며,
여기서, 상기 제1금속은 구리이고,
상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
상기 제3금속은 강성을 부가하기 위한 것으로서, 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.
여기서, 상기 제2금속은 주석(Sn)인 것을 특징으로 한다.
여기서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 한다.
여기서, 상기 폴리머 플라스틱 필름은 PI((Polyimide, 폴리이미드) 재질인 것을 특징으로 한다.
상기의 목적을 달성하는 본 발명에 따른 FCCL 제조 방법의 제2실시예는
전주 도금에 의해 전주도금용 몰드 상에 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 형성하는 전주 도금 과정;
상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 전사하는 전사 과정; 및
상기 제1금속 재질의 금속층의 하부에 제2금속을 도금하여 제1금속 재질의 금속층과 제2금속 재질의 금속층을 가지는 2층 합금 구조의 도전 패턴을 형성하는 제1전해 도금 과정; 을 포함하며,
여기서, 상기 제1금속은 구리이고
상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나인 것을 특징으로 한다.
여기서, 상기 제2금속은 주석(Sn)인 것을 특징으로 한다.
여기서, 상기 제2금속 재질의 금속층 하부에 제3금속 재질의 금속층을 추가적으로 도금하여 제1금속 재질의 금속층, 제2금속 재2재질의 금속층 그리고 제3금속 재질의 금속층으로 이루어지는 3층 합금 구조의 도전 패턴을 형성하는 제2전해 도금 과정;을 더 포함하며,
여기서, 상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.
여기서, 상기 제2금속은 주석(Sn)이고, 상기 제3금속은 니켈(Ni)인 것을 특징으로 한다.
여기서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 한다.
상기의 목적을 달성하는 본 발명에 따른 FCCL 제조 방법의 제3실시예는
전주 도금에 의해 전주도금용 몰드 상에 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 형성하는 전주 도금 과정;
상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 전사하는 전사 과정; 및
상기 제1금속 재질의 금속층의 하부에 제2금속과 제3금속의 2원 합금을 도금하여 제1금속 재질의 금속층과 2원 합금층으로 이루어지는 2층 합금 구조의 도전 패턴을 형성하는 전해 도금 과정; 을 포함하며,
여기서, 상기 제1금속은 구리이고
상기 제2금속은 연성을 부가하기 위한 것으로서 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.
여기서, 상기 제2금속은 주석(Sn)인 것을 특징으로 한다.
여기서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 한다.
여기서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 한다.
상기의 목적을 달성하는 본 발명에 따른 FCCL 제조 방법의 제4실시예는
전주 도금에 의해 전주도금용 몰드 상에 제1금속과 제2금속의 2원 합금을 도금하여 2원 합금층을 가지는 도전 패턴을 형성하는 전주 도금 과정;
상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 2원 합금층을 가지는 도전 패턴을 전사하는 전사 과정; 및
상기 2원 합금층의 하부에 제3금속 재질의 금속층을 2원 합금층과 제3금속 재질의 금속층으로 이루어지는 2층 구조의 도전 패턴을 형성하는 전해 도금 과정;
을 포함하며,
여기서, 상기 제1금속은 구리이고
상기 제2금속은 연성을 부가하기 위한 것으로서 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 한다.
여기서, 상기 제2금속은 주석(Sn)인 것을 특징으로 한다.
여기서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 한다.
여기서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 한다.
본 발명에 따른 FCCL 제조 방법은 도전 패턴을 제조하기 위한 베이스가 되는 제1금속과 연성을 부가하기 위한 제2금속과 강성을 부가하기 위한 제3금속으로 이루어지는 합금으로 된 도전 패턴을 제조하는 것으로서, 제1금속 내지 제3금속의 구성비 및 두께를 조절함에 의해 연성 및 강성이 조절된 FCCL을 제공하는 효과를 갖는다.
도 1은 종래의 단면 동박 FCCL의 구조를 보인다.
도 2는 본 발명에 따른 FCCL 제조 방법의 제1실시예를 보이는 흐름도이다.
도 3은 본 발명에 따른 FCCL 제조 방법의 제2실시예를 보이는 흐름도이다.
도 4는 본 발명에 따른 FCCL 제조 방법의 제1실시예를 보이는 흐름도이다.
도 5는 본 발명에 따른 FCCL 제조 방법의 제1실시예를 보이는 흐름도이다.
도 6은 본 발명에 따른 FCCL 제조 방법에 의해 제조된 FCCL의 층 구성을 보인다.
이후부터는, 예시적인 실시예들이 첨부 도면들을 참조하여서 보다 상세하게 기술될 것이며, 이 도면들에 걸쳐서 유사한 참조 부호는 유사한 요소들을 지칭하다.
그러나, 본 발명은 다양한 상이한 형태들로 실시될 수 있으며, 오직 본 명세서에서의 실시예들을 예시하는 것으로만 한정되는 것으로 해석되지 말아야 한다. 이보다는, 이러한 실시예들은 본 개시가 철저해지고 완전해지고 본 기술 분야의 당업자에게 본 발명의 양태들 및 특징들을 완벽하게 전달하도록 하는 예들로서 제공된다. 본 발명의 양태들 및 특징들의 완벽한 이해를 위해서 본 기술 분야의 당업자에게 필요하지 않은 프로세스들, 요소들 및 기법들은 기술되지 않을 수 있다.
달리 주목되지 않는다면,유사한 참조 부호들은 첨부 도면들 및 기술된 설명에 걸쳐서 유사한 요소들을 말하며, 따라서 그들에 대한 설명은 반복되지 않을 것이다. 도면들에서, 요소들, 층들, 및 영역들의 상대적 크기들은 명료성을 위해서 과장될 수 있다.
용어들 "제 1," "제 2," "제 3," 등이 다양한 요소들, 컴포넌트들, 영역들, 층들 및/또는 섹션들을 기술하는데 본 명세서에서 사용될 수 있지만, 이러한 요소들, 컴포넌트들, 영역들, 층들 및/또는 섹션들은 이러한 용어들에 의해서 한정되지 말아야 한다. 이러한 용어들은 일 요소, 컴포넌트, 영역, 층 또는 섹션을 다른 요소, 컴포넌트, 영역, 층 또는 섹션으로부터 구별하는데 사용된다. 따라서, 이하에서 기술되는 제 1 요소, 컴포넌트, 영역, 층 또는 섹션은 본 발명의 사상 및 범위로부터 벗어나지 않고서 제 2 요소, 컴포넌트, 영역, 층 또는 섹션으로 칭해질 수도 있다.
공간적으로 상대적인 용어들, 예를 들어서 "의 바로 아래에", "아래에", "하부의", "의 밑에" "위에", "상부의" 등은 도면들에서 예시된 바와 같은 일 요소 또는 특징부의 다른 요소(들) 또는 특징부(들)에 대한 관계를 기술하는데 있어서 설명의 용이성을 위해서 본 명세서에서 사용될 수 있다.
이러한 공간적으로 상대적인 용어들은 도면들에서 도시된 배향 이외에, 사용 시에 또는 동작 시에 디바이스의 상이한 배향들을 포함하는 것으로 해석되어야 하는 것이 이해될 것이다. 예를 들어서, 도면들에서의 디바이스가 뒤집어 지면, 다른 요소들 또는 특징부들의 "바로 아래에", "아래에", 및 "밑에" 있는 것과 같이 도시된 요소들은 이 다른 요소들 또는 특징부들 위에 있는 것으로 배향될 것이다. 따라서, 예시적인 용어들 "아래에" 및 "밑에"는 위 및 아래의 양 배향을 포함할 수 있다.
디바이스는 이와 달리 배향되고(예를 들어, 90 도 회전되거나 또는 다른 배향들로 배향되고) 본 명세서에서 사용된 공간적으로 상대적인 기술자들(descriptors)은 이에 따라서 해석되어야 한다.
요소 또는 층이 다른 요소 또는 층 "상에 있거나", "에 접속되거나", 또는 "에 연결되는" 것으로서 말해질 때에, 그 요소 또는 층은 다른 요소 또는 층 상에 직접적으로 있거나 직접적으로 접속되거나 연결될 수 있거나, 또는 하나 이상의 중간에 개입하는 요소들 또는 층들이 존재할 수 있다는 것이 이해될 것이다. 또한, 요소 또는 층이 2 개의 요소들 또는 층들 "간에" 있는 것으로 말해질 때에, 이 요소 또는 층은 2 개의 요소들 또는 층들 간에 있는 유일한 요소 또는 층이 될 수 있거나, 또는 하나 이상의 중간의 개입하는 요소들 또는 층들이 또한 존재할 수도 있다는 것이 또한 이해될 것이다.
본 명세서에서 사용되는 용어는 오직 특정 실시예들을 기술하기 위한 것이며 본 발명을 한정하고자 한 것이 아니다. 본 명세서에서 사용된 바와 같이, 명사의 단수 형태들은, 문맥이 달리 명시적으로 표시하지 않은 이상, 역시 그 명사의 복수의 형태들도 포함하는 것으로 의도된다.
용어들 "포함한다(comprises)", "포함하는 (comprising)", "포함한다(includes)" 및 "포함하는(including)"은 본 명세서에서 사용되는 때에, 진술된 특징부들,정수들, 단계들, 동작들, 요소들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 또한 이해될 것이다.
본 명세서에서 사용되는 바와 같이, 용어 "및/또는"는 연관된 열거된 항목들 중 하나 이상의 것들의 임의의 그리고 모든 조합들을 포함한다. 요소들의 리스트 앞에 올 때에, "적어도 하나"와 같은 표현들은 리스트의 전체 요소들을 꾸미며 리스트의 개별 요소들을 꾸미지는 않는다.
본 명세서에서 사용되는 바와 같이, 용어 "실질적으로," "약," 및 이와 유사한 용어들은 근사화의 용어들로서 사용되며 정도의 용어들로서 사용되지 않으며, 본 기술 분야의 당업자에게 인식될 측정된 또는 계산된 값들에서의 고유한 편차들을 고려하도록 의도된다.
또한, 본 발명의 실시예들을 기술할 때에 "할 수 있다(may)"의 사용은 "본 발명의 하나 이상의 실시예들"을 말한다. 본 명세서에서 사용되는 바와 같이, 용어들 "사용한다", "사용하는", 및 "사용된"은 각기 용어들 "이용한다", "이용하는" 및 "이용된"과 동의어로서 고려될 수 있다.
또한, 용어 "예시적인"은 예 또는 예시사항을 말하도록 의도된다.
달리 규정되지 않는다면, 본 명세서에서 사용되는 모든 용어들(기술관련 용어 및 과학 용어들을 포함함)은 본 발명이 속하는 기술 분야의 당업자에 의해서 통상적으로 이해되는 바와 동일한 의미를 갖는다.
예를 들어서 사전에서 통상적으로 사용되는 것들과 같은 용어들은 관련 기술 및/또는 본 명세서의 문맥에서의 그들의 의미와 일관된 의미를 갖는 것으로서 해석되어야 하고, 이상적인 견지로 또는 매우 형식적인 견지로,
본 명세서에서 그렇게 규정되지 않은 이상, 해석되지 말아야 한다는 것이 또한 이해될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작에 대하여 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 FCCL 제조 방법의 제1실시예를 보이는 흐름도이다.
본 발명에 따른 FCCL 제조 방법의 제1실시예(900)는 전주 도금에 의해 도전 패턴(810)을 형성하고 도전 패턴을 폴리머 플라스틱 필름을 전사하여 FCCL을 제조한다.
상기 도전 패턴(810)은 제1금속, 제1금속에 연성을 부가하기 위한 제2금속, 제1금속에 강성을 부가하기 위한 제3금속이 화학적으로 합금된 3원 합금 재질일 수 있다. (810-1 참조)
3원 합금이란 서로 다른 종류의 금속의 분자들이 서로 뒤섞인 상태로 이루어진 합금을 말하며, 이러한 3원 합금은 양극에 3가지의 서로 다른 금속들이 구비된 전주 도금조를 이용하여 도금을 수행함에 의해 얻어질 수 있다.
먼저, 도전 패턴(810)을 전주 도금하기 위한 전주도금용 몰드(mold)가 준비된다.(S902)
전주도금용 몰드의 표면에는 도전 패턴(810)에 해당하는 패턴이 음각으로 형성되어 있다.
전주도금용 몰드의 표면에 복수 개의 음각 패턴을 형성하여 한꺼번에 복수 개의 도전 패턴(810)이 형성될 수 있게 할 수 있다.
폴리머 플라스틱 필름이 준비된다.(S904)
폴리머 플라스틱 필름은 PI 필름일 수 있다.
PI는 내구성 강화 및 적당한 탄성 유지를 목적으로 사용한다.
폴리머 플라스틱 필름은 전주도금용 몰드의 크기에 맞추어 준비된다.
전주 도금에 의해 전주도금용 몰드 상에 소정의 두께로 도전 패턴(810)을 형성한다.(전주 도금 공정, S910)
전주 도금은 3원 합금 재질의 도전 패턴을 형성하기 위한 것이다.
3원 합금 재질의 도전 패턴을 전주 도금하는 경우 제1금속, 연성을 부가하기 위한 제2금속, 강성을 부가하기 위한 제3금속 각각에 따른 전해액 조성을 통해 합금 재질의 금속 성분 조성을 조절할 수 있고, 이에 의해 도전 패턴의 연성, 강성 등의 기계적 특성을 조절하는 것이 가능하다.
여기서, 제1금속은 구리(Cu)이고, 제2금속은 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나일 수 있고 이 중에서 주석(Sn)이 바람직하다.
제3금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나일 수 있고 이 중에서 니켈(Ni)이 바람직하다.
도금조에서 금속 구리, 금속 주석, 금속 니켈이 양극에 연결되고 전주도금용 몰드는 음극에 연결될 수 있다.
전기 도금을 할 때에는, 도금될 금속을 음극으로 하고, 도금할 금속을 포함하는 염을 도금액으로 삼는 경우와, 역시 도금될 금속을 음극으로 삼고 도금할 금속을 양극으로 삼는 경우가 있다. 이렇게 하여 양극에 전류를 통하면 도금할 금속은 양이온이 되어 음극으로 끌려 들어가 그 표면에 달라 붙는다. 이와 같이 금속이 전기 분해에 의하여 녹아 전극에 달라붙는 것을 전착이라고 한다.
폴리머 플라스틱 필름에 도전 패턴(810)을 전사한다.(전사 공정, S912)
폴리머 플라스틱 필름을 도전 패턴(810) 상에 두고 압착 롤러 등에 의해 압착함에 의해 전주도금용 몰드 상에 형성된 도전 패턴(810)을 폴리머 플라스틱 필름으 전사시킬 수 있다.
도 2에 도시된 본 발명에 따른 FCCL 제조 방법에 있어서, 도전 패턴을 이루는 합금의 조성비를 조절하는 것이 가능하다. 전주 도금을 위한 도금조에 제1금속 내지 제3금속을 넣고, 제1금속 내지 제3금속 각각에 해당하는 전해액의 농도를 조절하거나, 전류 밀도를 조절하거나, 통전 시간을 조절함에 의해 합금의 조성비를 조절할 수 있다.
이때, 제1금속 내지 제3금속은 양극에 연결되고, 전주도금용 몰드는 음극에 연결될 수 있다.
도 3은 본 발명에 따른 FCCL 제조 방법의 제2실시예를 보이는 흐름도이다.
도 3에 도시된 본 발명에 따른 FCCL 제조 방법의 제2실시예는 제2실시예는 순차적인 도금에 의해 3개의 금속층으로 이루어지는 다층(3층)의 도전패턴을 형성하는 것을 특징으로 한다.(810-2 참조)
도 3에 있어서, 도 2에 도시된 것과 동일한 과정에 대해서는 동일한 참조 부호를 부가하고 그것의 상세한 설명을 생략하기로 한다.
도 3에 도시된 본 발명에 따른 FCCL 제조 방법의 제2실시예(1000)에 있어서 전주 도금 공정(S1002)은 전주도금에 의해 전주도금용 몰드 상에 제1금속 재질의 금속층을 전주도금하여 도전 패턴을 형성한다.
제1금속은 구리(Cu)일 수 있다.
전주 도금 공정(S910) 이후에 도전 패턴을 폴리머 플라스틱 필름으로 전사한다.(전사 공정, S912)
전주 도금 공정(S910) 이후에 전해 도금에 의해 제1금속 재질의 금속층 상에 제2금속 재질의 금속층을 도금해 올려서 제1금속 재질의 금속층과 제2금속 재질의 금속층으로 이루어지는 다층(2층) 합금 구조의 도전 패턴을 형성한다.(제1전해 도금 과정, S1004)
여기서, 제2금속은 연성을 부가하기 위한 금속이다.
제2금속은 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나일 수 있고 이 중에서 주석(Sn)이 바람직하다.
제1전해 도금 과정(S1002) 다음에 전해도금에 의해 제2금속 재질의 금속층 상에 제3금속 재질의 금속을 도금해 올려서 제1금속 재질의 금속층, 제2금속 재질의 금속층 그리고 제3금속 재질의 금속층으로 이루어지는 다층(3층) 합금 구조의 도전 패턴을 형성한다.(제2전해 도금 과정, S1006)
여기서, 제3금속은 강성을 부가하기 위한 금속이다.
제3금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나일 수 있고 이 중에서 니켈(Ni)이 바람직하다.
전주도금 공정(S1002), 전사공정(S912), 제1전해 도금 공정(S1004), 제2전해 도금 공정(S1006)을 차례로 수행함에 의해 제1금속, 제2금속, 제3금속이 층구조를 이루어 적층된 3층 합금 구조의 도전 패턴이 얻어진다. 이러한 3층 합금 구조의 도전 패턴 역시 3원 합금 구조의 도전 패턴과 마찬가지로 제1금속 내지 제3금속의 특성들 각각이 어우러진 특성을 갖게 된다.
도 4는 본 발명에 따른 FCCL 제조 방법의 제3실시예를 보이는 흐름도이다.
도 4에 도시된 본 발명에 따른 FCCL 제조 방법의 제3실시예는 금속층과 2원합금층으로 이루어지는 다층(2층) 합금 구조의 도전패턴을 형성하는 것을 특징으로 한다. (810-3 참조)
도 4에 있어서, 도 2에 도시된 것과 동일한 과정에 대해서는 동일한 참조 부호를 부가하고 그것의 상세한 설명을 생략하기로 한다.
도 4에 도시된 본 발명에 따른 FCCL 제조 방법의 제3실시예(1100)에 있어서 전주 도금 공정(S1002)은 전주도금에 의해 전주도금용 몰드 상에 제1금속 재질의 금속층을 도금해 올려서 도전 패턴을 형성한다.
제1금속은 구리(Cu)일 수 있다.
전주 도금 공정(S1102) 이후에 도전 패턴을 폴리머 플라스틱 필름으로 전사한다.(전사 공정, S912)
전해 도금에 의해 제1금속 재질의 금속층 상에 제2금속과 제3금속으로 이루어지는 2원 합금층을 도금해 올려서 제1금속 재질의 금속층과 2원 합금층으로 이루어지는 다층(2층) 합금 구조의 도전 패턴을 형성한다.(전해 도금 과정, S1004)
여기서, 제2금속은 연성을 부가하기 위한 금속이다. 제2금속은 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나일 수 있고 이 중에서 주석(Sn)이 바람직하다.
제3금속은 강성을 부가하기 위한 금속이다. 제2금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나일 수 있고 이 중에서 니켈(Ni)이 바람직하다
전주도금 공정(S1102), 전사공정(S912), 제1전해 도금 공정(S1104)을 차례로 수행함에 의해 제1금속재질의 금속층 및 2원합금층(제2금속+제3금속)이 층구조를 이루어 적층된 2층 구조의 도전 패턴이 얻어진다. 이러한 2층 합금 구조의 도전 패턴 역시 3원 합금 구조의 도전 패턴과 마찬가지로 제1금속 내지 제3금속의 특성들 각각이 어우러진 특성을 갖게 된다.
따라서 제1금속 재질의 금속층의 두께, 2원 합금층의 조성비(제2금속과 제3금속의 조성비) 2원 합금층의 두께를 조절함에 의해 마이크로 스피커가 요구하는 기계적 특성을 만족하는 서스펜션을 제조할 수 있게 된다.
도 5는 본 발명에 따른 FCCL 제조 방법의 제4실시예를 보이는 흐름도이다.
도 5에 도시된 본 발명에 따른 FCCL 제조 방법의 제4실시예는 순차적인 도금에 의해 2원 합금층과 금속층으로 이루어지는 다층(2층) 합금 구조의 도전패턴을 형성하는 것을 특징으로 한다.(810-4 참조)
도 5에 있어서, 도 2에 도시된 것과 동일한 과정에 대해서는 동일한 참조 부호를 부가하고 그것의 상세한 설명을 생략하기로 한다.
도 5에 도시된 본 발명에 따른 FCCL 제조 방법의 제4실시예(1200)에 있어서 전주 도금 공정(S1202)은 전주도금에 의해 전주도금용 몰드 상에 제1금속과 제2금속으로 이루어지는 2원 합금층을 도금해 올려서 도전 패턴을 형성한다.
제1금속은 구리(Cu)일 수 있다.
여기서, 제2금속은 연성을 부가하기 위한 금속이다. 제2금속은 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나일 수 있고 이 중에서 주석(Sn)이 바람직하다.
구리(Cu)와 주석(Sn)이 사용될 경우, 도금액으로서 유리 시안화칼륨이 사용된다. 도금조에서 금속 구리, 금속 주석이 양극에 연결되고, 전주도금용 몰드는 음극에 연결될 수 있다.
전주 도금 과정(S1202) 다음에 전해도금에 의해 2원 합금층(제1금속+제2금속) 상에 제3금속 재질의 금속층을 도금해 올려서 2원합금층과 제3금속 재질의 금속층으로 이루어지는 다층(2층) 합금 구조의 도전 패턴을 형성한다.(전해 도금 과정, S1204)
여기서, 제3금속은 강성을 부가하기 위한 금속이다. 제3금속은 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나일 수 있고 이 중에서 니켈(Ni)이 바람직하다
니켈(Ni)이 사용될 경우, 도금액으로서 황산니켈 (NiSO4 ·6H2O), 염화니켈(NiCl2 ·6H2O), 붕산(H3BO3)이 사용될 수 있다. 도금조에서 금속 니켈이 양극에 연결되고 2원 합금층이 음극에 연결될 수 있다.
전주도금 공정(S1202), 전사공정(S912), 전해 도금 공정(S1204)을 차례로 수행함에 의해 2원 합금층(제1금속+제2금속)과 제3금속 재질의 금속층이 층구조를 이루어 적층된 2층 구조의 도전 패턴이 얻어진다. 이러한 2층 구조의 도전 패턴 역시 3원 합금 구조의 도전 패턴과 마찬가지로 제1금속 내지 제3금속의 특성들 각각이 어우러진 특성을 갖게 된다.
따라서 2원 합금층에서의 조성비(제1금속과 제2금속의 조성비), 2원 합금층의 두께, 제3금속 재질의 금속층의 두께를 조절함에 의해 마이크로 스피커가 요구하는 기계적 특성을 만족하는 서스펜션을 제조할 수 있게 된다.
도 6은 본 발명에 따른 FCCL의 층구성을 보인다.
도 6의 (a) 3원 합금 재질의 도전 패턴을 가지는 FCCL을 보이고, 도 6의 (b)는 3층 합금 구조의 도전 패턴을 가지는 FCCL을 보이고, 도 6의 (c) 및 (d)는 2층 합금 구조의 도전 패턴을 가지는 FCCL을 보인다.
3원 합금 재질의 도전 패턴을 가지는 FCCL(810-1)은 도 2에 도시되는 제조 방법에 의해 제조된 것이고, 3층 합금 구조의 도전 패턴을 가지는 FCCL(810-2)은 도 3에 도시되는 제조 방법에 의해 제조된 것이고, 2층 합금 구조의 도전 패턴을 가지는 FCCL(810-3 및 810-4)는 각각 도 4 및 도 5에 도시되는 제조 방법에 의해 제조된 것일 수 있다.
도 6의 (a)를 참조하면, 3원 합금 재질의 도전 패턴(810-1)은 구리(Cu), 주석(Sn), 니켈(Ni)의 분자들이 서로 섞여져 있는 3원 합금층(8310f)를 가지는 것임을 알 수 있다.
여기서, 주석(Sn)은 구리(Cu)에 연성을 부가하기 위한 금속이고, 니켈(Ni)은 구리(Cu)에 강성을 부가하기 위한 금속이다.
즉, 구리(Cu), 주석(Sn), 니켈(Ni)의 조성비를 조절함에 의해 원하는 연성 및 강성 특성을 가지는 도전 패턴(810-1)을 형성할 수 있음을 알 수 있다.
한편, 도 6의 (b)를 참조하면, 3층 합금 구조의 도전 패턴(810-2)은 구리층(810a), 주석층(810b) 그리고 니켈층(810c)이 차례로 적층된 구조인 것을 알 수 있다.
즉, 구리층(810a), 주석층(810b) 그리고 니켈층(810c)의 두께를 조절함에 의해 연성 및 강성이 변화된 도전 패턴(810-2)을 얻을 수 있음을 알 수 있다.
구리층(810a), 주석층(810b) 그리고 니켈층(810c)의 두께는 구리를 가지는 전주도금조, 주석을 가지는 도금조 그리고 니켈을 가지는 도금조를 차례로 통과시키되 각각의 금속에 해당하는 전해액의 농도, 전류 밀도, 통전 시간을 조절함에 의해 조절될 수 있다.
도 6의 (c) 를 참조하면, 2층 합금 구조의 도전 패턴(810-3)은 구리재질의 금속층(810a), 주석과 니켈의 2원 합금층(810d)이 차례로 적층된 구조인 것을 알 수 있다.
즉, 구리 재질의 금속층(810a)의 두께, 주석과 니켈의 2원 합금층(810d)의 조성비 및 두께를 조절함에 의해 연성 및 강성이 변화된 도전 패턴(810-3)을 얻을 수 있음을 알 수 있다.
구리 재질의 금속층(810a), 주석과 니켈의 2원 합금층(810d)의 두께는 구리를 가지는 전주도금조, 주석과 니켈을 가지는 전해도금조를 차례로 통과시키되 각각의 금속에 해당하는 전해액의 농도, 전해액의 조성비, 전류 밀도, 통전 시간을 조절함에 의해 조절될 수 있다.
도 6의 (d)를 참조하면, 2층 합금 구조의 도전 패턴(810-4)은 구리와 주석의 2원 합금층(810e)와 니켈 재질의 금속층(810c)이 차례로 적층된 구조인 것을 알 수 있다.
즉, 구리와 니켈의 2원 합금층(810e)의 조성비 및 두께, 니켈 재질의 금속층(810c)의 두께를 조절함에 의해 연성 및 강성이 변화된 도전 패턴(810-4)을 얻을 수 있음을 알 수 있다.
구리와 주석의 2원 합금층(810e)와 니켈 재질의 금속층(810c)의 두께는 구리와 주석을 가지는 전주도금조와 니켈을 가지는 전해도금조를 차례로 통과시키되 각각의 금속에 해당하는 전해액의 농도, 전해액의 조성비, 전류 밀도, 통전 시간을 조절함에 의해 조절될 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다
810...도전 패턴 810a...구리층 810b...주석층 810c...니켈층 810d...주석과 니켈의 2원 합금층
810e...구리와 주석의 2원 합금층
810f...구리, 주석 그리고 니켈의 3원 합금층

Claims (17)

  1. 전주 도금에 의해 전주도금용 몰드 상에 도전 패턴을 형성하는 전주 도금 과정; 및
    상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 도전 패턴을 전사하는 전사 과정; 을 포함하며,
    여기서, 상기 전주 도금 과정은 제1금속, 제2금속 그리고 제3금속이 구비된 도금조에서 수행되며,
    여기서, 상기 제1금속은 구리이고,
    상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
    상기 제3금속은 강성을 부가하기 위한 것으로서, 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 하는 FCCL(Flexible Copper Clad Laminate, 연성동박적층체) 제조 방법.
  2. 제1항에 있어서, 상기 제2금속은 주석(Sn)인 것을 특징으로 하는 FCCL 제조 방법.
  3. 제2항에 있어서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 하는 FCCL 제조 방법.
  4. 제1항에 있어서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 하는 FCCL 제조 방법.
  5. 전주 도금에 의해 전주도금용 몰드 상에 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 형성하는 전주 도금 과정;
    상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 전사하는 전사 과정; 및
    상기 제1금속 재질의 금속층의 하부에 제2금속을 도금하여 제1금속 재질의 금속층과 제2금속 재질의 금속층을 가지는 2층 합금 구조의 도전 패턴을 형성하는 제1전해 도금 과정; 을 포함하며,
    여기서, 상기 제1금속은 구리이고
    상기 제2금속은 연성을 부가하기 위한 것으로서, 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나인 것을 특징으로 하는 FCCL 제조 방법.
  6. 제5항에 있어서, 상기 제2금속은 주석(Sn)인 것을 특징으로 하는 FCCL 제조 방법.
  7. 제5항에 있어서, 상기 제2금속 재질의 금속층 하부에 제3금속 재질의 금속층을 추가적으로 도금하여 제1금속 재질의 금속층, 제2금속 재2재질의 금속층 그리고 제3금속 재질의 금속층으로 이루어지는 3층 합금 구조의 도전 패턴을 형성하는 제2전해 도금 과정;을 더 포함하며,
    여기서, 상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 하는 FCCL 제조 방법.
  8. 제7항에 있어서, 상기 제2금속은 주석(Sn)이고, 상기 제3금속은 니켈(Ni)인 것을 특징으로 하는 FCCL 제조 방법.
  9. 제5항에 있어서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 하는 FCCL 제조 방법.
  10. 전주 도금에 의해 전주도금용 몰드 상에 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 형성하는 전주 도금 과정;
    상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 제1금속 재질의 금속층으로 이루어지는 도전 패턴을 전사하는 전사 과정; 및
    상기 제1금속 재질의 금속층의 하부에 제2금속과 제3금속의 2원 합금을 도금하여 제1금속 재질의 금속층과 2원 합금층으로 이루어지는 2층 합금 구조의 도전 패턴을 형성하는 전해 도금 과정; 을 포함하며,
    여기서, 상기 제1금속은 구리이고
    상기 제2금속은 연성을 부가하기 위한 것으로서 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
    상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 하는 FCCL 제조 방법.
  11. 제10항에 있어서, 상기 제2금속은 주석(Sn)인 것을 특징으로 하는 FCCL 제조 방법.
  12. 제11항에 있어서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 하는 FCCL 제조 방법.
  13. 제10항에 있어서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 하는 FCCL 제조 방법.
  14. 전주 도금에 의해 전주도금용 몰드 상에 제1금속과 제2금속의 2원 합금을 도금하여 2원 합금층을 가지는 도전 패턴을 형성하는 전주 도금 과정;
    상기 전주도금용 몰드로부터 폴리머 플라스틱 필름의 하부로 상기 2원 합금층을 가지는 도전 패턴을 전사하는 전사 과정; 및
    상기 2원 합금층의 하부에 제3금속 재질의 금속층을 2원 합금층과 제3금속 재질의 금속층으로 이루어지는 2층 구조의 도전 패턴을 형성하는 전해 도금 과정;
    을 포함하며,
    여기서, 상기 제1금속은 구리이고
    상기 제2금속은 연성을 부가하기 위한 것으로서 주석(Sn), 금(Au), 은(Ag), 알루미늄(Al) 중의 하나이고,
    상기 제3금속은 강성을 부가하기 위한 것으로서 니켈(Ni), 코발트(Co), 크롬(Cr), 철(Fe), 텅스텐(W), 티타늄(Ti) 중의 하나인 것을 특징으로 하는 FCCL 제조 방법.
  15. 제14항에 있어서, 상기 제2금속은 주석(Sn)인 것을 특징으로 하는 FCCL 제조 방법.
  16. 제15항에 있어서, 상기 제3금속은 니켈(Ni)인 것을 특징으로 하는 FCCL 제조 방법.
  17. 제14항에 있어서, 상기 폴리머 플라스틱 필름은 PI 재질인 것을 특징으로 하는 FCCL 제조 방법.
KR1020180151028A 2018-11-29 2018-11-29 Fccl 제조 방법 KR102197865B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180151028A KR102197865B1 (ko) 2018-11-29 2018-11-29 Fccl 제조 방법
PCT/KR2019/016455 WO2020111767A1 (ko) 2018-11-29 2019-11-27 도전 패턴의 연성 및 강성 조절이 가능한 fccl 제조 방법
US17/295,015 US11665828B2 (en) 2018-11-29 2019-11-27 Method for manufacturing FCCL capable of controlling flexibility and stiffness of conductive pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180151028A KR102197865B1 (ko) 2018-11-29 2018-11-29 Fccl 제조 방법

Publications (2)

Publication Number Publication Date
KR20200065172A true KR20200065172A (ko) 2020-06-09
KR102197865B1 KR102197865B1 (ko) 2021-01-05

Family

ID=70852189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151028A KR102197865B1 (ko) 2018-11-29 2018-11-29 Fccl 제조 방법

Country Status (3)

Country Link
US (1) US11665828B2 (ko)
KR (1) KR102197865B1 (ko)
WO (1) WO2020111767A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220161059A (ko) * 2021-05-28 2022-12-06 주식회사 이랜텍 전주도금을 이용한 캐패시터형 센서 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20070106669A (ko) * 2007-10-16 2007-11-05 조수제 회로기판 및 그 제조방법
KR101200435B1 (ko) 2011-05-13 2012-11-12 주식회사 이엠텍 고출력 마이크로 스피커
KR101363522B1 (ko) 2013-09-04 2014-02-14 주식회사 비에스이 마이크로스피커용 전기 브릿지를 갖는 일체형 서스펜션
KR20150026728A (ko) * 2013-08-30 2015-03-11 플렉스 텍 코., 엘티디. 연성 인쇄 회로 기판 제조용 전기 도금 장치
US20150382445A1 (en) * 2014-06-26 2015-12-31 Hicel Co., Ltd. Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
KR20180018034A (ko) * 2016-08-12 2018-02-21 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 전자 디바이스

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959547A (en) * 1971-07-29 1976-05-25 Photocircuits Division Of Kollmorgen Corporation Process for the formation of real images and products produced thereby
JPS5545382B2 (ko) * 1972-10-04 1980-11-18
US5047114A (en) * 1984-11-02 1991-09-10 Amp-Akzo Corporation Process for the production of metal clad thermoplastic base materials and printed circuits on thermoplastic base materials
JPH0639155B2 (ja) * 1986-02-21 1994-05-25 名幸電子工業株式会社 銅張積層板の製造方法
JPS63299296A (ja) * 1987-05-29 1988-12-06 Meiko Denshi Kogyo Kk 導体回路板の製造方法
JPS63296963A (ja) * 1987-05-29 1988-12-05 Meiko Denshi Kogyo Kk 記録電極板の製造方法
WO1997016585A1 (en) * 1995-10-30 1997-05-09 Kimberly-Clark Worldwide, Inc. Fiber spin pack
US6773573B2 (en) * 2001-10-02 2004-08-10 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
JP2006216888A (ja) * 2005-02-07 2006-08-17 Toray Ind Inc 回路基板用材料とそれを用いた回路基板の製造方法
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
CN103314652A (zh) * 2012-01-17 2013-09-18 松下电器产业株式会社 配线基板及其制造方法
CN115066085B (zh) * 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20070106669A (ko) * 2007-10-16 2007-11-05 조수제 회로기판 및 그 제조방법
KR101200435B1 (ko) 2011-05-13 2012-11-12 주식회사 이엠텍 고출력 마이크로 스피커
KR20150026728A (ko) * 2013-08-30 2015-03-11 플렉스 텍 코., 엘티디. 연성 인쇄 회로 기판 제조용 전기 도금 장치
KR101363522B1 (ko) 2013-09-04 2014-02-14 주식회사 비에스이 마이크로스피커용 전기 브릿지를 갖는 일체형 서스펜션
US20150382445A1 (en) * 2014-06-26 2015-12-31 Hicel Co., Ltd. Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
KR20180018034A (ko) * 2016-08-12 2018-02-21 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 전자 디바이스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220161059A (ko) * 2021-05-28 2022-12-06 주식회사 이랜텍 전주도금을 이용한 캐패시터형 센서 제조방법

Also Published As

Publication number Publication date
KR102197865B1 (ko) 2021-01-05
WO2020111767A1 (ko) 2020-06-04
US20220007514A1 (en) 2022-01-06
US11665828B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US4190474A (en) Method of making a printed circuit board having mutually etchable copper and nickel layers
CN101374388B (zh) 一种高剥离强度的细线路挠性电路板的制作方法
US20130220679A1 (en) Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
CN105979710B (zh) 复合金属箔及其制造方法以及印刷布线板
KR101421701B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
Chan et al. Effects of additives and convection on Cu foil fabrication with a low surface roughness
US20120031648A1 (en) Wiring circuit board
KR102197865B1 (ko) Fccl 제조 방법
US4311768A (en) Printed circuit board having mutually etchable copper and nickel layers
KR20140041080A (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
US4220945A (en) Printed circuit substrate with resistance coat
KR20120115310A (ko) 전자 회로 및 그 형성 방법 그리고 전자 회로 형성용 동장 적층판
US4260449A (en) Method of forming a printed circuit
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR20030067535A (ko) 양면 배선 기판의 제조 방법
KR100965328B1 (ko) 내열 특성이 개선된 인쇄회로용 동박
JP2005256159A (ja) 銅めっき皮膜の成膜方法、半導体パッケージ用樹脂フィルム基板の連続銅めっき装置ならびにフレキシブル銅張り積層板
KR100828239B1 (ko) 다층 표면을 갖는 금속박막을 제조하기 위한 장치
US8303792B1 (en) High strength electrodeposited suspension conductors
CN205443483U (zh) 高可焊性的锡镍合金镀层结构
EP2320717A1 (en) Wiring circuit board and method of manufacturing the same
KR102120768B1 (ko) 서스펜션 제조 방법, 이에 의해 제조된 서스펜션
KR102152897B1 (ko) 서스펜션 제조 방법
KR20150080712A (ko) Facl을 이용한 양면 fpcb 제조 방법
KR100797220B1 (ko) 라미네이션 공정을 포함하는 연성 동박 적층판의 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant