KR20200042640A - Method of processing shape of substrates - Google Patents

Method of processing shape of substrates Download PDF

Info

Publication number
KR20200042640A
KR20200042640A KR1020180122999A KR20180122999A KR20200042640A KR 20200042640 A KR20200042640 A KR 20200042640A KR 1020180122999 A KR1020180122999 A KR 1020180122999A KR 20180122999 A KR20180122999 A KR 20180122999A KR 20200042640 A KR20200042640 A KR 20200042640A
Authority
KR
South Korea
Prior art keywords
substrate
grinding
present
ceramic block
center
Prior art date
Application number
KR1020180122999A
Other languages
Korean (ko)
Inventor
송기수
조현정
김정
곽일환
Original Assignee
한솔테크닉스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한솔테크닉스(주) filed Critical 한솔테크닉스(주)
Priority to KR1020180122999A priority Critical patent/KR20200042640A/en
Publication of KR20200042640A publication Critical patent/KR20200042640A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

The present invention relates to a substrate shape processing method which improves Epi quality by manufacturing a substrate so that the rotation center and the center of gravity of the substrate coincide during an Epi process. According to the present invention, the substrate manufacturing method comprises the steps of: slicing an ingot in a form of a substrate; grinding or wrapping doubled-sided surfaces of the substrate; grinding an edge of the substrate; heat-treating the substrate; mounting the heat-treated substrate on a ceramic block; and grinding an upper surface of the mounted substrate with a diamond pad, wherein the ceramic block is flat in the center of the upper surface, but has an edge region in a double tapered shape having two different inclinations.

Description

기판 형상 가공 방법{Method of processing shape of substrates}Method of processing shape of substrates

본 발명은 반도체 소자용 기판 형상 가공 방법에 관한 것으로서, 보다 상세하게는 세라믹 블록 형상 가공을 통한 기판 형상 가공 방법에 관한 것이다.The present invention relates to a substrate shape processing method for a semiconductor device, and more particularly, to a substrate shape processing method through ceramic block shape processing.

발광다이오드(light emitting diode, LED)는 기존 조명용 광원(형광등, 백열등)과 비교하여 소비전력 대비 밝기가 우수하며, 부피가 작고, 두께가 얇고, 수은 등의 유해 물질이 포함되지 않는 장점이 있다. 그리고 발광다이오드는 방향성 광원으로 영역별 선택 조명이 가능하므로, 각종 조명, 신호등, 전광판 등에 이용되고 있다.Light emitting diodes (LEDs) have the advantages of superior brightness to power consumption, small volume, thin thickness, and no harmful substances such as mercury compared to conventional lighting sources (fluorescent lamps, incandescent lamps). In addition, since the light emitting diode is a directional light source, selective illumination for each area is possible, and thus, it is used in various types of lighting, traffic lights, electronic displays, and the like.

또한, 발광다이오드는 현재 휴대폰과 LCD 등의 디스플레이이의 백라이트유닛(back light unit, BLU)으로 널리 이용되고 있다. 이러한 발광 다이오드는 사파이어 계통의 기판 상에 활성층을 에피 성장시켜 제조되는데, 이때 이용되는 사파이어 기판을 제조하는 방법에 관해서는, 등록특허 10-1766578호(기판 제조방법) 등에 개시된 바 있다.In addition, light-emitting diodes are currently widely used as back light units (BLUs) for displays such as mobile phones and LCDs. Such a light emitting diode is manufactured by epi-growing an active layer on a sapphire-based substrate, and a method of manufacturing a sapphire substrate used at this time has been disclosed in Patent No. 10-1766578 (substrate manufacturing method).

종래의 경우, 기판을 제조할 때 기판을 도 1에 도시된 바와 같은 형상의 세라믹 블록에 기판을 마운팅 한 후, 다이아몬드 패드를 이용하여 기판의 상면을 그라인딩 한다. 그러면, 기판이 전체적으로 도 2에 도시된 바와 같은 TTV(total thickness variation)를 가지도록 연마된다. 참고로, 도 3에 도시된 바와 같이, Bottom은 기판의 평평한(flat) 부분을 의미하고, Top은 Bottom의 반대편측을 의미하며, Center는 기판의 중앙 영역을 의미한다.In the conventional case, when the substrate is manufactured, after mounting the substrate on a ceramic block having a shape as shown in FIG. 1, the upper surface of the substrate is ground using a diamond pad. The substrate is then polished to have a total thickness variation (TTV) as shown in FIG. 2 as a whole. For reference, as shown in FIG. 3, the bottom means a flat portion of the substrate, the top means the opposite side of the bottom, and the center means the central area of the substrate.

한편, 기판이 제조되면 MOCVD 공정으로 기판에 Epi 성장을 하는데, 이때 기판을 회전하면서 Epi 성장을 한다. 하지만, 기판이 도 2에 도시된 형태의 두께분포를 가지면, 회전시 기판의 무게중심과 회전중심이 불일치하게 되어 Epi 품질이 저하되는 문제점이 있다.Meanwhile, when the substrate is manufactured, epi growth is performed on the substrate by a MOCVD process. At this time, epi growth is performed while rotating the substrate. However, if the substrate has a thickness distribution in the form shown in FIG. 2, there is a problem in that the quality of the epi is lowered due to mismatch between the center of gravity and the center of rotation of the substrate during rotation.

등록특허 10-1766578호(기판 제조방법)Patent No. 10-1766578 (substrate manufacturing method)

본 발명은 Epi 공정 시 기판의 회전중심과 무게중심이 일치되도록 기판을 제조함으로써 Epi 품질이 향상되도록 하는 기판 형상 가공 방법을 제공하는 것이다.The present invention is to provide a substrate shape processing method to improve the Epi quality by manufacturing the substrate to match the rotation center and the center of gravity of the substrate during the Epi process.

본 발명에 따른 기판 형상 가공 방법은 잉곳(ingot)을 기판 형태로 절단(slicing)하는 단계;와, 상기 기판의 양면을 그라인딩 또는 래핑하는 단계;와, 상기 기판의 모서리를 가공(edge grinding)하는 단계;와, 상기 기판을 열처리하는 단계;와, 상기 열처리 된 기판을 세라믹 블록에 마운팅 하는 단계;와, 상기 마운팅 된 기판의 상면을 다이아몬드 패드로 그라인딩 하는 그라인딩 단계;를 포함하며, 상기 세라믹 블록은 그 상면의 중앙부는 평평하되 가장자리 영역은 서로 다른 2개의 기울기를 가지는 2중으로 테이퍼진 형상으로 형성되는 것을 특징으로 한다.The substrate shape processing method according to the present invention comprises the steps of: cutting an ingot into a substrate; grinding or wrapping both sides of the substrate; and edge grinding the substrate. Step; and, heat-treating the substrate; and, mounting the heat-treated substrate to a ceramic block; and, grinding the upper surface of the mounted substrate with a diamond pad; includes, the ceramic block The central portion of the upper surface is flat, but the edge region is characterized by being formed in a double tapered shape having two different slopes.

본 발명에 따르면, Epi 공정에서 기판의 회전중심과 무게중심이 일치됨으로써 기판의 Epi 품질이 향상된다.According to the present invention, the Epi quality of the substrate is improved by matching the rotation center and the center of gravity of the substrate in the Epi process.

도 1은 종래 세라믹 블록의 단면도이다.
도 2는 종래 다이아몬드 그라인딩 후 기판의 TTV(total thickness variation)를 나타내는 그래프이다.
도 3은 기판을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 기판 형상 가공 방법의 개략적인 흐름도이다.
도 5는 제2그라인딩 공정에서 사용되는 세라믹 블록의 단면도이다.
도 6은 본 발명의 일 실시예에 따라 제조된 기판의 TTV(total thickness variation)를 나타내는 그래프이다.
도 7은 제1그라운딩 단계를 설명하기 위한 도면이다.1 is a cross-sectional view of a conventional ceramic block.
Figure 2 is a graph showing the total thickness variation (TTV) of the substrate after the conventional diamond grinding.
3 is a view showing a substrate.
4 is a schematic flowchart of a substrate shape processing method according to an embodiment of the present invention.
5 is a cross-sectional view of a ceramic block used in the second grinding process.
6 is a graph showing a total thickness variation (TTV) of a substrate manufactured according to an embodiment of the present invention.
7 is a view for explaining the first grounding step.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 기판 제조방법에 관하여 설명한다.Hereinafter, a method of manufacturing a substrate according to a preferred embodiment of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 따른 기판 형상 가공 방법의 개략적인 흐름도이고, 도 5는 제2그라인딩 공정에서 사용되는 세라믹 블록의 단면도이며, 도 6은 본 발명의 일 실시예에 따라 제조된 기판의 TTV(total thickness variation)를 나타내는 그래프이며, 도 7은 제1그라운딩 단계를 설명하기 위한 도면이다.4 is a schematic flowchart of a substrate shape processing method according to an embodiment of the present invention, FIG. 5 is a cross-sectional view of a ceramic block used in a second grinding process, and FIG. 6 is manufactured according to an embodiment of the present invention It is a graph showing the total thickness variation (TTV) of the substrate, and FIG. 7 is a view for explaining the first grounding step.

도 4 내지 도 7을 참조하면, 기판 형상 가공 방법에서, 단계 410은 절단 공정으로, 잉곳(ingot)을 기판 형태로 절단(slicing)한다. 잉곳은 사파이어, LiTaO3 및 LiNbO3 중 적어도 하나로 이루어질 수 있다. 이 절단단계는 와이어 쏘(wire saw)를 통해 수행될 수 있다. 이때 사용되는 와이어 쏘는 멀티 와이어 쏘(multi wire saw)일 수 있다.4 to 7, in the substrate shape processing method, step 410 is a cutting process, and the ingot is cut into a substrate shape. The ingot may be made of at least one of sapphire, LiTaO3 and LiNbO3. This cutting step can be performed through a wire saw. At this time, the wire saw used may be a multi wire saw.

단계 420은 제1그라운딩 공정으로, 기판의 상면 및 하면을 그라인딩 한다. 구체적으로 살펴보면, 도 2에 도시된 바와 같이 서로 마주보게 배치된 한 쌍의 다이아몬드 패드(11,21) 사이에 기판(W)을 배치한다. 이때, 각 다이아몬드 패드는 회전 가능한 상정반(10) 및 하정반(20)에 각각 결합되어 회전 가능한 상태이다. 그리고, 기판(W)은 기판 캐리어(30)에 삽입된 상태로 배치된다. 이 상태에서 다이아몬드 패드(11,21)를 이용하여 기판의 상면 및 하면을 동시에 그라인딩 한다. Step 420 is a first grounding process, where the top and bottom surfaces of the substrate are ground. Specifically, as shown in FIG. 2, the substrate W is disposed between a pair of diamond pads 11 and 21 arranged to face each other. At this time, each diamond pad is coupled to the rotatable top plate 10 and the bottom plate 20, respectively, and is rotatable. Then, the substrate W is disposed in a state inserted into the substrate carrier 30. In this state, the upper and lower surfaces of the substrate are simultaneously ground using the diamond pads 11 and 21.

특히, 본 발명의 경우에는 기판의 상면과 하면을 서로 다른 Ra(중심선 평균 거칠기)로 연마한다. 기판의 하면은 다이아몬드 입자의 크기가 40~50㎛ 정도(바람직하게는 45㎛)인 다이아몬드 패드(21)로 연마한다. 그러면, 기판의 하면은 종래에 래핑 공정을 수행한 정도의 Ra를 가지게 된다. 그리고, 기판의 상면은 다이아몬드 입자의 크기가 1~2㎛(바람직하게는 1.5㎛) 정도인 다이아몬드 패드(11)로 연마한다. 그러면, 기판의 상면은 기판 하면 보다 낮은 Ra를 가지게 된다.In particular, in the present invention, the upper and lower surfaces of the substrate are polished with different Ras (average roughness of center line). The lower surface of the substrate is polished with a diamond pad 21 having a diamond particle size of about 40 to 50 µm (preferably 45 µm). Then, the lower surface of the substrate has a Ra equivalent to a degree in which a lapping process is conventionally performed. Then, the upper surface of the substrate is polished with a diamond pad 11 having a diamond particle size of 1 to 2 µm (preferably 1.5 µm). Then, the upper surface of the substrate has a lower Ra than the lower surface of the substrate.

본 발명의 일 실시예에 있어서, 상면 Ra는 0.01~0.02㎛이며, 하면 Ra는 0.4~1.1㎛가 바람직하다.In one embodiment of the present invention, the upper surface Ra is 0.01 to 0.02 μm, and the lower surface Ra is preferably 0.4 to 1.1 μm.

단계 430은 에지 공정으로, 기판의 모서리를 가공(edge grinding)한다.Step 430 is an edge process, edge grinding of the substrate.

단계 440은 열처리 공정으로, 기판을 열처리함으로써, 제1그라운딩 및 모서리 가공 과정에서 기판에 형성된 가공응력을 해소한다. 이때, 기판을 대략적으로 1500~1700℃ 정도의 온도 범위에서 열처리하는 것이 바람직하다.Step 440 is a heat treatment process, by heat-treating the substrate, to relieve the processing stress formed on the substrate in the first grounding and edge processing. At this time, it is preferable to heat-treat the substrate in a temperature range of approximately 1500 to 1700 ° C.

단계 450은 마운팅 공정으로, 기판을 마운팅 한다. 기판의 마운팅은 광경화 반응을 일으키는 경화수지를 사용한 UV 마운팅으로 실시될 수 있다. 이때, 도 5에 도시된 바와 같이, 세라믹 블록의 상면은 그 중앙부는 평평하고, 가장자리는 서로 다른 2개의 기울기를 가지는 2중으로 테이퍼진 형상으로 형성된다. 이때, 세라믹 블록 가장자리에서 바깥쪽 부분이 안쪽 보다 더 큰 기울기로 테이퍼지게 형성된다. 도 5를 참조하면, D2 및 D3는 D1의 대략 1/8이 바람직하다. 본 발명의 일 실시예에서, D1은 485mm, D2 및 D3는 120±3mm, D4 및 D5는 0.003mm인 것이 바람직하다.Step 450 is a mounting process, mounting the substrate. Mounting of the substrate may be performed by UV mounting using a curing resin that causes a photocuring reaction. At this time, as shown in FIG. 5, the upper surface of the ceramic block has a flat central portion, and the edges are formed in a double tapered shape having two different slopes. At this time, the outer portion at the edge of the ceramic block is formed to taper with a greater inclination than the inner side. 5, D2 and D3 are preferably about 1/8 of D1. In one embodiment of the invention, D1 is preferably 485mm, D2 and D3 are 120 ± 3mm, D4 and D5 are 0.003mm.

마지막으로, 단계 460은 제2그라운딩 단계로, 마운팅된 기판의 상면을 다이아몬드 패드로 그라운딩 한다. 이때, 다이아몬드 패드의 다이아몬드 입자는 제1그라운딩 단계에서의 다이아몬드 입자 보다 더 작은 크기를 가지며, 이를 이용하여 기판의 상면을 경면 연마한다. 참고로, 제2그라운딩 단계는 종래의 CMP(chemical mechanical plishing)) 공정을 대체하는 것이다.Finally, step 460 is a second grounding step, in which the top surface of the mounted substrate is ground with a diamond pad. At this time, the diamond particles of the diamond pad have a smaller size than the diamond particles in the first grounding step, and the upper surface of the substrate is mirror-polished using this. For reference, the second grounding step is to replace the conventional chemical mechanical plishing (CMP) process.

그리고, 이와 같이 기판을 제조하면, 기판이 도 6에 도시된 형태의 TTV(total thickness variation)를 가지게 된다. And, when the substrate is manufactured as described above, the substrate has a total thickness variation (TTV) of the type shown in FIG. 6.

참고로, 본 발명자는 다이아몬드 패드로 기판을 그라인딩 할때 기판의 하면 형상(또는 거칠기)에 따라 기판 상면의 평탄도가 영향을 받게 된다는 점을 발견하고 이에 착안한 연구과정을 통해, 기판이 마운팅 되는 세라믹 블록의 상면 형상을 이중으로 테이퍼지게 하면 도 6과 같은 형태의 TTV를 가지는 기판을 제조할 수 있음을 발명하게 되었다.For reference, the present inventors discovered that when grinding a substrate with a diamond pad, the flatness of the upper surface of the substrate is affected according to the shape (or roughness) of the lower surface of the substrate, and through this research process, the substrate is mounted. When the upper surface shape of the ceramic block is double tapered, it has been invented that a substrate having a TTV having the form shown in FIG. 6 can be manufactured.

그리고, 이와 같이 기판을 제조하면 Epi 공정시 기판의 무게중심과 회전중심이 동일하게 되고, 그 결과 Epi 품질이 향상된다.In addition, when the substrate is manufactured as described above, in the Epi process, the center of gravity and rotation of the substrate are the same, and as a result, the Epi quality is improved.

또한, 본 발명에서는 제1그라운딩 공정시 기판의 하면은 종래 래핑 공정을 대체하는 수준으로 연마하고, 기판의 상면은 기판 하면 보다 낮은 Ra 수준으로 연마한다. 따라서, 후속되는 제2그라운딩 공정에서 기판의 상면을 훨씬 더 빠른 속도로 경면 연마할 수 있다. In addition, in the present invention, during the first grounding process, the lower surface of the substrate is polished to a level that replaces the conventional lapping process, and the upper surface of the substrate is polished to a lower Ra level than the lower surface of the substrate. Therefore, it is possible to mirror polish the upper surface of the substrate at a much faster rate in the subsequent second grounding process.

부연하여 설명하면, 만약 제1그라운딩 공정에서 기판의 상면도 하면과 동일한 Ra로 연마된다면, 후속하는 제2그라운딩 공정에서 기판을 경면 연마하는데 머 많은 시간(연마시간이 길어지거나, 또는 다이아몬드 입자의 크기를 변경하면서 복수 회에 거쳐서 연마해야 됨)이 소요되지만, 본 발명에서는 이미 제1그라운딩 공정에서 기판 상면이 상당한 수준의 Ra로 연마되기 때문에 후속되는 제2그라운딩 공정을 간소화할 수 있다.In other words, if the top surface of the substrate in the first grounding process is polished to the same Ra as the bottom surface, it takes a lot of time (the polishing time becomes longer or the size of diamond particles) to polish the substrate in the subsequent second grounding process. ), But in the present invention, since the upper surface of the substrate is already polished to a significant level of Ra in the first grounding process, the subsequent second grounding process can be simplified.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the technical field to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Of course, various modifications can be made to anyone having ordinary knowledge, and such changes are within the scope of the claims.

10...상정반 20...하정반
11,21...다이아몬드 패드
30...기판 캐리어10 ... top plate 20 ... bottom plate
11,21 ... diamond pad
30 ... substrate carrier

Claims (1)

잉곳(ingot)을 기판 형태로 절단(slicing)하는 단계;
상기 기판의 양면을 그라인딩 또는 래핑하는 단계;
상기 기판의 모서리를 가공(edge grinding)하는 단계;
상기 기판을 열처리하는 단계;
상기 열처리 된 기판을 세라믹 블록에 마운팅 하는 단계; 및
상기 마운팅 된 기판의 상면을 다이아몬드 패드로 그라인딩 하는 그라인딩 단계;를 포함하며,
상기 세라믹 블록은 그 상면의 중앙부는 평평하되 가장자리 영역은 서로 다른 2개의 기울기를 가지는 2중으로 테이퍼진 형상으로 형성되는 것을 특징으로 하는 기판 형상 가공 방법.Slicing the ingot into a substrate;
Grinding or wrapping both sides of the substrate;
Edge grinding of the substrate;
Heat treating the substrate;
Mounting the heat-treated substrate on a ceramic block; And
Include a; grinding step of grinding the upper surface of the mounted substrate with a diamond pad,
The ceramic block has a central portion of its upper surface, but the edge region is formed in a double tapered shape having two different inclinations.
KR1020180122999A 2018-10-16 2018-10-16 Method of processing shape of substrates KR20200042640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180122999A KR20200042640A (en) 2018-10-16 2018-10-16 Method of processing shape of substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122999A KR20200042640A (en) 2018-10-16 2018-10-16 Method of processing shape of substrates

Publications (1)

Publication Number Publication Date
KR20200042640A true KR20200042640A (en) 2020-04-24

Family

ID=70466172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122999A KR20200042640A (en) 2018-10-16 2018-10-16 Method of processing shape of substrates

Country Status (1)

Country Link
KR (1) KR20200042640A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101766578B1 (en) 2016-01-25 2017-08-08 한솔테크닉스(주) Method of manufacturing substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101766578B1 (en) 2016-01-25 2017-08-08 한솔테크닉스(주) Method of manufacturing substrate

Similar Documents

Publication Publication Date Title
KR101643342B1 (en) Sapphire substrate and method of fabricating the same
US8486729B2 (en) Light-emitting device having a thinned structure and the manufacturing method thereof
TW200715488A (en) Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
KR20140095395A (en) Semiconductor light emittind device and light emitting apparatus
KR20050029645A (en) Method for separating sapphire wafer into chips using sand blast
JP2007284283A (en) PROCESSING METHOD FOR GaN SINGLE CRYSTAL SUBSTRATE AND GaN SINGLE CRYSTAL SUBSTRATE
KR20200042640A (en) Method of processing shape of substrates
CN110465883B (en) Grinding structure and grinding method of LED chip and LED chip
US20080128708A1 (en) GaN single crystal substrate and method for processing surface of GaN single crystal substrate
KR20050029646A (en) Method for separating sapphire wafer into chips using dry-etching
CN100392810C (en) Method for adhering piece in working procedure for reducing thin of sapphire substrate
CN104008964A (en) Method of grinding substrate and method of manufacturing semiconductor light emitting device using the same
KR101766578B1 (en) Method of manufacturing substrate
CN101499505B (en) Semiconductor luminous element with thinning structure and its production method
TW202116693A (en) Manufacturing method of ceramic chips
KR101139481B1 (en) Method of slicing artificial single crystal corundum ingot
KR101921411B1 (en) Method of manufacturing substrate
KR20020060617A (en) Nitride semiconductor chip and method for manufacturing nitride semiconductor chip
KR101525614B1 (en) Method of manufacturing substrate
CN112542373A (en) Method for improving grinding yield of warped sapphire wafer
CN102136537B (en) Semiconductor illuminating element with thinned structure and preparation method thereof
KR101292619B1 (en) Method of manufacturing substrate
CN103915536A (en) Lighting device and manufacturing method thereof
KR101525615B1 (en) Method of manufacturing substrate
CN1770490A (en) Manufacturing method for semiconductor light emitting device