KR20200032920A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20200032920A
KR20200032920A KR1020180112170A KR20180112170A KR20200032920A KR 20200032920 A KR20200032920 A KR 20200032920A KR 1020180112170 A KR1020180112170 A KR 1020180112170A KR 20180112170 A KR20180112170 A KR 20180112170A KR 20200032920 A KR20200032920 A KR 20200032920A
Authority
KR
South Korea
Prior art keywords
memory
authentication key
encrypted
boot image
boot
Prior art date
Application number
KR1020180112170A
Other languages
English (en)
Other versions
KR102558901B1 (ko
Inventor
김기성
이용상
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180112170A priority Critical patent/KR102558901B1/ko
Priority to US16/409,263 priority patent/US11170110B2/en
Priority to CN201910743240.3A priority patent/CN110929261B/zh
Publication of KR20200032920A publication Critical patent/KR20200032920A/ko
Application granted granted Critical
Publication of KR102558901B1 publication Critical patent/KR102558901B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Abstract

메모리 시스템은, 제1 펌웨어를 포함하는 암호화된 제1 부트 이미지, 제2 펌웨어를 포함하는 암호화된 제2 부트 이미지 및 상기 제2 부트 이미지의 암호화를 해제하기 위한 제2 인증 키를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하며, 부트 로더 및 상기 암호화된 제1 부트 이미지의 암호화 해제를 위한 제1 인증 키를 저장하는 부트 메모리, 제1 코어를 각각 포함하는 하나 이상의 제1 프로세싱 블록, 제2 코어를 각각 포함하는 하나 이상의 제2 프로세싱 블록 및 버퍼 메모리를 포함하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치로 데이터를 처리하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 메모리 시스템의 성능 및 보안성을 향상시키는 부팅 방법 및 장치를 제안한다.
본 발명의 일 실시예에 따른 메모리 시스템은, 제1 펌웨어를 포함하는 암호화된 제1 부트 이미지, 제2 펌웨어를 포함하는 암호화된 제2 부트 이미지 및 상기 제2 부트 이미지의 암호화를 해제하기 위한 제2 인증 키를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하며, 부트 로더 및 상기 암호화된 제1 부트 이미지의 암호화 해제를 위한 제1 인증 키를 저장하는 부트 메모리, 제1 코어를 각각 포함하는 하나 이상의 제1 프로세싱 블록, 제2 코어를 각각 포함하는 하나 이상의 제2 프로세싱 블록 및 버퍼 메모리를 포함하는 컨트롤러를 포함한다.
상기 컨트롤러는, 부팅 시, 상기 하나 이상의 제1 프로세싱 블록은 상기 부트 로더를 실행하여 상기 암호화된 제1 부트 이미지를 상기 버퍼 메모리로 로드하고, 상기 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하여, 상기 제1 펌웨어를 구동시켜 상기 하나 이상의 제1 프로세싱 블록을 초기화할 수 있다.
상기 컨트롤러는, 상기 초기화된 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록을 통해 상기 제1 펌웨어에 따라 상기 암호화된 제2 부트 이미지 및 상기 제2 인증 키를 상기 버퍼 메모리로 로드하고 상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하여 상기 제2 펌웨어를 구동시켜 상기 하나 이상의 제2 프로세싱 블록을 초기화화할 수 있다.
본 발명의 일 실시예에 따른, 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서, 하나 이상의 제1 프로세싱 블록이 상기 컨트롤러의 부트 메모리에 저장된 부트 로더를 실행하여 상기 메모리 장치에 저장된 암호화된 제1 부트 이미지를 상기 컨트롤러의 버퍼 메모리로 로드하는 단계; 상기 하나 이상의 제1 프로세싱 블록이 상기 부트 메모리에 저장된 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 단계; 상기 하나 이상의 제1 프로세싱 블록이 제1 펌웨어를 구동시켜 상기 하나 이상의 제1 프로세싱 블록을 초기화하는 단계; 상기 초기화된 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록이 상기 제1 펌웨어에 따라 상기 메모리 장치에 저장된 암호화된 제2 부트 이미지 및 상기 메모리 장치에 저장된 제2 인증 키를 상기 버퍼 메모리로 로드하는 단계; 상기 어느 하나의 제1 프로세싱 블록이 상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 단계; 및 상기 어느 하나의 제1 프로세싱 블록이 상기 제2 펌웨어를 구동시켜 상기 하나 이상의 제2 프로세싱 블록을 초기화하는 단계를 포함한다.
본 발명은 메모리 시스템의 성능 및 보안성을 향상시키는 부팅 방법 및 장치를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 개략적으로 도시한 도면이다.
도 2 내지 3b는 본 발명의 일 실시예에 따른 메모리 시스템의 부팅 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 구조를 개략적으로 도시한 도면이다.
도 5 내지 도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템(110)을 개략적으로 도시한 도면이다.
메모리 시스템(110)은, 호스트의 요청에 응답하여 동작하며, 특히 호스트에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다.
상기 호스트는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
상기 호스트는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서 상기 호스트는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
여기서, 메모리 시스템(110)은 호스트와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
한편, 메모리 장치(150)는 부트 이미지를 저장할 수 있다. 상기 부트 이미지는 펌웨어 및 상기 펌웨어를 구동하는 데 필요한 데이터를 포함할 수 있다. 한편, 상기 펌웨어는 후술할 프로세서(134)에서 구동될 수 있으며, 메모리 시스템(110)의 동작에 필요한 커맨드를 포함할 수 있다. 예컨대, 상기 펌웨어는 호스트 인터페이스(132), 프로세서(134), 파워 관리 유닛(140) 및 메모리 인터페이스(142) 중 적어도 어느 하나를 제어할 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트로 제공하고, 호스트로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 부트 메모리(Boot Memory)(136), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142) 및 메모리(Memory)(144)를 포함한다.
호스트 인터페이스 유닛(132)은, 호스트의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다. PMU(140)는 파워 관리 펌웨어를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 버퍼 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 버퍼 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 버퍼 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 버퍼 메모리(144)는, 호스트와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
도 1을 참조하면, 프로세서(134)는 복수의 프로세싱 블록을 포함할 수 있다. 상기 복수의 프로세싱 블록 각각은 연산 처리를 위한 코어 및 상기 코어의 동작에 필요한 데이터를 저장하는 메모리(미도시)를 포함할 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 피쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 부트 메모리(136)는, 메모리 시스템(110)의 부팅을 위해 필요한 데이터를 저장할 수 있다. 구체적으로, 부트 메모리(136)는 부트 로더 및 인증 키를 포함할 수 있다. 부트 메모리(136)는 전원이 공급되지 않아도 데이터를 유지할 수 있다.
메모리 시스템(110)이 파워 업 되면, 프로세서(134)는 상기 부트 로더가 나타내는 커맨드에 응하여 부트 이미지를 버퍼 메모리(144)로 로드할 수 있다. 상기 부트 로더는 상기 부트 이미지를 버퍼 메모리(144)로 로드하기 위해, 메모리 장치(150)에서 상기 부트 이미지가 저장된 영역을 리드하도록 제어하는 커맨드에 해당하는 소스 코드를 포함할 수 있다.
상기 부트 이미지는 해킹 등에 의해 변조될 수 있다. 상기 변조된 부트 이미지를 이용한 부팅을 방지하기 위해 메모리 시스템(110)은 보안 부팅을 수행할 수 있다. 메모리 시스템(110)은 부트 메모리(146)에 저장된 인증 키를 이용하여 상기 부트 이미지를 인증할 수 있다.
한편, 고성능의 메모리 시스템에 대한 수요가 증가하면서 메모리 시스템(110)을 구성하는 프로세서(134)의 성능이 향상되고, 프로세서(134)에서 구동되는 펌웨어도 세분화되고 있다. 예컨대, 상술한 복수의 프로세싱 블록들 각각은 PMU(140)를 제어하는 파워 관리 펌웨어 및 상술한 HIL, FIL, FTL 등 복수의 펌웨어들 중 적어도 어느 하나를 구동할 수 있다. 따라서, 메모리 장치(150)에 저장된 부트 이미지는 복수의 펌웨어들을 포함할 수 있으며, 상기 부트 이미지의 크기는 증가할 수 있다.
한편, 종래기술에 따른 메모리 시스템에서, 프로세서는 부트 로더에 포함된 커맨드에 응하여 다수의 펌웨어를 구동하기 위한 대용량의 부트 이미지 전부를 컨트롤러의 메모리로 로드하고, 부트 메모리에 포함된 인증 키를 이용하여 상기 전체 부트 이미지에 대한 인증을 수행한다.
부트 로더 및 인증 키 값을 저장하는 부트 메모리는, 동작 속도가 느린 고정 기억 장치일 수 있다. 따라서 상기 부트 로더에 포함된 커맨드에 따른 상기 로드 동작, 상기 인증 동작 속도도 느려질 수 있다. 또한, 상기 부트 메모리에 한 번 저장된 데이터는 수정이 불가하므로, 상기 인증 키 값이 유출되는 경우 종래기술에 따른 메모리 시스템의 보안은 취약할 수 있다.
본 발명의 일 실시예에 따르면, 프로세서(134)는 부트 로더의 커맨드에 응하여 보안 부팅되는 하나 이상의 제1 프로세싱 블록 및 상기 부팅된 하나 이상의 제1 프로세싱 블록의 제어에 의해 보안 부팅되는 하나 이상의 제2 프로세싱 블록을 포함할 수 있다. 도 1은 하나의 제1 프로세싱 블록(146) 및 복수의 제2 프로세싱 블록들(148)을 포함하는 프로세서(134)를 예시하고 있다.
본 발명의 일 실시예에 따르면, 부트 메모리(136)는 메모리 장치(150)에 저장된, 암호화된 제1 부트 이미지를 로드하기 위한 부트 로더 및 상기 제1 부트 이미지를 인증하기 위한 제1 인증 키를 포함할 수 있다. 상기 제1 부트 이미지는 전체 부트 이미지의 일부로서, 상기 제1 펌웨어를 포함할 수 있고, 상기 제2 펌웨어를 버퍼 메모리(144)로 로드하기 위한 소스 코드를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치(150)는 상기 암호화된 제1 부트 이미지, 암호화된 제2 부트 이미지 및 상기 암호화된 제2 부트 이미지를 인증하기 위한 제2 인증 키를 포함할 수 있다. 상기 제2 부트 이미지는 상기 제2 펌웨어를 포함할 수 있다.
이러한 본 발명의 일 실시예에 따르면, 메모리 시스템(110)이 부팅 동작을 수행하기 위해 부트 메모리(136)의 제한된 자원(resource)에 의존하지 않고, 하나 이상의 제1 프로세싱 블록(146) 및 메모리 장치(150)의 자원을 추가로 이용함으로써 부팅 동작의 성능이 향상되고, 복수의 인증 키를 사용함으로써 보안이 강화될 수 있다.
한편, 도 1은 상기 제2 인증 키가 메모리 장치(150)에서 상기 암호화된 제1 및 제2 부트 이미지가 저장된 영역과는 별개의 영역에 저장되어 있음을 예시하고 있다. 그러나 본 발명은 이에 한정되지 않으며, 일 실시예에서 상기 제2 인증 키는 상기 암호화된 제1 부트 이미지에 포함될 수 있다.
도 2 내지 3b는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 부팅 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 시스템(110)이 파워 온 되면, 단계 S202에서 제1 프로세싱 블록(146)은 부트 메모리(136)에 저장된 부트 로더를 실행할 수 있다. 제1 프로세싱 블록(146)은 상기 부트 로더가 나타내는 커맨드에 응하여 메모리 장치(150)에 저장된 상기 암호화된 제1 부트 이미지를 버퍼 메모리(144)로 로드할 수 있다.
다시 도 2를 참조하면, 단계 S204에서 제1 프로세싱 블록(146)은 부트 메모리(136)에 저장된 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제할 수 있다.
일 실시예에서, 상기 암호화된 제1 부트 이미지는 자기 자신에 대한 암호화를 해제하기 위한 제1 해제 인증 키를 포함할 수 있다. 제1 프로세싱 블록(146)은 상기 해제 인증 키를 추출하고, 상기 제1 인증 키와 비교하여 상기 제1 부트 이미지의 암호화를 해제할 수 있다.
일 실시예에서, 제1 프로세싱 블록(146)은 소정의 연산을 수행하여 상기 제1 부트 이미지로부터 제1 해제 인증 키를 추출할 수 있다. 제1 프로세싱 블록(146)은 상기 추출된 제1 해제 인증 키와 상기 제1 인증 키를 비교하여 상기 제1 부트 이미지의 암호화를 해제할 수 있다. 부트 메모리(136)는 상기 소정의 연산을 위한 소스 코드를 더 포함할 수 있다.
상기 암호화된 제1 부트 이미지가 변조된 경우 상기 제1 인증 키와 제1 인증 해제 키는 서로 일치하지 않는다. 상기 제1 인증 키와 제1 인증 해제 키가 일치하지 않는 경우(단계 S204에서, "N"), 제1 프로세싱 블록(146)은 부팅 동작을 종료한다.
상기 제1 인증 키 및 제1 인증 해제 키가 일치하는 경우(단계 S204에서, "Y"), 단계 S206에서 제1 프로세싱 블록(146)은 제1 부트 이미지의 암호화를 해제하고, 상기 제1 부트 이미지가 나타내는 커맨드에 응하여 자기 자신에 대한 대한 부팅 동작을 수행할 수 있다. 구체적으로, 제1 프로세싱 블록(146)의 부팅 동작은 상기 제1 부트 이미지에 포함된 제1 펌웨어를 구동시켜 제1 프로세싱 블록(146)을 초기화하는 동작을 포함할 수 있다. 제1 프로세싱 블록(146)에 대한 초기화 동작이 완료되면 제1 프로세싱 블록(146)은 상기 제1 펌웨어의 제어에 의해 스스로 동작할 수 있다.
상기 초기화된 제1 프로세싱 블록(146)은 상기 제1 펌웨어에 의해 메모리 시스템(110)의 동작을 제어할 수 있다. 예컨대 상기 제1 펌웨어가 파워 관리 펌웨어인 경우 제1 프로세싱 블록(146)은 PMU(140)를 제어함으로써 메모리 시스템(110)의 파워 관리를 수행할 수 있다.
상기 제1 펌웨어만이 구동되는 제1 프로세싱 블록(146)은 메모리 시스템(110) 전체의 동작을 제어하기에는 충분하지 않을 수 있다. 그러나 초기화된 제1 프로세싱 블록(146)은 부트 메모리(136)의 부트 로더가 나타내는 커맨드에 의존하지 않고 스스로 동작할 수 있다. 예컨대, 제1 프로세싱 블록(146)은 상기 제1 펌웨어에 의해 스스로 동작하여 메모리 장치(150)에 저장된 데이터를 리드하도록 메모리 장치(150)에 커맨드를 제공할 수 있다.
도 3a는 버퍼 메모리(144)에 상기 암호화된 제1 부트 이미지를 로드한 상태를 예시하고 있다. 도 3a에 도시된 음영은 단계 S202 내지 단계 S206의 동작이 수행되는 영역을 나타낸다.
다시 도 2를 참조하면, 단계 S208에서, 상기 초기화된 제1 프로세싱 블록(146)은 상기 제1 부트 이미지에 포함된 소스 코드가 나타내는 커맨드에 응하여 메모리 장치(150)에 저장된, 암호화된 제2 부트 이미지를 버퍼 메모리(144)로 로드할 수 있다.
단계 S210에서 상기 초기화된 제1 프로세싱 블록(146)은 메모리 장치(150)에 저장된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제할 수 있다.
일 실시예에서, 상기 암호화된 제2 부트 이미지는 제2 해제 인증 키를 포함할 수 있다. 상기 부팅된 제1 프로세싱 블록(146)은 상기 제2 부트 이미지로부터 제2 해제 인증 키를 추출하고, 상기 제2 인증 키와 비교하여 상기 제2 부트 이미지의 암호화를 해제할 수 있다.
일 실시예에서, 상기 부팅된 제1 프로세싱 블록(146)은 소정의 연산을 수행하여 상기 암호화된 제2 부트 이미지로부터 상기 제2 해제 인증 키를 추출할 수 있다. 상기 부팅된 제1 프로세싱 블록(146)은 상기 추출된 제2 해제 인증 키와 상기 제2 인증 키를 비교하여 상기 제2 부트 이미지의 암호화를 해제할 수 있다. 부트 메모리(136)는 상기 소정의 연산을 위한 소스 코드를 더 포함할 수 있다.
도 3b는 버퍼 메모리(144)에 상기 암호화된 제2 부트 이미지를 로드한 상태를 예시하고 있다. 도 3b에 도시된 음영은 단계 S208 내지 단계 S210의 동작이 수행되는 영역을 나타낸다.
상기 암호화된 제2 부트 이미지가 변조된 경우 상기 제2 인증 키와 제2 해제 인증 키는 서로 일치하지 않는다. 상기 제2 인증 키와 제2 해제 인증 키가 일치하지 않는 경우(단계 S210에서, "N"), 상기 초기화된 제1 프로세싱 블록(146)은 부팅 동작을 종료한다.
상기 제2 인증 키와 제2 해제 인증 키가 일치하는 경우(단계 S210에서, "Y"), 단계 S212에서 상기 초기화된 제1 프로세싱 블록(146)은 상기 암호화된 제2 부트 이미지의 암호화를 해제하고, 상기 제2 부트 이미지가 나타내는 커맨드에 응하여 하나 이상의 제2 프로세싱 블록(148)에 대한 부팅 동작을 수행할 수 있다. 구체적으로, 제2 프로세싱 블록(148)에 대한 부팅 동작은, 상기 제2 이미지에 포함된 제2 펌웨어를 구동하여 제2 프로세싱 블록(148)을 초기화하는 동작을 포함할 수 있다. 상기 제2 프로세싱 블록(148)에 대한 초기화 동작이 완료되면, 제2 프로세싱 블록(148)은 상기 제2 펌웨어의 제어에 의해 스스로 동작할 수 있다.
일 실시예에서, 버퍼 메모리(144)로 로드된 제2 부트 이미지는 암호화 및 부호화되어있을 수 있다. 상기 초기화된 제1 프로세싱 블록(146)은 상기 암호화 및 부호화된 제2 부트 이미지의 암호화를 해제하면, 부호화된 제2 부트 이미지를 복호하고, 상기 복호된 제2 부트 이미지를 리드하여 하나 이상의 제2 프로세싱 블록(148)에 대한 부팅 동작을 수행할 수 있다. 제1 부트 이미지는 상기 제2 부트 이미지의 복호를 위한 소스 코드를 더 포함할 수 있다.
상기 부팅 동작이 완료된 하나 이상의 제2 프로세싱 블록(148)은 각각 상기 제2 펌웨어를 구동함으로써 메모리 시스템(110)의 동작을 제어할 수 있다. 제2 펌웨어는 메모리 시스템(110)의 전체 동작을 제어하기 위해 필요한 복수의 펌웨어들 중 제1 펌웨어를 제외한 펌웨어를 의미할 수 있다. 예컨대 제1 펌웨어가 파워 관리 펌웨어인 경우, 제2 펌웨어는 HIL, FIL, FTL일 수 있다. 하지만 본 발명은 제1 펌웨어 및 제2 펌웨어의 종류를 한정하지는 않는다.
단계 S212의 동작이 완료되면, 메모리 시스템(110)에 포함된 제1 프로세싱 블록(146) 및 제2 프로세싱 블록(148)에 대한 초기화가 모두 완료되어 상기 프로세싱 블록들은 각각 제1 및 제2 펌웨어의 제어에 의해 스스로 동작을 수행할 수 있다. 따라서 프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다.
한편, 도 1은 부트 로더의 커맨드에 응하여 하나의 제1 프로세싱 블록(146) 이 부팅되고 상기 부팅된 제1 프로세싱 블록(146)의 제어에 의해 복수 개의 제2 프로세싱 블록들(148)이 부팅될 수 있는 메모리 시스템(110)을 예시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 구조를 개략적으로 도시한 도면이다.
도 4를 참조하면, 부트 로더의 커맨드에 응하여 복수의 제1 프로세싱 블록들(446)이 부팅될 수 있다. 상기 부팅된 복수의 제1 프로세싱 블록들(446)은 각각 서로 다른 제1 펌웨어의 제어에 의해 동작할 수 있다. 상기 부팅된 복수의 제1 프로세싱 블록들(446)은 병렬적으로 동작하여 복수 개의 제2 프로세싱 블록들(448)을 부팅시킬 수 있다.
일 실시예에서, 상기 부팅된 복수의 제1 프로세싱 블록들(446)은 로드 블록 및 인증 블록을 포함할 수 있다. 상기 로드 블록이 단계 S208에서 상기 암호화된 제2 부트 이미지를 로드하는 동시에, 인증 블록이 단계 S210에서 상기 암호화된 제2 부트 이미지의 인증 키를 도출하기 위해 상기 제2 부트 이미지 중 이미 로드된 부분에 대해 소정의 연산을 수행하여 제2 해제 인증 키를 도출할 수 있다.
상술한 본 발명의 일 실시예에 따르면, 메모리 시스템(110)이 부팅 동작을 수행하기 위해 부트 메모리(136)의 제한된 자원(resource)뿐만 아니라, 제1 프로세싱 블록(146) 및 메모리 장치(150)의 자원을 이용함으로써 부팅 동작의 성능이 향상될 수 있다.
또한, 부트 메모리(136)가 고정 기억 장치로 구성되는 경우 데이터를 한 번 저장하면 변경하기 어려울 수 있다. 반면에 메모리 장치(150)는 플래시 메모리와 같은 비휘발성 메모리 장치로서, 저장된 데이터를 변경할 수 있다. 따라서 상기 제2 인증 키 값은 키 저장 영역(570)에 저장되어 수정이 용이하므로 상기 제2 인증 키 값이 유출된 경우라도 비교적 쉽게 변경될 수 있다. 따라서 메모리 시스템(110)의 보안성이 향상될 수 있다.
그러면 이하에서는, 도 5 내지 도 13을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 4에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 5는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 5를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 6을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 6에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 7은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 7을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, ?, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 11에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 8은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 8을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ?, UFS 인터페이스가 될 수 있다.
도 5 내지 8에서 설명된 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320) 및 컨트롤러(6430) 각각은 부트 로더와 제1 인증 키를 포함하는 부트 메모리, 제1 프로세싱 블록 및 제2 프로세싱 블록을 포함할 수 있다. 메모리 장치(6130), 메모리 장치(6230), 메모리 장치(6340) 및 메모리 장치(6440)는 제1 부트 이미지, 제2 부트 이미지 및 제2 인증 키를 포함할 수 있다.
상기 제1 프로세싱 블록은 상기 부트 로더의 제어에 응하여 상기 제1 부트 이미지를 로드하여 자기 자신을 부팅시킬 수 있다. 상기 부팅된 제1 프로세싱 블록은 상기 제2 부트 이미지 및 제2 인증 키를 로드하여 상기 제2 프로세싱 블록을 부팅시킬 수 있다. 즉, 상기 제1 프로세싱 블록의 자원을 추가로 이용함으로써 메모리 시스템의 부팅 성능이 향상되고, 복수의 인증 키를 사용함으로써 보안이 강화될 수 있다.
도 9 내지 도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9 내지 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다. 도 1 내지 도 8에서 설명된 다양한 실시예의 메모리 시스템은 도 9 내지 도 12에서 설명되는 UFS(Universal Flash Storage)에 적용될 수 있다.
도 9 내지 도 12를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 9 내지 도 11에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 8에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 9에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(switching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 10에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 11에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 12에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 13을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 7 내지 도 12에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
실시예에 따라, 스토리지 모듈(6950)은 도 1 내지 12에서 설명하는 다양한 실시예의 메모리 시스템을 포함할 수 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (18)

  1. 제1 펌웨어를 포함하는 암호화된 제1 부트 이미지, 제2 펌웨어를 포함하는 암호화된 제2 부트 이미지 및 상기 제2 부트 이미지의 암호화를 해제하기 위한 제2 인증 키를 저장하는 메모리 장치; 및
    상기 메모리 장치를 제어하며, 부트 로더 및 상기 암호화된 제1 부트 이미지의 암호화 해제를 위한 제1 인증 키를 저장하는 부트 메모리, 제1 코어를 각각 포함하는 하나 이상의 제1 프로세싱 블록, 제2 코어를 각각 포함하는 하나 이상의 제2 프로세싱 블록 및 버퍼 메모리를 포함하는 컨트롤러를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는,
    부팅 시, 상기 하나 이상의 제1 프로세싱 블록은 상기 부트 로더를 실행하여 상기 암호화된 제1 부트 이미지를 상기 버퍼 메모리로 로드하고, 상기 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하여, 상기 제1 펌웨어를 구동시켜 상기 하나 이상의 제1 프로세싱 블록을 초기화하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 초기화된 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록을 통해 상기 제1 펌웨어에 따라 상기 암호화된 제2 부트 이미지 및 상기 제2 인증 키를 상기 버퍼 메모리로 로드하고 상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하여 상기 제2 펌웨어를 구동시켜 상기 하나 이상의 제2 프로세싱 블록을 초기화하는 메모리 시스템.
  4. 제2항에 있어서,
    상기 암호화된 제1 부트 이미지는 인증을 위한 제1 해제 인증 키를 포함하고,
    상기 컨트롤러는 상기 제1 해제 인증 키를 추출하고 상기 제1 인증 키와 비교함으로써 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 컨트롤러는,
    상기 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록을 통해 소정의 연산을 수행하도록 하여 상기 암호화된 제1 부트 이미지로부터 상기 인증 키를 추출하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 컨트롤러는.
    상기 비교 결과 상기 제1 해제 인증 키와 제1 인증 키가 일치하지 않는 경우, 동작을 종료하는
    메모리 시스템.
  7. 제3항에 있어서,
    상기 암호화된 제2 부트 이미지는 인증을 위한 제2 해제 인증 키를 포함하고,
    상기 컨트롤러는 상기 제2 해제 인증 키를 추출하고, 상기 제2 인증 키와 비교함으로써 상기 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는,
    상기 초기화된 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록을 통해 상기 암호화된 제2 부트 이미지에 소정의 연산을 수행하여 상기 제2 해제 인증 키를 추출하고, 상기 제2 인증 키와 비교함으로써 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 메모리 시스템.
  9. 제7항에 있어서,
    상기 컨트롤러는.
    상기 비교 결과 상기 제2 해제 인증 키와 제2 인증 키가 일치하지 않는 경우, 동작을 종료하는
    메모리 시스템.
  10. 제2항에 있어서,
    상기 초기화된 복수의 제1 프로세싱 블록들은 로드 블록 및 인증 블록을 포함하고,
    상기 로드 블록이 상기 제1 펌웨어에 따라 상기 암호화된 제2 부트 이미지 및 상기 제2 인증 키를 상기 버퍼 메모리로 로드함과 동시에 상기 인증 블록이 상기 제2 부트 이미지의 이미 로드된 부분에 대하여 소정의 연산을 수행하여 제2 인증 해제 키를 도출하고, 상기 제2 인증 키와 비교함으로써 상기 암호화된 제2 부트 이미지의 암호화를 해제하여 상기 제2 펌웨어를 구동시켜 상기 하나 이상의 제2 프로세싱 블록을 초기화하는
    메모리 시스템.
  11. 제1항에 있어서,
    상기 제2 인증 키는
    상기 암호화된 제1 부트 이미지에 포함되는
    메모리 시스템.
  12. 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서,
    하나 이상의 제1 프로세싱 블록이 상기 컨트롤러의 부트 메모리에 저장된 부트 로더를 실행하여 상기 메모리 장치에 저장된 암호화된 제1 부트 이미지를 상기 컨트롤러의 버퍼 메모리로 로드하는 단계;
    상기 하나 이상의 제1 프로세싱 블록이 상기 부트 메모리에 저장된 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 단계;
    상기 하나 이상의 제1 프로세싱 블록이 제1 펌웨어를 구동시켜 상기 하나 이상의 제1 프로세싱 블록을 초기화하는 단계;
    상기 초기화된 하나 이상의 제1 프로세싱 블록 중 어느 하나의 제1 프로세싱 블록이 상기 제1 펌웨어에 따라 상기 메모리 장치에 저장된 암호화된 제2 부트 이미지 및 상기 메모리 장치에 저장된 제2 인증 키를 상기 버퍼 메모리로 로드하는 단계;
    상기 어느 하나의 제1 프로세싱 블록이 상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 단계; 및
    상기 어느 하나의 제1 프로세싱 블록이 상기 제2 펌웨어를 구동시켜 상기 하나 이상의 제2 프로세싱 블록을 초기화하는 단계
    를 포함하는 동작 방법.
  13. 제12항에 있어서,
    상기 부트 메모리에 저장된 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 단계는
    상기 제1 해제 인증 키를 추출하는 단계; 및
    상기 제1 해제 인증 키와 제1 인증 키를 비교하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 단계
    를 포함하는 동작 방법.
  14. 제13항에 있어서,
    상기 제1 해제 인증 키를 추출하는 단계는
    상기 암호화된 제1 부트 이미지에 소정의 연산을 수행하여 상기 제1 해제 인증 키를 추출하는 단계;
    를 포함하는 동작 방법.
  15. 제13항에 있어서,
    상기 부트 메모리에 저장된 제1 인증 키를 이용하여 상기 암호화된 제1 부트 이미지의 암호화를 해제하는 단계는
    상기 비교 결과 상기 제1 해제 인증 키와 제1 인증 키가 일치하지 않는 경우, 동작을 종료하는 단계
    를 더 포함하는 동작 방법.
  16. 제12항에 있어서,
    상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 단계는
    상기 제2 해제 인증 키를 추출하는 단계; 및
    상기 제2 인증 키와 비교하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 단계를 포함하는 동작 방법.
  17. 제16항에 있어서,
    상기 제2 해제 인증 키를 추출하는 단계는
    소정의 연산을 수행하여 상기 제2 부트 이미지로부터 인증 키를 도출하는 단계
    를 포함하는 동작 방법.
  18. 제16항에 있어서,
    상기 로드된 제2 인증 키를 이용하여 상기 암호화된 제2 부트 이미지의 암호화를 해제하는 단계는
    상기 비교 결과 상기 제2 해제 인증 키와 제2 인증 키가 일치하지 않는 경우, 동작을 종료하는 단계
    를 더 포함하는 동작 방법.


KR1020180112170A 2018-09-19 2018-09-19 메모리 시스템 및 메모리 시스템의 동작방법 KR102558901B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180112170A KR102558901B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 메모리 시스템의 동작방법
US16/409,263 US11170110B2 (en) 2018-09-19 2019-05-10 Memory system and operation method thereof
CN201910743240.3A CN110929261B (zh) 2018-09-19 2019-08-13 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180112170A KR102558901B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
KR20200032920A true KR20200032920A (ko) 2020-03-27
KR102558901B1 KR102558901B1 (ko) 2023-07-25

Family

ID=69774092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180112170A KR102558901B1 (ko) 2018-09-19 2018-09-19 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11170110B2 (ko)
KR (1) KR102558901B1 (ko)
CN (1) CN110929261B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102510506B1 (ko) * 2021-11-18 2023-03-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788594B (zh) * 2019-10-07 2023-01-01 系微股份有限公司 安全執行可延伸韌體應用程式的方法及計算機設備
US11579799B2 (en) * 2020-03-18 2023-02-14 Micron Technology, Inc. Dynamic selection of cores for processing responses
CN117480503A (zh) * 2021-06-16 2024-01-30 华为技术有限公司 一种芯片安全启动方法及芯片
EP4184359A1 (en) * 2021-11-18 2023-05-24 Samsung Electronics Co., Ltd. Storage device and operating method of storage device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090007123A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 보안 부팅 방법 및 그 방법을 사용하는 반도체 메모리시스템
KR20130096239A (ko) * 2010-08-10 2013-08-29 샌디스크 아이엘 엘티디 저장장치로부터 로딩된 운영 시스템 코드로 호스트 장치를 보안적으로 부팅하기 위한 호스트 장치 및 방법
US9064117B1 (en) * 2011-09-20 2015-06-23 Amazon Technologies, Inc. Mobile provisioning device
KR20150116008A (ko) * 2014-04-03 2015-10-15 에스케이하이닉스 주식회사 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7341894A (en) * 1993-07-30 1995-02-28 Intellect Australia Pty Ltd Device and method for ic cards
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US20040064457A1 (en) * 2002-09-27 2004-04-01 Zimmer Vincent J. Mechanism for providing both a secure and attested boot
US7600062B2 (en) 2006-02-24 2009-10-06 Realtek Semiconductor Corp. Method and apparatus for micro-code execution
US9164924B2 (en) * 2011-09-13 2015-10-20 Facebook, Inc. Software cryptoprocessor
US8386763B1 (en) * 2012-01-04 2013-02-26 Google Inc. System and method for locking down a capability of a computer system
KR20140073384A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 보안 부팅을 수행하는 칩 시스템과 이를 이용하는 화상형성장치 및 그 보안 부팅 방법
EP2851807B1 (en) 2013-05-28 2017-09-20 Huawei Technologies Co., Ltd. Method and system for supporting resource isolation under multi-core architecture
KR20180076425A (ko) * 2016-12-27 2018-07-06 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090007123A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 보안 부팅 방법 및 그 방법을 사용하는 반도체 메모리시스템
KR20130096239A (ko) * 2010-08-10 2013-08-29 샌디스크 아이엘 엘티디 저장장치로부터 로딩된 운영 시스템 코드로 호스트 장치를 보안적으로 부팅하기 위한 호스트 장치 및 방법
US9064117B1 (en) * 2011-09-20 2015-06-23 Amazon Technologies, Inc. Mobile provisioning device
KR20150116008A (ko) * 2014-04-03 2015-10-15 에스케이하이닉스 주식회사 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102510506B1 (ko) * 2021-11-18 2023-03-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Also Published As

Publication number Publication date
KR102558901B1 (ko) 2023-07-25
US20200089889A1 (en) 2020-03-19
CN110929261B (zh) 2023-03-28
CN110929261A (zh) 2020-03-27
US11170110B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
CN108255739B (zh) 存储器系统及其操作方法
US10073651B2 (en) Memory system with power-off detection and recovery mechanism
KR102558901B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN109284202B (zh) 控制器及其操作方法
US10901633B2 (en) Memory system for increasing a read reclaim count
US20180074718A1 (en) Memory system and method for operating the same
US10929236B2 (en) Memory system, method of operating the same, and data processing system including the same
KR20180123265A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN110032471B (zh) 存储器系统及其操作方法
US11422895B2 (en) Memory system and operating method thereof
CN108536622B (zh) 存储装置、数据处理系统以及操作存储装置的方法
CN108427536B (zh) 存储器系统及其操作方法
US20180081551A1 (en) Memory system and operating method thereof
US11194587B2 (en) Memory system, data processing system and operating method thereof
CN109656470B (zh) 存储器系统及其操作方法
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
US20200150867A1 (en) Memory system and operation method thereof
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111124035B (zh) 基于实时时钟管理空闲页面的存储器系统及其操作方法
US20180074711A1 (en) Memory system and method for operating the same
US11144406B2 (en) Memory system performing check pointing operation and operating method thereof
KR20180123266A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190075352A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20180287628A1 (en) Data conversion apparatus and method
KR20230133666A (ko) 전자 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant