KR20230133666A - 전자 장치 및 그 동작 방법 - Google Patents

전자 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230133666A
KR20230133666A KR1020220030918A KR20220030918A KR20230133666A KR 20230133666 A KR20230133666 A KR 20230133666A KR 1020220030918 A KR1020220030918 A KR 1020220030918A KR 20220030918 A KR20220030918 A KR 20220030918A KR 20230133666 A KR20230133666 A KR 20230133666A
Authority
KR
South Korea
Prior art keywords
memory
rpmb
security data
data
electronic device
Prior art date
Application number
KR1020220030918A
Other languages
English (en)
Inventor
장인종
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220030918A priority Critical patent/KR20230133666A/ko
Priority to US17/876,784 priority patent/US20230289071A1/en
Publication of KR20230133666A publication Critical patent/KR20230133666A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45—Structures or tools for the administration of authentication
    • G06F21/46—Structures or tools for the administration of authentication by designing passwords or checking the strength of passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/83—Protecting input, output or interconnection devices input devices, e.g. keyboards, mice or controllers thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN
    • H04L9/3228—One-time or temporary data, i.e. information which is sent for every authentication or authorization, e.g. one-time-password, one-time-token or one-time-key

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 전자 장치는 보안 데이터를 저장하는 RPMB(Replay Protected Memory Block)를 포함하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 패스워드를 이용하여 연결된 외부 장치를 검증하는 호스트 장치를 포함하되, 상기 메모리 컨트롤러는 상기 외부 장치가 검증되면, 상기 RPMB에 저장된 상기 보안 데이터를 리드하도록 상기 메모리 장치를 제어하고, 상기 호스트 장치는 상기 리드된 보안 데이터를 암호화하고, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송할 수 있다.

Description

전자 장치 및 그 동작 방법 {ELECTRONIC DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 장치, 메모리 컨트롤러 및 호스트 장치를 포함하는 전자 장치에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 외부 장치와 RPMB에 저장된 보안 데이터를 공유하는 전자 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 보안 데이터를 저장하는 RPMB(Replay Protected Memory Block)를 포함하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 패스워드를 이용하여 연결된 외부 장치를 검증하는 호스트 장치를 포함하되, 상기 메모리 컨트롤러는 상기 외부 장치가 검증되면, 상기 RPMB에 저장된 상기 보안 데이터를 리드하도록 상기 메모리 장치를 제어하고, 상기 호스트 장치는 상기 리드된 보안 데이터를 암호화하고, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송할 수 있다.
본 발명의 실시 예에 따른 저장 장치 및 호스트 장치를 포함하는 전자 장치의 동작 방법은 패스워드를 이용하여 연결된 외부 장치를 검증하는 단계, 상기 외부 장치가 검증되면, RPMB(Replay Protected Memory Block)에 저장된 보안 데이터를 리드하는 단계, 상기 리드된 보안 데이터를 암호화하는 단계, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 보안 데이터를 저장하는 RPMB(Replay Protected Memory Block)를 포함하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 OTP(One Time Password)를 생성하는 호스트 장치를 포함하는 제1 단말 장치, 상기 제1 단말 장치와 연결되고, 상기 OTP를 이용하여 연결 권한을 검증받는 제2 단말 장치를 포함하되, 상기 메모리 컨트롤러는, 상기 제2 단말 장치의 연결 권한이 검증되면, 상기 RPMB에 저장된 상기 보안 데이터를 리드하도록 상기 메모리 장치를 제어하고, 상기 호스트 장치는, 상기 리드된 보안 데이터를 암호화하고, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 제2 단말 장치로 전송할 수 있다.
본 기술에 따르면 외부 장치와 RPMB에 저장된 보안 데이터를 공유하는 전자 장치 및 이의 동작 방법을 제공된다.
도 1은 본 발명의 일 실시 예예 따른 전자 장치 및 외부 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 보안 데이터의 공유를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 전자 장치와 복수의 외부 장치의 관계를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 외부 장치를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 전자 장치의 동작 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 외부 장치의 동작 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 9는 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시 예예 따른 전자 장치 및 외부 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 전자 장치(1000) 및 외부 장치(2000)가 도시되어 있다.
전자 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(300)의 제어에 따라 데이터를 저장할 수 있는 장치일 수 있다.
전자 장치(1000)는 전자 장치(1000)에 저장되어 있는 데이터를 다양한 통신 방식을 통해 외부 장치(2000)와 통신을 수행할 수 있다. 전자 장치(1000)가 외부 장치(2000)와 통신 연결되는 것은 제3 기기(예로, 중계기, 허브, 엑세스 포인트, 서버 또는 게이트웨이 등)를 거쳐서 통신하는 것을 포함할 수 있다.
전자 장치(1000)는 외부 장치(2000)와 통신을 수행하기 위해 다양한 통신 모듈을 포함할 수 있다. 일 예로, 전자 장치(1000)는 무선 통신 모듈을 포함할 수 있으며, 예를 들면, LTE, LTE-A(LTE Advance), CDMA(code division multiple access), WCDMA(wideband CDMA), UMTS(universal mobile telecommunications system), WiBro(Wireless Broadband), 또는 GSM(Global System for Mobile Communications) 등 중 적어도 하나를 사용하는 셀룰러 통신 모듈을 포함할 수 있다. 또 다른 예로, 무선 통신 모듈은 WiFi(wireless fidelity), 라디오 프리퀀시(RF), 또는 보디 에어리어 네트워크(BAN) 등을 포함할 수 있다.
외부 장치(2000)는 전자 장치(1000)와 통신을 수행할 수 있는 장치일 수 있다. 예를 들어, 스마트폰, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 장치 등을 포함할 수 있다. 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드 또는 문신), 또는 생체 이식형 회로 중 적어도 하나를 포함할 수 있다.
외부 장치(2000)는 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스, 홈 오토매이션 컨트롤 패널, 보안 컨트롤 패널, 미디어 박스(예: 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(예: XboxTM, PlayStationTM), 전자 사전, 전자 키, 캠코더, 또는 전자 액자 등을 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 전자 장치(1000) 및 외부 장치(2000)는 상호간 통신을 통하여 데이터를 공유하거나, 공유된 데이터를 이용하여 사용자에게 서비스를 제공하는 기능을 수행할 수 있다. 특히, 전자 장치(1000)는 사용자의 지문, 패스워드 등을 포함하는 보안 데이터를 외부 장치(2000)와 공유할 수 있고, 외부 장치(2000)는 전자 장치(1000)로부터 수신한 보안 데이터를 이용하여 보안 데이터가 필요한 서비스(예컨대, 결제 서비스)를 사용자에게 제공할 수 있다. 여기서, “서비스”는 어플리케이션에서 제공하는 기능 또는 전자 장치(1000)에서 제공하는 기능을 의미할 수 있다. 예를 들어, 결제 관련 어플리케이션에서 “서비스”는 사용자의 결제 요청에 대응되는 동작을 수행하기 위한 일련의 과정일 수 있다.
도 2는 본 발명의 일 실시 예에 따른 전자 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 전자 장치(1000)는 메모리 장치(100), 메모리 컨트롤러(200) 및 호스트 장치(300)를 포함할 수 있다.
전자 장치(1000)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
그리고, 메모리 장치(100) 및 메모리 컨트롤러(200)는 호스트 장치(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함하는 저장 장치는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi-media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection)) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 장치(100) 및 메모리 컨트롤러(200)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 장치(100) 및 메모리 컨트롤러(200)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 구현될 수 있다.
메모리 장치(100)는 데이터를 저장하거나 저장된 데이터를 이용할 수 있다. 구체적으로, 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 그리고, 메모리 장치(100)는 복수의 메모리 다이들을 포함할 수 있고, 복수의 메모리 다이들 각각은 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있고, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 여기서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 하나의 단위일 수 있다.
메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(100)는 메모리 셀 어레이 중 수신된 어드레스에 의해 선택된 영역을 액세스하도록 구성될 수 있다. 선택된 영역을 엑세스 한다는 것은 선택된 영역에 대해서 수신된 커맨드에 해당하는 동작을 수행함을 의미할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작(프로그램 동작), 리드 동작 및 이레이즈 동작을 수행할 수 있다. 여기서, 프로그램 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 데이터를 기록하는 동작일 수 있다. 리드 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역으로부터 데이터를 읽는 동작을 의미할 수 있다. 이레이즈 동작은 메모리 장치(100)가 어드레스에 의해 선택된 영역에 저장된 데이터를 이레이즈하는 동작을 의미할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)에 전원이 인가되면 펌웨어(FW: firmware)를 실행할 수 있다. 펌웨어(FW)는 호스트 장치(300)로부터 입력된 요청을 수신하거나 호스트 장치(300)로 응답을 출력하는 호스트 인터페이스 레이어(HIL: Host Interface Layer), 호스트 장치(300)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작의 관리하는 플래시 변환 레이어(FTL: Flash Translation Layer) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer)를 포함할 수 있다.
메모리 컨트롤러(200)는 호스트 장치(300)로부터 데이터와 논리 어드레스(LA: Logical Address)를 입력 받고, 논리 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 어드레스(PA: Physical Address)로 변환할 수 있다. 논리 어드레스는 논리 블록 어드레스(LBA: Logical Block Address)일 수 있고, 물리 어드레스는 물리 블록 어드레스(PBA: Physical Block Address)일 수 있다.
메모리 컨트롤러(200)는 호스트 장치(300)의 요청에 따라 프로그램 동작, 리드 동작 또는 이레이즈 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 이레이즈 동작 시, 메모리 컨트롤러(200)는 이레이즈 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
메모리 컨트롤러(200)는 호스트 장치(300)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection), 리드 리클레임(read reclaim) 등의 배경 동작(background operation)을 수행하기 위해 사용되는 프로그램 동작, 리드 동작 또는 이레이즈 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
호스트 장치(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 전자 장치(1000)와 통신할 수 있다.
본 발명의 일 실시 예에 따르면, 메모리 장치(100)는 RPMB(Replay Protected Memory Block, 50)을 포함할 수 있다. RPMB(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)에 의해 인증되고, 보호되는 영역일 수 있다. 구체적으로, RPMB(50)는 메모리 장치(100)의 일 영역으로 보안 데이터를 저장할 수 있다. 여기서, 보안 데이터는 권한 없이 액세스할 수 없는 데이터로, 즉, 권한 없는 액세스는 차단되도록 보호되는 데이터일 수 있다. 예를 들어, 보안 데이터는 사용자의 패스워드, 사용자의 지문 정보, 사용자의 홍채 정보 등을 포함하는 사용자 정보일 수 있다. RPMB(50)는 읽기 동작 및 쓰기 동작이 가능한 영역일 수 있고, RPMB(50)의 크기는 128Kbyte의 배수로 형성될 수 있으며, 최소 128KB이고, 최대 32MB일 수 있다. 또한, RPMB(50)는 성공적으로 인증된 액세스만을 통해서 읽기 동작 및 쓰기 동작이 가능할 수 있다.
메모리 컨트롤러(200)는 호스트 장치(300)로부터 보안 데이터 및 RPMB 키를 수신할 수 있다. 여기서, RPMB 키는 RPMB(50)에 액세스할 수 있는 권한을 포함하는 키일 수 있다. RPMB 키는 한번만 저장되면, 메모리 컨트롤러(200)가 임의로 지우거나 읽을 수 없다.
메모리 컨트롤러(200)는 호스트 장치(300)로부터 수신한 RPMB 키를 저장하고, 메모리 장치(100)가 RPMB(50)에 보안 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다. 즉, 메모리 컨트롤러(200)가 RPMB 키를 포함하므로, RPMB(50)에 보안 데이터를 저장하도록 메모리 장치(100)를 제어할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 보안 데이터의 공유를 설명하기 위한 도면이다.
도 3을 참조하면, 전자 장치(1000)와 외부 장치(2000)가 보안 데이터를 공유하는 도면이 도시되어 있다. 전자 장치(1000)는 RPMB(50)에 저장된 보안 데이터를 외부 장치(2000)와 공유할 수 있다. 구체적으로, 전자 장치(1000)는 패스워드를 이용하여 전자 장치(1000)에 연결된 외부 장치(2000)를 검증할 수 있고, 검증된 외부 장치(2000)에 한하여 RPMB(50)에 저장된 보안 데이터를 공유할 수 있다. 여기서, 전자 장치(1000)는 OTP(One Time Password)를 이용하여 외부 장치(2000)를 검증할 수 있다. 여기서, “OTP”는 외부 장치(2000)의 검증을 위하여 생성되는 일회용 비밀번호일 수 있다. 전자 장치(1000)는 연결된 외부 장치(2000)를 검증하기 위해 OTP를 생성할 수 있고, 전자 장치(1000)는 외부 장치(2000)로부터 입력되는 OTP와 생성된 OTP를 비교하여 외부 장치(2000)를 검증할 수 있다.
그리고, 외부 장치(2000)의 검증이 완료되면, 전자 장치(1000)는 RPMB(50)에 저장된 보안 데이터를 외부 장치(2000)와 공유할 수 있다. 구체적으로, 전자 장치(1000)는 RPMB(50)에 저장된 보안 데이터를 리드하도록 메모리 장치(100)를 제어할 수 있다. 도 2에서 설명한 바와 같이, 메모리 컨트롤러(200)는 RPMB 키를 저장하고 있으므로, 메모리 컨트롤러(200)는 메모리 장치(100) 내의 RPMB(50)에 액세스할 수 있다. 그리고, 메모리 컨트롤러(200)는 RPMB(50)에 저장된 보안 데이터를 리드하도록 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤러(200)는 메모리 장치(100)로부터 수신한 보안 데이터를 호스트 장치(300)로 전송할 수 있다.
호스트 장치(300)는 메모리 컨트롤러(200)로부터 수신한 보안 데이터를 암호화할 수 있다. 구체적으로, 호스트 장치(300)는 보안 데이터를 외부 장치(2000)와 공유하기 위해 암호화할 수 있다. 그리고, 호스트 장치(300)로부터 암호화된 보안 데이터는 복호화 키(decrypt key) 및 RPMB 키와 함께 외부 장치(2000)로 전송될 수 있다. 여기서, 복호화 키는 암호화된 보안 데이터를 복호화하기 위한 키일 수 있다. 그리고, RPMB 키는 보안 데이터에 접근하기 위한 권한 키, 즉, RPMB(50)에 액세스할 수 있는 권한을 포함하는 키일 수 있다.
그리고, 외부 장치(2000)는 전자 장치(1000)로부터 암호화된 보안 데이터, 복호화 키 및 RPMB 키를 저장할 수 있다. 그리고, 외부 장치(2000)는 암호화된 보안 데이터, 복호화 키 및 RPMB 키를 이용할 수 있다. 구체적으로, 외부 장치(2000)는 보안 데이터를 이용하는 보안 동작을 수행할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전자 장치와 복수의 외부 장치의 관계를 설명하기 위한 도면이다.
도 4를 참조하면, 전자 장치(1000) 및 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)가 도시되어 있다. 도 2 및 도 3에서 설명한 바와 같이, 전자 장치(1000)는 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)와 보안 데이터 등을 공유할 수 있다. 예를 들어, 전자 장치(1000)는 RPMB(50)에 저장된 보안 데이터 A를 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)와 공유할 수 있다. 일 실시 예에 따르면, 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-1)는 보안 데이터를 저장하고, 저장된 보안 데이터를 이용하는 보안 동작을 수행할 수 있다.
한편, 전자 장치(1000)에 저장된 보안 데이터가 업데이트되면, 전자 장치(1000)에 연결된 외부 장치(2000)에 대한 업데이트를 수행할 수 있다. 구체적으로, 전자 장치(1000)에 저장된 보안 데이터 A가 보안 데이터 A'로 업데이트되면, 전자 장치(1000)에 연결된 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)에 대한 업데이트를 수행할 수 있다. 전자 장치(1000)는 연결 권한이 검증된 외부 장치(2000)에 한하여 업데이트를 수행할 수 있다. 여기서, 연결 권한이 검증된 외부 장치(2000)는 도 3에서 설명한 바와 같이, OTP를 통한 검증된 외부 장치(2000)를 의미할 수 있다.
본 발명의 일 실시 예에 따르면, 전자 장치(1000)는 업데이트된 보안 데이터를 암호화하고, RPMB 키 및 복호화 키와 함께 외부 장치(2000)로 전송함으로써 외부 장치(2000)에 저장된 보안 데이터를 업데이트할 수 있다. 예를 들어, 전자 장치(1000)는 보안 데이터 A'를 암호화하고, 암호화된 A', 복호화하기 위한 복호화 키, 보안 데이터 A'에 접근하기 위한 RPMB 키를 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)로 전송하여 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)에 저장된 보안 데이터를 업데이트할 수 있다.
한편, 전자 장치(1000)는 RPMB(50)에 저장된 보안 데이터 A'를 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)로 전송하기 전에, 호스트 장치(300)의 제어에 따라 메모리 컨트롤러(200)가 RPMB(50)에 저장된 보안 데이터 A'를 리드하도록 메모리 장치(100)를 제어할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 외부 장치를 설명하기 위한 도면이다.
도 5를 참조하면, 외부 장치(2000)는 전자 장치(1000)로부터 암호화된 보안 데이터, RPMB 키 및 복호화 키를 수신할 수 있다. 그리고, 외부 장치(2000)는 암호화된 보안 데이터를 복호화 키를 이용하여 복호화할 수 있다. 구체적으로, 외부 장치(2000)는 호스트 장치(2100)를 포함할 수 있고, 외부 장치(2000)에 포함된 호스트 장치(2100)는 전자 장치(1000)로부터 수신한 복호화 키를 이용하여 암호화된 보안 데이터를 복호화할 수 있다. 그리고, 호스트 장치(2100)는 저장 장치(2200)에 보안 데이터 및 RPMB 키를 저장하도록 저장 장치(2200)를 제어할 수 있다. 외부 장치(2000)에 포함된 호스트 장치(2100) 및 저장 장치(2200)는 도 2에서 설명한 RPMB에 보안 데이터를 저장하는 방법과 동일한 방법으로 보안 데이터를 저장할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 전자 장치의 동작 방법을 설명하기 위한 도면이다.
우선, 전자 장치(1000)는 패스워드를 이용하여 외부 장치(2000)를 검증할 수 있다(S610). 전자 장치(1000)는 보안 데이터를 공유하기 전에 연결된 외부 장치(2000)를 검증할 수 있다. 즉, 외부 장치(2000)가 전자 장치(1000)의 보안 데이터를 공유할 권한을 가지고 있는지를 확인할 수 있다.
그리고, 외부 장치(2000)가 검증되면, 전자 장치(1000)는 RPMB(Replay Protected Memory Block)에 저장된 보안 데이터를 리드할 수 있다(S620). 구체적으로, 전자 장치(1000)는 메모리 장치(100), 메모리 컨트롤러(200) 및 호스트 장치(300)를 포함할 수 있다. 호스트 장치(300)에 의해 외부 장치(2000)가 검증되면, 메모리 컨트롤러(200)는 메모리 장치(100)에 포함된 RPMB(50)에서 보안 데이터를 리드하도록 메모리 장치(100)를 제어할 수 있다. 여기서, 메모리 컨트롤러(200)는 RPMB 키를 저장할 수 있고, 메모리 컨트롤러(200)는 RPMB 키를 통해 RPMB에 액세스할 수 있다.
그리고, 전자 장치(1000)는 리드된 보안 데이터를 암호화할 수 있다(S630). 전자 장치(1000)는 보안 데이터를 암호화함으로써 보안 데이터가 유출되는 경우, 보안 및 안전을 도모할 수 있다. 그리고, 전자 장치(1000)는 암호화된 보안 데이터, 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 보안 데이터에 접근하기 위한 RPMB 키를 외부 장치(2000)로 전송할 수 있다(S640).
본 발명의 일 실시 예에 따르면, 전자 장치(1000)는 RPMB(50)에 저장된 제1 보안 데이터가 제2 보안 데이터로 업데이트되면, 외부 장치(2000)에 대한 업데이트를 수행할 수 있다. 즉, 전자 장치(1000)는 RPMB(50)에 업데이트된 제2 보안 데이터를 외부 장치(2000)로 전송할 수 있다. 구체적으로, 전자 장치(1000)는 RPMB(50)에 저장된 제2 보안 데이터를 리드하고, 리드된 제2 보안 데이터를 암호화할 수 있다. 그리고, 전자 장치(1000)는 암호화된 제2 보안 데이터, 암호화된 제2 보안 데이터를 복호화하기 위한 복호화 키 및 제2 보안 데이터에 접근하기 위한 RPMB 키를 외부 장치(2000)로 전송할 수 있다.
본 발명의 일 실시 예에 따르면, 외부 장치(2000)는 외부 장치(2000)에서 보안 데이터를 이용하는 보안 동작을 수행할 수 있다. 구체적으로, 전자 장치(1000)가 외부 장치(2000)에서 외부 장치에 저장된 보안 데이터를 이용하는 보안 동작의 수행을 허용할 수 있다.
본 발명의 일 실시 예에 따르면, 보안 데이터는 사용자로부터 입력받고, 입력받은 보안 데이터를 메모리 장치(100)에 저장할 수 있다. 우선, 전자 장치(1000)는 RPMB 키 및 보안 데이터를 메모리 컨트롤러(200)로 전송할 수 있다. 그리고, 전자 장치(1000)는 메모리 컨트롤러(200)에 RPMB 키를 저장하고, 보안 데이터를 RPMB(50)에 저장할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 외부 장치의 동작 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 전자 장치(1000) 및 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)가 도시되어 있다. 도 5에서 설명한 바와 같이, 전자 장치(1000)는 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)와 보안 데이터 등을 공유할 수 있다. 마찬가지로, 제1 외부 장치(2000-1)도 제2 외부 장치(2000-2) 내지 제4 외부 장치(2000-4)와 보안 데이터 등을 공유할 수 있고, 제1 외부 장치(2000-1)는 전자 장치(1000)와 보안 데이터 등을 공유할 수 있다.
실시 예에서, 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)는 RPMB를 포함할 수 있고, 제1 외부 장치(2000-1)의 RPMB에 저장된 보안 데이터를 제2 외부 장치(2000-2) 내지 제4 외부 장치(2000-4)에 공유할 수 있다. 구체적으로, 전자 장치(1000)가 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)로 보안 데이터 등을 공유한 후, 전자 장치(1000)는 마스터 장치로서 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)가 전자 장치(1000)로부터 공유된 보안 데이터를 이용할 수 있도록 제1 외부 장치(2000-1) 내지 제4 외부 장치(2000-4)를 제어할 수 있다.
마찬가지로, 제1 외부 장치(2000-1)가 마스터 장치로서 제2 외부 장치(2000-2) 내지 제4 외부 장치(2000-4) 및 전자 장치(1000)를 제어할 수 있다. 예를 들어, 제1 외부 장치(2000-1)는 전자 장치(1000)로부터 마스터 장치로 동작할 수 있는 마스터 권한을 요청할 수 있다. 제1 외부 장치(2000-1)는 전자 장치(1000)로부터 마스터 권한을 받은 후, 제1 외부 장치(2000-1)는 제2 외부 장치(2000-2) 내지 제4 외부 장치(2000-4)를 제어할 수 있다. 예를 들어, 제1 외부 장치(2000-1)는 제2 외부 장치(2000-2) 내지 제4 외부 장치(2000-4)에서 각각의 RPMB에 저장된 보안 데이터를 이용하는 보안 동작의 수행을 허용할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 메모리 장치를 설명하기 위한 블록도이다.
도 8을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결될 수 있다. 여기서, 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀일 수 있다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 즉, 주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
구체적으로, 주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 그리고, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 구체적으로, 로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 그리고, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 수 있다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다.
실시 예에서, 메모리 셀 어레이(110)의 소거 동작은 메모리 블록 단위로 수행될 수 있다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있고, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다. 즉, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 셀 어레이(110)의 동작 전압으로서 사용될 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 그리고, 생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제1 내지 제n 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 각각 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 그리고, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작할 수 있다. 구체적으로, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 수 있다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 수 있다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱전압은 유지될 수 있다.
프로그램 검증 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽을 수 있다.
리드 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제1 내지 제n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력할 수 있다.
소거 동작 시, 제1 내지 제n 페이지 버퍼들(PB1~PBn)은 제1 내지 제n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제1 내지 제n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다.
또한, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호에 응답하여 검증 동작이 패스(PASS) 또는 페일(FAIL) 되었는지를 판단할 수 있다. 그리고, 제어 로직(130)은 패스(PASS) 또는 페일(FAIL) 신호를 포함하는 검증 정보를 페이지 버퍼 그룹(123)에 임시로 저장하도록 페이지 버퍼 그룹(123)을 제어할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 컨트롤러(1300)는 프로세서(1310), RAM(1320), 에러 정정 회로(1330), ROM(1360), 호스트 인터페이스(1370), 및 플래시 인터페이스(1380)를 포함할 수 있다. 도 8에 도시된 메모리 컨트롤러(1300)는 도 2에 도시된 메모리 컨트롤러(200)의 일 실시 예일 수 있다.
프로세서(1310)는 호스트 인터페이스(1370)를 이용하여 호스트 장치(300)와 통신하고, 메모리 컨트롤러(1300)의 동작을 제어하기 위해 논리 연산을 수행할 수 있다. 예를 들면, 프로세서(1310)는 호스트 장치(300) 또는 외부 장치로부터 수신한 요청에 기초하여 프로그램 명령, 데이터 파일, 데이터 구조 등을 로드하고, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, 프로세서(1310)는 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 파라미터 셋팅 동작에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
그리고, 프로세서(1310)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1310)는 플래시 변환 계층(FTL)을 통해 호스트 장치(300)가 제공한 논리 블록 어드레스(Logical Block Address, LBA)를 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
그리고, 프로세서(1310)는 호스트 장치(300)의 요청 없이 커맨드를 생성할 수 있다. 예를 들면, 프로세서(1310)는 메모리 장치(100)의 웨어 레벨링(wear leveling)을 위한 동작들, 메모리 장치(100)의 가비지 컬렉션(garbage collection)을 위한 동작들과 같은 배경(background) 동작들을 위해 커맨드를 생성할 수 있다.
RAM(1320)은 프로세서(1310)의 버퍼 메모리, 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 그리고, RAM(1320)은 프로세서(1310)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. RAM(1320)은 프로세서(1310)에 의해 처리되는 데이터를 저장할 수 있다. 그리고, RAM(1320)은 구현시에 SRAM(Static RAM) 또는 DRAM(Dynamic RAM)을 포함하여 구현될 수 있다.
에러 정정 회로(1330)는 프로그램 동작 또는 리드 동작시 에러를 검출하고 검출된 에러를 정정할 수 있다. 구체적으로, 에러 정정 회로(1330)는 에러 정정 코드(Error Correction Code, ECC)에 따라 에러 정정 동작을 수행할 수 있다. 그리고, 에러 정정 회로(1330)는 메모리 장치(100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩이 수행된 데이터는 플래시 인터페이스(1380)를 통해 메모리 장치(100)로 전달될 수 있다. 또한, 에러 정정 회로(1330)는 메모리 장치(100)로부터 플래시 인터페이스(1380)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
ROM(1360)은 메모리 컨트롤러(1300)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 구체적으로, ROM(1360)는 맵 테이블(map table)을 포함할 수 있고, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다. 그리고, ROM(1360)은 프로세서(1310)에 의해 제어될 수 있다.
호스트 인터페이스(1370)는 호스트 장치(300) 및 메모리 컨트롤러(1300) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 수 있다. 구체적으로, 호스트 인터페이스(1370)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트 장치(300)와 통신하도록 구성될 수 있다.
플래시 인터페이스(1380)는 프로세서(1310)의 제어에 따라 통신 프로토콜을 이용하여 메모리 장치(100)와 통신을 수행할 수 있다. 구체적으로, 플래시 인터페이스(1380)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치(100)와 통신할 수 있다. 예를 들어, 플래시 인터페이스(1380)은 낸드 인터페이스(NAND interface)를 포함할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메모리 카드 시스템을 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 카드 시스템(3000)은 메모리 컨트롤러(3100), 메모리 장치(3200) 및 커넥터(3300)를 포함할 수 있다.
메모리 컨트롤러(3100)는 메모리 장치(3200)와 전기적으로 연결되고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 액세스하도록 구성될 수 있다. 예를 들어, 메모리 컨트롤러(3100)는 메모리 장치(3200)에 대한 읽기 동작, 쓰기 동작, 이레이즈 동작 및 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(3100)는 메모리 장치(3200) 및 호스트 사이에 인터페이스를 제공하도록 구성될 수 있다. 그리고, 메모리 컨트롤러(3100)는 메모리 장치(3200)를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
예를 들어, 메모리 컨트롤러(3100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(3100)는 커넥터(3300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(3100)는 특정한 통신 규격에 따라 외부 장치(예컨대, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(3100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있다. 예시적으로, 커넥터(3300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(3200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(3100) 및 메모리 장치(3200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 SSD(Solid State Drive) 시스템을 설명하기 위한 도면이다.
도 11을 참조하면, SSD 시스템(4000)은 호스트(4100) 및 SSD(4200)를 포함할 수 있다. SSD(4200)는 신호 커넥터(4001)를 통해 호스트(4100)와 신호(SIG)를 주고받고, 전원 커넥터(4002)를 통해 전원(PWR)을 입력 받을 수 있다. SSD(4200)는 SSD 컨트롤러(4210), 복수의 플래시 메모리들(4221~422n), 보조 전원 장치(4230), 및 버퍼 메모리(4240)를 포함할 수 있다.
실시 예에서, SSD 컨트롤러(4210)는 도 2를 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다. SSD 컨트롤러(4210)는 호스트(4100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(4221~422n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(4100) 및 SSD(4200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(4230)는 전원 커넥터(4002)를 통해 호스트(4100)와 연결될 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(4230)는 호스트(4100)로부터의 전원 공급이 원활하지 않을 경우, SSD(4200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(4230)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4230)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(4240)는 SSD(4200)의 버퍼 메모리로 동작할 수 있다. 예를 들어, 버퍼 메모리(4240)는 호스트(4100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(4221~422n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(4221~422n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(4240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 사용자 시스템을 설명하기 위한 도면이다.
도 12를 참조하면, 사용자 시스템(5000)은 애플리케이션 프로세서(5100), 메모리 모듈(5200), 네트워크 모듈(5300), 스토리지 모듈(5400), 및 사용자 인터페이스(5500)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(5100)는 사용자 시스템(5000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(5100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(5200)은 사용자 시스템(5000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(5200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(5100) 및 메모리 모듈(5200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(5300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(5300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(5300)은 애플리케이션 프로세서(5100)에 포함될 수 있다.
스토리지 모듈(5400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(5400)은 애플리케이션 프로세서(5100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(5400)은 스토리지 모듈(5400)에 저장된 데이터를 애플리케이션 프로세서(5100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(5400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(5400)은 사용자 시스템(5000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(5400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 내지 도 4를 참조하여 설명한 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(5400)은 도 2를 참조하여 설명된 메모리 장치(100) 및 메모리 컨트롤러(200)와 동일하게 동작할 수 있다.
사용자 인터페이스(5500)는 애플리케이션 프로세서(5100)에 데이터 또는 명령어를 입력하거나, 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(5500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(5500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
1000: 전자 장치
100: 메모리 장치
200: 메모리 컨트롤러
300: 호스트 장치
2000: 외부 장치

Claims (20)

  1. 보안 데이터를 저장하는 RPMB(Replay Protected Memory Block)를 포함하는 메모리 장치;
    상기 메모리 장치를 제어하는 메모리 컨트롤러; 및
    패스워드를 이용하여 연결된 외부 장치를 검증하는 호스트 장치;를 포함하되,
    상기 메모리 컨트롤러는,
    상기 외부 장치가 검증되면, 상기 RPMB에 저장된 상기 보안 데이터를 리드하도록 상기 메모리 장치를 제어하고,
    상기 호스트 장치는,
    상기 리드된 보안 데이터를 암호화하고, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송하는 전자 장치.
  2. 제1항에 있어서,
    상기 호스트 장치는,
    상기 RPMB에 저장된 제1 보안 데이터가 제2 보안 데이터로 업데이트되면, 상기 외부 장치에 대한 업데이트를 수행하도록 상기 메모리 컨트롤러 및 상기 메모리 장치를 제어하는 전자 장치.
  3. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트 장치의 제어에 따라 상기 RPMB에 업데이트된 상기 제2 보안 데이터를 리드하도록 상기 메모리 장치를 제어하는 전자 장치.
  4. 제3항에 있어서,
    상기 호스트 장치는,
    상기 리드된 제2 보안 데이터를 암호화하고, 상기 암호화된 제2 보안 데이터, 상기 암호화된 제2 보안 데이터를 복호화하기 위한 복호화 키 및 상기 제2 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송하는 전자 장치.
  5. 제1항에 있어서,
    상기 호스트 장치는,
    상기 외부 장치에서 상기 외부 장치에 저장된 보안 데이터를 이용하는 보안 동작의 수행을 허용하는 전자 장치.
  6. 제1항에 있어서,
    상기 호스트 장치는,
    사용자로부터 상기 보안 데이터를 입력받고, 상기 보안 데이터를 상기 RPMB에 저장하도록 상기 메모리 장치를 제어하는 전자 장치.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트 장치로부터 상기 RPMB 키 및 상기 보안 데이터를 수신하면, 상기 RPMB 키를 상기 메모리 컨트롤러에 저장하고, 상기 보안 데이터를 상기 RPMB에 저장하도록 상기 메모리 장치를 제어하는 전자 장치.
  8. 저장 장치 및 호스트 장치를 포함하는 전자 장치의 동작 방법에 있어서,
    패스워드를 이용하여 연결된 외부 장치를 검증하는 단계;
    상기 외부 장치가 검증되면, RPMB(Replay Protected Memory Block)에 저장된 보안 데이터를 리드하는 단계;
    상기 리드된 보안 데이터를 암호화하는 단계;
    상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송하는 단계;를 포함하는 전자 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 RPMB에 저장된 제1 보안 데이터가 제2 보안 데이터로 업데이트되면, 상기 외부 장치에 대한 업데이트를 수행하는 단계;를 더 포함하는 전자 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 업데이트를 수행하는 단계는,
    상기 RPMB에 업데이트된 상기 제2 보안 데이터를 리드하고, 상기 리드된 제2 보안 데이터를 암호화하는 단계;
    상기 암호화된 제2 보안 데이터, 상기 암호화된 제2 보안 데이터를 복호화하기 위한 복호화 키 및 상기 제2 보안 데이터에 접근하기 위한 RPMB 키를 상기 외부 장치로 전송하는 단계;를 포함하는 전자 장치의 동작 방법.
  11. 제8항에 있어서,
    상기 호스트 장치가 상기 외부 장치에서 상기 외부 장치에 저장된 보안 데이터를 이용하는 보안 동작의 수행을 허용하는 단계;를 더 포함하는 전자 장치의 동작 방법.
  12. 제8항에 있어서,
    사용자로부터 상기 보안 데이터를 입력받는 단계; 및
    상기 보안 데이터를 상기 저장 장치에 저장하는 단계;를 더 포함하는 전자 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 저장하는 단계는,
    상기 RPMB 키 및 상기 보안 데이터를 상기 저장 장치로 전송하는 단계; 및
    상기 RPMB 키를 메모리 컨트롤러에 저장하고, 상기 보안 데이터를 상기 RPMB에 저장하는 단계;를 더 포함하는 전자 장치의 동작 방법.
  14. 보안 데이터를 저장하는 RPMB(Replay Protected Memory Block)를 포함하는 메모리 장치, 상기 메모리 장치를 제어하는 메모리 컨트롤러 및 OTP(One Time Password)를 생성하는 호스트 장치를 포함하는 제1 단말 장치;
    상기 제1 단말 장치와 연결되고, 상기 OTP를 이용하여 연결 권한을 검증받는 제2 단말 장치;를 포함하되,
    상기 메모리 컨트롤러는,
    상기 제2 단말 장치의 연결 권한이 검증되면, 상기 RPMB에 저장된 상기 보안 데이터를 리드하도록 상기 메모리 장치를 제어하고,
    상기 호스트 장치는,
    상기 리드된 보안 데이터를 암호화하고, 상기 암호화된 보안 데이터, 상기 암호화된 보안 데이터를 복호화하기 위한 복호화 키 및 상기 보안 데이터에 접근하기 위한 RPMB 키를 상기 제2 단말 장치로 전송하는 단말 시스템.
  15. 제14항에 있어서,
    상기 호스트 장치는,
    상기 RPMB에 저장된 제1 보안 데이터가 제2 보안 데이터로 업데이트되면, 상기 제2 단말 장치에 대한 업데이트를 수행하도록 상기 메모리 컨트롤러 및 상기 메모리 장치를 제어하는 단말 시스템.
  16. 제15항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트 장치의 제어에 따라 상기 RPMB에 업데이트된 상기 제2 보안 데이터를 리드하도록 상기 메모리 장치를 제어하는 단말 시스템.
  17. 제16항에 있어서,
    상기 호스트 장치는,
    상기 리드된 제2 보안 데이터를 암호화하고, 상기 암호화된 제2 보안 데이터, 상기 암호화된 제2 보안 데이터를 복호화하기 위한 복호화 키 및 상기 제2 보안 데이터에 접근하기 위한 RPMB 키를 상기 제2 단말 장치로 전송하는 단말 시스템.
  18. 제14항에 있어서,
    상기 호스트 장치는,
    상기 제2 단말 장치에서 상기 제2 단말 장치에 저장된 보안 데이터를 이용하는 보안 동작의 수행을 허용하는 단말 시스템.
  19. 제14항에 있어서,
    상기 호스트 장치는,
    사용자로부터 상기 보안 데이터를 입력받고, 상기 보안 데이터를 상기 RPMB에 저장하도록 상기 메모리 장치를 제어하는 단말 시스템.
  20. 제19항에 있어서,
    상기 메모리 컨트롤러는,
    상기 호스트 장치로부터 상기 RPMB 키 및 상기 보안 데이터를 수신하면, 상기 RPMB 키를 상기 메모리 컨트롤러에 저장하고, 상기 보안 데이터를 상기 RPMB에 저장하도록 상기 메모리 장치를 제어하는 단말 시스템.
KR1020220030918A 2022-03-11 2022-03-11 전자 장치 및 그 동작 방법 KR20230133666A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220030918A KR20230133666A (ko) 2022-03-11 2022-03-11 전자 장치 및 그 동작 방법
US17/876,784 US20230289071A1 (en) 2022-03-11 2022-07-29 Electronic device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220030918A KR20230133666A (ko) 2022-03-11 2022-03-11 전자 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230133666A true KR20230133666A (ko) 2023-09-19

Family

ID=87931703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030918A KR20230133666A (ko) 2022-03-11 2022-03-11 전자 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20230289071A1 (ko)
KR (1) KR20230133666A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2460275B (en) * 2008-05-23 2012-12-19 Exacttrak Ltd A Communications and Security Device
KR20100125875A (ko) * 2009-05-22 2010-12-01 삼성전자주식회사 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
US9124432B2 (en) * 2012-05-25 2015-09-01 Kabushiki Kaisha Toshiba Host device and authentication method for host device
WO2013175641A2 (ja) * 2012-05-25 2013-11-28 株式会社東芝 セキュリティシステム
US9977628B2 (en) * 2014-04-16 2018-05-22 Sandisk Technologies Llc Storage module and method for configuring the storage module with memory operation parameters
US10417456B2 (en) * 2015-12-23 2019-09-17 Tracfone Wireless, Inc. Secure system having a multi-locking mechanism for devices having embedded systems
US20170337390A1 (en) * 2016-05-18 2017-11-23 Qualcomm Incorporated Data protection at factory reset
US10678924B2 (en) * 2016-08-10 2020-06-09 Qualcomm Incorporated Hardware-based software-resilient user privacy exploiting ephemeral data retention of volatile memory
US10180800B2 (en) * 2017-03-02 2019-01-15 Intel Corporation Automated secure data and firmware migration between removable storage devices that supports boot partitions and replay protected memory blocks
US10922441B2 (en) * 2018-05-04 2021-02-16 Huawei Technologies Co., Ltd. Device and method for data security with a trusted execution environment
US11321468B2 (en) * 2018-12-31 2022-05-03 Micron Technology, Inc. Systems for providing access to protected memory
US10963592B2 (en) * 2019-02-05 2021-03-30 Western Digital Technologies, Inc. Method to unlock a secure digital memory device locked in a secure digital operational mode
US11550906B2 (en) * 2019-05-07 2023-01-10 Samsung Electronics Co., Ltd. Storage system with separated RPMB sub-systems and method of operating the same

Also Published As

Publication number Publication date
US20230289071A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US10509575B2 (en) Storage device and operating method of storage device
KR102501776B1 (ko) 저장 장치 및 그 동작 방법
US20190258581A1 (en) Memory system and operating method thereof
US20210281414A1 (en) Computing system and operating method thereof
US11868624B2 (en) Computing system and operating method thereof
US12039175B2 (en) Apparatus including data storage device and method of operating the same
KR20200032920A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN114255813A (zh) 存储装置、主机装置、包括两者的电子装置及其操作方法
US11556252B2 (en) Storage device and method of operating the same
US11455102B2 (en) Computing system and operating method thereof
US11726708B2 (en) Storage device which stores write data and an authentication code into a protected memory block and method of operating the same
US12061808B2 (en) Storage device for tuning an interface with a host
US20220155976A1 (en) Data storage device and method of operating the same
US20230289071A1 (en) Electronic device and method of operating the same
KR20230040114A (ko) 저장 장치 및 그 동작 방법
US20240097885A1 (en) Memory controller and storage device including same
US12086442B2 (en) Storage device and operating method thereof
KR102671844B1 (ko) 저장장치 및 그 동작 방법
US20230134534A1 (en) Memory controller and storage device
KR102720140B1 (ko) 분리된 rpmb 기능을 가지는 스토리지 시스템 및 그 구동 방법
US20240045806A1 (en) Storage device, electronic device including the same, and operating method thereof
KR20210113907A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20230064538A (ko) 메모리 컨트롤러 및 스토리지 장치
KR20180123264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법