KR20150116008A

KR20150116008A - 호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템

Info

Publication number: KR20150116008A
Application number: KR1020140039989A
Authority: KR
Inventors: 이현주; 박재한; 지대근
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-04-03
Filing date: 2014-04-03
Publication date: 2015-10-15
Also published as: US20150286581A1; KR102157668B1; US9864704B2

Abstract

본 발명의 실시 예에 따른 반도체 장치는 암호화된(encrypted) 관리 데이터를 저장하는 불휘발성 메모리; 및 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러를 포함한다. 메모리 컨트롤러는 호스트로부터 호스트 메모리 내 프리 영역을 할당받고, 프리 영역에 암호화된 관리 데이터를 저장하도록 구성된다.

Description

호스트와 통신하는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템{MEMORY CONTROLLER COMMUNICATING WITH HOST, AND OPERATING METHOD THEREOF, AND COMPUTING SYSTEM INCLUDING THE SAME}

본 발명은 전자 기기에 관한 것으로, 좀 더 구체적으로는 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 컴퓨팅 시스템에 관한 것이다.

반도체 메모리(semiconductor memory)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리는 크게 휘발성 메모리(Volatile memory)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.

휘발성 메모리는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리이다. 휘발성 메모리에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리이다. 불휘발성 메모리에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.

불휘발성 메모리와, 불휘발성 메모리를 제어하기 위한 메모리 컨트롤러가 실장된 반도체 장치가 제공될 수 있다. 이러한 반도체 장치는 외부의 호스트와 연결되고, 호스트와 데이터를 통신한다. 예를 들면, 호스트로부터의 요청에 응답하여 반도체 장치는 불휘발성 메모리에 저장된 데이터를 호스트로 제공할 수 있다. 호스트로부터의 요청에 응답하여, 반도체 장치는 불휘발성 메모리에 데이터를 기입할 수 있다.

한편, 반도체 장치는 호스트에 포함된 호스트 메모리의 일부 영역에 접근할 수 있다. 예를 들면, 반도체 장치 및 호스트는 통합 메모리 구조(Unified Memory Architecture: UMA)에 따라 구성될 수 있다. 호스트 메모리의 일부 저장 공간이 반도체 장치에 할당되고 반도체 장치에 의해 사용됨으로써, 반도체 장치의 성능은 향상될 수 있다. 다만, 이는 호스트 메모리에 반도체 장치와 관련된 데이터가 저장된 것을 의미하므로, 호스트 메모리에 저장된 데이터에 대한 보안이 문제된다.

본 발명의 실시 예는 반도체 장치를 포함하는 컴퓨팅 시스템의 보안을 향상시키기 위한 것이다.

본 발명의 실시 예에 따른 반도체 장치는 암호화된(encrypted) 관리 데이터를 저장하는 불휘발성 메모리; 및 상기 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 호스트로부터 호스트 메모리 내 프리 영역을 할당받고, 상기 프리 영역에 상기 암호화된 관리 데이터를 저장하도록 구성된다.

실시 예로서, 상기 메모리 컨트롤러는, 상기 암호화된 관리 데이터가 복호화된 원 관리 데이터를 저장하는 워킹 메모리; 상기 호스트 메모리 내 상기 프리 영역을 할당하도록 상기 호스트에 요청하는 중앙 처리 장치; 및 상기 중앙 처리 장치의 제어에 응답하여, 상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 암호화 또는 복호화하고, 상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 바이패스(bypass)하도록 구성되는 암복호화 회로를 포함할 수 있다.

실시 예로서, 상기 메모리 컨트롤러는, 상기 불휘발성 메모리와 통신하는 메모리 인터페이스; 상기 호스트와 통신하는 호스트 인터페이스; 및 상기 메모리 인터페이스, 상기 암복호화 회로 및 상기 워킹 메모리를 연결하는 데이터 버스를 더 포함하되, 상기 암복호화 회로는 상기 호스트 인터페이스와 상기 데이터 버스 사이에 연결될 수 있다.

실시 예로서, 상기 암복호화 회로는 상기 워킹 메모리의 상기 원 관리 데이터가 상기 호스트로 출력될 때, 상기 원 관리 데이터를 암호화하고, 상기 호스트 인터페이스는 상기 암복호화 회로에서 생성된 상기 암호화된 관리 데이터를 상기 호스트로 출력하고, 상기 암호화된 관리 데이터는 상기 프리 영역에 저장될 수 있다.

실시 예로서, 상기 암복호화 회로는 상기 불휘발성 메모리로부터 읽어진 상기 암호화된 관리 데이터가 상기 호스트로 출력될 때 상기 암호화된 관리 데이터를 바이패스 하고, 상기 호스트 인터페이스는 상기 암복호화 회로에 의해 바이패스된 상기 암호화된 관리 데이터를 상기 호스트로 출력하고, 상기 암호화된 관리 데이터는 상기 프리 영역에 저장될 수 있다.

실시 예로서, 상기 암복호화 회로는 상기 프리 영역의 데이터가 상기 워킹 메모리로 로딩될 때 상기 프리 영역으로부터 상기 호스트 인터페이스를 통해 수신되는 상기 데이터를 복호화하고, 상기 복호화된 데이터는 상기 워킹 메모리에 전달될 수 있다.

실시 예로서, 상기 암복호화 회로는 상기 프리 영역의 데이터가 상기 불휘발성 메모리에 저장될 때 상기 프리 영역으로부터 상기 호스트 인터페이스를 통해 수신되는 상기 데이터를 바이패스하고, 상기 바이패스된 데이터는 상기 메모리 인터페이스를 거쳐 상기 불휘발성 메모리에 제공될 수 있다.

실시 예로서, 상기 관리 데이터는 상기 불휘발성 메모리에 대응하는 물리 블록 어드레스(Physical Block Address)와 상기 호스트에 대응하는 논리 블록 어드레스(Logical Block Address) 사이의 매핑 정보일 수 있다.

실시 예로서, 상기 관리 데이터는 상기 메모리 컨트롤러의 초기화(initialization)를 위한 부트 코드(boot code)일 수 있다.

본 발명의 다른 일면은 암호화된(encrypted) 관리 데이터를 저장하는 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러에 관한 것이다. 본 발명의 실시 예에 따른 메모리 컨트롤러는 상기 암호화된 관리 데이터가 복호화된 원(original) 관리 데이터를 저장하도록 구성되는 워킹 메모리; 상기 불휘발성 메모리와 통신하는 메모리 인터페이스; 상기 호스트와 통신하는 호스트 인터페이스; 상기 호스트 내 호스트 메모리에 프리 영역을 요청하는 중앙 처리 장치(Central Processing Unit); 및 상기 중앙 처리 장치의 제어에 응답하여, 상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 암호화 또는 복호화하고, 상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 바이패스(bypass)하도록 구성되는 암복호화 회로를 포함한다.

실시 예로서, 상기 프리 영역에는 상기 암호화된 관리 데이터가 저장될 수 있다.

실시 예로서, 상기 암복호화 회로는 데이터 버스를 통해 상기 워킹 메모리와 상기 메모리 인터페이스에 연결되고, 상기 호스트 인터페이스는 상기 암복호화 회로를 통해 상기 데이터 버스와 연결될 수 있다.

실시 예로서, 상기 암복호화 회로, 상기 워킹 메모리, 상기 메모리 인터페이스 및 상기 호스트 인터페이스는 제어 버스를 통해 상기 중앙 처리 장치의 제어에 응답하여 동작할 수 있다.

실시 예로서, 상기 암복호화 회로는, 데이터 버스를 통해 상기 워킹 메모리 및 상기 메모리 인터페이스와 통신하는 제 1 송수신부; 상기 호스트 인터페이스와 통신하는 제 2 송수신부; 상기 제 1 송수신부를 통해 수신되는 데이터를 암호화 및 상기 제 2 송수신부에 전송하도록 구성되는 암호화부; 상기 제 1 송수신부를 통해 수신되는 데이터를 상기 제 2 송수신부에 바이패스하도록 구성되는 바이패스 채널; 및 상기 중앙 처리 장치로부터의 바이패스 커맨드에 응답하여, 상기 워킹 메모리로부터 상기 데이터 버스를 통해 수신되는 상기 원 관리 데이터를 상기 암호화부로 출력하고, 상기 메모리 인터페이스를 거쳐 상기 데이터 버스를 통해 수신되는 상기 암호화된 관리 데이터를 상기 바이패스 채널로 출력하도록 상기 제 1 송수신부를 제어하는 제어부를 포함할 수 있다.

실시 예로서, 상기 암복호화 회로는, 데이터 버스에 연결되는 상기 워킹 메모리 및 상기 메모리 인터페이스와 통신하는 제 1 송수신부; 상기 호스트 인터페이스와 통신하는 제 2 송수신부; 상기 제 2 송수신부를 통해 수신되는 데이터를 복호화 및 상기 제 1 송수신부로 전송하도록 구성되는 복호화부; 및 상기 제 2 송수신부를 통해 수신되는 데이터를 상기 제 1 송수신부에 바이패스하도록 구성되는 바이패스 채널; 및 상기 중앙 처리 장치로부터의 바이패스 커맨드에 응답하여, 상기 호스트 인터페이스를 통해 수신되는 상기 프리 영역의 데이터를 상기 복호화부 및 상기 제 2 바이패스 채널 중 어느 하나에 출력하도록 상기 제 2 송수신부를 제어하는 제어부를 포함할 수 있다.

본 발명의 다른 일면은 암호화된 관리 데이터를 저장하는 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러의 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 동작 방법은 상기 불휘발성 메모리로부터 읽어진 상기 암호화된 관리 데이터를 복호화하여 원(original) 관리 데이터를 생성하고 상기 원 관리 데이터를 워킹 메모리에 저장하는 단계; 상기 호스트의 호스트 메모리에 프리 영역을 요청하는 단계; 상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때, 상기 관리 데이터를 암호화 또는 복호화하는 단계; 및 상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때, 상기 관리 데이터를 바이패스하는 단계를 포함한다.

실시 예로서, 상기 암호화 또는 복호화하는 단계는, 상기 워킹 메모리에 저장된 상기 원 관리 데이터가 상기 호스트로 출력될 때 상기 원 관리 데이터를 암호화하여 상기 암호화된 관리 데이터를 생성하는 단계; 및 상기 암호화된 관리 데이터를 상기 호스트로 출력하는 단계를 포함할 수 있다.

실시 예로서, 상기 암호화 또는 복호화하는 단계는, 상기 호스트로부터 상기 프리 영역의 데이터를 수신하는 단계; 상기 프리 영역의 데이터를 복호화하여 상기 원 관리 데이터를 생성하는 단계; 및 상기 원 관리 데이터를 상기 워킹 메모리에 저장하는 단계를 포함할 수 있다.

실시 예로서, 상기 바이패스하는 단계는, 상기 불휘발성 메모리에 저장된 상기 암호화된 관리 데이터를 읽는 단계; 및 상기 암호화된 관리 데이터를 바이패스하여 상기 호스트에 상기 암호화된 관리 데이터를 출력하는 단계를 포함할 수 있다.

실시 예로서, 상기 바이패스하는 단계는, 상기 호스트로부터 상기 프리 영역의 데이터를 수신하는 단계; 및 상기 프리 영역의 데이터를 암호화 또는 복호화 없이 바이패스하여 상기 불휘발성 메모리에 상기 프리 영역의 데이터를 출력하는 단계를 포함할 수 있다.

본 발명의 실시 예에 따르면 반도체 장치를 포함하는 컴퓨팅 시스템의 보안이 향상된다.

도 1은 반도체 장치를 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 2는 반도체 장치 내 불휘발성 메모리를 보여주는 블록도이다.
도 3은 도 1의 호스트를 보여주는 블록도이다.
도 4는 도 1의 암복호화 회로를 보여주는 블록도이다.
도 5는 본 발명의 실시 예에 따른 반도체 장치의 동작 방법을 보여주는 순서도이다.
도 6 및 도 7은 호스트와 반도체 장치 사이의 관리 데이터의 흐름을 보여주는 도면들이다.
도 8은 본 발명의 다른 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다. 또한 본 발명은 여기에서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기에서 설명되는 실시 예은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도 1은 반도체 장치(100)를 포함하는 컴퓨팅 시스템(50)을 보여주는 블록도이다. 도 2는 반도체 장치(100) 내 불휘발성 메모리(110)를 보여주는 블록도이다.

도 1을 참조하면, 컴퓨팅 시스템(50)은 반도체 장치(100) 및 호스트(200)를 포함한다.

반도체 장치(100)는 불휘발성 메모리(110) 및 메모리 컨트롤러(120)를 포함한다.

불휘발성 메모리(110)는 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 예를 들면, 불휘발성 메모리(110)는 하나의 채널을 통해 메모리 컨트롤러(120)와 연결될 수 있다. 불휘발성 메모리(110)는 메모리 셀 어레이를 포함한다. 불휘발성 메모리(110)는 메모리 컨트롤러(120)의 제어에 응답하여 메모리 셀 어레이에 데이터를 저장하고, 메모리 컨트롤러(120)의 제어에 응답하여 메모리 셀 어레이의 데이터를 메모리 컨트롤러(120)에 제공하도록 구성된다.

도 2를 참조하면, 불휘발성 메모리(110)는 메모리 셀 어레이(111) 및 주변 회로(112)를 포함한다. 메모리 셀 어레이(111)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들 각각은 복수의 페이지들(page1~pageN)을 포함한다.

주변 회로(112)는 메모리 셀 어레이(111)에 연결된다. 주변 회로(112)는 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 메모리 컨트롤러(120)의 제어에 응답하여, 주변 회로(112)는 메모리 셀 어레이(111)에 데이터를 프로그램하고 메모리 셀 어레이(111)로부터 데이터를 읽고 메모리 셀 어레이(110)의 데이터를 소거하도록 구성된다.

실시 예로서, 불휘발성 메모리(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 불휘발성 메모리(110)의 소거 동작은 메모리 블록 단위로 수행될 수 있다.

프로그램 동작 시에, 주변 회로(112)는 메모리 컨트롤러(120)로부터 프로그램될 데이터 및 물리 블록 어드레스(Physical Block Address)를 수신할 것이다. 주변 회로(112)는 물리 블록 어드레스에 대응하는 페이지에 데이터를 프로그램할 것이다. 읽기 동작 시에, 주변 회로(112)는 메모리 컨트롤러(120)로부터 물리 블록 어드레스를 수신할 것이다. 주변 회로(112)는 물리 블록 어드레스에 대응하는 페이지의 데이터를 읽고, 읽어진 데이터를 메모리 컨트롤러(120)에 제공할 것이다. 소거 동작 시에, 주변 회로(112)는 메모리 컨트롤러(120)로부터 물리 블록 어드레스를 수신할 것이다. 주변 회로(112)는 물리 블록 어드레스에 대응하는 메모리 블록의 데이터를 소거할 것이다.

실시 예로서, 불휘발성 메모리(110)는 플래시 메모리(Flash Memory)일 수 있다.

메모리 셀 어레이(111)에는 관리 데이터가 저장될 수 있다. 여기에서, 관리 데이터란 반도체 장치(100)를 구동하기 위해 메모리 컨트롤러(120)에 요구되는 데이터를 의미한다. 예를 들면, 관리 데이터는 호스트(200)로부터 수신되는 논리 블록 어드레스(Logical Block Address)와 불휘발성 메모리(110)에 제공되는 물리 블록 어드레스 사이의 매핑 정보(이하, 맵 테이블)일 수 있다. 예를 들면, 관리 데이터는 반도체 장치(100)에 파워가 제공될 때 메모리 컨트롤러(120)를 초기화하기 위해 필요한 부트 코드(boot code)일 수 있다.

만약 암호화되지 않은 관리 데이터가 불휘발성 메모리(110)에 저장된다면, 불휘발성 메모리(110)에 저장된 데이터는 전원이 차단되더라도 손실되지 않으므로, 예를 들면 반도체 장치(100) 또는 컴퓨팅 시스템(50)이 분실되었을 때 해당 관리 데이터는 쉽게 노출될 수 있다. 이러한 이유로, 불휘발성 메모리(110)에는 암호화된 관리 데이터(EMD, 도 1 참조)가 저장된다.

실시 예로서, 암호화된 관리 데이터(EMD)는 메모리 셀 어레이(111) 내 소정의 영역에 저장될 것이다. 예를 들면, 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록은 메타 영역으로 정의되고, 암호화된 관리 데이터(EMD)는 메타 영역에 저장될 수 있다.

다시 도 1을 참조하면, 메모리 컨트롤러(120)는 중앙 처리 장치(121: Central Processing Unit, CPU), 제어 버스(122), 메모리 인터페이스(123), 워킹 메모리(124), 암복호화 회로(125), 호스트 인터페이스(126), 데이터 버스(127) 및 데이터 버퍼(128)를 포함한다.

본 발명의 실시 예에 따르면, 메모리 컨트롤러(120)는 호스트(200)로부터 호스트 메모리(210) 내 프리 영역(FRA)을 할당받고, 이후 프리 영역(FRA)에 관리 데이터를 저장할 때 암호화된 관리 데이터를 저장하도록 구성된다. 아래에서, 이에 대해 좀 더 구체적으로 설명된다.

중앙 처리 장치(121)는 메모리 컨트롤러(120)의 제반 동작을 제어하도록 구성된다. 중앙 처리 장치(121)는 제어 버스(122)를 통해 메모리 인터페이스(123), 워킹 메모리(124), 암복호화 회로(125) 및 호스트 인터페이스(126)를 제어하도록 구성된다. 실시 예로서, 중앙 처리 장치(121)는 펌웨어를 저장하는 별도의 메모리(미도시)에 연결되고, 그러한 메모리로부터의 펌웨어에 따라 동작할 수 있다.

실시 예로서, 중앙 처리 장치(121)는 호스트(200)로부터 수신되는 논리 블록 어드레스를 워킹 메모리(124)에 저장된 맵 테이블을 이용하여 물리 블록 어드레스로 변환할 수 있다. 변환된 물리 블록 어드레스는 메모리 인터페이스(123)를 거쳐 불휘발성 메모리(110)에 제공된다.

실시 예로서, 중앙 처리 장치(121)는 워킹 메모리(124)에 저장된 부트 코드를 이용하여 메모리 컨트롤러(120)를 초기화할 수 있다.

중앙 처리 장치(121)는 호스트 메모리(210) 중 일부 영역을 반도체 장치(100)에 할당하도록 호스트(200)에 요청할 수 있다. 메모리 컨트롤러(120)는 호스트 메모리(210)의 프리 영역(FRA)에 접근할 수 있다. 메모리 컨트롤러(120) 내 휘발성 메모리들(124, 128)의 저장 공간과 함께 프리 영역(FRA)을 이용함으로써, 메모리 컨트롤러(120)는 안정적으로 구동할 수 있다.

실시 예로서, 중앙 처리 장치(121)는 호스트 인터페이스(126)를 통해 호스트(200)에 프리 영역(FRA)을 요청할 수 있다. 호스트(200)는, 만약 호스트 메모리(210)에 가용한 저장 공간이 존재한다면, 가용한 저장 공간에 대한 정보를 응답 메시지로서 메모리 컨트롤러(120)에 전송할 수 있다. 응답 메시지에 따라, 이후 메모리 컨트롤러(120)는 프리 영역(FRA)에 액세스할 것이다. 예를 들면, 메모리 컨트롤러(120)가 프리 영역(FRA)에 저장된 데이터를 요청하면, 호스트(200)는 요청된 데이터를 메모리 컨트롤러(120)로 제공할 것이다. 예를 들면, 메모리 컨트롤러(120)가 프리 영역(FRA)에 데이터의 기입을 요청하면, 호스트(200)는 해당 데이터를 프리 영역(FRA)에 기입할 것이다. 예를 들면, 컴퓨팅 시스템(50)은 통합 메모리 구조(Unified Memory Architecture: UMA)에 따라 구성될 수 있다.

제어 버스(122)는 중앙 처리 장치(121)를 메모리 인터페이스(123), 워킹 메모리(124), 암복호화 회로(125) 및 호스트 인터페이스(126)에 연결한다. 제어 버스(122)는 중앙 처리 장치(121)로부터 생성되는 커맨드들을 메모리 인터페이스(123), 워킹 메모리(124), 암복호화 회로(125) 및 호스트 인터페이스(126)에 전달하도록 구성된다.

메모리 인터페이스(123)는 불휘발성 메모리(110)에 연결된다. 메모리 인터페이스(123)는 중앙 처리 장치(121)의 제어에 응답하여 불휘발성 메모리(110)와 메모리 컨트롤러(120)를 인터페이싱하도록 구성된다.

워킹 메모리(124)는 제어 버스(122) 및 데이터 버스(127)에 연결된다. 워킹 메모리(124)는 중앙 처리 장치(121)의 동작 메모리로서 이용된다. 워킹 메모리(124)는 암호화된 관리 데이터(EMD)의 전부 또는 일부가 복호화된 원 관리 데이터(OMD)를 저장한다. 중앙 처리 장치(121)는, 예를 들면 컴퓨팅 시스템(50)의 파워 온 시에, 불휘발성 메모리(110)로부터 읽어진 암호화된 관리 데이터(EMD)를 워킹 메모리(124) 또는 데이터 버퍼(128)에 임시 저장할 수 있다. 그리고, 중앙 처리 장치(121)의 제어에 응답하여 암복호화 회로(125)는 워킹 메모리(124) 또는 데이터 버퍼(128)에 임시 저장된 암호화된 관리 데이터(EMD)를 복호화하여 원 관리 데이터(OMD)를 생성한다. 생성된 원 관리 데이터(OMD)는 워킹 메모리(124)에 저장될 것이다.

실시 예로서, 워킹 메모리(124)는 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM (Synchronous DRAM) 등으로 구성될 수 있다.

메모리 컨트롤러(120)는 워킹 메모리(124)에 저장된 원 관리 데이터(OMD)를 이용하여 동작한다. 예를 들면, 중앙 처리 장치(121)는 워킹 메모리(124)에 로딩된 부트 코드를 이용하여 메모리 컨트롤러(120)를 초기화할 수 있다. 예를 들면, 중앙 처리 장치(121)는 워킹 메모리(124)에 로딩된 맵 테이블을 이용하여 호스트(200)로부터 수신되는 논리 블록 어드레스를 물리 블록 어드레스로 변환할 수 있다.

암복호화 회로(125)는 제어 버스(122)를 통해 중앙 처리 장치(121)에 연결되고, 데이터 버스(127)를 통해 메모리 인터페이스(123), 워킹 메모리(124) 및 데이터 버퍼(128)에 연결된다. 암복호화 회로(125)는 중앙 처리 장치(121)의 제어에 응답하여 동작한다.

암복호화 회로(125)는 호스트 인터페이스(126)와 데이터 버스(127) 사이에 연결된다. 암복호화 회로(125)는 중앙 처리 장치(121)의 제어에 따라 호스트 인터페이스(126)와 데이터 버스(127) 사이에서 통신되는 관리 데이터를 암호화 또는 복호화할 수 있다. 암복호화 회로(125)는 중앙 처리 장치(121)의 제어에 따라 호스트 인터페이스(126)와 데이터 버스(127) 사이에서 통신되는 관리 데이터를 바이패스할 수 있다. 여기에서, 관리 데이터는 암호화된 관리 데이터(EMD)와 원 관리 데이터(OMD)를 통칭한다.

본 발명의 실시 예에 따르면, 중앙 처리 장치(121)의 제어에 응답하여, 암복호화 회로(125)는 워킹 메모리(124)와 프리 영역(FRA) 사이에서 관리 데이터가 통신될 때 해당 관리 데이터를 암호화 또는 복호화 하도록 구성된다. 또한 중앙 처리 장치(121)의 제어에 응답하여, 암복호화 회로(125)는 불휘발성 메모리(110)와 프리 영역(FRA) 사이에서 관리 데이터가 통신될 때 해당 관리 데이터를 바이패스 하도록 구성된다.

원 관리 데이터(OMD)가 워킹 메모리(124)로부터 프리 영역(FRA)로 출력될 때, 암복호화 회로(125)는 원 관리 데이터(OMD)를 암호화하여 암호화된 관리 데이터(EMD)를 생성하고, 암호화된 관리 데이터(EMD)를 호스트 인터페이스(126)에 전송한다. 호스트 인터페이스(126)는 암호화된 관리 데이터(EMD)를 호스트(200)에 전송할 것이다. 전송된 암호화된 관리 데이터(EMD)는 프리 영역(FRA)에 저장될 것이다.

불휘발성 메모리(110)의 암호화된 관리 데이터(EMD)가 프리 영역(FRA)로 출력하는 경우, 메모리 컨트롤러(120)는 불휘발성 메모리(110)로부터 암호화된 관리 데이터(EMD)를 읽는다. 암호화된 관리 데이터(EMD)는, 예를 들면 데이터 버퍼(128)에 임시 저장될 수 있다. 암복호화 회로(125)는 암호화된 관리 데이터(EMD)가 제공될 때, 암호화된 관리 데이터(EMD)를 호스트 인터페이스(126)에 바이패스할 것이다. 암호화된 관리 데이터(EMD)는 호스트 인터페이스(126)를 통해 호스트(200)에 제공되고, 프리 영역(FRA)에 저장될 수 있다.

결과적으로, 프리 영역(FRA)에는 암호화된 관리 데이터(EMD)가 저장된다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)는 워킹 메모리(124)로 로딩될 수 있다. 이때, 암복호화 회로(125)는 호스트(200)로부터 호스트 인터페이스(126)를 통해 수신된 암호화된 관리 데이터(EMD)를 복호화하여 원 관리 데이터(OMD)를 생성한다. 생성된 원 관리 데이터(OMD)는 워킹 메모리(124)에 제공된다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)는 메모리 컨트롤러(120)를 통해 불휘발성 메모리(110)에 저장될 수 있다. 이때, 암복호화 회로(125)는 호스트 인터페이스(126)를 통해 수신된 암호화된 관리 데이터(EMD)를 데이터 버스(127)에 바이패스한다. 바이패스된 암호화된 관리 데이터(EMD)는 불휘발성 메모리(110)에 전송될 것이다. 실시 예로서, 암호화된 관리 데이터(EMD)는 데이터 버스(127)를 거쳐 데이터 버퍼(128)에 임시 저장되고, 이후 메모리 인터페이스(123)를 통해 불휘발성 메모리(110)로 전송될 수 있다.

본 발명의 실시 예에 따르면, 반도체 장치(100) 외부의 호스트 메모리(210)에는 암호화된 관리 데이터(EMD)가 저장된다. 따라서, 호스트 메모리(210)에 반도체 장치(100)의 관리 데이터가 저장된다고 하더라도, 해당 관리 데이터에 대한 보안은 유지된다.

본 발명의 실시 예에 따르면, 호스트 인터페이스(126)와 데이터 버퍼(127) 사이에 암복호화 회로(125)가 제공된다. 암복호화 회로(125)는 그것을 통과하는 관리 데이터를 선택적으로 바이패스한다. 바이패스 동작에 따라, 관리 데이터가 암복호화 되는 데에 소요되는 파워가 절약되며, 관리 데이터의 송수신에 소요되는 시간이 절약된다.

데이터 버퍼(128)는 데이터 버스(127)에 연결된다. 데이터 버퍼(128)는 호스트(200)와 불휘발성 메모리(110) 사이에서 통신되는 데이터를 버퍼링한다. 예를 들면, 데이터 버퍼(128)는 불휘발성 메모리(110)로부터 읽어진 데이터를 임시 저장한다. 데이터 버퍼(128)에 임시 저장된 데이터는 데이터 버스(127), 암복호화 회로(125) 및 호스트 인터페이스(126)를 거쳐 호스트(200)에 출력된다. 데이터 버퍼(128)는 호스트(200)로부터 수신된 데이터를 임시 저장한다. 호스트(200)로부터 수신된 데이터는 호스트 인터페이스(126), 암복호화 회로(125) 및 데이터 버스(127)를 거쳐 데이터 버퍼(128)에 제공된다. 데이터 버퍼(128)에 임시 저장된 데이터는 메모리 인터페이스(123)를 거쳐 불휘발성 메모리(110)에 전송되고, 불휘발성 메모리(110)에 저장될 것이다.

실시 예로서, 데이터 버퍼(128)는 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM (Synchronous DRAM) 등으로 구성될 수 있다.

도 1에서, 메모리 컨트롤러(120)는 복수의 버스들(122, 126)을 포함하는 것으로 도시된다. 하지만, 이는 예시적인 것으로서 메모리 컨트롤러(120)는 하나의 버스를 포함하고, 메모리 컨트롤러(120)의 구성들(121, 123, 124, 125, 126, 127)은 위 하나의 버스에 연결될 수 있음이 이해될 것이다. 이러한 경우, 위 하나의 버스는 도 1의 제어 버스(122) 및 데이터 버스(126)의 기능을 수행한다.

실시 예로서, 컴퓨팅 시스템(50)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.

도 3은 도 1의 호스트(200)를 보여주는 블록도이다.

도 3을 참조하면, 호스트(200)는 호스트 메모리(210), 스토리지 인터페이스(220), 프로세서(230), 사용자 인터페이스(240), 데이터 송수신기(250), 전원(260) 및 시스템 버스(270)를 포함한다. 시스템 버스(270)는 호스트 메모리(210), 스토리지 인터페이스(220), 프로세서(230), 사용자 인터페이스(240), 데이터 송수신기(250) 및 전원(260)을 연결한다.

호스트 메모리(210)는 프로세서(230)의 동작 메모리로서 사용된다. 호스트 메모리(210)는 도 1을 참조하여 설명된 바와 같이 프리 영역을 포함한다. 프리 영역은 반도체 장치(100)에 할당되는 저장 공간이다. 실시 예로서, 프로세서(230)는 호스트 메모리(210) 중 프리 영역을 제외한 영역에 저장된 데이터를 로딩하고, 로딩된 데이터를 처리하고, 처리된 데이터를 호스트 메모리(210)에 피드백할 수 있다.

호스트 메모리(210)는 휘발성 메모리이다. 실시 예로서, 호스트 메모리(210)는 SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM (Synchronous DRAM) 등 중 적어도 하나 이상의 조합으로 구성될 수 있다.

스토리지 인터페이스(220)는 호스트(200)와 메모리 컨트롤러(100)을 인터페이싱하도록 구성된다. 호스트(200)는 스토리지 인터페이스(220)를 통하여 메모리 컨트롤러(100)와 데이터를 교환할 수 있다. 프로세서(230)에 의해 처리된 데이터, 사용자 인터페이스(240)를 통해 제공된 데이터, 또는 데이터 송수신기(250)를 통해 수신된 데이터는 스토리지 인터페이스(220)를 통해 반도체 장치(100)에 저장될 수 있다.

사용자 인터페이스(240)는 프로세서(230)의 동작을 제어하기 위한 제어 신호 또는 프로세서(230)에 의하여 처리될 데이터를 입력할 수 있는 모듈을 포함할 수 있다. 실시 예로서, 사용자 인터페이스(240)는 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 및 키보드 등 중 적어도 하나의 조합을 포함할 수 있다. 또한, 사용자 인터페이스(240)는 반도체 장치(100)로부터 스토리지 인터페이스(220)를 통해 수신된 데이터, 데이터 송수신기(250)로부터 수신된 데이터, 및 프로세서(230)에 의해 처리된 데이터를 디스플레이하는 모듈을 포함할 수 있다.

데이터 송수신기(250)는 외부와 신호를 교환할 수 있다. 예를 들면, 데이터 송수신기(250)는 유선 네트워크 및 무선 네트워크 중 적어도 하나를 통하여 외부와 연결되고, 신호를 교환할 수 있다. 데이터 송수신기(250)는 수신된 신호를 프로세서(230)가 처리할 수 있는 데이터로 변환하고, 호스트(200)로부터 외부로 출력되는 데이터를 네트워크를 통해 전송 가능한 신호로 변환할 것이다.

도 4는 도 1의 암복호화 회로(125)를 보여주는 블록도이다.

도 1 및 도 4를 참조하면, 암복호화 회로(125)는 제 1 송수신부(310), 제 2 송수신부(320), 제 1 및 제 2 바이패스 채널들(BCH1, BCH2), 암호화부(330), 복호화부(340), 서브 암복호화부(350) 및 제어부(360)를 포함한다

제 1 송수신부(310)는 데이터 버스(127)에 연결된다. 제 1 송수신부(310)는 데이터 버스(127)를 통해 메모리 인터페이스(123), 워킹 메모리(124) 및 데이터 버퍼(128)와 통신한다. 제 2 송수신부(310)는 호스트 인터페이스(126)와 통신한다.

암호화부(330)는 제 1 송수신부(310)를 통해 수신되는 데이터를 암호화하고, 암호화된 데이터를 제 2 송수신부(320)에 전달하도록 구성된다. 제 1 바이패스 채널(BCH1)은 제 1 송수신부(310)를 통해 수신되는 데이터를 제 2 송수신부(320)에 바이패스하도록 구성된다.

복호화부(340)는 제 2 송수신부(320)를 통해 수신되는 데이터를 복호화하고, 복호화된 데이터를 제 1 송수신부(310)에 전달하도록 구성된다. 제 2 바이패스 채널(BCH2)은 제 2 송수신부(320)를 통해 수신되는 데이터를 제 1 송수신부(310)에 바이패스하도록 구성된다.

서브 암복호화부(350)는 제 1 송수신부(310)를 통해 수신되는 데이터를 암호화하고, 암호화된 데이터를 제 1 송수신부(310)에 피드백하도록 구성된다.

불휘발성 메모리(110)로부터 워킹 메모리(124)에 관리 데이터를 로딩할 때, 불휘발성 메모리(110)로부터 읽어진 암호화된 관리 데이터(EMD)는 데이터 버스(127)를 통해 제 1 송수신부(310)로 전달된다. 암호화된 관리 데이터(EMD)가 제 1 송수신부(310)를 통해 서브 암복호화부(350)에 전송되면, 서브 암복호화부(350)는 암호화된 관리 데이터(EMD)를 복호화하여 원 관리 데이터(OMD)를 생성하고, 원 관리 데이터(OMD)를 제 1 송수신부(310)에 전송한다. 이후 원 관리 데이터(OMD)는 제 1 송수신부(310)를 통해 워킹 메모리(124)에 저장된다.

제어부(360)는 중앙 처리 장치(121)의 제어에 응답하여 암복호화 회로(125)의 제반 동작을 제어하도록 구성된다. 제어부(360)는 중앙 처리 장치(121)로부터 바이패스 커맨드(BCMD)를 수신한다. 바이패스 커맨드(BCMD)에 응답하여, 제어부(360)는 데이터 버스(127)를 통해 수신되는 데이터를 암호화부(330) 또는 제 1 바이패스 채널(BCH1)로 출력하도록 제 1 송수신부(310)를 제어한다.

예를 들면, 워킹 메모리(124)의 원 관리 데이터(OMD)가 호스트(200)로 출력될 때, 바이패스 커맨드(BCMD)는 디스에이블될 것이다. 바이패스 커맨드(BCMD)가 디스에이블될 때, 제 1 송수신부(310)는 제어부(360)의 제어에 응답하여 데이터 버스(127)를 통해 수신된 원 관리 데이터(OMD)를 암호화부(330)로 출력한다. 원 관리 데이터(OMD)는 암호화부(330)에 의해 암호화될 것이다.

예를 들면, 불휘발성 메모리(110)의 암호화된 관리 데이터(EMD)가 호스트(200)로 출력될 때, 바이패스 커맨드(BCMD)는 인에이블될 것이다. 바이패스 커맨드(BCMD)가 인에이블될 때, 제 1 송수신부(310)는 제어부(360)의 제어에 응답하여 데이터 버스(127)를 통해 수신된 암호화된 관리 데이터(EMD)를 바이패스 채널(BCHD1)로 출력한다. 암호화된 관리 데이터(EMD)는 제 2 송수신부(320)로 바이패스될 것이다.

프리 영역(FRA)으로부터 암호화된 관리 데이터(EMD)가 읽어질 때 호스트 인터페이스(126) 및 제 2 송수신부(320)를 통해 암호화된 관리 데이터(EMD)가 수신된다. 제어부(360)는 바이패스 커맨드(BCMD)에 응답하여, 암호화 괸리 데이터(EMD)를 복호화부(340) 또는 제 2 바이패스 채널(BCH2)로 출력하도록 제 2 송수신부(320)를 제어한다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)가 워킹 메모리(124)로 로딩되는 경우, 바이패스 커맨드(BCMD)는 디스에이블될 수 있다. 이때, 제 2 송수신부(320)는 제어부(360)의 제어에 응답하여 암호화된 관리 데이터(EMD)를 복호화부(340)로 전송할 것이다. 제 1 송수신부(310)는 복호화부(340)에 의해 생성된 원 관리 데이터(OMD)를 수신하고, 그것을 데이터 버스(127)를 통해 워킹 메모리(124)에 전송할 것이다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)가 불휘발성 메모리(110)에 저장되는 경우, 바이패스 커맨드(BCMD)는 인에이블될 수 있다. 이때, 제 2 송수신부(320)는 제어부(360)의 제어에 응답하여 암호화된 관리 데이터(EMD)를 제 2 바이패스 채널(BCH2)로 전송할 것이다. 바이패스된 암호화된 관리 데이터(EMD)는, 예를 들면 데이터 버퍼(128)에 임시 저장되고, 메모리 인터페이스(123)를 통해 불휘발성 메모리(110)에 제공될 것이다.

도 5는 본 발명의 실시 예에 따른 반도체 장치(100)의 동작 방법을 보여주는 순서도이다.

도 1 및 도 5를 참조하면, S110단계에서, 메모리 컨트롤러(120)는 호스트 메모리(210)에 프리 영역(FRA)을 확보한다. 실시 예로서, 중앙 처리 장치(121)는 호스트(200)에 프리 영역(FRA)을 요청할 수 있다. 호스트(200)는 만약 호스트 메모리(210)에 가용한 저장 공간이 존재한다면, 프리 영역(FRA)에 해당하는 정보를 응답 메시지로서 메모리 컨트롤러(120)에 전송할 수 있다. 응답 메시지에 따라, 이후 메모리 컨트롤러(120)는 프리 영역(FRA)에 액세스할 수 있다. 예를 들면, 메모리 컨트롤러(120)는 프리 영역(FRA)에 데이터를 저장하고, 읽을 수 있다.

S120단계에서, 관리 데이터가 워킹 메모리(124)와 호스트 메모리(210)의 프리 영역(FRA) 사이에서 통신되는지 여부가 판별된다.

S130단계에서, 관리 데이터가 워킹 메모리(124)와 호스트 메모리(210)의 프리 영역(FRA) 사이에서 통신될 때, 해당 관리 데이터는 암호화 또는 복호화된다.

S140단계에서, 관리 데이터가 불휘발성 메모리(110)와 호스트 메모리(210) 사이에서 통신되는지 여부가 판별된다.

S150단계에서, 관리 데이터가 불휘발성 메모리(110)와 호스트 메모리(210) 사이에서 통신될 때 해당 관리 데이터는 바이패스되어 암호화 또는 복호화 동작을 생략한다.

중앙 처리 장치(121)는 메모리 컨트롤러(120)의 구현상 다양한 경우들에 있어서 관리 데이터를 워킹 메모리(124)로부터 호스트 메모리(210)에 전달하고, 호스트 메모리(210)로부터 워킹 메모리(124)에 로딩할 수 있다. 또한 중앙 처리 장치(121)는 메모리 컨트롤러(120)의 구현상 다양한 경우들에 있어서 관리 데이터를 불휘발성 메모리(110)로부터 호스트 메모리(210)에 전달하고, 호스트 메모리(210)로부터 불휘발성 메모리(110)로 전달할 수 있다.

실시 예로서, 관리 데이터가 맵 테이블인 경우, 중앙 처리 장치(121)는 자주 사용되는 맵 테이블 정보를 워킹 메모리(124)에 저장하고, 자주 사용되지 않는 맵 테이블 정보를 호스트 메모리(210)에 저장할 수 있다. 또한 중앙 처리 장치(121)는 거의 사용되지 않는 맵 테이블 정보를 불휘발성 메모리(110)에 저장할 수 있다. 실시 예로서, 중앙 처리 장치(121)는 최근에 사용된 맵 테이블 정보를 워킹 메모리(124)에 저장하고, 소정의 시간 동안 사용되지 않은 맵 테이블 정보를 호스트 메모리(210)에 저장하고, 위 소정의 시간보다 더 긴 시간 동안 사용되지 않은 맵 테이블 정보를 불휘발성 메모리(110)에 저장할 수 있다. 실시 예로서, 관리 데이터 중 콜드 데이터(cold data)는 불휘발성 메모리(110)에 저장되고, 핫 데이터(hot data)는 호스트 메모리(210)에 저장되며, 베리 핫 데이터(very hot data)는 워킹 메모리(124)에 저장될 수 있다.

실시 예로서, 관리 데이터가 맵 테이블인 경우, 반도체 장치(100) 또는 컴퓨팅 시스템(50)이 슬립 모드(sleep mode)에 진입하는 경우 워킹 메모리(124)의 관리 데이터 및 호스트 메모리(210)의 관리 데이터는 불휘발성 메모리(110)에 저장될 수 있다. 이때 메모리 컨트롤러(120)는 호스트 메모리(210)로부터 암호화된 관리 데이터(EMD)를 읽고, 읽어진 암호화된 관리 데이터(EMD)를 바이패스하여 불휘발성 메모리(110)에 저장할 수 있다. 또한 메모리 컨트롤러(120)는 워킹 메모리(124)의 원 관리 데이터(OMD)를 서브 암복호화부(350)를 이용해 암호화하고 암호화된 관리 데이터(EMD)를 불휘발성 메모리(110)에 저장할 것이다.

실시 예로서, 반도체 장치(100)이 슬립 모드에 진입하는 경우 워킹 메모리(124)에 저장된 관리 데이터는 호스트 메모리(210)로 출력될 수 있다. 즉 슬립 모드 시에 워킹 메모리(124)의 관리 데이터는 상대적으로 느린 쓰기 및 읽기 속도를 갖는 불휘발성 메모리(110) 대신 호스트 메모리(210)에 저장될 수 있다. 워킹 메모리(124)의 원 관리 데이터(OMD)는 암복호화 회로(125)에 의해 암호화되어 암호화된 관리 데이터(EMD)로 변환되고, 암호화된 관리 데이터(EMD)는 호스트 메모리(210)에 저장될 것이다. 이에 따라, 반도체 장치(100)는 빠르게 슬립 모드로 진입할 수 있다. 이후 반도체 장치(100)가 슬립 모드로부터 엑티브 모드(active mode)로 진입할 때, 호스트 메모리(210)의 암호화된 관리 데이터(EMD)는 메모리 컨트롤러(120)에 읽혀지고, 암복호화 회로(125)에 의해 복호화되어 원 관리 데이터(OMD)로 변환될 것이다. 이러한 원 관리 데이터(OMD)는 워킹 메모리(124)에 로딩될 것이다. 이에 따라, 반도체 장치(100)가 엑티브 모드로 진입할 때, 원 관리 데이터(OMD)는 워킹 메모리(124)에 빠르게 로딩될 수 있다.

실시 예로서, 반도체 장치(100)가 슬립 모드에 진입하는 경우 불휘발성 메모리(110)에 저장된 관리 데이터는 호스트 메모리(210)로 출력될 수 있다. 메모리 컨트롤러(120)는 불휘발성 메모리(110)로부터 암호화된 관리 데이터(EMD)를 읽고, 암호화된 관리 데이터(EMD)를 바이패스하여 호스트(200)로 출력할 것이다. 불휘발성 메모리(110)의 읽기 속도는 상대적으로 느리므로, 반도체 장치(100)가 슬립 모드에 진입하는 데에 상대적으로 긴 시간이 소요될 것이다. 반면, 반도체 장치(100)가 슬립 모드로부터 엑티브 모드로 진입할 때, 반도체 장치(100)는 호스트 메모리(210)로부터 암호화된 관리 데이터(EMD)를 읽어 원 관리 데이터(OMD)를 워킹 메모리(124)에 로딩할 수 있다. 이에 따라, 반도체 장치(100)가 엑티브 모드로 진입할 때, 워킹 메모리(124)에 빠르게 원 관리 데이터(OMD)가 로딩될 수 있다.

도 6 및 도 7은 호스트(200)와 반도체 장치(100) 사이의 관리 데이터의 흐름을 보여주는 도면들이다.

도 6을 참조하면, 불휘발성 메모리(110)의 암호화된 관리 데이터(EMD)가 프리 영역(FRA)으로 출력될 때, 암호화된 관리 데이터(EMD)는 암호화 또는 복호화 없이 바이패스된다(a). 불휘발성 메모리(110)의 암호화된 관리 데이터(EMD)는 메모리 인터페이스(123)를 통해 메모리 컨트롤러(120)로 읽어진다. 실시 예로서, 읽어진 암호화된 관리 데이터(EMD)는 데이터 버퍼(128, 도 1 참조)에 임시 저장될 수 있다. 암호화된 관리 데이터(EMD)는 암복호화 회로(125) 및 호스트 인터페이스(126)를 거쳐 호스트(200)로 출력된다. 이때, 암복호화 회로(125)는 암호화된 관리 데이터(EMD)를 제 1 바이패스 채널(BCH1)을 통해 호스트 인터페이스(126)로 전송한다. 호스트 인터페이스(126)는 암호화된 관리 데이터(EMD)를 호스트(200)로 출력한다. 호스트(200)는 메모리 컨트롤러(120)의 요청에 따라 암호화된 관리 데이터(EMD)를 프리 영역(FRA)에 저장할 것이다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)가 불휘발성 메모리(110)로 출력될 때, 암호화된 관리 데이터(EMD)는 암호화 또는 복호화 없이 바이패스된다(b). 암호화된 관리 데이터(EMD)는 호스트 인터페이스(126)를 통해 메모리 컨트롤러(120)로 읽어진다. 이때, 암호화된 관리 데이터(EMD)는 제 2 바이패스 채널(BCH2)을 통해 전달됨으로써 바이패스된다. 실시 예로서, 바이패스된 암호화된 관리 데이터(EMD)는 데이터 버퍼(128, 도 1 참조)에 임시 저장될 수 있다. 이후 암호화된 관리 데이터(EMD)는 메모리 인터페이스(123)를 통해 불휘발성 메모리(110)로 출력된다.

결과적으로, 불휘발성 메모리(110)와 호스트(200) 사이에서 관리 데이터가 통신될 때 해당 관리 데이터는 바이패스된다. 따라서, 관리 데이터가 암복호화 되는 데에 소요되는 파워가 절약되며, 관리 데이터의 통신에 소요되는 시간이 감소된다.

도 7을 참조하면, 워킹 메모리(124)의 원 관리 데이터(OMD)가 프리 영역(FRA)로 출력될 때 원 관리 데이터(OMD)는 암호화된다(c). 워킹 메모리(124)의 원 관리 데이터(OMD)는 암복호화 회로(125)의 암호화부(330)를 통해 암호화되고, 호스트 인터페이스(126)를 거쳐 호스트(200)로 출력된다. 프리 영역(FRA)에는 암호화된 관리 데이터(EMD)가 저장될 것이다.

프리 영역(FRA)의 암호화된 관리 데이터(EMD)가 워킹 메모리(124)로 로딩될 때, 암호화된 관리 데이터(EMD)는 복호화된다(d). 프리 영역(FRA)의 암호화된 관리 데이터(EMD)는 호스트 인터페이스(126)를 통해 메모리 컨트롤러(120)로 읽혀진다. 암호화된 관리 데이터(EMD)는 복호화부(340)에 의해 복호화되어 원 관리 데이터(OMD)로 변환된다. 이후 원 관리 데이터(OMD)는 워킹 메모리(124)에 저장된다.

도 8은 본 발명의 다른 실시 예에 따른 컴퓨팅 시스템(500)을 보여주는 블록도이다.

도 8을 참조하면, 컴퓨팅 시스템(500)은 반도체 장치(1000) 및 호스트(200)를 포함한다. 반도체 장치(1000)는 불휘발성 메모리(1100) 및 메모리 컨트롤러(1200)를 포함한다. 메모리 컨트롤러(1200)는 중앙 처리 장치(1210), 제어 버스(1220), 메모리 인터페이스(1230), 워킹 메모리(1240), 암복호화 회로(1250), 호스트 인터페이스(1260), 데이터 버스(1270) 및 데이터 버퍼(1280)를 포함한다. 호스트(200)는 프리 영역(FRA)을 갖는 호스트 메모리(210)를 포함한다.

불휘발성 메모리(1100)는 복수의 불휘발성 메모리 칩들을 포함한다. 복수의 불휘발성 메모리 칩들은 복수의 그룹들로 구분된다.

도 8에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 메모리 인터페이스(1230)와 통신하는 것으로 도시된다. 각 불휘발성 메모리 칩은 도 2를 참조하여 설명된 불휘발성 메모리(110)와 마찬가지로 구성되고, 동작할 것이다. 각 그룹은 하나의 공통 채널을 통해 메모리 인터페이스(1230)와 통신하도록 구성된다. 복수의 불휘발성 메모리 칩들 중 적어도 하나는 암호화된 관리 데이터(EMD)를 저장할 것이다.

메모리 컨트롤러(1200)는, 메모리 인터페이스(1230)가 복수의 불휘발성 메모리 칩들과 연결되는 것을 제외하면, 도 1을 참조하여 설명된 메모리 컨트롤러(120)와 유사하게 구성된다. 메모리 컨트롤러(1200)는 제 1 내지 제 k 채널들(CH1~CHk)을 통해 불휘발성 메모리(1100)와 통신하도록 구성된다.

도 8에서, 하나의 채널에 복수의 불휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 불휘발성 메모리 칩이 연결되도록 반도체 장치(1000)가 변형될 수 있음이 이해될 것이다.

본 발명의 실시 예에 따르면, 반도체 장치 외부의 호스트 메모리에는 암호화된 관리 데이터가 저장된다. 따라서, 호스트 메모리에 반도체 장치의 관리 데이터가 저장된다고 하더라도, 해당 관리 데이터에 대한 보안은 유지된다.

본 발명의 실시 예에 따르면, 호스트 인터페이스와 데이터 버퍼 사이에 암복호화 회로가 제공되고, 암복호화 회로는 그것을 통과하는 관리 데이터를 선택적으로 바이패스한다. 바이패스 동작에 따라, 관리 데이터가 암복호화 되는 데에 소요되는 파워가 절약되며, 관리 데이터의 송수신에 소요되는 시간이 절약된다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100: 반도체 장치
110: 불휘발성 메모리
120: 메모리 컨트롤러
121: 중앙 처리 장치
122: 제어 버스
123: 메모리 인터페이스
124: 워킹 메모리
125: 암복호화 회로
126: 호스트 인터페이스
127: 데이터 버스
128: 데이터 버퍼
200: 호스트
210: 호스트 메모리
330: 암호화부
340: 복호화부
BCH1, BCH2: 제 1 및 제 2 바이패스 채널들

Claims

암호화된(encrypted) 관리 데이터를 저장하는 불휘발성 메모리; 및
상기 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러를 포함하되,
상기 메모리 컨트롤러는 상기 호스트로부터 호스트 메모리 내 프리 영역을 할당받고, 상기 프리 영역에 상기 암호화된 관리 데이터를 저장하도록 구성되는 반도체 장치.
제 1 항에 있어서,
상기 메모리 컨트롤러는,
상기 암호화된 관리 데이터가 복호화된 원 관리 데이터를 저장하는 워킹 메모리;
상기 호스트 메모리 내 상기 프리 영역을 할당하도록 상기 호스트에 요청하는 중앙 처리 장치; 및
상기 중앙 처리 장치의 제어에 응답하여, 상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 암호화 또는 복호화하고, 상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 바이패스(bypass)하도록 구성되는 암복호화 회로를 포함하는 반도체 장치.
제 2 항에 있어서,
상기 메모리 컨트롤러는,
상기 불휘발성 메모리와 통신하는 메모리 인터페이스;
상기 호스트와 통신하는 호스트 인터페이스; 및
상기 메모리 인터페이스, 상기 암복호화 회로 및 상기 워킹 메모리를 연결하는 데이터 버스를 더 포함하되,
상기 암복호화 회로는 상기 호스트 인터페이스와 상기 데이터 버스 사이에 연결되는 반도체 장치.
제 3 항에 있어서,
상기 암복호화 회로는 상기 워킹 메모리의 상기 원 관리 데이터가 상기 호스트로 출력될 때, 상기 원 관리 데이터를 암호화하고,
상기 호스트 인터페이스는 상기 암복호화 회로에서 생성된 상기 암호화된 관리 데이터를 상기 호스트로 출력하고,
상기 암호화된 관리 데이터는 상기 프리 영역에 저장되는 반도체 장치.
제 3 항에 있어서,
상기 암복호화 회로는 상기 불휘발성 메모리로부터 읽어진 상기 암호화된 관리 데이터가 상기 호스트로 출력될 때 상기 암호화된 관리 데이터를 바이패스 하고,
상기 호스트 인터페이스는 상기 암복호화 회로에 의해 바이패스된 상기 암호화된 관리 데이터를 상기 호스트로 출력하고,
상기 암호화된 관리 데이터는 상기 프리 영역에 저장되는 반도체 장치.
제 3 항에 있어서,
상기 암복호화 회로는 상기 프리 영역의 데이터가 상기 워킹 메모리로 로딩될 때 상기 프리 영역으로부터 상기 호스트 인터페이스를 통해 수신되는 상기 데이터를 복호화하고,
상기 복호화된 데이터는 상기 워킹 메모리에 전달되는 반도체 장치.
제 3 항에 있어서,
상기 암복호화 회로는 상기 프리 영역의 데이터가 상기 불휘발성 메모리에 저장될 때 상기 프리 영역으로부터 상기 호스트 인터페이스를 통해 수신되는 상기 데이터를 바이패스하고,
상기 바이패스된 데이터는 상기 메모리 인터페이스를 거쳐 상기 불휘발성 메모리에 제공되는 반도체 장치.
제 1 항에 있어서,
상기 관리 데이터는 상기 불휘발성 메모리에 대응하는 물리 블록 어드레스(Physical Block Address)와 상기 호스트에 대응하는 논리 블록 어드레스(Logical Block Address) 사이의 매핑 정보인 반도체 장치.
제 1 항에 있어서,
상기 관리 데이터는 상기 메모리 컨트롤러의 초기화(initialization)를 위한 부트 코드(boot code)인 반도체 장치.
암호화된(encrypted) 관리 데이터를 저장하는 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러에 있어서:
상기 암호화된 관리 데이터가 복호화된 원(original) 관리 데이터를 저장하도록 구성되는 워킹 메모리;
상기 불휘발성 메모리와 통신하는 메모리 인터페이스;
상기 호스트와 통신하는 호스트 인터페이스;
상기 호스트 내 호스트 메모리에 프리 영역을 요청하는 중앙 처리 장치(Central Processing Unit); 및
상기 중앙 처리 장치의 제어에 응답하여, 상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 암호화 또는 복호화하고, 상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때 상기 관리 데이터를 바이패스(bypass)하도록 구성되는 암복호화 회로를 포함하는 메모리 컨트롤러.
제 10 항에 있어서,
상기 프리 영역에는 상기 암호화된 관리 데이터가 저장되는 메모리 컨트롤러.
제 10 항에 있어서,
상기 암복호화 회로는 데이터 버스를 통해 상기 워킹 메모리와 상기 메모리 인터페이스에 연결되고,
상기 호스트 인터페이스는 상기 암복호화 회로를 통해 상기 데이터 버스와 연결되는 메모리 컨트롤러.
제 12 항에 있어서,
상기 암복호화 회로, 상기 워킹 메모리, 상기 메모리 인터페이스 및 상기 호스트 인터페이스는 제어 버스를 통해 상기 중앙 처리 장치의 제어에 응답하여 동작하는 메모리 컨트롤러.
제 10 항에 있어서,
상기 암복호화 회로는,
데이터 버스를 통해 상기 워킹 메모리 및 상기 메모리 인터페이스와 통신하는 제 1 송수신부;
상기 호스트 인터페이스와 통신하는 제 2 송수신부;
상기 제 1 송수신부를 통해 수신되는 데이터를 암호화 및 상기 제 2 송수신부에 전송하도록 구성되는 암호화부;
상기 제 1 송수신부를 통해 수신되는 데이터를 상기 제 2 송수신부에 바이패스하도록 구성되는 바이패스 채널; 및
상기 중앙 처리 장치로부터의 바이패스 커맨드에 응답하여, 상기 워킹 메모리로부터 상기 데이터 버스를 통해 수신되는 상기 원 관리 데이터를 상기 암호화부로 출력하고, 상기 메모리 인터페이스를 거쳐 상기 데이터 버스를 통해 수신되는 상기 암호화된 관리 데이터를 상기 바이패스 채널로 출력하도록 상기 제 1 송수신부를 제어하는 제어부를 포함하는 메모리 컨트롤러.
제 10 항에 있어서,
상기 암복호화 회로는,
데이터 버스에 연결되는 상기 워킹 메모리 및 상기 메모리 인터페이스와 통신하는 제 1 송수신부;
상기 호스트 인터페이스와 통신하는 제 2 송수신부;
상기 제 2 송수신부를 통해 수신되는 데이터를 복호화 및 상기 제 1 송수신부로 전송하도록 구성되는 복호화부; 및
상기 제 2 송수신부를 통해 수신되는 데이터를 상기 제 1 송수신부에 바이패스하도록 구성되는 바이패스 채널; 및
상기 중앙 처리 장치로부터의 바이패스 커맨드에 응답하여, 상기 호스트 인터페이스를 통해 수신되는 상기 프리 영역의 데이터를 상기 복호화부 및 상기 제 2 바이패스 채널 중 어느 하나에 출력하도록 상기 제 2 송수신부를 제어하는 제어부를 포함하는 메모리 컨트롤러.
암호화된 관리 데이터를 저장하는 불휘발성 메모리와 호스트 사이에 연결된 메모리 컨트롤러의 동작 방법에 있어서:
상기 불휘발성 메모리로부터 읽어진 상기 암호화된 관리 데이터를 복호화하여 원(original) 관리 데이터를 생성하고 상기 원 관리 데이터를 워킹 메모리에 저장하는 단계;
상기 호스트의 호스트 메모리에 프리 영역을 요청하는 단계;
상기 워킹 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때, 상기 관리 데이터를 암호화 또는 복호화하는 단계; 및
상기 불휘발성 메모리와 상기 프리 영역 사이에서 상기 관리 데이터가 통신될 때, 상기 관리 데이터를 바이패스하는 단계를 포함하는 동작 방법.
제 16 항에 있어서,
상기 암호화 또는 복호화하는 단계는,
상기 워킹 메모리에 저장된 상기 원 관리 데이터가 상기 호스트로 출력될 때 상기 원 관리 데이터를 암호화하여 상기 암호화된 관리 데이터를 생성하는 단계; 및
상기 암호화된 관리 데이터를 상기 호스트로 출력하는 단계를 포함하는 동작 방법.
제 16 항에 있어서,
상기 암호화 또는 복호화하는 단계는,
상기 호스트로부터 상기 프리 영역의 데이터를 수신하는 단계;
상기 프리 영역의 데이터를 복호화하여 상기 원 관리 데이터를 생성하는 단계; 및
상기 원 관리 데이터를 상기 워킹 메모리에 저장하는 단계를 포함하는 동작 방법.
제 16 항에 있어서,
상기 바이패스하는 단계는,
상기 불휘발성 메모리에 저장된 상기 암호화된 관리 데이터를 읽는 단계; 및
상기 암호화된 관리 데이터를 바이패스하여 상기 호스트에 상기 암호화된 관리 데이터를 출력하는 단계를 포함하는 동작 방법.
제 16 항에 있어서,
상기 바이패스하는 단계는,
상기 호스트로부터 상기 프리 영역의 데이터를 수신하는 단계; 및
상기 프리 영역의 데이터를 암호화 또는 복호화 없이 바이패스하여 상기 불휘발성 메모리에 상기 프리 영역의 데이터를 출력하는 단계를 포함하는 동작 방법.