KR20200029427A - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR20200029427A
KR20200029427A KR1020200030203A KR20200030203A KR20200029427A KR 20200029427 A KR20200029427 A KR 20200029427A KR 1020200030203 A KR1020200030203 A KR 1020200030203A KR 20200030203 A KR20200030203 A KR 20200030203A KR 20200029427 A KR20200029427 A KR 20200029427A
Authority
KR
South Korea
Prior art keywords
resin layer
layer
via hole
circuit
printed circuit
Prior art date
Application number
KR1020200030203A
Other languages
Korean (ko)
Other versions
KR102194703B1 (en
Inventor
최정우
민태홍
송요한
장준형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200030203A priority Critical patent/KR102194703B1/en
Publication of KR20200029427A publication Critical patent/KR20200029427A/en
Application granted granted Critical
Publication of KR102194703B1 publication Critical patent/KR102194703B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

According to an aspect of the present invention, a printed circuit board comprises: a thermosetting first resin layer; a thermoplastic second resin layer laminated on the first resin layer; a first circuit formed on the bottom of the first resin layer; a second circuit formed on the second resin layer; a via hole penetrating the first resin layer and the second resin layer all together; and a plating layer formed inside the via hole to electrically connect the first circuit and the second circuit.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed Circuit Board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.

각국에서는 전세계적으로 5G 상용화를 위한 기술개발에 총력을 기울이고 있다. 5G 시대의 10GHz 이상 주파수 대역에서의 원활한 신호 전송을 위해서는 기존에 존재하는 재료 및 구조로는 대응이 어려울 수 있다. 이에 따라, 수신된 고주파 신호를 손실 없이 메인 보드까지 전송하기 위한 새로운 재료 및 구조 개발이 이루어지고 있다.Countries around the world are focusing on developing technologies for commercialization of 5G worldwide. For smooth signal transmission in a frequency band of 10 GHz or higher in the 5G era, it may be difficult to cope with existing materials and structures. Accordingly, new materials and structures are being developed to transmit the received high-frequency signal to the main board without loss.

공개특허공보 10-2011-0002112 (공개: 2011.01.06)Published Patent Publication 10-2011-0002112 (Publication: 2011.01.06)

본 발명은 신호 손실이 감소되는 인쇄회로기판을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a printed circuit board with reduced signal loss.

본 발명의 일 측면에 따르면, 열경화성의 제1 수지층; 상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층; 상기 제1 수지층의 하면에 형성되는 제1 회로; 상기 제2 수지층 상면에 형성되는 제2 회로; 상기 제1 수지층 및 상기 제2 수지층을 일괄 관통하는 비아홀; 및 상기 비아홀 내부에 형성되어 상기 제1 회로 및 상기 제2 회로를 전기적으로 연결하는 도금층을 포함하는 인쇄회로기판이 제공된다.According to an aspect of the present invention, the thermosetting first resin layer; A thermoplastic second resin layer laminated on the first resin layer; A first circuit formed on a lower surface of the first resin layer; A second circuit formed on the second resin layer; A via hole penetrating the first resin layer and the second resin layer collectively; And a plating layer formed inside the via hole to electrically connect the first circuit and the second circuit.

본 발명의 다른 측면에 따르면, 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아홀; 및 상기 비아홀 내부에 형성되는 도금층을 포함하는 인쇄회로기판 이 제공된다.According to another aspect of the present invention, a thermosetting resin layer and a thermoplastic resin layer are alternately repeatedly laminated to be provided; A via-hole penetrating the neighboring thermosetting resin layer and the thermoplastic resin layer collectively; And a plating layer formed in the via hole.

도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면.
도 2 내지 도 7은 본 발명의 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 8 내지 도 12는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면.1 is a view showing a terminal to which a printed circuit board according to an embodiment of the present invention can be applied.
2 to 7 are views showing a printed circuit board according to an embodiment of the present invention.
8 to 12 are views showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, identical or corresponding components are given the same reference numbers and overlapping descriptions thereof It will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used hereinafter are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are limited by terms such as first and second. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, a combination does not mean only a case in which a physical contact is directly made between each component in a contact relationship between each component, and other components are interposed between each component, so that the components are in different components. Use it as a comprehensive concept until each contact is made.

도 1은 본 발명의 실시예에 따른 인쇄회로기판이 적용될 수 있는 단말기를 나타낸 도면이다.1 is a view showing a terminal to which a printed circuit board according to an embodiment of the present invention can be applied.

도 1을 참조하면, 전자기기 단말기(1)에는 메인보드(2)가 장착되고, 메인보드(2)에는 RF 처리부(RF 모듈)(RF1, RF2), IF 처리부(IF 칩)(IF), 베이스 밴드 칩(BB) 등이 실장될 수 있다. RF 처리부(RF1, RF2)는 안테나를 통해 수신되는 신호를 감쇄하기 위해 IF 처리부(IF)로 신호를 송신한다. 또는 RF 처리부(RF1, RF2)는 안테나를 통해 신호를 송신하기 위해 IF 처리부(IF)로부터 증폭된 신호를 수신한다. 여기서, RF 처리부(RF1, RF2)와 IF 처리부(IF)가 주고 받는 신호는 10GHz 이상의 고주파일 수 있다. Referring to Figure 1, the electronic device terminal 1 is equipped with a main board 2, the main board 2 is an RF processing unit (RF module) (RF1, RF2), IF processing unit (IF chip) (IF), A base band chip (BB) or the like may be mounted. The RF processing units RF1 and RF2 transmit signals to the IF processing unit IF to attenuate signals received through the antenna. Alternatively, the RF processing units RF1 and RF2 receive amplified signals from the IF processing unit IF to transmit signals through the antenna. Here, the signals exchanged between the RF processing units RF1 and RF2 and the IF processing unit IF may be high frequencies of 10 GHz or higher.

도 2 내지 도 7은 본 발명의 실시예에 따른 인쇄회로기판을 포함하는 인쇄회로기판을 나타낸 도면이다. 본 발명의 실시예에 따른 인쇄회로기판(도 1의 10과 10')은 고주파 신호를 전달할 수 있고, 메인보드(도 1의 2) 상의 RF 처리부(도 1의 RF1과 RF2)와 IF 처리부(도 1의 IF)를 연결할 수 있다.2 to 7 are views showing a printed circuit board including a printed circuit board according to an embodiment of the present invention. The printed circuit board (10 and 10 'in FIG. 1) according to an embodiment of the present invention can transmit high-frequency signals, and RF processing units (RF1 and RF2 in FIG. 1) and IF processing units on the main board (2 in FIG. 1) ( IF) of FIG. 1 can be connected.

도 2를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은, 제1 수지층(110), 제2 수지층(120), 제1 회로(210), 제2 회로(220) 및 비아를 포함할 수 있다.Referring to Figure 2, the printed circuit board according to an embodiment of the present invention, the first resin layer 110, the second resin layer 120, the first circuit 210, the second circuit 220 and vias It can contain.

제1 수지층(110)과 제2 수지층(120)은 상하로 적층된다. 예를 들어, 제2 수지층(120)은 제1 수지층(110) 상에 적층될 수 있다. The first resin layer 110 and the second resin layer 120 are stacked up and down. For example, the second resin layer 120 may be stacked on the first resin layer 110.

제1 수지층(110)과 제2 수지층(120)은 서로 다른 물성을 가진다. 제1 수지층(110)은 열경화성이고 제2 수지층(120)은 열가소성이다. The first resin layer 110 and the second resin layer 120 have different physical properties. The first resin layer 110 is thermosetting and the second resin layer 120 is thermoplastic.

열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다. As the thermosetting first resin layer 110, a polyphenylene ether (PPE) -based resin, a modified polyimide (PI) resin, or a modified epoxy-based resin may be used.

제1 수지층(110)의 수지 종류, 수지에 함유되는 필러 종류, 필러 함량 등에 따라 제1 수지층(110)의 유전정접(Dielectric dissipation factor, Df)이 조절될 수 있다. 여기서, 유전정접은 유전손실에 대한 값으로, 유전손실은 수지층(유전체)에 교류성 전계가 형성되었을 때 발생하는 손실 전력을 의미한다. 유전정접은 유전손실에 비례하며 유전정접이 작을수록 유전손실이 작다. 저유전손실 특성을 가지는 제1 수지층(110)은 고주파 신호 전달에 있어서 손실 감소 측면에서 유리하다.Dielectric dissipation factor (Df) of the first resin layer 110 may be adjusted according to the resin type of the first resin layer 110, the type of filler contained in the resin, and the filler content. Here, the dielectric loss tangent is a value for the dielectric loss, and the dielectric loss means the loss power generated when an alternating electric field is formed in the resin layer (dielectric). The dielectric loss tangent is proportional to the dielectric loss, and the smaller the dielectric loss tangent, the smaller the dielectric loss. The first resin layer 110 having low dielectric loss characteristics is advantageous in terms of loss reduction in high frequency signal transmission.

제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.The dielectric loss tangent of the first resin layer 110 is 0.003 or less, and preferably 0.002 or less. Further, the dielectric constant (Dk) of the first resin layer 110 may be 3.5 or less.

한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.Meanwhile, the thickness of the first resin layer 110 may be 10 μm or more and 40 μm. In addition, the modulus of the first resin layer 110 may be 10 Gpa or less.

열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.As the thermoplastic second resin layer 120, liquid crystal polymer (LCP), polytetrafluoroethylene (PTFE), polyphenylene sulfide (PPS), polyphenylene ether (PPE), polyimide (PI), and the like may be used.

제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.The dielectric loss tangent of the second resin layer 120 is 0.003 or less, and preferably 0.002 or less. In addition, the dielectric constant of the second resin layer 120 may be 3.5 or less.

한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.Meanwhile, the thickness of the second resin layer 120 may be 10 μm or more and 40 μm. The thickness of the second resin layer 120 may be substantially the same as the thickness of the first resin layer 110, but need not be limited. In addition, the CTE of the second resin layer 120 may be 18 ppm / ° C or less, and the melting point may be 260 ° C or more.

제1 수지층(110)과 제2 수지층(120)의 계면은 조도면을 포함할 수 있다. 조도면은 조화 처리가 되어 요철을 가지는 면을 의미한다. 이러한 조도면에 의하면 제1 수지층(110)과 제2 수지층(120)은 서로에 대한 밀착력을 확보할 수 있다.The interface between the first resin layer 110 and the second resin layer 120 may include a roughness surface. The roughness surface means a surface having roughness and roughness. According to this roughness, the first resin layer 110 and the second resin layer 120 can secure adhesion to each other.

회로는 전기 신호를 전달하는 도체선으로, 금속으로 이루어질 수 있다. 회로를 이루는 금속으로 구리(Cu) 등이 있다. 회로는 고주파 신호를 전달할 수 있으며, 제1 수지층(110)과 제2 수지층(120)이 저유전손실 특성을 가지는 경우, 회로가 고주파 신호를 전달할 때에 제1 수지층(110)과 제2 수지층(120)에 의한 신호 손실이 저감될 수 있다. 회로는 제1 회로(210)과 제2 회로(220)를 포함할 수 있다.The circuit is a conductor wire that carries electrical signals, and may be made of metal. The metal constituting the circuit is copper (Cu). The circuit may transmit a high frequency signal, and when the first resin layer 110 and the second resin layer 120 have low dielectric loss characteristics, the first resin layer 110 and the second when the circuit transmits the high frequency signal Signal loss due to the resin layer 120 may be reduced. The circuit may include a first circuit 210 and a second circuit 220.

제1 회로(210)는 제1 수지층(110)의 하면에 형성되는 회로이고, 제2 회로(220)는 제2 수지층(120)의 상면에 형성되는 회로이다. The first circuit 210 is a circuit formed on the lower surface of the first resin layer 110, and the second circuit 220 is a circuit formed on the upper surface of the second resin layer 120.

구체적으로, 제1 회로(210)는 제1 수지층(110)의 하면에 매립된다. 즉, 제1 회로(210)는 제1 수지층(110)의 하면으로는 노출될 수 있지만, 제1 수지층(110)의 하면을 제외한 나머지 면은 제1 수지층(110)과 접촉된다.Specifically, the first circuit 210 is embedded in the lower surface of the first resin layer 110. That is, the first circuit 210 may be exposed to the lower surface of the first resin layer 110, but the remaining surfaces other than the lower surface of the first resin layer 110 are in contact with the first resin layer 110.

또한, 제2 회로(220)는 제2 수지층(120)의 상면으로부터 돌출되게 형성된다. 즉, 제2 회로(220)는 제2 수지층(120)의 상면에 접하고, 외측(상측)으로 돌출된다.In addition, the second circuit 220 is formed to protrude from the upper surface of the second resin layer 120. That is, the second circuit 220 is in contact with the upper surface of the second resin layer 120 and protrudes outward (upper side).

제2 회로(220)는 하부에 시드층(S)을 포함할 수 있다. 시드층(S)은 1~2um의 두께를 가질 수 있다. 시드층(S)을 포함하는 제2 회로(220)는 시드층(S)과 그 외의 층으로 구분될 수 있다. 즉, 제2 회로(220)는 이중(2중) 이상의 층 구조를 가질 수 있다. 다만, 시드층(S)이 복수의 층으로 구성되거나, 시드층(S) 아래에 금속층이 더 포함되는 경우는 제2 회로(220)는 삼중 이상의 층구조를 가질 수도 있다.The second circuit 220 may include a seed layer S underneath. Seed layer (S) may have a thickness of 1 ~ 2um. The second circuit 220 including the seed layer S may be divided into a seed layer S and other layers. That is, the second circuit 220 may have a double (double) or more layer structure. However, when the seed layer (S) is composed of a plurality of layers, or when the metal layer is further included under the seed layer (S), the second circuit 220 may have a triple or more layer structure.

제1 회로(210)는 시드층을 포함하지 않을 수 있다. 이 경우, 제1 회로(210)은 단일층으로 구성될 수 있다.The first circuit 210 may not include a seed layer. In this case, the first circuit 210 may be composed of a single layer.

한편, 상술한 것과 같이 회로는 제1 수지층(110)의 하면과 제2 수지층(120)의 상면에 형성되며, 제1 수지층(110)의 상면(또는 제2 수지층(120)의 하면)에는 형성되지 않는다. 즉, 제1 수지층(110)과 제2 수지층(120)의 경계면에는 회로가 형성되지 않는다. Meanwhile, as described above, the circuit is formed on the lower surface of the first resin layer 110 and the upper surface of the second resin layer 120, and the upper surface of the first resin layer 110 (or of the second resin layer 120). Bottom). That is, no circuit is formed on the interface between the first resin layer 110 and the second resin layer 120.

비아는 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하여 형성되며, 제1 회로(210)와 제2 회로(220)를 전기적으로 연결한다. 비아는 비아홀(310)과 그 내부에 형성된 도금층(410)으로 이루어질 수 있다. The via is formed through the first resin layer 110 and the second resin layer 120 collectively, and electrically connects the first circuit 210 and the second circuit 220. The via may be formed of a via hole 310 and a plating layer 410 formed therein.

비아홀(310)은 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 홀이다. 비아홀(310)에 의하여 제1 회로(210)는 노출된다. The via hole 310 is a hole penetrating through the first resin layer 110 and the second resin layer 120. The first circuit 210 is exposed by the via hole 310.

비아홀(310)의 횡단면적은 제1 수지층(110)에서 제2 수지층(120)으로 갈수록 커질 수 있다. 이 경우, 비아홀(310)의 제1 수지층(110)을 관통하는 부분의 횡단면적은, 비아홀(310)의 제2 수지층(120)을 관통하는 부분의 횡단면적보다 작을 수 있다.The cross-sectional area of the via hole 310 may be increased from the first resin layer 110 to the second resin layer 120. In this case, the cross-sectional area of the portion penetrating the first resin layer 110 of the via hole 310 may be smaller than the cross-sectional area of the portion penetrating the second resin layer 120 of the via hole 310.

도금층(410)은 비아홀(310) 내부에 도금으로 형성된 전도성물질이며, 제1 회로(210)와 제2 회로(220)를 전기적으로 연결한다. 도금층(410)은 구리(Cu) 등의 금속으로 이루어질 수 있다. The plating layer 410 is a conductive material formed by plating inside the via hole 310 and electrically connects the first circuit 210 and the second circuit 220. The plating layer 410 may be made of a metal such as copper (Cu).

도금층(410)의 하면은 제1 회로(210)와 접촉하고, 도금층(410)의 상면은 제2 회로(220)와 접촉할 수 있다. 제1 회로(210)가 단부에 제1 패드를 포함하는 경우 도금층(410)의 하면은 제1 패드와 접촉할 수 있다. 제2 회로(220)가 단부에 제2 패드를 포함하는 경우 도금층(410)의 상면은 제2 패드와 접촉할 수 있다. 제1 패드의 폭은 제1 회로(210)의 폭보다 크고, 횡단면이 원형이나 사각형에 가까울 수 있다. 제2 패드의 폭은 제2 회로(220)의 폭보다 크고, 횡단면이 원형이나 사각형에 가까울 수 있다. The lower surface of the plating layer 410 may contact the first circuit 210, and the upper surface of the plating layer 410 may contact the second circuit 220. When the first circuit 210 includes the first pad at the end, the lower surface of the plating layer 410 may contact the first pad. When the second circuit 220 includes the second pad at the end, the top surface of the plating layer 410 may contact the second pad. The width of the first pad is greater than the width of the first circuit 210, and the cross section may be close to a circle or a square. The width of the second pad is greater than the width of the second circuit 220, and the cross section may be close to a circle or a square.

도금층(410)은 비아홀(310) 내부 전체에 형성될 수 있다. 비아홀(310) 내부 전체에 형성되는 도금층(410)으로 이루어진 비아는, 필(fill)도금 비아라고 부를 수 있다. The plating layer 410 may be formed throughout the via hole 310. The via made of the plating layer 410 formed on the entire inside of the via hole 310 may be referred to as a fill plating via.

도금층(410)은 시드층(S)을 포함할 수 있다. 시드층(S)은 무전해도금 방식으로 형성되는 무전해도금층일 수 있다. 시드층(S)은 도금층(410)의 가장 아래 부분에 위치할 수 있다. 또한, 도금층(410)은 시드층(S) 상에 형성되는 전해도금층을 포함할 수 있다. 전해도금층은 전해도금 방식으로 형성되는 도금층이다.The plating layer 410 may include a seed layer (S). The seed layer S may be an electroless plating layer formed by an electroless plating method. The seed layer S may be located at the bottom of the plating layer 410. In addition, the plating layer 410 may include an electroplating layer formed on the seed layer (S). The electroplating layer is a plating layer formed by an electroplating method.

도금층(410)과 제2 회로(220)가 시드층(S)을 포함하는 경우, 도금층(410)의 시드층(S)과 제2 회로(220)의 시드층(S)은 일체로 형성된다. 따라서, 제2 패드의 하측 중에는, 도금층(410)이 접촉되지 않는 일부에만 시드층(S)이 형성되며, 제2 패드의 시드층(S)은 도금층(410) 상면의 외측에 위치한다.When the plating layer 410 and the second circuit 220 include the seed layer S, the seed layer S of the plating layer 410 and the seed layer S of the second circuit 220 are integrally formed. . Therefore, the seed layer S is formed only on a portion of the lower portion of the second pad that the plating layer 410 does not contact, and the seed layer S of the second pad is located outside the upper surface of the plating layer 410.

도 3을 참조하면, 비아홀은 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하면서, 제1 수지층(110)과 제2 수지층(120)을 노출시킨다. 여기서, 비아홀(310)을 통해 노출되는 제1 수지층(110)의 표면의 조도(A)는 비아홀(310)을 통해 노출되는 제2 수지층(120)의 표면의 조도(B)보다 작다. 비아홀(310)을 통해 노출되는 제1 수지층(110)의 표면의 조도 Ra는 0.1 이하이고, 비아홀(310)을 통해 노출되는 제2 수지층(120)의 표면의 조도 Ra는 1 이하일 수 있다.Referring to FIG. 3, the via hole exposes the first resin layer 110 and the second resin layer 120 while passing through the first resin layer 110 and the second resin layer 120 in bulk. Here, the roughness (A) of the surface of the first resin layer 110 exposed through the via hole 310 is smaller than the roughness (B) of the surface of the second resin layer 120 exposed through the via hole 310. The roughness Ra of the surface of the first resin layer 110 exposed through the via hole 310 may be 0.1 or less, and the roughness Ra of the surface of the second resin layer 120 exposed through the via hole 310 may be 1 or less. .

비아홀(310)을 통해 노출되는 제1 수지층(110)의 표면의 (상대적으로) 높은 조도는 비아홀(310) 내에 형성되는 도금층(410)과 제1 수지층(110) 간의 밀착력을 향상시킨다. 또한, 비아홀(310)을 통해 노출되는 제2 수지층(120)의 표면의 (상대적으로) 낮은 조도는, 회로를 통한 고주파 신호 전달 시 신호 손실을 저감시킨다.The (relatively) high roughness of the surface of the first resin layer 110 exposed through the via hole 310 improves the adhesion between the plating layer 410 and the first resin layer 110 formed in the via hole 310. In addition, the (relatively) low illuminance of the surface of the second resin layer 120 exposed through the via hole 310 reduces signal loss during high frequency signal transmission through the circuit.

도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은 열경화성 수지층 및 열가소성 수지층이 교대로 반복 적층되어 마련되는 적층체; 및 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아를 포함한다. Referring to Figure 4, a printed circuit board according to an embodiment of the present invention is a laminate formed by repeatedly stacking a thermosetting resin layer and a thermoplastic resin layer alternately; And vias penetrating the neighboring thermosetting resin layer and the thermoplastic resin layer in bulk.

본 발명의 실시예에 따른 인쇄회로기판은, 열경화성의 제1 수지층(110), 열가소성의 제2 수지층(120), 열경화성의 제3 수지층(130), 열가소성의 제4 수지층(140)이 차례로 적층된 적층체를 포함할 수 있다. 한편, 제1 수지층(110) 아래에는 열가소성 수지층이 더 적층되고, 제4 수지층(140) 상에는 열경화성 수지층이 더 적층될 수 있다. Printed circuit board according to an embodiment of the present invention, the first resin layer 110 of the thermosetting, the second resin layer 120 of the thermoplastic, the third resin layer 130 of the thermosetting, the fourth resin layer of the thermoplastic (140 ) May include a stacked body sequentially stacked. Meanwhile, a thermoplastic resin layer may be further laminated under the first resin layer 110, and a thermosetting resin layer may be further laminated on the fourth resin layer 140.

열경화성의 제1 수지층(110)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다. As the thermosetting first resin layer 110, a polyphenylene ether (PPE) -based resin, a modified polyimide (PI) resin, or a modified epoxy-based resin may be used.

제1 수지층(110)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제1 수지층(110)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.The dielectric loss tangent of the first resin layer 110 is 0.003 or less, and preferably 0.002 or less. Further, the dielectric constant (Dk) of the first resin layer 110 may be 3.5 or less.

한편, 제1 수지층(110)의 두께는 10um 이상 40um 일 수 있다. 또한, 제1 수지층(110)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.Meanwhile, the thickness of the first resin layer 110 may be 10 μm or more and 40 μm. In addition, the modulus of the first resin layer 110 may be 10 Gpa or less.

열가소성의 제2 수지층(120)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.As the thermoplastic second resin layer 120, liquid crystal polymer (LCP), polytetrafluoroethylene (PTFE), polyphenylene sulfide (PPS), polyphenylene ether (PPE), polyimide (PI), and the like may be used.

제2 수지층(120)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제2 수지층(120)의 유전상수는 3.5이하일 수 있다.The dielectric loss tangent of the second resin layer 120 is 0.003 or less, and preferably 0.002 or less. In addition, the dielectric constant of the second resin layer 120 may be 3.5 or less.

한편, 제2 수지층(120)의 두께는 10um 이상 40um 일 수 있다. 제2 수지층(120)의 두께는 제1 수지층(110)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제2 수지층(120)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.Meanwhile, the thickness of the second resin layer 120 may be 10 μm or more and 40 μm. The thickness of the second resin layer 120 may be substantially the same as the thickness of the first resin layer 110, but need not be limited. In addition, the CTE of the second resin layer 120 may be 18 ppm / ° C or less, and the melting point may be 260 ° C or more.

열경화성의 제3 수지층(130)으로는 PPE(Polyphenylene ether)계 수지, 변성 폴리이미드(PI) 수지, 변성 에폭시(Epoxy)계 수지 등이 사용될 수 있다. As the thermosetting third resin layer 130, a polyphenylene ether (PPE) -based resin, a modified polyimide (PI) resin, or a modified epoxy-based resin may be used.

제3 수지층(130)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제3 수지층(130)의 유전상수(Dielectric Constant, Dk)는 3.5이하일 수 있다.The dielectric loss tangent of the third resin layer 130 is 0.003 or less, and preferably 0.002 or less. Also, the dielectric constant (Dk) of the third resin layer 130 may be 3.5 or less.

한편, 제3 수지층(130)의 두께는 10um 이상 40um 일 수 있다. 또한, 제3 수지층(130)의 모듈러스(modulus)는 10Gpa 이하일 수 있다.Meanwhile, the third resin layer 130 may have a thickness of 10 um to 40 um. In addition, the modulus of the third resin layer 130 may be 10 Gpa or less.

제3 수지층(130)은 제1 수지층(110)과 동일할 수 있다.The third resin layer 130 may be the same as the first resin layer 110.

열가소성의 제4 수지층(140)으로는 액정폴리머(LCP; Liquid crystal polymer), PTFE(Polytetrafluoroethylene), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), 폴리이미드(PI) 등이 사용될 수 있다.As the fourth thermoplastic resin layer 140, liquid crystal polymer (LCP), polytetrafluoroethylene (PTFE), polyphenylene sulfide (PSP), polyphenylene ether (PPE), polyimide (PI), or the like may be used.

제4 수지층(140)의 유전정접은 0.003 이하이며, 바람직하게는 0.002 이하일 수 있다. 또한, 제4 수지층(140)의 유전상수는 3.5이하일 수 있다.The dielectric loss tangent of the fourth resin layer 140 is 0.003 or less, and preferably 0.002 or less. In addition, the dielectric constant of the fourth resin layer 140 may be 3.5 or less.

한편, 제4 수지층(140)의 두께는 10um 이상 40um 일 수 있다. 제4 수지층(140)의 두께는 제3 수지층(130)의 두께와 실질적으로 동일할 수 있으나, 제한될 필요는 없다. 그리고, 제4 수지층(140)이 CTE는 18ppm/℃ 이하이고, 용융점은 260℃ 이상일 수 있다.Meanwhile, the thickness of the fourth resin layer 140 may be 10 um or more and 40 um. The thickness of the fourth resin layer 140 may be substantially the same as the thickness of the third resin layer 130, but need not be limited. In addition, the CTE of the fourth resin layer 140 may be 18 ppm / ° C or less, and the melting point may be 260 ° C or more.

제4 수지층(140)은 제2 수지층(120)과 동일할 수 있다.The fourth resin layer 140 may be the same as the second resin layer 120.

제1 수지층(110)과 제2 수지층(120)의 계면은 조도면을 포함하고, 제3 수지층(130)과 제4 수지층(140)의 계면은 조도면을 포함할 수 있다.The interface between the first resin layer 110 and the second resin layer 120 may include a roughness surface, and the interface between the third resin layer 130 and the fourth resin layer 140 may include a roughness surface.

본 발명의 실시예에 따른 인쇄회로기판의 비아는, 이웃하는 열경화성 수지층 및 열가소성 수지층을 일괄 관통한다. 비아는, 상기 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아홀;과 상기 비아홀 내부에 형성되는 도금층으로 이루어질 수 있다.The via of the printed circuit board according to the embodiment of the present invention passes through a neighboring thermosetting resin layer and a thermoplastic resin layer collectively. The via may be formed of a via hole penetrating the neighboring thermosetting resin layer and the thermoplastic resin layer collectively, and a plating layer formed inside the via hole.

비아는 제1 비아, 제2 비아 등을 포함할 수 있다. 제1 비아는 제1 비아홀(310)과 제1 도금층(410)으로 이루어지고, 제2 비아는 제2 비아홀(320)과 제2 도금층(420)으로 이루어진다.The via may include a first via, a second via, and the like. The first via is made of the first via hole 310 and the first plating layer 410, and the second via is made of the second via hole 320 and the second plating layer 420.

제1 비아홀(310)은 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 홀이다. 제1 비아홀(310)에 의하여 제1 회로(210)는 노출된다. The first via hole 310 is a hole penetrating through the first resin layer 110 and the second resin layer 120. The first circuit 210 is exposed by the first via hole 310.

제1 도금층(410)은 제1 비아홀(310) 내부에 도금으로 형성된 전도성물질이며, 구리(Cu) 등의 금속으로 이루어질 수 있다. The first plating layer 410 is a conductive material formed by plating inside the first via hole 310 and may be formed of a metal such as copper (Cu).

제1 도금층(410)은 제1 비아홀(310) 내부 전체에 형성될 수 있다. 제1 비아홀(310) 내부 전체에 형성되는 제1 도금층(410)으로 이루어진 비아는, 필(fill)도금 비아라고 부를 수 있다. The first plating layer 410 may be formed throughout the first via hole 310. The via made of the first plating layer 410 formed on the entire inside of the first via hole 310 may be referred to as a fill plating via.

제1 도금층(410)은 시드층(S)을 포함할 수 있다. 시드층(S)은 무전해도금 방식으로 형성되는 무전해도금층일 수 있다. 시드층(S)은 제1 도금층(410)의 가장 아래 부분에 위치할 수 있다. 또한, 제1 도금층(410)은 시드층(S) 상에 형성되는 전해도금층을 포함할 수 있다. 전해도금층은 전해도금 방식으로 형성되는 도금층이다.The first plating layer 410 may include a seed layer (S). The seed layer S may be an electroless plating layer formed by an electroless plating method. The seed layer S may be positioned at the bottom of the first plating layer 410. In addition, the first plating layer 410 may include an electroplating layer formed on the seed layer (S). The electroplating layer is a plating layer formed by an electroplating method.

제2 비아홀(320)은 제3 수지층(130)과 제4 수지층(140)을 일괄 관통하는 홀이다. 제2 비아홀(320)에 의하여 제2 회로(220)는 노출된다. The second via hole 320 is a hole penetrating through the third resin layer 130 and the fourth resin layer 140. The second circuit 220 is exposed by the second via hole 320.

제2 도금층(420)은 제2 비아홀(320) 내부에 도금으로 형성된 전도성물질이며, 구리(Cu) 등의 금속으로 이루어질 수 있다. The second plating layer 420 is a conductive material formed by plating inside the second via hole 320 and may be formed of a metal such as copper (Cu).

제2 도금층(420)은 제2 비아홀(320) 내부 전체에 형성될 수 있다. 제2 비아홀(320) 내부 전체에 형성되는 제2 도금층(420)으로 이루어진 비아는, 필(fill)도금 비아라고 부를 수 있다. The second plating layer 420 may be formed throughout the second via hole 320. The via made of the second plating layer 420 formed on the entire inside of the second via hole 320 may be referred to as a fill plating via.

제2 도금층(420)은 시드층(S)을 포함할 수 있다. 시드층(S)은 무전해도금 방식으로 형성되는 무전해도금층일 수 있다. 시드층(S)은 제1 도금층(410)의 가장 아래 부분에 위치할 수 있다. 또한, 제2 도금층(420)은 시드층(S) 상에 형성되는 전해도금층을 포함할 수 있다. 전해도금층은 전해도금 방식으로 형성되는 도금층이다.The second plating layer 420 may include a seed layer (S). The seed layer S may be an electroless plating layer formed by an electroless plating method. The seed layer S may be positioned at the bottom of the first plating layer 410. In addition, the second plating layer 420 may include an electroplating layer formed on the seed layer (S). The electroplating layer is a plating layer formed by an electroplating method.

한편, 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통하는 비아홀에 있어서, 상기 비아홀의 상기 열경화성 수지층을 관통하는 부분의 횡단면적은 상기 비아홀의 상기 열가소성 수지층을 관통하는 부분의 횡단면적보다 작을 수 있다.On the other hand, in the via hole which passes through the neighboring thermosetting resin layer and the thermoplastic resin layer collectively, the cross-sectional area of the portion through the thermosetting resin layer of the via hole is smaller than that of the portion passing through the thermoplastic resin layer of the via hole. You can.

제1 비아홀(310)의 횡단면적은 제1 수지층(110)에서 제2 수지층(120)으로 갈수록 커질 수 있다. 이 경우, 제1 비아홀(310)의 제1 수지층(110)을 관통하는 부분의 횡단면적은, 제1 비아홀(310)의 제2 수지층(120)을 관통하는 부분의 횡단면적보다 작을 수 있다.The cross-sectional area of the first via hole 310 may be increased from the first resin layer 110 to the second resin layer 120. In this case, the cross-sectional area of the portion penetrating the first resin layer 110 of the first via hole 310 may be smaller than the cross-sectional area of the portion penetrating the second resin layer 120 of the first via hole 310. have.

제2 비아홀(320)의 횡단면적은 제3 수지층(130)에서 제4 수지층(140)으로 갈수록 커질 수 있다. 이 경우, 제2 비아홀(320)의 제3 수지층(130)을 관통하는 부분의 횡단면적은, 제2 비아홀(320)의 제4 수지층(140)을 관통하는 부분의 횡단면적보다 작을 수 있다.The cross-sectional area of the second via hole 320 may increase from the third resin layer 130 to the fourth resin layer 140. In this case, the cross-sectional area of the portion passing through the third resin layer 130 of the second via hole 320 may be smaller than the cross-sectional area of the portion passing through the fourth resin layer 140 of the second via hole 320. have.

도 5를 참조하면, 비아홀이 이웃하는 열경화성 수지층과 열가소성 수지층을 일괄 관통할 때, 상기 비아홀로 노출되는 상기 열경화성 수지층의 표면의 조도는, 상기 비아홀로 노출되는 상기 열가소성 수지층의 표면의 조도보다 작을 수 있다.Referring to FIG. 5, when a via hole passes through a neighboring thermosetting resin layer and a thermoplastic resin layer collectively, the roughness of the surface of the thermosetting resin layer exposed through the via hole is the surface of the thermoplastic resin layer exposed through the via hole. It may be smaller than the illuminance.

즉, 제1 비아홀(310)은 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하면서, 제1 수지층(110)과 제2 수지층(120)을 노출시킨다. 여기서, 제1 비아홀(310)을 통해 노출되는 제1 수지층(110)의 표면의 조도(A)는 제1 비아홀(310)을 통해 노출되는 제2 수지층(120)의 표면의 조도(B)보다 작다. 제1 비아홀(310)을 통해 노출되는 제1 수지층(110)의 표면의 조도 Ra는 0.1 이하이고, 제1 비아홀(310)을 통해 노출되는 제2 수지층(120)의 표면의 조도 Ra는 1 이하일 수 있다.That is, the first via hole 310 exposes the first resin layer 110 and the second resin layer 120 while passing through the first resin layer 110 and the second resin layer 120 collectively. Here, the roughness (A) of the surface of the first resin layer 110 exposed through the first via hole 310 is the roughness (B) of the surface of the second resin layer 120 exposed through the first via hole 310 ). The roughness Ra of the surface of the first resin layer 110 exposed through the first via hole 310 is 0.1 or less, and the roughness Ra of the surface of the second resin layer 120 exposed through the first via hole 310 is It may be 1 or less.

마찬가지로, 제2 비아홀(320)은 제3 수지층(130)과 제4 수지층(140)을 일괄 관통하면서, 제3 수지층(130)과 제4 수지층(140)을 노출시킨다. 여기서, 제2 비아홀(320)을 통해 노출되는 제3 수지층(130)의 표면의 조도는 제2 비아홀(320)을 통해 노출되는 제4 수지층(140)의 표면의 조도보다 작다. 제2 비아홀(320)을 통해 노출되는 제3 수지층(130)의 표면의 조도 Ra는 0.1 이하이고, 제2 비아홀(320)을 통해 노출되는 제4 수지층(140)의 표면의 조도 Ra는 1 이하일 수 있다.Similarly, the second via hole 320 exposes the third resin layer 130 and the fourth resin layer 140 while penetrating through the third resin layer 130 and the fourth resin layer 140. Here, the roughness of the surface of the third resin layer 130 exposed through the second via hole 320 is smaller than the roughness of the surface of the fourth resin layer 140 exposed through the second via hole 320. The roughness Ra of the surface of the third resin layer 130 exposed through the second via hole 320 is 0.1 or less, and the roughness Ra of the surface of the fourth resin layer 140 exposed through the second via hole 320 is It may be 1 or less.

다시, 도 4를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판은 상기 열가소성 수지층의 일면에 형성되어 상기 열경화성 수지층에 매립되는 회로를 더 포함한다. 회로는, 비아홀이 일괄 관통하는 열경화성 수지층과 열가소성 수지층에 있어서, 열가소성 수지층의 열경화성 수지층과 접하지 않는 일면에 형성된다. 또한, 열가소성 수지층의 타면에는 회로가 형성되지 않는다.Referring to FIG. 4 again, the printed circuit board according to an embodiment of the present invention further includes a circuit formed on one surface of the thermoplastic resin layer and embedded in the thermosetting resin layer. The circuit is formed on one surface that does not come into contact with the thermosetting resin layer of the thermoplastic resin layer in the thermosetting resin layer and the thermoplastic resin layer through which the via holes are collectively passed. In addition, no circuit is formed on the other surface of the thermoplastic resin layer.

회로는 제1 회로(210), 제2 회로(220), 제3 회로(230) 등을 포함할 수 있다.The circuit may include a first circuit 210, a second circuit 220, a third circuit 230, and the like.

제1 회로(210)는 제1 수지층(110)의 하면에 형성되는 회로이다. 제1 회로(210)는 제1 수지층(110) 하에 적층된 열가소성 수지층(미도시)의 상면에 형성되어, 제1 수지층(110)으로 매립된다. 제1 회로(210)는 제1 수지층(110)의 하면으로는 노출될 수 있지만, 제1 수지층(110)의 하면을 제외한 나머지 면은 제1 수지층(110)과 접촉된다.The first circuit 210 is a circuit formed on the lower surface of the first resin layer 110. The first circuit 210 is formed on the upper surface of the thermoplastic resin layer (not shown) stacked under the first resin layer 110, and is filled with the first resin layer 110. The first circuit 210 may be exposed to the lower surface of the first resin layer 110, but the remaining surfaces of the first resin layer 110 are in contact with the first resin layer 110.

제2 회로(220)는 제2 수지층(120)의 상면에 형성되어 제3 수지층(130)으로 매립되는 회로이다.The second circuit 220 is a circuit formed on the upper surface of the second resin layer 120 and embedded in the third resin layer 130.

제3 회로(230)는 제4 수지층(140)의 상면에 형성되어 제4 수지층(140) 상에 적층된 열경화성 수지층(미도시)로 매립된다.The third circuit 230 is formed on the upper surface of the fourth resin layer 140 and is embedded in a thermosetting resin layer (not shown) stacked on the fourth resin layer 140.

제1 회로(210)와 제2 회로(220)는 제1 비아의 제1 도금층(410)을 통해 전기적으로 연결되고, 제2 회로(220)와 제3 회로(230)는 제2 비아의 제2 도금층(420)을 통해 전기적으로 연결될 수 있다.The first circuit 210 and the second circuit 220 are electrically connected through the first plating layer 410 of the first via, and the second circuit 220 and the third circuit 230 are formed of the second via. 2 may be electrically connected through the plating layer 420.

제1 도금층(410)은 제1 회로(210)의 상면과 제2 회로(220)의 하면과 접촉될 수 있다. 나아가, 제1 회로(210)는 단부에 제1 패드를 포함하고, 제2 회로(220)는 단부에 제2 패드를 포함하며, 제1 도금층(410)은 제1 패드와 제2 패드 사이에 개재되어, 제1 패드와 제2 패드 각각과 접촉될 수 있다.The first plating layer 410 may contact the upper surface of the first circuit 210 and the lower surface of the second circuit 220. Furthermore, the first circuit 210 includes a first pad at the end, the second circuit 220 includes a second pad at the end, and the first plating layer 410 is between the first pad and the second pad. Interposed, it may be in contact with each of the first pad and the second pad.

제2 도금층(420)은 제2 회로(220)의 상면과 제3 회로(230)의 하면과 접촉될 수 있다. 나아가, 제2 회로(220)는 단부에 제2 패드를 포함하고, 제3 회로(230)는 단부에 제3 패드를 포함하며, 제2 도금층(420)은 제2 패드와 제3 패드 사이에 개재되어, 제2 패드와 제3 패드 각각과 접촉될 수 있다.The second plating layer 420 may contact the upper surface of the second circuit 220 and the lower surface of the third circuit 230. Furthermore, the second circuit 220 includes a second pad at the end, the third circuit 230 includes a third pad at the end, and the second plating layer 420 is between the second pad and the third pad. Interposed, it may be in contact with each of the second pad and the third pad.

제1 패드의 폭은 제1 회로(210)의 폭보다 크고, 횡단면이 원형이나 사각형에 가까울 수 있다. 제2 패드의 폭은 제2 회로(220)의 폭보다 크고, 횡단면이 원형이나 사각형에 가까울 수 있다. 제3 패드의 폭은 제3 회로(230)의 폭보다 크고, 횡단면이 원형이나 사각형에 가까울 수 있다.The width of the first pad is greater than the width of the first circuit 210, and the cross section may be close to a circle or a square. The width of the second pad is greater than the width of the second circuit 220, and the cross section may be close to a circle or a square. The width of the third pad is greater than the width of the third circuit 230, and the cross section may be close to a circle or a square.

또한, 회로는 제1 수지층(110)과 제2 수지층(120)의 경계면, 그리고 제3 수지층(130)과 제4 수지층(140)의 경계면에는 형성되지 않는다.In addition, the circuit is not formed on the interface between the first resin layer 110 and the second resin layer 120, and the interface between the third resin layer 130 and the fourth resin layer 140.

한편, 회로는 적층체의 최외층에 형성되는 최외층 회로를 포함하며, 최외층 회로 중 최상부 회로는 적층체의 최상층에 위치하는 열가소성 수지층의 상면에 외측으로 돌출되게 형성된다. 또한, 최외층 회로 중 최하부 회로는 적층체의 최하층에 위치하는 열경화성 수지층의 하면에 매립된다.On the other hand, the circuit includes the outermost layer circuit formed on the outermost layer of the laminate, and the uppermost circuit of the outermost layer circuit is formed to protrude outwardly on the upper surface of the thermoplastic resin layer located on the uppermost layer of the laminate. In addition, the lowermost circuit of the outermost layer circuit is embedded in the lower surface of the thermosetting resin layer located in the lowermost layer of the laminate.

제1 회로(210), 제2 회로(220), 제3 회로(230) 각각은 하부에 시드층(S)을 포함할 수 있다. 시드층(S)은 1~2um의 두께를 가질 수 있다.Each of the first circuit 210, the second circuit 220, and the third circuit 230 may include a seed layer S below. Seed layer (S) may have a thickness of 1 ~ 2um.

상술한 최외층 회로 중 최하부 회로는 시드층을 포함하지 않을 수 있다.The lowermost circuit among the outermost layer circuits described above may not include a seed layer.

또한, 제1 도금층(410)과 제2 회로(220)가 시드층(S)을 포함하는 경우, 제1 도금층(410)의 시드층(S)과 제2 회로(220)의 시드층(S)은 일체로 형성된다. 따라서, 제2 패드의 하측 중에는, 제1 도금층(410)이 접촉되지 않는 일부에만 시드층(S)이 형성되며, 제2 패드의 시드층(S)은 제1 도금층(410) 상면의 외측에 위치한다.In addition, when the first plating layer 410 and the second circuit 220 include a seed layer S, the seed layer S of the first plating layer 410 and the seed layer S of the second circuit 220 ) Is integrally formed. Accordingly, the seed layer S is formed only on a portion of the second pad that is not in contact with the first plating layer 410, and the seed layer S of the second pad is outside the upper surface of the first plating layer 410. Located.

마찬가지로, 제2 도금층(420)과 제3 회로(230)가 시드층(S)을 포함하는 경우, 제2 도금층(420)의 시드층(S)과 제3 회로(230)의 시드층(S)은 일체로 형성된다. 따라서, 제3 패드의 하측 중에는, 제2 도금층(420)이 접촉되지 않는 일부에만 시드층(S)이 형성되며, 제3 패드의 시드층(S)은 제2 도금층(420) 상면의 외측에 위치한다.Similarly, when the second plating layer 420 and the third circuit 230 include the seed layer S, the seed layer S of the second plating layer 420 and the seed layer S of the third circuit 230 ) Is integrally formed. Accordingly, the seed layer S is formed only on a portion of the third pad that is not in contact with the second plating layer 420, and the seed layer S of the third pad is outside the upper surface of the second plating layer 420. Located.

도 6을 참조하면, 인쇄회로기판은 연성기판일 수 있다. 이 경우, 적층체를 구성하는 열경화성 수지층과 열가소성 수지층이 모두 연성 소재(굴곡성이 높은 소재)로 이루어질 수 있다. 또한, 적층체의 양면에는 최외층 회로를 커버하여 보호하는 커버층(500)이 더 형성될 수 있고, 이러한 커버층(500)은 연성 소재의 커버레이(coverlay)일 수 있다. 또한, 커버층(500)이 커버하는 최외층 회로가 고주파 신호를 전달하는 회로라면, 커버층이 유전정접이 0.002 이하와 같이 비교적 낮은 소재로 이루어질 수 있다.Referring to Figure 6, the printed circuit board may be a flexible substrate. In this case, both the thermosetting resin layer and the thermoplastic resin layer constituting the laminate may be made of a flexible material (a material having high flexibility). In addition, a cover layer 500 may be further formed on both surfaces of the laminate to cover and protect the outermost layer circuit, and the cover layer 500 may be a coverlay made of a flexible material. In addition, if the outermost layer circuit covered by the cover layer 500 is a circuit for transmitting a high frequency signal, the cover layer may be made of a material having a relatively low dielectric loss tangent such as 0.002 or less.

한편, 커버층(500)의 일부가 제거되어 노출되는 최외층 회로는 외부와의 접속을 위한 패드(240)로 기능할 수 있다. Meanwhile, the outermost layer circuit to which a portion of the cover layer 500 is removed and exposed may function as a pad 240 for connection with the outside.

도 7을 참조하면, 인쇄회로기판은 경연성기판일 수 있다. 적층체를 구성하는 열경화성 수지층과 열가소성 수지층이 모두 연성 소재(굴곡성이 높은 소재)로 이루어지고, 적층체의 일부 영역의 양면(또는 일면)에 경성 소재(굴곡성이 낮은 소재)의 절연층(510)이 적층될 수 있다. Referring to FIG. 7, the printed circuit board may be a flexible substrate. Both the thermosetting resin layer and the thermoplastic resin layer constituting the laminate are made of a soft material (high bendability material), and an insulating layer of a hard material (low bendability material) on both sides (or one side) of some areas of the laminate ( 510) may be stacked.

경성 소재의 절연층(510)에는 적층체에 형성된 회로와 전기적으로 연결되는 회로가 형성될 수 있다. 경성 소재의 절연층(510) 일부가 제거되어 노출되는 회로는 외부와의 접속을 위한 패드(240)로 기능할 수 있다. A circuit that is electrically connected to the circuit formed on the laminate may be formed on the insulating layer 510 of the rigid material. A circuit in which a portion of the insulating layer 510 of the hard material is removed and exposed may function as a pad 240 for connection with the outside.

한편, 적층체와 경성 소재의 절연층(510) 사이에는 도 6을 참조하여 설명한 연성 소재의 커버층(500)이 개재될 수 있다.Meanwhile, a cover layer 500 of a flexible material described with reference to FIG. 6 may be interposed between the laminate and the insulating layer 510 of a rigid material.

도 8 내지 도 12는 본 발명의 실시예에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면이다. 8 to 12 are views showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 8(a)를 참조하면, 디태치 코어(D)가 마련된다. 디태치 코어(D)는 인쇄회로기판을 제조하기 위한 캐리어(carrier)로서, 최종적으로 제거될 수 있다(detachable). 디태치 코어(D)는 절연재(C), 절연재(C) 양면에 적층된 캐리어 금속층(M1), 캐리어 금속층(M1)에 적층된 시드 금속층(M2)으로 이루어질 수 있다. 캐리어 금속층(M1)의 두께가 시드 금속층(M2)의 두께보다 클 수 있다.Referring to FIG. 8 (a), a de-tack core D is provided. The detach core D is a carrier for manufacturing a printed circuit board, and can be finally removed. The detach core (D) may be formed of an insulating material (C), a carrier metal layer (M1) laminated on both surfaces of the insulating material (C), and a seed metal layer (M2) laminated on the carrier metal layer (M1). The thickness of the carrier metal layer M1 may be greater than the thickness of the seed metal layer M2.

도 8(b) 및 도 8(c)를 참조하면, 디태치 코어(D) 상에 레지스트 필름(F)이 도포되고, 레지스트 필름(F)이 패터닝될 수 있다.8 (b) and 8 (c), a resist film F is applied on the detach core D, and the resist film F can be patterned.

도 8(d)를 참조하면, 패터닝 된 레지스트 필름(F)에 대응하여 도금이 이루어지고 제1 회로(210)가 형성된다. 제1 회로(210) 형성 후 레지스트 필름(F)은 박리된다. 제1 회로(210)는 SAP 또는 MSAP 공법으로 형성될 수 있다. 이 경우, 40 pitch 이하의 미세 회로 구현이 가능해진다.Referring to FIG. 8 (d), plating is performed in response to the patterned resist film F, and the first circuit 210 is formed. After forming the first circuit 210, the resist film F is peeled off. The first circuit 210 may be formed by an SAP or MSAP method. In this case, it is possible to realize a fine circuit with a pitch of 40 or less.

도 9를 참조하면, 제1 회로(210)를 커버하도록 디태치 코어(D) 상에 열경화성의 제1 수지층(110)이 적층된다. 제1 회로(210)는 제1 수지층(110) 내로 매립된다. Referring to FIG. 9, the thermosetting first resin layer 110 is stacked on the detach core D to cover the first circuit 210. The first circuit 210 is buried into the first resin layer 110.

제1 수지층(110)의 적층은 롤(roll) 라미네이션 방법, 또는 진공 라미네이션 방법으로 이루어질 수 있다. Lamination of the first resin layer 110 may be performed by a roll lamination method or a vacuum lamination method.

제1 수지층(110)은 제1 수지층(110)의 최종 경화 온도 이하의 온도 하에서 적층된다. 또한, 상기 온도는 제2 수지층(120)이 용융점보다 낮다.The first resin layer 110 is laminated under a temperature below the final curing temperature of the first resin layer 110. In addition, the temperature is lower than the melting point of the second resin layer 120.

예를 들어, 제2 수지층(120)이 LCP이고 LCP의 용융점이 280℃ 이상이며, 제1 수지층(110)은 160℃ 이하에서 적층될 수 있다.For example, the second resin layer 120 is LCP, the melting point of LCP is 280 ° C or higher, and the first resin layer 110 may be laminated at 160 ° C or lower.

도 10을 참조하면, 열경화성의 제1 수지층(110) 상에 열가소성의 제2 수지층(120)이 적층된다. 제2 수지층(120)은 V-press 공정으로 적층된다. 제2 수지층(120)은 제1 수지층(110)이 충분히 경화될 수 있도록 제1 수지층(110)의 최종 경화 온도 이상에서 적층된다. 또한, 제2 수지층(120)은 제2 수지층(120)의 용융점보다 낮은 온도에서 가압 적층될 수 있다. 예를 들어, 제2 수지층(120)이 LCP이면, 제2 수지층(120)은 220℃에서 적층될 수 있다.Referring to FIG. 10, a thermoplastic second resin layer 120 is stacked on the thermosetting first resin layer 110. The second resin layer 120 is laminated by a V-press process. The second resin layer 120 is laminated above the final curing temperature of the first resin layer 110 so that the first resin layer 110 is sufficiently cured. In addition, the second resin layer 120 may be laminated under pressure at a temperature lower than the melting point of the second resin layer 120. For example, if the second resin layer 120 is LCP, the second resin layer 120 may be stacked at 220 ° C.

도 11(a)를 참조하면, 제1 수지층(110)과 제2 수지층(120)을 일괄 관통하는 제1 비아홀(310)이 형성된다. 제1 비아홀(310)은 레이저 드릴 등에 의해 형성될 수 있고, 제1 비아홀(310)은 제1 회로(210)를 노출시킨다.Referring to FIG. 11 (a), a first via hole 310 is formed through the first resin layer 110 and the second resin layer 120 in bulk. The first via hole 310 may be formed by a laser drill or the like, and the first via hole 310 exposes the first circuit 210.

도 11(b)를 참조하면, 시드층(S)이 형성된다. 시드층(S)은 제1 비아홀(310) 내벽 및 저면뿐만 아니라 제2 수지층(120) 표면까지 연장된다. 시드층(S)은 무전해도금 방식으로 형성될 수 있다.Referring to FIG. 11 (b), a seed layer S is formed. The seed layer S extends not only to the inner wall and bottom surface of the first via hole 310 but also to the surface of the second resin layer 120. The seed layer S may be formed by electroless plating.

도 11(c)를 참조하면, 레지스트 필름(F)이 도포 후 패터닝되고, 패터닝된 레지스트 필름(F)에 대응하여 전해도금층이 형성된다.Referring to FIG. 11 (c), the resist film F is patterned after application, and an electroplating layer is formed corresponding to the patterned resist film F.

도 11(d)를 참조하면, 레지스트 필름(F)는 박리되고, 불필요한 시드층(S)이 제거됨에 따라, 제2 회로(220)와 제1 비아가 형성된다. 도 11(d)에서는 도 11(b)와 도 11(c)에서 형성된 시드층(S)과 전해도금층은 제2 회로(220)와 제1 도금층(410)(제1 비아)이 된다. 제2 회로(220)는 SAP 또는 MSAP 공법으로 형성될 수 있다. 이 경우, 40 pitch 이하의 미세 회로 구현이 가능해진다.Referring to FIG. 11 (d), the resist film F is peeled off, and as the unnecessary seed layer S is removed, the second circuit 220 and the first via are formed. In FIG. 11 (d), the seed layer S and the electroplating layer formed in FIGS. 11 (b) and 11 (c) become the second circuit 220 and the first plating layer 410 (first via). The second circuit 220 may be formed by an SAP or MSAP method. In this case, it is possible to realize a fine circuit with a pitch of 40 or less.

도 12(b)는 도 12(a) 이후에 도 9 내지 도 11의 과정을 반복하여 제조된 것을 도시한다. 도 12(b)에는 도 12(a)에 비하여 제3 수지층(130), 제4 수지층(140), 제2 비아, 제3 회로(230)가 더 형성되었다.12 (b) shows that the process of FIGS. 9 to 11 is repeated after FIG. 12 (a). 12 (b), a third resin layer 130, a fourth resin layer 140, a second via, and a third circuit 230 are further formed as compared to FIG. 12 (a).

도 12(c)를 참조하면, 디태치 코어(D) 중 시드 금속층(M2)를 제외한 나머지가 제거된다. 즉, 캐리어 금속층(M1)과 시드 금속층(M2)의 계면이 분리된다.Referring to FIG. 12 (c), the rest of the detachment cores D except for the seed metal layer M2 is removed. That is, the interface between the carrier metal layer M1 and the seed metal layer M2 is separated.

도 12(d)를 참조하면, 시드 금속층(M2)이 에칭으로 제거된다. 이 경우, 제1 회로(210)가 인쇄회로기판의 최하부 회로가 되고, 제1 회로(210)는 시드층(S)을 포함하지 않으며, 나머지 제2 회로(220)와 제3 회로(230)는 시드층(S)을 포함할 수 있다.Referring to FIG. 12 (d), the seed metal layer M2 is removed by etching. In this case, the first circuit 210 becomes the bottom circuit of the printed circuit board, and the first circuit 210 does not include the seed layer S, and the remaining second circuit 220 and the third circuit 230 May include a seed layer (S).

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As described above, one embodiment of the present invention has been described, but those skilled in the art can add, change, delete, or add elements within the scope of the present invention as described in the claims. The present invention may be variously modified and changed by the like, and it will be said that this is also included within the scope of the present invention.

110: 제1 수지층
120: 제2 수지층
130: 제3 수지층
140: 제4 수지층
210: 제1 회로
220: 제2 회로
230: 제3 회로
310: 제1 비아홀
320: 제2 비아홀
410: 제1 도금층
420; 제2 도금층
S: 시드층
500: 커버층
600: 보강판110: first resin layer
120: second resin layer
130: third resin layer
140: fourth resin layer
210: first circuit
220: second circuit
230: third circuit
310: first via hole
320: second via hole
410: first plating layer
420; 2nd plating layer
S: Seed layer
500: cover layer
600: reinforcement plate

Claims (19)

열경화성의 제1 수지층;
상기 제1 수지층 상에 적층되는 열가소성의 제2 수지층;
상기 제1 수지층의 내부의 하측에 매립된 제1 회로;
상기 제2 수지층의 상면 상에 돌출되어 배치된 제2 회로;
상기 제1 수지층 및 상기 제2 수지층을 관통하는 비아홀; 및
상기 비아홀의 적어도 일부를 채우며, 상기 제1 회로 및 상기 제2 회로를 연결하는 금속층; 을 포함하며,
상기 비아홀에 의하여 노출되는 상기 제1 수지층의 표면의 조도는, 상기 비아홀에 의하여 노출되는 상기 제2 수지층의 표면의 조도와 상이한, 인쇄회로기판.
A thermosetting first resin layer;
A thermoplastic second resin layer laminated on the first resin layer;
A first circuit embedded in the lower side of the first resin layer;
A second circuit protruding and disposed on an upper surface of the second resin layer;
A via hole penetrating the first resin layer and the second resin layer; And
A metal layer filling at least a portion of the via hole and connecting the first circuit and the second circuit; It includes,
The roughness of the surface of the first resin layer exposed by the via hole is different from that of the surface of the second resin layer exposed by the via hole.
제1항에 있어서,
상기 제1 수지층은 PPE(Polyphenylene ether)계 수지를 포함하고, 상기 제2 수지층은 액정폴리머(LCP)를 포함하는 인쇄회로기판.
According to claim 1,
The first resin layer includes a PPE (Polyphenylene ether) -based resin, the second resin layer is a printed circuit board comprising a liquid crystal polymer (LCP).
제1항에 있어서,
상기 금속층은 상기 비아홀 내부 전체를 채우는 인쇄회로기판.
According to claim 1,
The metal layer fills the entire inside of the via hole.
제1항에 있어서,
상기 비아홀에 의하여 노출되는 상기 제1 수지층의 표면의 조도는, 상기 비아홀에 의하여 노출되는 상기 제2 수지층의 표면의 조도보다 작은 인쇄회로기판.
According to claim 1,
The roughness of the surface of the first resin layer exposed by the via hole is smaller than that of the surface of the second resin layer exposed by the via hole.
제1항에 있어서,
상기 금속층 및 상기 제2 회로는 각각 시드층을 포함하는 인쇄회로기판.
According to claim 1,
The metal layer and the second circuit each include a printed circuit board including a seed layer.
제1항에 있어서,
상기 제1 회로는 시드층을 포함하지 않는 인쇄회로기판.
According to claim 1,
The first circuit is a printed circuit board that does not include a seed layer.
제1항에 있어서,
상기 제1 수지층 및 상기 제2 수지층의 계면은 조도면을 포함하는 인쇄회로기판.
According to claim 1,
The interface between the first resin layer and the second resin layer includes a roughened surface.
제1항에 있어서,
상기 제1 수지층 및 상기 제2 수지층의 유전정접은 각각 0.002 이하인 인쇄회로기판.
According to claim 1,
Dielectric tangents of the first resin layer and the second resin layer are 0.002 or less printed circuit boards, respectively.
제1항에 있어서,
상기 제1 수지층의 상면에는 회로가 형성되지 않는 인쇄회로기판.
According to claim 1,
No printed circuit board is formed on the upper surface of the first resin layer.
제1항에 있어서,
상기 비아홀의 횡단면적은 상기 제1 수지층에서 상기 제2 수지층으로 갈수록 커지는 인쇄회로기판.
According to claim 1,
The cross-sectional area of the via hole increases from the first resin layer to the second resin layer.
열경화성 수지층 및 열가소성 수지층이 적층된 적층체;
상기 열경화성 수지층의 내부에 배치되는 회로;
이웃하는 열경화성 수지층과 열가소성 수지층을 관통하며, 상기 회로의 적어도 일부를 상기 열경화성 수지층으로부터 노출시키는 비아홀; 및
상기 비아홀 내부에 배치되는 금속층을 포함하며,
상기 금속층은 상기 비아홀의 벽면 및 상기 노출된 회로의 표면을 따라서 배치된 시드층 및 상기 시드층 사이의 상기 비아홀의 내부를 채우는 도금층을 포함하는,
인쇄회로기판.
A laminate in which a thermosetting resin layer and a thermoplastic resin layer are laminated;
A circuit disposed inside the thermosetting resin layer;
A via hole penetrating through the adjacent thermosetting resin layer and the thermoplastic resin layer, exposing at least a portion of the circuit from the thermosetting resin layer; And
It includes a metal layer disposed inside the via hole,
The metal layer includes a seed layer disposed along the wall surface of the via hole and the exposed circuit, and a plating layer filling the interior of the via hole between the seed layers,
Printed circuit board.
제11항에 있어서,
상기 비아홀로 노출되는 상기 열경화성 수지층의 표면의 조도는, 상기 비아홀로 노출되는 상기 열가소성 수지층의 표면의 조도보다 작은 인쇄회로기판.
The method of claim 11,
The surface roughness of the thermosetting resin layer exposed through the via hole is smaller than the surface roughness of the thermoplastic resin layer exposed through the via hole.
제11항에 있어서,
상기 열경화성 수지층 및 상기 열가소성 수지층의 계면은 조도면을 포함하는 인쇄회로기판.
The method of claim 11,
The interface between the thermosetting resin layer and the thermoplastic resin layer includes a roughened surface.
제11항에 있어서,
상기 열경화성 수지층 및 상기 열가소성 수지층 각각의 유전정접은 0.002 이하인 인쇄회로기판.
The method of claim 11,
Dielectric tangent of each of the thermosetting resin layer and the thermoplastic resin layer is 0.002 or less printed circuit board.
제11항에 있어서,
상기 열경화성 수지층은 PPE(Polyphenylene ether)계 수지를 포함하고, 상기 열가소성 수지층은 액정폴리머(LCP)를 포함하는 인쇄회로기판.
The method of claim 11,
The thermosetting resin layer comprises a PPE (Polyphenylene ether) -based resin, the thermoplastic resin layer is a printed circuit board comprising a liquid crystal polymer (LCP).
제11항에 있어서,
상기 열가소성 수지층의 상기 열경화성 수지층과 인접하는 면에는 회로가 형성되지 않는 인쇄회로기판.
The method of claim 11,
A printed circuit board having no circuit formed on a surface adjacent to the thermosetting resin layer of the thermoplastic resin layer.
제11항에 있어서,
상기 비아홀의 상기 열경화성 수지층을 관통하는 부분의 횡단면적은 상기 비아홀의 상기 열가소성 수지층을 관통하는 부분의 횡단면적보다 작은 인쇄회로기판.
The method of claim 11,
The cross-sectional area of the portion through the thermosetting resin layer of the via hole is smaller than the cross-sectional area of the portion through the thermoplastic resin layer of the via hole.
제11항에 있어서,
상기 적층체의 적어도 일면 상에 적층되는 커버층을 더 포함하는 인쇄회로기판.
The method of claim 11,
A printed circuit board further comprising a cover layer laminated on at least one surface of the laminate.
제11항에 있어서,
상기 열경화성 수지층 및 상기 열가소성 수지층은 각각 연성 소재를 포함하는 인쇄회로기판.The method of claim 11,
The thermosetting resin layer and the thermoplastic resin layer are each printed circuit board comprising a flexible material.
KR1020200030203A 2020-03-11 2020-03-11 Printed circuit board KR102194703B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200030203A KR102194703B1 (en) 2020-03-11 2020-03-11 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200030203A KR102194703B1 (en) 2020-03-11 2020-03-11 Printed circuit board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180081253A Division KR102158711B1 (en) 2018-07-12 2018-07-12 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20200029427A true KR20200029427A (en) 2020-03-18
KR102194703B1 KR102194703B1 (en) 2020-12-23

Family

ID=69999457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200030203A KR102194703B1 (en) 2020-03-11 2020-03-11 Printed circuit board

Country Status (1)

Country Link
KR (1) KR102194703B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103640A (en) * 2006-10-20 2008-05-01 Ngk Spark Plug Co Ltd Multilayer wiring board
KR20110002112A (en) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 Metal-base circuit board and its manufacturing method
JP2013219204A (en) * 2012-04-09 2013-10-24 Ngk Spark Plug Co Ltd Core board for wiring board manufacturing and wiring board
JP2015195308A (en) * 2014-03-31 2015-11-05 イビデン株式会社 Printed wiring board and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110002112A (en) 2003-04-15 2011-01-06 덴끼 가가꾸 고교 가부시키가이샤 Metal-base circuit board and its manufacturing method
JP2008103640A (en) * 2006-10-20 2008-05-01 Ngk Spark Plug Co Ltd Multilayer wiring board
JP2013219204A (en) * 2012-04-09 2013-10-24 Ngk Spark Plug Co Ltd Core board for wiring board manufacturing and wiring board
JP2015195308A (en) * 2014-03-31 2015-11-05 イビデン株式会社 Printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
KR102194703B1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
JP4079699B2 (en) Multilayer wiring circuit board
KR101215246B1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
KR20110095146A (en) Multilayer wiring substrate, and method of manufacturing the same
JP7238241B2 (en) printed circuit board
JP7480458B2 (en) Printed Circuit Board
CN112584611A (en) Component carrier with through-holes extending through a plurality of dielectric layers
JP2019080034A (en) Printed circuit board
KR102163044B1 (en) Printed circuit board
KR102214641B1 (en) Printed circuit board
CN116709645A (en) Method for producing a component carrier and component carrier
JP2013219204A (en) Core board for wiring board manufacturing and wiring board
KR102194703B1 (en) Printed circuit board
CN211828497U (en) Resin multilayer substrate and electronic device
KR102662860B1 (en) Printed circuit board
EP4081005A1 (en) Component carrier
TW202327003A (en) Wiring substrate
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
CN117412469A (en) Wiring substrate
JP2024033648A (en) wiring board
CN117641698A (en) Circuit board and manufacturing method thereof
JP2021019001A (en) Circuit board
JP2023104759A (en) Multilayer wiring board, semiconductor device, manufacturing method for multilayer wiring board
CN118053838A (en) Electronic packaging structure and manufacturing method thereof
JP2004214702A (en) Method of manufacturing multilayered wiring board

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant