KR20200026189A - 슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택 - Google Patents

슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택 Download PDF

Info

Publication number
KR20200026189A
KR20200026189A KR1020197036327A KR20197036327A KR20200026189A KR 20200026189 A KR20200026189 A KR 20200026189A KR 1020197036327 A KR1020197036327 A KR 1020197036327A KR 20197036327 A KR20197036327 A KR 20197036327A KR 20200026189 A KR20200026189 A KR 20200026189A
Authority
KR
South Korea
Prior art keywords
layer
solar cell
silicon solar
silicon
modified
Prior art date
Application number
KR1020197036327A
Other languages
English (en)
Inventor
브라이언 이. 하딘
다니엘 제이. 헬레부쉬
크레이그 에이치. 피터스
드헤 수세노
필러리 수산토
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20200026189A publication Critical patent/KR20200026189A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/032Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • H01L31/049Protective back sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지들의 슁글형 어레이(shingled arrays)가 개시된다. 슁글형 어레이를 형성하는 데 사용되는 태양 전지는 신규한 새로운 삽입 페이스트(intercalation pastes)를 사용하여 만들어진다. 이 페이스트는 귀금속 입자, 삽입 입자, 및 유기 비이클을 함유하며, 금속 입자 층의 재료 특성을 개선하는데 사용될 수 있다. 건조된 금속 입자 층 상에 직접 스크린 인쇄되고, 소성된 다층 스택을 만들기 위해 소성되는 특정 제형이 개발되었다. 일부 구현예들에서, 소성된 다층 스택은 유전체 층을 통해 에칭되어 기재에 대한 접착성을 향상시킬 수 있다. 이러한 페이스트는, 실리콘 태양 전지, 특히 다결정 및 단결정 실리콘 후면 전계(back-surface field: BSF), 패시베이션된 에미터 및 후면 콘택(passivated emitter and rear contact: PERC) 광전지의 효율을 증가시킴으로써 큰 이점을 갖도록 사용될 수 있다.

Description

슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택
관련 출원의 상호 참조
본 출원은 2017년 5월 10일 출원된 미국 특허출원 제62/504,532호에 대한 우선권을 주장한다.
정부 지원의 진술
본 발명은 NSF에 의해 수여된 계약 번호 IIP-1430721 하에서 미국 정부 지원으로 이루어졌다. 미국 정부는 본 발명에서 특정 권리를 가질 수 있다.
기술분야
본 발명은 귀금속 입자, 삽입 입자, 및 유기 비이클을 함유하는 삽입 페이스트(intercalation pastes)에 관한 것이다.
삽입 페이스트는 태양 전지의 전력 변환 효율을 향상시키기 위해 사용될 수 있다. 은 기반 삽입 페이스트는, 소성에 이어서 태빙 리본에 솔더링한 후 적당한 박리 강도를 갖는 알루미늄 층 상에 인쇄된다. 이러한 페이스트는 알루미늄 후면 전계(back-surface fields: BSF)를 사용하는 실리콘 기반 태양 전지에 사용하기에 특히 적합할 수 있다. 전형적으로, 상업적으로 생산된 단결정 및 다결정 실리콘 태양 전지의 실리콘 웨이퍼의 후면 면적의 85 내지 92%는 알루미늄 입자 층으로 덮이며, 이 층은 후면 전계를 형성하고 실리콘과 옴 접촉(ohmic contact)한다. 후면 실리콘 표면의 나머지 5 내지 10%는 은 후면 태빙 층(silver rear tabbing layer)으로 덮이며, 이 층은 전계를 생성하지 않으며, 또한 실리콘 웨이퍼에 대한 옴 접촉을 형성하지 않는다. 후면 태빙 층은 주로, 태양 전지들을 전기적으로 연결하기 위해 태빙 리본(tabbing ribbons)을 솔더링하는데 사용된다.
추산되는 바에 따르면, 은 층이 기재 상의 알루미늄 입자 층과 접촉하는 대신에 은 층이 태양 전지의 후면 상의 실리콘 기재에 직접 접촉하는 경우, 태양 전지의 전력 변환 효율은 절대적 기준으로 0.1% 내지 0.2% 만큼 감소된다. 그러므로, 태양 전지의 전체 후면 부분을 알루미늄 입자 층으로 덮고, 태빙 리본을 사용하여 태양 전지들을 여전히 함께 연결할 수 있도록 하는 것이 매우 바람직하다. 과거에, 연구원들이 알루미늄 입자 층 위에 직접 은 페이스트를 인쇄하는 것을 시도한 바 있으나, 고온에서 공기 중에서 소성하는 동안, 알루미늄 층 및 은 층이 상호확산되고, 결과적으로 생성된 층 표면은 산화되고 솔더링 능력을 상실한다. 일부 연구자들은 산화를 줄이기 위해 대기 조건을 바꾸려고 시도했다; 그러나, 전면측 은 페이스트는 건조 공기와 같은 산화 분위기에서 가장 우수한 성능을 보이며, 불활성 분위기에서의 가공 후에는 전체 태양 전지 효율이 감소된다. 다른 연구자들은 상호확산을 줄이기 위해 웨이퍼의 피크 소성 온도를 낮추려고 시도했지만, 전면측 은 페이스트는, 실리콘 기재에 대한 옴 접촉을 형성하기 위해 실리콘 니트라이드를 통해 소성하기 위한 높은 피크 소성 온도(즉, 650 ℃ 초과)를 필요로 한다. 최근 연구자들은 솔더링가능한 표면을 만들기 위해 알루미늄 위에 직접 주석 합금의 초음파 솔더링을 사용하였다. 이 기술은 적합한 박리 강도(즉, 1 내지 1.5 N/mm)를 달성했지만, 추가 장비를 필요로 하고 대량의 주석을 사용하므로, 비용이 추가된다. 또한, 알루미늄 및 실리콘 웨이퍼와 같은 취성 재료에 초음파 솔더링을 사용하면, 웨이퍼 파손이 증가되고 처리 수율이 감소될 수 있다.
소성 동안 하부 금속 입자 층의 재료 특성을 개질할 수 있는 인쇄가능한 페이스트를 개발하는 것이 요구되고 있다. 예를 들어, 알루미늄에 직접 인쇄될 수 있고, 표준 태양 전지 가공 조건을 사용하여 소성될 수 있는 귀금속 함유 페이스트는 태양 전지 효율을 향상시킬 수 있다. 이러한 페이스트는, 태빙 리본에 대한 솔더링 능력을 유지하기 위해, Ag/Al 상호확산을 줄여야 한다. 이 페이스트가 스크린 인쇄 가능하고 드롭-인 대체품(drop-in replacement)으로서 작용하는 것이 바람직하며, 그렇게 되면, 추가적인 자본 비용이 발생하지 않으며, 또한 기존 생산 라인에 즉시 통합될 수 있다.
앞에서 언급된 측면들 및 다른 측면들은, 첨부 도면과 함께 읽을 때, 예시적인 구현예들에 대한 다음의 설명으로부터 통상의 기술자에 의해 쉽게 이해될 것이다. 도면들은 축척대로 그려지지 않았다. 도면들은 단지 예시적인 것이며, 완결적(exhaustive)이거나 본 발명을 제한하는 것으로 의도되지 않는다.
도 1은 본 발명의 일 구현예에 따른, 소성 전의 다층 스택의 도식적인 단면도이다.
도 2는 본 발명의 일 구현예에 따른, 소성된 다층 스택의 도식적인 단면도이다.
도 3은 삽입 층이 상 분리되어 있는 소성된 다층 스택의 도식적인 단면도이다.
도 4는 삽입 층이 2개의 하위층들로 상 분리되어 있는 소성된 다층 스택의 도식적인 단면도이다.
도 5는 본 발명의 일 구현예에 따른, 도 2에 도시된 소성된 다층 스택의 일부분의 도식적인 단면도이다.
도 6은 본 발명의 일 구현예에 따른, 공소성된(co-fired) 다층 스택의 주사 전자 현미경(SEM) 단면 이미지이다.
도 7은 은-비스무트 프릿(frit) 층을 갖는 공소성된 다층 스택의 주사 전자 현미경(SEM) 단면 이미지이다.
도 8은 실리콘 기재 상의 알루미늄 입자 층의 주사 전자 현미경(SEM) 단면 이미지(SE2 모드)이다.
도 9는, 도 8에 도시된 실리콘 기재 상의 알루미늄 입자 층의 주사 전자 현미경(SEM) 단면 이미지(InLens 모드)이다.
도 10은 공소성된 다층 스택을 포함하는 실리콘 태양 전지의 일부분의 주사 전자 현미경(SEM) 단면 이미지(InLens 모드)이다.
도 11은, 도 10에 도시된 공소성된 다층 스택을 포함하는 실리콘 태양 전지의 상기 부분의 주사 전자 현미경(SEM) 단면 이미지(SE2 모드)이다.
도 12는 알루미늄 입자 층으로부터의, 그리고 본 발명의 일 구현예에 따른 개질된 알루미늄 입자 층으로부터의 에너지 분산 x선(EDX) 스펙트럼을 도시한다.
도 13은 본 발명의 일 구현예에 따른, 은-비스무트 삽입 층을 함유하는 후면 태빙 층의 표면의 EDX 스펙트럼이다.
도 14는 실리콘 태양 전지의 후면 태빙 층 상의 공소성된 다층 필름 스택으로부터의 x선 회절 패턴을 보여준다.
도 15는 본 발명의 일 구현예에 따른, 소성 전의, 유전체 층을 포함하는 다층 필름 스택의 도식적인 단면도이다.
도 16은 본 발명의 일 구현예에 따른, 유전체 층을 포함하는 소성된 다층 필름 스택의 도식적인 단면도이다.
도 17은 버클링(buckling)이 발생한 공소성된 다층 필름 스택의 평면도 광학 현미경 사진이다.
도 18은 본 발명의 일 구현예에 따른, 젖은 금속 입자 층의 침착 동안 사용될 수 있는 스크린 디자인(축척대로 그려지지 않았음)이다.
도 19는 본 발명의 일 구현예에 따른, 도 18의 스크린을 사용하여 침착된 가변 두께를 갖는 건조된 금속 입자 층의 도식적인 단면도이다.
도 20은 본 발명의 일 구현예에 따른, 도 18의 스크린을 사용하여 침착된 후 공소성된 가변 두께를 갖는 개질된 금속 입자 층의 도식적인 단면도이다.
도 21은, 도 20에 도시된 공소성된 다층 스택의 평면도 광학 현미경 사진이다.
도 22는 가변 두께를 갖는 소성된 다층 스택의 일부분의 단면 SEM 이미지이다.
도 23은 평평한 두께(planar thickness)를 갖는 실리콘 기재 상의 알루미늄 입자 필름의 일부분의 단면 SEM 이미지이다.
도 24는 가변 두께를 갖는 소성된 다층 스택의 표면 토폴로지 스캔이다.
도 25는 소성된 알루미늄 입자 층의 표면 토폴로지 스캔이다.
도 26은 실리콘 태양 전지의 전면(또는, 빛을 받는) 측을 보여주는 개략도이다.
도 27은 실리콘 태양 전지의 후면 측을 보여주는 개략도이다.
도 28은 본 발명의 일 구현예에 따른, 소성된 다층 스택을 포함하는 태양 전지 모듈의 도식적인 단면도이다.
도 29는 본 발명의 일 구현예에 따른, 소성된 다층 스택 및 솔더링된 태빙 리본을 포함하는 태양 전지의 후면 측의 주사 전자 현미경(SEM) 단면 사진이다.
도 30은 실리콘 상의 종래의 은 후면 태빙 층의 전송 라인 측정 플롯(transmission line measurement plot)이다.
도 31은 실리콘 상의 후면 태빙 층으로서 사용될 수 있는 알루미늄 입자 층 상의 은-비스무트 삽입 층의 전송 라인 측정 플롯이다.
도 32a 및 32b는 본 발명의 일 구현예에 따른, 슁글형 구조(shingled architecture)로 배열된 태양 전지들의 도식적인 단면 예시도이다.
도 32a는 본 발명의 일 구현예에 따른, 슁글형 구조로 배열된 태양 전지들의 도식적인 단면 예시도이다.
도 32b는 도 32a의 일부분의 확대도로서, 슁글형 태양 전지들 사이의 오버레이(overlay)를 더욱 상세하게 보여준다.
소성된 다층 스택이 개시된다. 본 발명의 일 구현예에서, 스택은 기재, 기재 표면의 적어도 일부분 상의 금속 입자 층, 기재 표면의 적어도 일부분 상의 개질된 금속 입자 층, 및 개질된 금속 입자 층의 적어도 일부분 상에 직접 위치하는 개질된 삽입 층을 포함한다. 개질된 삽입 층은 기재로부터 먼 쪽을 향하는 솔더링가능한 표면을 갖는다. 개질된 금속 입자 층은 금속 입자 층에 있는 동일한 금속 입자 및 개질된 삽입 층으로부터의 적어도 하나의 재료를 포함한다. 개질된 삽입 층은 귀금속; 및 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 및 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료;를 함유한다. 일 배열에서, 개질된 삽입 층은 귀금속; 및 비스무트, 붕소, 인듐, 납, 실리콘, 텔루륨, 주석, 바나듐, 아연, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료;를 함유한다.
본 발명의 일 구현예에서, 개질된 삽입 층은 2개의 상: 귀금속 상 및 삽입 상을 갖는다. 개질된 삽입 층의 솔더링가능한 표면의 50% 초과는 귀금속 상을 함유할 수 있다. 개질된 금속 입자 층은 상기 논의된 금속 입자 및 삽입 상으로부터의 적어도 하나의 재료를 포함할 수 있다. 삽입 상은 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함한다. 귀금속 상은 금,은, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다.
본 발명의 다른 구현예에서, 개질된 삽입 층은 2개의 하위층: 개질된 금속 입자 층의 적어도 일부분 상에 직접 위치하는 삽입 하위층 및 삽입 하위층의 적어도 일부분 상에 직접 위치하는 귀금속 하위층을 갖는다. 개질된 삽입 층의 솔더링가능한 표면은 귀금속 하위층을 포함한다. 개질된 금속 입자 층은 상기 논의된 금속 입자 및 삽입 하위층으로부터의 적어도 하나의 재료를 포함할 수 있다. 삽입 하위층으로 가능한 재료는 삽입 상에 대해 상기 언급된 것과 동일하다. 귀금속 하위층으로 가능한 재료는 귀금속 상에 대해 상기 언급된 것과 동일하다.
본 발명의 다른 구현예에서, 소성된 다층 스택은 개질된 알루미늄 입자 층을 그의 개질된 금속 입자 층으로서 갖는다. 그것은 개질된 삽입 층을 갖는데, 개질된 삽입 층은 2개의 하위층: 개질된 알루미늄 입자 층 상에 직접 위치하는 비스무트-풍부 하위층; 및 비스무트-풍부 하위층 상에 직접 위치하는 은-풍부 하위층을 갖는다. 개질된 삽입 층의 솔더링가능한 표면은 은-풍부 하위층을 포함한다. 개질된 알루미늄 입자는 알루미늄 입자를 함유하고, 또한, 알루미늄 옥사이드, 비스무트, 및 비스무트 옥사이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 함유할 수 있다.
일 배열에서, 기재 표면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 유전체 층이 존재한다. 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 및 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 다른 배열에서, 기재 표면의 적어도 일부분 상에 직접 위치하는 알루미늄 옥사이드 유전체 층 및 알루미늄 옥사이드 유전층 상에 직접 위치하는 실리콘 니트라이드 유전체 층이 존재한다.
일 배열에서, 기재 표면 상에 직접 위치하는 고체(예를 들어, 공융) 화합물 층이 존재한다. 고체 화합물 층은 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄으로 이루어진 군으로부터 선택된 하나 이상의 금속 및 실리콘, 산소, 탄소, 게르마늄, 갈륨, 비소, 질소, 인듐 및 인으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다.
기재 표면에 인접한 기재의 일부분은 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 스틸 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료로 도핑될 수 있다.
본 발명의 일 구현예에서, 소성된 다층 스택의 일부분은 가변 두께를 갖는다. 소성된 다층 스택은 12 ㎛보다 큰 평균 피크→밸리 높이(peak-to-valley height)를 가질 수 있다.
개질된 삽입 층의 솔더링가능한 표면의 적어도 70 wt%는, 은, 금, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함할 수 있다.
기재는 실리콘, 실리콘 디옥사이드, 실리콘 카바이드, 알루미늄 옥사이드, 사파이어, 게르마늄, 갈륨 아르세나이드, 갈륨 니트라이드, 및 인듐 포스파이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함할 수 있다. 대안적으로, 기재는 알루미늄, 구리, 철, 니켈, 티타늄, 강철, 아연, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함할 수 있다. 금속 입자 층은 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 강철 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함할 수 있다. 귀금속은 은, 금, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함할 수 있다.
금속 입자 층은 0.5 ㎛ 내지 100 ㎛의 두께 및/또는 1 내지 50%의 기공도(porosity)를 가질 수 있다. 개질된 삽입 층은 0.5 ㎛ 내지 10 ㎛의 두께를 가질 수 있다. 소성된 다층 스택은, 전송 라인 측정에 의해 측정되는 바와 같이, 0 내지 5 mOhm의 접촉 저항을 가질 수 있다.
또한, 개질된 삽입 층의 솔더링가능한 표면의 적어도 일부분 상에 직접 위치하는 태빙 리본이 있을 수 있다. 일 배열에서, 태빙 리본과 개질된 삽입 층 사이의 박리 강도는 1 N/mm보다 크다.
본 발명의 다른 구현예에서, 소성된 다층 스택은 기재, 기재의 적어도 일부분 상의 금속 입자 층, 기재의 적어도 일부분 상의 개질된 금속 입자 층, 및 개질된 금속 입자 층의 적어도 일부분 상에 직접 위치하는 개질된 삽입 층을 갖는다. 개질된 삽입 층은 2개의 하위층: 개질된 금속 입자 층의 적어도 일부분 상에 직접 위치하는 삽입 하위층 및 삽입 하위층의 적어도 일분분 상에 직접 위치하는 귀금속 하위층을 갖는다. 개질된 금속 입자 층은 금속 입자 및 삽입 하위층으로부터의 적어도 하나의 재료를 포함한다. 삽입 하위층으로 가능한 재료는 앞에서 설명되었다.
본 발명의 다른 구현예에서, 소성된 다층 스택은 실리콘 기재, 기재의 적어도 일부분 상의 알루미늄 입자 층, 기재의 적어도 일부분 상의 개질된 알루미늄 입자 층, 및 개질된 알루미늄 입자 층 상에 직접 위치하는 개질된 삽입 층을 갖는다. 개질된 삽입 층은 2개의 하위층: 개질된 알루미늄 입자 층 상에 직접 위치하는 비스무트-풍부 하위층 및 비스무트-풍부 하위층 상에 직접 위치하는 은-풍부 하위층을 갖는다. 개질된 알루미늄 입자 층은 알루미늄, 알루미늄 옥사이드, 비스무트, 및 비스무트 옥사이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다.
본 발명의 일 구현예에서, 태양 전지는 실리콘 기재, 실리콘 기재의 전면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 전면 유전체 층, 실리콘 기재의 전면의 일부분 상의 복수의 미세 그리드 라인, 복수의 미세 그리드 라인들 중 적어도 하나와 전기적으로 접촉하는 적어도 하나의 전면 버스바 층, 실리콘 기재의 후면의 적어도 일부분 상의 알루미늄 입자 층, 및 실리콘 기재의 후면의 일부분 상의 후면 태빙 층을 갖는다. 후면 태빙 층은 실리콘 기재의 후면의 일부분 상의 개질된 알루미늄 입자 층 및 개질된 알루미늄 입자 층의 적어도 일부분 상에 직접 위치하는 개질된 삽입 층을 포함한다. 개질된 삽입 층은 실리콘 기재로부터 먼 쪽을 향하는 솔더링가능한 표면을 갖는다. 개질된 알루미늄 입자 층은 알루미늄 입자 및 개질된 삽입 층으로부터의 적어도 하나의 재료를 포함한다. 개질된 삽입 층에 가능한 재료는 앞에서 설명되었다. 알루미늄 입자 층은 1 ㎛ 내지 50 ㎛ 사이의 두께 및/또는 3 내지 20%의 기공도를 가질 수 있다. 후면 태빙 층은 1 ㎛ 내지 50 ㎛의 두께를 가질 수 있다. 실리콘 기재는 p형 베이스 또는 n형 베이스를 갖는 단결정 실리콘 웨이퍼일 수 있다. 실리콘 기재는 p형 베이스 또는 n형 베이스를 갖는 다결정 실리콘 웨이퍼일 수 있다.
본 발명의 일 구현예에서, 개질된 삽입 층은 2개의 상: 귀금속 상 및 삽입 상을 포함한다. 솔더링가능한 표면의 50% 초과는 귀금속 상으로 구성될 수 있다. 개질된 알루미늄 입자 층은 알루미늄 입자 및 삽입 상으로부터의 적어도 하나의 재료를 포함한다. 삽입 상에 가능한 재료는 앞에서 설명되었다. 귀금속 상에 가능한 재료는 앞에서 설명되었다.
본 발명의 다른 구현예에서, 개질된 삽입 층은 2개의 하위층: 개질된 금속 입자 층의 적어도 일부분 상에 직접 위치하는 삽입 하위층, 및 삽입 하위층의 적어도 일부분 상에 직접 위치하는 귀금속 하위층을 포함한다. 솔더링가능한 표면은 귀금속 하위층을 포함한다. 개질된 알루미늄 입자 층은 알루미늄 입자 및 삽입 하위층으로부터의 적어도 하나의 재료를 포함한다. 삽입 하위층에 가능한 재료는 앞에서 설명되었다. 귀금속 하위층에 가능한 재료는 앞에서 설명되었다.
본 발명의 다른 구현예에서, 개질된 삽입 층은 2개의 하위층: 개질된 알루미늄 입자 층 상에 직접 위치하는 비스무트-풍부 하위층, 및 비스무트-풍부 하위층 상에 직접 위치하는 은-풍부 하위층을 포함한다. 개질된 알루미늄 입자 층은 알루미늄 옥사이드, 비스무트, 및 비스무트 옥사이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 더 포함한다. 일 배열에서, 개질된 알루미늄 입자 층은 비스무트 및/또는 비스무트 옥사이드를 더 포함하고, 비스무트 대 비스무트 및 알루미늄(Bi:(Bi+Al))의 중량비는 알루미늄 입자 층에서보다 개질된 알루미늄 입자 층에서 적어도 20% 더 높다. 비스무트-풍부 하위층은 0.01 ㎛ 내지 5 ㎛ 또는 0.25 ㎛ 내지 5 ㎛의 두께를 가질 수 있다.
일 배열에서, 실리콘 기재의 후면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 후면 유전체 층이 존재한다. 후면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 및 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합 중 하나 이상을 포함한다. 후면 유전체 층은 실리콘 니트라이드을 포함할 수 있다. 다른 배열에서, 실리콘 기재의 후면의 적어도 일부분 상에 직접 위치하는 알루미늄 옥사이드 후면 유전층 및 알루미늄 옥사이드 후면 유전층 상에 직접 위치하는 실리콘 니트라이드 후면 유전층이 존재한다. 일 배열에서, 실리콘 기재 상에 직접 위치하는 고체화된 알루미늄-실리콘 공융 층이 존재한다. 일 배열에서, 실리콘 기재의 후면에 인접한 실리콘 기재의 일부분은 후면 전계를 더 포함하고 후면 전계는 cm3 당 1017 내지 1020의 원자들로 p형으로 도핑된다.
본 발명의 일 구현예에서, 후면 태빙 층의 일부분은 가변 두께를 가지며 12 ㎛보다 큰 평균 피크→밸리 높이를 가질 수 있다.
개질된 삽입 층의 솔더링가능한 표면의 적어도 일부분 상에 직접 위치하는 태빙 리본이 있을 수 있다. 솔더링가능한 표면은 은이 풍부할 수 있다. 솔더링가능한 표면은 적어도 75 wt%의 은을 함유할 수 있다. 은-풍부 솔더링가능한 표면에 솔더링된 태빙 리본은 1 N/mm보다 큰 박리 강도를 가질 수 있다.
개질된 알루미늄 입자 층의 일부분은 가변 두께를 가질 수 있다. 개질된 알루미늄 입자 층의 일부분은 12 ㎛보다 큰 평균 피크→밸리 높이를 가질 수 있다. 후면 태빙 층과 알루미늄 입자 층 사이의 접촉 저항은 전송 라인 측정에 의해 측정될 때 0 내지 5 mOhm일 수 있다.
본 발명의 다른 구현예에서, 태양 전지는 실리콘 기재, 실리콘 기재의 전면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 전면 유전체 층, 실리콘 기재의 전면의 일부분 상의 복수의 미세 그리드 라인, 복수의 미세 그리드 라인들 중 적어도 하나와 전기적으로 접촉하는 적어도 하나의 전면 버스바 층, 실리콘 기재의 후면의 적어도 일부분 상의 알루미늄 입자 층, 및 실리콘 기재의 후면의 일부분 상의 후면 태빙 층을 갖는다. 후면 태빙 층은 솔더링가능한 표면을 갖는다. 후면 태빙 층은 실리콘 기재의 후면의 적어도 일부분 상의 개질된 알루미늄 입자층, 개질된 알루미늄 입자 층의 적어도 일부분 상에 직접 위치하는 비스무트-풍부 하위층, 및 비스무트-풍부 하위층의 적어도 일부분 상에 직접 위치하는 은-풍부 하위층을 포함한다. 개질된 알루미늄 입자 층은 알루미늄 입자; 및 알루미늄 옥사이드, 비스무트, 및 비스무트 옥사이드로 이루어진 군으로부터 선택되는 적어도 하나의 재료를 함유한다.
본 발명의 다른 구현예에서, 태양 전지 모듈은 전면 시트, 전면 시트의 후면 상의 전면 봉지재(encapsulant) 층, 및 전면 봉지재 층 상의 제1 실리콘 태양 전지 및 제2 실리콘 태양 전지를 갖는다. 각각의 실리콘 태양 전지는 본 명세서에 기술된 임의의 실리콘 태양 전지일 수 있다. 태양 전지 모듈은 또한, 제1 실리콘 태양 전지의 전면 버스바 층 및 제2 실리콘 태양 전지의 후면 태빙 층 둘 다와 전기적으로 접촉하는 제1 태빙 리본, 후면 시트, 및 후면 시트의 후면 표면 상의 후면 봉지재 층을 포함하는 제1 전지 인터커넥트를 갖는다. 후면 봉지재 층의 제1 부분은 제1 실리콘 태양 전지 및 제2 태양 전지와 접촉하고, 후면 봉지재 층의 제2 부분은 전면 봉지재 층과 접촉한다.
제1 전지 인터커넥트는 또한, 후면 시트와 접촉하는 접속 상자(junction box)를 포함할 수 있다. 접속 상자는 적어도 하나의 바이패스 다이오드를 포함할 수 있다. 또한, 제1 태빙 리본에 연결되는 적어도 하나의 버스바 리본이 있을 수 있다.
본 발명의 일 구현예에서, 페이스트가 개시된다. 페이스트는 10 wt% 내지 70 wt%의 귀금속 입자, 적어도 10 wt%의 삽입 입자 및 유기 비이클을 함유한다. 삽입 입자는 저온 비금속(base metal) 입자, 결정성 금속 산화물 입자, 및 유리 프릿(frit) 입자로 이루어진 군으로부터 선택되는 하나 이상을 포함한다. 삽입 입자 대 귀금속 입자의 중량비는 적어도 1:5일 수 있다.
귀금속 입자는 금, 은, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택되는 적어도 하나의 재료를 포함할 수 있다. 귀금속 입자는 100 nm 내지 50 ㎛의 D50 및 0.4 내지 7.0 m2/g의 비표면적을 가질 수 있다. 귀금속 입자의 일부분은 구형, 플레이크(flake) 형상, 및/또는 길쭉한(elongated) 형상과 같은 형상을 가질 수 있다. 귀금속 입자는 유니모달 크기 분포 또는 멀티모달 크기 분포를 가질 수 있다. 일 배열에서, 귀금속 입자는 은이고 300 nm 내지 2.5 ㎛의 D50 및 1.0 내지 3.0 m2/g의 비표면적을 갖는다.
삽입 입자는 100 nm 내지 50 ㎛의 D50 및 0.1 내지 6.0 m2/g의 비표면적을 가질 수 있다. 삽입 입자의 일부분은 구형, 플레이크 형상 및/또는 길쭉한 형상과 같은 형상을 가질 수 있다. 삽입 입자는 유니모달 크기 분포 또는 멀티모달 크기 분포를 가질 수 있다.
저온 비금속 입자는 비스무트, 주석, 텔루륨, 안티몬, 납, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택되는 재료를 포함할 수 있다. 일 배열에서, 저온 비금속 입자는 비스무트를 함유하고 1.5 내지 4.0 ㎛의 D50 및 1.0 내지 2.0 m2/g의 비표면적을 갖는다.
본 발명의 일 구현예에서, 저온 비금속 입자의 적어도 일부는 비스무트 코어 입자를 갖는데, 비스무트 코어 입자는 은, 니켈, 니켈-붕소, 주석, 텔루륨, 안티몬, 납, 몰리브덴, 티타늄, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택되는 재료를 포함하는 단일 쉘로 둘러싸여 있다. 다른 구현예에서, 저온 비금속 입자의 적어도 일부는 비스무트 코어 입자를 갖는데, 비스무트 코어 입자는 실리콘 옥사이드, 마그네슘 옥사이드, 보론 옥사이드, 및 이들의 임의의 조합으로 이루어진 군으로부터 선택되는 재료를 포함하는 단일 쉘로 둘러싸여 있다.
결정성 금속 산화물 입자는 산소; 및 비스무트, 주석, 텔루륨, 안티몬, 납, 바나듐, 크롬, 몰리브덴, 붕소, 망간, 코발트, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택되는 금속을 함유할 수 있다.
유리 프릿 입자는 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 불소, 갈륨, 게르마늄, 하프늄, 인듐, 요오드, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택되는 재료를 포함할 수 있다.
페이스트는 30 wt% 내지 80 wt%의 고형분 함량을 가질 수 있다. 삽입 입자는 페이스트의 적어도 15 wt%를 구성할 수 있다. 일 배열에서, 페이스트는 45 wt% Ag 입자, 30 wt% 비스무트 입자, 및 25 wt% 유기 비이클을 포함한다. 다른 배열에서, 페이스트는 30 wt% Ag 입자, 20 wt% 비스무트 입자, 및 50 wt% 유기 비이클을 포함한다. 페이스트는 4 sec-1의 전단 속도(sheer rate)에서 25 ℃에서 10,000 내지 200,000 cP의 점도를 가질 수 있다.
본 발명의 일 구현예에서, 소성된 다층 스택을 형성하는 공소성(co-firing) 방법이 기술된다. 이 방법은, a) 기재 표면의 적어도 일부분 상에 젖은 금속 입자 층을 도포하는 단계, b) 젖은 금속 입자 층을 건조하여 건조된 금속 입자 층을 형성하는 단계, c) 건조된 금속 입자 층의 적어도 일부분 상에 젖은 삽입 층을 직접 도포하여 다층 스택을 형성하는 단계, d) 다층 스택을 건조하는 단계, 및 e) 다층 스택을 공소성하여 소성된 다층 스택을 형성하는 단계를 포함한다.
본 발명의 다른 구현예에서, 소성된 다층 스택을 형성하는 순차적인 방법이 기술된다. 이 방법은 a) 기재 표면의 적어도 일부분 상에 젖은 금속 입자 층을 도포하는 단계, b) 젖은 금속 입자 층을 건조하여 건조된 금속 입자 층을 형성하는 단계, c) 건조된 금속 입자 층을 소성하여 금속 입자 층을 형성하는 단계, d) 금속 입자 층의 적어도 일부분 상에 젖은 삽입 층을 직접 도포하여 다층 스택을 형성하는 단계, e) 다층 스택을 건조하는 단계, 및 f) 다층 스택을 소성하여 소성된 다층 스택을 형성하는 단계를 포함한다.
일 배열에서, 공소성 방법 및 순차적 방법 둘다에 대해, 젖은 삽입 층은 10 wt% 내지 70 wt%의 귀금속 입자, 적어도 10 wt%의 삽입 입자, 및 유기 비이클을 갖는다. 삽입 입자는 저온 비금속 입자, 결정성 금속 산화물 입자, 및 유리 프릿 입자로 이루어진 군으로부터 선택되는 하나 이상을 포함할 수 있다. 젖은 금속 입자 층은 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 강철 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합을 포함하는 군으로부터 선택되는 재료로 이루어진 금속 입자를 포함할 수 있다.
일 배열에서, 공소성 방법 및 순차적 방법 둘다에 대해, 단계 a) 전에 추가 단계가 존재한다. 추가 단계는 기재의 표면의 적어도 일부분 상에 적어도 하나의 유전체 층을 침착(depositing)시키는 단계를 포함한다. 이 배열에서, 단계 a)는 유전체 층의 적어도 일부분 상에 젖은 금속 입자 층을 직접 도포하는 단계를 포함한다.
공소성 방법 및 순차적 방법 둘다에 대해, 각각의 도포 단계는 스크린 인쇄, 그라비어 인쇄(gravure printing), 분무 침착(spray deposition), 슬롯 코팅, 3D 인쇄 및 잉크젯 인쇄로 이루어진 군으로부터 선택되는 방법을 포함할 수 있다. 일 배열에서, 단계 a)는 패턴화된 스크린을 통한 스크린 인쇄를 포함하여 가변 두께를 갖는 젖은 금속 입자 층을 생성한다.
공소성 방법 및 순차적 방법 둘다에 대해, 단계 b) 및 d)는 1 초 내지 90 분 동안 500 ℃ 미만의 온도에서 또는 1 초 내지 60 분 동안 150 ℃ 내지 300 ℃의 온도에서 건조하는 단계를 포함할 수 있다. 단계 e)는 공기 중에서 0.5 초 내지 60 분 동안 600 ℃보다 높은 온도로 빠르게 가열되는 단계, 또는 공기 중에서 0.5 초 내지 3 초 동안 700 ℃보다 높은 온도로 빠르게 가열되는 단계를 포함할 수 있다.
일 배열에서, 공소성 방법 및 순차적 방법 둘다에 대해, 추가 단계 f)는 태빙 리본을 소성된 다층 스택의 일부분 상에 솔더링하는 단계를 포함한다.
저온 비금속 입자, 결정성 금속 산화물 입자, 유리 프릿 입자, 및 금속 입자 층은 앞에 상세하게 기술되어 있다.
본 발명의 다른 구현예에서, 태양 전지를 제조하는 방법은 다음의 단계를 포함한다: a) 실리콘 웨이퍼를 제공하는 단계, b) 실리콘 웨이퍼의 후면의 적어도 일부분 상에 젖은 알루미늄 입자 층을 도포하는 단계, c) 젖은 알루미늄 입자 층을 건조하여 알루미늄 입자 층을 형성하는 단계, d) 젖은 삽입 층을 알루미늄 입자 층의 적어도 일부분 상에 직접 도포하여 다층 스택을 형성하는 단계, e) 다층 스택을 건조하는 단계, f) 복수의 미세 그리드 라인 및 적어도 하나의 전면 버스바 층을 실리콘 웨이퍼의 전면 상에 도포하는 단계, g) 복수의 미세 그리드 라인 및 적어도 하나의 전면 버스바 층을 건조하여 구조체를 형성하는 단계, 및 h) 구조체를 공소성하여 실리콘 태양 전지를 형성하는 단계.
젖은 삽입 층은 앞에 기술되었다.
일 배열에서, 단계 a)와 단계 b) 사이에 추가 단계가 존재한다. 추가 단계는 실리콘 웨이퍼의 후면의 적어도 일부분 상에 적어도 하나의 유전체 층을 침착시키는 단계를 포함한다. 이 배열에서, 단계 b)는 젖은 알루미늄 입자 층을 유전체 층의 적어도 일부분 상에 직접 도포하는 단계를 포함한다.
각각의 도포 단계는 스크린 인쇄, 그라비어 인쇄, 분무 침착, 슬롯 코팅, 3D 인쇄 및 잉크젯 인쇄로 이루어진 군으로부터 선택되는 방법을 포함할 수 있다. 일 배열에서, 단계 b)는 패턴화된 스크린을 통한 스크린 인쇄를 포함하여 가변 두께를 갖는 젖은 알루미늄 입자 층을 생성한다.
공소성 방법 및 순차적 방법 둘다에 대해, 단계 e) 및 g)는 1 초 내지 90 분 동안 500 ℃ 미만의 온도에서 또는 1 초 내지 60 분 동안 150 ℃ 내지 300 ℃의 온도에서 건조하는 단계를 포함할 수 있다. 단계 h)는 공기 중에서 0.5 초 내지 60 분 동안 600 ℃보다 높은 온도로 빠르게 가열하는 단계, 또는 공기 중에서 0.5 초 내지 3 초 동안 700 ℃보다 높은 온도로 빠르게 가열하는 단계를 포함할 수 있다. 저온 비금속 입자, 결정성 금속 산화물 입자, 및 유리 프릿 입자는 앞에 상세하게 기술되었다.
본 발명의 다른 구현예에서, 본 명세서에 기술된 바와 같은 임의의 태양 전지는 개질된 삽입 층의 솔더링가능한 표면의 적어도 일부분 상에 전기전도성 접착제 층을 갖는다. 그러한 제1 태양 전지 및 그러한 제2 태양 전지가 있을 수 있다. 일 배열에서, 제1 태양 전지는 후면 태빙 층을 가지며, 제1 태양 전지는 전도성 접착제를 통해 제2 태양 전지의 버스바에 연결된다.
본 발명의 다른 구현예에서, 슁글형 태양 전지 어레이(shingled solar cell array)는 일렬로 배열된 복수의 실리콘 태양 전지들을 가지며, 복수의 실리콘 태양 전지들은 실리콘 태양 전지들이 서로 직렬로 전기적으로 연결되도록 인접한 실리콘 태양 전지들의 단부가 서로 겹쳐지고 전도성으로 결합되어 있다. 복수의 태양 전지 중의 각각의 실리콘 태양 전지는 본 명세서에 기술된 임의의 태양 전지일 수 있다. 인접한 실리콘 태양 전지들의 임의의 쌍 내에서, 제1 실리콘 태양 전지의 일부분은 제2 실리콘 태양 전지의 일부분과 겹쳐서, 제2 실리콘 태양 전지의 전면 버스바 층은 제1 태양 전지의 후면 태빙 층 아래에 있다. 전기전도성 접착제는 제2 실리콘 태양 전지의 전면 버스바 층 및 제1 실리콘 태양 전지의 후면 태빙 층 둘 다에 전도성으로 결합되어, 제1 실리콘 태양 전지와 제2 실리콘 태양 전지를 전기적으로 연결한다.
본 발명의 다른 구현예에서, 태양 전지 모듈은 전면 및 후면을 갖는 전면 시트, 전면 시트의 후면 상의 전면 봉지재 층, 및 전면 봉지재 층 상의 본 명세서에 기술된 바와 같은 복수의 슁글형 실리콘 태양 전지 어레이들을 가지며, 이때, 슁글형 실리콘 태양 전지 어레이들은 서로 전기적으로 연결되어 있다. 또한, 복수의 유연성, 전도성 인터커넥트가 있으며, 여기서 각각의 유연성, 전도성 인터커넥트는 인접한 실리콘 슁글형 태양 전지 어레이를 전도성으로 연결한다. 전면 및 후면을 갖는 후면 시트, 외부 환경에 노출된 후면 시트의 후면, 후면 시트의 전면 상의 후면 봉지재 층이 있으며, 여기서 후면 봉지재 층의 제1 부분은 복수의 슁글형 실리콘 태양 전지 어레이 상에 존재하며, 후면 봉지재 층의 제2 부분은 전면 봉지재 층 상에 존재한다. 일부 또는 모든 가용성, 전도성 인터커넥트는 후면 시트와 접촉하는 접속 상자를 더 포함할 수 있다. 슁글형 태양 전지 어레이의 일부분에 연결되고 바이패스 다이오드 및 접속 상자에 전기적으로 연결되는 버스 리본(bus ribbon)이 있을 수 있다.
바람직한 구현예는 금속 입자 층 상의 소성된 삽입 페이스트와 관련하여 설명된다. 그러나, 통상의 기술자가 쉽게 이해할 수 있는 바와 같이, 본 명세서에 개시된 재료 및 방법들은 반도체성 또는 전도성 재료에 우수한 전기적 접촉을 만들고, 특히 우수한 접착성, 고성능, 및 저렴한 비용이 중요한 여러 상황에서 적용될 것이다.
본 명세서에 언급된 모든 간행물은 본 명세서에 완전히 기술된 것처럼 모든 목적을 위해 그 전체가 인용에 의해 통합된다.
본 명세서에서는 귀금속 입자 및 삽입 입자를 포함하는 삽입 페이스트의 조성 및 용도가 개시되어 있으며, 삽입 페이스트는 금속 입자 층 상에 인쇄되어, 소성된 다층 스택으로 소성된 후 금속 입자 층의 성질을 변경시킬 수 있다. 본 발명의 일 구현예에서, 삽입 페이스트는 그 자체로는 솔더링가능하지 않은 금속 입자 층 상에 솔더링가능한 표면을 제공하기 위해 사용된다. 삽입 페이스트는 또한, 소성된 다층 스택 내에서 접착성을 개선시키거나, 또는 금속 입자 층과 하부 기재의 상호작용을 변화시키기 위해 사용될 수 있다. 삽입 페이스트는 트랜지스터, 발광 다이오드, 및 집적회로를 포함하는 많은 응용분야에 폭넓게 적용될 수 있으나; 다음에 개시되는 대부분의 실시예는 광전지에 초점을 맞출 것이다.
정의와 방법
본 명세서에 사용된 주사 전자 현미경법(SEM) 및 에너지 분산 x-선 분광법(EDX)(통칭하여 SEM/EDX로 지칭됨)은 Bruker XFlash® 6|60 검출기가 장착된 Zeiss Gemini Ultra-55 분석 전계 방출 주사 전자 현미경을 사용하여 수행되었다. 작동 조건에 대한 자세한 내용은 각각의 분석에 대해 설명되어 있다. 소성된 다층 스택의 단면 SEM 이미지는 이온 밀링(ion milling)에 의해 준비되었다. 얇은 에폭시 층을 소성된 다층 스택의 상단부에 도포하고 적어도 30 분 동안 건조하였다. 이어서, 샘플을 5 kV 및 120 uA에서 8 시간 동안 작동하는 JEOL IB-03010CP 이온 밀(ion mill)로 옮겨서 샘플 에지로부터 80 마이크론을 제거하였다. 밀링된 샘플은 SEM/EDX 이전에 질소 글러브 박스에 저장되었다.
용어 "건조"는 1 초 내지 90 분의 시간 간격 또는 그 안에 포함된 임의의 범위에서 500 ℃ 미만, 또는 400 ℃ 미만, 또는 300 ℃ 미만에서의 열처리를 의미한다. 페이스트는 전형적으로 "젖은" 층을 생성하기 위해 스크린 인쇄 또는 다른 침착 방법을 통해 기재에 도포된다. 젖은 층은 건조되어 용매와 같은 휘발성 유기 화학종을 감소시키거나 제거하여, "건조된" 층을 생성할 수 있다.
용어 "소성"은 1 초 내지 60 분의 시간 간격 또는 그 안에 포함된 임의의 범위에서 500 ℃ 초과, 600 ℃ 초과, 또는 700 ℃ 초과의 온도에서의 가열을 의미한다. "소성된 층"이라는 용어는 소성되고 건조된 층을 의미한다.
용어 "다층 스택"은 본 명세서에서 그 위에 다른 재료의 둘 이상의 층을 갖는 기재를 설명하기 위해 사용된다. "소성된 다층 스택"은 층들이 건조되고 소성된 다층 스택이다. 이러한 다층 스택을 소성하는 방법에는 여러 가지가 있다. 용어 "공소성(co-firing)"은 오직 한번만 소성되는 다층 스택에 대한 처리를 설명하기 위해 사용된다. 예를 들어, 실리콘 태양 전지 제조 동안, 알루미늄 입자 페이스트 층이 먼저 기재에 도포되고 건조된다. 그런 다음, 후면 태빙 페이스트 층이 건조된 알루미늄 입자 층의 일부분 상에 도포된 후 건조되어, 건조된 알루미늄 입자 층 및 건조된 후면 태빙 층이 생성된다. 공소성 동안, 건조된 두 층 모두 한 번에 동시에 소성된다. 용어 "순차적 소성"이라는 용어는 여러 번 소성되는 다층 스택에 대한 처리를 설명하는 데 사용된다. 순차적 처리 동안, 금속 입자 페이스트는 기재 상에 도포되고, 건조된 후 소성된다. 이어서, 삽입 페이스트가 건조 및 소성된 금속 입자 페이스트(금속 입자 층으로 지칭됨)의 일부분 상에 도포된다. 그런 다음, 전체 다층 스택을 건조하고 제2 시간 동안 소성한다. 주목되어야 하는 바와 같이, 공소성된 다층 스택 또는 구조를 기술하는 본 발명의 구현예는 또한, 순차적으로 소성되는 다층 스택 또는 구조에 적합하다.
용어 "삽입"은 다공성 재료 내로의 침투를 설명하기 위해 본 명세서에서 사용된다. 본 명세서에 기술된 구현예와 관련하여, 용어 "삽입"은 소성 공정 동안 삽입 층의 삽입 입자로부터 인접한 다공성의 건조된 금속 입자 층(들)으로의 재료의 침투를 나타내며, 이는 금속 입자들의 적어도 일부분 상에 삽입 입자 재료 코팅(부분 또는 전체)을 초래한다. 용어 "개질된 금속 입자 층"은, 본 명세서에서, 삽입 입자로부터의 재료가 침투해 들어가 있는 그러한 소성된 금속 입자 층을 기술하기 위해 사용된다.
인접한 층들 사이의 관계를 설명할 때, 전치사 "~상에 또는 위에(on)"는, 층들이 서로 직접적으로 물리적으로 접촉하거나 접촉하지 않을 수 있음을 의미하기 위해 사용된다. 예를 들어, 층이 기재 상에 있다는 것은 층이 기재에 직접 인접하거나 또는 간접적으로 기재 위에 또는 기재에 인접하여 위치된다는 것이다. 특정 층이 간접적으로 기재 위에 또는 기재에 인접해 있다는 것은 특정 층과 기재 사이에 하나 이상의 추가 층들이 있을 수도 있고 아닐 수도 있다는 것이다. 인접한 층들 사이의 관계를 설명함에 있어서, "~상에 또는 위에 직접 위치하는(directly on)"이라는 용어는 본 명세서에서 층들이 서로 직접적으로 물리적 접촉을 하고 있음을 의미하는 것으로 사용된다. 예를 들어, 어느 층이 어느 기재 상에 직접 위치한다는 것은 상기 층이 상기 기재에 직접적으로 인접하여 위치한다는 것이다.
금속 입자 층이 주로 금속 A의 입자들로 구성될 때, "금속 A 입자 층"으로 지칭될 수 있다. 예를 들어, 금속 입자 층이 주로 알루미늄 입자들로 구성되는 경우, 이것은 알루미늄 입자 층으로 지칭될 수 있다. 개질된 금속 입자 층이 주로 금속 A의 입자로 구성되는 경우, 이것은 "금속 A 개질된 입자 층"으로 지칭될 수 있다. 예를 들어, 개질된 금속 입자 층이 주로 알루미늄 입자들로 구성되는 경우, 이것은 개질된 알루미늄 입자 층으로 지칭될 수 있다.
"솔더링가능한 표면"이라는 용어는 당해 기술분야에 잘 알려져 있다. "솔더링가능한 표면"은 솔더링 리본에 솔더링될 수 있는 표면을 지칭한다. 이 분야의 통상의 기술자는 솔더링가능한 표면의 개념에 익숙하다. 솔더링가능한 표면을 생성하는 재료의 예는 주석, 카드뮴, 금, 은, 팔라듐, 로듐, 구리, 아연, 납, 니켈, 이들의 합금, 이들의 조합, 이들의 복합체, 및 이들의 혼합물을 포함하지만, 이에 제한되지는 않는다. 일 구현예에서, 표면의 적어도 70 wt%가 은, 금, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합과 같은 재료로 구성될 때 표면은 솔더링가능하다.
본 명세서에 기술된 입자들은 다양한 형상, 크기, 비표면적, 및 산소 함량을 나타낼 수 있다. 입자들은 ISO 3252에 의해 정의된 바와 같이, 구형, 침상(acicular), 다각형(angular), 수지상(dendritic), 섬유형, 플레이크형, 과립형, 불규칙형, 및 결절형일 수 있다. 이해되어야 하는 바와 같이, "구형(spherical)"이라는 용어는 본 명세서에서 통상적으로 구형을 지칭하기 위해 사용되며, 구형, 과립형, 결절형, 및 때로는 불규칙한 형상을 포함할 수 있다. "플레이크"라는 용어는 플레이크형, 및 때로는 다각형, 섬유형, 및 불규칙한 형상을 지칭한다. "길쭉한(elongated)"이라는 용어는 ISO 3252: 1999에 정의된 바와 같은 침상(acicular), 및 때로는 다각형, 수지상, 섬유형, 및 불규칙한 형상을 지칭한다. 입자 형상, 모폴로지, 크기, 및 크기 분포는 종종 합성 기술에 의존한다. 입자들의 군은 다른 형상 및 크기의 입자들의 조합을 포함할 수 있다.
구형이거나 길쭉한 입자들은 전형적으로 그들의 D50, 비표면적 및 입자 크기 분포에 의해 기술된다. D50 값은 입자 모집단의 절반이 그 값보다 작은 직경을 갖고 입자 모집단의 절반은 그 값보다 큰 직경을 갖는 값으로 정의된다. 입자 직경 분포의 측정은 통상적으로 Horiba LA-950과 같은 레이저 회절 입자 크기 분석기를 사용하여 수행된다. 예를 들어, 구형 입자들은 이들이 잘 분리되는 용매 중에 분산되고 투과된 광의 산란은 가장 작은 치수에서 가장 큰 치수로의 크기 분포와 직접적으로 관련된다. 레이저 회절 결과를 표현하는 통상적인 방법은 부피 분포를 기반으로 D50 값을 보고하는 것이다. 입자 크기의 통계적 분포는 또한, 레이저 회절 입자 크기 분석기를 사용하여 측정될 수 있다. 귀금속 입자는 유니모 또는 멀티모달 입자 크기 분포를 갖는 것이 통상적이다. 유니모달 분포에서, 입자 크기는 단분산되고 D50은 단일 분포의 중심에 있다. 멀티모달 입자 크기 분포는 입자 크기 분포에서 하나보다 많은 모드(또는, 피크)를 갖는다. 멀티모달 입자 크기 분포는 분말의 탭 밀도(tap density)를 증가시킬 수 있으며, 이는 통상적으로 더 높은 그린 필름 밀도(green film density)를 초래한다.
본 발명의 일부 구현예에서, 입자들은 상기 정의된 바와 같이 플레이크 또는 길쭉한 형상을 가질 수 있다. 플레이크는 1 ㎛ 내지 100 ㎛, 또는 1 ㎛ 내지 15 ㎛의 직경, 및 100 nm 내지 500 nm의 두께를 가질 수 있다. 길쭉한 형상은 200 nm 내지 1000 nm의 직경, 및 1 ㎛보다 큰 길이를 가질 수 있다. 본 발명의 다른 구현예에서, 입자의 형상에는 제한이 없으며; 가장 큰 치수가 50 ㎛, 5 ㎛ 또는 1 ㎛보다 크지 않은 한, 임의의 입자 형상이 사용될 수 있다.
입자들의 비표면적은 DIN ISO 9277, 2003-05에 따라 BET(Brunauer-Emmett-Teller) 방법을 사용하여 측정될 수 있다. 본 명세서에 개시된 입자들, 및 특히 은 및 비스무트 입자들의 비표면적은 다음의 시험 방법에 의해 측정된다: 물리적 흡착 분석 기술에 기초하여 작동하는 TriStar 3000(Micromeritics Instrument Corporation 제품)을 사용하여 수행되는 BET 측정. 시료 준비에는 흡착된 분자를 제거하기 위한 가스 제거 단계가 포함된다. 질소는 분석 가스이며, 헬륨은 샘플 튜브의 공극 부피를 측정하는 데 사용된다. Micromeritics는 준비 절차 및 시험 조건과 함께 기준 물질로 사용할 실리카 알루미나를 제공한다. 알려진 질량의 기준 물질을 샘플 튜브에 추가하고 샘플 튜브를 BET 장치 매니폴드에 장착하여 측정을 시작한다. 열적으로 안정한 투약(dosing) 매니폴드, 샘플 튜브, 및 포화 압력(P0)을 측정하기 위한 전용 튜브를 비운다. 충분한 진공이 달성되면, 매니폴드는 헬륨(비흡수성 가스)으로 채워지고 샘플 포트가 개방되어 실온에서 샘플의 상온의 자유 공간(warm free space)을 측정한다. 기준 물질을 갖는 샘플 튜브를 액체 질소에 침지시키고 약 77K로 냉각하고, 자유 공간 분석을 한번 다시 수행한다. 흡착제의 포화 압력은 P0 튜브를 사용하여 측정한 다음, 대기압 초과의 매니폴드 내로 질소를 주입한다. 질소의 압력 및 온도를 기록한 다음, 샘플 포트를 열어서 질소가 샘플 상에 흡착되도록 한다. 일정 시간 후에, 포트가 닫혀 흡착이 평형에 도달하도록 한다. 흡착된 양은 매니폴드에서 제거된 질소의 양에서 샘플 튜브 내의 임의의 잔류 질소를 뺀 값이다. 흡착 등온선을 따라 측정된 지점들은 기준 물질에 대해 m2/g 단위로 나타내는 비면적(specific area)을 계산하는 데 사용된다; 이 절차는 본 명세서에 기술된 입자들과 같은 임의의 관심있는 샘플을 사용하여 반복된다.
본 명세서에 기술된 입자들은 현저한 열적 특성: 녹는점 및/또는 연화점을 가지며, 둘다는 물질의 결정도에 의존한다. 입자들의 녹는점은 TA Instruments에 의해 제조된 DSC 2500 시차 주사 열량계를 사용한 시차 주사 열량 측정법에 의해 및 ASTM E794-06(2012)에 기술된 방법을 사용하여 측정될 수 있다. 결정질 물질의 녹는점은 또한, 가열 단계 및 x선 회절을 사용하여 측정될 수 있다. 결정질 물질은 녹는점보다 높게 가열됨에 따라, 회절 피크가 사라지기 시작한다. 연화점은 비정질, 또는 유리질 입자가 연화되기 시작하는 온도이다. 유리 입자의 연화점은 팽창계(dilatometer)를 사용하여 측정될 수 있다. 연화점은 또한, ASTM C338-57에 기술된 섬유 신장 방법에 의해 얻어질 수 있다.
소성된 다층 스택을 제조하기 위한 재료
본 발명의 일 구현예에서, 기재, 금속 입자 페이스트, 및 삽입 페이스트는 소성된 다층 스택을 형성한다. 기재는 고체, 평면, 또는 강성 재료일 수 있다. 일 구현예에서, 기재는 실리콘, 실리콘 디옥사이드, 실리콘 카바이드, 알루미늄 옥사이드, 사파이어, 게르마늄, 갈륨 아르세나이드, 갈륨 나이트라이드 및 인듐 포스파이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 이러한 기재는 통상적으로 트랜지스터, 발광 다이오드, 집적회로 및 광전지를 구성하는 층들의 침착(deposition)에 사용된다. 기재는 또한, 전자 전도성 및/또는 유연성일 수 있다. 다른 구현예에서, 기재는 알루미늄, 구리, 철, 니켈, 티타늄, 스틸, 아연 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다.
본 발명의 일 구현예에서, 금속 입자 페이스트는 금속 입자 및 유기 비이클을 포함한다. 일 배열에서, 금속 입자 페이스트는 또한, 유리 프릿과 같은 무기 바인더를 포함한다. 일 배열에서, 통상적인, 상업적으로 입수가능한 금속 입자 페이스트가 사용된다. 실리콘 태양 전지 상에 통상적으로 사용되는 알루미늄을 함유한 금속 페이스트는 Ruxing Technology(예를 들어, RX8252H1), Monocrystal(예를 들어, EFX-39), 및 GigaSolar Materials(예를 들어, M1)에 의해 판매된다. 금속 입자는 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 또는 이들의 합금, 이들이 복합체, 또는 이들의 다른 조합 중 적어도 하나를 포함할 수 있다. 다양한 배열에서, 금속 입자들은 100 nm 내지 100 ㎛, 500 nm 내지 50 ㎛, 500 nm 내지 20 ㎛, 또는 그 안에 포함된 임의의 범위의 D50을 갖는다. 금속 입자들은 구형, 길쭉한 형상 또는 플레이크 형상을 가질 수 있고, 유니모달 또는 멀티모달 크기 분포를 가질 수 있다. 유리 프릿은 금속 입자 페이스트 중에 소량(즉, 5 wt% 미만)으로 포함될 수 있다. 일 구현예에서, 금속 입자 페이스트는 70 wt% 내지 80 wt%의 알루미늄 입자, 2 wt% 미만의 유리 프릿, 및 유기 비이클을 포함한다.
본 발명의 일 구현예에서, 삽입 페이스트는 귀금속 입자, 삽입 입자 및 유기 비이클을 포함한다. 용어 "고형물 적재량(solids loading)"은 페이스트와 관련하여 페이스트 중의 귀금속 및 삽입 입자 고형물의 양 또는 비율을 기술하기 위해 사용될 수 있다. 반드시 명시적으로 언급되지는 않지만, 본 명세서에 기술된 페이스트는 또한, 유기 비이클을 포함한다.
삽입 페이스트 성분
본 발명의 일 구현예에서, 본 명세서에 기술된 귀금속 입자는, 금, 은, 백금, 팔라듐, 및 로듐, 및 이들의 합금, 이들의 복합체, 또는 이들의 다른 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 일 구현예에서, 귀금속 입자는 페이스트의 10 wt% 내지 70 wt%를 구성한다. 다양한 구현예에서, 귀금속 입자는 약 100 nm 내지 50 ㎛, 300 nm 내지 10 ㎛, 300 nm 내지 5 ㎛, 또는 그 안에 포함된 임의의 범위의 D50을 갖는다. 다양한 구현예에서, 귀금속 입자는 약 0.4 내지 7.0 m2/g 또는 약 1 내지 5 m2/g 범위의 또는 그 안에 포함된 임의의 범위의 비표면적을 갖는다. 귀금속은 최대 2 wt%의 산소 함량을 가질 수 있으며; 산소는 입자 전체에 걸쳐 균일하게 혼합될 수 있거나 또는 산소는 최대 500 nm의 두께를 갖는 옥사이드 쉘로서 발견될 수 있다. 귀금속 입자는 구형, 길쭉한 형상, 또는 플레이크 형상을 가질 수 있으며, 유니모달 또는 멀티모달 크기 분포를 가질 수 있다. 은 입자는 통상적으로 태양광 산업의 금속화 페이스트에 사용된다. 예시적인 구현예에서, 적어도 일부 귀금속 입자는 300 nm 내지 2.5 ㎛의 D50 및 1 내지 3 m2/g의 비표면적을 갖는 은이다.
용어 "삽입 입자들"은 가열될 때 변형될 수 있고, 다른 금속 입자의 다공성 층에 인접하여 배치될 때, 다공성 금속 입자 층 내로 적어도 부분적으로 삽입될 수 있고, 열의 영향 하에 다른 금속 입자로부터 상 분리될 수 있는 입자들을 설명하는 데 사용된다. 다양한 배열에서, 삽입 입자들은 50 nm 내지 50 ㎛, 50 nm 내지 10 ㎛, 300 nm 내지 5 ㎛, 또는 그 안에 포함된 임의의 범위의 D50을 갖는다. 일 구현예에서, 삽입 입자들은 300 nm 내지 3 ㎛의 D50을 갖는다. 다양한 구현예에서, 삽입 입자들은 약 0.1 내지 6 m2/g, 약 0.5 내지 3 m2/g 또는 약 0.5 내지 4 m2/g 범위 또는 그 안에 포함된 임의의 범위의 비표면적을 갖는다. 일 구현예에 따르면, 삽입 입자들은 플레이크이며 약 1.0 내지 3.0 m2/g의 비표면적을 갖는다. 삽입 입자들은 구형, 길쭉한 형상 또는 플레이크 형상을 가질 수 있고 유니모달 또는 멀티모달 크기 분포를 가질 수 있다.
삽입 입자로서 사용될 수 있는 3 개 군의 입자: 저온 비금속 입자(low temperature base metal particles: LTBM), 결정성 금속 산화물 입자, 및 유리 프릿 입자가 있다. 일부 배열에서, 삽입 입자들은 저온 비금속 입자, 또는 결정성 금속 산화물 입자, 또는 유리 프릿 입자로만 구성된다. 다른 배열에서, 삽입 입자들은 이들 군 중 둘 이상으로부터의 입자들의 혼합물이다. 삽입 입자들의 원소는 인접한 금속 입자 층의 원소와의 용해도가 낮고 합금되지 않는 것이 바람직하다.
일 구현예에서, 삽입 입자는 저온 비금속 입자이다. 용어 "저온 비금속 입자"(LTBM)는 본 명세서에서 저온의 녹는점, 즉, 450 ℃ 미만의 녹는점을 갖는 임의의 비금속 또는 금속 합금으로만 전적으로 또는 본질적으로 이루어진 입자들을 설명하기 위해 사용된다. 일부 배열에서, LTBM은 또한, 최대 2 wt%의 산소를 함유하며; 산소는 입자 전체에 걸쳐 균일하게 혼합될 수 있거나, 또는 산소는 최대 500 nm의 두께를 갖는 산화물 쉘 내에서 발견될 수 있고 입자를 코팅하거나 부분적으로 코팅한다. 일부 배열에서, LTMB의 녹는점은 훨씬 더 낮아서, 예를 들어 350 ℃ 미만 또는 300 ℃ 미만이다. 본 발명의 한 구현예에서, LTBM은 전적으로 또는 본질적으로 비스무트, 주석, 텔루륨, 안티몬, 납, 또는 이들의 합금, 이들의 복합체, 또는 이들의 다른 조합으로 만들어진다. 일 구현예에서, 삽입 입자들은 오직 비스무트만을 함유하고 1.5 내지 4 ㎛의 D50 및 1 내지 2 m2/g의 비표면적을 갖는다.
다른 구현예에서, LTBM 삽입 입자는 금속 또는 금속 산화물 쉘로 둘러싸인 비스무트 코어 입자이다. 다른 구현예에서, LTBM 삽입 입자는, 은, 니켈, 니켈 붕소와 같은 니켈 합금, 주석, 텔루륨, 안티몬, 납, 몰리브덴, 티타늄, 이들의 복합체, 및/또는 이들의 다른 조합으로 만들어진 단일 쉘로 둘러싸인 비스무트 코어 입자이다. 다른 구현예에서, LTBM 삽입 입자는 실리콘의 산화물, 마그네슘의 산화물, 보론의 산화물, 또는 이들의 임의의 조합인 단일 쉘로 둘러싸인 비스무트 코어 입자이다. 이들 쉘 중 임의의 쉘은 0.5 nm 내지 1 ㎛, 또는 0.5 nm 내지 200 nm의 범위, 또는 그 안에 포함된 임의의 범위의 두께를 가질 수 있다.
다른 구현예에서, 삽입 입자는 결정성 금속 산화물 입자이다. 금속 산화물은 적어도 하나의 산소 원자(-2의 산화 상태를 갖는 음이온) 및 적어도 하나의 금속 원자를 갖는 임의의 화합물이다. 많은 금속 산화물은 모두 동일하거나 다양한 금속을 포함할 수 있는 복수의 금속 원자들을 함유한다. 통상의 기술자에 의해 이해되는 바와 같이, 광범위한 금속 대 산소 원자 비가 가능하다. 금속 산화물이 규칙적이고 주기적인 구조를 형성할 때, 이들은 결정성이다. 이러한 결정성 금속 산화물은 그들의 결정 구조의 특성에 따라 다양한 강도의 피크들의 패턴으로 x선 방사선을 회절시킬 수 있다. 일 구현예에서, 결정성 금속 산화물 입자는 전적으로 또는 본질적으로 다음의 금속들 중 적어도 하나의 산화물로 이루어진다: 비스무트, 주석, 텔루륨, 안티몬, 납, 바나듐, 크롬, 몰리브덴, 붕소, 망간, 코발트, 및 이들의 합금, 이들의 복합체 또는 이들의 다른 조합.
본 명세서에 개시되고 다음에 더 상세하게 기술되는 구조들의 경우, 결정성 금속 산화물 입자가 가열될 때, 이들이 다른 조성의 금속 입자들 사이에 또는 그 중의 구조 내에서 상당한 상호 확산이 발생할 수 있는 온도보다 더 낮은 온도에서 용융되기 시작하는 경우(즉, 이들의 녹는점(TM)에 도달하는 경우), 유용하다. 혼합된 층 중의 결정질 재료의 녹는점은 가열 단계 및 x선 회절을 사용하여 측정될 수 있으며; 샘플이 녹는점보다 높게 가열되면, 회절 피크가 감소한 후 사라진다. 일부 예시적인 구현예에서, 붕소(III) 옥사이드(B2O3 TM = 450 ℃), 바나듐(V) 옥사이드(V2O5 TM = 690 ℃), 텔루륨(IV) 옥사이드(TeO2 TM = 733 ℃), 및 비스무트 (III) 옥사이드(Bi2O3 TM = 817 ℃)은 소성 공정 동안 변형되고 인접한 다공성 금속 입자 층으로 삽입되어, 개질된 금속 입자 층을 생성할 수 있다. 예시적인 구현예에서, 삽입 입자들은 50 nm 내지 2 ㎛의 D50 및 1 내지 5 m2/g의 비표면적을 갖는 결정성 비스무트 옥사이드이다. 다른 구현예에서, 결정성 금속 산화물 입자는 또한, 입자의 녹는점을 조정할 수 있는 소량(즉, 10 wt% 미만)의 하나 이상의 추가 원소를 함유한다. 이러한 추가 원소는 실리콘, 게르마늄, 리튬, 소듐, 포타슘, 세슘, 마그네슘, 칼슘, 스트론튬, 바륨, 지르코늄, 하프늄, 바나듐, 니오븀, 크롬, 몰리브덴, 망간, 레늄, 철, 코발트, 아연, 카드뮴, 갈륨, 인듐, 탄소, 질소, 인, 비소, 안티몬, 황, 셀레늄, 불소, 염소, 브롬, 요오드, 란타늄, 및 세륨을 포함하지만 이에 제한되지는 않는다.
다른 구현예에서, 삽입 입자는 유리 프릿 입자이다. 일 구현예에서, 유리 프릿 입자는 전적으로 또는 본질적으로 산소와 다음의 원소들 중 적어도 하나의 조합으로 이루어진다: 실리콘, 붕소, 게르마늄, 리튬, 소듐, 포타슘, 세슘, 마그네슘, 칼슘, 스트론튬, 바륨, 지르코늄, 하프늄, 바나듐, 니오븀, 크롬, 몰리브덴, 망간, 레늄, 철, 코발트, 아연, 카드뮴, 갈륨, 인듐, 탄소, 주석, 납, 질소, 인, 비소, 안티몬, 비스무트, 황, 셀레늄, 텔루륨, 불소, 염소, 브롬, 요오드, 란타늄, 세륨, 산소, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합. 유리 프릿이 소성하는 동안 효과적으로 변형시키기 위해 900 ℃ 미만 또는 800 ℃ 미만의 연화점을 갖는 경우에 유용하다. 예시적인 구현예에서, 삽입 입자들은 50 nm 내지 2 ㎛의 D50 및 1 내지 5 m2/g의 비표면적을 갖는 비스무트 실리케이트 유리 프릿 입자들이다.
"유기 비이클"이란 용어는 페이스트 중의 고체 성분을 용해, 분산 및/또는 현탁시키는 것을 돕는 유기 화학종 또는 화합물의 혼합물 또는 용액을 기술한다. 본 명세서에 기술된 삽입 페이스트에 대해, 많은 다른 유기 비이클 혼합물이 사용될 수 있다. 이러한 유기 비이클은 틱소트로피 작용제(thixotrope), 안정화제, 유화제, 증점제, 가소제, 계면활성제 및/또는 다른 전형적인 첨가제를 함유하거나 함유하지 않을 수 있다.
유기 비이클의 성분은 이 분야의 통상의 기술자에게 널리 공지되어 있다. 유기 비이클의 주요 성분은 하나 이상의 바인더 및 하나 이상의 용매를 포함한다. 바인더는 폴리머성 또는 모노머성 유기 화합물, 또는 "수지", 또는 이 둘의 혼합물일 수 있다. 폴리머성 바인더는 다양한 분자량 및 다양한 다분산도 지수를 가질 수 있다. 폴리머성 바인더는 2개의 상이한 모노머성 단위들의 조합(이는 코폴리머라고 알려져 있음)을 포함할 수 있으며, 여기서 모노머성 단위들은 하나씩 또는 큰 블록(블록 코폴리머) 형태로 교번할 수 있다. 다당류는 통상적으로 사용되는 폴리머성 바인더이며, 알킬 셀룰로오스 및 알킬 유도체, 예를 들어 메틸 셀룰로오스, 에틸 셀룰로오스, 프로필 셀룰로오스, 부틸 셀룰로오스, 에틸하이드록시에틸 셀룰로오스, 유도체 및 이들의 혼합물을 포함하지만, 이에 제한되지는 않는다. 다른 폴리머성 바인더는 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리카보네이트, 폴리우레탄, 폴리아크릴레이트(폴리메타크릴레이트 및 폴리메타크릴레이트 포함), 폴리비닐(폴리비닐 클로라이드, 폴리비닐 피롤리돈, 폴리비닐 부티랄, 폴리비닐 아세테이트 포함), 폴리아미드, 폴리글라이콜(폴리에틸렌 글라이콜 포함), 페놀 수지, 폴리-테르펜, 유도체 및 이들의 조합을 포함하지만 이에 제한되지는 않는다. 유기 비이클 바인더는 1 내지 30 wt%의 바인더를 포함할 수 있다.
용매는 통상적으로 증발과 같은 열적 수단에 의해 가공 중에 페이스트로부터 제거되는 유기 종이다. 통상적으로, 본 명세서에 기술된 페이스트 중에 사용될 수 있는 용매는 극성, 비극성, 양성자성, 비양성자성, 방향족성, 비방향족성, 염소 화, 및 비염소화 용매를 포함하지만, 이에 제한되지는 않는다. 본 명세서에 기술된 페이스트에 사용될 수 있는 용매의 예는, 알코올, 디-알코올(글라이콜 포함), 멀티-알코올(글리세롤 포함), 모노- 및 폴리-에테르, 모노- 및 폴리-에스테르, 알코올 에테르, 알코올 에스테르, 모노- 및 이-치환된 아디페이트 에스테르, 모노- 및 폴리-아세테이트, 에테르 아세테이트, 글라이콜 아세테이트, 글라이콜 에테르(에틸렌 글라이콜 모노부틸 에테르, 디에틸렌 글라이콜 모노부틸 에테르, 및 트리에틸렌 글라이콜 모노부틸 에테르 포함), 글라이콜 에테르 아세테이트(에틸렌 글라이콜 모노부틸 에테르 아세테이트 포함), 선형 또는 분지형 포화 및 불포화 알킬 사슬(부탄, 펜탄, 헥산, 옥탄, 및 데칸 포함), 테르펜(알파-, 베타-, 감마-, 및 4-테르피네올 포함), 2,2,4-트리메틸-1,3-펜탄디올 모노이소부티레이트(texanolTM으로도 알려져 있음), 2-(2-에톡시에톡시)에탄올(carbitolTM으로도 알려져 있음), 이들의 유도체, 이들의 조합, 및 이들의 혼합물을 포함하지만 이에 제한되지 않는다.
일 배열에서, 유기 비이클은 70 내지 100 wt%의 용매를 함유한다. 바인더, 용매, 및 임의의 첨가제의 비율 및 조성은 페이스트 입자의 원하는 분산 또는 현탁, 원하는 탄소 함량, 및/또는 원하는 유변학적 성질을 달성하도록 조정될 수 있으며, 이는 이 분야의 통상의 기술자에게 이해될 수 있는 바와 같다. 예를 들어, Thixatrol Max®와 같은 틱소트로피 작용제를 첨가하여 페이스트 레올로지를 수정할 수 있다. 다른 실시예에서, 유기 비이클의 탄소 함량은 바인더 및 틱소트로피 작용제를 개질하고 열적 어닐링 동안 발생할 피크 소성 온도, 소성 프로파일, 및 기류를 고려함으로써 증가 또는 감소될 수 있다. 부 첨가제(minor additives)도 또한 포함될 수 있다. 이러한 첨가제는 틱소트로피 작용제 및 계면활성제를 포함하지만 이에 제한되지는 않는다. 이러한 첨가제는 당해 기술분야에 공지되어 있으며, 이러한 성분의 유용한 양은 장치 효율 및 신뢰성을 최대화하기 위해 일상적인 실험을 통해 결정될 수 있다. 본 발명의 일 구현예에서, 금속화 페이스트는, 온도-제어 Brookfield RVDV-II+Pro 점도계를 사용하여 측정될 때, 25 ℃ 및 4 sec-1의 전단 속도(sheer rate)에서 10,000 내지 200,000 cP의 점도를 갖는다.
삽입 페이스트 제형
본 발명의 일부 구현예에 따라, 삽입 페이스트의 예시적인 조성 범위가 표 1에 도시되어 있다. 다양한 구현예에서, 삽입 페이스트는 30 wt% 내지 80 wt%의 고형분 적재량을 가지며, 귀금속 입자는 삽입 페이스트의 10 wt% 내지 70 wt%를 구성하고, 삽입 입자는 삽입 페이스트의 적어도 10 wt%, 15 wt%, 20 wt%, 25 wt%, 30 wt%, 또는 40 wt%를 구성하며, 삽입 입자 대 귀금속 입자의 비는 중량 기준으로 적어도 1:5이다. 예시적인 구현예에서, 귀금속 입자 함량은 50 wt%이고, 삽입 입자들은 삽입 페이스트의 적어도 10 wt%를 구성한다. 다양한 구현예에서, 삽입 페이스트 중의 삽입 입자 대 귀금속 입자의 비는 중량 기준으로 적어도 1:5, 또는 2:5, 또는 3:5, 또는 1:1, 또는 5:2이다.
표 1: 삽입 페이스트 제형(wt%)
페이스트 유형 귀금속 입자 삽입 입자 유기 비이클
삽입 페이스트(범위I) 10-70 10-50 20-70
삽입 페이스트(범위II) 20-50 10-35 30-60
삽입 페이스트 A 50 12.5 37.5
삽입 페이스트 B 45 30 25
삽입 페이스트 C 45 30 25
삽입 페이스트 D 30 20 50
본 발명의 일 구현예에서, 태양 전지 응용 분야의 경우, 삽입 페이스트는 20 내지 50 wt%의 귀금속 입자(즉, 표 1의 삽입 페이스트 범위 II) 및 10 내지 35 wt%의 삽입 입자들을 함유하고, 이는 저온 비금속(LTBM), 결정성 금속 산화물, 유리 프릿, 또는 이들의 조합을 포함할 수 있다. 일 구현예에서, 삽입 입자들은 금속성 비스무트 입자들이다. 삽입 페이스트 A(표 1)는 50 wt%의 은 입자, 12.5 wt%의 비스무트 입자, 및 37.5 wt%의 유기 비이클을 포함할 수 있어서, 1:4 중량비의 삽입 입자 대 귀금속 입자를 생성한다. 삽입 페이스트 C(표 1)는 45 wt%의 은 입자, 30 wt%의 비스무트 입자, 및 25 wt%의 유기 비이클을 포함할 수 있어, 1:1.5 중량비의 삽입 입자 대 귀금속 입자를 생성한다. 삽입 페이스트가 은 및 비스무트 입자를 포함할 때, 표기 "Ag: Bi"가 사용된다.
다른 구현예에서, 삽입 입자들은 유리 프릿 입자이다. 삽입 페이스트 B(표 1)는 45 wt%의 은 입자, 30 wt%의 비스무트-기반 유리 프릿 입자, 및 25 wt%의 유기 비이클을 포함할 수 있어, 1:1.5 중량비의 삽입 입자 대 귀금속 입자를 생성한다. 다른 구현예에서, 삽입 입자는 저온 비금속 입자(LTBM), 결정성 금속 산화물 입자, 및 유리 프릿 입자의 혼합물이다. 삽입 페이스트 D(표 I)는 30 wt%의 은 입자, 15 wt%의 금속성 비스무트 입자, 5 wt%의 높은 납 함량의 유리 프릿 입자 및 50 wt%의 유기 비이클을 함유할 수 있다. 삽입 페이스트의 제형은 특정 금속층에 대해 원하는 벌크 저항, 접촉 저항, 층 두께, 및/또는 박리 강도를 달성하도록 조정될 수 있다.
본 발명의 다른 구현예에서, 삽입 페이스트를 형성하는 방법은 귀금속 입자를 제공하는 단계, 삽입 입자를 제공하는 단계, 및 귀금속 입자 및 삽입 입자를 유기 비이클 중에서 함께 혼합하는 단계를 포함한다. 일 배열에서, 삽입 입자는 유기 비이클에 첨가되고 행성 믹서(예를 들어, Thinky AR-100)에서 혼합된 다음 귀금속 입자(및 추가 유기 비이클, 원하는 경우)가 행성 믹서에 첨가되고 혼합된다. 그런 다음, 삽입 페이스트는, 예를 들어, 3-롤 밀(예를 들어, Exakt 50 I)을 사용하여, 밀링되거나 밀링되지 않을 수 있다. 일 배열에서, 삽입 페이스트는 10 내지 70 wt%의 귀금속 입자 및 10 wt% 초과의 삽입 입자를 함유한다.
소성된 다층 스택을 형성하는 방법
본 발명의 일 구현예에서, 소성된 다층 스택은 기재를 포함하며, 기재 상에 적어도 하나의 금속 입자 층 및 적어도 하나의 삽입 층이 존재한다. 일 구현예에서, 소성된 다층 스택은 다음 단계들을 포함하는 공소성 공정을 사용하여 형성된다: 금속 입자 층을 기재 표면 상에 도포하는 단계, 금속 입자 층을 건조하는 단계, 건조된 금속 입자 층의 일부분 상에 직접 삽입 층을 도포하는 단계, 삽입 층을 건조하는 단계, 및 그런 다음 다층 스택을 공소성하는 단계. 다른 구현예에서, 소성된 다층 스택은 다음 단계들을 포함하는 순차적인 소성 공정을 사용하여 형성된다: 금속 입자 층을 기재 표면 상에 도포하는 단계, 금속 입자 층을 건조하는 단계, 금속 입자 층을 소성하는 단계, 소성된 금속 입자 층의 일부분 상에 직접 삽입 층을 도포하는 단계, 삽입 층을 건조하는 단계, 및 그런 다음 다층 스택을 소성하는 단계. 일 구현예에서, 소성 동안, 삽입 층의 일부분은 금속 입자 층 내로 침투하여, 금속 입자 층을 개질된 금속 입자 층으로 변형시킨다. 일부 구현예에서, 각각의 도포 단계는 스크린 인쇄, 그라비어 인쇄, 분무 침착, 슬롯 코팅, 3D 인쇄 및 잉크젯 인쇄로 이루어진 군으로부터 독립적으로 선택되는 방법을 포함한다. 일 구현예에서, 금속 입자 층은 기재의 일부분 상에 금속 입자 페이스트를 스크린 인쇄함으로써 도포되고, 이것이 건조된 후, 삽입 층이 금속 입자 층의 일부분 상에 직접 삽입 페이스트를 스크린 인쇄함으로써 도포된다. 일 구현예에서, 기재 표면의 일부분은 적어도 하나의 유전체 층에 의해 덮이고 금속 입자 층은 유전체 층의 일부분 상에 도포된다.
건조 및 소성된 다층 스택 모폴로지
도 1은 본 발명의 일 구현예에 따라, 다층 스택(100)이 공소성되기 전의 개략적인 단면도이다. 건조된 금속 입자 층(120)은, 기재(110)의 일부분 상에 직접 위치한다. 앞에서 기술된 바와 같이, 삽입 입자 및 귀금속 입자로 구성된 삽입 층(130)은 건조된 금속 입자 층(120)의 일부분 상에 직접 위치한다. 본 발명의 다양한 구현예에서, 삽입 층(130)은 0.25 ㎛ 내지 50 ㎛, 1 ㎛ 내지 25 ㎛, 1 ㎛ 내지 10 ㎛, 또는 그 안에 포함된 임의의 범위의 평균 두께를 갖는다. 본 발명의 일 구현예에서, 삽입 층(130)은 귀금속 입자, 삽입 입자, 및 선택적(optional) 유기 바인더(건조 후에 삽입 층(130) 중에 남아있을 수 있음)를 포함한다. 공소성 전에, 귀금속 입자 및 삽입 입자는 삽입 층(130) 내에 균질하게 분포될 수 있다. 일 배열에서, 귀금속 입자 및 삽입 입자는 건조 후에(및 소성 전에) 변형되지 않으면서 그의 원래 크기 및 형상을 유지한다.
본 발명의 일 구현예에서, 건조된 금속 입자 층(120)은 다공성이며, 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합 중 적어도 하나를 포함한다. 일 배열에서, 공소성 전에, 건조된 금속 입자 층(120)은 금속 입자를 함유하고, 유기 바인더를 함유하거나 함유하지 않을 수 있고, 유리 프릿과 같은 비금속성(non-metallic) 입자를 함유하거나 함유하지 않을 수 있다. 금속 입자는 전형적으로 건조 후에(및 소성 전에) 변형되지 않으면서, 그의 원래 크기 및 형상을 유지한다.
소성 동안, 삽입 층(130)으로부터의 삽입 입자는 삽입 층(130)에 인접한(도 1에 도시된 바와 같이) 건조된 금속 입자(120) 층의 일부분으로 삽입된다. 삽입 층(130)에 인접하고 삽입 입자 재료가 침투하는 건조된 금속 입자 층(120)의 부분은 본 개시의 목적을 위해 "개질된 금속 입자 층"으로 불린다. 소성 후에, 삽입 층에 인접하지 않고, 삽입 입자 재료가 침투하지 않거나, 또는 미량의 삽입 입자 재료만 침투하는, 건조된 금속 입자 층(120)의 나머지 부분은, 본 개시의 목적을 위해 "금속 입자 층"으로 지칭된다. 일 배열에서, 소성 동안, 건조된 금속 입자 층(120) 중의 입자들은 소결 또는 용융될 수 있어서, 금속 입자 층은 건조된 금속 입자 층(120)과는 다른 모폴로지 및 더 낮은 기공도를 갖는다. 소성 중 발생하는 변화 및 소성된 다층 스택 구조는 하기에서 더 상세하게 논의된다.
도 2는 본 발명의 일 구현예에 따른 소성된 다층 스택(200)(소성된 후에 도 1의 구조(100))을 도시하는 개략적인 단면도이다. 소성된 다층 스택(200)은 기재(210)의 적어도 일부분에 인접한 개질된(소성으로 인한) 금속 입자 층(222) 및 개질된 금속 입자층(222)에 인접한 개질된(소성으로 인한) 삽입 층(230)을 포함한다. 소성 동안, 삽입 층(소성 전에 도 1에서 130으로 도시됨) 중의 귀금속 입자 및 삽입 입자의 적어도 일부분은 서로 상이 분리되는 상을 형성한다. 귀금속 입자는 소결 또는 용융되어, 모폴로지를 변화시키고 개질된 삽입 층(230)의 다공성을 감소시킬 수 있다. 귀금속 입자의 적어도 일부분(소결 또는 용융될 수 있는)이 개질된 삽입층(230)의 솔더링가능한 표면(230S)을 향해 이동함에 따라, 삽입 입자의 적어도 일부분은 용융 및 유동하거나, 또는 인접한 개질된 금속 입자층(222) 내로 삽입된다. 개질된 금속 입자 층(222)은 삽입 층(소성 전에 도 1에서 130으로 도시됨) 중의 삽입 입자들로부터의 재료가 침투하는 금속 입자를 포함하며, 건조된 금속 입자 층(소성 전에 도 1에서 120으로 도시됨)의 일부분의 재료 특성을 변화시켜, 개질된 금속 입자 층(222)을 형성한다. 삽입 입자들로부터의 재료는 개질된 금속 입자 층(222)에서 느슨하게 패킹된 금속 입자들을 연결할 수 있거나, 개질된 금속 입자 층(222) 중에서 서로 이미 접촉되어 있는 금속 입자들을 코팅할 수 있다.
일부 배열에서, 삽입 입자 재료가 침투하지 않거나, 미량의 삽입 입자 재료만이 침투하는 금속 입자 영역(220)이 또한, 존재한다. 일 배열에서, 개질된 삽입 층(230)과 직접적으로 접촉하지 않는 금속 입자 층(220)은 삽입 입자로부터의 증가된 농도의 원소를 함유하지 않는다. 일부 배열에서, 금속 입자 층(220) 및 개질된 금속 입자 층(222)은 기재(210)과 화합물(들)을 형성하거나, 공소성 동안 기재(210)를 도핑한다(미도시). 도 2는 금속 입자 층 영역(220)과 개질된 금속 입자 층(222) 사이의 예리한 경계를 나타내지만, 이해되어야 하는 바와 같이, 경계는 통상적으로 예리하지 않다. 일부 배열에서, 경계는, 공소성 동안 금속 입자 층(220) 내로의 개질된 삽입 층(230)의 측면 확산 정도에 의해 결정된다.
본 발명의 일부 구현예에서, 도 2의 개질된 삽입 층(230)의 재료는 삽입 입자로부터의 재료를 함유하는 상 및 귀금속을 함유하는 상으로 상 분리된다. 도 3은 소성된 다층 스택(390)(도 2의 구조(200)와 동일)을 보여주는 개략적인 단면도이고, 소성된 다층 스택에서 삽입 층(330)이 상 분리된다. 소성된 다층 스택(390)(영역(350) 내에서만)은 기재(300)의 일부분과 개질된(소성으로 인한) 삽입 층(330) 사이의 영역(350)에서 개질된(소성으로 인한) 금속 입자 층(322)을 포함한다. 금속 입자(392)를 포함하는 금속 입자 층(320)은 다층 스택 영역(350)에 인접한 기재(300) 상에 위치한다.
개질된 삽입 층(330)은 두 개의 상: 귀금속 상(335) 및 삽입 상(333)을 포함하고, 솔더링가능한 표면(335S)을 갖는다. 솔더링가능한 표면의 대부분(적어도 50% 초과)은 귀금속 상(335)으로 이루어진다. 일부 배열에서, 귀금속 상(335) 및 삽입 상(333)은 소성 동안 완전히 상 분리되지 않으므로, 솔더링가능한 표면(335S)에 삽입 상(333)의 일부가 또한 존재한다. 개질된 금속 입자 층(322)은 금속 입자(392) 및 삽입 상(333)으로부터의 재료의 일부분을 포함한다. 개질된 삽입 영역(330)과 개질된 금속 입자 층(322) 중의 인접한 금속 입자들(392) 사이에 계면(3221)이 존재한다. 계면(3201)은 매끄럽지 않을 수 있으며, 소성 조건뿐만 아니라 금속 입자(392)의 크기 및 형상에 의존한다. 선택적(optional) 유리 프릿이 소성 전에 건조된 금속 입자 층(도 1의 120)에 포함되는 구현예에서, 개질된 금속 입자 층(322) 및 금속 입자 층(320)은 또한, 소량의 유리 프릿(미도시)을 함유할 수 있으며, 이는 층의 3 wt% 미만을 구성한다.
다른 구현예에서, 도 2의 개질된 삽입 층(230)의 재료는 상 분리되어 층상 구조를 형성한다. 도 4는 2개의 하위층을 갖는 삽입 층을 포함하는 소성된 다층 스택(400)(도 2의 구조체(200)와 동일)을 도시하는 개략적인 단면도이다. 소성된 다층 스택(400)(영역(450) 내에서만)은 기재(410)의 일부와 개질된(소성으로 인한) 삽입 층(430) 사이의 영역(450) 중의 개질된(소성으로 인한) 금속 입자 층(422)을 포함한다. 금속 입자(402)를 함유하는 금속 입자 층(420)은 다층 스택 영역(450)에 인접한 기재(410) 상에 존재한다.
개질된 삽입 층(430)은 2개의 하위층: 개질된 금속 입자 층(422) 상에 직접 위치하는 삽입 하위층(433) 및 개질된 삽입 층(433) 상에 직접 위치하는 귀금속 하위층(435)을 포함한다. 귀금속 하위층(435)은 솔더링가능한 표면(435S)을 갖는다. 개질된 금속 입자 층(422)은 금속 입자(402) 및 삽입 하위층(433)으로부터의 일부 재료(403)를 포함한다. 개질된 삽입 층(430)(또는, 개질된 삽입 층(433))과 개질된 금속 입자 층(422) 중의 최상단부 금속 입자(402) 사이에 계면(4221)이 존재한다. 선택적(optional) 유리 프릿이 소성 전에 건조된 금속 입자 층(도 1의 120)에 포함되는 구현예에서, 개질된 금속 입자 층(422) 및 금속 입자 층(420)은 또한, 소량의 유리 프릿(미도시)을 함유할 수 있으며, 유리 프릿은 층의 3 wt% 미만을 구성한다.
단면 SEM 이미지화를 사용하여 층들을 식별하고 다층 스택에서 층 두께를 측정하였다. 소성된 다층 스택에서 층들의 평균 층 두께는 단면 이미지를 가로질러 각각 적어도 10 ㎛ 분리된 적어도 10개의 두께 측정치를 평균하여 얻어졌다. 본 발명의 다양한 구현예에서, 금속 입자 층(예를 들어, 도 2의 220)은 0.5 ㎛ 내지 100 ㎛, 1 ㎛ 내지 50 ㎛, 2 ㎛ 내지 40 ㎛, 20 ㎛ 내지 30 ㎛, 또는 그 안에 포함되는 임의의 범위의 평균 두께를 갖는다. 기재 상의 이러한 금속 입자 층은 전형적으로 평활하며, 1 x 1 mm 면적에 걸쳐 평균 금속 입자 층 두께의 20% 내에서 최소 및 최대 층 두께를 갖는다. 단면 SEM 외에도, Olympus LEXT OLS4000 3D 레이저 측정 현미경 및/또는 Veeco Dektak 150과 같은 프로파일로미터를 사용하여, 기술된 영역에 걸쳐 층 두께와 편차가 정확하게 측정될 수 있다.
예시적인 구현예에서, 금속 입자 층(예를 들어, 도 2의 220)은 소결된 알루미늄 입자로 구성되며, 25 ㎛의 평균 두께를 갖는다. 금속 입자 층의 기공도는 0.01 kPa 내지 2 MPa 범위의 CE 기구 Pascal 140(저압) 또는 Pascal 440(고압)과 같은 수은 기공도를 분석기(porosimeter)를 사용하여 측정될 수 있다. 소성된 금속 입자 층은 1% 내지 50%, 2% 내지 30%, 3% 내지 20%, 또는 그 안에 포함된 임의의 범위의 기공도를 가질 수 있다. 알루미늄 입자로 만들어지고 태양광 응용분야에 사용되는 소성된 금속 입자 층은 10% 내지 18%의 기공도를 가질 수 있다.
도 4에서 각각 433 및 435로 개략적으로 도시된 것과 같은 삽입 하위층 및 귀금속 하위층의 두께는, 단면 SEM/EDX를 사용하여 실제 다층 스택에서 측정되었다. 삽입 상 및 귀금속 상 사이의 콘트라스트(contrast) 차이로 인해 SEM에서 하위층이 구별되었다. EDX 맵핑은 도 4에서 4321로 도시된 계면의 위치를 식별하기 위해 사용되었다. 다양한 구현예에서, 귀금속 하위층은 0.5 ㎛ 내지 10 ㎛, 0.5 ㎛ 내지 5 ㎛, 1 ㎛ 내지 4 ㎛, 또는 그 안에 포함된 임의의 범위의 두께를 갖는다. 다양한 구현예에서, 삽입 하위층은 0.01 ㎛ 내지 5 ㎛, 0.25 ㎛ 내지 5 ㎛, 0.5 ㎛ 내지 2 ㎛, 또는 그 안에 포함된 임의의 범위의 두께를 갖는다.
본 발명의 일 구현예에서, 개질된 삽입 층은 2개의 상: 귀금속 상 및 삽입 상을 포함한다. 이러한 구조는 도 4에 상세하게 도시되어 있다. 통상적으로, 삽입 단계는 솔더링가능하지 않기 때문에, 솔더링가능한 표면(230S)이 대부분 귀금속 상을 포함하여 솔더링 가능성을 보장한다면 유용하다. 다양한 배열에서, 솔더링가능한 표면은 50% 초과, 60% 초과, 또는 70% 초과의 귀금속 상을 함유한다. 일 배열에서, 개질된 삽입 층의 솔더링가능한 표면은 대부분 귀금속(들)을 함유한다. 평면도 EDX를 사용하여 개질된 삽입 층의 표면 상의 원소들의 농도를 측정하였다. SEM/EDX는 앞에서 기술된 장비를 사용하여 7 mm 샘플 작동 거리 및 500 배 확대로 10 kV의 가속 전압에서 수행되었다. 다양한 구현예에서, 개질된 삽입 층(230)의 외부 표면(230S)의 적어도 70 wt%, 적어도 80 wt%, 적어도 90 wt%, 적어도 95 wt%, 또는 적어도 98 wt%는 금, 은, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합 중 하나 이상을 함유한다. 소성 조건, 삽입 입자 및 귀금속 입자 유형 및 크기는 모두 개질된 삽입 층 모폴로지의 상 분리 정도에 영향을 미친다.
개질된 금속 입자 층(도 2에서 222로 도시됨)은 금속 입자 층(도 2에서 220으로 도시됨)이 함유한 것보다 훨씬 더 높은 농도의 삽입 입자 재료를 함유한다. 개질된 금속 입자 층의 단면으로부터 및 실제 다층 스택 내의 금속 입자 층으로부터 취한 EDX 스펙트럼들을 비교하여 개질된 금속 입자 층 내로 삽입된 개질된 삽입 층으로부터의 재료의 농도를 측정하는 데 사용할 수 있다. 7 mm의 샘플 작업 거리로 20 kV에서 작동하는 앞에서 기술된 SEM/EDX 장비를 사용하여, 개질된 금속 입자 층의 단면 샘플에서, 삽입 입자(예를 들어, 비스무트)로부터의 금속 대 총 금속(예를 들어, 비스무트 및 알루미늄)의 비율을 측정하였다. 중량비(삽입 금속 대 총 금속)는 IM:M 비로 지칭된다. 개질된 금속 입자 층으로부터 적어도 500 ㎛ 떨어진 금속 입자 층의 영역에서 기준선(baseline) EDX 분석을 수행하여 재현 가능한 측정을 보장하였다. 개질된 금속 입자 층으로부터 제2 EDX 스펙트럼을 취하였고, 스펙트럼을 비교하였다. IM:M 비를 측정할 때, 금속성 원소의 피크만 고려되었다(즉, 탄소, 황, 및 산소로부터의 피크는 무시됨). 비를 분석할 때, 신뢰할 수 없는 결과를 방지하기 위해 기재로부터 귀금속 및 모든 금속성 원소를 배제하였다. 예시적인 구현예에서, 건조된 금속 입자 층(도 1에서 120으로 도시됨)이 알루미늄 입자를 함유하고 삽입 층(130)이 비스무트 및 은 입자를 함유했을 때, 금속 입자 층(즉, 소성 후에)은 1:99의 Bi:(Al+Bi) (IM:M) 비로 대략 1 wt%의 비스무트 및 98 wt% 초과의 알루미늄을 함유하였다. 다른 삽입 금속 성분은 개질된 금속 입자 층의 0.25 wt% 미만을 구성하며 IM:M 비를 계산할 때 고려되지 않는다. 다양한 다른 구현예에서, IM:M 비는 1: 106, 1:1000, 1:100, 1:50, 1:25, 또는 1:10이다.
주목되어야 하는 바와 같이, 기재는 어느 정도 표면 거칠기를 가질 수 있으며, 이로 인해 기재과의 계면도 또한 거칠어질 수 있다. 도 5는 본 발명의 일 구현예에 따른 이러한 기재(510), 개질된 금속 입자 층(522) 및 개질된 삽입 층(530)의 일부를 도시하는 개략적인 단면도이다. 기재(510)과 개질된 금속 입자층(522) 사이에는 평평하지 않는 계면(501B)이 존재한다. 개질된 금속 입자층(522)과 개질된 삽입 층(530) 사이에는 평평하지 않는 계면(522B)이 존재한다. 라인(502)은 개질된 금속 입자층(522)으로의 기재(510)의 가장 깊은 침입을 나타낸다. 라인(504)은 개질된 금속 입자 층(522) 내로의 개질된 삽입 층(530)의 가장 깊은 침입을 나타낸다. 라인(502)과 라인(504) 사이의 개질된 금속 입자 층(522)의 영역은 샘플링 영역(522A)으로 지칭될 수 있다. 개질된 금속 입자 층(522) 중의 IM:M 비를 측정할 때, 계면 거칠기로 인한 허위의 결과를 피하기 위해 그러한 분석을 샘플링 영역(522A)으로 제한하는 것이 유용할 수 있다.
예시적인 구현예에서, 개질된 금속 입자 층에서의 IM:M 비는 금속 입자 층에서(개질된 금속 입자 층으로부터 적어도 500 ㎛ 떨어진 영역에서)보다 20% 더 높거나, 50% 더 높거나, 100% 더 높거나, 200% 더 높거나, 500% 더 높거나, 또는 1000% 더 높다. 예시적인 구현예에서, 비스무트 입자를 함유하는 삽입 층은 알루미늄 입자 층 상에 위치하며, 개질된 금속 입자 층(도 5에서 522A로 나타낸 것과 같은 샘플링 영역에서 분석된 바와 같이)은 1:25의 Bi:(Al+Bi) (또는 IM:M) 비의 경우 4 wt% 비스무트 및 96 wt% 알루미늄을 함유한다. Bi:(Al+Bi) 비는 금속 입자 층에서보다 개질된 금속 입자 층에서 400% 더 높다.
삽입 층이 하나보다 많은 금속을 함유하는 결정성 금속 산화물 및/또는 유리 프릿을 함유하는 경우, 삽입 금속 성분은 EDX에 의해 정량화되고 합산되어 IM:M 비를 측정한다. 예를 들어, 유리 프릿에 비스무트와 납이 모두 포함되어 있으면, 비율은 (Bi+Pb):(Bi+Pb+Al)로 기술된다.
다양한 구현예에서, 소성된 다층 스택은 또한, 소성 동안 건조된 금속 입자 층의 금속 입자와 기재 사이의 상호작용으로부터 형성된 고체 화합물 층을 포함한다. 고체 화합물 층은 이들의 합금, 이들의 공융체(eutectics), 이들의 복합체, 이들의 혼합물, 또는 이들의 조합을 포함할 수 있지만, 이에 제한되지는 않는다. 일 배열에서, 개질된 금속 입자 층 및 기재는 그들의 계면에서 고체 화합물 영역(들)을 형성한다. 고체 화합물 영역(들)은 하나 이상의 합금을 함유할 수 있다. 고체 화합물 영역(들)은 연속적 (층) 또는 반연속적일 수 있다. 기재 및 금속 입자 층의 조성에 따라, 형성되는 합금(들) 또는 다른 화합물들은 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 실리콘, 산소, 탄소, 게르마늄, 갈륨, 비소, 인듐 및 인 중 하나 이상을 포함할 수 있다. 예를 들어, 알루미늄 및 실리콘은, 냉각시, 실리콘 계면에서 고체 알루미늄-실리콘(Al-Si) 공융 층을 생성하는 660 ℃ 초과의 온도에서 공융체를 형성할 수 있다. 예시적인 구현예에서, 고체 화합물 층은 실리콘 기재의 일부분 상에 형성된 고체 Al-Si 공융 층이다. 고체 Al-Si 공융 층의 형성 및 모폴로지는 실리콘 태양 전지에서 잘 알려져 있다. 다른 구현예에서, 기재에는 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 티타늄, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합 중 적어도 하나로 도핑된다. 일 실시예에서, 알루미늄은 실리콘에서 p형 도펀트이고, 소성 동안, 기재에 인접한 알루미늄 입자 층으로부터의 알루미늄은 실리콘 기재에서 고도의 p-형 도핑 영역을 형성하기 위해 더 많은 알루미늄 도펀트를 제공하고, 이는 후면 전계(back-surface field)로 공지되어 있다.
대기 조건에 따라, 삽입 입자들은 소성된 다층 스택에서 개질된 금속 입자 층으로 용융 및 삽입될 때 다중상 변화를 겪을 수 있다. 개질된 금속 입자 층 및 기재의 재료에 따라, 삽입 입자들은 또한, 개질된 금속 입자 층 내로 삽입될 때 결정성 화합물을 형성할 수 있다. 이러한 결정성 화합물은 개질된 금속 입자 층의 금속 입자들 사이의 응집을 향상시키고, 특정 원소들의 상호확산을 방지하고, 및/또는 소성된 다층 스택에서 금속 층들 사이의 전기 접촉 저항을 감소시킬 수 있다. 일 구현예에서, 개질된 삽입 층 및 개질된 금속 입자 층은 비스무트; 및 산소, 실리콘, 및 은, 이들의 합금, 이들의 복합체, 및 이들의 다른 조합 중 적어도 하나;로 이루어진 결정립(crystallites)을 함유한다.
본 발명의 일 구현예에서, 귀금속 상은 금, 은, 백금, 팔라듐, 로듐, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 일 배열에서, 귀금속 상은 본질적으로 이들 재료 중 하나 이상으로 구성된다. 이들 재료 중 하나가 귀금속 상의 대부분을 구성할 때, 귀금속 상은 그 재료가 풍부한 것으로 기술된다. 예를 들어, 귀금속 상, 귀금속 층, 또는 귀금속 하위층이 대부분 은을 함유하는 경우, 각각 은-풍부 영역, 은-풍부 층, 또는 은-풍부 하위층으로 지칭될 수 있다.
삽입 상은 삽입 입자들로부터의 원소들을 함유하고, 또한, 외부 환경으로부터의 원소들(예를 들어, 산소), 및 인접한 금속 입자 층 내의 귀금속 입자들 및 인근의 기재로부터의 소량의 원소들을 포함할 수 있는데, 이들은 소성 동안 혼입되었던 것들이다. 저온 비금속, 결정성 금속 산화물 및/또는 유리 프릿이 삽입 입자로 사용되는지에 따라, 광범위한 원소들이 삽입 상에 존재할 수 있다. 일 구현예에서(삽입 입자들이 전적으로 저온 비금속인 경우에), 삽입 층은 비스무트, 붕소, 주석, 텔루륨, 안티몬, 납, 산소, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 함유한다. 다른 구현예에서(삽입 입자들이 전적으로 결정성 금속 산화물인 경우), 삽입 상은 비스무트, 주석, 텔루륨, 안티몬, 납, 바나듐 크롬, 몰리브덴, 붕소, 망간, 코발트, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합의 산화물로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 다른 구현예에서(삽입 입자들이 전적으로 유리 프릿인 경우), 삽입 상은 산소 및 하기의 원소들 중 적어도 하나를 함유한다: 실리콘, 붕소, 게르마늄, 리튬, 소듐, 포타슘, 세슘, 마그네슘, 칼슘, 스트론튬, 바륨, 지르코늄, 하프늄, 바나듐, 니오븀, 크롬, 몰리브덴, 망간, 레늄, 철, 코발트, 아연, 카드뮴, 갈륨, 인듐, 탄소, 주석, 납, 질소, 인, 비소, 안티몬, 비스무트, 황, 셀레늄, 텔루륨, 불소, 염소, 브롬, 요오드, 란타늄, 세륨, 및 이들의 합금, 이들의 복합체, 및 이들의 다른 조합. 이들 재료 중 하나가 삽입 영역의 대부분을 구성할 때, 삽입 영역은 그 재료가 풍부한 것으로 기술된다. 예를 들어, 삽입 영역, 삽입 층, 또는 삽입 하위층이 대부분 비스무트를 포함하는 경우, 각각 비스무트-풍부 영역, 비스무트-풍부 층, 또는 비스무트-풍부 하위층으로 지칭될 수 있다.
소성된 다층 스택 및 적용의 예
주로 알루미늄, 구리, 철, 니켈, 몰리브덴, 텅스텐, 탄탈륨, 및 티타늄을 포함하는 금속 입자 층은, 소성 후, 약하게 활성화된(RMA) 플럭스(mildly activated (RMA) fluxes) 및 주석 기반 솔더로 솔더링할 수 없다. 그러나, 태양 전지 및 다른 장치에서, 알루미늄 입자 층과 같은 금속 입자 층과의 전기적 연결을 형성하기 위해 리본을 솔더링하는 것이 매우 바람직하다. 본 명세서에 개시된 바와 같이, 은 및 금과 같은 귀금속을 함유하는 본 발명의 삽입 페이스트는 금속 입자 층에 사용되어 공기 중에서 소성됨으로써, 고도로 솔더링가능한 표면을 생성할 수 있다. 이는 귀금속을 첨가함으로써 금속 입자 층의 솔더링 능력을 증가시키는 다른 시도들과는 대조적인데, 왜냐하면, 다층 스택에서 소성될 때 귀금속은 통상적으로 금속 입자 층(예를 들어, 알루미늄)과 상호확산됨으로써, 귀금속을 너무 적게 함유하여 솔더링이 잘되지 않는 솔더링가능한 표면을 발생시키기 때문이다. 예를 들어, 알루미늄 입자 층 상에 10 wt% 미만의 유리 프릿을 함유하는 상업적으로 입수가능한 은 후면 태빙 페이스트의 층을 소성시켜도, 솔더링가능한 표면이 생성되지 않는다. 이러한 층은 소성 단계 동안 상당한 은-알루미늄 상호확산을 겪게 되며, 결과적으로 생성된 은 알루미나이드(silver aluminide) 표면은 솔더링가능하지 않다.
본 명세서에 개시된 바와 같이, 삽입 층은, 1) 귀금속의 확산을 차단하고 솔더링가능한 표면을 제공하기 위해, 2) 금속 입자 층을 기계적으로 강화하기 위해, 그리고 3) 금속 입자 층 아래의 층을 에칭하는 것을 돕기 위해, 금속 입자 층의 재료 특성을 개질하는데 사용될 수 있다. 본 발명의 일 구현예에서, 은으로 제조된 귀금속 입자 및 비스무트 금속 또는 비스무트 기반 유리 프릿으로 제조된 삽입 입자를 포함하는 삽입 페이스트, 및 알루미늄 입자를 함유하는 인접한 금속 입자 층들을 사용하여 다층 스택을 형성하였다. 소성된 다층 스택은, 베어 실리콘 웨이퍼(bare silicon wafer) 상에 알루미늄 페이스트(통상적으로 태양 전지 응용에 사용되는)를 스크린 인쇄하는 단계, 250 ℃에서 30 초 동안 샘플을 건조하는 단계, 건조된 알루미늄 입자 층의 일부분 상에 삽입 페이스트를 스크린 인쇄하는 단계, 250 ℃에서 30 초 동안 샘플을 건조하는 단계, 및 700 ℃ 내지 820 ℃의 피크 온도 및 10 ℃/sec 초과의 가열 및 냉각 속도를 갖는 스파이크 소성 프로파일(spike fire profile)을 사용하여 샘플을 공소성시키는 단계에 의해 형성되었다. 모든 건조 및 소성 단계들은 실리콘 태양 전지 제조에 통상적으로 사용되는 Despatch CDF 7210 퍼니스를 사용하여 수행되었다.
SEM/EDS 분석을 사용하여, 소성된 다층 스택의 연마된 단면 내의 다양한 영역들의 원소 조성을 측정하고 삽입 공정을 연구하였다. SEM/EDX는 두 가지 상이한 작동 모드를 사용하여 앞에서 설명한 장비로 수행되었다. SEM 현미경 사진은, SE2 및 Inlens로 지칭되는 두 가지 모드를 사용하여, Zeiss Gemini Ultra-55 분석 전계 방출 SEM으로 이미지화되었다. SE2 모드는, SE2 2차 전자 검출기 및 10 초의 스캐닝 사이클 시간을 사용하여, 5 내지 10 kV 및 5 내지 7 mm의 작동 거리에서, 작동되었다. 삽입 영역과 Al 입자 사이의 콘트라스트를 최대화하기 위해, 밝기 및 콘트라스트는 각각 0 내지 50%, 및 0 내지 60%에서 변화되었다. Inlens 모드는, InLens 2차 전자 검출기 및 10 초의 스캐닝 사이클 시간을 사용하여, 1 내지 3 kV 및 3 내지 7 mm의 작동 거리에서, 작동되었다. Inlens 모드에서 BSF를 이미지화하기 위해, 밝기를 0%로 설정하고 콘트라스트를 약 40%로 설정했다.
본 발명의 일 구현예에서, 10 내지 15 wt%의 삽입 입자를 포함하는 삽입 페이스트는 귀금속(즉, 은)과 금속 입자(즉, 알루미늄) 사이의 상호확산을 차단한다. 삽입 페이스트 A(표 1에 나타나 있음)는 12.5 wt%의 비스무트 입자 및 50 wt%의 Ag를 포함하며, 그에 따라, 1:4의 삽입 입자:귀금속 입자 중량비를 발생시킨다. 소성된 다층 스택을 앞에서 기술된 바와 같이 제조하였다. 소성된 다층 스택의 SEM은, 5 kV의 가속 전압, 7 mm의 작동 거리, 및 4,000 배의 확대율에서, 상기 기술된 바와 같은 장비로 SE2 모드에서 수행되었다.
도 6은 공소성된 다층 스택의 주사 전자 현미경 단면 이미지이다. 개질된 금속 입자 층(622) 상에 직접 위치하는 개질된 삽입 층(630)이 존재한다. 개질된 삽입 층(630)은, 비스무트 옥사이드를 포함하는 비스무트-풍부(삽입 상) 하위층(632), 및 은-풍부(귀금속) 하위층(634)을 포함한다. 개질된 금속 입자 층(622)은 알루미늄 입자(621), 및 비스무트-풍부 하위층(632)으로부터 퍼져나온(spread out) 삽입 상 재료(623)를 포함한다. 삽입 영역(632)은, 적어도 계면 영역(631) 근처에서, 알루미늄 입자(621) 상에 직접 위치한다. 삽입 하위층(632)은, 공소성 공정 동안, 개질된 삽입 층(630)으로부터의 은 및 개질된 금속 입자 층(622)으로부터의 알루미늄의 상호확산을 방지하는 것으로 보인다. 도 6은 앞의 도 4에서 설명된 층상 구조의 일 예이다. 귀금속 하위층(634)은 고도로 솔더링가능한 표면(개질된 금속 입자 층(622)으로부터 먼쪽에 있음)을 제공한다. 삽입 상 재료(623)는 개질된 금속 입자 층(622) 내로 깊게 침투하지 않는다. 개질된 금속 입자 층(622)은, 공소성 후 함께 약하게 소결되고 빈약한 기계적 강도를 갖는 알루미늄 입자들을 주로 함유한다. 금속 입자 층(622) 내로 깊게 침투하는데 이용가능한 충분한 비스무트가 없었고, 삽입 하위층(632)은 개질된 금속 입자 층(622)에 응력을 가할 수 있으며, 이는 공소성된 다층 스택을 기계적으로 약화시킬 수 있다. 이러한 공소성된 다층 스택의 박리 강도는 0.4 N/mm(Newton per millimeter) 미만이며, Al 입자들 사이의 지배적인 파괴 메커니즘(predominant failure mechanism)으로서 작용한다. 현재의 태양광 산업 표준은, 상업적으로 실행 가능한 것으로 간주되기 위해, 1 N/mm보다 큰 박리 강도를 요구한다.
삽입 페이스트 B(표 1에 나타나 있음)는 삽입 입자로서 유리 프릿을 사용하여 솔더링가능한 표면을 달성한다. 삽입 페이스트 B는 30 wt%의 비스무트계 유리 프릿 (삽입) 입자 및 45 wt%의 Ag를 함유하며, 그에 따라, 삽입 입자 대 귀금속 입자의 중량비가 1:1.5가 되도록 한다. 유리 프릿은 주로 비스무트를 함유하고, 387 ℃의 유리전이온도 및 419 ℃의 연화점을 갖는다. 소성된 다층 스택의 SEM은, 5 kV의 가속 전압, 7 mm의 작동 거리, 및 4,000 배 확대율에서, 상기 기술된 바와 같은 장비로 SE2 모드에서 수행되었다. 도 7은 본 발명의 일 구현예에 따른 이러한 공소성된 다층 스택의 주사 전자 현미경 단면 이미지이다. 개질된 금속 입자 층(722)은 알루미늄 입자(730)를 함유한다. 공소성 동안 비스무트 기반 유리 프릿은 Ag 입자로부터 완전히 상 분리되지는 않으며, 그에 따라, 다음의 두 개의 상: 앞의 도 3에서 도시된 것들과 유사한 귀금속 상(721) 및 비스무트 기반 삽입 상(740);을 갖는 개질된 삽입 층(750)을 발생시킨다. 개질된 삽입 층(750) 상의 표면(750S)은 50% 초과의 귀금속 상(721)을 함유한다. 표면(750S)은 태양 전지 산업에서 통상적으로 사용되는 플럭스들(예를 들어, Kester 952S, Kester 951, 및 Alpha NR205)에 의해 솔더링가능하다. 소성된 다층 스택의 전체 박리 강도는 0.5 N/mm 미만이며, 이는 개질된 알루미늄 입자 층(722) 내로의 비스무트 삽입 상(740)의 비교적 낮은 침투로 인한 것일 수 있다. 통상적으로, 개질된 삽입 층의 모폴로지는, 삽입 입자 조성, 및 삽입 층 내의 적재량을 변화시킴으로써 변형될 수 있다.
원소 상호확산을 차단하고 기저의 금속 입자 층을 강화시키는 삽입 페이스트
앞의 실시예들은, 귀금속(즉, 은) 입자와 금속 입자(즉, 알루미늄) 사이의 상호확산을 차단하도록 엔지니어링되었지만 그들의 소성된 층들은 솔더링시의 적절한 기계적 강도를 결여하는 2개의 페이스트 제형을 예시하였다. 삽입 페이스트 C(표 1에 나타나 있음)는 30 wt%의 비스무트 입자 및 45 wt%의 은 입자를 함유하며(즉, Ag:Bi 삽입 페이스트), 그에 따라, 1:1.5의 삽입 입자 대 귀금속 입자 중량비를 발생시킨다. 페이스트 내의 증가된 삽입 입자 함량은 개질된 금속 입자 층 내의 삽입 재료의 더 높은 농도를 생성하고, 기계적으로 더 강한 소성된 다층 스택을 발생시킨다. 삽입 페이스트 C는, BSF 다결정 p형 태양 전지를 제조하는 동안 상업용 은 후면 태빙 페이스트에 대한 드롭인 대체물(drop-in replacement)로서 사용되었다. 삽입 페이스트 C는, 은-온-알루미늄(Ag-on-Al), 후면 태빙, 플로팅 후면 태빙, 또는 태빙 삽입 페이스트(a silver-on-aluminum (Ag-on-Al), rear tabbing, floating rear tabbing, or tabbing intercalation paste)라고 지칭될 수도 있다. IM:M(삽입 금속:금속) 비율, 귀금속 표면 피복률을 평가하고 삽입 영역에 결정이 형성되는지 여부를 확인하기 위해, 결과적으로 생성된 소성된 다층 스택에 대해, 특성분석 도구 묶음(a suite of characterization tools)을 사용했다.
금속 입자 층에 대한 삽입 층의 영향은, 먼저 삽입 층의 부재하에서의 실리콘 기재 상의 소성된 알루미늄 입자 층의 모폴로지를 예시함으로써, 가장 잘 실증된다. 도 8은, 삽입 층을 함유하지 않는 실리콘 태양 전지의 영역으로부터 취해진 실리콘 기재(810) 상의 이러한 소성된 알루미늄 입자 층(822)의 SE2 모드에서의 주사 전자 현미경(SEM) 단면 이미지이다. 소성된 알루미늄 입자 층(822)은 두께가 약 20 ㎛이고 알루미늄 입자(821) 및 소량의 무기 바인더(즉, 유리 프릿)(840)를 함유한다. 동일한 알루미늄 입자 층의 InLens 모드 주사 전자 현미경 사진을 도 9에 나타내었다. InLens 모드에서, 후면 전계 영역(970) 및 고화된 알루미늄-실리콘(Al-Si) 공융 층(980)과 더불어, 알루미늄 입자 층(922), 알루미늄 입자(921), 및 실리콘 기재(910)가 명확하게 보인다.
공소성 후 개질된 금속 입자 층을 생성하는 것에 대한 삽입 층의 영향은 도 10을 참조하여 이해될 수 있다. 도 10은, 도 8에 도시된 이미지에서 사용되었지만 삽입 페이스트 C(표 1에 나타나 있음)를 사용하여 공소성된 다층 스택을 함유하는 영역으로부터 취해진 동일한 실리콘 태양 전지의 InLens SEM 단면 이미지이다. 공소성된 다층 스택(1000)은 개질된 삽입 층(1030), 개질된 알루미늄 입자 층(1022), 고화된 Al-Si 공융 층(1080), 알루미늄-도핑된 후면 전계(BSF) 영역(1070), 및 실리콘 기재(1010)를 함유한다. 예시적인 구현예에서, 실리콘 기재 내의 BSF는 cm3 당 1017 내지 1020개의 원자가 되도록 p형으로 도핑된다.
도 10의 공소성된 다층 스택의 SE2 모드 주사 전자 현미경 사진이 도 11에 도시되어 있다. InLens 모드는 BSF 영역을 명확하게 나타내지만, SE2 모드는 개질된 알루미늄 입자 층 내의 비스무트(삽입 상)를 이미징하는데 선호되는 모드이다. 공소성된 다층 스택(1100)은 개질된 삽입 층(1130), 개질된 알루미늄 입자 층(1122), 및 실리콘 기재(1110)를 함유한다. 개질된 삽입 층(1130) 내의 은 하위층(1134) 및 비스무트 삽입 하위층(1132)도 볼 수 있다. 이 이미지에서는 BSF 영역 및 고화된 Al-Si 공융 층을 명확하게 볼 수 없다. 개질된 알루미늄 입자 층(1122)은, 공소성 동안, 알루미늄 입자(1102) 주위에 삽입된 다량의 비스무트 삽입 재료(1103)를 함유한다. 일부 사례들에서, 비스무트와 은 사이의 콘트라스트는, 하위층들; 및 알루미늄 입자 층 내로의 비스무트 삽입 정도;를 명확하게 식별하기에 충분히 강하지 않을 수 있다. 그러한 사례들에 있어서, 공소성된 다층 스택 내의 은 및 비스무트 배치를 완전하게 측정하기 위해, 단면들의 원소 맵이 SEM/EDX를 사용하여 만들어질 수 있다.
삽입으로 인한, 개질된 알루미늄 입자 층 내의 삽입 금속(즉, 비스무트)의 양은, 동일한 단면 샘플 내의 개질된 알루미늄 입자 층 영역 및 알루미늄 입자 층 영역으로부터 취한 EDX 스펙트럼들을 비교함으로써 측정될 수 있다. 이 영역들이 서로 1 ㎛ 보다 멀리 떨어져 있으면 가장 유용하다. 이 비교를 수행하는 방법은 IM:M 또는 Bi:(Bi+Al) 비율로서 앞에서 설명된 바 있다. 이러한 분석은 삽입 페이스트가 태양 전지의 제조에 사용되었는지를 결정하는데 유용할 수 있다. 태양 전지의 금속화 층은 전형적으로, 알루미늄, 은, 비스무트, 납, 및 아연을 포함하는 금속들의 좁은 하위세트로 이루어진다. 상업용 태양 전지에서, 알루미늄 입자 층은 거의 전적으로 알루미늄만을 함유한다.
일 예에서, 삽입 페이스트 C의 삽입 입자는 전적으로 비스무트만을 함유하고, 금속 입자 층 내의 금속 입자는 대부분 알루미늄이다. 알루미늄 입자 층(즉, 삽입 페이스트와 상호작용을 갖지 않았음) 및 개질된 알루미늄 입자 층 내의 비스무트 대 비스무트+알루미늄(Bi:(Bi+Al))의 비를 비교하는 것은, 삽입 페이스트가 태양 전지에 혼입되었는지 여부를 결정하는데 유용한 척도이다. 이들 2개의 층에 대한 EDX 스펙트럼은, 20 kV의 가속 전압, 및 7 mm의 작동 거리에서, 앞에서 기술된 장비를 사용하여 대략 3 분 동안 측정되었다. 도 8의 소성된 알루미늄 입자 층(822)에 대한 EDX 스펙트럼은 영역(898)으로부터 수집되었다. 도 11의 개질된 알루미늄 입자 층(1122)에 대한 EDX 스펙트럼은 영역(1199)으로부터 수집되었다. 원소 정량화는, 자동 원소 식별, 백그라운드 차감 및 피크 피팅을 위해 Bruker Quantax Esprit 2.0 소프트웨어를 사용하여 이들 스펙트럼에서 수행되었다. EDX 스펙트럼은 도 12에 도시되어 있다. 알루미늄 및 비스무트 금속 피크 면적을, 2개의 층에 대해 도 12의 EDX 스펙트럼으로부터 정량화하여 wt%를 계산하였고, 이를 하기 표 II에 요약하였다. EDX 스펙트럼에서 상당한 양으로 존재하는 다른 금속을 식별할 수 없었다. 도 12a에 도시된 알루미늄 입자 층 EDX 스펙트럼은 1:244의 Bi:(Bi+Al) 중량비를 산출하고, 도 12b에 도시된 개질된 알루미늄 입자 층 스펙트럼은 대략 1:4의 Bi:(Bi+Al) 중량비를 산출하며, 이는 표 2에 나타낸 바와 같다. 개질된 알루미늄 입자 층(1122) 내의 Bi:(Bi+Al) 중량비는 Ag:Bi 삽입 층과 접촉하지 않는 소성된 알루미늄 입자 층(822)에서보다 대략 62배 더 높다. 다양한 구현예에서, 제조된 소성된 다층 스택 내의 Bi:(Bi+Al)의 비는, 소성된 알루미늄 입자 층에서보다 개질된 알루미늄 입자 층에서, 적어도 20%, 또는 적어도 50%, 또는 적어도 2배, 또는 적어도 5배, 또는 적어도 10배, 또는 적어도 50배 더 높다.
표 2: 알루미늄 비스무트 EDX 정량화 및 그 결과로 얻은 Bi:(Bi+AI) 중량비
Al Bi Bi:(Bi+Al) 비
알루미늄 입자 층 40.290 0.166 1:244
개질된 알루미늄 입자 층 43.641 14.974 1:3.91
평면도 EDX는 실리콘 태양 전지에서 후면 태빙 층의 표면 상의 원소들의 농도를 측정하는데 사용될 수 있다. 평면도에서, EDX는 표면 영역들을 약 4 ㎛ 이하의 깊이까지 탐지함으로써, 공소성된 다층 스택에서의 상호확산 정도를 식별하는데 유용한 기술이 된다: 귀금속 농도가 높을수록 상호확산이 적다는 것을 의미하고, 귀금속 농도가 낮을수록 상호확산이 많이 발생했음을 의미한다. 도 13은 본 발명의 일 구현예에 따른, Ag:Bi 삽입 층을 포함하는 후면 태빙 층의 표면에서 취한 평면도 EDX 스펙트럼이다. EDX 스펙트럼은 10 kV의 가속 전압, 7 mm의 작동 거리, 및 500배의 확대율에서 작동되는 SEM을 사용하여 수집되었다. 3.5 내지 4 keV의 주요 피크와 0.3 keV에서의 작은 피크는 모두 은으로서 식별된다. 스펙트럼의 나머지 작은 피크들은 다음과 같이 식별된다: 0.3 keV에서의 탄소(작은 은 피크와 얽혀(convoluted) 있음); 0.52 keV에서의 산소; 1.48 keV에서의 알루미늄; 2.4 keV에서의 비스무트. Bruker Quantax Esprit 2.0 소프트웨어를 사용하여 원소 정량화를 자동으로 수행하여, 배경을 차감하고 원소 피크를 식별한 다음, x선 에너지의 피크 강도를 피팅하였다. 각 원소의 정규화된 중량 백분율은 하기 표 3에 나타내었다. 후면 태빙 층의 표면 상의 총 은 피복률(total silver coverage)은 96.3 중량 퍼센트(wt%)이다.
표 3: 후면 태빙 층 표면의 정규화된 원소 중량 백분율
원소 정규화된 wt%
탄소 0.784
96.342
실리콘 0.002
알루미늄 0.153
비스무트 1.912
산소 0.807
은 및 비스무트를 함유하는 삽입 층은, 건조된 알루미늄계 금속 입자 층 상에서 소성될 때, 몇 가지 독특한 결정 상들을 형성할 수 있다. XRD는, 삽입 층에서 비스무트 입자를 사용하는 소성된 다층 스택과, 무기 바인더로서 10 wt% 미만의 유리 프릿을 갖는 종래의 은계 태빙 페이스트를 사용하는 소성된 다층 스택을 구별하기 위해, 사용될 수 있다. VANTEC-500 면적 검출기, 및 35 kV 및 40 mA에서 작동되는 코발트 x선 공급원이 장착된 Bruker ZXS D8 Discover GADDS x선 회절계를 사용하여 XRD를 수행하였다. 실리콘 태양 전지의 후면 태빙 층 상에서 소성된 다층 스택의 XRD 패턴이 도 14에 도시되어 있다. 회절도(Diffractograms)는, 2θ에서 25 내지 80°의 총 윈도우에 대해 결합된 2개의 25° 프레임들에서 코발트 Kα 파장을 사용하여 측정되었다. x선 조사 하에서 각 프레임을 30 분 동안 측정하였다. 도 14의 2개의 회절 패턴에 대해서는 백그라운드 차감이 수행되지 않았다. 패턴들은 가장 큰 피크에 대해 1로 정규화되었고, 0.01 배경을 데이터에 부가하여, 로그(강도)로 플롯팅하였다.
XRD 회절 패턴은, Ag:Bi 삽입 층 또는 태양 전지의 후면 태빙 층과 함께 형성된 소성된 다층 스택이, 비스무트 없이 형성된 것과 비교하여, 다른 패턴을 갖는다는 것을 보여준다. XRD 패턴 A는 실리콘 태양 전지의 후면 태빙 층 상의 공소성된 다층 스택으로부터 나온 것이다. 공소성된 다층 스택은 대략 45 wt%의 은, 30 wt%의 Bi, 및 25 wt%의 유기 비이클을 함유한 삽입 페이스트(앞의 표 1의 페이스트 C의 경우에 해당)를 사용하여 형성된 개질된 삽입 층을 포함하였다. 피크(1410)는 은으로서 식별되고, 피크(1420)는 비스무트 옥사이드(Bi2O3)의 결정립이다. XRD 패턴 B는, 알루미늄 입자 층 상의 삽입 층으로서 10 wt% 미만의 유리 프릿을 함유하는 상업적으로 입수가능한 후면 태빙 페이스트를 사용하여 형성된 실리콘 태양 전지의 후면 태빙 층 상의 공소성된 다층 스택으로부터 나온 것이다. 공소성된 다층 스택은 색상이 어두운데, 이는 상당한 은-알루미늄 상호확산을 나타낸다. 피크(1450)는 실리콘-알루미늄 공융 상으로서 식별된다. 피크(1460)는 은-알루미늄 합금 상(즉, Ag2Al)으로서 식별된다. 은 피크(1410)는 비스무트 옥사이드 화합물과 함께 패턴 A에서 관찰되지만, 패턴 B에서는 관찰되지 않으며, 패턴 B에서는 은이 은-알루미늄 합금(1450)의 일부로서만 관찰된다. 이것은 비스무트가 소성된 다층 스택에서의 상호확산을 방지한다는 추가 증거이다. 일 구현예에서, 실리콘 태양 전지의 후면 태빙 층은: 비스무트의 결정립; 및 실리콘, 은, 이들의 산화물, 이들의 합금, 이들의 복합체, 또는 이들의 다른 조합과 같은 적어도 하나의 다른 원소;를 함유한다. 다른 구현예에서, 후면 태빙 층은 비스무트 옥사이드 결정립을 함유한다. 다른 구현예에서, 삽입 영역은 소성 동안 다중 상 변환(multiple phase transformation)을 겪는다.
삽입 층은 소성 동안 유전체 층을 통해 에칭할 수 있음
일부 장치 응용에서, 기재 표면을 패시베이션하고 전자 특성을 개선하기 위해, 금속 층이 침착되기 전에, 유전체 층이 기재 표면 상에 침착된다. 유전체 층은 또한, 기재와 인접한 금속 입자 층(들) 사이에서 종들의 상호확산을 방지할 수 있다. 일부 경우에, 기재와 금속 입자 층 사이의 전기전도성을 향상시키기 위해, 기재와 금속 입자 층 사이에 화합물을 형성하도록, 유전체 층을 통해 에칭하는 것이 매우 바람직할 수 있다. 비스무트 및 납을 함유하는 유리 프릿은 실리콘 태양 전지의 공소성 동안 다양한 유전체 층(예를 들어, 실리콘 니트라이드)을 통해 침투하는 것으로 알려져 있다. 예시적인 구현예에서, 삽입 페이스트 D(상기 표 1로부터)는, 대략 30 wt%의 은, 20 wt%의 삽입 입자(15 wt%의 금속 비스무트 입자, 5 wt% 높은-납-함량 유리 프릿), 및 50 wt% 유기 비이클을 함유한다. 이러한 삽입 페이스트는 유전체 층을 통한 에칭이 요구되는 경우에 특히 유용할 수 있다.
도 15는 본 발명의 일 구현예에 따른, 소성 전의, 적어도 하나의 유전체 층(1513)으로 코팅된 기재(1510)를 포함하는 다층 스택(1500)의 도식적인 단면도를 보여준다. 건조된 금속 입자 층(1520)은 유전체 층(1513)의 일부분 상에 있다. 앞에서 언급된 바와 같이, 삽입 입자 및 귀금속 입자로 이루어진 삽입 층(1530)은 건조된 금속 입자 층(1520)의 일부분 상에 있다. 소성 전에, 귀금속 입자 및 삽입 입자는 삽입 층(1530) 내에 균일하게 분포될 수 있다. 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합 중 적어도 하나를 함유한다. 일 배열에서, 유전체 층(1513)은 75 nm 두께의 실리콘 니트라이드 층이다. 다른 구현예에서, 유전체 층(1513)과 기재(1510) 사이에 제2 유전체 층(미도시)이 존재한다. 일 배열에서, 제2 유전체 층은 기재(1510) 상에 직접 위치하는 10 nm 두께의 알루미나 층이고, 유전체 층(1513)은 알루미나 층 상에 직접 위치하는 75 nm 두께의 실리콘 니트라이드 층이다. 건조된 금속 입자 층(1520)은 유전체 층(1513) 상에 금속 입자 페이스트를 침착하고 이어서 건조함으로써 형성된다. 일 배열에서, 건조된 금속 입자 층(1520)은 두께가 20 μm이고 알루미늄 입자를 함유한다. 납 또는 비스무트를 함유하는 유리 프릿(들)과 같은 삽입 입자를 포함하는 삽입 층(1530)은 건조된 금속 입자 층(1520) 상에 침착되고, 그에 따라 건조된 금속 입자 층(1520)의 적어도 일부분을 덮게 되며, 그 다음 건조된다.
도 16은 본 발명의 일 구현예에 따른, 소성된 다층 스택(1600)(소성된 후의 도 15의 구조체(1500))을 보여주는 도식적인 단면도이다. 기재(1610)의 일부분은 적어도 하나의 유전체 층(1614)으로 코팅된다. 공소성 동안, 개질된 삽입 층(1630) 내의 적어도 일부의 삽입 입자(도 15를 참조하여 기술된 바와 같이 유리 프릿(들)을 포함함)는 용융되어 흐르기 시작하고, 그에 따라, 개질된 금속 입자 층(1622) 내로 삽입된다. 일 배열에서, 개질된 삽입 층(1630) 내의 유리 프릿 입자로부터의 재료는 개질된 금속 입자 층(1622)의 금속 입자 내로 침투하여 이를 통과한 후, 유전체 층(1613)(소성 전의 1513) 내로 에칭해 들어가며, 그에 따라, 개질된 금속 입자 층(1622)으로부터의 일부 금속이 기재(1610)와 화학적 및 전기적으로 상호작용하는 것을 가능하게 함으로써, 하나 이상의 새로운 화합물(1614)을 형성한다. 개질된 삽입 층(1630)으로부터의 다른 삽입 입자(예를 들어, 비스무트 입자)도 개질된 금속 입자 층(1622) 내로 삽입될 수 있으며, 구조적 지지를 제공할 수 있다. 일 배열에서, 도 2를 참조하여 위에서 더욱 상세히 설명된 바와 같이, 개질된 삽입 층(1630) 내의 귀금속 입자 및 삽입 입자의 적어도 일부는, 서로 상 분리되는 상들을 형성한다. 일부 배열에서, 적은 양의 또는 단지 미량의 삽입 입자 재료가 침투해 들어가는 금속 입자 영역들(1620)(유전체 층(1613) 상에 위치함)이 또한 존재한다. 예시적인 구현예에서, 삽입 입자는 비스무트 입자 및 유리 프릿 입자이고, 금속 입자는 알루미늄이다.
버클링(buckling)을 줄이기 위해 금속 입자 층의 두께에 변화를 도입함
삽입 층은 소성 동안 기저의 개질된 금속 입자 층에 응력을 유발할 수 있으며, 이는 버클링 또는 주름을 유발할 수 있고, 따라서, 불량한 층 강도 및 층들 사이의 불량한 전기적 연통을 야기할 수 있다. 예를 들어, 삽입 층은 인접한 개질된 금속 입자 층과 다른 열팽창계수를 가질 수 있으며, 그에 따라, 소성 동안 이 층들이 상이하게 팽창 또는 수축하도록 만든다. 인접한 개질된 금속 입자 층의 다른 응력 공급원은, 금속 입자들 사이로의, 용융된 삽입 입자 재료의 삽입일 수 있다. 이러한 응력은 개질된 금속 입자 층 및/또는 개질된 삽입 층이 버클링되거나 주름지게 할 수 있다. 버클링 또는 주름은 층 두께의 큰, 주기적 또는 비주기적, 편차로서 기술될 수 있다. 종종 이것은 층들 사이의 박리를 초래한다. 예를 들어, 건조된 금속 입자 층 상의 삽입 층이 소성되기 전에, 삽입 층 및 건조된 금속 입자 층을 포함하는 스택의 초기 두께는 모든 곳에서 거의 동일하다. 공소성 후, 개질된 삽입 층 및 개질된 금속 입자 층을 함유하는 소성된 다층 스택의 두께는 일부 영역에서 초기 두께보다 3 배 더 클 수 있다.
도 17은 버클링이 발생한 공소성된 다층 스택의 평면도 광학 현미경 사진이다. 개질된 삽입 층(1730)을 볼 수 있다. 개질된 삽입 층(1730)은 버클링되며; 일부 피크 영역들(1712)이 도 17에 표시되어 있다. 인접한 금속 입자 층(1720)은 버클링되지 않았으며, 매끄럽거나 또는 대략 평평한 상태로 유지된다. 삽입 층(1730)이 버클링되었음에도 불구하고, 공소성된 다층 스택의 기계적 온전성은 1 N/mm 초과의 박리 강도로 강하게 유지된다. 그러나, 버클링은, 개질된 삽입 층(1730)과 태빙 리본(미도시)이 함께 솔더링될 때, 이들 사이의 우수하고 견고한 접촉을 형성하는 것을 어렵게 만들 수 있다. 개질된 삽입 층(1730)의 버클링된 표면은 삽입 층(1730)의 범위에 걸쳐 불완전한 솔더 젖음을 야기할 수 있으며, 이는 박리 강도 및 솔더 접합 신뢰성을 낮출 수 있다. 공소성된 다층 스택에서 버클링을 감소시키거나 제거하는 것은, 태빙 리본에 대한 성공적인 솔더링을 보장하는데, 유용할 수 있다.
가변 두께가 소성된 다층 스택에 도입됨으로써, 층들의 버클링 및/또는 주름을 상당히 감소시킬 수 있다. 하나 이상의 층이 가변 두께를 갖는 경우, 그러한 층들 사이에 평평하지 않은 계면이 발생될 수 있다. 가변 두께의 표시자는, 소성된 다층 필름 스택 내의 층들 사이의 평평하지 않은 계면이다. 가변 두께는, 제1 층의 일부분을 패터닝한 후 제1 층의 패터닝된 부분 상에 직접 제2 층을 인쇄하여 두 층 사이에 평평하지 않은 계면을 생성함으로써, 생성될 수 있다. 일 배열에서, 층은 패터닝된 스크린을 사용하여 인쇄된 결과로서 가변 두께를 갖는다. 소성 후, 개별 층들의 두께는 감소될 수 있지만, 소성으로 인해 가변 두께를 갖는 층이 균일한 두께를 갖는 층이되는 것은 아니다. 소성 전후에 단면 SEM 및 표면 토폴로지 기법을 사용하여 층의 가변 두께를 측정하고 정량화할 수 있다. 다양한 구현예에서, 층은, 1 x 1 mm 영역 내에서 측정될 때, 그 층이 그 층의 평균 두께보다 적어도 20% 더 크거나 또는 적어도 20% 더 작은 두께 변화를 가질 때, 가변 두께를 갖는 것으로 기술될 수 있다.
도 18은 본 발명의 일 구현예에 따른 건조된 금속 입자 층에서 가변 두께를 달성하기 위해 금속 입자 페이스트의 침착 동안 사용될 수 있는 스크린이다. 스크린(1800)은 개방 메쉬(1810) 및 일부 패터닝된 영역들(1820)을 갖는다. 패터닝된 영역들(1820)은 폐쇄 영역들(1821) 및 개방 영역들(1822)을 함유한다. 젖은 금속 입자 층의 인쇄 동안 스크린(1800)이 사용될 때, 페이스트는 개구부(1822) 및 개방 메쉬(1810)를 통해 흐르고 폐쇄 영역(1821)에 의해 차단되며, 이로 인해, 침착된 젖은 금속 입자 층이 가변 두께를 갖게 된다. 일 구현예에서, 젖은 금속 입자 층은 후속적으로 건조되어, 가변 두께를 갖는 건조된 금속 입자 층을 형성하며, 삽입 페이스트는 가변 두께를 갖는 건조된 금속 입자 층 상에 직접 침착된다.
메쉬 수(mesh count), 와이어 직경 및 형상, 프레임에 대한 와이어 각도, 에멀젼 두께, 및 스크린 디자인과 같은, 건조된 금속 입자 층의 가변 두께에 영향을 줄 수 있는 몇 가지 요인들이 있다. 메쉬 크기 및 와이어 직경은 인쇄될 수 있는 최소 패턴 형상 및 개구부를 결정한다. 건조된 금속 입자 층의 두께 변화는 또한 금속 입자 페이스트의 유변학적 특성에 의해 영향을 받으며, 이는 층 슬럼핑(layer slumping)에 영향을 미친다. 페이스트는, 이들이 기재 상에 침착되는 위치를 정확하게 제어하기 위해, 높은 점도 및 요변성(thixotropies)을 갖도록 설계될 수 있다. 스크린의 에멀젼 두께를 조정함으로써 금속 입자 층의 두께 변화의 크기를 변화시키는 것도 가능하다. 스크린은, 전체적으로 또는 특정 영역에서만 가변 층 두께를 갖는 기재 표면상의 연속된 건조된 금속 입자 층을 보장하도록 설계될 수 있다. 예시적인 구현예에서, 금속 입자 페이스트는 5 ㎛의 에멀젼 두께를 갖는 230 메쉬 스크린을 사용하여 인쇄된다. 일 배열에서, 패턴(1820)은 100 μm x 3 mm 폐쇄 영역들(1821)에 인접한 일련의 100 μm x 3 mm 개방 영역들(1822)을 갖는다. 패턴 유형, 주기성(또는, 주기성의 결여), 또는 크기에는 제한이 없다. 많은 패턴은 다양한 두께를 발생시킬 수 있으며, 다양한 인쇄 조건 및 페이스트 제형에 따라 패턴이 조정될 수 있다.
도 19는 본 발명의 일 구현예에 따른, 도 18의 스크린(1800)을 사용하여 기재(1910) 상에 침착된 가변 두께를 갖는 건조된 금속 입자 층의 도식적인 단면도이다. 스크린(1800)의 개방 메쉬 영역(1810)을 통해 금속 입자 페이스트를 침착한 다음 금속 입자 페이스트를 건조시킴으로써, 건조된 금속 입자 층(1920) 외부 영역(1925)을 형성하였다. 영역(1925)의 가변 두께 건조 금속 입자 층(1922)은 스크린(1800)의 마스킹된 영역(1820)을 통해 침착되었고, 가변 두께를 갖는다. 이어서, 삽입 페이스트가 영역(1925)에서 가변 두께 건조 금속 입자 층(1922) 상에 직접 인쇄되고 건조되어 삽입 층(1930)을 형성한다.
도 20은 본 발명의 일 구현예에 따른, 공소성된 후의 도 19의 구조체의 도식적인 단면도이다. 앞에서 기술된 바와 같이, 공소성은 삽입 층(1930)(도 19)으로부터의 재료가 기저의 가변 두께 건조 금속 입자 층(1922)(도 19) 내로 삽입되도록 하며, 그에 따라, 가변 두께 금속 입자 층(1922)을 가변 두께 개질 금속 입자 층(2062)으로 전환시키고, 삽입 층(1930)을 개질된 삽입 층(2030)으로 전환시킨다. 일 배열에서, 개질된 금속 입자 층(2062)은 주기적인 범프(bumps), 리지(ridges), 에지(edges) 및 다른 특징적 형상(feature shapes)을 포함하지만 이에 제한되지 않는 패터닝된 두께 변화를 갖는다. 주목되어야 하는 바와 같이, 개질된 삽입 층(1930)의 두께는 종종 균일하며, 개질된 삽입 층과 개질된 금속 입자 층 사이의 평평하지 않은 계면(다양한 두께로 인한)은 다층 스택의 총 층 두께의 변화를 측정함으로써 추론될 수 있다.
도 21은 금속 입자 페이스트가 도 18에 도시된 것과 같은 스크린을 사용하여 가변 두께(일부 영역들에서)로 인쇄된 공소성된 다층 스택의 평면도 광학 현미경 사진이다. 금속 입자 층의 가변 두께 영역 상에 직접 삽입 층이 인쇄되었고, 다층 스택이 공소성되어 상부 표면 상에 개질된 삽입 층(2121)을 형성하였으며, 그에 따라, 거의 평평한 금속 입자 층(2120)에 의해 양 측면에 경계가 형성되었다. 금속 입자 층(2120)은 평평한 상부 표면을 갖는다. 개질된 삽입 층(2121)의 표면은, 기저의 개질된 금속 입자 층에서의 두께의 변화를 반영하는 패턴으로 인해 평평하지 않다. 개질된 삽입 층(2121)의 표면은 도 17의 개질된 삽입 층(1730)에서 명확하게 보여지는 바와 같이 버클링 또는 주름의 징후를 나타내지 않는다. 본 발명의 일 구현예에서, 공소성된 다층 스택의 일부분은 가변 두께를 갖는다.
가변 두께를 기술하는 유용한 척도는 피크 두께와 밸리 두께를 평균 층 두께와 비교하는 것이다. 임의의 층에서, 의도하지 않은 두께 변동이 있을 수 있지만, 이러한 변동은 전형적으로 평균 층 두께의 20% 미만이다. 층의 두께가 평균 층 두께의 20% 미만으로 변하면, 층은 평평한 것으로(균일한 두께를 갖는 것으로) 간주될 수 있다. 금속 입자 페이스트를 인쇄하기 위한 스크린의 신중한 설계에 의해, 1 x 1 mm 영역 내에서 측정될 때 층의 평균 두께보다 적어도 20% 더 큰 또는 적어도 20% 더 작은 두께 변화를 갖는 가변 두께를 갖는 층을 생성하는 것이 가능하다.
소성된 다층 스택의 가변 두께는 연마된 단면 샘플의 SEM 이미지로부터 측정될 수 있다. 도 22는 본 발명의 일 구현예에 따른 가변 두께를 갖는 소성된 다층 스택(2210)의 일부분의 단면 SEM 이미지이다. 단면 샘플들을 상기 기술된 방법을 사용하여 제조하고 이미지화하였다. 소성된 다층 스택(2210)은 개질된 삽입 층(2211), 개질된 알루미늄 입자 층(2212), 및 실리콘 기재(2213)를 포함한다. 개질된 알루미늄 입자 층(2212)의 양 측면 상의 2개의 계면이 이미지에서 식별된다: 실리콘 기재(2213)와 개질된 알루미늄 입자 층(2212) 사이의 계면(2218), 및 개질된 알루미늄 입자 층(2212)과 개질된 삽입 층(2211) 사이의 계면(2217). 계면(2216)은 솔더링가능한 표면이다. 비교를 위해, 도 23은 가변 두께를 갖지 않는 평평한 알루미늄 입자 필름(2321)을 갖는 실리콘 기재(2322)를 도시한다.
도 22의 개질된 알루미늄 입자 층(2212)의 평균 두께는 평균 두께 측정에 의해 계산된다. 도 22에서 2개의 계면(2221 및 2218) 사이의 두께는 샘플에 걸쳐 규칙적인 간격(예를 들면, 10 마이크론)으로 측정되었다. 두께들은 또한 국소 최대값 및 국소 최소값에서 측정되었다. 이미지J 1.50a와 같은 소프트웨어를 사용하여 평균 두께, 및 최소 및 최대 두께를 얻을 수 있다. 단일 단면 샘플에서 보이는 피크 및 밸리는 전체 소성된 다층 스택을 대표하지 않을 수 있다. 따라서, 매우 많은 피크와 밸리가 측정되는 것을 보장하기 위해 여러 단면 샘플에 대해 이러한 측정을 하는 것이 유용하다. 이것들은 당해 기술분야의 통상의 기술자에게 알려진 방법이다.
도 22에 도시된 샘플의 경우, 개질된 알루미늄 입자 층(2212)의 평균 두께는 11.3 ㎛, 피크 두께는 18.4 ㎛, 그리고 밸리 두께는 5.2 ㎛이다. 피크 두께는 평균 두께보다 64% 더 크며 밸리 두께는 평균 두께보다 54% 더 작다. 다양한 구현예에서, 가변 두께를 갖는 층은 평균 층 두께보다 적어도 20%, 적어도 30%, 적어도 40%, 또는 적어도 50% 더 큰 피크 두께를 갖는다. 다양한 구현예에서, 가변 두께를 갖는 층은 평균 층 두께보다 적어도 20%, 적어도 30%, 적어도 40%, 또는 적어도 50% 더 작은 밸리 두께를 갖는다.
개질된 삽입 층(2211)이 연속적이고 두께가 대략 균일할 때, 개질된 삽입 층(2211)의 솔더링가능한 표면(2216)은 계면(2217)과 대략 평행하다. 본 발명의 일 구현예에서, 개질된 알루미늄 입자층(2212)에 대해 앞에서 기술된 모든 측정은, 솔더링가능한 표면(2216)과 계면(2217) 사이의 개질된 알루미늄 입자 층(2212) 및 개질된 삽입 층(2211)의 총 두께에 대해서도 이루어질 수 있다. 이들 2개의 조합된 층에 대한 두께 측정들의 비교는, 개질된 알루미늄 입자 층(2212) 단독에 대한 두께 측정들의 비교를 위한 우수한 근사치이다. 도 22의 조합된 층들에 있어서, 피크 두께는 평균 전체 두께 13.2 ㎛보다 44% 더 크고, 밸리 두께는 평균 전체 두께보다 43% 더 작다. 이 대안적인 방법은 소성된 다층 스택에서의 두께 변화를 체계적으로 과소 측정(under-measure)할 수 있다.
일부 적용의 경우, 소성된 다층 스택의 일부분만이 가변 두께를 갖는 것이 바람직할 수 있다. 예를 들어, 실리콘 태양 전지의 후면 상의 알루미늄 입자 층은 전형적으로 평평하다. 이러한 전지의 후면 상의 후면 태빙 층 부분들(개질된 삽입 층들을 포함)에 가변 두께를 도입하는 것이 유용할 수 있다. 후면 태빙 층의 일부분에서의 두께 변화와 주변 알루미늄 입자 층의 일부분에서의 두께 변화를 비교하는 것이, 가변 두께를 갖는 층들이 태양 전지의 후면에 사용되었는지 여부를 결정하는데 사용될 수 있다.
소성된 다층 필름 스택에서 가변 두께를 결정하는 또 다른 유용한 척도는, 평균 피크→밸리 높이인데, 이는 국소 최대값들의 평균과 국소 최소값들의 평균의 차이이다. 단면 SEM 이미지에서, 그 이미지 내에 국소 최대값 및 국소 최소값이 존재하는 것이 보장되지는 않으며, 따라서, 프로파일 측정법(profilometry), 코히어런트 스캐닝 간섭 분석법(coherent scanning interferometry), 및 초점 변화 현미경 분석법(focus variation microscopy)과 같은 표면 토포그래피 계측 방법들(surface topographic metrology methods)이 더욱 유용하다. 프로파일 측정기(profilometer)의 예로는 Bruker 또는 Veeco Dektak 150 또는 이와 균등한 제품이 있다. 코히어런트 스캐닝 간섭 분석법은 Olympus LEXT OLS4000 3D 레이저 측정 현미경을 사용하여 수행될 수 있다. 이러한 방법과 함께 제공되는 소프트웨어는 평균 피크→밸리 차이를 자동으로 계산할 수 있다.
예시적인 구현예에서, 프로파일 측정법은, 동일한 샘플 내에서, 가변 두께를 갖는 소성된 다층 스택 및 균일한 두께를 갖는 알루미늄 입자 층 둘 다에 대한 평균 피크→밸리 높이를 측정하는데 사용된다. Veeco Dektak 150을 사용하여 12.5 mm 반경 프로브로 1 x 1 mm 영역의 표면을 측정하여 3D 토폴로지 표면 맵을 생성했다. 도 24는 가변 두께를 갖는 소성된 다층 스택의 3D 표면 토폴로지 맵이고, 도 25는 균일한 두께를 갖는 (인접한) 알루미늄 입자 층의 3D 표면 토폴로지 맵이다. 이들 도면에서 가장 밝은 영역은 국소 최대값을 나타내고, 가장 어두운 영역은 국소 최소값을 나타낸다. 도 24는 가변 두께 개질 금속 입자 층을 포함하는 소성된 다층 스택에 대해 예상되는 두께 변동(-20.2 ㎛ 내지 15.9 ㎛)을 보여준다. 도 25는 균일한 두께를 갖는 알루미늄 입자 층에 대해 예상되는 두께 변동(-4.9 ㎛ 내지 5.5 ㎛)을 보여준다. Veeco Vision v4.20 프로그램을 사용하여 평균 피크→밸리 높이를 계산했다. Veeco Vision v4.20은 국소 최대값 및 최소값을 자동으로 식별하고 평균을 구한 다음 차이를 뺀다. 도 24의 소성된 다층 스택의 평균 피크→밸리 높이는 35.54 ㎛이고, 도 25의 알루미늄 층의 경우 9.51 μm이다. 다양한 구현예들에서, 평균 피크→밸리 높이가 10 μm 초과, 12 μm 초과, 또는 15 μm 초과일 때 층은 가변 두께를 가지며, 평균 피크→밸리 높이가 10 ㎛ 미만, 12 ㎛ 미만, 또는 15 ㎛ 미만일 때 층은 균일한 두께를 갖는다.
본 발명의 일 구현예에서, 도 20에 도시된 것과 같이, 공소성된 가변 두께 다층 스택의 개질된 삽입 층이 태빙 리본에 솔더링될 때, 이것은 가변 두께를 갖지 않는 소성된 다층 스택의 박리 강도의 2배인 박리 강도를 갖는다. 일 배열에서, 이러한 가변 두께 소성 다층 스택의 표면 상의 개질된 삽입 층은 주석계 태빙 리본에 솔더링되고, 이들은 1.5 N/mm 초과, 또는 2 N/mm 초과, 또는 3 N/mm 초과의 박리 강도를 갖는다. 두께 변화는 실리콘 태양 전지용 기재 상에 연속 금속 입자 층 및 후면 전계를 제공하도록 최적화될 수 있다. 두께 변화는 그러한 공소성된 가변 두께 다층 스택에 대한 접촉 저항이 대략 평평한 공소성된 다층 스택에 대한 접촉 저항과 같거나 낮도록 최적화될 수 있다. 예시적인 구현예에서, 유전체 층을 통해 에칭하기 위해 삽입 페이스트를 사용할 때, 건조 및 개질된 금속 입자 층의 두께 변화는, 두께가 20 ㎛, 10 ㎛, 5 ㎛, 또는 2 ㎛ 미만인 영역들을 포함한다.
앞에서 기술된 가변 두께 층(들)은 본 명세서에 기술된 바와 같은 임의의 소성된 다층 스택에서 구성부품(들)으로서 사용될 수 있다. 가변 두께를 갖는 건조 및 개질된 금속 입자 층과 같은 가변 두께 층(들)은 후면 태빙 층의 버클링을 감소시키기 위해 임의의 실리콘 태양 전지 상에 사용될 수 있다.
실리콘 태양 전지에서 드롭-인 대체품으로서의 삽입 페이스트
일 구현예에서, 45 wt%의 귀금속 입자, 30 wt%의 삽입 입자, 및 25 wt%의 유기 비이클(앞의 표 I의 페이스트 C)을 함유하는 삽입 페이스트는, 실리콘 태양 전지에서 후면 태빙 층을 형성하기 위한 드롭-인 대체물로서 사용될 수 있다. p-n 접합 실리콘 태양 전지의 제조는 당해 기술분야에 잘 알려져 있다. Goodrich et al.은 "표준 c-Si 태양 전지"로 지칭되는 후면 전계 실리콘 태양 전지를 제조하기 위한 전체 공정 흐름을 제공한다(참조: Goodrich et al. "A wafer-based monocrystalline silicon photovoltaics road map: Utilizing known technology improvement opportunities for further reductions in manufacturing costs", Solar Energy Materials and Solar Cells (2013) pp. 110-135; 이 문헌은 인용에 의해 본 명세서에 통합됨). 일 구현예에서, 태양 전지 전극을 제조하는 방법은 다음 단계들을 포함한다: 적어도 하나의 유전체 층으로 전면의 일부가 덮인 실리콘 웨이퍼를 제공하는 단계; 실리콘 웨이퍼의 후면 상에 알루미늄 입자 층을 도포하는 단계; 알루미늄 입자 층을 건조하는 단계; 알루미늄 입자 층의 일부분 상에 삽입 페이스트 (후면 태빙) 층을 도포하는 단계; 삽입 페이스트 층을 건조하는 단계; 실리콘 웨이퍼의 전면 상의 유전체 층 상에 복수의 미세 그리드 라인 및 하나 이상의 전면 버스바 층을 도포하는 단계; 및 실리콘 웨이퍼를 건조 및 공소성하는 단계. 스크린 인쇄, 그라비아 인쇄, 스프레이 침착, 슬롯 코팅, 3D 인쇄 및/또는 잉크젯 인쇄와 같은 방법을 사용하여 다양한 층을 도포할 수 있다. 예를 들어, Ekra 또는 Baccini 스크린 프린터를 사용하여 알루미늄 입자 층, 삽입 페이스트 층 및 전면 그리드 라인 및 버스바 층을 침착시킬 수 있다. 다른 구현예에서, 태양 전지는 실리콘 웨이퍼의 후면의 적어도 일부분을 덮는 적어도 하나의 유전체 층을 갖는다. PERC(passivated emitter rear cell) 구조의 경우, 알루미늄 입자 층의 도포 전에 실리콘 태양 전지의 후면에 2개의 유전체 층(즉, 알루미나 및 실리콘 니트라이드)이 도포된다. 다양한 층의 건조는 벨트 퍼니스에서 150 ℃ 내지 300 ℃의 온도에서 30 초 내지 15 분 동안 수행될 수 있다. 일 배열에서, Despatch CDF 7210 벨트 퍼니스는 본 명세서에 기술된 바와 같이 소성된 다층 스택을 포함하는 실리콘 태양 전지를 건조 및 공소성하는데 사용된다. 일 배열에서, 공소성은 신속 가열 기술을 사용하여 공기 중에서 0.5 내지 3 초 동안 760 ℃ 초과의 온도로 가열함으로써 수행되는데, 이는 알루미늄 후면 전계 실리콘 태양 전지를 위한 통상적인 온도 프로파일이다. 웨이퍼의 온도 프로파일은 종종, 베어 웨이퍼에 열전쌍이 부착된 상태에서 DataPaq® 시스템을 사용하여 보정된다.
도 26은 실리콘 태양 전지(2600)의 전면(또는, 빛을 받는) 측을 보여주는 개략도이다. 실리콘 태양 전지(2600)는 적어도 하나의 유전체 층(미도시)을 갖는 실리콘 웨이퍼(2610)를 가지며, 그 위에 미세 그리드 라인(2620) 및 전면 버스바 라인(2630)이 위치한다. 일 구현예에서, 실리콘 웨이퍼의 전면 상의 유전체 층은 실리콘, 질소, 알루미늄, 산소, 게르마늄, 하프늄, 갈륨, 이들의 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 함유한다. 다른 구현예에서, 실리콘 웨이퍼의 전면 상의 유전체 층은 실리콘 니트라이드이고 두께는 200 nm 미만이다. 당해 기술분야에 공지된 상업적으로 이용가능한 전면 은 금속화 페이스트는 미세 그리드 라인(2620) 및 전면 버스바 라인(2630)을 형성하는데 사용될 수 있다. 주목되어야 하는 바와 같이, 전면 은 층들(즉, 은 금속화 페이스트들로부터 만들어진 미세 그리드 라인들(2620) 및 전면 버스바 라인들(2630))은 공소성 동안 유전체 층을 통해 에칭할 수 있고, 실리콘 웨이퍼(2610)와의 직접 접촉을 형성할 수 있다. 일 구현예에서, 실리콘 웨이퍼(2610)는 단결정이며 n형 또는 p형으로 도핑된다. 다른 구현예에서, 실리콘 웨이퍼(2610)는 다결정이며 n형 또는 p형으로 도핑된다. 예시적인 구현예에서, 기재는 n형 에미터를 갖는 다결정성 p형 실리콘 웨이퍼이다.
도 27은 실리콘 태양 전지(2700)의 후면을 보여주는 개략도이다. 후면은 알루미늄 입자 층(2730)으로 코팅되며, 실리콘 웨이퍼(2710)에 걸쳐 분포된 후면 태빙 층(2740)을 갖는다. 일 구현예에서, 후면 상의 유전체 층은, 실리콘 웨이퍼의 전면 상에, 실리콘, 질소, 알루미늄, 산소, 게르마늄, 하프늄, 갈륨, 이들이 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함한다. 다른 예시적인 구현예에서, 실리콘 웨이퍼의 전면 상의 유전체 층은 실리콘 니트라이드이고 두께는 200 nm 미만이다. 일 구현예에서, 실리콘 웨이퍼의 후면에는 유전체 층이 없다. 당해 기술분야에 공지된 상업적으로 입수가능한 알루미늄 페이스트는, 소성 전 실리콘 웨이퍼 후면의 총 표면적의 적어도 85%, 또는 적어도 90%, 또는 적어도 95%, 또는 적어도 97% 상에 인쇄될 수 있으며, 이는 전체 Al 피복률(full Al coverage)이라고 기술될 수 있다. (공소성 후) 알루미늄 입자 층(2730)은 20 내지 30 ㎛의 평균 두께를 갖는다. 다양한 구현예에서, 알루미늄 입자 층(2730)은 3 내지 20%, 10 내지 18%, 또는 이들 범위 안에 포함된 임의의 범위의 기공도를 갖는다. 종래의 BSF(후면 전계) 태양 전지 구조의 경우, 후면 태빙 층이 실리콘 웨이퍼에 직접 도포된다. 그러나, 태양 전지의 전력 변환 효율을 향상시키기 위해, 알루미늄 입자 층 상에 후면 태빙 층을 인쇄하는 것이 유용할 수 있다. 일 구현예에서, 삽입 층은 건조된 알루미늄 입자 층의 일부분 상에 직접 도포되어 후면 태빙 층(2740)을 형성한다. 도 27은 후면 태빙 층(2740)에 대한 하나의 가능한 패턴을 도시한다. 삽입 층 및 기저의 알루미늄 입자 층은 본 명세서에 기술된 바와 같이 소성된 다층 스택을 형성하기 위해 결국 소성된다. 다양한 배열에서, 개질된 삽입 층(또는, 후면 태빙 층)(2740)은 1 ㎛ 내지 20 ㎛, 또는 2 ㎛ 내지 10 ㎛, 또는 2.5 ㎛ 내지 8 ㎛의 평균 두께를 갖는다.
앞에서 언급된 가변 두께 금속(알루미늄) 입자 층은 실리콘 태양 전지의 후면에 사용되어 후면 태빙 층의 버클링을 감소시키고 접착성 및 전기 접촉을 개선시킬 수 있다. 본 발명의 일 구현예에서, 후면 태빙 층의 일부분은 가변 두께를 갖는다. 본 발명의 다른 구현예에서, 개질된 알루미늄 입자 층의 일부분은 가변 두께를 갖는다. 일 배열에서, 이러한 가변 두께 개질 알루미늄 입자 층의 표면 상의 후면 태빙 층은 주석계 태빙 리본에 솔더링되며, 그 결과 0.7 N/mm 초과, 1.5 N/mm 초과, 2 N/mm 초과, 또는 3 N/mm 초과의 박리 강도를 발생시킨다. 두께 변화는 실리콘 태양 전지용 기재 상에 연속적인 금속 입자 층 및 후면 전계를 제공하도록 최적화될 수 있다. 다른 구현예에서, 후면 태빙 층 영역들에서, 그 영역의 결합된 층(개질된 알루미늄 입자 층 및 후면 태빙 층)의 일부분은, 1 x 1 mm 영역에서 측정되었을 때, 평균 총 층 두께보다 적어도 20%, 30%, 또는 40% 더 큰 두께를 갖는다. 다른 구현예에서, 후면 태빙 층 영역들에서, 그 영역에서 결합된 층(개질된 알루미늄 입자 층 및 후면 태빙 층)의 일부분은, 1 x 1 mm 영역에서 측정되었을 때, 평균 총 층 두께보다 적어도 20%, 30%, 또는 40% 더 작은 두께를 갖는다.
본 발명의 일 구현예에서, 본 명세서에서 논의된 소성된 다층 스택을 포함하는 태양 전지는 태양 모듈 내로 통합될 수 있다. 당해 기술분야의 통상의 기술자에게 알려진 바와 같이, 이러한 태양 전지가 사용될 수 있는 많은 가능한 태양 모듈 설계들이 있다. 모듈 내의 태양 전지의 개수가 제한되는 것으로 의도되지 않는다. 전형적으로, 60개 또는 72개의 태양 전지가 상업적으로 입수가능한 모듈 내로 통합되지만, 응용 분야(즉, 가전, 주거, 상업, 유틸리티, 등)에 따라 더 많거나 더 적은 개수를 통합하는 것도 가능하다. 모듈은 전형적으로, 태양 전지와 직접 접촉하지 않는 바이패스 다이오드(미도시), 접속 상자(미도시), 및 지지 프레임(미도시)을 함유한다. 바이패스 다이오드 및 접속 상자도 전지 인터커넥트(cell interconnects)의 일부로서 간주될 수 있다.
도 28은 본 발명의 일 구현예에 따른 태양 전지 모듈의 일부분을 보여주는 도식적인 단면도이다. 태양 전지 모듈은 적어도 하나의 실리콘 태양 전지(2840)를 포함한다. 실리콘 태양 전지(2840)의 전면(2840F)은 제1 태빙 리본(2832)(페이지의 내외부로 연장함)에 부착되며, 제1 태빙 리본(2832) 위에 전면 봉지재 층(2820) 및 전면 시트(2810)가 존재한다. 실리콘 태양 전지(2840)의 후면(2840B)은 제2 태빙 리본(2834)에 부착되며, 제2 태빙 리본(2834) 위에는 후면 봉지재 층(2850) 및 후면 시트(2860)가 존재한다. 태빙 리본(2832, 2834)은, 하나의 셀의 전면(즉, 전면 상의 전면 버스바)에 그리고 인접한 태양 전지의 후면(즉, 후면 상의 후면 태빙 층)에 솔더링된 연결 부재들을 통해, 인접한 태양 전지들과 전기적으로 접촉한다. 태빙 리본을 전지 인터커넥트로서 사용하여, 태양 전지 모듈에 있는 많은 수의 태양 전지들을 전기적으로 연결할 수 있다.
전형적인 전지 인터커넥트는, 태양 전지에 솔더링된 금속 태빙 리본, 및 태빙 리본들을 연결하는 금속 버스 리본을 포함한다. 본 발명의 일 구현예에서, 태빙 리본은 솔더 코팅을 갖는 금속 리본이다. 이러한 솔더-코팅된 태빙 리본은 20 내지 1,000 μm, 100 내지 500 μm, 50 내지 300 μm, 또는 이 범위들 내에 포함되는 임의의 범위의 두께 범위를 가질 수 있다. 솔더 코팅된 태빙 리본의 폭은 0.1 내지 10 mm, 0.2 내지 1.5 mm, 또는 이 범위들 내에 포함되는 임의의 범위일 수 있다. 태빙 리본의 길이는 적용 분야, 디자인, 및 기재 치수에 따라 결정된다. 솔더 코팅은 0.5 내지 100 ㎛, 10 내지 50 ㎛, 또는 이들 범위 내에 포함되는 임의 범위의 두께를 가질 수 있다. 솔더 코팅은 주석, 납, 은, 비스무트, 구리, 아연, 안티몬, 망간, 인듐, 이들의 합금, 이들의 복합체, 또는 이들의 다른 조합을 함유할 수 있다. 금속 태빙 리본은 1 μm 내지 1,000 μm, 50 내지 500 μm, 75 내지 200 μm, 또는 이들 범위 내에 포함된 임의 범위의 두께를 가질 수 있다. 금속 태빙 리본은 구리, 알루미늄, 은, 금, 탄소, 텅스텐, 아연, 철, 주석, 이들의 합금, 이들의 복합체, 또는 이들의 다른 조합을 함유할 수 있다. 금속 태빙 리본의 폭은 0.1 내지 10 mm, 0.2 내지 1.5 mm, 또는 이들 범위 내에 포함된 임의의 범위일 수 있다. 일 구현예에서, 태빙 리본은 두께가 200 μm이고 폭이 1 mm인 구리 리본이며, 모든 면에서 20 μm 두께의 주석:납(60:40 wt%) 솔더 코팅으로 코팅된다.
도 28의 전면 시트(2810)는 모듈에 대한 어느 정도의 기계적 지지를 제공하며, 태양 전지(2840)가 흡수하도록 설계된 태양 스펙트럼의 일부분에 걸쳐 우수한 광 투과 특성을 갖는다. 태양 전지 모듈은, 전면 시트(2810)가 태양광(2860)과 같은 조사원(source of illumination)을 향하도록 배치된다. 전면 시트(2810)는 전형적으로 저-철분 소다-라임 유리로 만들어진다. 전면 봉지재 층(2820) 및 후면 봉지재 층(2850)은, 작동 중에, 전기적, 화학적 및 물리적 응력으로부터 태양 전지(2840)를 보호한다. 봉지재는 전형적으로 폴리머 시트 형태이다. 봉지재로서 사용될 수 있는 재료의 예는 다음을 포함하지만 이에 국한되지는 않는다: 에틸렌 비닐 아세테이트(EVA), 폴리-에틸렌-코-메타크릴산(이오노머), 폴리비닐 부티랄(PVB), 열가소성 우레탄(TPU), 폴리-α-올레핀, 폴리디메틸실록산(PDMS), 다른 폴리실록산(즉, 실리콘 수지), 및 이들의 조합.
후면 시트(2860)는 후면 측으로부터 태양 전지(2840)에 대한 보호를 제공하며, 광학적으로 투명하거나 투명하지 않을 수 있다. 태양 전지 모듈은 후면 시트(2860)가 태양광(2860)과 같은 조사원을 향하지 않도록 배치된다. 후면 시트(2860)는 3개의 폴리머 필름으로 만들어진 다층 구조체일 수 있다. DuPontTM Tedlar® 폴리비닐 플루오라이드(PVF) 필름이 전형적으로 후면 시트에 사용된다. 플루오로폴리머 및 폴리에틸렌 테레프탈레이트(PET) 또한, 후면 시트에 사용될 수 있다. 후면 시트로서 유리 시트가 또한 사용될 수 있으며, 이는 태양 모듈에 구조적 지지를 제공하는 것을 도울 수 있다. 지지 프레임(미도시) 또한 구조적 지지를 향상시키기 위해 사용될 수 있다; 지지 프레임은 전형적으로 알루미늄으로 만들어진다.
본 발명의 일 구현예에서, 태양 전지 모듈을 형성하기 위한 방법이 제공된다. 솔더 탭은, 수동으로, 또는 자동화된 태빙 또는 스트링잉(stringing) 기계를 사용하여, 개별 태양 전지(이는 본 명세서에 기술된 소성된 다층 스택을 함유함)에 적용된다. 그 다음, 개별 전지들은, 이들을 태빙 리본에 직접 솔더링함으로써, 전기적으로 직렬 연결된다. 그 결과 발생된 구조체는 "전지 스트링(cell string)"이라고 지칭된다. 종종 다수의 전지 스트링들이 전면 시트에 도포되어 있는 전면 봉지재 층 상에 배열된다. 이러한 다수의 전지 스트링들은 버스 리본을 사용하여 서로 연결되어 전기 회로를 생성한다. 버스 리본은 전지 스트링에 사용되는 태빙 리본보다 더 넓다. 모든 전지 스트링들 사이의 전기 회로가 완성되면, 후면 봉지재 재료가 연결된 전지 스트링들의 뒷면에 도포되고, 후면 시트는 후면 봉지재 재료 상에 배치된다. 그 다음, 이 어셈블리를 진공 적층 공정을 사용하여 밀봉하고 가열하여(전형적으로 200 ℃ 미만에서), 봉지재 재료를 중합시킨다. 프레임은 전형적으로 전면 시트 주위에 부착되어 구조적 지지를 제공한다. 마지막으로 접속 상자가 전지 인터커넥트에 연결되고, 태양 모듈에 부착된다. 바이패스 다이오드는 접속 상자 내에 있을 수 있거나, 또는 전지 상호연결(interconnection) 가공 동안 모듈 내부에 부착될 수 있다.
본 발명의 일 구현예에서, 태양 모듈을 형성하는 방법은 다음 단계들을 포함한다: a) 전면 및 후면을 갖는 적어도 하나의 태양 전지를 제공하는 단계로서, 상기 후면은 소성된 다층 스택을 포함하는, 단계; b) 태빙 리본의 일부분을 후면 태빙 층 및 전면 버스바 층의 일부분 상에 솔더링하여 전지 스트링을 생성하는 단계; c) 선택적으로(optionally), 태빙 리본을 버스 리본에 솔더링하여 전기 회로를 완성하는 단계; d) 전면 시트에 도포되어 있는 전면 봉지재 층 상에 전지 스트링들을 배열하는 단계; e) 전지 스트링들에 후면 봉지재 층을 도포하고 후면 시트를 후면 봉지재 층에 부착하여 모듈 어셈블리를 형성하는 단계; f) 모듈 어셈블리를 적층하는 단계; 및 g) 접속 상자를 전기적으로 연결하고 물리적으로 부착하는 단계.
본 명세서에 기술된 바와 같은 소성된 다층 스택이 통합되어 있는지를 결정하기 위해, 다음 단계들을 사용하여 태양 모듈을 분해하는 것이 가능하다. 후면 시트 및 후면 봉지재를 제거하여, 태양 전지의 태빙된 후면을 노출시킨다. 태양전지의 태빙 리본 및 둘레의 후면 상에 급속 경화 에폭시를 도포한다. 에폭시가 경화된 후 모듈로부터 전지를 제거하고, 다이아몬드 톱을 사용하여 태빙 리본/태양 전지의 단면을 절단한다. 앞에서 기술된 이온 밀(ion mill)을 사용하여 단면을 연마하고, SEM/EDX를 수행하여, 이 구조체가 본 발명의 구현예들에서 기술된 바와 같은 지를 결정한다. 도 29는 태양 전지의 후면(빛이 비추어 지지 않는) 측의 연마된 단면의 SEM 이미지이다. 이 샘플은, 태양 모듈 내로 통합되었다가 앞에서 기술된 바와 같이 제거된 태양 전지(이는 신규한 소성된 다층 스택을 포함함)로부터 얻은 것이다. 이 이미지는 소성된 다층 스택(2902)에 솔더링된 금속 태빙 리본(2932) 및 이것의 솔더 코팅(2931)을 도시한다. 소성된 다층 스택(2902)의 구성 층들이 명확하게 보인다. 솔더 코팅(2931) 바로 아래에는, 개질된 삽입 층(2945), 개질된 금속 입자 층(2944), 및 실리콘 기재(2941)가 있다. 이 도면에서 식별된 층들은 EDX를 사용하여 더욱 쉽게 식별될 수 있다.
다른 PV 전지 구조
삽입 페이스트를 사용하여, 금속화 층으로서 사용될 수 있는 다양한 소성된 다층 스택들을, 다양한 태양 전지 구조의 전면 및 후면에, 생성시킬 수 있다. 본 명세서에 개시된 바와 같은 삽입 페이스트 및 소성된 다층 스택은 다음을 포함하나 이에 제한되지 않는 태양 전지 구조들에서 사용될 수 있다: BSF 실리콘 태양 전지, 패시베이션된 에미터 및 후면 콘택(PERC) 태양 전지, 및 이중 대향되고 상호 맞물린 후면 콘택 태양 전지(bifacial and interdigitated back contact solar cells).
PERC 태양 전지 구조는, 실리콘 기재와 후면 콘택 사이의 유전체 장벽의 사용을 통해, 후면 콘택 표면 재결합을 감소시킴으로써, BSF 태양 전지 구조를 향상시킨다. PERC 전지에서, 실리콘 웨이퍼의 후면(즉, 빛이 비추어지지 않는 면)의 일부분은 적어도 하나의 유전체 층으로 패시베이션되어, 전류 캐리어 재결합(electrical current carrier recombination)을 감소시킨다. 본 명세서에 개시된 신규한 소성된 다층 스택은 PERC 태양 전지에 사용될 수 있다. 일 구현예에서, 실리콘 웨이퍼의 후면 상의 유전체 층은, 실리콘, 질소, 알루미늄, 산소, 게르마늄, 하프늄, 갈륨, 이들의 복합체, 또는 이들의 조합 중 적어도 하나를 함유한다. 다른 구현예에서, 실리콘 웨이퍼의 후면 상의 유전체 층은, 실리콘 표면 상에 위치하는 10 nm 두께의 알루미나 층, 및 알루미나 층 상에 위치하는 75 nm 두께의 실리콘 니트라이드 층을 포함한다. PERC 전지용으로 설계된 통상적으로 사용되는 알루미늄 페이스트(예를 들어, 단결정 EFX-39, EFX-85)는 유전체 층(들)을 통해 침투하지 않는다. 알루미늄 입자 층이 실리콘과 화학적으로 상호작용하고 또한 실리콘과 옴 접촉하도록 만들기 위해, 유전체 층의 작은 일부 영역들이, 알루미늄 입자 층의 침착 전에, 레이저 어블레이션(laser ablation)을 통해 제거된다.
PERL(passivated emitter with rear locally diffused) 및 PERT(passivated emitter, rear totally diffused)는 장치 성능을 더욱 향상시키는 PERC 전지 구조의 두 가지 변형이다. 이들 변형 둘 다는 실리콘 기재의 후면 부분을 도핑하여 후면 콘택에서의 재결합을 추가적으로 억제하는데, 이는 BSF 전지의 후면 전계와 유사한 역할을 한다. PERL 전지에서, 실리콘 기재의 후면은, 후면 알루미늄 층과의 접촉을 형성하는 유전체의 개구부 주위에서 도핑된다. 도핑은 통상적으로, BSF 제조 공정과 유사하게, 후면 콘택을 구성하는 알루미늄 입자로부터의 알루미늄 또는 붕소 화합물을 사용하여, 유전체 개구부를 통해 도펀트를 확산시킴으로써 달성된다. PERT 전지는 PERL과 유사하지만, 후면 유전체 층과 접촉하는 전체 실리콘이, 후면 콘택과 접촉하는 유전체 개구부에 인접한 실리콘에 더하여, 도핑된다.
일 구현예에서, 유전체 층(들)을 통해 에칭하지 않는 삽입 입자를 함유하는 삽입 페이스트는 PERC, PERL 또는 PERT 전지 상의 후면 태빙 층으로서 사용된다. "비에칭(non-etching)" 삽입 페이스트는, 솔더링가능한 은 표면을 제공하기 위해 또한 기저의 (개질된) 알루미늄 입자 층을 기계적으로 강화시키기 위해, 사용된다. 그 결과 발생된 소성된 다층 스택은 실리콘 웨이퍼를 함유하고, 이 실리콘 웨이퍼는 적어도 하나의 유전체 층, 개질된 알루미늄 입자 층, 및 개질된 삽입 층으로 덮인다; PERL 또는 PERT의 경우, 실리콘은 유전체 개구부에서만 도핑되거나, 또는 유전체 계면을 가로질러서도, 각각, 도핑된다. 비에칭 삽입 페이스트를 사용하면, 유전체 층(들)의 에칭을 추가적으로 감소시킬 수 있고, 또한 표면 재결합(surface recombination)을 추가적으로 감소시킬 수 있다. 예를 들어, PERC 전지에서 후면 태빙 층에 통상적으로 사용되는 버스바 페이스트는 유전체 층 상에 직접 인쇄되고, 공소성 동안 유전체 층을 통해 부분적으로 에칭하는데, 이는 표면 재결합을 증가시킨다.
후면 유전체 층(즉, PERC, PERL, PERT)을 사용하는 전지들의 경우, 본 발명의 일 구현예에 따라, 삽입 페이스트는, 유전체 층을 통해 에칭하고 유전체 개구부에서 실리콘 영역들의 확산 도핑을 보조하도록, 변형될 수 있다. "에칭" 삽입 페이스트(예를 들어, 표 1의 삽입 페이스트 D)는 솔더링가능한 은 표면을 제공하고, 기저의 (개질된) 알루미늄 입자 층을 기계적으로 강화시키고, 유전체 층을 통해 에칭하여, 실리콘 표면을 알루미늄에 노출시키는데(이는 노출된 실리콘의 알루미늄 도핑으로 이어질 수 있음) 사용된다. 그 결과 발생된 소성된 다층 스택은 실리콘 웨이퍼, 개질된 알루미늄 입자 층, 및 개질된 삽입 층을 함유한다. 소성된 다층 스택은, 실리콘 표면(BSF 전지의 후면 전계와 유사함) 근처에 위치하는 Al-도핑된 영역, 및 실리콘 웨이퍼와 개질된 알루미늄 입자 층 사이의 계면에 위치하는 고체 실리콘-알루미늄 공융 층을 더 포함할 수 있다. 유전체 층(들)을 통해 에칭하기 위해 삽입 페이스트를 사용하는 것은 몇 가지 이점들을 갖는다. 첫째, 이것은 레이저 어블레이션 단계(이는 과거에 비용이 많이 들고 신뢰성이 없는 것으로 판명된 바 있음)에 대한 저렴한 대안이다. 둘째, 레이저 어블레이션은 종종 수십 내지 수백 마이크론의 실리콘 기재 재료를 제거할 수 있으며, 웨이퍼가 공소성될 때 실리콘 기재와 알루미늄 입자 층 사이에 큰 공극 형성을 초래할 수 있다. 에칭 삽입 페이스트는 공소성 전에 웨이퍼 표면에 변화를 일으키지 않아서, 레이저 어블레이션이 사용될 때보다 더 우수한 결합 형성, 감소된 공극 형성, 및 더 우수한 재현성을 가져온다.
삽입 페이스트는, 본 발명의 일 구현예에 따라, p형 실리콘에 대한 옴 접촉을 형성하기 위해 알루미늄 입자 층에 의존하는 전지 구조를 위한 솔더링가능한 표면을 제공하는데 사용될 수 있다. 이러한 구조의 예는 서로 맞물린 후면 콘택 태양 전지(interdigitated back contact solar cells), n형 BSF 전지 구조(n-type BSF cell architectures), 및 이중 대향 태양 전지(bifacial solar cells)를 포함한다. 일 구현예에서, 삽입 페이스트 C(표 1로부터의)는, Zebra 전지와 같은 서로 맞물린 후면 콘택 태양 전지 구조 상의 Al 층에 도포된다. 완전히 Al 피복된 전지에 대해 20% 전력 변환 효율을 얻은 n형 BSF 구조의 경우, 삽입 페이스트는 실리콘과 직접 접촉하는 종래의 후면 태빙 Ag 페이스트를 대체할 수 있으며, 그에 따라, 태양 전지의 Voc를 감소시킬 수 있다. 몇몇 n형 웨이퍼 기반 태양 전지 구조에서, 삽입 페이스트는 전면(즉, 빛이 비추어지는 면) 상에서 사용될 수 있다. 삽입 페이스트는 또한 Al 페이스트와 함께 사용되어, 이중 대향 태양 전지의 비용을 감소시킬 수 있다. 현재 이중 대향 태양 전지 구조는 소량의 알루미늄(즉, 5 wt% 미만의 Al)을 함유하는 Ag 페이스트를 사용하여, p형 실리콘 층에 대한 옴 접촉을 형성한다. 현재의 이중 대향 구조는 BSF 구조보다 거의 두 배의 은을 사용하므로, 비용이 많이들 수 있다. 이중 대향 구조에서 순수한 알루미늄 페이스트를 사용하는 것이 유용할 수 있지만, Al이 솔더링가능하지 않다. 은을 함유하는 삽입 페이스트(예를 들어, 표 1의 페이스트 C)는 이중 대향 설계에서 Al 페이스트 상에 인쇄될 수 있고, 사용된 Ag의 양을 감소시키면서도 기계적 안정성 및 솔더링가능한 표면 둘 다를 제공할 수 있다.
소성된 다층 스택의 재료 특성 및 실리콘 태양 전지에 대한 영향
태양 전지 및 다른 전자 장치에 사용하기 위한 소성된 다층 스택에서 중요한 재료 특성은 솔더링가능성, 박리 강도, 및 접촉 저항을 포함한다.
솔더링가능성은, 400 ℃ 미만의 온도에서 두 금속 표면들 사이에서의 용융된 금속 솔더의 흐름에 의해, 이 두 금속 표면들 사이에 강한 물리적 결합을 형성하는 능력이다. 소성된 다층 스택의 개질된 삽입 층에 대한 솔더링은 공기 중에서 650 ℃ 넘게 가열한 후에 수행될 수 있다. 솔더링은, 용융된 솔더의 리플로우(reflow) 전에 표면들 중 하나 또는 둘 다를 세정 또는 에칭하는 임의의 화학 작용제인 플럭스의 사용을 포함한다. RMA(예를 들어, Kester® 186) 또는 R(예를 들어, Kester® 952)로서 표시되는, 태양 전지를 위해 전형적으로 사용되는 솔더 플럭스는, 태빙 리본 상에 침착된 후 70 ℃에서 건조된다. 이러한 플럭스는, 공기 중에서 소성될 때 알루미늄 입자 상에 형성되는, 알루미나(Al2O3)와 같은, 많은 금속 산화물들을 에칭하는데 효과적이지 않다.
박리 강도는 솔더 조인트 강도의 척도이며, 집적회로, 발광 다이오드, 및 태양 전지 응용 분야를 위한 신뢰성의 지표이다. 폭이 0.8 내지 20 mm이고 두께가 100 내지 300 ㎛인 솔더 코팅된 금속 리본이 플럭스에 침지된 후 건조될 수 있다. 이것은 개질된 삽입 층 상에 놓여지고, 200 내지 400 ℃의 온도에서 솔더링 인두를 사용하여 솔더링될 수 있다. 박리 강도는, 주어진 박리 속도에 대해, 솔더링 리본의 폭에 의해 나누어진, 솔더링 방향으로부터 180° 각도에서 솔더링 리본을 박리하는데 요구되는 힘이다. 솔더링 공정 동안 형성된 솔더 조인트는, 1 mm/sec에서, 1 N/mm보다 큰 평균 박리 강도를 갖는다(예를 들어, 2 mm 태빙 리본은 태빙 리본을 제거하기 위해 2 N보다 큰 박리력을 요구할 것임). 태양 전지들은 태빙 리본들에 의해 전기적으로 연결되며, 이 태빙 리본들은 하나의 전지의 전면 버스바 및 인접한 전지의 후면 태빙 층에 솔더링된다. 상업적으로 입수가능한 태양 전지에서, 태빙 리본과의 콘택 상에서 박리 강도가 1.5 내지 4 N/mm인 것이 통상적이다. 소성된 다층 스택을 후면 태빙 층으로서 사용하는 경우, 1차 파괴 모드(primary failure mode)는 Al-Si 계면 근처에 있을 수 있으며, 이는 평면도 SEM/EDX를 사용하여 결정될 수 있다. 예시적인 구현예에서, (개질된 삽입 층의) 은 풍부 하위층 층이 주석 기반 태빙 리본으로 솔더링되는 경우, 박리 강도는 1 N/mm보다 크다.
Meier et al.은 4점 프로브 전기 측정을 사용하여 완성된 태양 전지에서 각 금속화 층의 저항률을 측정하는 방법을 기술한다(참조: Meier et al. "Determining components of series resistance from measurements on a finished cell", IEEE (2006) pp. 2615; 이 문헌은 인용에 의해 본 명세서에 통합된다). 금속화 층의 벌크 저항은 그것이 제조되는데 사용되는 재료의 벌크 저항과 직접 관련된다. 본 발명의 일 구현예에서, 순수한 Ag의 벌크 저항은 1.5 x l0-8 Ω-m이다; 산업용 태양 전지에 사용되는 순수한 Ag 금속화 층은 순수한 Ag의 벌크 저항보다 1.5 배 내지 5 배 높은 벌크 저항을 갖는다. 벌크 저항은, 비교적 긴(즉, 1 cm 초과인) 길이에 걸쳐 전류를 전달해야 하는 미세 그리드 라인에 중요하다. 전지들이 모듈에서 태빙될 때, 전면 버스바 및 후면 태빙 층의 저항은 덜 중요하다.
대부분의 집적회로, LED, 및 태양 전지 구조들에서, 전류는 금속 입자 층으로부터, 개질된 금속 입자 층을 통해, 개질된 삽입 층으로 흐른다. 소성된 다층 스택의 경우, 이들 3개의 층들 사이의 접촉 저항은 장치 성능에서 중요한 역할을 할 수 있다. 소성된 다층 스택에서 이 층들 사이의 접촉 저항은 전송 라인 측정(transmission line measurement: TLM)을 사용하여 측정될 수 있다(참조: Meier et al. "Cu Backside Busbar Tape: Eliminating Ag and Enabling Full Al coverage in Crystalline Silicon Solar Cells and Modules", IEEE PVSC (2015) pp. 1-6). TLM은 저항 대 전극들 사이의 거리로서 플롯된다. TLM은 특히 1) 금속 입자 층과 개질된 금속 입자 층 사이의 접촉 저항, 및 2) 개질된 금속 입자 층과 개질된 삽입 층 사이의 접촉 저항을 측정하기 위해 사용되었다. 소성된 다층 스택의 접촉 저항은 상기 접촉 저항 1) 및 2)의 합이다. 소성된 다층 스택의 접촉 저항은 저항 대 거리 측정의 선형 피팅의 y 절편 값의 절반이다. 버스바들 사이의 전기 저항은, -0.5 A와 +0.5 A 사이의 전류를 공급하고 전압을 측정하는 4점 프로브 장치에서 Keithley 2410 소스미터를 사용하여 측정되었다. 다양한 구현예에서, 소성된 다층 스택의 접촉 저항은 0 내지 5 mOhm, 0.25 내지 3 mOhm, 0.3 내지 1 mOhm, 또는 이 범위들 내에 포함된 임의의 범위이다. 금속 입자 층의 시트 저항은 전극의 길이 곱하기 라인의 기울기에 의해 결정된다. 접촉 저항 및 시트 저항은 전송 길이 및 이어서 접촉 저항률을 수치적으로 결정하는데 사용된다. 직렬 저항의 변화는, 접촉 저항률을 개질된 삽입 층의 면적 피복 분율(fractional area coverage)로 나눔으로써 결정된다. 다양한 구현예들에서, 직렬 저항의 변화는 0.200 Ω-cm2 미만, 0.100 Ω-cm2 미만, 0.050 Ω-cm2 미만, 0.010 Ω-cm2 미만, 또는 0.001 Ω-cm2 미만이다.
후면 태빙 층과 알루미늄 입자 층 사이의 접촉 저항은 태양 전지의 직렬 저항 및 전력 변환 효율에 영향을 줄 수 있다. 이러한 접촉 저항은 전송 라인 측정으로 측정될 수 있다. 알루미늄 입자 층과 300 ㎛ 겹치는 실리콘 상의 종래의 은 후면 태빙 층의 전송 라인 플롯이 도 30에 도시되어 있다. 알루미늄 입자 층 상의, 후면 태빙 층으로 사용되는, 개질된 삽입 층의 전송 라인 플롯을 도 31에 나타내었다. 도 31의 y 절편 값은 1.11 mOhm인데, 이는 도 30의 y 절편 값 0.88과 대비된다. 후면 태빙(삽입) 층과 알루미늄 입자 층 사이의 접촉 저항은 0.56 mOhm이다. 종래의 후면 태빙 구조의 접촉 저항은 0.44 mOhm이다. 다양한 구현예에서, 후면 태빙 (삽입) 층과 알루미늄 입자 층 사이의 접촉 저항은 0 내지 5 mOhm, 0.25 내지 3 mOhm, 또는 0.3 내지 1 mOhm, 또는 이들 범위 내에 포함된 임의의 범위이다. 알루미늄 층의 시트 저항은 라인의 기울기 곱하기 전극의 길이에 의해 결정되며, 도 30 및 31에서 대략 9 mOhm/square이다.
TLM이 소성된 다층 스택(즉, 후면 태빙 층 및 알루미늄 입자 층)의 접촉 저항을 정확하게 추출하기 위한 바람직한 방법이지만, 4점 프로브 방법을 사용하여 완성된 태양 전지의 접촉 저항을 측정하는 것도 가능하다. 이 방법은, 두 개의 후면 태빙 층 사이의 저항(RAg -to- Ag)을 먼저 측정한 다음 프로브를 Al 입자 층(후면 태빙 층의 1 mm 이내)으로 이동시켜 RAl -to-Al를 얻는 것에 의해 사용된다. 접촉 저항은 RAl -to-Al로부터 RAg -to- Ag을 빼고 2로 나눔으로써 결정된다. 이는 TLM 측정만큼 정확하지는 않지만, 다수의 태양 전지들로부터의 측정에 걸쳐 평균을 내는 경우 0.50 mOhm 이내의 근사치일 수 있다.
접촉 저항과 시트 저항은 전송 길이 및 이어서 접촉 저항률을 수치적으로 결정하는데 사용된다. 도 31에서, 공소성된 다층 스택의 전송 길이는 5 mm이고, 접촉 저항은 2.2 mΩ이다. 직렬 저항의 변화는, 이 수를 삽입 층의 면적 피복 분율(fractional area coverage)로 나눔으로써 추산될 수 있다. 도 31에서, 직렬 저항에서 추산된 변화는 0.023 Ω-cm2이며, 이는 도 30에서 측정된 종래의 후면 태빙 층에 대해 계산된 0.020 Ω-cm2의 직렬 저항에서 추산된 변화와 동등하다. 직렬 저항에서의 변화는, 완전 Al 피복율을 갖지만 후면 태빙 층을 갖지 않는 대조군 BSF(back surface field) 실리콘 태양 전지를 제조하고, 완전 Al 피복율 및 Ag:Bi 삽입 층을 갖는 BSF 실리콘 태양 전지를 제조함으로써, 직접 측정될 수 있다. 전지들의 직렬 저항은 다양한 광 강도 하에서 전류-전압 곡선을 통해 도출될 수 있고, 직렬 저항에서의 차이는 후면 태빙 층과 소성된 알루미늄 입자 층 사이의 증가된 접촉 저항에 기인할 수 있다. 다양한 구현예들에서, 태양 전지의 직렬 저항에서의 변화는 0.200 Ω-cm2 미만, 0.100 Ω-cm2 미만, 0.050 Ω-cm2 미만, 0.010 Ω-cm2 미만, 또는 0.001 Ω-cm2 미만이다.
실리콘 태양 전지에 삽입 층을 사용하는 것의 한 가지 이점은, 실리콘 웨이퍼에서 연속적인 후면 전계 형성에 의해 야기되는 개방 회로 전압(Voc)에서의 개선이다. Voc 이득은, 두 장치가 동일한 후면 버스바 표면적을 가질 때, 본 명세서에 기술된 바와 같이, 종래의 BSF 태양 전지를, Ag:Bi 삽입 페이스트를 함유하는 BSF 태양 전지와 비교함으로써, 직접 측정될 수 있다. 종래의 BSF 실리콘 태양 전지는, 실리콘 웨이퍼 상에 직접 인쇄되고 알루미늄 입자 층에 의해 둘러싸인 은 기반 후면 태빙 페이스트로 제조된다. 삽입 층(예를 들어, 삽입 페이스트 C를 사용하여 제조됨)은 완전한 Al 표면 피복율을 갖는 실리콘 태양 전지 상에 사용될 수 있다. 두 태양 전지의 Voc는 하나의 태양광 강도 하에서 전류-전압 시험을 통해 측정된다. 5 cm2 보다 큰 후면 태빙 표면적을 갖는 태양 전지의 경우, 삽입 층이 사용된 경우, Voc는, 실리콘 구조 상의 종래의 후면 태빙 층 대비, 적어도 0.5 mV, 적어도 1 mV, 적어도 2 mV, 또는 적어도 4 mV 만큼 증가될 수 있다. 마지막으로, 종래의 후면 태빙 설계 대신 삽입 층 구조를 사용하는 경우, 회로단락 전류밀도(short-circuit current density)(Jsc) 및 충전 계수(fill factor)가 개선될 수 있다. 은은 p형 실리콘에 대한 옴 접촉을 형성하지 않는다. p형 실리콘 상에 직접 위치하는 은 태빙 층은, 완성된 또는 미완의 태양 전지에 대해 전기발광 또는 광발광 측정을 수행함으로써 추산될 수 있는 전류 수집을 감소시킨다. Jsc에서의 증가는 또한, 실리콘 상에 직접 위치하는 후면 태빙 층에 대비하여, 삽입 구조를 갖는 전지를 시험함으로써 측정될 수 있다. 다른 이점은 충전 계수(fill factor)의 증가인데, 이는 Voc의 증가, 접촉 저항의 감소, 및/또는 태양 전지 후면 상에서의 재결합 동역학에서의 변화로 인해 긍정적으로 변화될 수 있다.
슁글형 태양 전지 어레이
본 발명의 다른 구현예에서, 본 명세서에 개시된 태양 전지들은 슁글형 태양 전지 어레이를 형성하는데 사용된다. 도 32는, 슁글형 태양 전지 어레이(3200)를 형성하도록, 인접한 태양 전지들(3210)의 단부들이 서로 중첩되고 서로 전기적으로 연결되어 있는 슁글형 구조로 배열된 태양 전지들(3210)의 도식적인 단면도이다. 각각의 태양 전지(3210)는 본 명세서에 기술된 임의의 태양 전지일 수 있다.
슁글형 태양 전지 어레이(3200)에서, 인접한 태양 전지들(3210)은 이들이 중첩되는 곳에서 서로 전도성으로 결합된다. 도 32b는 도 32a의 점선들 내에 도시된 영역의 확대도이다. 전기전도성 결합 재료(3220)가, 인접한 태양 전지들을 서로 결합시키기 위해 사용됨으로써, 기저의 태양 전지(3212)의 전면 금속화 특징이, 위에 놓인 태양 전지(3214)의 후면 금속화 특징에 전도성으로 결합된다. 적합한 전기전도성 결합 재료(3220)는, 예를 들어, 전기전도성 접착제, 전기전도성 접착 필름 및 테이프, 및 통상적인 솔더를 포함할 수 있다. 전기전도성 결합 재료(3220)가 인접한 태양 전지들(3210) 사이에 결합을 제공하는 것이 유용한데, 이러한 결합은, 전기전도성 결합 재료(3220)의 열팽창 계수와 태양 전지(3210)의 열팽창 계수 사이의 불일치로 인해 발생되는 응력을 수용할 수 있다. 일 배열에서, 전기전도성 결합 재료(3220)는, 태양 전지들(3210)의 가장자리의 길이를 따라 실질적으로 연장하는 연속 라인 형태로 도포되는 대신에, 태양 전지들(3210)의 중첩 영역들을 따르는 특정 위치들에서만 도포된다.
일 배열에서, 결합 재료는 전기전도성 접착제, 전기전도성 접착 필름 및 테이프이다. 일 배열에서, 전기전도성 결합 재료는, 슁글형 태양 전지 어레이에 열과 압력을 가함으로써 경화되며, 그에 따라, 인접한 중첩된 직사각형 실리콘 태양 전지들을 서로 결합시키고, 이들 사이의 우수한 전기적 접촉을 보장한다. 예시적인 구현예에서, 전자 전도성 접착제는 Hitachi Chemical에 의해 제조된 CP-300이다.
슁글형 태양 전지 어레이의 태양 전지들이 모두 동일한 정사각형 또는 직사각형 형상을 갖는 것이 유용하다. 일 배열에서, 슁글형 태양 전지 어레이 내의 태양 전지들은 모두 약 1:2 내지 1:20의 종횡비를 갖는 직사각형이다.
슁글형 태양 전지 어레이에 작은 태양 전지들을 배열하는 것이 유리할 수 있는데, 이는, 이러한 배열이 태빙 리본을 통해 함께 연결된 큰 전지들을 포함하는 종래의 배열보다 더 작은 저항성 전력 손실을 갖기 때문이다. 작은 태양 전지는 큰 태양 전지보다 작은 전류를 생산한다. 저항성 전력 손실은 I2R(전류의 제곱 곱하기 저항)에 비례하므로, 전류가 작을수록 저항성 전력 손실이 감소한다. 또한, 직사각형 태양 전지들을 슁글형 어레이 형태로 주의 깊게 배열하여, 전류가 태양 전지들의 짧은 측면들에 평행하게 흐르도록 함으로써, 전류가 (전면) 버스바에 도달하기 전에 전류가 흐르는 거리를 감소시킬 수 있으며, 그에 따라, 저항성 전력 손실 또한 감소시킬 수 있다. 또한, 물론, 중첩된 태양 전지들을 서로 결합하여 태양 전지들을 직렬로 연결함으로써, 종래 방식으로 태빙된 직렬-연결 태양 전지 스트링에 비해, 인접한 태양 전지들 사이의 전기적 연결의 길이가 감소되며, 그에 따라, 저항성 전력 손실을 더욱 감소시킬 수 있다.
다른 측면에 있어서, 태양 모듈은, 모듈의 전면을 형성하기 위해 모듈의 폭에 걸쳐있는 2개 이상의 평행한 행들(rows)로 배열된 복수의 슁글형 태양 전지 어레이들을 포함한다. 각각의 슁글형 태양 전지 어레이는 앞에서 기술된 바와 같은 복수의 실리콘 태양 전지들을 함유한다. 본 발명의 일 구현예에서, 유연성 전기 인터커넥트는 인접한 슁글형 태양 전지 어레이를 연결하기 위해 사용될 수 있다. 예를 들어, 모듈 내에서, 유연성 전기 인터커넥트는, 제1 행에 위치하되 모듈의 에지에 인접하게 위치하는 제1 슁글형 태양 전지 어레이의 일 단부를, 제2 행에 위치하되 모듈의 동일한 에지에 인접하게 위치하는 제2 슁글형 태양 전지 어레이의 일 단부에 연결할 수 있다. 유연성 전기 인터커넥트는, 전기전도성 접착제 결합 재료로, 여러개의 분리된 위치들에서, 제1 슁글형 태양 전지 어레이의 전면에 결합될 수 있다. 유연성 전기 인터커넥트는 모듈의 에지에 평행하게 연장될 수 있다. 유연성 전기 인터커넥트의 적어도 일부분은 제1 슁글형 태양 전지 어레이의 일 단부의 주위에서 접힐 수 있고, 모듈의 전면으로부터 보이지 않게 숨겨질 수 있다.
유연성 인터커넥트는, 예를 들어 중첩된 태양 전지들의 결합에 사용하기 위해 앞에서 기술된 것과 동일한 전기전도성 결합 재료를 사용하여, 슁글형 태양 전지 어레이에 전도성으로 결합될 수 있다. 일 배열에서, 전기전도성 결합 재료는, 슁글형 태양 전지 어레이의 에지의 길이를 따라 실질적으로 연장하는 연속 라인의 형태로 위치하는 것이 아니라, 슁글형 태양 전지 어레이의 에지를 따르는 분리된 위치들에서만 위치될 수 있으며, 그 결과, 전기전도성 결합 재료 또는 인터커넥트의 열팽창 계수와 슁글형 태양 전지 어레이의 열팽창 계수 사이의 불일치로 인해 발생하는 슁글형 태양 전지 어레이의 에지에 평행한 응력을 감소시키거나 수용할 수 있다. 일 배열에서, 유연성 인터커넥트는 얇은 구리 시트로 형성되거나 또는 얇은 구리 시트를 함유한다. 유연성 인터커넥트는, 예를 들어 슬릿, 슬롯 또는 구멍으로, 패터닝되어, 슁글형 태양 전지 어레이의 에지에 수직 및 평행한 응력들을 감소시키거나 수용할 수 있도록 그들의 유연성을 증가시킬 수 있다.
본 발명의 일 구현예에서, 슁글형 태양 전지 어레이는, 인접한 실리콘 태양 전지들의 단부 부분들이 서로 겹치고 서로 전도성으로 결합되어 실리콘 태양 전지들을 전기적으로 직렬 연결하도록 일렬로 배열된 복수의 실리콘 태양 전지들을 포함한다. 각각의 실리콘 태양 전지는 다음을 포함할 수 있다: 전면 및 후면을 갖는 실리콘 기재, 실리콘 기재의 전면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 전면 유전체 층, 실리콘 기재의 전면의 일부분 상의 복수의 미세 그리드 라인, 복수의 미세 그리드 라인들 중 적어도 하나와 전기적으로 접촉하는 적어도 하나의 전면 버스바 층, 실리콘 기재의 후면의 적어도 일부분 상의 알루미늄 입자 층, 및 실리콘 기재의 후면의 일부분 상의 후면 태빙 층. 후면 태빙 층은, 실리콘 기재의 후면 표면의 일부 상의 개질된 알루미늄 입자 층, 및 개질된 알루미늄 입자 층의 적어도 일부분 상에 직접 위치하는 개질된 삽입 층을 함유할 수 있다. 개질된 삽입 층은 솔더링가능한 표면을 가질 수 있다. 개질된 삽입 층은 다음을 함유할 수 있다: 귀금속; 및, 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 또는 이들의 다른 조합 중 임의의 것. 개질된 알루미늄 입자 층은: 알루미늄 입자; 및 개질된 삽입 층으로부터의 적어도 하나의 재료;를 함유할 수 있다. 임의의 한 쌍의 인접한 실리콘 태양 전지들 내에서, 제1 실리콘 태양 전지의 일부분은 제2 실리콘 태양 전지의 일부분과 중첩되어, 제2 실리콘 태양 전지의 전면 버스바 층이 제1 태양 전지의 후면 태빙 층 아래에 놓이게 된다. 전기전도성 접착제는, 제1 실리콘 태양 전지와 제2 실리콘 태양 전지를 전기적으로 연결하도록, 제2 실리콘 태양 전지의 전면 버스바 층과 제1 실리콘 태양 전지의 후면 태빙 층을 전도성으로 결합하기 위해 사용될 수 있다.
개질된 삽입 층의 다양한 구성에 대한 상세한 가능성있는 사항들이 본 명세서에 기술되었다.
전면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 또는 이들의 산화물, 이들의 질화물, 이들의 복합체, 또는 이들의 조합 중 임의의 것을 포함할 수 있다. 일 배열에서, 또한, 실리콘 기재의 후면 상에 직접적으로 위치하는 적어도 하나의 후면 유전체 층이 존재한다. 후면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 이들의 산화물, 이들의 질화물, 이들의 복합체, 또는 이들의 조합 중 임의의 것일 수 있다. 일 배열에서, 실리콘 기재의 후면의 적어도 일부분 상에 직접 위치하는 알루미늄 옥사이드를 포함하는 제1 후면 유전체 층, 및 제1 후면 유전층 상에 직접 위치하는 실리콘 니트라이드을 포함하는 제2 후면 유전체 층이 존재한다.
실리콘 기재의 후면 상에 직접 위치하는 고체 알루미늄-실리콘 공융 층이 있을 수 있다. 후면 태빙 층의 일부분은 가변 두께를 가질 수 있다.
본 발명의 다른 구현예에서, 태양 전지 모듈은: 전면 및 후면을 갖는 전면 시트; 전면 시트의 후면 상의 전면 봉지재 층; 및 전면 봉지재 층 상의, 본 명세서에서 기술된 바와 같은 복수의 슁글형 실리콘 태양 전지 어레이들;을 포함하며, 상기 슁글형 실리콘 태양 전지 어레이들은 서로 전기적으로 연결되어 있다. 또한, 복수의 유연한 전도성 인터커넥트가 존재하며, 여기서 각각의 유연한 전도성 인터커넥트는 인접한 실리콘 슁글형 태양 전지 어레이들에 전도성으로 연결된다. 또한, 전면 및 후면을 갖는 후면 시트가 존재하고, 상기 후면 시트의 후면은 외부 환경에 노출되고, 상기 후면 시트의 전면 상에는 후면 봉지재 층이 위치하며, 상기 후면 봉지재 층의 제1 부분은 복수의 슁글형 실리콘 태양 전지 어레이들 상에 있고, 상기 후면 봉지재 층의 제2 부분은 전면 봉지재 층 상에 있다.
유연한 전도성 인터커넥트는 후면 시트와 접촉하는 접속 상자를 더 포함할 수 있다. 슁글형 태양 전지 어레이의 일부분에 연결되고 바이패스 다이오드 및 접속 상자에 전기적으로 연결되는 버스 리본이 있을 수도 있다.
실리콘 태양 전지들의 슁글형 어레이(슈퍼 전지라고도 함)의 설계 및 제작에 대한 추가 세부 사항은, 2016년 11월 1일자로 발행된 미국특허 제9,484,484호에서 찾을 수 있으며, 이 문헌은 본 명세서에 인용에 의해 통합된다.
이해되어야 하는 바와 같이, 본 명세서에 기술된 본 발명은 다른 장비, 재료 및 장치에 의해 수행될 수 있으며, 장비 및 작동 절차에 관한 다양한 변형이 본 발명의 범위를 벗어나지 않고 달성될 수 있다.

Claims (24)

  1. 실리콘 태양 전지로서,
    상기 실리콘 태양 전지는:
    전면 및 후면을 갖는 실리콘 기재;
    상기 실리콘 기재의 상기 전면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 전면 유전체 층;
    상기 실리콘 기재의 상기 전면의 일부분 상의 복수의 미세 그리드 라인들;
    상기 복수의 미세 그리드 라인들 중 적어도 하나와 전기적으로 접촉하는 적어도 하나의 전면 버스바(busbar) 층;
    상기 실리콘 기재의 상기 후면의 적어도 일부분 상의 알루미늄 입자 층으로서, 알루미늄 입자들을 포함하는 알루미늄 입자 층; 및
    상기 실리콘 기재의 상기 후면의 일부분 상의 후면 태빙(tabbing) 층;을 포함하고,
    상기 후면 태빙 층은:
    상기 실리콘 기재의 상기 후면의 일부분 상의 개질된 알루미늄 입자 층; 및
    상기 개질된 알루미늄 입자 층의 적어도 일부분 상에 직접 위치하는 개질된 삽입(intercalation) 층으로서, 솔더링가능한 표면을 갖는 개질된 삽입 층;을 포함하고,
    상기 개질된 알루미늄 입자 층은 상기 알루미늄 입자들, 및 상기 개질된 삽입 층으로부터의 적어도 하나의 재료를 포함하고,
    상기 개질된 삽입 층은: 귀금속; 및 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료;를 포함하며,
    상기 후면 태빙 층은 상기 개질된 삽입 층의 상기 솔더링가능한 표면의 적어도 일부분 상의 전기전도성 접착제 층을 더 포함하는,
    실리콘 태양 전지.
  2. 제 1 항에 있어서,
    상기 개질된 삽입 층은 귀금속 상 및 삽입 상의 두 개의 상을 포함하고,
    상기 솔더링가능한 표면의 50% 초과는 상기 귀금속 상을 포함하고,
    상기 개질된 알루미늄 입자 층은 상기 알루미늄 입자들, 및 상기 삽입 상으로부터의 적어도 하나의 재료를 포함하며,
    상기 삽입 상은 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함하는,
    실리콘 태양 전지.
  3. 제 1 항에 있어서,
    상기 개질된 삽입 층은 다음의 2개의 하위층(sublayer)들:
    상기 개질된 알루미늄 입자 층의 적어도 일부분 상에 직접 위치하는 삽입 하위층; 및
    상기 삽입 하위층의 적어도 일부분 상에 직접 위치하는 귀금속 하위층;을 포함하고,
    상기 솔더링가능한 표면은 상기 귀금속 하위층을 포함하고,
    상기 개질된 알루미늄 입자 층은 상기 알루미늄 입자들, 및 상기 삽입 하위층으로부터의 적어도 하나의 재료를 포함하며,
    상기 삽입 하위층은 안티몬, 비소, 바륨, 비스무트, 붕소, 카드뮴, 칼슘, 세륨, 세슘, 크롬, 코발트, 갈륨, 게르마늄, 하프늄, 인듐, 철, 란타늄, 납, 리튬, 마그네슘, 망간, 몰리브덴, 니오븀, 인, 포타슘, 레늄, 셀레늄, 실리콘, 소듐, 스트론튬, 황, 텔루륨, 주석, 바나듐, 아연, 지르코늄, 이들의 조합, 이들의 합금, 이들의 산화물, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함하는,
    실리콘 태양 전지.
  4. 제 1 항에 있어서,
    상기 개질된 삽입 층은 다음의 2개의 하위층들:
    상기 개질된 알루미늄 입자 층 상에 직접 위치하는 비스무트-풍부 하위층; 및
    상기 비스무트-풍부 하위층 상에 직접 위치하는 은-풍부 하위층;을 포함하고,
    상기 개질된 알루미늄 입자 층은 알루미늄 옥사이드, 비스무트, 및 비스무트 옥사이드로 이루어진 군으로부터 선택된 적어도 하나의 재료를 더 포함하며; 상기 비스무트-풍부 하위층은 0.01 ㎛ 내지 5 ㎛의 두께를 갖는,
    실리콘 태양 전지.
  5. 제 4 항에 있어서, 상기 알루미늄 입자 층은 비스무트를 더 포함하고, 비스무트 대 비스무트 및 알루미늄의 중량비(Bi:(Bi + Al))는 상기 알루미늄 입자 층에서보다 상기 개질된 알루미늄 입자 층에서 적어도 20% 더 높은, 실리콘 태양 전지.
  6. 제 1 항에 있어서, 상기 귀금속은 은, 금, 백금, 팔라듐, 로듐, 이들의 합금, 이들의 복합체, 및 이들의 다른 조합으로 이루어진 군으로부터 선택된 재료를 포함하는, 실리콘 태양 전지.
  7. 제 1 항에 있어서, 상기 실리콘 태양 전지는 상기 실리콘 기재의 상기 후면의 적어도 일부분 상에 직접 위치하는 적어도 하나의 후면 유전체 층을 더 포함하고, 상기 후면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함하는, 실리콘 태양 전지.
  8. 제 1 항에 있어서, 상기 실리콘 기재의 상기 후면의 적어도 일부분 상에 직접 위치하는 알루미늄 옥사이드를 포함하는 제1 후면 유전체 층, 및 상기 제1 후면 유전체 층 상에 직접 위치하며 실리콘 니트라이드를 포함하는 제2 후면 유전체 층을 더 포함하는 실리콘 태양 전지.
  9. 제 1 항에 있어서, 상기 실리콘 기재 상에 직접 위치하는 고체 알루미늄-실리콘 공융 층을 더 포함하는 실리콘 태양 전지.
  10. 제 1 항에 있어서, 상기 실리콘 태양 전지는 제1 실리콘 태양 전지이고, 상기 제1 실리콘 태양 전지는 후면 태빙 층을 가지며, 상기 후면 태빙 층은 상기 전기전도성 접착제를 통해 제2 실리콘 태양 전지의 전면 버스바에 연결되는, 실리콘 태양 전지.
  11. 제 1 항에 있어서, 상기 솔더링가능한 표면은 적어도 70 wt%의 은을 포함하는, 실리콘 태양 전지.
  12. 제 1 항에 있어서, 상기 개질된 알루미늄 입자 층은 가변 두께를 갖는, 실리콘 태양 전지.
  13. 슁글형 실리콘 태양 전지 어레이(shingled silicon solar cell array)로서,
    상기 슁글형 실리콘 태양 전지 어레이는: 일렬로 배열된 복수의 실리콘 태양 전지들로서, 인접한 실리콘 태양 전지들이 서로 직렬로 전기적으로 연결되도록 상기 실리콘 태양 전지들의 단부들이 서로 겹쳐지고(overlapping) 전도성으로 결합되어 있는, 복수의 실리콘 태양 전지들;을 포함하고,
    상기 실리콘 태양 전지들의 각각은 제 1 항의 실리콘 태양 전지를 포함하고; 인접한 실리콘 태양 전지들의 쌍 내에서, 제1 실리콘 태양 전지의 일부분이 제2 실리콘 태양 전지의 일부분과 겹쳐서, 상기 제2 실리콘 태양 전지의 전면 버스바 층이 상기 제1 태양 전지의 후면 태빙 층 아래에 있으며; 전기전도성 접착제가 상기 제2 실리콘 태양 전지의 상기 전면 버스바 층 및 상기 제1 실리콘 태양 전지의 상기 후면 태빙 층 둘 다에 전도성으로 결합되어, 상기 제1 실리콘 태양 전지와 상기 제2 실리콘 태양 전지를 전기적으로 연결하는,
    슁글형 실리콘 태양 전지 어레이.
  14. 제 13 항에 있어서, 상기 개질된 삽입 층은 제 2 항의 개질된 삽입 층을 포함하는, 슁글형 실리콘 태양 전지 어레이.
  15. 제 13 항에 있어서, 상기 개질된 삽입 층은 제 3 항의 상기 2개의 하위층들을 포함하는, 슁글형 실리콘 태양 전지 어레이.
  16. 제 13 항에 있어서, 상기 개질된 삽입 층은 제 4 항의 상기 2개의 하위층들을 포함하는, 슁글형 실리콘 태양 전지 어레이.
  17. 제 13 항에 있어서, 상기 전면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함하는, 슁글형 실리콘 태양 전지 어레이.
  18. 제 13 항에 있어서, 상기 실리콘 태양 전지들의 각각은 상기 실리콘 기재의 상기 후면 상에 직접 위치하는 적어도 하나의 후면 유전체 층을 더 포함하고, 상기 후면 유전체 층은 실리콘, 알루미늄, 게르마늄, 하프늄, 갈륨, 이들의 산화물, 이들의 질화물, 이들의 복합체, 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 재료를 포함하는, 슁글형 실리콘 태양 전지 어레이.
  19. 제 13 항에 있어서, 상기 실리콘 태양 전지들의 각각은 상기 실리콘 기재의 상기 후면의 적어도 일부분 상에 직접 위치하는 알루미늄 옥사이드을 포함하는 제1 후면 유전체 층, 및 상기 제1 후면 유전체 층 상에 직접 위치하는 실리콘 니트라이드를 포함하는 제2 후면 유전체 층을 더 포함하는, 슁글형 실리콘 태양 전지 어레이.
  20. 제 13 항에 있어서, 상기 실리콘 태양 전지들의 각각은 상기 실리콘 기재의 상기 후면 상에 직접 위치하는 고체 알루미늄 실리콘 공융 층을 더 포함하는, 슁글형 실리콘 태양 전지 어레이.
  21. 제 13 항에 있어서, 상기 후면 태빙 층의 일부분은 가변 두께를 갖는, 슁글형 실리콘 태양 전지 어레이.
  22. 다음을 포함하는 실리콘 태양 전지 모듈:
    전면 및 후면을 갖는 전면 시트;
    상기 전면 시트의 상기 후면 상의 전면 봉지재 층;
    상기 전면 봉지재 층 상의 제 13 항에 따른 복수의 슁글형 실리콘 태양 전지 어레이들로서, 서로 전기적으로 연결된 슁글형 실리콘 태양 전지 어레이들;
    복수의 유연성, 전도성 인터커넥트들(interconnects)로서, 상기 유연성, 전도성 인터커넥트들의 각각은 인접한 슁글형 실리콘 태양 전지 어레이들에 전도성으로 연결되는, 유연성, 전도성 인터커넥트들;
    전면 및 후면을 갖는 후면 시트로서, 상기 후면 시트의 상기 후면은 외부 환경에 노출되는, 후면 시트; 및
    상기 후면 시트의 상기 전면 상의 후면 봉지재 층으로서, 상기 후면 봉지재 층의 제1 부분은 상기 복수의 슁글형 실리콘 태양 전지 어레이들 상에 위치하고, 상기 후면 봉지재 층의 제2 부분은 상기 전면 봉지재 층 상에 위치하는, 후면 봉지재 층.
  23. 제 22 항에 있어서, 상기 유연성, 전도성 인터커넥트는 상기 후면 시트와 접촉하는 접속 상자(junction box)를 더 포함하는, 실리콘 태양 전지 모듈.
  24. 제 22 항에 있어서, 상기 슁글형 실리콘 태양 전지 어레이의 일부분에 연결되고 바이패스 다이오드 및 접속 상자에 전기적으로 연결된 버스 리본(bus ribbon)을 더 포함하는 실리콘 태양 전지 모듈.
KR1020197036327A 2017-05-10 2018-05-10 슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택 KR20200026189A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762504532P 2017-05-10 2017-05-10
US62/504,532 2017-05-10
PCT/US2018/032159 WO2018209147A1 (en) 2017-05-10 2018-05-10 Multi-layer metal film stacks for shingled silicon solar cell arrays

Publications (1)

Publication Number Publication Date
KR20200026189A true KR20200026189A (ko) 2020-03-10

Family

ID=64105639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197036327A KR20200026189A (ko) 2017-05-10 2018-05-10 슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택

Country Status (5)

Country Link
EP (1) EP3635792A4 (ko)
JP (1) JP2020520114A (ko)
KR (1) KR20200026189A (ko)
CN (1) CN111316449A (ko)
WO (1) WO2018209147A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022187544A1 (en) * 2021-03-04 2022-09-09 Solaria Corporation Interconnection configuration for solar module assembly

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3973578A1 (en) * 2019-05-23 2022-03-30 Alpha Assembly Solutions Inc. Solder paste for module fabrication of solar cells
CN112071920A (zh) * 2020-08-11 2020-12-11 环晟光伏(江苏)有限公司 一种电池片正面印刷铝浆的电池片及印刷方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117276A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 太陽電池の製造方法
US7494607B2 (en) * 2005-04-14 2009-02-24 E.I. Du Pont De Nemours And Company Electroconductive thick film composition(s), electrode(s), and semiconductor device(s) formed therefrom
US7718092B2 (en) * 2005-10-11 2010-05-18 E.I. Du Pont De Nemours And Company Aluminum thick film composition(s), electrode(s), semiconductor device(s) and methods of making thereof
JP2007109809A (ja) * 2005-10-12 2007-04-26 Sharp Corp 太陽電池の製造方法およびそれに用いる太陽電池製造用フラックス
US20080230119A1 (en) * 2007-03-22 2008-09-25 Hideki Akimoto Paste for back contact-type solar cell
EP2093804A1 (en) * 2008-02-19 2009-08-26 Helianthos B.V. Solar cell system with encapsulant
JP5644759B2 (ja) * 2009-03-11 2014-12-24 信越化学工業株式会社 太陽電池セル電極の接続用シート、太陽電池モジュールの製造方法及び太陽電池モジュール
DE102009044038A1 (de) * 2009-09-17 2011-03-31 Schott Solar Ag Verfahren zur Herstellung eines Kontaktbereichs eines elektronischen Bauteils
US20140124014A1 (en) * 2012-11-08 2014-05-08 Cogenra Solar, Inc. High efficiency configuration for solar cell string
US9780253B2 (en) * 2014-05-27 2017-10-03 Sunpower Corporation Shingled solar cell module
JP6188480B2 (ja) * 2013-02-20 2017-08-30 東洋アルミニウム株式会社 ペースト組成物、太陽電池素子の製造方法および太陽電池素子
JP6184731B2 (ja) * 2013-04-25 2017-08-23 Dowaエレクトロニクス株式会社 銀−ビスマス粉末、導電性ペースト及び導電膜
US20150075597A1 (en) * 2013-09-16 2015-03-19 Heraeus Precious Metals North America Conshohocken Llc Electroconductive paste with adhension promoting glass
US9349883B2 (en) * 2014-06-19 2016-05-24 E I Du Pont De Nemours And Company Conductor for a solar cell
US10418497B2 (en) * 2015-08-26 2019-09-17 Hitachi Chemical Co., Ltd. Silver-bismuth non-contact metallization pastes for silicon solar cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022187544A1 (en) * 2021-03-04 2022-09-09 Solaria Corporation Interconnection configuration for solar module assembly

Also Published As

Publication number Publication date
EP3635792A4 (en) 2021-01-20
WO2018209147A1 (en) 2018-11-15
EP3635792A1 (en) 2020-04-15
JP2020520114A (ja) 2020-07-02
CN111316449A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US10000645B2 (en) Methods of forming solar cells with fired multilayer film stacks
TWI613267B (zh) 用於改良金屬粒子層的材料屬性的印刷漿料
US20190019911A1 (en) Multi-layer metal film stacks for shingled silicon solar cell arrays
TWI570748B (zh) 電極用膠組成物及太陽電池
TWI495125B (zh) 元件及太陽電池
WO2013188485A1 (en) Electroconductive paste with adhesion enhancer
US20210292574A1 (en) Print-on pastes with metal-based additives for modifying material properties of metal particle layers
KR20200026189A (ko) 슁글형 실리콘 태양 전지 어레이를 위한 다층 금속 필름 스택

Legal Events

Date Code Title Description
A201 Request for examination