KR20200024043A - 로그우도비 계산 방법 및 장치 - Google Patents

로그우도비 계산 방법 및 장치 Download PDF

Info

Publication number
KR20200024043A
KR20200024043A KR1020180100683A KR20180100683A KR20200024043A KR 20200024043 A KR20200024043 A KR 20200024043A KR 1020180100683 A KR1020180100683 A KR 1020180100683A KR 20180100683 A KR20180100683 A KR 20180100683A KR 20200024043 A KR20200024043 A KR 20200024043A
Authority
KR
South Korea
Prior art keywords
llr
equation
received signal
likelihood ratio
present
Prior art date
Application number
KR1020180100683A
Other languages
English (en)
Inventor
전인산
김혁
강헌식
이주현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020180100683A priority Critical patent/KR20200024043A/ko
Publication of KR20200024043A publication Critical patent/KR20200024043A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

수신 장치에서 수신 신호로부터 로그우도비(Log-Likelihood Ratio, LLR)를 계산하는 방법으로서, 상기 수신 신호를 복수의 구간으로 나누고, 복수의 구간 각각에 대하여 상기 수신 신호로부터 최대 값을 계산한 후, 상기 복수의 구간에 대응하는 복수의 최대 값 중에서 해당 구간에 대응하는 최대 값을 선택하여 LLR 값으로 출력한다.

Description

로그우도비 계산 방법 및 장치{METHOD AND APPARATUS FOR CALCULATING LOG-LIKELIHOOD RATIO}
본 발명은 로그우도비 계산 방법 및 장치에 관한 것으로, 특히 분산 추정을 필요로 하지 않고 수신 심볼에서 로그우도비(Log-Likelihood Ratio)를 계산하는 로그우도비 계산 방법 및 장치에 관한 것이다.
현재 유무선 및 광 통신시스템에서 강력한 오류정정 부호로 LDPC(Low Density Parity Check) 부호를 사용하고 있다. 일반적으로 이들을 실제 구현하는데 있어서 수신된 심볼의 분산(variance)을 계산하고 그것을 사용하여 로그우도비(Log-Likelihood Ratio, LLR)을 계산하고 이 LLR을 사용하여 LDPC 복호를 수행한다.
그런데 분산 값을 추정하고 LLR을 구하는 것은 많은 계산량을 필요로 하며 특히 초고속 광통신 시스템에서 오류정정 복호기는 LLR 계산기를 수백 개 이상 사용하는 초병렬 구조를 갖는다. 따라서 하드웨어의 크기가 초병렬의 수만큼 증가하는 문제점을 가지고 있다.
이러한 문제점을 해결하기 위하여 분산을 계산할 필요가 없는 LLR 계산 기술이 제안되었다. 분산을 계산할 필요가 없는 LLR 계산 기술은 분산을 계산하지 않는 장점을 가지고 있지만, LLR을 계산하는데 있어서 연산이 복잡하여 여전히 초고속 데이터를 처리하는데 많은 하드웨어를 필요로 하는 단점을 갖는다.
본 발명이 해결하려는 과제는 분산 추정을 필요로 하지 않으면서 LLR 계산을 더욱 간소화시킬 수 있는 로그우도비 계산 방법 및 장치를 제공하는 것이다.
본 발명의 한 실시 예에 따르면, 수신 장치에서 수신 신호로부터 로그우도비(Log-Likelihood Ratio, LLR)를 계산하는 방법이 제공된다. 이 방법은 상기 수신 신호를 복수의 구간으로 나누는 단계, 상기 복수의 구간 각각에 대하여 상기 수신 신호로부터 최대 값을 계산하는 단계, 그리고 상기 복수의 구간에 대응하는 복수의 최대 값 중에서 해당 구간에 대응하는 최대 값을 선택하여 LLR 값으로 출력하는 단계를 포함한다.
본 발명에 따르면, 입력 구간에 따라 LLR을 나누어 계산하고 최종 비교기를 통하여 선택함으로써 연산량을 감소시킬 수 있고 그에 따라 LLR 계산을 위한 하드웨어 크기를 간소화시킬 수 있다. 특히, 본 발명의 실시 예에 따른 LLR 계산기인 MAXE를 사용하면 100Gbps이상을 지원하는 초고속 광통신 시스템에서 오류정정 복호기의 초병렬 구조를 적은 하드웨어로 구현이 가능하다.
또한 본 발명의 실시 예에 따른 LLR 계산기는 16QAM(Quadrature Amplitude Modulation) 뿐 아니라 64QAM, 256QAM, 1024QAM 등 고차 QAM에도 적용이 가능하며, LDPC뿐만 아니라 터보 복호기에도 적용이 가능하다.
도 1은 본 발명의 실시 예에 따른 LLR 계산 장치를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 LLR 계산 방법을 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시 예에 따른 로그우도비(Log-Likelihood Ratio, LLR) 계산 방법 및 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 본 발명의 본 발명의 실시 예에서는 변조 방식으로 16QAM(quadrature amplitude modulation)을 사용하는 경우를 예로 들어 설명하나, 64QAM와 128QAM 이상의 고차 QAM 등 다른 변조 방식에도 적용이 가능하다.
송신 장치에 의해 16QAM으로 매핑(mapping)된 16QAM 신호는 AWGN(additive white Gaussian noise) 채널을 경유한 후에 수신 장치에서 수신한다. 수신 장치에 의해 수신된 신호 y에 대한 PR(probability ratio)은 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
이때, P(b0=0)=P(b0=1)=1/2이므로, 수학식 1은 수학식 2와 같이 된다.
Figure pat00002
16QAM의 경우 2비트가 하나의 심볼에 매핑되므로, 수학식 2를 수학식 3과 같이 b1이 '0'인 경우와 '1'인 경우의 합으로 나타낼 수 있다.
Figure pat00003
각 심볼이 AWGN 채널을 통과한 후의 수식에, 자코비안 수식을 적용하여 전개하면 수학식 4와 같이 나타낼 수 있다.
Figure pat00004
이와 같이, LLRe는 최대값(max) 항에 분산(
Figure pat00005
)을 포함한 수식을 포함하고 있기 때문에, 하드웨어로 구현하는 경우 분산을 계산해야만 하는 단점이 있다.
이를 해결하기 위해, 위의 확률식에
Figure pat00006
를 E로 치환하고, 밑수를 E로 하는 로그를 취하여 LLRE를 구하면 수학식 5와 같이 된다.
Figure pat00007
한편, 수식을 간소화하기 위하여 LLRE는 수식의 지수항을 수학식 6과 같이 치환한다.
Figure pat00008
수학식 6에서 xij는 일반적으로 심볼 메트릭(symbol metric)으로 불리워진다. 여기에 자코비안을 적용하여 정리하면 수학식 7과 같은 수식이 얻어진다.
Figure pat00009
여기서,
Figure pat00010
는 수학식 8과 같다.
Figure pat00011
수학식 8에서 보는 바와 같이, max 항은 E(=
Figure pat00012
)를 포함하지 않으므로, 분산항을 가지지 않는 값이다. 단지, 로그항에만 분산을 포함하고 있는데, 이는 동작 환경에 따라서 적절하게 상수화하거나 1차 방정식으로 간소화 할 수 있다.
그러나 수학식 7에 따른 LLRE 계산 방법은 수학식 4에 따른 LLRe 계산 방법에 비하여 많이 간소화되었지만, 100Gbps 이상의 초고속 광통신 시스템에서 LLR 계산기를 초병렬 구조를 가지는 복호기의 경우 하드웨어의 크기가 여전히 큰 단점을 갖는다.
본 발명의 실시 예에서는 16QAM 성좌에 의한 결정경계(decision boundary)에 따라 LLR 구간을 나누어 연산량을 적게 하고 그에 따라 간단한 LLR 계산 장치를 구현한다.
본 발명의 실시 예에서는 수학식 7부터 시작하여 수식을 간소화한다. 수학식 7에서
Figure pat00013
를 제외한 나머지 수식을 수학식 9와 같이 MAXE(bi)로 정의한다.
Figure pat00014
수학식 9에서 심볼 메트릭인 xij는 수학식 10과 같다.
Figure pat00015
수학식 9의 MAXE(bi) 수식에 심볼 메트릭인 xij를 대입하면, 수학식 11과 같이 나타낼 수 있다.
Figure pat00016
먼저, MAXE(b0)에 대하여 각각의 max 값을 수신 신호 y의 구간으로 나누어 계산하면 수학식 12와 같다.
Figure pat00017
그러므로, MAXE(b0)는 수학식 13 내지 수학식 15와 같이 3개의 구간으로 나누어진다.
먼저, -2보다 작은 경우는 수학식 13과 같이 간소화된다.
Figure pat00018
다음, 수신 신호 y가 -2와 +2 사이의 경우는 수학식 14와 같이 간소화된다.
Figure pat00019
수신 신호 y가 +2보다 큰 경우는 수학식 15와 같이 간소화된다.
Figure pat00020
위의 결과를 정리하면 수학식 16과 같이 나타낼 수 있다.
Figure pat00021
다음으로, MAXE(b1)에 대하여 각각의 max 값을 수신 신호 y의 구간으로 나누어 계산하면 수학식 17과 같다.
Figure pat00022
그러므로, MAXE(b1)는 수학식 18 및 수학식 19와 같이 2개의 구간으로 나뉘어진다.
먼저, 수신 신호 y가 0보다 작은 경우는 수학식 18과 같이 간소화된다.
Figure pat00023
다음으로, 수신 신호 y가 0보다 큰 경우는 수학식 19와 같이 간소화된다.
Figure pat00024
위의 결과를 정리하면 수학식 20과 같이 나타낼 수 있다.
Figure pat00025
앞에서 언급한 바와 같이,
Figure pat00026
는 수학식 21과 같이 주어진다.
Figure pat00027
Figure pat00028
는 E를 포함하고 있으므로, 분산을 포함하고 있다. 하지만 16QAM 이상의 고차 QAM에서는 LDPC가 동작하는 부분의 수신 신호의 비트당 에너지 및 잡음비(Eb/No)가 큰 값을 갖기 때문에 분산값은 작아진다. 그러므로
Figure pat00029
에 의한 효과가 작아서
Figure pat00030
를 생략하고 MAXE를 LLR로 채택해도 성능에 커다란 영향을 주지 않는다.
따라서, 최종적으로 LLRE는 수학식 22와 같이 구해질 수 있다.
Figure pat00031
수학식 22를 하드웨어로 구현하면 도 1과 같이 나타낼 수 있다.
도 1은 본 발명의 실시 예 따른 LLR 계산 장치를 나타낸 도면이다.
도 1을 참고하면, LLR 계산 장치(100)는 제1 비트 LLR 계산부(110) 및 제2 비트 LLR 계산부(120)를 포함한다.
디매퍼로부터 16QAM으로 매핑(mapping)된 수신 신호 y는 제1 비트 LLR 계산부(110) 및 제2 비트 LLR 계산부(120)로 입력된다.
제1 비트 LLR 계산부(110)는 비트 1에 대한 LLR을 계산하는 부분으로 수학식 20을 구현하기 위한 하드웨어로서, 하나의 뺄셈기(111), 하나의 덧셈기(112), 하나의 비교기(113), 하나의 다중화기(114) 및 하나의 곱셈기(115)로 구성된다.
비교기(113)는 수신 신호 y가 0보다 큰지 비교하고, 비교 결과를 다중화기(114)로 출력한다. 다중화기(114)는 비교기(113)의 출력 결과에 따라 두 개의 입력 단자(1, 0)로 입력되는 값 중 하나의 입력 단자로 입력되는 값을 선택하여 출력한다.
여기서 덧셈기(112)는 입력 하나가 상수 값 2를 갖는 덧셈기이므로 변수 2개를 갖는 덧셈기보다 간단하다. 또한 뺄셈기(111)도 입력 하나가 상수 값 2를 갖는 뺄셈기이므로 변수 2개를 갖는 뺄셈기보다 간단하다. 비교기(113)의 기준 값도 상수 0을 가지므로 단순히 y의 부호를 사용하면 되기 때문에 실제 하드웨어는 없다. 마지막의 곱셈기(115)는 상수 2를 곱하는 것이므로 상위 비트로 1비트 이동하여 구현이 가능하므로 연결만 있고 실제하드웨어는 없다.
그러므로 제1 비트 LLR 계산부(110)는 아주 간단한 하드웨어로 구현이 가능하다.
또한 제2 비트 LLR 계산부(120)는 비트 0에 대한 LLR을 계산하는 부분으로 수학식 16을 구현하기 위한 하드웨어로서, 상수를 갖는 2개의 덧셈기(121, 122), 3개의 곱셈기(123, 124, 127), 하나의 비교기(125), 그리고 하나의 다중화기(126)로 구성된다.
비교기(125)는 수신 신호 y가 2보다 큰지, -2보다 작은지, 2와 -2 사이인지 비교하고, 그 결과를 다중화기(126)로 출력한다. 다중화기(126)는 비교기(125)로붜 출력되는 결과에 따라 세 개의 입력 단자(2, 1, 0)로 입력되는 값 중 하나의 입력 단자로 입력되는 값을 선택하여 출력한다.
여기서 곱셈기(123, 124, 127)는 위에서 설명한 바와 같이 상위비트로 1비트 이동하여 구현이 가능하므로 연결만 있고 실제하드웨어는 없다. 그러므로 제2 비트 LLR 계산부(120)도 아주 간단한 하드웨어로 구현이 가능하다.
LLR 계산 장치(100)에 의해 출력되는 LLRE의 값은 복호기로 출력된다.
본 발명의 실시 예에 따른 LLR 계산 장치(100)는 LDPC 복호기뿐만 아니라 터보 복호기에 적용하여 사용될 수 있다.
도 2는 본 발명의 실시 예에 따른 LLR 계산 방법을 나타낸 도면이다.
도 2를 참고하면, AWGN 채널을 통해 수신된 신호는 심볼 디매퍼에 의해 심볼 디매핑된다.
LLR 계산 장치(100)는 수학식 22에 나타낸 바와 같이 수신 구간에 따라 심볼 디매핑된 신호 y로부터 최대 값을 나누어 계산한다(S210).
LLR 계산 장치(100)는 수신 구간에 따라 계산된 최대 값 중에서 해당 수신 구간에 대응하는 최대 값을 선택하여 LLR 값으로 출력한다(S220).
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (1)

  1. 수신 장치에서 수신 신호로부터 로그우도비(Log-Likelihood Ratio, LLR)를 계산하는 방법으로서,
    상기 수신 신호를 복수의 구간으로 나누는 단계,
    복수의 구간 각각에 대하여 상기 수신 신호로부터 최대 값을 계산하는 단계, 그리고
    상기 복수의 구간에 대응하는 복수의 최대 값 중에서 해당 구간에 대응하는 최대 값을 선택하여 LLR 값으로 출력하는 단계
    를 포함하는 로그우도비 계산 방법.
KR1020180100683A 2018-08-27 2018-08-27 로그우도비 계산 방법 및 장치 KR20200024043A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180100683A KR20200024043A (ko) 2018-08-27 2018-08-27 로그우도비 계산 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180100683A KR20200024043A (ko) 2018-08-27 2018-08-27 로그우도비 계산 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20200024043A true KR20200024043A (ko) 2020-03-06

Family

ID=69802502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180100683A KR20200024043A (ko) 2018-08-27 2018-08-27 로그우도비 계산 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20200024043A (ko)

Similar Documents

Publication Publication Date Title
US20190036550A1 (en) Turbo Product Polar Coding with Hard Decision Cleaning
JP3958764B2 (ja) ディジタル通信システムにおけるターボ復号を利用したビットエラー率及びフレームエラー率を減少させる装置及び方法
US10498363B2 (en) Low density parity check decoder using binary logarithm and decoding method thereof
KR101700235B1 (ko) 저밀도 서명 변조를 위한 저복잡도 수신기 및 방법
KR100854636B1 (ko) 디지털 통신 시스템에서 수신 신호의 가능성 메트릭을계산하는 방법 및 장치
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
KR20070039353A (ko) 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법
US10566999B2 (en) Low-density parity check decoding
WO2017221926A1 (ja) 光受信機、光伝送装置及び光受信機のための方法
TWI433471B (zh) (n,k)方塊碼之軟輸入軟輸出解碼裝置
US8576958B2 (en) Method for soft modulation in a wireless telecommunication network
KR102241416B1 (ko) 디지털 비디오 방송 시스템에서 LDPC(Low Density Parity Check) 복호기 및 LDPC 복호기의 복호화 방법
Öztekin et al. An efficient soft demapper for APSK signals using extreme learning machine
KR102664025B1 (ko) 초기 후보 감축에 기반한 심볼 검출을 위한 중첩 룩업 테이블
KR20200024043A (ko) 로그우도비 계산 방법 및 장치
KR20150069747A (ko) 회전 qam 기반의 통신 시스템에서 소프트 디매핑 방법 및 장치
CN103973630A (zh) 适用于数字电视广播系统的信号处理方法以及接收器
WO2020008005A1 (en) Variable node processing methods and devices for message-passing decoding of non-binary codes
CN102006086B (zh) (n,k)方块码的软输入软输出解码装置
JP5865084B2 (ja) 受信装置及びプログラム
JP5287846B2 (ja) 高性能伝送システム、伝送方法、受信機、及び送信機
KR20180134688A (ko) 저밀도 패리티 검사(ldpc) 복호기
Zhang et al. Universal soft demapper for M-ary PAM with reduced complexity
JP5581967B2 (ja) 分散推定方法、分散推定装置、変調信号生成方法、変調信号生成装置、および、コンピュータ・プログラム
JP2009194638A (ja) 復号化装置、復号化方法、復号化プログラム、受信装置、及び通信システム