KR20200021497A

KR20200021497A - 표시장치

Info

Publication number: KR20200021497A
Application number: KR1020200021230A
Authority: KR
Inventors: 전상현; 방기호; 정은애; 구근림; 지미란
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-02-20
Filing date: 2020-02-20
Publication date: 2020-02-28
Also published as: KR102131801B1

Abstract

표시 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광층, 상기 발광층을 커버하며, 제1 박막 봉지 영역 및 상기 제1 박막 봉지 영역과 인접하고 상기 제1 박막 봉지 영역보다 돌출된 제2 박막 봉지 영역을 포함하는 박막 봉지층, 및 상기 박막 봉지층의 상기 제1 박막 봉지 영역 및 상기 제2 박막 봉지 영역 위에 배치된 터치 전극들을 포함하고, 상기 베이스층의 두께 방향에서 보았을 때 상기 박막 봉지층의 상기 제2 박막 봉지 영역과 중첩하는 상기 터치 전극들 중 일부는 상기 박막 봉지층의 상면의 형상에 대응하여 굴곡질 수 잇다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로, 터치감지유닛을 포함하는 표시장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치감지유닛을 구비한다.

본 발명은 터치감지유닛을 포함하는 표시장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 발광층, 상기 발광층을 커버하며, 제1 박막 봉지 영역 및 상기 제1 박막 봉지 영역과 인접하고 상기 제1 박막 봉지 영역보다 돌출된 제2 박막 봉지 영역을 포함하는 박막 봉지층, 및 상기 박막 봉지층의 상기 제1 박막 봉지 영역 및 상기 제2 박막 봉지 영역 위에 배치된 터치 전극들을 포함하고, 상기 베이스층의 두께 방향에서 보았을 때 상기 박막 봉지층의 상기 제2 박막 봉지 영역과 중첩하는 상기 터치 전극들 중 일부는 상기 박막 봉지층의 상면의 형상에 대응하여 굴곡질 수 잇다.

상기 박막 봉지층의 상기 상면은 상기 제1 박막 봉지 영역의 제1 상면, 및 상기 제2 박막 봉지 영역의 제2 상면을 포함하고, 상기 제2 상면은 상기 제1 상면으로부터 상기 베이스층과 멀어지는 방향으로 연장하는 제1 경사면 및 상기 제1 경사면으로부터 상기 베이스층과 가까워지는 방향으로 연장하는 제2 경사면을 포함할 수 있다.

상기 터치 전극들 중 상기 일부는 상기 제1 경사면 및 상기 제2 경사면과 중첩할 수 있다.

상기 제1 경사면과 상기 제2 경사면 사이의 경계와 상기 베이스층 사이의 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 제2 거리보다 클 수 있다.

상기 제1 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제1 거리 이상, 상기 제2 거리 이하일 수 있다.

상기 제2 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제1 거리보다 작을 수 있다.

상기 제2 경사면의 다른 일지점과 상기 베이스층 사이의 거리는 상기 제1 거리 이상, 상기 제2 거리 이하일 수 있다.

상기 박막 봉지층은 유기층을 포함하고, 상기 유기층의 상면은 상기 제1 박막 봉지 영역에 배치된 제1 유기층 상면 상기 제2 박막 봉지 영역에 배치된 제2 유기층 상면을 포함하고, 상기 제2 유기층 상면의 일부분은 상기 제1 유기층 상면으로부터 상기 베이스층과 멀어지는 방향으로 돌출될 수 있다.

상기 박막 봉지층은 상기 제2 박막 봉지 영역에 배치된 유기 코팅층을 포함하고, 상기 베이스층의 두께 방향에서 보았을 때, 상기 유기 코팅층은 상기 제1 박막 봉지 영역과 비중첩할 수 있다.

상기 제2 박막 봉지 영역은 복수로 제공되고, 상기 제2 박막 봉지 영역들은 상기 제1 박막 봉지 영역을 사이에 두고 이격될 수 있다.

상기 제2 박막 봉지 영역은 상기 제1 박막 봉지 영역을 에워쌀 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역이 정의되며, 제1 상면, 상기 제1 상면과 인접하고 상기 제1 상면으로부터 돌출된 제2 상면, 및 상기 제1 상면 및 상기 제2 상면과 마주하는 바닥면을 포함하는 표시 패널, 상기 제1 상면 위에 배치된 제1 터치 센서, 및 상기 제2 상면 위에 배치된 제2 터치 센서를 포함하고, 상기 제2 터치 센서는 상기 제2 상면의 형상에 대응하여 굴곡진 형상을 갖고, 상기 제2 터치 센서의 적어도 일부분과 상기 표시 패널의 상기 바닥면 사이의 거리는 상기 제1 터치 센서와 상기 표시 패널의 상기 바닥면 사이의 거리보다 클 수 있다.

상기 제2 터치 센서의 다른 일부분과 상기 표시 패널의 상기 바닥면 사이의 거리는 상기 제1 터치 센서와 상기 표시 패널의 상기 바닥면 사이의 거리보다 작을 수 있다.

상기 제1 상면은 플랫하고, 상기 제1 상면과 상기 바닥면 사이의 거리는 소정의 값을 가질 수 있다.

상기 제2 상면과 상기 바닥면 사이의 거리는 상기 제2 상면 내의 위치에 따라 상이할 수 있다.

상기 제2 상면은 상기 제1 상면으로부터 연장되며 상기 제1 상면보다 상기 바닥면과 멀어지는 방향으로 돌출된 제1 경사면 및 상기 제1 경사면으로부터 상기 바닥면과 가까워지는 방향으로 연장된 제2 경사면을 포함할 수 있다.

상기 표시 패널의 두께 방향에서 보았을 때, 상기 제1 경사면 및 상기 제2 경사면은 상기 표시 영역과 중첩하고, 상기 제2 경사면의 적어도 일부분은 상기 제1 경사면과 상기 비표시 영역 사이에 배치될 수 있다.

상기 제2 터치 센서는 상기 제1 경사면 위에 배치될 수 있다.

상기 제2 터치 센서는 상기 제1 경사면 및 상기 제2 경사면 위에 배치될 수 있다.

본 발명의 실시예에 따르면, 박막 봉지층의 유기층의 두께를 조절한다. 따라서, 박막 봉지층의 두께 변화에 따른 터치감지유닛의 터치 감도 편차를 제어할 수 있다.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 제1 동작에 따른 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 제2 동작에 따른 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 표시장치의 제3 동작에 따른 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 표시장치의 사시도들이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 5a는 본 발명의 일 실시예에 따른 유기발광 표시패널의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 6b는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 6c는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 박막 봉지층의 개략적인 평면도이다.
도 7c는 본 발명의 일 실시예에 따른 박막 봉지층의 개략적인 평면도이다.
도 8a는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8b는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8c는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 8d는 도 7b의 I-I` 영역을 절단한 단면도이다.
도 9a는 도 5b의 AA영역의 부분 확대도이다.
도 9b는 본 발명의 일 실시예에 따른 터치감지유닛의 단면도이다.
도 9c 내지 9e는 본 발명의 일 실시예에 따른 터치감지유닛의 평면도들이다.
도 9f은 도 9e의 BB영역의 부분 확대도이다.
도 10은 도 9b의 II-II` 영역을 절단한 단면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태도 에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1a는 본 발명의 일 실시예에 따른 표시장치(DD)의 제1 동작에 따른 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치(DD)의 제2 동작에 따른 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 표시장치(DD)의 제3 동작에 따른 사시도이다.

도 1a에 도시된 것과 같이 제1 동작 모드에서, 이미지(IM)가 표시되는 표시면(IS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.

도 1a 내지 도 1c는 표시장치(DD)의 일례로 플렉서블한 폴더블 표시장치를 도시하였다. 그러나, 본 발명은 말려지는 롤러블 표시장치 또는 밴디드 표시장치일 수 있고, 특별히 제한되지 않는다. 또한, 본 실시예에서 플렉서블 표시장치를 도시하였으나, 본 발명은 이에 제한되지 않는다. 본 실시예에 따른 표시장치(DD)는 플랫한 리지드 표시장치일 수도 있고, 휘어진 리지드 표시장치일 수도 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다.

도 1a에 도시된 것과 같이, 표시장치(DD)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1a에는 이미지(IM)의 일 예로 화병을 도시하였다. 일 예로써, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 둘러쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.

도 1a 내지 도 1c에 도시된 것과 같이, 표시장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 벤딩축(BX)에 기초하여(on the basis of) 벤딩되는 벤딩영역(BA), 비벤딩되는 제1 비벤딩영역(NBA1), 및 제2 비벤딩영역(NBA2)을 포함할 수 있다.

도 1b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(IS)과 제2 비벤딩영역(NBA2)의 표시면(IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 1c에 도시된 것과 같이, 표시장치(DD)는 표시면(IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다.

도 1a 내지 도 1c에서는 하나의 벤딩영역(BA) 만을 도시하였으나, 이에 제한되는 것은 아니다. 예컨대, 본 발명의 일 실시예에서 표시장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다.

본 발명의 일 실시예에서 표시장치(DD)는 도 1a 및 도 1b에 도시된 동작 모드만 반복되도록 구성될 수 있다. 하지만, 이에 제한되는 것은 아니고, 사용자가 표시장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 1b 및 도 1c와 달리 제1 방향(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다.

도 2는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2는 제2 방향(DR2)과 제3 방향(DR3)이 정의하는 단면을 도시하였다.

도 2에 도시된 것과 같이, 표시장치(DD)는 보호필름(PM), 표시모듈(DM), 광학부재(LM), 윈도우(WM), 제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3)를 포함할 수 있다. 표시모듈(DM)은 보호필름(PM)과 광학부재(LM) 사이에 배치된다. 광학부재(LM)는 표시모듈(DM)과 윈도우(WM) 사이에 배치된다. 제1 접착부재(AM1)는 표시모듈(DM)과 보호필름(PM)을 결합하고, 제2 접착부재(AM2)는 표시모듈(DM)과 광학부재(LM)를 결합하고, 제3 접착부재(AM3)는 광학부재(LM)와 윈도우(WM)를 결합한다.

보호필름(PM)은 표시모듈(DM)을 보호한다. 보호필름(PM)은 외부에 노출된 제1 외면(OS-L)을 제공하고, 제1 접착부재(AM1)에 접착되는 접착면을 제공한다. 보호필름(PM)은 외부의 습기가 표시모듈(DM)에 침투하는 것을 방지하고, 외부 충격을 흡수한다.

보호필름(PM)은 플라스틱 필름을 베이스 기판으로써 포함할 수 있다. 보호필름(PM)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethylenenaphthalate), 폴리에틸렌테레프탈레이트(PET, polyethyleneterephthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 폴리아릴렌에테르술폰(poly(arylene ethersulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.

보호필름(PM)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호필름(PM)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다. 보호필름(PM)은 플라스틱 필름에 형성된 기능층을 더 포함할 수 있다. 상기 기능층은 수지층을 포함할 수 있다. 상기 기능층은 코팅 방식에 의해 형성될 수 있다. 본 발명의 일 실시예에서 보호필름(PM)은 생략될 수 있다.

윈도우(WM)는 외부 충격으로부터 표시모듈(DM)를 보호하고, 사용자에게 입력면을 제공할 수 있다. 윈도우(WM)은 외부에 노출된 제2 외면(OS-U)을 제공하고, 제2 접착부재(AM2)에 접착되는 접착면을 제공한다. 도 1a 내지 도 1c에 도시된 표시면(IS)이 제2 외면(OS-U)일 수 있다.

윈도우(WM)는 플라스틱 필름을 포함할 수 있다. 윈도우(WM)는 다층구조를 가질 수 있다. 윈도우(WM)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층구조를 가질 수 있다. 윈도우(WM)는 베젤패턴을 더 포함할 수 있다. 상기 다층구조는 연속공정 또는 접착층을 이용한 접착공정을 통해 형성될 수 있다.

광학부재(LM)는 외부광 반사율을 감소시킨다. 광학부재(LM)는 적어도 편광필름을 포함할 수 있다. 광학부재(LM)는 위상차 필름을 더 포함할 수 있다. 본 발명의 일 실시예에서 광학부재(LM)는 생략될 수 있다.

표시모듈(DM)은 유기발광 표시패널(DP, 또는 표시패널) 및 터치감지유닛(TS)을 포함할 수 있다. 터치감지유닛(TS)은 유기발광 표시패널(DP) 상에 직접 배치된다. 본 명세서에서 "직접 배치된다"는 것은 별도의 접착층을 이용하여 부착하는 것을 제외하며, 연속공정에 의해 형성된 것을 의미한다.

유기발광 표시패널(DP)은 입력된 영상 데이터에 대응하는 이미지(IM, 도 1a 참조)를 생성한다. 유기발광 표시패널(DP)은 두께 방향(DR3)에서 마주하는 제1 표시패널면(BS1-L) 및 제2 표시패널면(BS1-U)을 제공한다. 본 실시예에서 유기발광 표시패널(DP)을 예시적으로 설명하였으나, 표시패널은 이에 제한되지 않는다.

터치감지유닛(TS)은 외부입력의 좌표정보를 획득한다. 터치감지유닛(TS)은 정전용량 방식으로 외부입력을 감지할 수 있다.

별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 반사방지층을 더 포함할 수도 있다. 반사방지층은 컬러필터 또는 도전층/절연층/도전층의 적층 구조물을 포함할 수 있다. 반사방지층은 외부로부터 입사된 광을 흡수 또는 상쇄간섭 또는 편광시켜 외부광 반사율을 감소시킬 수 있다. 반사방지층은 광학부재(LM)의 기능을 대체할 수 있다.

제1 접착부재(AM1), 제2 접착부재(AM2), 및 제3 접착부재(AM3) 각각은 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)과 같은 유기 접착층일 수 있다. 유기 접착층은 폴리우레탄계, 폴리아크릴계, 폴리에스테르계, 폴리에폭시계, 폴리초산비닐계 등의 접착물질을 포함할 수 있다.

별도로 도시하지 않았으나, 표시장치(DD)는 도 1a 내지 도 1c에 도시된 상태를 유지하기 위해 상기 기능층들을 지지하는 프레임 구조물을 더 포함할 수 있다. 프레임 구조물은 관절 구조 또는 힌지 구조를 포함할 수 있다.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치(DD-1)의 사시도이다. 도 3a는 펼쳐진 상태의 표시장치(DD-1)를 도시하였고, 도 3b는 벤딩된 상태의 표시장치(DD-1)를 도시하였다.

표시장치(DD-1)는 하나의 벤딩영역(BA)과 하나의 비벤딩영역(NBA)을 포함할 수 있다. 표시장치(DD-1)의 비표시영역(DD-NDA)이 벤딩될 수 있다. 다만, 본 발명의 일 실시예에서 표시장치(DD-1)의 벤딩영역은 변경될 수 있다.

본 실시예에 따른 표시장치(DD-1)는, 도 1a 내지 도 1c에 도시된 표시장치(DD)와 다르게, 하나의 형태로 고정되어 작동할 수 있다. 표시장치(DD-1)는 도 3b에 도시된 것과 같이 벤딩된 상태로 작동할 수 있다. 표시장치(DD-1)는 벤딩된 상태로 프레임 등에 고정되고, 프레임이 전자장치의 하우징과 결합될 수 있다.

본 실시예에 따른 표시장치(DD-1)는 도 2에 도시된 것과 동일한 단면 구조를 가질 수 있다. 다만, 비벤딩영역(NBA)과 벤딩영역(BA)이 다른 적층 구조를 가질 수 있다. 비벤딩영역(NBA)은 도 2에 도시된 것과 동일한 단면 구조를 갖고, 벤딩영역(BA)은 도 2에 도시된 것과 다른 단면 구조를 가질 수 있다. 벤딩영역(BA)에는 광학부재(LM) 및 윈도우(WM)가 미배치될 수 있다. 즉, 광학부재(LM) 및 윈도우(WM)는 비벤딩영역(NBA)에만 배치될 수 있다. 제2 접착부재(AM2) 및 제3 접착부재(AM3) 역시 벤딩영역(BA)에 미배치될 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시장치(DD-2)의 사시도이다.

표시장치(DD-2)는 메인 이미지가 전면으로 표시되는 비벤딩영역(NBA, 또는 평면영역)과 서브 이미지가 측면으로 표시되는 벤딩영역(BA, 또는 측면영역)을 포함한다. 별도로 도시하지 않았으나, 서브 이미지는 소정의 정보를 제공하는 아이콘을 포함할 수 있다. 본 실시예에서 "비벤딩영역(NBA)과 벤딩영역(BA)"이라는 용어는 형상으로 구분되는 복수 개의 영역들로 표시장치(DD-2)를 정의한 것이다.

본 실시예에서 비벤딩영역(NBA)의 일측으로부터 벤딩된 1개의 벤딩영역(BA)을 포함하는 표시장치(DD-2)를 예시적으로 도시하였다. 본 발명의 일 실시예에 따른 표시장치(DD-2)는 비벤딩영역(NBA)의 양측으로부터 벤딩된 2 개의 벤딩영역을 포함할 수도 있다.

비벤딩영역(NBA)으로부터 벤딩된 벤딩영역(BA)은 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)과 교차하는 제4 방향(DR4)으로 서브 이미지을 표시한다. 그러나, 상기 제1 내지 제4 방향들(DR1 내지 DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.

도 5a는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 평면도이고, 도 5b는 본 발명의 일 실시예에 따른 표시모듈(DM)의 단면도이다.

도 5a에 도시된 것과 같이, 유기발광 표시패널(DP)은 평면상에서 표시영역(DA)과 비표시영역(NDA)을 포함한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)에 각각 대응한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD, 도 1a 참조)의 표시영역(DD-DA, 도 1a 참조) 및 비표시영역(DD-NDA, 도 1a 참조)과 반드시 동일할 필요는 없고, 유기발광 표시패널(DP)의 구조/디자인에 따라 변경될 수 있다.

유기발광 표시패널(DP)은 복수 개의 화소들(PX)을 포함한다. 복수 개의 화소들(PX)이 배치된 영역이 표시영역(DA)으로 정의된다. 본 실시예에서 비표시영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다.

유기발광 표시패널(DP)은 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인(SL-VDD), 및 패드부(PD)를 포함한다.

게이트 라인들(GL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 발광 라인들(EL) 각각은 게이트 라인들(GL) 중 대응하는 게이트 라인에 나란하게 배열될 수 있다. 제어신호 라인(SL-D)은 게이트 구동회로(GDC)에 제어신호들을 제공할 수 있다. 초기화 전압 라인(SL-Vint)은 복수 개의 화소들(PX)에 초기화 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 복수 개의 화소들(PX)에 연결되며, 복수 개의 화소들(PX)에 제1 전압을 제공할 수 있다. 전압 라인(SL-VDD)은 제1 방향(DR1)으로 연장하는 복수의 라인들 및 제2 방향(DR2)으로 연장하는 복수의 라인들을 포함할 수 있다.

비표시영역(NDA)의 일 측에는 게이트 라인들(GL) 및 발광 라인들(EL)이 연결된 게이트 구동회로(GDC)가 배치될 수 있다. 게이트 라인들(GL), 데이터 라인들(DL), 발광 라인들(EL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 전압 라인 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다.

패드부(PD)는 데이터 라인들(DL), 제어신호 라인(SL-D), 초기화 전압 라인(SL-Vint), 및 전압 라인(SL-VDD)의 말단에 연결될 수 있다.

도 5b에 도시된 것과 같이, 유기발광 표시패널(DP)은 베이스층(SUB), 베이스층(SUB) 상에 배치된 회로층(DP-CL), 발광소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함한다.

베이스층(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.

회로층(DP-CL)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(DP-CL)의 복수 개의 도전층들은 신호라인들 또는 화소의 제어회로를 구성할 수 있다.

발광소자층(DP-OLED)은 유기발광 다이오드들을 포함한다.

박막 봉지층(TFE)은 발광소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함한다. 무기층들은 수분/산소로부터 발광소자층(DP-OLED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광소자층(DP-OLED)을 보호한다. 본 발명에서는 유기층의 두께를 조절하여 터치감지유닛(TS)이 균일한 터치 감도를 제공하도록 할 수 있다. 이에 대한 설명은 이후 구체적으로 설명된다.

터치감지유닛(TS)은 박막 봉지층(TFE) 상에 배치된다. 터치감지유닛(TS)은 터치센서들과 터치 신호라인들을 포함한다. 터치센서들과 터치 신호라인들은 단층 또는 다층구조를 가질 수 있다.

터치센서들과 터치 신호라인들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 터치센서들과 터치 신호라인들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 터치센서들과 터치 신호라인들은 동일한 층구조를 갖거나, 다른 층구조를 가질 수 있다. 터치감지유닛(TS)에 대한 구체적인 내용은 후술한다.

도 6a는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다.

도 6a에는 복수 개의 데이터 라인들(DL, 도 5a 참조) 중 k번째 데이터 라인(DLk)에 연결된 i번째 화소(PXi)를 예시적으로 도시하였다.

i번째 화소(PXi)는 유기발광 다이오드(OLED) 및 유기발광 다이오드를 제어하는 화소 구동회로를 포함한다. 구동회로는 7개의 박막 트랜지스터들(T1~T7) 및 하나의 스토리지 커패시터(Cst)를 포함할 수 있다.

구동 트랜지스터는 유기발광 다이오드(OLED)에 공급되는 구동전류를 제어한다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)와 전기적으로 연결된다. 제2 트랜지스터(T2)의 출력전극은 유기발광 다이오드(OLED)의 애노드와 직접 접촉하거나, 다른 트랜지스터(본 실시예에서 제6 트랜지스터(T6))를 경유하여 연결될 수 있다.

제어 트랜지스터의 제어 전극은 제어 신호를 수신할 수 있다. i번째 화소(PXi)에 인가되는 제어 신호는 i-1번째 게이트 신호(Si-1), i번째 게이트 신호(Si), i+1번째 게이트 신호(Si+1), 데이터 신호(Dk), 및 i번째 발광 제어 신호(Ei)를 포함할 수 있다. 본 발명의 실시예에서 제어 트랜지스터는 제1 트랜지스터(T1) 및 제3 내지 제7 트랜지스터들(T3~T7)을 포함할 수 있다.

제1 트랜지스터(T1)는 k번째 데이터 라인(DLk)에 접속된 입력전극, i번째 게이트 라인(GLi)에 접속된 제어 전극, 및 제2 트랜지스터(T2)의 출력전극에 접속된 출력전극을 포함한다. 제1 트랜지스터(T1)는 i번째 게이트 라인(GLi)에 인가된 게이트 신호(Si, 이하 i번째 게이트 신호)에 의해 턴-온되고, k번째 데이터 라인(DLk)에 인가된 데이터 신호(Dk)를 스토리지 커패시터(Cst)에 제공한다.

도 6b는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다. 도 6c는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도이다. 구체적으로, 도 6b는 도 6a에 도시된 등가회로의 제1 트랜지스터(T1)에 대응하는 부분의 단면을 도시하였다. 도 6c는 도 6a에 도시된 등가회로의 제2 트랜지스터(T2), 제6 트랜지스터(T6) 및 유기발광 다이오드(OLED)에 대응하는 부분의 단면을 도시하였다.

도 6b 및 도 6c를 참조하면, 베이스층(SUB) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 베이스층(SUB)과 도전성 패턴들 또는 반도체 패턴들의 결합력을 향상시킨다. 버퍼층(BFL)은 무기층을 포함할 수 있다. 별도로 도시되지 않았으나, 이물질이 유입되는 것을 방지하는 배리어층이 베이스층(SUB)의 상면에 더 배치될 수도 있다. 버퍼층(BFL)과 배리어층은 선택적으로 배치되거나 생략될 수 있다.

버퍼층(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴), 제6 트랜지스터(T6)의 반도체 패턴(OSP6: 이하 제6 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 및 제6 반도체 패턴(OSP6)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.

제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6) 위에는 제1 절연층(10)이 배치될 수 있다. 도 6b 및 도 6c에서는 제1 절연층(10)이 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6)을 커버하는 층 형태로 제공되는 것을 예시적으로 도시하였으나, 제1 절연층(10)은 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2) 및 제6 반도체 패턴(OSP6) 에 대응하여 배치된 패턴으로 제공될 수도 있다.

제1 절연층(10)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.

제1 절연층(10) 상에는 제1 트랜지스터(T1)의 제어 전극(GE1: 이하, 제1 제어전극), 제2 트랜지스터(T2)의 제어 전극(GE2: 이하, 제2 제어전극), 제6 트랜지스터(T6)의 제어 전극(GE6: 이하, 제6 제어전극)이 배치된다. 제1 제어 전극(GE1), 제2 제어 전극(GE2), 제6 제어 전극(GE6)은 게이트 라인들(GL, 도 5a 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.

제1 절연층(10) 상에는 제1 제어 전극(GE1), 제2 제어 전극(GE2) 및 제6 제어 전극(GE6)을 커버하는 제2 절연층(20)이 배치될 수 있다. 제2 절연층(20)은 평탄한 상면을 제공할 수 있다. 제2 절연층(20)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.

제2 절연층(20) 상에 제1 트랜지스터(T1)의 입력전극(SE1: 이하, 제1 입력전극) 및 출력전극(DE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(SE2: 이하, 제2 입력전극) 및 출력전극(DE2: 제2 출력전극), 제6 트랜지스터(T6)의 입력전극(SE6: 이하, 제6 입력전극) 및 출력전극(DE6: 제6 출력전극)이 배치된다.

제1 입력전극(SE1)과 제1 출력전극(DE1)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(SE2)과 제2 출력전극(DE2)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 제6 입력전극(SE6)과 제6 출력전극(DE6)은 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제5 관통홀(CH5)과 제6 관통홀(CH6)을 통해 제6 반도체 패턴(OSP6)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제6 트랜지스터(T6)는 바텀 게이트 구조로 변형되어 실시될 수 있다.

제2 절연층(20) 상에 제1 입력전극(SE1), 제2 입력전극(SE2), 제6 입력전극(SE6), 제1 출력전극(DE1), 제2 출력전극(DE2), 제6 출력전극(DE6)을 커버하는 제3 절연층(30)이 배치된다. 제3 절연층(30)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(30)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다.

제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30) 중 어느 하나는 화소의 회로 구조에 따라 생략될 수 있다. 제2 절연층(20), 및 제3 절연층(30) 각각은 층간 절연층(interlayer)으로 정의될 수 있다. 층간 절연층은 층간 절연층을 기준으로 하부에 배치된 도전패턴과 상부에 배치된 도전패턴의 사이에 배치되어 도전패턴들을 절연시킨다.

제3 절연층(30) 상에는 화소정의막(PDL) 및 유기발광 다이오드(OLED)가 배치된다. 제3 절연층(30) 상에 애노드(AE)가 배치된다. 애노드(AE)는 제3 절연층(30)을 관통하는 제7 관통홀(CH7)을 통해 제6 출력전극(DE6)에 연결된다. 화소정의막(PDL)에는 개구부(OP)가 정의된다. 화소정의막(PDL)의 개구부(OP)는 애노드(AE)의 적어도 일부분을 노출시킨다.

화소(PX)는 평면 상에서 화소 영역에 배치될 수 있다. 화소 영역은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 애노드(AE)의 일부영역에 대응하게 정의되었다.

정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다.

정공 제어층(HCL) 상에 유기발광층(EML)이 배치된다. 유기발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 유기발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다. 본 실시예에서 패터닝된 유기발광층(EML)을 예시적으로 도시하였으나, 유기발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 유기발광층(EML)은 백색 광을 생성할 수 있다. 또한, 유기발광층(EML)은 다층구조를 가질 수 있다.

유기발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 복수 개의 화소들(PX, 도 5a 참조)에 공통으로 형성될 수 있다.

전자 제어층(ECL) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다.

캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)에 공통적으로 배치된다. 박막 봉지층(TFE)은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 박막 봉지층(TFE)은 교번하게 적층된 복수 개의 무기층들과 복수 개의 유기층들을 포함할 수 있다.

본 실시예에서 박막 봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 캐소드(CE) 사이에는, 캐소드(CE)를 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.

도 7a는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 부분 단면도이다. 구체적으로, 도 7a는 도 5b의 유기발광 표시패널(DP)의 표시영역(DA)을 확대한 단면도이다.

도 7a를 참조하면, 박막 봉지층(TFE)은 제1 박막 봉지 영역(TFA1) 및 제2 박막 봉지 영역(TFA2)으로 구분될 수 있다.

박막 봉지층(TFE)의 터치감지유닛(TS, 도 5b 참조)과 마주하는 상면(TFE-U)은 제1 박막 봉지 영역(TFA1)에 배치된 제1 상면(TFE-U1) 및 제2 박막 봉지 영역(TFA2)에 배치된 제2 상면(TFE-U2)을 포함할 수 있다.

제1 상면(TFE-U1)은 베이스층(SUB)과 평행할 수 있다. 예를 들어, 제1 상면(TFE-U1)은 베이스층(SUB)의 상면과 평행할 수 있다. 유기발광 표시패널(DP)이 플랫한 형상을 갖는 경우, 제1 상면(TFE-U1)과 베이스층(SUB)은 모두 플랫한 형상을 가질 수 있다. 또한, 유기발광 표시패널(DP)이 소정의 방향을 따라 휘어진 경우, 제1 상면(TFE-U1)과 베이스층(SUB)은 모두 소정의 방향을 따라 휘어진 형상을 가질 수 있다.

본 명세서 내에 기재된 "평행하다"는 것은 사전적 의미의 "평행(아무리 연장하여도 서로 만나지 않음)"만을 의미하는 것은 아니다. 예를 들어, 제1 상면(TFE-U1)은 평탄하지 않은 상면을 가질 수 있다. 구체적 설명하면, 단면 상에서 베이스층(SUB)과 사전적 의미로 평행한 기준면(미도시)을 정의한다. 제1 상면(TFE-U1)은 상기 기준면을 기준으로 베이스층(SUB)과 가까워지는 방향 및 베이스층(SUB)과 멀어지는 방향으로 진동하며, 상기 기준면을 따라 연장할 수 있다. 제1 상면(TFE-U1)과 베이스층(SUB) 사이의 거리와 상기 기준면과 베이스층(SUB) 사이의 거리의 차이는 0 내지 소정의 오차 범위일 수 있다. 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다.

제2 상면(TFE-U2)은 베이스층(SUB)과 멀어지는 방향, 예컨대 제3 방향(DR3)으로 볼록하게 돌출될 수 있다. 구체적으로, 제2 상면(TFE-U2)은 제1 상면(TFE-U1)을 연장한 기준면(RL)으로부터 베이스층(SUB)과 멀어지는 방향(예를 들어, 제3 방향(DR3))으로 돌출될 수 있다.

제1 상면(TFE-U1)과 베이스층(SUB) 사이의 거리는 제1 거리(DT1)일 수 있다. 예컨대, 제1 상면(TFE-U1)은 베이스층(SUB)과 나란하기 때문에, 제1 상면(TFE-U1) 상의 각 지점과 베이스층(SUB) 사이의 거리는 소정의 오차범위 내에서 실질적으로 동일할 수 있다. 예를 들어, 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다.

본 명세서에서 사용되는 "거리"는 유기발광 표시패널(DP)의 두께 방향과 나란한 방향에서 측정한 거리를 의미한다. 예컨대, 유기발광 표시패널(DP)이 플랫한 경우, "거리"는 제3 방향(DR3)과 나란한 거리일 수 있다. 또한, 유기발광 표시패널(DP)이 휘어진 경우, "거리"는 측정 지점의 접선에 수직한 법선 방향을 따라 측정된 거리일 수 있다.

제2 상면(TFE-U2)과 베이스층(SUB) 사이의 거리는 제1 거리(DT1)보다 큰 제2 거리(DT2) 및 제1 거리(DT1)보다 작은 제3 거리(DT3)의 범위 내에서 다양한 거리를 거질 수 있다. 즉, 제2 상면(TFE-U2)과 베이스층(SUB) 사이의 최대 거리는 제2 거리(DT2)이고, 제2 상면(TFE-U2)과 베이스층(SUB) 사이의 최소 거리는 제3 거리(DT3)일 수 있다.

제2 상면(TFE-U2)은 피크(PK), 제1 경사면(IS1), 및 제2 경사면(IS2)을 포함할 수 있다. 피크(PK)는 베이스층(SUB)과 제2 거리(DT2)로 이격된 제2 상면(TFE-U2) 내의 소정의 영역으로 정의될 수 있다. 즉, 피크(PK)는 베이스층(SUB)과 가장 먼 거리를 갖는 영역일 수 있다. 제1 경사면(IS1)은 베이스층(SUB)으로부터 멀어지는 방향으로 연장하며, 제1 상면(TFE-U1)과 피크(PK)를 연결할 수 있다. 제2 경사면(IS2)은 피크(PK)로부터 베이스층(SUB)을 향해 연장할 수 있다.

본 실시예에서, "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"이라는 용어는 상면의 형상으로 구분되는 복수 개의 영역들로 박막 봉지층(TFE)을 정의한 것이다. "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면 상에서뿐만 아니라, 단면 상에서도 정의될 수 있다. 즉, "제1 박막 봉지 영역(TFA1)과 제2 박막 봉지 영역(TFA2)"은 3차원 상에서 정의된 영역일 수 있다.

도 7b는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 개략적인 평면도이다. 구체적으로, 도 7b는 두께 방향에서 바라 보았을 때, 제1 박막 봉지 영역(TFA1), 제2 박막 봉지 영역(TFA2), 표시영역(DA), 및 비표시영역(NDA)의 관계를 간략히 도시한 것이다.

제1 박막 봉지 영역(TFA1), 및 제2 박막 봉지 영역(TFA2)은 평면 상에서 표시영역(DA)과 중첩할 수 있다. 평면 상에서 제1 박막 봉지 영역(TFA1)은 제2 박막 봉지 영역(TFA2)에 의해 둘러싸일 수 있다. 따라서, 비표시영역(NDA)과 제1 박막 봉지 영역(TFA1) 사이에는 제2 박막 봉지 영역(TFA2)이 배치될 수 있다.

도 7b는 본 발명의 일 실시예에 따른 박막 봉지층(TFEa)의 개략적인 평면도이다. 도 7c는 도 7b와 비교하였을 때, 제1 박막 봉지 영역(TFA1a)과 제2 박막 봉지 영역(TFA2a)의 위치 관계에 차이가 있다.

도 7c를 참조하면, 제2 박막 봉지 영역(TFA2a)은 제1 박막 봉지 영역(TFA1a)의 양 측면에 배치될 수 있다. 예컨대, 도 7c에서는 제2 방향(DR2)을 따라, 제2 박막 봉지 영역(TFA2a), 제1 박막 봉지 영역(TFA1a), 및 제2 박막 봉지 영역(TFA2a)이 순차적으로 배열될 수 있다.

제1 박막 봉지 영역과 제2 박막 봉지 영역의 배치 관계는 앞서 예시적으로 설명한 도 7b 및 도 7c에 제한되지 않는다. 예를 들어, 제2 박막 봉지 영역은 제1 박막 봉지 영역의 일 측면에만 배치될 수도 있고, 제1 박막 봉지 영역의 세 측면에 배치될 수도 있다.

도 8a는 도 7b의 I-I` 영역을 절단한 단면도이다.

도 8a를 참조하면, 박막 봉지층(TFE)은 제1 무기층(IOL1), 제2 무기층(IOL2), 및 제1 유기층(OL1)을 포함할 수 있다.

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다.

제1 무기층(IOL1), 및 제2 무기층(IOL2)은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. 제1 유기층(OL1)은 모노머를 포함하는 고분자를 포함할 수 있다. 제1 유기층(OL1)은 잉크젯 프린팅 방식을 이용하여 형성되거나, 아크릴계 모노머를 포함하는 조성물을 코팅하여 형성될 수 있다. 박막 봉지층(TFE)의 제2 상면(TFE-U2)의 형상은 제1 유기층(OL1)에 의해 제공될 수 있다. 제1 유기층(OL1)은 하면(OL1-B) 및 상면(OL1-U)을 포함할 수 있다. 제1 유기층(OL1)의 하면(OL1-B)은 제1 무기층(IOL1)과 접촉하는 면이고, 제1 유기층(OL1)의 상면(OL1-U)은 제2 무기층(IOL2)과 접촉하는 면이다. 제1 유기층(OL1)의 하면(OL1-B)은 제1 무기층(IOL1)의 형상과 대응하는 형상을 가질 수 있다.

제1 유기층(OL1)의 상면(OL1-U)은 제1 면(OL1-U1) 및 제2 면(OL1-U2)을 포함할 수 있다. 제1 면(OL1-U1)은 제1 박막 봉지 영역(TFA1) 내에 배치되며, 베이스층(SUB, 도 7a 참조)과 평행할 수 있다. 제2 면(OL1-U2)은 제2 박막 봉지 영역(TFA2) 내에 배치되며, 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록할 수 있다. 제2 면(OL1-U2)은 제2 박막 봉지 영역(TFA2)에 모노머를 포함하는 조성물이 프린팅되는 양을 조절하거나, 프린팅 시간을 조절하여 형성할 수 있다.

도 8b 및 도 8c는 도 7b의 I-I` 영역을 절단한 단면도들이다.

도 8b 및 도 8c를 참조하면, 박막 봉지층들(TFE-1, TFE-2) 각각은 제1 무기층(IOL1), 제2 무기층(IOL2), 제3 무기층(IOL3), 제1 유기층(OL1), 및 제2 유기층(OL2)을 포함할 수 있다.

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다. 제2 유기층(OL2)은 제2 무기층(IOL2) 위에 배치될 수 있다. 제3 무기층(IOL3)은 제2 유기층(OL2) 위에 배치될 수 있다.

제1 유기층(OL1), 및 제2 유기층(OL2) 중 적어도 어느 하나의 상면은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조) 으로부터 멀어지는 방향으로 볼록한 제2 면을 포함할 수 있다.

도 8b에 도시된 것과 같이, 박막 봉지층(TFE-1)의 제2 유기층(OL2)은 상면(OL2-U)을 포함한다. 상면(OL2-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL2-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL2-U2)을 포함할 수 있다.

도 8c에 도시된 것과 같이, 박막 봉지층(TFE-2)의 제1 유기층(OL1)은 상면(OL1-U)을 포함한다. 상면(OL1-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL1-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL1-U2)을 포함할 수 있다.

박막 봉지층(TFE-2)의 제2 유기층(OL2)은 상면(OL2-U)을 포함한다. 상면(OL2-U)은 제1 박막 봉지 영역(TFA1)에 배치되며 베이스층(SUB, 도 7a 참조)과 평행한 제1 면(OL2-U1) 및 제2 박막 봉지 영역(TFA2)에 배치되며 베이스층(SUB, 도 7a 참조)으로부터 멀어지는 방향으로 볼록한 제2 면(OL2-U2)을 포함할 수 있다.

박막 봉지층이 복수의 유기층을 포함할 때, 복수의 유기층 중 어느 하나의 유기층 또는 복수의 유기층 중 둘 이상의 유기층의 두께를 조절하여 박막 봉지층의 상면의 형상을 제어할 수 있다.

도 8b 및 도 8c에서는 박막 봉지층이 3 개의 무기층 및 2 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것이 아니다. 예컨대, 박막 봉지층은 3 개 이상의 무기층 및 2 개 이상의 유기층을 포함할 수 있고, 유기층들은 무기층들과 교번하게 배치될 수 있다. 유기층들의 두께는 평균적으로 무기층들의 두께보다 큰 두께를 가질 수 있다.

도 8d는 도 7b의 I-I` 영역을 절단한 단면도이다.

도 8d를 참조하면, 박막 봉지층(TFE-3)은 제1 무기층(IOL1), 제2 무기층(IOL2), 제1 유기층(OL1) 및 유기 코팅층(OC)을 포함할 수 있다.

제1 무기층(IOL1)은 캐소드(CE, 도 6c 참조) 위에 배치될 수 있다. 제1 유기층(OL1)은 제1 무기층(IOL1) 위에 배치될 수 있다. 제2 무기층(IOL2)은 제1 유기층(OL1) 위에 배치될 수 있다. 유기 코팅층(OC)은 제2 무기층(IOL2) 위에 배치될 수 있다.

유기 코팅층(OC)은 베이스층(SUB, 도 7a 참조)로부터 멀어지는 방향으로 볼록한 상면을 포함할 수 있다. 본 실시예에서는 유기 코팅층(OC)이 제2 박막 봉지 영역(TFA2)에 배치된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예컨대, 유기 코팅층(OC)은 제1 박막 봉지 영역(TFA1)에도 배치될 수 있다.

도 9a는 도 5b의 AA영역의 부분 확대도이다. 도 9b 내지 9e는 본 발명의 일 실시예에 따른 터치감지유닛(TS)의 평면도이다.

도 9a에 도시된 것과 같이, 터치감지유닛(TS)은 제1 도전층(TS-CL1), 제1 절연층(TS-IL1, 이하 제1 터치 절연층), 제2 도전층(TS-CL2), 및 제2 절연층(TS-IL2, 이하 제2 터치 절연층)을 포함한다. 제1 도전층(TS-CL1)은 박막 봉지층(TFE) 상에 배치된다. 터치감지유닛(TS)은 박막 봉지층(TFE)의 상면(TFE-U)의 형상에 대응하여 일부 영역에서 굴곡진 형상을 가질 수 있다.

제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다.

제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(TS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(TS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 터치전극들 및 터치 신호라인들을 포함할 수 있다.

제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 단층 또는 다층구조를 가질 수 있다. 제1 터치 절연층(TS-IL1) 및 제2 터치 절연층(TS-IL2) 각각은 무기층 및 유기층 중 적어도 어느 하나를 가질 수 있다.

제1 터치 절연층(TS-IL1)은 제1 도전층(TS-CL1) 및 제2 도전층(TS-CL2)을 절연시키면 충분하고 그 형상은 제한되지 않는다. 제1 도전패턴들과 제2 도전패턴들의 형상에 따라 제1 터치 절연층(TS-IL1)의 형상은 변경될 수 있다. 제1 터치 절연층(TS-IL1)은 박막 봉지층(TFE)을 전체적으로 커버하거나, 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술하는 제1 연결부들(CP1) 또는 제2 연결부들(CP2)에 중첩하면 충분하다.

본 실시예에서 2층형 터치감지유닛을 예시적으로 도시하였으나 이에 제한되지 않는다. 단층형 터치감지유닛은 도전층 및 도전층을 커버하는 절연층을 포함한다. 도전층은 터치센서들 및 터치센서들에 연결된 터치 신호라인들을 포함한다. 단층형 터치감지유닛은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.

도 9b에 도시된 것과 같이, 터치감지유닛(TS)은 제1 터치전극들(TE1-1 내지 TE1-4), 제1 터치전극들에 연결된 제1 터치 신호라인들(SL1-1 내지 SL1-4), 제2 터치전극들(TE2-1 내지 TE2-5), 및 제2 터치전극들(TE2-1 내지 TE2-5)에 연결된 제2 터치 신호라인들(SL2-1 내지 SL2-5), 제1 터치 신호라인들(SL1-1 내지 SL1-4)과 제2 터치 신호라인들(SL2-1 내지 SL2-5)에 연결된 패드부(PADa)를 포함할 수 있다.

제1 터치전극들(TE1-1 내지 TE1-4) 각각은 제1 방향(DR1)을 따라 연장된 형상을 가지며 제2 방향(DR2)을 따라 배열될 수 있고, 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 제2 방향(DR2)을 따라 연장된 형상을 가지며 제1 방향(DR1)을 따라 배열될 수 있다.

도 9b에서는 4개의 제1 터치전극들(TE1-1 내지 TE1-4)과 5개의 제2 터치전극들(TE2-1 내지 TE2-5)을 포함하는 터치감지유닛(TS)을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 터치전극들은 제2 방향(DR2)을 따라 순차적으로 M개(M은 1 이상의 정수)가 배열될 수 있고, 제2 터치전극들은 제1 방향(DR1)을 따라 순차적으로 N개(N은 1 이상의 정수)가 배열될 수 있다.

도 9b에서 첫 번째 제1 터치전극은 제1 터치전극(TE1-1)이 될 수 있고, M 번째 제1 터치전극은 제1 터치전극(TE1-4)이 될 수 있다. 또한, 첫 번째 제2 터치전극은 제2 터치전극(TE2-1)이 될 수 있고, N 번째 제2 터치전극은 제2 터치전극(TE2-N)이 될 수 있다.

제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제1 터치전극들(TE1-1 내지 TE1-4) 각각은 복수 개의 제1 터치 센서부들(SP1)과 복수 개의 제1 연결부들(CP1)를 포함한다. 제1 터치 센서부들(SP1)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 제1 터치 센서부들(SP1)은 중 인접하는 2개의 제1 터치 센서부들(SP1)을 연결한다. 구체적으로 도시하지 않았으나, 제1 터치 신호라인들(SL1-1 내지 SL1-4) 역시 메쉬 형상을 가질 수 있다.

제2 터치전극들(TE2-1 내지 TE2-5)은 제1 터치전극들(TE1-1 내지 TE1-4)과 절연 교차한다. 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 복수 개의 터치 개구부들이 정의된 메쉬 형상을 가질 수 있다. 제2 터치전극들(TE2-1 내지 TE2-5) 각각은 복수 개의 제2 터치 센서부들(SP2)과 복수 개의 제2 연결부들(CP2)를 포함한다. 제2 터치 센서부들(SP2)은 제2 방향(DR2)을 따라 나열된다. 제2 연결부들(CP2) 각각은 제2 터치 센서부들(SP2)은 중 인접하는 2개의 제2 터치 센서부들(SP2)을 연결한다. 제2 터치 신호라인들(SL2-1 내지 SL2-5) 역시 메쉬 형상을 가질 수 있다.

제1 터치전극들(TE1-1 내지 TE1-4)과 제2 터치전극들(TE2-1 내지 TE2-5)은 정전 결합된다. 제1 터치전극들(TE1-1 내지 TE1-4)에 터치 감지 신호들이 인가됨에 따라 제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 사이에 커패시터들이 형성된다.

복수 개의 제1 터치 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 및 제1 터치 신호라인들(SL1-1 내지 SL1-4), 복수 개의 제2 터치 센서부들(SP2), 복수 개의 제2 연결부들(CP2), 및 제2 터치 신호라인들(SL2-1 내지 SL2-5) 중 일부는 도 6a에 도시된 제1 도전층(TS-CL1)을 패터닝하여 형성하고, 다른 일부는 도 6a에 도시된 제2 도전층(TS-CL2)을 패터닝하여 형성할 수 있다.

제1 터치 센서부들(SP1)과 제2 터치 센서부들(SP2) 각각은 중심 터치 센서부(SP-C) 또는 주변 터치 센서부(SP-S)로 정의될 수 있다. "중심 터치 센서부(SP-C)과 주변 터치 센서부(SP-S)"라는 용어는 터치 센서부들이 배치된 위치에 따라 정의되는 용어이다.

제1 터치 센서부들(SP1) 중 평면상에서 제1 박막 봉지 영역(TFA1)과 중첩하는 터치 센서부들은 중심 터치 센서부(SP-C)라 정의될 수 있다. 제1 터치 센서부들(SP1) 중 평면상에서 제2 박막 봉지 영역(TFA2)과 중첩하는 터치 센서부들은 주변 터치 센서부(SP-S)로 정의될 수 있다. 또한, 제2 터치 센서부들(SP2) 중 평면상에서 제1 박막 봉지 영역(TFA1)과 중첩하는 터치 센서부들은 중심 터치 센서부(SP-C)라 정의될 수 있고, 평면상에서 제2 박막 봉지 영역(TFA2)과 중첩하는 터치 센서부들은 주변 터치 센서부(SP-S)라 정의될 수 있다. 즉, 중심 터치 센서부(SP-C)와 주변 터치 센서부(SP-S)는 터치 센서부의 위치에 따라 구분되는 것이다.

도 9b를 보면, 평면 상에서 최외곽에 배치된 2 개의 제1 터치 전극들(TE1-1, TE1-4)을 구성하는 제1 터치 센서부들(SP1)은 모두 주변 터치 센서부(SP-S)로 정의될 수 있다. 또한, 평면 상에서 최외곽에 배치된 2 개의 제2 터치 전극들(TE2-1, TE2-5)을 구성하는 제2 터치 센서부들(SP2)은 모두 주변 터치 센서부(SP-S)로 정의될 수 있다.

제1 터치전극들(TE1-1 내지 TE1-4) 중 2 개의 제1 터치 전극들(TE1-1, TE1-4)이 평면 상에서 비표시영역(NDA)과 가장 인접할 수 있다. 또한, 제2 터치전극들(TE2-1 내지 TE2-5) 중 2 개의 제2 터치 전극들(TE2-1, TE2-5)은 평면 상에서 비표시영역(NDA)과 가장 인접할 수 있다. 2 개의 제1 터치 전극들(TE1-1, TE1-4) 및 2 개의 제2 터치 전극들(TE2-1, TE2-5)은 주변 터치전극들로 정의될 수 있다.

주변 터치전극들 중 일부는 평면상에서 피크(PK, 도 7a 참조)와 중첩할 수 있다. 예를 들어, 도 7b와 같이, 제2 박막 봉지 영역(TFA2)이 제1 박막 봉지 영역(TFA1)의 모든 측면을 둘러싸는 경우, 4 개의 주변 터치전극들(TE1-1, TE1-4, TE2-1, TE2-5)은 피크(PK, 도 7a 참조)와 중첩할 수 있다. 또한, 도 7c와 같이, 제2 박막 봉지 영역(TFA2)이 제1 박막 봉지 영역(TFA1)의 두 개의 측면만을 둘러싸는 경우, 2 개의 주변 터치전극들 (TE1-1, TE1-4)만이 피크(PK, 도 7a 참조)와 중첩할 수 있다.

다른 층 상에 배치된 도전 패턴들을 전기적으로 연결하기 위해, 도 9a에 도시된 제1 터치 절연층(TS-IL1)을 관통하는 콘택홀을 형성할 수 있다. 이하, 도 9c 내지 도 9e를 참조하여 일 실시예에 따른 터치감지유닛(TS)을 설명한다.

도 9c에 도시된 것과 같이, 박막 봉지층(TFE) 상에 제1 도전패턴들이 배치된다. 제1 도전패턴들은 브릿지 패턴들(CP2)을 포함할 수 있다. 브릿지 패턴들(CP2)이 박막 봉지층(TFE) 상에 배치된다. 브릿지 패턴들(CP2)은 도 6b에 도시된 제2 연결부들(CP2)에 대응한다.

도 9d에 도시된 것과 같이, 박막 봉지층(TFE) 상에 브릿지 패턴들(CP2)을 커버하는 제1 터치 절연층(TS-IL1)이 배치된다. 제1 터치 절연층(TS-IL1)에는 브릿지 패턴들(CP2)을 부분적으로 노출시키는 콘택홀들(CH)이 정의된다. 포토리소그래피 공정에 의해 콘택홀들(CH)이 형성될 수 있다.

도 9e에 도시된 것과 같이, 제1 터치 절연층(TS-IL1) 상에 제2 도전패턴들이 배치된다. 제2 도전패턴들은 복수 개의 제1 터치 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 및 제1 터치 신호라인들(SL1-1 내지 SL1-4), 복수 개의 제2 터치 센서부들(SP2) 및 제2 터치 신호라인들(SL2-1 내지 SL2-5)을 포함할 수 있다. 별도로 도시하지 않았으나, 제1 터치 절연층(TS-IL1) 상에 제2 도전패턴들을 커버하는 제2 터치 절연층(TS-IL2)이 배치된다.

본 발명의 다른 일 실시예에서 제1 도전패턴들은 제1 터치전극들(TE1-1 내지 TE1-4) 및 제1 터치 신호라인들(SL1-1 내지 SL1-4)을 포함할 수 있다. 제2 도전패턴들은 제2 터치전극들(TE2-1 내지 TE2-5) 및 제2 터치 신호라인들(SL2-1 내지 SL2-5)을 포함할 수 있다. 이때, 제1 터치 절연층(TS-IL1)에는 콘택홀들(CH)이 정의되지 않는다.

또한, 본 발명의 일 실시예에서 제1 도전패턴들과 제2 도전패턴들은 서로 바뀔 수 있다. 즉, 제2 도전패턴들이 브릿지 패턴들(CP2)을 포함할 수 있다.

도 9f은 도 9e의 BB영역의 부분 확대도이다.

도 9f에 도시된 것과 같이, 제1 터치 센서부(SP1)는 비발광영역(NPXA)에 중첩한다. 제1 터치 센서부(SP1)는 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제5 방향(DR5)으로 연장하는 복수 개의 제1 연장부들(SP1-A)과 제5 방향(DR5)과 교차하는 제6 방향(DR6)으로 연장하는 복수 개의 제2 연장부들(SP1-B)을 포함한다. 복수 개의 제1 연장부들(SP1-A)과 복수 개의 제2 연장부들(SP1-B)은 메쉬선으로 정의될 수 있다. 메쉬선의 선폭은 수 마이크로일 수 있다.

복수 개의 제1 연장부들(SP1-A)과 복수 개의 제2 연장부들(SP1-B)은 서로 연결되어 복수 개의 터치 개구부들(TS-OP)을 형성한다. 다시 말해, 제1 터치 센서부(SP1)는 복수 개의 터치 개구부들(TS-OP)을 구비한 메쉬 형상을 갖는다. 터치 개구부들(TS-OP)이 발광영역들(PXA)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 하나의 터치 개구부(TS-OP)는 2 이상의 발광영역들(PXA)에 대응할 수 있다.

발광영역들(PXA)의 크기는 다양할 수 있다. 예를 들어, 발광영역들(PXA) 중 청색광을 제공하는 발광영역들(PXA)과 적색광을 제공하는 발광영역들(PXA)의 크기는 상이할 수 있다. 따라서, 터치 개구부들(TS-OP)의 크기 역시 다양할 수 있다. 도 9f에서는 발광영역들(PXA)의 크기가 다양한 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 발광영역들(PXA)의 크기는 서로 동일할 수 있고, 또한 터치 개구부들(TS-OP)의 크기도 서로 동일할 수 있다.

도 10은 도 9b의 II-II` 영역을 절단한 단면도이다.

도 10을 참조하면, 박막 봉지층(TFE) 위에 배치된 하나의 중심 터치 센서부(SP-C)와 박막 봉지층(TFE) 위에 배치된 하나의 주변 터치 센서부(SP-S)의 단면을 도시하였다. 중심 터치 센서부(SP-C)는 박막 봉지층(TFE)의 제1 박막 봉지 영역(TFA1) 위에 배치되고, 주변 터치 센서부(SP-S)는 박막 봉지층(TFE)의 제2 박막 봉지 영역(TFA2) 위에 배치될 수 있다. 중심 터치 센서부(SP-C)는 박막 봉지층(TFE)의 제1 상면(TFE-U1)의 형상에 대응하는 형상을 가질 수 있고, 주변 터치 센서부(SP-S)는 박막 봉지층(TFE)의 제2 상면(TFE-U2)의 형상에 대응하는 형상을 가질 수 있다. 즉, 주변 터치 센서부(SP-S)는 제2 상면(TFE-U2)의 형상에 대응하여 굴곡질 수 있다.

제2 박막 봉지 영역(TFA2)의 제2 방향(DR2)의 폭은 하나의 주변 터치 센서부(SP-S)의 제2 방향(DR2)의 폭과 동일할 수 있다. 예를 들어, 제2 박막 봉지 영역(TFA2)의 제2 방향(DR2)의 폭은 4um일 수 있고, 주변 터치 센서부(SP-S)의 폭도 4um일 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다.

제2 박막 봉지 영역(TFA2)의 피크(PK)는 주변 터치 센서부(SP-S)와 평면 상에서 중첩할 수 있다. 피크(PK)의 위치는 평면 상에서 주변 터치 센서부(SP-S)와 중첩하는 영역 내에서 조절될 수 있다.

중심 터치 센서부(SP-C) 내의 지점들 각각과 베이스층(SUB) 사이의 간격은 제1 간격(SD1)일 수 있다. 제2 상면(TFE-U2)이 베이스층(SUB)과 평행하기 때문에, 중심 터치 센서부(SP-C)와 베이스층(SUB) 사이의 간격은 각 지점들에서 소정의 오차 범위 내에서 실질적으로 서로 동일할 수 있다. 예를 들어, 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다.

주변 터치 센서부(SP-S) 내의 지점들 각각과 베이스층(SUB) 사이의 간격은 다양할 수 있다. 도 9f에서는 주변 터치 센서부(SP-S)의 두 지점들에서의 베이스층(SUB) 사이의 간격들(SD2a, SD2b)을 예시적으로 도시하였다. 상기 두 지점들 각각에서 간격들(SD2a, SD2b)은 서로 상이할 수 있다.

박막 봉지층(TFE)의 유기층은 잉크젯 인쇄 공정에 의해 형성될 수 있다. 이 경우, 유기층의 흐름에 따라 비표시영역(NDA, 도 5b 참조)에 인접한 영역의 유기층의 두께가 감소할 수 있다. 유기층의 두께가 얇아지면, 박막 봉지층(TFE) 위에 배치된 터치감지유닛(TS)과 베이스층(SUB) 위에 배치된 발광소자층(DP-OLED) 사이의 간격이 가까워질 수 있다. 즉, 터치감지유닛(TS)과 제2 전압(ELVSS, 도 6a 참조)이 인가되는 캐소드(CE, 도 6c 참조) 사이의 거리가 가까워 질 수 있다. 이 경우, 터치감지유닛(TS)에서 형성된 전계가 터치감지유닛(TS)의 상부(예컨대, 사용자의 터치가 입력되는 공간)보다 캐소드(CE, 도 6c 참조)로 집중되는 현상이 발생할 수 있다. 그에 따라, 터치감지유닛(TS)의 감도는 유기층의 두께가 얇아질수록 떨어질 수 있다.

본 발명의 실시예에 따르면, 얇아진 박막 봉지층(TFE)의 두께를 보상하기 위해 제2 박막 봉지 영역(TFA2)과 중첩하는 박막 봉지층(TFE)의 두께를 조절할 수 있다. 예컨대, 비표시영역(NDA, 도 5b 참조)과 인접한 영역에서의 프린팅되는 모노머를 포함하는 조성물의 양을 조절하거나, 프린팅되는 시간을 조절하여, 박막 봉지층(TFE)이 제2 박막 봉지 영역(TFA2)에서 볼록한 형상을 갖도록 할 수 있다. 제2 박막 봉지 영역(TFA2)의 두께를 조절하여, 주변 터치 센서부(SP-S)의 각 지점들과 베이스층(SUB) 사이의 평균 간격(SD2-a)이 중심 터치 센서부(SP-C)와 베이스층(SUB) 사이의 제1 간격(SD1)과 소정의 오차 범위 내에서 실질적으로 동일하도록 조절할 수 있다. 상기 소정의 오차 범위는 수백 나노 미터 이하일 수 있다. 구체적으로, 상기 소정의 오차 범위는 500 나노 미터 이하일 수 있다. 그 결과, 주변 터치 센서부(SP-S)의 터치 감도와 중심 터치 센서부(SP-C)의 터치 감도의 차이를 감소시킬 수 있고, 균일한 터치 감도를 갖는 터치감지유닛(TS)을 제공할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

DD: 표시장치 DM: 표시모듈
DP: 유기발광 표시패널 TS: 터치감지유닛
SUB: 베이스층 DP-CL: 회로층
DP-OLED: 발광 소자층 TFE: 박막 봉지층
DA: 표시영역 NDA: 비표시영역

Claims

베이스층;
상기 베이스층 위에 배치된 회로층;
상기 회로층 위에 배치된 발광층;
상기 발광층을 커버하며, 제1 박막 봉지 영역 및 상기 제1 박막 봉지 영역과 인접하고 상기 제1 박막 봉지 영역보다 돌출된 제2 박막 봉지 영역을 포함하는 박막 봉지층; 및
상기 박막 봉지층의 상기 제1 박막 봉지 영역 및 상기 제2 박막 봉지 영역 위에 배치된 터치 전극들을 포함하고,
상기 베이스층의 두께 방향에서 보았을 때 상기 박막 봉지층의 상기 제2 박막 봉지 영역과 중첩하는 상기 터치 전극들 중 일부는 상기 박막 봉지층의 상면의 형상에 대응하여 굴곡진 표시 장치.
제1 항에 있어서,
상기 박막 봉지층의 상기 상면은 상기 제1 박막 봉지 영역의 제1 상면, 및 상기 제2 박막 봉지 영역의 제2 상면을 포함하고, 상기 제2 상면은 상기 제1 상면으로부터 상기 베이스층과 멀어지는 방향으로 연장하는 제1 경사면 및 상기 제1 경사면으로부터 상기 베이스층과 가까워지는 방향으로 연장하는 제2 경사면을 포함하는 표시 장치.
제2 항에 있어서,
상기 터치 전극들 중 상기 일부는 상기 제1 경사면 및 상기 제2 경사면과 중첩하는 표시 장치.
제2 항에 있어서,
상기 제1 경사면과 상기 제2 경사면 사이의 경계와 상기 베이스층 사이의 제1 거리는 상기 제1 상면과 상기 베이스층 사이의 제2 거리보다 큰 표시 장치.
제4 항에 있어서,
상기 제1 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제1 거리 이상, 상기 제2 거리 이하인 표시 장치.
제4 항에 있어서,
상기 제2 경사면의 일 지점과 상기 베이스층 사이의 거리는 상기 제1 거리보다 작은 표시 장치.
제6 항에 있어서,
상기 제2 경사면의 다른 일지점과 상기 베이스층 사이의 거리는 상기 제1 거리 이상, 상기 제2 거리 이하인 표시 장치.
제1 항에 있어서,
상기 박막 봉지층은 유기층을 포함하고, 상기 유기층의 상면은 상기 제1 박막 봉지 영역에 배치된 제1 유기층 상면 상기 제2 박막 봉지 영역에 배치된 제2 유기층 상면을 포함하고, 상기 제2 유기층 상면의 일부분은 상기 제1 유기층 상면으로부터 상기 베이스층과 멀어지는 방향으로 돌출된 표시 장치.
제1 항에 있어서,
상기 박막 봉지층은 상기 제2 박막 봉지 영역에 배치된 유기 코팅층을 포함하고, 상기 베이스층의 두께 방향에서 보았을 때, 상기 유기 코팅층은 상기 제1 박막 봉지 영역과 비중첩하는 표시 장치.
제1 항에 있어서,
상기 제2 박막 봉지 영역은 복수로 제공되고, 상기 제2 박막 봉지 영역들은 상기 제1 박막 봉지 영역을 사이에 두고 이격된 표시 장치.
제1 항에 있어서,
상기 제2 박막 봉지 영역은 상기 제1 박막 봉지 영역을 에워싸는 표시 장치.
표시 영역 및 비표시 영역이 정의되며, 제1 상면, 상기 제1 상면과 인접하고 상기 제1 상면으로부터 돌출된 제2 상면, 및 상기 제1 상면 및 상기 제2 상면과 마주하는 바닥면을 포함하는 표시 패널;
상기 제1 상면 위에 배치된 제1 터치 센서; 및
상기 제2 상면 위에 배치된 제2 터치 센서를 포함하고,
상기 제2 터치 센서는 상기 제2 상면의 형상에 대응하여 굴곡진 형상을 갖고, 상기 제2 터치 센서의 적어도 일부분과 상기 표시 패널의 상기 바닥면 사이의 거리는 상기 제1 터치 센서와 상기 표시 패널의 상기 바닥면 사이의 거리보다 큰 표시 장치.
제12 항에 있어서,
상기 제2 터치 센서의 다른 일부분과 상기 표시 패널의 상기 바닥면 사이의 거리는 상기 제1 터치 센서와 상기 표시 패널의 상기 바닥면 사이의 거리보다 작은 표시 장치.
제12 항에 있어서,
상기 제1 상면은 플랫하고, 상기 제1 상면과 상기 바닥면 사이의 거리는 소정의 값을 갖는 표시 장치.
제12 항에 있어서,
상기 제2 상면과 상기 바닥면 사이의 거리는 상기 제2 상면 내의 위치에 따라 상이한 표시 장치.
제12 항에 있어서,
상기 제2 상면은 상기 제1 상면으로부터 연장되며 상기 제1 상면보다 상기 바닥면과 멀어지는 방향으로 돌출된 제1 경사면 및 상기 제1 경사면으로부터 상기 바닥면과 가까워지는 방향으로 연장된 제2 경사면을 포함하는 표시 장치.
제16 항에 있어서,
상기 표시 패널의 두께 방향에서 보았을 때, 상기 제1 경사면 및 상기 제2 경사면은 상기 표시 영역과 중첩하고, 상기 제2 경사면의 적어도 일부분은 상기 제1 경사면과 상기 비표시 영역 사이에 배치된 표시 장치.
제16 항에 있어서,
상기 제2 터치 센서는 상기 제1 경사면 위에 배치된 표시 장치.
제16 항에 있어서,
상기 제2 터치 센서는 상기 제1 경사면 및 상기 제2 경사면 위에 배치된 표시 장치.