KR20200014522A - Light emitting device and driving method thereof - Google Patents

Light emitting device and driving method thereof Download PDF

Info

Publication number
KR20200014522A
KR20200014522A KR1020180089783A KR20180089783A KR20200014522A KR 20200014522 A KR20200014522 A KR 20200014522A KR 1020180089783 A KR1020180089783 A KR 1020180089783A KR 20180089783 A KR20180089783 A KR 20180089783A KR 20200014522 A KR20200014522 A KR 20200014522A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cells
disposed
semiconductor layer
layer
Prior art date
Application number
KR1020180089783A
Other languages
Korean (ko)
Other versions
KR102600720B1 (en
Inventor
성동현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180089783A priority Critical patent/KR102600720B1/en
Publication of KR20200014522A publication Critical patent/KR20200014522A/en
Application granted granted Critical
Publication of KR102600720B1 publication Critical patent/KR102600720B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

A light emitting device according to an embodiment of the present invention comprises: a conductive substrate; a plurality of light emitting cells which are arranged on the conductive substrate, include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and are spaced apart from each other; and a first insulating layer arranged between the light emitting cells and the conductive substrate, wherein the light emitting cells are connected in series, each of the light emitting cells has a wavelength of light having the highest intensity among wavelengths of emitted light in an ultraviolet wavelength region, the first insulating layer includes a first insulating part arranged between the light emitting cells, the first insulating part includes a first protrusion part which protrudes from the conductive substrate toward an upper surface of the light emitting cells, and an upper surface of the first protrusion part may be arranged to be higher than an upper surface of the active layers and to be lower than an upper surface of the first conductive semiconductor layer.

Description

발광소자 및 그 구동방법{LIGHT EMITTING DEVICE AND DRIVING METHOD THEREOF}LIGHT EMITTING DEVICE AND DRIVING METHOD THEREOF

발명의 실시 예는 발광소자에 관한 것이다.An embodiment of the invention relates to a light emitting device.

발명의 실시 예는 복수의 발광 셀을 갖는 자외선 발광 소자에 관한 것이다.An embodiment of the present invention relates to an ultraviolet light emitting device having a plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀을 갖는 발광 소자를 구비한 발광 소자 패키지에 관한 것이다. An embodiment of the invention relates to a light emitting device package having a light emitting device having a plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀을 갖는 발광소자의 구동방법에 관한 것이다. An embodiment of the present invention relates to a method of driving a light emitting device having a plurality of light emitting cells.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as one of light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.

LED 광원은 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 발광하는 장점이 있다. 이러한 LED 광원 조명 분야, 표시분야, 정보통신 기술, 농업, 생명, 해양, 의료 분야에 사용되고 있다. LED light sources have the advantage of emitting light of various wavelength bands, such as red, green, blue and ultraviolet. Such LED light source lighting field, display field, information and communication technology, agriculture, life, marine, medical fields are used.

자외선 LED의 경우, 200nm~400nm의 빛을 발생하며, 단파장 자외선의 경우, 살균, 정화 등에 사용되며, 장파장 자외선의 경우 노광기 또는 경화기 등에 사용될 수 있다.In the case of ultraviolet LED, it generates light of 200nm ~ 400nm, in the case of short wavelength ultraviolet light, it is used for sterilization, purification, etc., in the case of long wavelength ultraviolet light can be used in an exposure machine or a curing machine.

자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.Ultraviolet rays can be classified into UV-A (315nm ~ 400nm), UV-B (280nm ~ 315nm), and UV-C (200nm ~ 280nm) in order of long wavelength. The UV-A (315nm ~ 400nm) area is applied to various fields such as industrial UV curing, printing ink curing, exposure machine, forgery discrimination, photocatalyst sterilization, special lighting (aquarium / agriculture, etc.) and UV-B (280nm ~ 315nm). ) Area is used for medical purposes, and UV-C (200nm ~ 280nm) area is applied to air purification, water purification and sterilization products.

발명의 실시 예는 복수의 발광 셀을 갖는 발광소자를 제공한다.An embodiment of the present invention provides a light emitting device having a plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀을 갖는 자외선 발광 소자를 제공한다.An embodiment of the present invention provides an ultraviolet light emitting device having a plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀의 하부에서 인접한 발광 셀들을 연결해 주는 전극을 포함하는 발광 소자를 제공한다.An embodiment of the present invention provides a light emitting device including an electrode that connects adjacent light emitting cells under a plurality of light emitting cells.

발명의 실시 예에 따른 발광 소자를 갖는 발광소자 패키지를 제공한다.Provided is a light emitting device package having a light emitting device according to an embodiment of the present invention.

발명의 실시 예는 복수의 발광 셀이 직렬로 연결된 발광 소자의 구동 방법을 제공할 수 있다. An embodiment of the present invention can provide a method of driving a light emitting device in which a plurality of light emitting cells are connected in series.

발명의 실시 예는 복수의 발광 셀이 직렬로 연결된 발광 소자의 구동 방법을 제공할 수 있다. An embodiment of the present invention can provide a method of driving a light emitting device in which a plurality of light emitting cells are connected in series.

발명의 실시 예에 따른 발광소자는 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고, 상기 복수의 발광 셀은 직렬로 연결되고, 상기 복수의 발광 셀 각각은 방출하는 광의 파장 중 세기가 가장 큰 광의 파장이 자외선 파장 영역이고, 상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고, 상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고, 상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치될 수 있다.A light emitting device according to an embodiment of the present invention includes a conductive substrate; A plurality of light emitting cells disposed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer and spaced apart from each other; And a first insulating layer disposed between the plurality of light emitting cells and the conductive substrate, wherein the plurality of light emitting cells are connected in series, and each of the plurality of light emitting cells has the largest intensity among wavelengths of light emitted. The wavelength of light is an ultraviolet wavelength region, and the first insulating layer includes a first insulating portion disposed between the plurality of light emitting cells, and the first insulating portion is directed toward the top surfaces of the plurality of light emitting cells on the conductive substrate. The protrusion may include a first protrusion, and an upper surface of the first protrusion may be higher than an upper surface of the plurality of active layers and lower than an upper surface of the first conductive semiconductor layer.

발명의 실시 예에 의하면, 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 복수의 제1전극을 포함하며, 상기 제1전극은 상기 제1절연부와 수직 방향으로 중첩되는 제2돌출부를 포함하며, 상기 제2돌출부는 상기 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치될 수 있다. According to an embodiment of the present invention, a plurality of first electrodes are disposed between the plurality of light emitting cells and the conductive substrate, and the first electrodes include a second protrusion that overlaps the first insulating portion in a vertical direction. The second protrusion may be higher than a bottom surface of the light emitting cell or a bottom surface of the second conductive semiconductor layer.

발명의 실시 예에 의하면, 상기 복수의 발광 셀 각각에 배치된 제1리세스를 포함하며, 상기 제1리세스는 상기 제2도전형 반도체층의 하면부터 상기 제1도전형 반도체층의 하부까지 관통되며, 상기 제1전극은 상기 제1리세스 내부로 연장되고 상기 제1도전형 반도체층과 전기적으로 연결될 수 있다.According to an embodiment of the present invention, a first recess is disposed in each of the plurality of light emitting cells, and the first recess extends from a lower surface of the second conductive semiconductor layer to a lower portion of the first conductive semiconductor layer. The first electrode may extend through the first recess and be electrically connected to the first conductive semiconductor layer.

발명의 실시 예에 의하면, 상기 복수의 발광 셀은 서로 이격된 제1, 제2 및 제3 발광 셀을 포함하고, 상기 제1 내지 제3발광 셀은 하부에 배치된 제2전극과 전기적으로 연결되며, 상기 제1 발광 셀에 연결된 제2 전극은 상기 제2 발광 셀에 연결된 제1 전극과 연결되고, 상기 제2 발광 셀에 연결된 제2 전극은 제3 발광 셀에 연결된 제1 전극과 연결될 수 있다.According to an embodiment of the present invention, the plurality of light emitting cells include first, second and third light emitting cells spaced apart from each other, and the first to third light emitting cells are electrically connected to a second electrode disposed below. The second electrode connected to the first light emitting cell may be connected to the first electrode connected to the second light emitting cell, and the second electrode connected to the second light emitting cell may be connected to the first electrode connected to the third light emitting cell. have.

발명의 실시 예에 의하면, 상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며, 상기 제1돌출부는 상기 제2 발광 셀의 적어도 두 측면에 배치될 수 있다.In example embodiments, the second light emitting cell may be disposed between the first and third light emitting cells, and the first protrusion may be disposed on at least two side surfaces of the second light emitting cell.

발명의 실시 예에 의하면, 상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며, 상기 제1돌출부는 상기 제2발광 셀과 상기 제1발광 셀이 서로 마주보는 영역과, 상기 제2발광 셀과 상기 제3발광 셀이 서로 마주보는 영역에 배치될 수 있다.According to an embodiment of the present invention, the second light emitting cell is disposed between the first and third light emitting cells, and the first protrusion is an area in which the second light emitting cell and the first light emitting cell face each other, and the first light emitting cell faces each other. The second light emitting cell and the third light emitting cell may be disposed to face each other.

발명의 실시 예에 의하면, 상기 제1절연층은 상기 제1리세스에 배치된 제2절연부를 포함하며, 상기 제1절연부의 상면 폭은 상기 발광 셀들 간의 간격보다 넓을 수 있다.In example embodiments, the first insulating layer may include a second insulating part disposed in the first recess, and a width of an upper surface of the first insulating part may be wider than a gap between the light emitting cells.

발명의 실시 예에 의하면, 상기 각 발광 셀의 외측은 경사진 측면을 갖는 외부 리세스를 포함하며, 상기 각 발광 셀의 외부 리세스의 깊이는 상기 제1리세스의 깊이와 동일할 수 있다. According to an embodiment of the present invention, the outer side of each light emitting cell may include an outer recess having an inclined side surface, and the depth of the outer recess of each of the light emitting cells may be equal to the depth of the first recess.

발명의 실시 예에 의하면, 상기 제1전극은 상기 제1리세스 내에서 상기 제1도전형 반도체층에 연결된 연결부를 포함하며, 상기 연결부의 길이는 상기 각 발광 셀들의 제1리세스 간의 간격보다 클 수 있다.In example embodiments, the first electrode includes a connection part connected to the first conductive semiconductor layer in the first recess, and the length of the connection part is greater than a distance between the first recesses of the light emitting cells. Can be large.

발명의 실시 예에 의하면, 상기 제1리세스의 길이는 일 방향으로 긴 길이를 갖고, 상기 제1리세스의 길이 방향은 상기 각 발광 셀 내에서 서로 동일한 방향으로 배치되며, 상기 제1리세스의 길이 방향은 인접한 발광 셀들에 대해 서로 직교하는 방향으로 배치될 수 있다. According to an embodiment of the present invention, the length of the first recess has a long length in one direction, the length direction of the first recess is disposed in the same direction in each of the light emitting cells, and the first recess The longitudinal direction of may be disposed in a direction orthogonal to each other with respect to adjacent light emitting cells.

발명의 실시 예에 의하면, 상기 복수의 발광 셀의 상면은 요철부, 및 상기 복수의 발광 셀 사이의 영역에 배치된 반사부를 포함할 수 있다. According to an embodiment of the present invention, the upper surface of the plurality of light emitting cells may include an uneven portion and a reflecting portion disposed in an area between the plurality of light emitting cells.

발명의 실시 예에 의하면, 상기 복수의 발광 셀 각각은 280nm 이하의 파장을 발광할 수 있다. According to an embodiment of the present invention, each of the plurality of light emitting cells can emit a wavelength of 280 nm or less.

발명의 실시 예에 따른 발광소자 패키지는, 상기에 개시된 발광 소자; 상기 발광 소자 상에 투광성 필름; 및 상기 발광 소자의 하부에 지지 부재를 포함할 수 있다. A light emitting device package according to an embodiment of the present invention, the light emitting device disclosed above; A translucent film on the light emitting element; And a support member under the light emitting device.

발명의 실시 예에 따른 발광 소자 구동 방법은, 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고, 상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고, 상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고, 상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치된 발광 소자를 포함하며, 상기 발광 소자는 상기 복수의 발광 셀이 직렬로 연결되어 제공되며, 미리 설정된 듀티 사이클의 펄스 폭으로 조절된 구동 전류에 의해 구동되는 단계; 상기 구동 전류에 의해 상기 각 발광 셀이 발광하는 광 파장 중에서 세기가 가장 큰 자외선 파장을 발광하는 단계; 상기 구동에 따른 발열 온도 및 피드백되는 전압에 의해 상기 펄스 폭이 가변되는 단계를 포함할 수 있다.A light emitting device driving method according to an embodiment of the present invention, a conductive substrate; A plurality of light emitting cells disposed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer and spaced apart from each other; And a first insulating layer disposed between the plurality of light emitting cells and the conductive substrate, wherein the first insulating layer includes a first insulating portion disposed between the plurality of light emitting cells, and the first insulating portion A first protrusion protruding from the conductive substrate toward a top surface of the plurality of light emitting cells, wherein a top surface of the first protrusion is higher than a top surface of the plurality of active layers and lower than a top surface of the first conductive semiconductor layer A light emitting device disposed in the light emitting device, the plurality of light emitting cells being provided in series and being driven by a driving current adjusted to a pulse width of a preset duty cycle; Emitting an ultraviolet wavelength having the greatest intensity among the light wavelengths emitted from each of the light emitting cells by the driving current; The pulse width may be varied by the heating temperature and the fed back voltage according to the driving.

발명의 실시 예에 의하면, 상기 펄스 폭은 상기 복수의 발광 셀이 갖는 커패시턴스 값들의 합에 의한 시정 수 값에 대응되는 최소 펄스 폭으로 제공될 수 있다.According to an embodiment of the present disclosure, the pulse width may be provided as a minimum pulse width corresponding to a time constant value by a sum of capacitance values of the plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀을 배치하여 고전압용 발광소자의 신뢰성을 개선시켜 줄 수 있다.The embodiment of the present invention can improve the reliability of the high voltage light emitting device by disposing a plurality of light emitting cells.

발명의 실시 예는 복수의 발광 셀을 배치하여 고전류용 발광소자의 신뢰성을 개선시켜 줄 수 있다.The embodiment of the present invention can improve the reliability of the high current light emitting device by disposing a plurality of light emitting cells.

발명의 실시 예는 자외선 파장 또는 280nm 이하의 파장을 발광하는 복수의 발광 셀들을 직렬 또는 병렬로 연결하는 연결 전극의 면적을 증가시켜 주어, 전류 확산을 개선시켜 줄 수 있다. The embodiment of the present invention can increase the area of the connection electrode for connecting a plurality of light emitting cells emitting ultraviolet light or a wavelength of 280nm or less in series or in parallel, thereby improving current spreading.

발명의 실시 예는 발광소자의 복수의 발광 셀을 직렬로 연결시켜 주어, 발광소자의 전체 커패시턴스를 줄여 주고 펄스 응답 특성을 개선시켜 줄 수 있다.According to an embodiment of the present invention, a plurality of light emitting cells of a light emitting device may be connected in series, thereby reducing overall capacitance of the light emitting device and improving pulse response characteristics.

발명의 실시 예는 복수의 발광 셀을 발광소자의 펄스 구동을 통해 발광 소자의 발열을 낮출 수 있다.An embodiment of the present invention can lower the heat generation of the light emitting device by driving the plurality of light emitting cells through pulse driving of the light emitting device.

발명의 실시 예는 복수의 발광 셀을 갖는 발광소자의 펄스 구동을 통해 전류 주입을 증가시켜 줄 수 있다.According to an embodiment of the present invention, current injection may be increased through pulse driving of a light emitting device having a plurality of light emitting cells.

발명의 실시 예는 펄스 구동을 통해 복수의 발광 셀을 갖는 발광소자의 광 출력을 높여줄 수 있다. The embodiment of the present invention can increase the light output of a light emitting device having a plurality of light emitting cells through pulse driving.

발명의 실시 예는 펄스 구동을 통해 복수의 발광 셀을 갖는 발광소자의 광 출력의 개선에 따라 살균력을 높여줄 수 있다.Embodiment of the present invention can increase the sterilization power according to the improvement of the light output of the light emitting device having a plurality of light emitting cells through the pulse driving.

발명의 실시 예는 자외선 발광소자 및 이를 갖는 패키지의 신뢰성을 개선시켜 줄 수 있다.Embodiment of the present invention can improve the reliability of the ultraviolet light emitting device and the package having the same.

도 1은 발명의 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다.
도 2는 도 1의 발광소자의 A-A측 단면도의 예이다.
도 3은 도 2의 발광소자의 부분 확대도이다.
도 4는 도 1의 발광소자 상에서 발광 셀들 사이의 영역과 인접한 발광 셀들을 연결하는 제2연결 전극의 영역을 나타낸 도면이다.
도 5는 도 3의 발광소자에서 발광셀들 사이에 반사부가 배치된 예이다.
도 6은 도 4의 발광소자 상에서 각 발광 셀들의 에지 영역을 나타낸 도면이다.
도 7은 도 1의 발광소자의 접촉 전극의 다른 예를 나타낸 평면도이다.
도 8은 도 7의 발광소자의 접촉 전극의 변형 예를 나타낸 평면도이다.
도 9는 발명의 다른 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다.
도 10은 도 9는 발광소자의 다른 예이다.
도 11은 발명의 실시 예에 따른 발광소자를 갖는 발광소자 패키지의 예이다.
도 12는 발명의 실시 예에 따른 발광소자의 구동 장치를 나타낸 블록 구성도이다.
도 13은 발명의 실시 예에 따른 발광소자의 구동 회로의 예를 나타낸 도면이다.
도 14는 발명의 실시 예에 따른 발광소자의 펄스 예를 나타낸 도면이다.
도 15는 발명의 실시 예에 따른 발광소자의 구동 방법에 있어서, 듀티 사이클과 정격 전류의 관계를 나타낸 나타낸 그래프이다.
도 16은 발명의 실시 예에 따른 발광소자의 구동 방법에 있어서, 시정수에 따른 커패시턴스의 충전 및 방전의 관계를 나타낸 그래프이다.
도 17은 발명의 실시 예에 따른 발광소자의 구동 방법을 나타낸 흐름도이다.
1 is a plan view of a light emitting device having a plurality of light emitting cells according to an embodiment of the present invention.
FIG. 2 is an example of a cross-sectional view at the AA side of the light emitting device of FIG. 1.
3 is a partially enlarged view of the light emitting device of FIG. 2.
FIG. 4 is a diagram illustrating a region of a second connection electrode connecting regions between light emitting cells and adjacent light emitting cells on the light emitting device of FIG. 1.
5 illustrates an example in which a reflector is disposed between light emitting cells in the light emitting device of FIG. 3.
6 is a diagram illustrating edge regions of respective light emitting cells on the light emitting device of FIG. 4.
7 is a plan view illustrating another example of a contact electrode of the light emitting device of FIG. 1.
FIG. 8 is a plan view illustrating a modified example of the contact electrode of the light emitting device of FIG. 7.
9 is a plan view of a light emitting device having a plurality of light emitting cells according to another embodiment of the present invention.
10 is another example of the light emitting device.
11 is an example of a light emitting device package having a light emitting device according to an embodiment of the present invention.
12 is a block diagram illustrating a driving device of a light emitting device according to an exemplary embodiment of the present invention.
13 is a view showing an example of a driving circuit of a light emitting device according to an embodiment of the present invention.
14 is a view showing a pulse example of a light emitting device according to an embodiment of the present invention.
15 is a graph illustrating a relationship between a duty cycle and a rated current in a method of driving a light emitting device according to an exemplary embodiment of the present invention.
16 is a graph illustrating a relationship between charge and discharge of capacitance according to a time constant in a method of driving a light emitting device according to an exemplary embodiment of the present invention.
17 is a flowchart illustrating a method of driving a light emitting device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A,B,C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 확정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다. However, the technical idea of the present invention is not limited to some embodiments described, but may be implemented in various forms, and within the technical idea of the present invention, one or more of the components may be selectively selected between the embodiments. Can be combined and substituted. In addition, the terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those skilled in the art to which the present invention pertains, unless specifically defined and described. The terms commonly used, such as terms defined in advance, may be interpreted as meanings in consideration of the contextual meaning of the related art. In addition, the terms used in the embodiments of the present invention are intended to describe the embodiments and are not intended to limit the present invention. As used herein, the singular forms may also include the plural unless specifically stated otherwise, and may be combined as A, B, C when described as “and at least one (or more than one) of B and C”. May contain one or more of all possible combinations. In addition, in describing the components of the embodiments of the present disclosure, terms such as first, second, A, B, (a), and (b) may be used. These terms are only for distinguishing the components from other components, and the terms are not determined by the nature, order or order of the components. And when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only connected, coupled or connected directly to the other component, It may also include the case where 'connected', 'coupled' or 'connected' due to another component between the other components. In addition, when described as being formed or placed on the "top (or bottom)" of each component, the top (bottom) or bottom (bottom) is not only when two components are in direct contact with each other, but also one It also includes a case where the above-described further components are formed or disposed between two components. In addition, when expressed as "up (up) or down (down)" may include the meaning of the down direction as well as the up direction based on one component.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 발명의 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이며, 도 2는 도 1의 발광소자의 A-A측 단면도의 예이고, 도 3은 도 2의 발광소자의 부분 확대도이며, 도 4는 도 1의 발광소자 상에서 발광 셀들 사이의 영역과 인접한 발광 셀들을 연결하는 제2연결 전극의 영역을 나타낸 도면이다.1 is a plan view of a light emitting device having a plurality of light emitting cells according to an embodiment of the present invention, FIG. 2 is an example of a cross-sectional view of the light emitting device of FIG. 1, and FIG. 3 is a partially enlarged view of the light emitting device of FIG. 2. 4 is a view illustrating a region of a second connection electrode connecting the region between the light emitting cells and adjacent light emitting cells on the light emitting device of FIG. 1.

도 1 내지 도 4를 참조하면, 발광소자(100)는 2개 이상의 발광 셀을 포함할 수 있다. 발광소자(100)에서 적어도 2개의 발광 셀은 제1방향으로 배치되거나, 제2방향으로 배치되거나, 제1,2방향으로 배치될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀은 단일 도전성 기판 상에 배치될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀 중 적어도 하나는 단일 도전성 기판과 전기적으로 연결될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀은 서로 병렬로 연결되거나, 서로 직렬로 연결될 수 있다. 예컨대, 3개 또는 4개 이상의 발광 셀이 단일의 도전성 기판 상에서 서로 직렬로 연결되거나 병렬로 연결될 수 있다. 상기 복수의 발광 셀들은 소정 간격을 갖고 서로 이격될 수 있다. 상기 제1방향은 가로 방향 또는 X방향이거나, 제2방향은 세로 방향이거나 Y 방향일 수 있다. 상기 제1 및 제2방향은 서로 직교하며, 제3방향은 Z 방향이거나 수직 또는 두께 방향이며 상기 제1 및 제2방향과 직교할 수 있다. 1 to 4, the light emitting device 100 may include two or more light emitting cells. At least two light emitting cells in the light emitting device 100 may be disposed in the first direction, in the second direction, or in the first and second directions. At least two light emitting cells in the light emitting device 100 may be disposed on a single conductive substrate. At least one of the at least two light emitting cells in the light emitting device 100 may be electrically connected to a single conductive substrate. At least two light emitting cells in the light emitting device 100 may be connected in parallel with each other, or in series with each other. For example, three or four or more light emitting cells may be connected in series or in parallel with each other on a single conductive substrate. The plurality of light emitting cells may be spaced apart from each other at predetermined intervals. The first direction may be a horizontal direction or an X direction, or the second direction may be a vertical direction or a Y direction. The first and second directions may be perpendicular to each other, and the third direction may be a Z direction, a vertical direction, or a thickness direction, and may be perpendicular to the first and second directions.

발명의 실시 예는 복수의 발광 셀을 갖는 제1그룹과, 복수의 발광 셀을 갖는 제2그룹이 도전성 기판 상에 배치될 수 있으며, 제1그룹과 제2그룹은 서로 병렬로 연결되거나, 서로 별도로 구동될 수 있다. 상기 제1,2그룹 각각은 2개 이상의 발광 셀 또는 3개 이상의 발광 셀을 포함할 수 있다. 여기서, 상기 이격된 발광 셀들은 각 발광 셀의 반도체층들과 다른 발광 셀의 반도체층들이 서로 분리된 예이다. 이하, 상기 발광소자(100)에서는 설명의 편의를 위해, 3개 이상의 발광 셀로 설명하기로 하며, 이에 대해 한정하지는 않는다.According to an embodiment of the present invention, a first group having a plurality of light emitting cells and a second group having a plurality of light emitting cells may be disposed on a conductive substrate, and the first group and the second group may be connected in parallel to each other, or It can be driven separately. Each of the first and second groups may include two or more light emitting cells or three or more light emitting cells. Here, the spaced apart light emitting cells are examples in which semiconductor layers of each light emitting cell and semiconductor layers of another light emitting cell are separated from each other. Hereinafter, the light emitting device 100 will be described as three or more light emitting cells for convenience of description, but the present invention is not limited thereto.

상기 발광소자(100)는 복수의 발광 셀(111,112,113,114)을 포함할 수 있다. 상기 복수의 발광 셀(111,112,113,114)은 적어도 4개의 발광 셀들이 제1 및 제2방향으로 배열된 예이다. 즉, 적어도 4개의 발광 셀들은 매트릭스 형상 또는 격자 형상으로 배치될 수 있다. 상기 복수의 발광 셀(111,112,113,114)은 제1방향 및 제2방향으로 배열될 수 있으며, 직렬로 연결될 수 있다. 상기 발광 셀(111,112,113,114)들은 그룹 단위로 구동될 수 있으며, 예컨대, 동시에 구동되거나, 순차적으로 구동되거나, 행 단위 또는 열 단위로 구동될 수 있다. 상기 복수의 발광 셀(111,112,113,114) 중 적어도 하나는 다른 발광 셀과 동일한 사이즈이거나 다른 사이즈일 수 있다. The light emitting device 100 may include a plurality of light emitting cells 111, 112, 113, and 114. The plurality of light emitting cells 111, 112, 113, and 114 are examples in which at least four light emitting cells are arranged in first and second directions. That is, at least four light emitting cells may be arranged in a matrix or lattice shape. The plurality of light emitting cells 111, 112, 113, and 114 may be arranged in a first direction and a second direction, and may be connected in series. The light emitting cells 111, 112, 113, and 114 may be driven in groups, for example, simultaneously driven, sequentially driven, or driven in rows or columns. At least one of the plurality of light emitting cells 111, 112, 113, and 114 may be the same size or different size as other light emitting cells.

상기 발광 소자(100)는 외측에 배치된 제1 내지 제4측면(S1,S2,S3,S4)를 포함할 수 있다. 상기 발광 소자(100)에서 제1 및 제4발광 셀(111,114)은 제1측면(S1)에 인접하며, 제2 및 제3발광 셀(112,113)은 제1측면(S1)의 반대측 제2측면(S2)에 인접할 수 있다. 상기 제1 및 제2발광 셀(111,112)는 제3측면(S3)에 인접하며, 제3 및 제4발광 셀(113,114)은 제4측면(S4)에 인접하게 배치될 수 있다. 여기서, 상기 제1 및 제2측면(S1,S2)은 서로 대향되거나 서로 마주하는 면일 수 있다. 상기 제3 및 제4측면(S3,S4)은 서로 대향되거나 서로 마주할 수 있다. 상기 발광 소자(100)는 탑뷰 형상이 정사각형 또는 직사각형과 같은 다각형 형상이거나, 원 형상일 수 있다.The light emitting device 100 may include first to fourth side surfaces S1, S2, S3, and S4 disposed outside. In the light emitting device 100, the first and fourth light emitting cells 111 and 114 are adjacent to the first side surface S1, and the second and third light emitting cells 112 and 113 are opposite the second side surface of the first side surface S1. It may be adjacent to (S2). The first and second light emitting cells 111 and 112 may be adjacent to the third side surface S3, and the third and fourth light emitting cells 113 and 114 may be disposed adjacent to the fourth side surface S4. Here, the first and second side surfaces S1 and S2 may be surfaces facing each other or facing each other. The third and fourth side surfaces S3 and S4 may face each other or face each other. The light emitting device 100 may have a top view shape of a polygonal shape such as a square or a rectangle, or a circular shape.

예컨대, 제1발광 셀(111)은 제2발광 셀(112)과 직렬로 연결되며, 상기 제2발광 셀(112)은 제3발광 셀(113)과 직렬로 연결되며, 상기 제3발광 셀(113)은 제4발광 셀(114)과 직렬로 연결될 수 있다. 상기 제1발광 셀(111)은 도전성 기판(81)과 전기적으로 연결되며, 상기 제4발광 셀(114)은 패드(91)와 전기적으로 연결될 수 있다.For example, the first light emitting cell 111 is connected in series with the second light emitting cell 112, and the second light emitting cell 112 is connected in series with the third light emitting cell 113. 113 may be connected in series with the fourth light emitting cell 114. The first light emitting cell 111 may be electrically connected to the conductive substrate 81, and the fourth light emitting cell 114 may be electrically connected to the pad 91.

상기 발광 소자(100)에서 패드(91)는 상기 복수의 발광 셀(111,112,113,114) 중 적어도 하나의 외측에 배치될 수 있다. 상기 패드(91)는 직렬로 연결된 발광 셀들의 어레이 또는 그룹의 출력 단에 연결되거나, 입력 단에 연결될 수 있다. 다른 예로서, 상기 패드는 복수로 배치될 수 있으며, 상기 복수의 패드는 동일한 발광 셀에 배치되거나, 서로 다른 발광 셀에 배치될 수 있다. 상기 복수의 패드는 동일한 발광 셀과 전기적으로 연결되거나, 서로 다른 발광 셀과 전기적으로 연결될 수 있다. In the light emitting device 100, the pad 91 may be disposed outside at least one of the light emitting cells 111, 112, 113, and 114. The pad 91 may be connected to an output terminal of an array or group of light emitting cells connected in series or to an input terminal. As another example, the pads may be arranged in plurality, and the plurality of pads may be disposed in the same light emitting cell or in different light emitting cells. The plurality of pads may be electrically connected to the same light emitting cells, or may be electrically connected to different light emitting cells.

상기 발광 셀(111,112,113,114)들 간의 제1간격(d1)은 제1방향과 제2방향에서 서로 동일할 수 있다. 상기 제1간격(d1)은 50 마이크로 미터 이하 예컨대, 10 내지 50 마이크로 미터의 범위일 수 있다. 상기 발광 셀(111,112,113,114)들 사이의 갭(115)은 최소 제1간격(d1)의 폭을 가질 수 있으며, 상기 갭(115)의 최대 폭은 상기 발광 셀의 상단 사이의 간격일 수 있다. The first interval d1 between the light emitting cells 111, 112, 113, and 114 may be the same in the first direction and the second direction. The first interval d1 may be 50 micrometers or less, for example, in the range of 10 to 50 micrometers. The gap 115 between the light emitting cells 111, 112, 113, and 114 may have a width of at least a first interval d1, and the maximum width of the gap 115 may be a gap between upper ends of the light emitting cells.

상기 발광 소자(100)는 직렬로 연결된 복수의 발광 셀(111,112,113,114)을 갖는 소자로서, 펄스 폭 변조(PWM) 신호에 의해 구동될 수 있다. 상기 발광 소자(100)는 펄스 구동을 통해 각 발광 셀로부터 발생된 발열 문제를 줄일 수 있다. 상기 발광 소자(100)는 펄스 폭 변조 신호로 구동시켜 줌으로써, 전류 주입을 증가시켜 줄 수 있고 광 출력도 개선시켜 줄 수 있다. 또한 발광 소자는 자외선 파장 예를 들면, 200nm~280nm의 파장을 발광하게 되며, 이러한 자외선 발광 소자가 펄스 구동하게 되므로, 광 출력에 따른 살균력을 높여줄 수 있다. 상기 복수의 발광 셀(111,112,113,114) 각각은 방출하는 광의 파장 중 세기가 가장 큰 광의 파장이 자외선 파장이며, 예컨대 220 nm 내지 280nm 범위일 수 있다.The light emitting device 100 is a device having a plurality of light emitting cells 111, 112, 113, and 114 connected in series and may be driven by a pulse width modulation (PWM) signal. The light emitting device 100 may reduce a heat generation problem generated from each light emitting cell through pulse driving. The light emitting device 100 may be driven by a pulse width modulated signal, thereby increasing current injection and improving light output. In addition, the light emitting device emits an ultraviolet wavelength, for example, a wavelength of 200 nm to 280 nm, and since the ultraviolet light emitting device is pulsed, the sterilizing power according to the light output can be increased. Each of the plurality of light emitting cells 111, 112, 113, and 114 has a wavelength of light having the largest intensity among the wavelengths of emitted light, and may be, for example, in the range of 220 nm to 280 nm.

도 2를 참조하면, 상기 발광 소자(100)에서 각 발광 셀(111,112,113,114)은 발광 구조물을 포함할 수 있다. 상기 각 발광 셀의 발광 구조물은 동일한 반도체 적층 구조를 포함할 수 있다. 상기 각 발광 셀은 제1도전형 반도체층(11), 활성층(12), 및 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 각 발광 셀(111,112,113,114)은 상기 제1도전형 반도체층(11)과 상기 활성층(12) 사이에는 초격자 구조층 및 클래드층 중 적어도 하나가 배치될 수 있다. 상기 제2도전형 반도체층(13)과 상기 활성층(12) 사이에는 전자 차단층이나 클래드층 중 적어도 하나가 배치될 수 있다. 상기 초격자 구조는 서로 다른 반도체층 또는 서로 다른 굴절률을 갖는 층들이 교대로 배치된 적층 구조를 포함할 수 있다.Referring to FIG. 2, each of the light emitting cells 111, 112, 113, and 114 in the light emitting device 100 may include a light emitting structure. The light emitting structure of each light emitting cell may include the same semiconductor stacked structure. Each of the light emitting cells may include a first conductive semiconductor layer 11, an active layer 12, and a second conductive semiconductor layer 13. In each of the light emitting cells 111, 112, 113, and 114, at least one of a superlattice structure layer and a cladding layer may be disposed between the first conductive semiconductor layer 11 and the active layer 12. At least one of an electron blocking layer and a cladding layer may be disposed between the second conductive semiconductor layer 13 and the active layer 12. The superlattice structure may include a stacked structure in which different semiconductor layers or layers having different refractive indices are alternately arranged.

상기 활성층(12)은 상기 제1도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The active layer 12 may be disposed between the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13. The active layer 12 may be disposed under the first conductive semiconductor layer 11, and the second conductive semiconductor layer 13 may be disposed under the active layer 12.

상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)과 활성층(12)은 화합물 반도체층으로 구현될 수 있다. 상기 화합물 반도체층은, II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. The first conductivity type semiconductor layer 11 includes a first conductivity type dopant, for example, an n type semiconductor layer to which an n type dopant is added, and the second conductivity type semiconductor layer 13 includes a second conductivity type dopant, It may include a p-type semiconductor layer to which a p-type dopant is added. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer. The first and second conductive semiconductor layers 11 and 13 and the active layer 12 may be implemented as compound semiconductor layers. The compound semiconductor layer may be implemented as at least one of a group II-VI compound semiconductor and a group III-V compound semiconductor.

상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1도전형 반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 상기 제1도전형 반도체층(11)의 상면은 러프(rough)한 요철부(f1)로 형성될 수 있으며, 이러한 요철부(f1)는 광 추출 효율을 개선시켜 줄 수 있다.The first conductive semiconductor layer 11 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) or (Al x Ga 1 - x ) y In 1 - y P (0≤x≤1, 0≤y≤1) can be implemented with a semiconductor material. The first conductive semiconductor layer 11 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and Si, Ge, Sn, Se, Te, and the like. An n-type dopant may be doped. An upper surface of the first conductive semiconductor layer 11 may be formed as a rough uneven portion f1, and the uneven portion f1 may improve light extraction efficiency.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12, electrons (or holes) injected through the first conductive semiconductor layer 11 and holes (or electrons) injected through the second conductive semiconductor layer 13 meet each other. The layer emits light due to a band gap difference between energy bands of the active layer 12. The active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12)은 우물층 및 장벽층의 페어를 포함할 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 상기 우물층/장벽층의 페어는 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.The active layer 12 may include a pair of a well layer and a barrier layer. When the active layer 12 is implemented in a multi-well structure, the active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. The well / barrier layer pair includes InGaN / GaN, GaN / AlGaN, AlGaN / AlGaN, InGaN / AlGaN, InGaN / InGaN, AlGaAs / GaAs, InGaAs / GaAs, InGaP / GaP, AlInGaP / InGaP, InP / GaAs It may include at least one selected from the group.

상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive type semiconductor layer 13 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) or (Al x Ga 1 - x ) y In 1 - y P (0≤x≤1, 0≤y≤1) can be implemented with a semiconductor material. The second conductive semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and Mg, Zn, Ca, P-type dopants such as Sr and Ba may be doped.

상기 발광 셀(111,112,113,114)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 셀(111,112,113,114)는 청색, 녹색, 적색 또는 자외선 파장의 광을 발광할 수 있다. 상기 발광 셀(111,112,113,114)들은 서로 동일한 피크 파장을 발광할 수 있다. 상기 발광 셀(111,112,113,114)는 방출하는 광주에서 세기가 가장 큰 파장이 자외선 파장을 발광할 수 있다. The light emitting cells 111, 112, 113, and 114 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be formed in various ways, but is not limited thereto. The light emitting cells 111, 112, 113, and 114 may emit light of blue, green, red, or ultraviolet wavelengths. The light emitting cells 111, 112, 113, and 114 may emit the same peak wavelengths. The light emitting cells 111, 112, 113, and 114 may emit ultraviolet light having the largest intensity in the emitted light.

예를 들면, 상기 발광 셀(111,112,113,114)는 방출된 파장 중에서 세기가 가장 큰 자외선 파장 영역을 발광하거나, 280nm 이하이거나 200nm 내지 280nm의 자외선 파장을 발광할 수 있으며, 상기 제1 및 제2도전형 반도체층(11,13)은 AlGaN계 반도체를 포함할 수 있다. 실시 예에 따른 활성층(12)의 우물층 및 장벽층의 페어는 AlGaN/AlGaN으로 구현될 수 있다. 상기 장벽층의 알루미늄 조성은 상기 우물층의 알루미늄의 조성보다 높을 수 있다. 상기 우물층의 알루미늄 조성은 20% 내지 40% 범위일 수 있으며, 상기 장벽층의 알루미늄 조성은 40% 내지 95% 범위일 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 가질 수 있다. 상기 장벽층은 상기 우물층의 두께보다 두꺼운 두께를 가질 수 있다. 상기 우물층의 두께는 3nm 내지 5nm 범위 또는 2nm 내지 4nm 범위일 수 있다. 상기 우물층의 두께가 상기 범위보다 얇으면 캐리어의 구속 효율이 낮아지고, 상기 범위보다 두꺼우면 캐리어를 과도하게 구속하게 되는 문제가 있다. 상기 장벽층의 두께는 4nm 내지 20nm 범위 또는 4nm 내지 10nm 범위일 수 있다. 상기 장벽층의 두께가 상기 범위보다 얇은 경우 전자의 차단 효율이 낮아지고, 상기 범위보다 두꺼우면 전자를 과도하게 차단하게 되는 문제가 있다. 이러한 장벽층의 두께, 광의 파장과 양자 우물 구조에 따라 각 캐리어를 우물층에 효과적으로 구속시켜 줄 수 있다. 상기 장벽층은 도펀트를 포함할 수 있으며, 예컨대 n형 도펀트를 포함할 수 있다. 상기 장벽층은 n형 도펀트가 첨가되므로, n형의 반도체층이 될 수 있다. 상기 장벽층이 n형 반도체층인 경우, 활성층(12)으로 주입되는 전자의 주입 효율이 증가될 수 있다. For example, the light emitting cells 111, 112, 113, and 114 may emit an ultraviolet wavelength region having the highest intensity among the emitted wavelengths, or emit an ultraviolet wavelength of 280 nm or less or 200 nm to 280 nm, and the first and second conductive semiconductors. Layers 11 and 13 may include AlGaN based semiconductors. The pair of the well layer and the barrier layer of the active layer 12 according to the embodiment may be implemented with AlGaN / AlGaN. The aluminum composition of the barrier layer may be higher than that of aluminum of the well layer. The aluminum composition of the well layer may range from 20% to 40%, and the aluminum composition of the barrier layer may range from 40% to 95%. The barrier layer may have a band gap wider than the band gap of the well layer. The barrier layer may have a thickness thicker than that of the well layer. The thickness of the well layer may range from 3 nm to 5 nm or from 2 nm to 4 nm. If the thickness of the well layer is thinner than the above range, the confinement efficiency of the carrier is lowered. The barrier layer may have a thickness in the range of 4 nm to 20 nm or in the range of 4 nm to 10 nm. When the thickness of the barrier layer is thinner than the above range, the blocking efficiency of the electrons is lowered, and when the barrier layer is thicker than the above range, the electrons are excessively blocked. According to the thickness of the barrier layer, the wavelength of light and the quantum well structure, each carrier can be effectively confined to the well layer. The barrier layer may comprise a dopant, for example an n-type dopant. The barrier layer may be an n-type semiconductor layer because an n-type dopant is added. When the barrier layer is an n-type semiconductor layer, the injection efficiency of electrons injected into the active layer 12 may be increased.

상기 활성층(12)과 상기 제2도전형 반도체층 사이에는 전자 차단층이 배치될 수 있다. 상기 전자 차단층은 상기 장벽층의 밴드 갭보다 넓은 밴드 갭을 포함할 수 잇다. 상기 전자 차단층은 단층 또는 다층 구조를 포함할 수 있다. 상기 전자 차단층은 AlN계 반도체 및 AlGaN계 반도체 중 적어도 하나를 포함할 수 있다. An electron blocking layer may be disposed between the active layer 12 and the second conductive semiconductor layer. The electron blocking layer may include a band gap wider than the band gap of the barrier layer. The electron blocking layer may include a single layer or a multilayer structure. The electron blocking layer may include at least one of an AlN-based semiconductor and an AlGaN-based semiconductor.

상기 복수의 발광 셀(111,112,113,114) 각각은 하나 또는 복수의 제1리세스(h1)를 포함할 수 있다. 상기 제1리세스(h1)는 상기 제2도전형 반도체층(13)의 하면을 통해 상기 활성층(12)의 상면에 관통되고 상기 제1도전형 반도체층(11)의 내부가 노출될 수 있다. 상기 제1리세스(h1)는 각 발광 셀 내부에 복수로 배치될 수 있다. 상기 제1리세스는 제2도전형 반도체층(13)의 하면부터 상기 제1도전형 반도체층(11)의 상면 방향으로 갈수록 폭 또는 직경이 줄어들 수 있다. 상기 제1리세스(h1)에는 제1접촉 전극(c1)이 배치될 수 있다. 상기 제1접촉 전극(c1)은 상기 각 제1리세스(h1) 내에서 상기 제1도전형 반도체층(11)과 접촉될 수 있다. 상기 제1접촉 전극(c1)은 금속 또는 비 금속 재질을 포함할 수 있다. 상기 제1접촉 전극(c1)은 예컨대, Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다.Each of the plurality of light emitting cells 111, 112, 113, and 114 may include one or a plurality of first recesses h1. The first recess h1 may penetrate the upper surface of the active layer 12 through the lower surface of the second conductive semiconductor layer 13 and expose the inside of the first conductive semiconductor layer 11. . The first recess h1 may be disposed in a plurality of light emitting cells. The first recess may decrease in width or diameter from the lower surface of the second conductive semiconductor layer 13 toward the upper surface of the first conductive semiconductor layer 11. The first contact electrode c1 may be disposed in the first recess h1. The first contact electrode c1 may be in contact with the first conductive semiconductor layer 11 in each of the first recesses h1. The first contact electrode c1 may include a metal or a non-metal material. The first contact electrode c1 may include, for example, at least one of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, and Mo.

상기 복수의 발광 셀(111,112,113,114) 사이의 갭(115)의 하부에는 외부 리세스(r1)가 배치될 수 있다. 상기 외부 리세스(r1)는 상기 발광 셀들 간의 제1간격(d1)보다 더 넓은 제2간격(d2)로 배치될 수 있다. 상기 제2간격(d2)은 제1간격(d1)보다 크게 배치될 수 있다. 상기 외부 리세스(r1)는 각 발광 셀(111,112,113,114)의 하부 측면에 대해 수평한 직선에 대해 91도 이상의 각도로 경사질 수 있다. 상기 각 발광 셀(111,112,113,114)의 상부 측면은 수평한 직선에 대해 91도 이상의 각도로 경사질 수 있다. 상기 제1간격(d1)은 상기 발광 셀(111,112,113,114) 중에서 인접한 활성층(12) 간의 간격이거나, 인접한 제1도전형 반도체층(11)의 하면 간의 간격일 수 있다. 상기 제1,2리세스(h1,r1)는 동일한 에칭 공정을 통해 형성될 수 있어, 서로 동일한 깊이(d4)를 가질 수 있다. 상기 깊이(d4)는 상기 제2도전형 반도체층(13)의 하면에서 상기 제1도전형 반도체층(11)의 하부까지의 거리일 수 있다. An external recess r1 may be disposed below the gap 115 between the light emitting cells 111, 112, 113, and 114. The external recess r1 may be disposed at a second interval d2 that is wider than the first interval d1 between the light emitting cells. The second interval d2 may be larger than the first interval d1. The external recess r1 may be inclined at an angle of 91 degrees or more with respect to a straight line horizontal to the lower side surfaces of the light emitting cells 111, 112, 113, and 114. Upper sides of the light emitting cells 111, 112, 113, and 114 may be inclined at an angle of 91 degrees or more with respect to a horizontal straight line. The first interval d1 may be an interval between adjacent active layers 12 among the light emitting cells 111, 112, 113, and 114, or an interval between lower surfaces of the adjacent first conductive semiconductor layers 11. The first and second recesses h1 and r1 may be formed through the same etching process, and may have the same depth d4. The depth d4 may be a distance from a lower surface of the second conductive semiconductor layer 13 to a lower portion of the first conductive semiconductor layer 11.

상기 발광 소자(100)는 복수의 발광 셀(111,112,113,114)를 지지하는 도전성 기판(81)과, 상기 도전성 기판(81)과 상기 발광 셀(111,112,113,114) 사이에 제1전극(83), 제2전극(60), 적어도 하나의 제1연결부(c2), 적어도 하나의 연결 전극(85,86,87)을 포함할 수 있다. 상기 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에는 절연층(30,40,50)이 배치될 수 있다. 상기 절연층(30,40,50)은 상기 발광 셀(111,112,113,114), 상기 제1,2전극(83,60), 상기 제1연결부(c2)와 연결 전극(85,86,87), 및 상기 도전성 기판(81) 간을 선택적으로 절연시켜 줄 수 있다. The light emitting device 100 includes a conductive substrate 81 supporting a plurality of light emitting cells 111, 112, 113, and 114, and a first electrode 83 and a second electrode between the conductive substrate 81 and the light emitting cells 111, 112, 113, and 114. 60), at least one first connection part c2 and at least one connection electrode 85, 86, and 87. Insulating layers 30, 40, and 50 may be disposed between the light emitting cells 111, 112, 113, and 114 and the conductive substrate 81. The insulating layers 30, 40, and 50 may include the light emitting cells 111, 112, 113, and 114, the first and second electrodes 83 and 60, the first connection part c2 and the connection electrodes 85, 86, and 87, and The conductive substrates 81 can be selectively insulated from each other.

상기 도전성 기판(81)은 상기 복수의 발광 셀(111,112,113,114)를 지지하는 층으로서, 열 전도성 및 전기 전도성의 재질을 포함할 수 있다. 상기 도전성 기판(81)은 금속 재질, 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중 적어도 하나를 포함할 수 있다. 다른 예로서, 발광소자는 지지하는 부재로서 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 형성될 수 있다. The conductive substrate 81 is a layer supporting the plurality of light emitting cells 111, 112, 113, and 114, and may include a material having thermal conductivity and electrical conductivity. The conductive substrate 81 may include at least one of a metal material, for example, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, and Cu-W. As another example, the light emitting device may be formed in a semiconductor substrate (eg, Si, Ge, GaN, GaAs, ZnO, SiC, SiGe, etc.) implanted with impurities as a supporting member.

상기 도전성 기판(81)의 두께는 발광 소자 두께의 80% 이상이며, 30 마이크로 미터 이상이거나, 30 내지 300 마이크로미터의 범위일 수 있다. 상기 도전성 기판(81)는 단층 또는 다층 구조로 형성될 수 있다. The thickness of the conductive substrate 81 is 80% or more of the thickness of the light emitting device, and may be 30 micrometers or more, or 30 to 300 micrometers. The conductive substrate 81 may be formed in a single layer or a multilayer structure.

상기 도전성 기판(81)의 하부에는 본딩 층이 배치될 수 있다. 상기 도전성 기판(81)의 상부에는 제1전극(83) 및 제3절연층(50)이 배치될 수 있다. 상기 도전성 기판(81)과 상기 제1전극(83) 사이에는 금속 재질로 형성된 확산 방지층 및 본딩층 중 적어도 하나를 포함할 수 있다. 상기 확산 방지층 및 본딩층은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 및 이들의 선택적인 합금 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. A bonding layer may be disposed below the conductive substrate 81. The first electrode 83 and the third insulating layer 50 may be disposed on the conductive substrate 81. At least one of a diffusion barrier layer and a bonding layer formed of a metal material may be included between the conductive substrate 81 and the first electrode 83. The diffusion barrier layer and the bonding layer may be formed in a single layer or multiple layers using at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, or Ta and optional alloys thereof. Can be.

상기 도전성 기판(81)의 하면 면적은 상기 복수의 발광 셀(111,112,113,114)의 하면 면적의 합보다 넓을 수 있다. 상기 도전성 기판(81)의 상면 외곽부는 상기 발광 셀(111,112,113,114)의 측면보다 더 외측으로 돌출될 수 있다. 상기 도전성 기판(81)은 상기 발광 셀(111,112,113,114) 및 상기 패드(91)와 수직 방향으로 중첩될 수 있다.The lower surface area of the conductive substrate 81 may be larger than the sum of the lower surface areas of the plurality of light emitting cells 111, 112, 113, and 114. The upper edge portion of the conductive substrate 81 may protrude outwardly from the side surfaces of the light emitting cells 111, 112, 113, and 114. The conductive substrate 81 may overlap the light emitting cells 111, 112, 113, and 114 and the pad 91 in a vertical direction.

상기 제1전극(83)은 적어도 하나의 발광 셀과 도전성 기판(81) 사이에 배치될 수 있다. 상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에 배치될 수 있다. The first electrode 83 may be disposed between at least one light emitting cell and the conductive substrate 81. The second electrode 60 may be disposed between the light emitting cells 111, 112, 113, and 114 and the conductive substrate 81.

상기 제1전극(83)은 상기 도전성 기판(81)과 전기적으로 연결될 수 있다. 상기 제1전극(83)은 상기 도전성 기판(81)과 상기 제1발광 셀(111)의 제1도전형 반도체층(11)과 전기적으로 연결될 수 있다. The first electrode 83 may be electrically connected to the conductive substrate 81. The first electrode 83 may be electrically connected to the conductive substrate 81 and the first conductive semiconductor layer 11 of the first light emitting cell 111.

상기 제1전극(83)은 상기 제1발광 셀(1111)의 하부에 배치될 수 있다. 상기 제1전극(83)은 상기 제2,3,4발광 셀(112,113,114)과 수직 방향으로 중첩되지 않을 수 있다. 상기 제1전극(83)은 상기 제2 내지 제4발광 셀(112,113,114)로부터 이격될 수 있다. 도 4와 같이, 상기 제1전극(83)의 상면 면적은 상기 제1발광 셀(111)의 하면 면적보다 작을 수 있다. 상기 제1전극(83)의 상면 면적은 상기 도전성 기판(81)의 상면 면적의 1/4 이하일 수 있다. 상기 제1전극(83)의 상면 면적이 상기 제1발광 셀(111)의 하면 면적보다 작게 배치되어, 인접한 발광 셀에 연결된 전극들과의 간섭을 줄여줄 수 있다.The first electrode 83 may be disposed under the first light emitting cell 1111. The first electrode 83 may not overlap with the second, third, and fourth light emitting cells 112, 113, and 114 in the vertical direction. The first electrode 83 may be spaced apart from the second to fourth light emitting cells 112, 113, and 114. As shown in FIG. 4, an upper surface area of the first electrode 83 may be smaller than an area of the lower surface of the first light emitting cell 111. An upper surface area of the first electrode 83 may be 1/4 or less of an upper surface area of the conductive substrate 81. An upper surface area of the first electrode 83 may be smaller than an area of the lower surface of the first light emitting cell 111 to reduce interference with electrodes connected to adjacent light emitting cells.

상기 제1전극(83)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo, 및 이들 중 적어도 하나를 갖는 합금의 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1전극(83)의 두께는 300내지 900nm 범위로 형성될 수 있다. The first electrode 83 may include at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo, and a material of an alloy having at least one of them. . The thickness of the first electrode 83 may be formed in the range of 300 to 900 nm.

상기 제1전극(83)은 제1연결부(c2)를 포함할 수 있으며, 상기 제1연결부(c2)는 상기 제1전극(83)으로부터 상기 제1도전형 반도체층(11) 방향으로 연장되거나 돌출될 수 있다. 상기 제1연결부(c2)는 상기 제1전극(83)과 동일한 재질이거나 다른 재질일 수 있다. 상기 제1연결부(c2)의 하부에는 하부 리세스(r2)가 배치될 수 있으며, 상기 하부 리세스(r2)는 제1발광 셀(111) 방향으로 오목한 구조이다. 상기 하부 리세스(r2)는 상기 도전성 기판(81)의 일부가 돌출되어 배치될 수 있다.The first electrode 83 may include a first connection part c2, and the first connection part c2 extends from the first electrode 83 in the direction of the first conductive semiconductor layer 11. It may protrude. The first connector c2 may be made of the same material as or different from that of the first electrode 83. A lower recess r2 may be disposed below the first connection part c2, and the lower recess r2 is concave in the direction of the first light emitting cell 111. A portion of the conductive substrate 81 may protrude from the lower recess r2.

상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114) 아래에 각각 배치될 수 있다. 상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114)의 제2도전형 반도체층(13)의 하부에 배치되며 상기 제2도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 제2전극(60)은 접촉층(15) 및 반사층(62)을 포함할 수 있다. 상기 접촉층(61)은 상기 반사층(62)과 제2도전형 반도체층(13) 사이에 배치되며, 상기 반사층(62)은 상기 접촉층(61)과 상기 제2절연층(40) 사이에 배치될 수 있다. 상기 접촉층(61) 및 반사층(62)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 60 may be disposed under each of the light emitting cells 111, 112, 113, and 114. The second electrode 60 may be disposed under the second conductive semiconductor layer 13 of each of the light emitting cells 111, 112, 113, and 114 and may be electrically connected to the second conductive semiconductor layer 13. The second electrode 60 may include a contact layer 15 and a reflective layer 62. The contact layer 61 is disposed between the reflective layer 62 and the second conductive semiconductor layer 13, and the reflective layer 62 is disposed between the contact layer 61 and the second insulating layer 40. Can be arranged. The contact layer 61 and the reflective layer 62 may be formed of different conductive materials, but are not limited thereto.

상기 접촉층(61)은 상기 제2 도전형 반도체층(13)에 접촉될 수 있다. 상기 접촉층(61)은 상기 제2 도전형 반도체층(13)과 오믹 접촉을 형성할 수 있다. 상기 접촉층(61)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 예컨대, 상기 접촉층(61)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.The contact layer 61 may be in contact with the second conductivity type semiconductor layer 13. The contact layer 61 may form an ohmic contact with the second conductivity-type semiconductor layer 13. The contact layer 61 may be formed of, for example, a conductive oxide film, a conductive nitride, or a metal. For example, the contact layer 61 may be formed of indium tin oxide (ITO), indium zinc oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZON), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), Indium Zinc Tin Oxide (IZTO), Indium Aluminum Zinc Oxide (IAZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZO Nitride ), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti may be formed of at least one.

상기 반사층(62)은 상기 접촉층(61)과 각 연결 전극(85,86,87) 사이에 배치되고 상기 접촉층(61) 및 각 연결 전극(85,86,87)과 전기적으로 연결될 수 있다. 상기 반사층(62)은 상기 발광 셀(111,112,113,114)로부터 입사되는 빛을 반사할 수 있다. 상기 반사층(62)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대, 상기 반사층(62)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(62)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(62)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(62)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 접촉층(61)은 상기 반사층(62) 아래에 형성되고, 적어도 일부가 상기 반사층(62)을 통과하여 상기 제2도전형 반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(62)은 상기 접촉층(61)의 아래에 배치되고, 일부가 상기 접촉층(61)을 통과하여 상기 제2도전형 반도체층(13)과 접촉될 수 있다. The reflective layer 62 may be disposed between the contact layer 61 and each connection electrode 85, 86, 87 and may be electrically connected to the contact layer 61 and each connection electrode 85, 86, 87. . The reflective layer 62 may reflect light incident from the light emitting cells 111, 112, 113, and 114. The reflective layer 62 may be formed of a metal having a light reflectance of 70% or more. For example, the reflective layer 62 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective layer 62 may be formed of the metal or alloy and indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc- (AZO). Light-transmitting materials such as Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in multiple layers. For example, the reflective layer 62 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy. For example, the reflective layer 62 may be formed by alternately forming an Ag layer and a Ni layer, and may include a Ni / Ag / Ni, Ti layer, or Pt layer. As another example, the contact layer 61 may be formed under the reflective layer 62, and at least a portion thereof may pass through the reflective layer 62 to be in contact with the second conductive semiconductor layer 13. As another example, the reflective layer 62 may be disposed under the contact layer 61, and a portion thereof may pass through the contact layer 61 to be in contact with the second conductive semiconductor layer 13.

상기 제2전극(60)은 상기 반사층(62) 아래에 배치된 캡핑층(capping layer)을 포함할 수 있다. 상기 캡핑층(35)은 상기 반사층(62)과 각 연결 전극(85,86,87)을 연결해 줄 수 있다. 상기 캡핑층은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 캡핑층은 상기 반사층(62)을 보호할 수 있다.The second electrode 60 may include a capping layer disposed under the reflective layer 62. The capping layer 35 may connect the reflective layer 62 and the connection electrodes 85, 86, and 87. The capping layer may be formed of a metal, and may include, for example, at least one of Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, and Mo materials. The capping layer may protect the reflective layer 62.

여기서, 상기 패드(91)는 상기 제2전극(60) 위에 배치될 수 있다. 상기 패드(91)는 상기 제2전극(60)의 반사층(62) 상에 배치될 수 있다. 상기 패드(91)의 아래에 배치된 상기 제2전극(60)는 제4발광 셀(114)의 측면보다 더 외측으로 배치될 수 있다. 상기 패드(91)는 단층 또는 다층으로 형성될 수 있다. 상기 패드(91)는 Ti, Ag, Cu, Au 중 적어도 1개를 포함하여 형성될 수 있다. 예를 들어, 상기 패드(91)는 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 상기 패드(91)는 상기 제4발광 셀(114)의 코너 일부에 배치된 리세스 영역(91A)에 배치될 수 있다. 상기 제4발광 셀(114)의 면적은 다른 발광 셀의 면적보다 작을 수 있다. The pad 91 may be disposed on the second electrode 60. The pad 91 may be disposed on the reflective layer 62 of the second electrode 60. The second electrode 60 disposed below the pad 91 may be disposed outside the side surface of the fourth light emitting cell 114. The pad 91 may be formed in a single layer or multiple layers. The pad 91 may include at least one of Ti, Ag, Cu, and Au. For example, the pad 91 may have a stacked structure of Ti / Ag / Cu / Au or a Ti / Cu / Au stacked structure in the case of a multilayer. The pad 91 may be disposed in the recessed area 91A disposed at a corner of the fourth light emitting cell 114. An area of the fourth light emitting cell 114 may be smaller than that of other light emitting cells.

상기 제1전극(83)의 제1연결부(c2)는 발광 셀(111,112,113,114)의 연결 방식에 따라 하나 또는 복수로 배치될 수 있다. 예컨대, 상기 복수의 발광 셀(111,112,113,114)을 직렬로 연결한 경우 상기 제1연결부(c2)는 한 개일 수 있으며, 병렬로 연결한 경우 2개 이상일 수 있다. 상기 연결 전극(85,86,87)는 복수의 발광 셀(111,112,113,114)를 직렬로 연결할 경우, 발광 셀 개수보다 하나 작게 배치될 수 있다. 예컨대, 4개의 발광 셀이 배치된 경우, 상기 연결 전극(85,86,87)은 3개로 배치될 수 있다. One or more first connection parts c2 of the first electrode 83 may be disposed depending on a connection method of the light emitting cells 111, 112, 113, and 114. For example, when the plurality of light emitting cells 111, 112, 113, and 114 are connected in series, the first connection part c2 may be one, and when connected in parallel, two or more may be provided. When the plurality of light emitting cells 111, 112, 113, and 114 are connected in series, the connection electrodes 85, 86, and 87 may be disposed one smaller than the number of light emitting cells. For example, when four light emitting cells are arranged, three connection electrodes 85, 86, and 87 may be arranged.

여기서, 절연층은 제1 내지 제3절연층(30,40,50)을 포함할 수 있다. 제1 내지 제3절연층(30,40,50) 중 적어도 하나 또는 모두는 상기 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에 배치될 수 있다.Here, the insulating layer may include first to third insulating layers 30, 40, and 50. At least one or all of the first to third insulating layers 30, 40, and 50 may be disposed between the light emitting cells 111, 112, 113, and 114 and the conductive substrate 81.

상기 제1절연층(30)은 상기 발광 셀(111,112,113,114)의 하부 및 둘레에 배치되고 제1전극(83) 및 연결 전극(85,86,87)의 위에 배치될 수 있다. 상기 제2절연층(40)은 제2전극(60)의 하부 및 둘레에 배치되고 상기 제1전극(83)과 연결전극(85,86,87)의 상부에 배치될 수 있다. 상기 제3절연층(50)은 상기 연결 전극(85,86,87)과 상기 도전성 기판(81) 사이에 배치될 수 있다. The first insulating layer 30 may be disposed under and around the light emitting cells 111, 112, 113, and 114, and may be disposed on the first electrode 83 and the connection electrodes 85, 86, and 87. The second insulating layer 40 may be disposed below and around the second electrode 60, and may be disposed on the first electrode 83 and the connection electrodes 85, 86, and 87. The third insulating layer 50 may be disposed between the connection electrodes 85, 86, and 87 and the conductive substrate 81.

상기 제1절연층(30)은 상기 제1연결부(c2)과 제4연결부(c4)의 둘레에 배치될 수 있다. 상기 제1절연층(30)은 상기 복수의 발광 셀(111,112,113,114) 사이에 배치된 제1절연부(31) 및 상기 제1리세스(h1)에 배치된 제2절연부(33)를 포함할 수 있다. 상기 제1,2절연부(31,33)는 제1절연층(30)의 형성 과정에서 동시에 형성될 수 있다. 상기 제1절연층(30)은 상기 제2전극(60)을 형성하기 전에 형성되거나, 상기 제2전극(60)을 형성한 다음 형성될 수 있다. The first insulating layer 30 may be disposed around the first connector c2 and the fourth connector c4. The first insulating layer 30 may include a first insulating portion 31 disposed between the plurality of light emitting cells 111, 112, 113, and 114 and a second insulating portion 33 disposed in the first recess h1. Can be. The first and second insulating parts 31 and 33 may be simultaneously formed in the process of forming the first insulating layer 30. The first insulating layer 30 may be formed before the second electrode 60 is formed, or may be formed after the second electrode 60 is formed.

도 1 및 도 3과 같이, 상기 제1절연부(31)는 상기 도전성 기판(81) 상에서 상기 복수의 발광 셀(111,112,113,114)의 상면 방향으로 돌출된 제1돌출부(p1)를 포함할 수 있다. 상기 제1돌출부(p1)의 상면은 상기 발광 셀들의 활성층(12)의 상면보다 높게 배치될 수 있다. 상기 제1돌출부(p1)의 상면은 상기 발광 셀들의 제1도전형 반도체층(11)의 상면보다 낮게 배치될 수 있다. 상기 제1돌출부(p1)의 상면 폭은 상기 발광 셀들 간의 간격(d1)보다 클 수 있다. 상기 제1돌출부(p1)의 길이는 인접한 발광 셀들 사이를 따라 연장된 길이로서, 상기 각 발광 셀의 한 변의 길이보다는 클 수 있다.1 and 3, the first insulating portion 31 may include a first protrusion p1 protruding on the conductive substrate 81 in the upper direction of the plurality of light emitting cells 111, 112, 113, and 114. An upper surface of the first protrusion p1 may be higher than an upper surface of the active layer 12 of the light emitting cells. An upper surface of the first protrusion p1 may be lower than an upper surface of the first conductive semiconductor layer 11 of the light emitting cells. An upper surface width of the first protrusion p1 may be greater than a distance d1 between the light emitting cells. The length of the first protrusion p1 is a length extending along adjacent light emitting cells, and may be greater than the length of one side of each light emitting cell.

도 1과 같이, 상기 제1돌출부(p1)는 제1 및 제2발광 셀(111,112) 사이와 상기 제3 및 제4발광 셀(113,114) 사이에 배치될 수 있다. 상기 제1돌출부(p1)는 제2 및 제3발광 셀(112,113) 사이와 상기 제1 및 제4발광 셀(111,114) 사이에 배치될 수 있다. 상기 제1돌출부(p1)는 상기 발광 셀(111,112,113,114)들의 두 측면 상에 배치될 수 있다. 상기 제1돌출부(p1)는 서로 마주보는 두 발광 셀(111,112,113,114)들 사이에 배치될 수 있다. As illustrated in FIG. 1, the first protrusion p1 may be disposed between the first and second light emitting cells 111 and 112 and between the third and fourth light emitting cells 113 and 114. The first protrusion p1 may be disposed between the second and third light emitting cells 112 and 113 and between the first and fourth light emitting cells 111 and 114. The first protrusion p1 may be disposed on two side surfaces of the light emitting cells 111, 112, 113, and 114. The first protrusion p1 may be disposed between two light emitting cells 111, 112, 113, and 114 facing each other.

예컨대, 상기 제1절연층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1절연층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 예컨대, 상기 제1절연층(30)의 두께는 100 나노미터 이상이거나 100 내지 2000 나노미터의 범위로 형성될 수 있다. 상기 제1절연층(30)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제1절연층(30)의 두께가 2000 나노미터 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 제1절연층(30)은 상기 제1접촉 전극(c1)의 측면에 접촉되며, 상기 접촉층(61) 및 반사층(62)에 접촉될 수 있다. 상기 제2절연부(33)는 상기 반사층(62)과 상기 제2도전형 반도체층(13) 사이에 배치될 수 있다. 상기 제2절연부(33)는 상기 제2도전형 반도체층(13)의 하면에 접촉될 수 있다.For example, the first insulating layer 30 may be formed of oxide or nitride. For example, the first insulating layer 30 may be formed of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , AlN, or the like. At least one may be selected and formed. For example, the thickness of the first insulating layer 30 may be 100 nanometers or more or 100 to 2000 nanometers. If the thickness of the first insulating layer 30 is formed to less than 100 nanometers may cause problems in the insulating properties, if the thickness of the first insulating layer 30 is formed to exceed 2000 nanometers Cracking may occur at the process stage. The first insulating layer 30 may be in contact with the side surface of the first contact electrode c1 and may be in contact with the contact layer 61 and the reflective layer 62. The second insulating portion 33 may be disposed between the reflective layer 62 and the second conductive semiconductor layer 13. The second insulating portion 33 may be in contact with the bottom surface of the second conductive semiconductor layer 13.

상기 발광 셀(111,112,113,114)들 사이의 영역에서 상기 제1절연부(31)의 상면 및 하면의 폭은 상기 발광 셀(111,112,113,114) 간의 간격(d1)보다 클 수 있다. 상기 제1절연부(31)의 상면 폭 또는 상기 제1돌출부(p1)의 상면 폭은 상기 발광 셀(111,112,113,114) 간의 최소 간격(d1)보다 클 수 있다. 이에 따라 제1절연부(31)의 양 측면은 상기 각 발광 셀(111,112,113,114)의 측면 단부보다 더 내측에 배치됨으로써, 상기 제1도전형 반도체층(11)의 하부와 접촉되고 수직 방향으로 중첩될 수 있다. 상기 제1절연부(31)는 상기 각 발광 셀(111,112,113,114)의 제1도전형 반도체층(11)의 하부 면 아래에 배치되어, 습기 침투를 방지할 수 있다. In the region between the light emitting cells 111, 112, 113, and 114, a width of an upper surface and a lower surface of the first insulating portion 31 may be greater than a distance d1 between the light emitting cells 111, 112, 113, and 114. An upper surface width of the first insulation portion 31 or an upper surface width of the first protrusion p1 may be greater than a minimum distance d1 between the light emitting cells 111, 112, 113, and 114. Accordingly, both side surfaces of the first insulating part 31 may be disposed inside the side surfaces of the light emitting cells 111, 112, 113, and 114 so as to be in contact with a lower portion of the first conductive semiconductor layer 11 and overlap in a vertical direction. Can be. The first insulating part 31 may be disposed under the lower surface of the first conductive semiconductor layer 11 of each of the light emitting cells 111, 112, 113, and 114 to prevent moisture penetration.

상기 제1절연층(30)에서 제1,2절연부(31,33)는 서로 동일한 절연 재질이거나 서로 다른 절연 재질로 배치될 수 있다. 예컨대, 상기 제1절연부(31)는 DBR(Distributed Bragg Reflector) 구조를 갖는 반사 재질로 배치될 수 있다. In the first insulating layer 30, the first and second insulating parts 31 and 33 may be formed of the same insulating material or different insulating materials. For example, the first insulating part 31 may be formed of a reflective material having a distributed bragg reflector (DBR) structure.

상기 제1전극(83)의 제1연결부(c2)는 상기 제1발광 셀(1111) 내부에 배치된 제1접촉 전극(c1)과 접촉되고 전기적으로 연결될 수 있다. 상기 제1연결부(c2) 및 상기 제1접촉 전극(c1)의 주변에는 제1절연층(30)의 제2절연부(33)가 배치될 수 있다. 상기 제2절연부(33)는 상기 제1리세스(h1)의 표면과 상기 각 발광 셀(111,112,113,114)의 하면에 배치될 수 있다. 상기 제2절연부(33)는 상기 제1리세스(h1)의 표면에 배치된 제2도전형 반도체층(13), 활성층(12) 및 제1도전형 반도체층(11)과 접촉될 수 있다. 상기 제2절연부(33)의 일부는 상기 제2도전형 반도체층(13)의 하면에 연장될 수 있다. 상기 제2절연부(33)는 상기 제1연결부(c2) 및 상기 제1접촉 전극(c1)과 상기 활성층(12) 및 제2도전형 반도체층(13)과의 접촉을 차단하게 된다. 상기 제2절연부(33) 및 제1절연부(31)는 제2절연층(40)과 연결될 수 있다. 상기 제1 및 제2절연층(30,40)이 동일한 재질인 경우, 두 층의 경계 면은 없을 수 있다.The first connection part c2 of the first electrode 83 may be in contact with and electrically connected to the first contact electrode c1 disposed in the first light emitting cell 1111. The second insulating part 33 of the first insulating layer 30 may be disposed around the first connection part c2 and the first contact electrode c1. The second insulating part 33 may be disposed on a surface of the first recess h1 and a bottom surface of each of the light emitting cells 111, 112, 113, and 114. The second insulating part 33 may be in contact with the second conductive semiconductor layer 13, the active layer 12, and the first conductive semiconductor layer 11 disposed on the surface of the first recess h1. have. A portion of the second insulating portion 33 may extend on the bottom surface of the second conductive semiconductor layer 13. The second insulating part 33 blocks contact between the first connection part c2, the first contact electrode c1, the active layer 12, and the second conductive semiconductor layer 13. The second insulation portion 33 and the first insulation portion 31 may be connected to the second insulation layer 40. When the first and second insulating layers 30 and 40 are made of the same material, there may be no boundary between the two layers.

상기 제2절연층(40)은 상기 제2전극(60)의 하면 및 측면을 커버하게 된다. 상기 제2절연층(40)은 상기 각 발광 셀(111,112,113,114)의 하부에 배치된 제2전극(60)의 하부 및 둘레를 절연하게 된다. 상기 제2절연층(40)은 상기 제2전극(60)과 제1전극(83)이나, 연결 전극(83,85,87)과의 연결을 차단하게 된다. The second insulating layer 40 covers the bottom and side surfaces of the second electrode 60. The second insulating layer 40 insulates the bottom and the circumference of the second electrode 60 disposed below the light emitting cells 111, 112, 113, and 114. The second insulating layer 40 blocks the connection between the second electrode 60 and the first electrode 83 or the connection electrodes 83, 85, and 87.

상기 제2절연층(40)의 일부는 상기 도전성 기판(81)의 외측 상부에 연장되어, 발광 셀들(111,112,113,114)의 외측에 노출될 수 있다. 상기 제2절연층(40)의 외측부는 상기 패드(91)의 주변에 배치된 제1절연층(30)의 일부(35)와 접촉될 수 있다. 상기 제2절연층(40)은 상기 제1절연층(30)과 동일한 재질이거나 다른 재질일 수 있다. A portion of the second insulating layer 40 may extend on an outer upper portion of the conductive substrate 81 to be exposed to the outer sides of the light emitting cells 111, 112, 113, and 114. An outer portion of the second insulating layer 40 may be in contact with a portion 35 of the first insulating layer 30 disposed around the pad 91. The second insulating layer 40 may be the same material as or different from the first insulating layer 30.

여기서, 상기 제1절연층(30)의 제2절연부(33)의 상단은 상기 활성층(12)의 상단보다 높게 배치될 수 있다. 상기 제1절연부(31)의 상단은 상기 활성층(12)의 상단보다 높게 배치될 수 있다. 상기 제1 및 제2절연부(31,33)의 상단은 상기 제1도전형 반도체층(11)의 상면보다는 낮게 배치될 수 있다. 상기 제1절연부(31)는 인접한 두 발광 셀(111,112,113,114) 사이의 갭(115)에 배치될 수 있다. Here, an upper end of the second insulating part 33 of the first insulating layer 30 may be higher than an upper end of the active layer 12. An upper end of the first insulating part 31 may be disposed higher than an upper end of the active layer 12. Upper ends of the first and second insulating parts 31 and 33 may be disposed lower than an upper surface of the first conductive semiconductor layer 11. The first insulating part 31 may be disposed in the gap 115 between two adjacent light emitting cells 111, 112, 113, and 114.

상기 제1절연층(30)의 제1절연부(31)는 상기 활성층(12)의 상단보다 높게 배치되고, 반사 재질로 배치된 경우, 인접한 발광 셀(111,112,113,114) 간의 광 간섭을 차단할 수 있다. 도 4와 같이, 상기 제1절연부(31)는 상기 복수의 발광 셀(111,112,113,114) 사이의 갭(115)에 노출되며 측벽으로 기능하여, 상호 간의 광 간섭을 차단할 수 있다. 다른 예로서, 상기 제2절연층(40)의 재질이 반사 재질인 경우, 상기 제1절연부(31)는 반사 재질이거나 투과 재질일 수 있다. 상기 제2절연층(40)의 제2돌출부(41)는 상기 발광 셀(111,112,113,114) 사이의 영역으로 돌출될 수 있다. 상기 제2돌출부(41)는 갭(115)로 돌출되며 상기 제1절연부(31)과 접촉될 수 있다. 상기 제2돌출부(41)의 상단은 상기 제2도전형 반도체층(13)의 하면보다는 높게 돌출될 수 있다. 상기 제1절연층(30)의 제1돌출부(p1)와 상기 제2절연층(40)의 제2돌출부(41)는 일체로 형성될 수 있다. When the first insulating portion 31 of the first insulating layer 30 is disposed higher than the upper end of the active layer 12 and is made of a reflective material, optical interference between adjacent light emitting cells 111, 112, 113, and 114 may be blocked. As shown in FIG. 4, the first insulating part 31 is exposed to the gap 115 between the plurality of light emitting cells 111, 112, 113, and 114, and functions as a sidewall, thereby blocking optical interference between them. As another example, when the material of the second insulating layer 40 is a reflective material, the first insulating part 31 may be a reflective material or a transmissive material. The second protrusions 41 of the second insulating layer 40 may protrude into regions between the light emitting cells 111, 112, 113, and 114. The second protrusion 41 may protrude into the gap 115 and may be in contact with the first insulating part 31. An upper end of the second protrusion 41 may protrude higher than a bottom surface of the second conductive semiconductor layer 13. The first protrusion p1 of the first insulating layer 30 and the second protrusion 41 of the second insulating layer 40 may be integrally formed.

여기서, 상기 각 발광 셀(111,112,113,114)은 반도체층들 갖는 발광 구조물과 제1,2전극을 포함할 수 있다. 이 경우, 상기 제1발광 셀(111)의 제2전극은 상기 제2발광 셀(112)의 제1전극과 연결될 수 있고, 상기 제2발광 셀(112)의 제2전극은 상기 제3발광 셀(113)의 제1전극과 연결될 수 있으며, 상기 제3발광 셀(113)의 제2전극은 상기 제4발광 셀(114)의 제1전극과 연결될 수 있다.Each of the light emitting cells 111, 112, 113, and 114 may include a light emitting structure having semiconductor layers and first and second electrodes. In this case, the second electrode of the first light emitting cell 111 may be connected to the first electrode of the second light emitting cell 112, and the second electrode of the second light emitting cell 112 may be the third light emitting device. The first electrode of the cell 113 may be connected, and the second electrode of the third light emitting cell 113 may be connected to the first electrode of the fourth light emitting cell 114.

상기 연결 전극(85,86,87)은 인접한 두 발광 셀들을 서로 연결해 준다. 상기 연결 전극(85,86,87)은 연결 회로 상에 배치된 서로 다른 발광 셀들의 두 전극을 서로 연결해 준다. 제1연결 전극(85)은 제1,2발광 셀(111,112)을 연결해 주며, 예를 들면 제1발광 셀(111)의 제2도전형 반도체층(13)과 상기 제2발광 셀(112)의 제1도전형 반도체층(11)을 연결해 준다. 상기 연결 전극(85,86,87) 각각은 상기 제2 내지 제4발광 셀(112,113,114)의 제1전극으로 기능하거나 제1전극을 포함할 수 있다. The connection electrodes 85, 86, and 87 connect two adjacent light emitting cells with each other. The connection electrodes 85, 86, and 87 connect two electrodes of different light emitting cells disposed on the connection circuit to each other. The first connection electrode 85 connects the first and second light emitting cells 111 and 112, for example, the second conductive semiconductor layer 13 of the first light emitting cell 111 and the second light emitting cell 112. The first conductive semiconductor layer 11 is connected. Each of the connection electrodes 85, 86, and 87 may function as a first electrode of the second to fourth light emitting cells 112, 113, and 114, or may include a first electrode.

상기 제2연결 전극(86)은 제2,3발광 셀(112,113)을 연결해 줄 수 있다. 상기 제2연결 전극(86)은 예를 들면, 제2발광 셀(112)의 제2도전형 반도체층(13)과 상기 제3발광 셀(113)의 제1도전형 반도체층(11)을 연결해 준다. 상기 제3연결 전극(87)은 제3,4발광 셀(113,114)을 연결해 주며, 예를 들면 제3발광 셀(113)의 제2도전형 반도체층(13)과 상기 제4발광 셀(114)의 제1도전형 반도체층(11)을 연결해 준다.The second connection electrode 86 may connect the second and third light emitting cells 112 and 113. For example, the second connection electrode 86 may include the second conductive semiconductor layer 13 of the second light emitting cell 112 and the first conductive semiconductor layer 11 of the third light emitting cell 113. Connect it. The third connection electrode 87 connects the third and fourth light emitting cells 113 and 114, for example, the second conductive semiconductor layer 13 and the fourth light emitting cell 114 of the third light emitting cell 113. The first conductive semiconductor layer 11 of) is connected.

상기 제1연결 전극(85)는 제1발광 셀(111)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제2발광 셀(112)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다. 상기 제2연결 전극(86)은 제2발광 셀(112)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제3발광 셀(113)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다. 상기 제3연결 전극(87)은 제3발광 셀(113)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제4발광 셀(114)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다.The first connection electrode 85 is a second electrode 60 connected to the second conductive semiconductor layer 13 of the first light emitting cell 111 and the first conductive semiconductor layer of the second light emitting cell 112. The first contact electrode c1 connected to (11) is connected. The second connection electrode 86 is a second electrode 60 connected to the second conductive semiconductor layer 13 of the second light emitting cell 112 and the first conductive semiconductor layer of the third light emitting cell 113. The first contact electrode c1 connected to (11) is connected. The third connection electrode 87 is a second electrode 60 connected to the second conductive semiconductor layer 13 of the third light emitting cell 113 and the first conductive semiconductor layer of the fourth light emitting cell 114. The first contact electrode c1 connected to (11) is connected.

상기 연결 전극(85,86,87)은 상기 제2절연층(40) 아래에 배치될 수 있다. 상기 연결 전극(85,86,87)은 제2연결부(c3) 및 제3연결부(c4)를 포함할 수 있다. 상기 제2연결부(c3)는 상기 제1,2,3발광 셀(112,113,114) 아래에 배치된 제2전극(60)에 연결되거나, 상기 제1,2,3발광 셀(112,113,114) 아래에 배치된 반사층(62)에 연결될 수 있다. 상기 제2연결부(c3)는 제2절연층(40)을 통해 제2,3,4발광 셀(112,113,114) 아래에 배치된 제2전극(60)에 연결될 수 있다. 상기 제3연결부(c4)는 상기 제2 내지 제4발광 셀(112,113,114)의 제1리세스(h1)와 수직 방향으로 중첩될 수 있다. The connection electrodes 85, 86, and 87 may be disposed under the second insulating layer 40. The connection electrodes 85, 86, and 87 may include a second connection part c3 and a third connection part c4. The second connection part c3 is connected to the second electrode 60 disposed under the first, second, and third light emitting cells 112, 113, and 114, or is disposed under the first, second, third, light emitting cells 112, 113, and 114. It may be connected to the reflective layer 62. The second connector c3 may be connected to the second electrode 60 disposed under the second, third, and fourth light emitting cells 112, 113, and 114 through the second insulating layer 40. The third connector c4 may overlap the first recess h1 of the second to fourth light emitting cells 112, 113, and 114 in a vertical direction.

상기 제3연결부(c4)는 상기 제2절연층(40)을 통해 관통되고 제2 내지 제4발광 셀(112,113,114)의 제1리세스(h1) 내에 배치되며 상기 제1접촉 전극(c1)과 연결될 수 있다. 실시 예에서 제1 및 제3연결부(c2,c4)는 제1전극으로 기능할 수 있고, 상기 각 발광 셀의 제1리세스(h1) 내로 연장되며 각 발광 셀과 전기적으로 연결될 수 있다.The third connection part c4 penetrates through the second insulating layer 40 and is disposed in the first recess h1 of the second to fourth light emitting cells 112, 113, and 114 and the first contact electrode c1. Can be connected. In an embodiment, the first and third connectors c2 and c4 may function as first electrodes, extend into the first recess h1 of each light emitting cell, and may be electrically connected to each light emitting cell.

도 4와 같이, 각 연결 전극(85,86,87) 중에서 상기 제1돌출부(p1)와 수직 방향으로 중첩되는 돌기(p2)는 상기 제1돌출부(p1) 방향으로 돌출될 수 있다. 상기 돌기(p2)는 상기 발광 셀(111,112,113,114)의 하면 또는 제2도전형 반도체층(13)의 하면보다 높게 배치될 수 있다. 상기 돌기(p2)가 상기 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치되므로, 측면 누설 광을 반사시켜 줄 수 있다. 즉, 상기 돌기(p2)는 상기 발광 셀(111,112,113,114)의 하부 둘레를 감싸는 구조로 배치될 수 있어, 반사 효율을 개선시켜 줄 수 있다.As shown in FIG. 4, the protrusion p2 overlapping the first protrusion p1 in the vertical direction among the connection electrodes 85, 86, and 87 may protrude in the direction of the first protrusion p1. The protrusion p2 may be disposed higher than a lower surface of the light emitting cells 111, 112, 113, and 114 or a lower surface of the second conductive semiconductor layer 13. Since the protrusion p2 is disposed higher than the lower surface of the light emitting cell or the lower surface of the second conductive semiconductor layer, the side leakage light may be reflected. That is, the protrusion p2 may be arranged to surround the lower circumference of the light emitting cells 111, 112, 113, and 114, thereby improving reflection efficiency.

상기 각 발광 구조물을 포함하는 발광 셀(111,112,113,114) 각각은 회로적으로 저항 및 커패시턴스로 작용할 수 있다. 상기 각 발광 셀(111,112,113,114)이 커패시턴스로 작용할 경우, 복수개가 직렬로 연결된 발광 셀(111,112,113,114)들의 회로는 상기 커패시턴스들이 직렬로 연결된 회로로 제공될 수 있다. 이때의 발광 소자(100) 내에서 복수의 커패시턴스의 합의 값은 상기 발광 셀(111,112,113,114)의 연결 개수에 반비례할 수 있다. 도 13을 참조하면, 예컨대, 하나의 발광 셀(LS1,LS2,…,LSn)에서 커패시턴스(CD1)의 값이 1/CD1 이며, n개의 발광 셀들의 커패시턴스의 합은 1/CD1 + 1/CD2 + … + 1/CDn 의 값으로 구해질 수 있다. 이러한 발광 소자(100)는 발광 셀들이 직렬로 연결된 개수가 증가될수록, 발광 소자의 전체 커패시턴스의 값은 반비례로 줄어들게 된다. 상기 발광소자(100)는 전체 커패시턴스의 값이 줄어들게 되므로, 펄스폭 변조 신호의 응답 특성은 개선될 수 있다. Each of the light emitting cells 111, 112, 113, and 114 including the light emitting structures may act as a resistance and a capacitance in a circuit. When each of the light emitting cells 111, 112, 113, and 114 acts as a capacitance, a circuit of the plurality of light emitting cells 111, 112, 113, and 114 connected in series may be provided as a circuit in which the capacitances are connected in series. In this case, the sum of the plurality of capacitances in the light emitting device 100 may be inversely proportional to the number of connection of the light emitting cells 111, 112, 113, and 114. Referring to FIG. 13, for example, in one light emitting cell LS1, LS2,..., LSn, the value of capacitance C D1 is 1 / C D1 , and the sum of capacitances of n light emitting cells is 1 / C D1 +. 1 / C D2 +... + 1 / C Dn It can be calculated as In the light emitting device 100, as the number of light emitting cells connected in series increases, the total capacitance value of the light emitting device decreases in inverse proportion. Since the value of the total capacitance is reduced in the light emitting device 100, the response characteristic of the pulse width modulated signal may be improved.

도 4를 참조하면, 상기 제1 내지 제3연결 전극(85,86,87) 각각의 상면 면적은 상기 제2,3,4발광 셀(112,113,114) 각각의 상면 면적보다 작거나 클 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 상면 면적은 상기 제2,3,4발광 셀(112,113,114) 각각의 상면 면적의 50% 이상일 수 있으며, 예컨대 50% 내지 120%의 범위에 배치될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 폭(b1)은 길이(b2)보다는 작을 수 있다. 상기 폭(b1)과 상기 길이(b2)는 직교하는 방향의 길이일 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각은 인접한 발광 셀(111,112,113,114)과 수직 방향으로 중첩될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 제1 내지 제3발광 셀(111,112,113)의 폭(b0)보다 작은 길이(예: b1)로 형성될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 상기 각 발광 셀(111,112,113,114) 내에 배치된 제1리세스(h1) 간의 간격보다 클 수 있다. 상기 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 원 형상, 또는 다각형 형상일 수 있다. 상기 제2연결부(c3) 각각의 길이(예: b1)는 적어도 두 개의 제1리세스(h1)의 간격보다 긴 길이로 배치될 수 있다. 또는 상기 제2연결부(c3)는 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 50% 이상일 수 있다. 상기 제2연결부(c3)는 발광 셀(111,112,113,114)의 하부에서 서로 이격된 복수의 컨텍을 갖고, 제2전극(60)과 연결될 수 있다. 상기 연결 전극(85,86,87)의 제2연결부(c3)를 상기 발광 셀(111,112,113,114)의 길이(b0)와 대응되는 길이 또는 분산시켜 배치해 줌으로써, 상기 제1리세스(r1)을 통해 제1도전형 반도체층(11)에 전달되는 전류가 상기 제2도전형 반도체층(13)에 접촉된 상기 제2전극(60) 및 제2연결부(c3)를 통해 확산되어 전달될 수 있다.Referring to FIG. 4, an upper surface area of each of the first to third connection electrodes 85, 86, and 87 may be smaller or larger than an upper surface area of each of the second, third, and fourth light emitting cells 112, 113, and 114. An upper surface area of each of the first to third connection electrodes 85, 86, and 87 may be 50% or more of an upper surface area of each of the second, third, and fourth light emitting cells 112, 113, and 114, for example, 50% to 120%. Can be placed in a range. The width b1 of each of the first to third connection electrodes 85, 86, and 87 may be smaller than the length b2. The width b1 and the length b2 may be lengths in an orthogonal direction. Each of the first to third connection electrodes 85, 86, and 87 may overlap with the adjacent light emitting cells 111, 112, 113, and 114 in a vertical direction. The second connection portion c3 of each of the first to third connection electrodes 85, 86, and 87 may have a length (eg, b1) smaller than the width b0 of the first to third light emitting cells 111, 112, and 113. Can be. The second connection portion c3 of each of the first to third connection electrodes 85, 86, and 87 may be larger than a distance between the first recess h1 disposed in each of the light emitting cells 111, 112, 113, and 114. The second connection portion c3 of each of the first to third connection electrodes 85, 86, and 87 may have a circular shape or a polygonal shape. The length (eg b1) of each of the second connectors c3 may be disposed to be longer than an interval between at least two first recesses h1. Alternatively, the second connector c3 may be 50% or more of the length b0 of one side of the light emitting cells 111, 112, 113, and 114. The second connector c3 may have a plurality of contacts spaced apart from each other under the light emitting cells 111, 112, 113, and 114, and may be connected to the second electrode 60. The second connection portion c3 of the connection electrodes 85, 86, and 87 are disposed in a length corresponding to the length b0 of the light emitting cells 111, 112, 113, and 114, or distributed therein, and thus, through the first recess r1. The current transmitted to the first conductive semiconductor layer 11 may be diffused and transferred through the second electrode 60 and the second connection part c3 in contact with the second conductive semiconductor layer 13.

따라서, 상기 각 발광 셀(111,112,113,114)의 하부에서 전류가 확산됨으로써, 고 전압 또는 고 전류에서의 서로 다른 전극 계면에서의 파손 문제를 방지할 수 있다. 즉, 상기 각 발광 셀(111,112,113,114)의 하부에서 전류 뭉침 문제를 방지할 수 있다. 또한 각 발광 셀(111,112,113,114) 간의 광 간섭을 방지할 수 있어, 광도를 개선시켜 줄 수 있다.Therefore, the current is diffused in the lower portions of the light emitting cells 111, 112, 113, and 114, thereby preventing the problem of breakage at different electrode interfaces at high voltage or high current. That is, the current aggregation problem can be prevented at the lower portions of the light emitting cells 111, 112, 113, and 114. In addition, optical interference between the light emitting cells 111, 112, 113, and 114 can be prevented, thereby improving the brightness.

상기 제2연결부(c3) 및 제3연결부(c4)는 상기 연결 전극(85,86,87)과 동일한 재질이거나 다른 재질일 수 있다. 상기 연결 전극(85,86,87)은 상기 제1전극(83)과 동일한 재질일 수 있다. 상기 제4연결부(c4)는 상기 제1리세스(h1) 내에서 상기 제1접촉 전극(c1)과 연결될 수 있다. 상기 연결 전극(85,86,87)은 상기 제2절연층(40)을 형성한 다음 형성될 수 있다. 상기 제1연결부(c2)와 상기 제3연결부(c4)는 동일한 재질로 형성될 수 있다. The second connector c3 and the third connector c4 may be made of the same material as or different from those of the connection electrodes 85, 86, and 87. The connection electrodes 85, 86, and 87 may be made of the same material as the first electrode 83. The fourth connector c4 may be connected to the first contact electrode c1 in the first recess h1. The connection electrodes 85, 86, and 87 may be formed after forming the second insulating layer 40. The first connection part c2 and the third connection part c4 may be formed of the same material.

상기 연결 전극(85,86,87)과 상기 도전성 기판(81) 사이에는 제3절연층(50)이 배치될 수 있다. 상기 제3절연층(50)의 일부(g1)은 상기 제1전극(83)과 연결 전극(85,86,87) 사이를 연결하거나, 돌출부(g2,g3)는 상기 제1리세스(h1) 방향 및 상기 갭(115) 방향으로 돌출될 수 있다. 여기서, 상기 돌출부(g2,g3)에는 연결 전극(85,86,87)의 하부 리세스(r2,r3)에 배치될 수 있다. A third insulating layer 50 may be disposed between the connection electrodes 85, 86 and 87 and the conductive substrate 81. A part g1 of the third insulating layer 50 is connected between the first electrode 83 and the connection electrodes 85, 86 and 87, or the protrusions g2 and g3 are connected to the first recess h1. ) And protrude in the gap 115 direction. Here, the protrusions g2 and g3 may be disposed in the lower recesses r2 and r3 of the connection electrodes 85, 86 and 87.

도 5는 도 3의 변형 예이다. 5 is a modified example of FIG. 3.

도 5를 참조하면, 상기 발광 셀들(111,112,113,114) 사이의 갭(115) 상에는 반사부(Ra)가 배치될 수 있다. 상기 반사부(Ra)는 인접한 두 발광 셀(111,112,113,114) 사이의 영역에서 입사된 광을 반사시켜 줄 수 있다. 상기 반사부(Ra)는 상기 제1절연층(30)의 제1절연부(31) 상에 배치될 수 있다. 상기 반사부(Ra)의 하면 폭은 상기 제1절연층(30)의 제1절연부(31)의 상면 폭보다 작을 수 있다. 상기 반사부(Ra)의 경사 면은 40도 내지 70도의 범위로 경사질 수 있어, 입사된 광을 상부 방향으로 반사시켜 줄 수 있다. 상기 반사부(Ra)의 높이는 5 마이크로 미터 이상 예컨대, 5 내지 20 마이크로 미터의 범위로 배치될 수 있다. 상기 반사부(Ra)의 높이는 상기 제1도전형 반도체층(11)의 두께의 50% 이상으로 배치되어, 상기 발광 셀(111,112,113,114)의 측 방향으로 진행되는 광을 반사시켜 줄 수 있다.Referring to FIG. 5, a reflector Ra may be disposed on the gap 115 between the light emitting cells 111, 112, 113, and 114. The reflector Ra may reflect light incident in an area between two adjacent light emitting cells 111, 112, 113, and 114. The reflective part Ra may be disposed on the first insulating part 31 of the first insulating layer 30. A lower surface width of the reflective part Ra may be smaller than an upper surface width of the first insulating part 31 of the first insulating layer 30. The inclined surface of the reflector Ra may be inclined in the range of 40 degrees to 70 degrees, thereby reflecting the incident light upward. The height of the reflector Ra may be arranged in the range of 5 micrometers or more, for example, 5 to 20 micrometers. The height of the reflector Ra may be greater than or equal to 50% of the thickness of the first conductive semiconductor layer 11 to reflect light traveling in the lateral direction of the light emitting cells 111, 112, 113, and 114.

도 6을 참조하면, 외부 리세스(r1)는 상기 발광 셀들(111,112,113,114) 사이의 하부 영역과, 상기 각 발광 셀들(111,112,113,114)의 외곽 하부 영역에 배치될 수 있다. 이러한 외부 리세스(r1)이 상기 발광 셀들(111,112,113,114) 각각의 하부 둘레를 따라 배치됨으로써, 상기 발광 셀들(111,112,113,114)의 에지 부분에서의 전류 누설 문제를 방지할 수 있다. 상기 외부 리세스(r1)에는 제1,2절연층(30,40) 중 적어도 하나가 배치될 수 있다. 상기 외부 리세스(r1)의 구조는 도 3 및 도 5의 구조를 참조하기로 한다.Referring to FIG. 6, an external recess r1 may be disposed in a lower region between the light emitting cells 111, 112, 113, and 114 and an outer lower region of each of the light emitting cells 111, 112, 113, and 114. The external recess r1 is disposed along a lower circumference of each of the light emitting cells 111, 112, 113, and 114, thereby preventing a current leakage problem at an edge portion of the light emitting cells 111, 112, 113, and 114. At least one of the first and second insulating layers 30 and 40 may be disposed in the external recess r1. The structure of the outer recess r1 will be referred to the structures of FIGS. 3 and 5.

도 7은 도 1의 발광소자의 접촉 전극의 다른 예를 나타낸 평면도이다. 도 7의 구성은 상기의 구성에 선택적으로 적용될 수 있다. 7 is a plan view illustrating another example of a contact electrode of the light emitting device of FIG. 1. The configuration of FIG. 7 can be selectively applied to the above configuration.

도 7을 참조하면, 각 발광 셀(111,112,113,114) 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 제1방향과 직교하는 제2방향으로 긴 길이(b5)로 배치될 수 있다. 상기 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 동일한 길이를 갖고, 제1방향으로 적어도 일부가 중첩될 수 있다. 이에 따라 제1접촉 전극(c1)은 각 발광 셀(111,112,113,114)의 내부 전 영역에 균일하게 분포될 수 있어, 전류를 확산시켜 줄 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 10% 이상 예컨대, 10% 내지 60%의 범위로 배치될 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 연결 전극의 제2연결부(c3)의 길이보다 작을 수 있다. Referring to FIG. 7, the first contact electrode c1 and the first recess h1 disposed under each of the light emitting cells 111, 112, 113, and 114 may be disposed to have a long length b5 in a second direction perpendicular to the first direction. Can be. The first contact electrode c1 and the first recess h1 may have the same length and may overlap at least a portion in the first direction. Accordingly, the first contact electrode c1 may be uniformly distributed in all areas of the light emitting cells 111, 112, 113, and 114, thereby spreading current. The length b5 of the first contact electrode c1 may be disposed in a range of 10% or more, for example, 10% to 60% of the length b0 of one side of each of the light emitting cells 111, 112, 113, and 114. The length b5 of the first contact electrode c1 may be smaller than the length of the second connection part c3 of each connection electrode.

도 8은 도 7의 발광소자의 접촉 전극의 변형 예를 나타낸 평면도이다. 도 8의 구성은 상기의 구성에 선택적으로 적용될 수 있다.FIG. 8 is a plan view illustrating a modified example of the contact electrode of the light emitting device of FIG. 7. The configuration of FIG. 8 can be selectively applied to the above configuration.

도 8을 참조하면, 각 발광 셀(111,112,113,114) 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 적어도 한 방향 또는 두 방향으로 긴 길이(b5)로 배치될 수 있다. 상기 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 동일한 길이를 갖고, 제1방향 및 제2방향으로 적어도 일부가 중첩될 수 있다. 이에 따라 제1접촉 전극(c1)은 각 발광 셀(111,112,113,114)의 내부 전 영역에 균일하게 분포될 수 있어, 전류를 확산시켜 줄 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 10% 이상 예컨대, 10% 내지 60%의 범위로 배치될 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 연결 전극의 제2연결부(c3)의 길이보다 작을 수 있다.Referring to FIG. 8, the first contact electrode c1 and the first recess h1 disposed under each of the light emitting cells 111, 112, 113, and 114 may be disposed to have a long length b5 in at least one or two directions. The first contact electrode c1 and the first recess h1 may have the same length and may overlap at least a portion in the first and second directions. Accordingly, the first contact electrode c1 may be uniformly distributed in all areas of the light emitting cells 111, 112, 113, and 114, thereby spreading current. The length b5 of the first contact electrode c1 may be disposed in a range of 10% or more, for example, 10% to 60% of the length b0 of one side of each of the light emitting cells 111, 112, 113, and 114. The length b5 of the first contact electrode c1 may be smaller than the length of the second connection part c3 of each connection electrode.

상기 제1접촉 전극(c1) 및 제1리세스(h1)는 각 발광 셀(111,112,113,114) 하부에서 서로 직교하는 방향으로 배치될 수 있다. 예컨대, 제1 및 제2발광 셀(111,112)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치되며, 예컨대, 제3 및 제4발광 셀(113,114)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치될 수 있다. 예컨대, 제2 및 제3발광 셀(112,113)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치되며, 예컨대, 제1 및 제4발광 셀(111,114)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치될 수 있다. 상기 발광 셀들(111,112,113,114) 각각에 배치된 제1접촉 전극(c1)은 복수개가 전류가 흐르는 방향으로 배치될 수 있다. 예컨대, 제1접촉 전극(c1)은 제1발광 셀(111)에 배치된 경우, 제1발광 셀 내에서 제2발광 셀 방향으로 긴 길이로 배치될 수 있다. 마지막 제4발광 셀(114)에 배치된 제1접촉 전극(c1)은 제2발광 셀(111) 방향으로 긴 길이를 갖도록 배치될 수 있다.The first contact electrode c1 and the first recess h1 may be disposed in a direction orthogonal to each other under the light emitting cells 111, 112, 113, and 114. For example, the first contact electrode c1 and the first recess h1 disposed under the first and second light emitting cells 111 and 112 may be disposed in a direction perpendicular to each other, for example, the third and fourth light emitting cells. The first contact electrode c1 and the first recess h1 disposed below the 113 and 114 may be disposed in directions perpendicular to each other. For example, the first contact electrode c1 and the first recess h1 disposed under the second and third light emitting cells 112 and 113 are disposed in a direction perpendicular to each other, for example, the first and fourth light emitting cells. The first contact electrode c1 and the first recess h1 disposed below the 111 and 114 may be disposed in directions perpendicular to each other. A plurality of first contact electrodes c1 disposed on each of the light emitting cells 111, 112, 113, and 114 may be disposed in a direction in which current flows. For example, when the first contact electrode c1 is disposed in the first light emitting cell 111, the first contact electrode c1 may be disposed to have a long length in the direction of the second light emitting cell in the first light emitting cell. The first contact electrode c1 disposed in the last fourth light emitting cell 114 may be disposed to have a long length in the direction of the second light emitting cell 111.

도 9는 발명의 다른 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다. 도 1 내지 도 8에 개시된 구성은 도 9에 적용될 수 있다.9 is a plan view of a light emitting device having a plurality of light emitting cells according to another embodiment of the present invention. The configuration disclosed in FIGS. 1 to 8 can be applied to FIG. 9.

도 9를 참조하면, 발광 소자는 복수의 발광 셀(131,132,133)이 제1방향(x)으로 이격되어 배치될 수 있다. 상기 각 발광 셀(131,132,133)은 제1방향의 길이 보다는 제2방향으로 더 긴 길이를 갖고 배치될 수 있으며, 제1접촉 전극(c31,c32,c33) 및 제1리세스(h1)는 제2방향으로 긴 길이를 갖고 배치될 수 있다. 연결 전극(88,89)의 제2연결부(c3)는 제2방향으로 긴 길이를 갖고 배치되거나, 상기 제1접촉 전극(c31,c32,c33)의 제2방향 길이보다는 길게 배치될 수 있다. 이에 따라 인접한 발광 셀(131,132,133) 사이의 영역 간의 전류를 확산시켜 줄 수 있다.Referring to FIG. 9, in the light emitting device, a plurality of light emitting cells 131, 132, and 133 may be spaced apart from each other in a first direction x. Each of the light emitting cells 131, 132, and 133 may have a length longer in a second direction than a length in a first direction, and the first contact electrodes c31, c32, c33 and the first recess h1 may have a second length. It can be arranged with a long length in the direction. The second connection portion c3 of the connection electrodes 88 and 89 may be disposed to have a long length in the second direction or longer than the second direction lengths of the first contact electrodes c31, c32, and c33. As a result, current between regions between adjacent light emitting cells 131, 132, and 133 may be diffused.

이러한 발광 셀(131,132,133) 사이의 갭(115) 하부에는 제1절연층(30)의 제1절연부(31)이 돌출된 구조로 배치되거나, 반사부가 배치될 수 있다.A lower portion of the gap 115 between the light emitting cells 131, 132, and 133 may be disposed to have a structure in which the first insulating portion 31 of the first insulating layer 30 protrudes, or a reflecting portion may be disposed.

도 10은 도 9의 발광소자의 다른 예이다. 10 is another example of the light emitting device of FIG. 9.

도 10을 참조하면, 복수의 패드(91,92)는 복수의 발광 셀(131,132,133)의 그룹과 직렬로 연결될 수 있다. 직렬로 연결된 경우, 복수의 패드(91,92)는 제1 및 제3발광 셀(131,133)에 연결될 수 있다. 다른 예로서, 상기 제3발광 셀(133)의 제2전극에 복수의 패드(91,92)가 연결되어, 전원 경로를 분산시켜 줄 수 있다. Referring to FIG. 10, the plurality of pads 91 and 92 may be connected in series with a group of the plurality of light emitting cells 131, 132 and 133. When connected in series, the plurality of pads 91 and 92 may be connected to the first and third light emitting cells 131 and 133. As another example, a plurality of pads 91 and 92 may be connected to the second electrode of the third light emitting cell 133 to distribute the power path.

다른 예로서, 복수의 발광 셀(131,132,133)이 서로 병렬로 연결된 경우, 복수의 패드(91,92)는 각 발광 셀(131,132,133)과 병렬로 연결될 수 있다. As another example, when the plurality of light emitting cells 131, 132, 133 are connected in parallel to each other, the plurality of pads 91, 92 may be connected in parallel with each of the light emitting cells 131, 132, 133.

이러한 복수의 패드(91,92)를 갖는 경우, 하부의 도전성 기판은 발광 셀 중 어느 하나와 연결되거나, 단순 방열 부재로 기능할 수 있다. When the plurality of pads 91 and 92 are provided, the lower conductive substrate may be connected to any one of the light emitting cells, or may function as a simple heat dissipation member.

<발광소자 패키지><Light emitting device package>

도 11은 상기에 개시된 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다. 11 is a view showing a light emitting device package having the light emitting device disclosed above.

도 11을 참조하면, 발광소자 패키지는 지지부재(510), 상기 지지 부재(510) 위에 캐비티(512)를 갖는 반사부재(511), 상기 지지부재(510)의 위 및 상기 캐비티(512) 내에 발광 소자(100). 및 상기 지지부재(510) 상에 투광성 필름(515)을 포함한다.Referring to FIG. 11, the light emitting device package includes a support member 510, a reflective member 511 having a cavity 512 on the support member 510, a top of the support member 510, and a cavity 512. Light emitting element 100. And a light transmissive film 515 on the support member 510.

상기 지지부재(510)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)와 같은 실리콘 계열, 질화 알루미늄(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(Polyphthalamide: PPA)와 같은 수지 계열, 고분자액정(Liquid Crystal Polymer), 바닥에 금속층을 갖는 PCB(MCPCB: Metal core PCB) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. The support member 510 may be a resin based printed circuit board (PCB), silicon based on silicon or silicon carbide (SiC), ceramic based on aluminum nitride (AlN), or polyphthal. It may be formed of at least one of a resin series such as amide (Polyphthalamide: PPA), a liquid crystal polymer (PCB), and a metal core PCB (MCPCB) having a metal layer on the bottom thereof, but is not limited thereto.

상기 지지부재(510)는 제1패드부(531), 제2패드부(533), 제1연결 부재(538), 제2연결 부재(539), 제1프레임(535) 및 제2프레임(537)를 포함한다. 상기 제1패드부(531) 및 제2패드부(533)는 상기 지지부재(510)의 바닥에 서로 이격되게 배치된다. 상기 제1프레임(535) 및 제2프레임(537)은 상기 지지부재(510)의 상면에 서로 이격되게 배치된다. 상기 제1연결 부재(538)는 상기 지지부재(510)의 내부 또는 제1측면에 배치될 수 있으며, 상기 제1패드부(531)과 상기 제1프레임(535)을 서로 연결해 준다. 상기 제2연결 부재(539)는 상기 지지부재(510)의 내부 또는 제2측면에 배치될 수 있으며, 상기 제2패드부(533) 및 상기 제2프레임(537)를 서로 연결해 준다. The support member 510 may include a first pad part 531, a second pad part 533, a first connection member 538, a second connection member 539, a first frame 535, and a second frame ( 537). The first pad part 531 and the second pad part 533 are disposed on the bottom of the support member 510 so as to be spaced apart from each other. The first frame 535 and the second frame 537 are spaced apart from each other on the upper surface of the support member 510. The first connection member 538 may be disposed inside or on the first side surface of the support member 510 and connects the first pad part 531 and the first frame 535 to each other. The second connection member 539 may be disposed inside or on the second side surface of the support member 510, and connects the second pad part 533 and the second frame 537 to each other.

상기 제1패드부(531), 제2패드부(533), 제1프레임(535) 및 제2프레임(537)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.The first pad part 531, the second pad part 533, the first frame 535, and the second frame 537 may be formed of a metal material, for example, titanium (Ti), copper (Cu), or nickel ( Ni, gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), or may be formed of an optional alloy thereof. It may be formed of a single metal layer or a multilayer metal layer.

상기 제1연결 부재(538) 및 상기 제2연결 부재(539)는 비아, 비아 홀, 쓰루 홀 중 적어도 하나를 포함한다.The first connection member 538 and the second connection member 539 include at least one of a via, a via hole, and a through hole.

상기 반사 부재(511)는 상기 지지부재(510) 상에서 상기 캐비티(512)의 둘레에 배치되며, 상기 발광 소자(100)로부터 방출된 파장 중에서 세기가 가장 큰 자외선 파장 영역을 반사시켜 줄 수 있다.The reflective member 511 is disposed around the cavity 512 on the support member 510, and may reflect the ultraviolet wavelength region having the greatest intensity among the wavelengths emitted from the light emitting device 100.

상기 반사부재(511)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)과 같은 실리콘 계열, AlN(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)과 같은 수지 계열, 고분자액정(Liquid Crystal Polymer) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. 상기 지지부재(510) 및 반사부재(511)는 세라믹 계열의 재질을 포함할 수 있으며, 이러한 세라믹 계열의 재질은 방열 효율이 수지 재질보다 높은 특징이 있다.The reflective member 511 may be a resin based printed circuit board (PCB), silicon based on silicon (silicon) or silicon carbide (silicon carbide (SiC)), ceramic based on AlN (aluminum nitride; AlN), or polyphthalamide. It may be formed of at least one of a resin series such as (polyphthalamide: PPA) and a liquid crystal polymer (Liquid Crystal Polymer), but is not limited thereto. The support member 510 and the reflective member 511 may include a ceramic-based material, and the ceramic-based material may have a higher heat dissipation efficiency than the resin material.

상기 발광 소자(100)는 상기 제2프레임(537) 상에 배치되거나 상기 지지 부재(510) 상에 배치될 수 있으며, 상기 제1프레임(535)과 상기 제2프레임(537)과 전기적으로 연결된다. 상기 발광 소자(100)는 와이어로 제1프레임(535)과 연결될 수 있다. 상기 발광 소자(100)는 자외선 파장을 발광할 수 있다. The light emitting device 100 may be disposed on the second frame 537 or on the support member 510 and electrically connected to the first frame 535 and the second frame 537. do. The light emitting device 100 may be connected to the first frame 535 by a wire. The light emitting device 100 may emit an ultraviolet wavelength.

상기 투광성 필름(515)은 상기 캐비티(512) 상에 배치되며, 상기 발광 소자(100)로부터 방출된 광을 방출하게 된다. 이러한 투광성 필름(515)은 유리 재질, 세라믹 재질, 또는 투광성 수지 재질을 포함할 수 있다. 또한 상기 캐비티(512) 상에는 광학 렌즈, 또는 형광체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. The light transmissive film 515 is disposed on the cavity 512 and emits light emitted from the light emitting device 100. The light transmissive film 515 may include a glass material, a ceramic material, or a light transmissive resin material. In addition, an optical lens or a phosphor layer may be further disposed on the cavity 512, but is not limited thereto.

실시 예에 따른 발광 소자 또는 발광 소자 패키지는, 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 하나 또는 복수의 발광소자 또는 발광소자 패키지를 갖는 어셈블리로서, 자외선 램프를 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to a light unit. The light unit is an assembly having one or more light emitting devices or light emitting device packages, and may include an ultraviolet lamp.

도 12는 상기에 개시된 발광소자의 구동 장치를 나타낸 블록 구성도이며, 도 13은 발명의 실시 예에 따른 발광소자의 구동 회로의 예를 나타낸 도면이다.12 is a block diagram illustrating a driving device of a light emitting device disclosed above, and FIG. 13 is a view showing an example of a driving circuit of a light emitting device according to an exemplary embodiment of the present invention.

도 12 및 도 13을 참조하면, 발광소자 구동 장치는 온도 측정부(214), 제어부(211), 전류 공급부(140), 전압 검출부(213) 및 발광 소자(200)을 포함할 수 있다. 상기 발광소자(200)는 복수의 발광 셀(LS1,LS2,LS3,LSn)을 갖는 발광부(201)와 상기 발광부(201)를 지지하는 도전성 부재(203)를 포함할 수 있다. 상기 발광소자(200)는 도 1 내지 10에 개시된 발광소자이거나, 도 11에 개시된 발광소자 패키지를 포함할 수 있다. 상기 도전성 부재(203)는 도전성 기판이거나 리드 프레임 또는 패드부일 수 있다. 상기 도전성 부재(203)는 애노드와 캐소드 전극을 갖는 리드를 포함할 수 있다. 상기 도전성 부재(203)는 회로 기판에 탑재된 리드를 포함할 수 있다. 상기 발광소자(200)는 회로 기판 상에 배치되며 전기적으로 연결될 수 있다.12 and 13, the light emitting device driving apparatus may include a temperature measuring unit 214, a control unit 211, a current supply unit 140, a voltage detector 213, and a light emitting device 200. The light emitting device 200 may include a light emitting part 201 having a plurality of light emitting cells LS1, LS2, LS3 and LSn and a conductive member 203 supporting the light emitting part 201. The light emitting device 200 may be the light emitting device disclosed in FIGS. 1 to 10 or may include the light emitting device package illustrated in FIG. 11. The conductive member 203 may be a conductive substrate or a lead frame or pad portion. The conductive member 203 may include a lead having an anode and a cathode electrode. The conductive member 203 may include a lead mounted on a circuit board. The light emitting device 200 may be disposed on a circuit board and electrically connected to the light emitting device 200.

상기 발광소자(200)는 복수의 발광 셀(LS1,LS2,LS3,LSn)이 직렬로 연결되므로, 내부의 커패시턴스 값은 하나의 발광 셀이 갖는 커패시턴스의 값보다 줄어들 수 있다. 즉, 상기 발광소자(200)의 커패시턴스의 값은 발광 셀의 개수에 반비례하여 줄어들 수 있다. 상기 커패시턴스는 기생 커패시턴스를 포함할 수 있다.Since the plurality of light emitting cells LS1, LS2, LS3, and LSn are connected in series, the light emitting device 200 may have a capacitance value smaller than that of one light emitting cell. That is, the capacitance value of the light emitting device 200 may be reduced in inverse proportion to the number of light emitting cells. The capacitance can include parasitic capacitance.

상기 각 발광 구조물을 포함하는 발광 셀(111,112,113,114) 각각은 회로적으로 저항 및 커패시턴스로 작용할 수 있다. 상기 각 발광 셀(111,112,113,114)이 커패시턴스로 작용할 경우, 복수개가 직렬로 연결된 발광 셀(111,112,113,114)들의 회로는 상기 커패시턴스들이 직렬로 연결된 회로로 제공될 수 있다. 이때의 발광 소자(100) 내에서 복수의 커패시턴스의 합의 값은 상기 발광 셀(111,112,113,114)의 연결 개수에 반비례할 수 있다. 도 13을 참조하면, 예컨대, 하나의 발광 셀(LS1,LS2,…,LSn)에서 커패시턴스(CD1)의 값이 1/CD1 이며, n개의 발광 셀들의 커패시턴스의 합은 1/CD1 + 1/CD2 + … + 1/CDn 의 값으로 구해질 수 있다. 이러한 발광 소자(100)는 발광 셀들이 직렬로 연결된 개수가 증가될수록, 발광 소자의 전체 커패시턴스의 값은 반비례로 줄어들게 된다. 상기 발광소자(100)는 전체 커패시턴스의 값이 줄어들게 되므로, 펄스폭 변조 신호의 응답 특성은 개선될 수 있다. 즉, 시정수 값이 상기 커패시턴스의 값에 비례하여 작아질 수 있다.Each of the light emitting cells 111, 112, 113, and 114 including the light emitting structures may act as a resistance and a capacitance in a circuit. When each of the light emitting cells 111, 112, 113, and 114 acts as a capacitance, a circuit of the plurality of light emitting cells 111, 112, 113, and 114 connected in series may be provided as a circuit in which the capacitances are connected in series. In this case, the sum of the plurality of capacitances in the light emitting device 100 may be inversely proportional to the number of connection of the light emitting cells 111, 112, 113, and 114. Referring to FIG. 13, for example, in one light emitting cell LS1, LS2,..., LSn, the value of capacitance C D1 is 1 / C D1 , and the sum of capacitances of n light emitting cells is 1 / C D1 +. 1 / C D2 +... + 1 / C Dn It can be calculated as In the light emitting device 100, as the number of light emitting cells connected in series increases, the total capacitance value of the light emitting device decreases in inverse proportion. Since the value of the total capacitance is reduced in the light emitting device 100, the response characteristic of the pulse width modulated signal may be improved. That is, the time constant value may be reduced in proportion to the value of the capacitance.

상기 온도 측정부(214)는 상기 발광소자(200)로부터 발열된 온도를 측정하고 제어부(211)에 제공하게 된다. 상기 발광소자(200)가 방출된 광의 파장 중에서 세기가 가장 큰 자외선 영역의 광을 발광하는 경우, 청색 LED보다 WPE(wall plug efficiency)가 낮아 발열이 높게 나타난다. 이러한 발열은 자외선 발광소자의 수명을 단축시키는 원인이 될 수 있다. 발명의 실시 예는 발광 소자 내에 직렬로 연결된 복수의 발광 셀의 펄스 구동을 통해 발열을 낮출 수 있으며 전류 주입도 증가시켜 줄 수 있다. The temperature measuring unit 214 measures the temperature generated from the light emitting device 200 and provides it to the control unit 211. When the light emitting device 200 emits light in the ultraviolet region having the greatest intensity among the wavelengths of the emitted light, heat generation is higher because the wall plug efficiency (WPE) is lower than that of the blue LED. Such heat generation may cause a shortening of the life of the ultraviolet light emitting device. The embodiment of the present invention can lower the heat generation and increase the current injection through the pulse driving of a plurality of light emitting cells connected in series in the light emitting device.

상기 전압 검출부(213)는 전류 펄스들에 의해 구동되는 발광소자(200)의 순방향 전압들을 검출할 수 있다. 상기 전압 검출부(213)는 검출된 전압들을 제어부(211)에 제공한다. The voltage detector 213 may detect forward voltages of the light emitting device 200 driven by current pulses. The voltage detector 213 provides the detected voltages to the controller 211.

상기 제어부(211)는 상기 발광소자(200)의 온도 및 전류 펄스들의 전류 값, 및 검출된 전압들에 대한 정보들을 제공받아 상기 발광소자(200)의 구동을 제어하게 된다. 메모리(211A)에는 상기 온도, 전류 및 전압 값들을 룩업 테이블(LUT:Look Up Table)로 테이블화하여 저장한다. 예를 들어, 제어부(211)는 메모리(211A)에 발광소자(200)의 온도들, 전류 펄스들의 전류 값들, 및 검출된 전압들에 대한 정보들을 룩업 테이블로서 테이블화하여 메모리(10)에 저장하고, 저장된 값들을 로딩하여 상기 발광 소자(200)를 제어하게 된다.The controller 211 receives the information on the temperature of the light emitting device 200, the current value of the current pulses, and the detected voltages to control the driving of the light emitting device 200. The temperature, current, and voltage values are stored in the memory 211A as a look-up table (LUT). For example, the controller 211 stores in the memory 10 a table of the temperatures of the light emitting device 200, current values of current pulses, and detected voltages as a look-up table in the memory 211A. Then, the stored values are loaded to control the light emitting device 200.

상기 제어부(211)는 발광소자(200)의 온도 정보와 상기 시정 수 값에 따른 펄스 신호를 전류 공급부(212)가 출력하도록 제어한다. The controller 211 controls the current supply unit 212 to output the pulse information according to the temperature information of the light emitting device 200 and the time constant value.

상기 제어부(211)는 상기 검출 온도가 제1기준 온도 이하일 경우, 상기 펄스 폭의 줄여주어 입력 전류를 증가시켜 줄 수 있다. 상기 제어부(211)는 상기 검출 온도가 제2기준 온도 초과인 경우, 펄스 폭을 증가시켜 주어 입력 전류를 감소시켜 줄 수 있다. 상기 입력 전류를 증가할 경우, 발광 소자의 발열 온도는 증가될 수 있고, 상기 입력 전류를 감소시키거나 턴-오픈한 경우, 발광 소자의 발열 온도는 감소될 수 있다. When the detection temperature is less than or equal to the first reference temperature, the controller 211 may reduce the pulse width and increase the input current. When the detection temperature is greater than the second reference temperature, the controller 211 may increase the pulse width to reduce the input current. When the input current is increased, the exothermic temperature of the light emitting device may be increased, and when the input current is decreased or turned-open, the exothermic temperature of the light emitting device may be decreased.

상기 발광소자(100)는 복수의 발광 셀(LS1,LS2,LS3,LSn)을 동시에 턴-온 또는 턴-오프시켜 줄 수 있다. 상기 발광소자(100)는 복수의 발광 셀(LS1,LS2,LS3,LSn)에 대해 펄스 신호로 구동 전류의 증가 또는 감소로 제어할 수 있다. The light emitting device 100 may turn on or turn off a plurality of light emitting cells LS1, LS2, LS3, and LSn simultaneously. The light emitting device 100 may control the plurality of light emitting cells LS1, LS2, LS3, and LSn by increasing or decreasing a driving current with a pulse signal.

상기 발광소자(100)로의 전류 주입은 펄스 신호의 듀티(duty)를 줄여 증가시켜 줄 수 있고, 상기 펄스 신호의 폭이 감소될 때의 시정 수의 값은 상기 커패시턴스의 값의 감소로 인해 펄스 신호의 응답 특성을 개선시켜 줄 수 있다. 도 16은 발명의 실시 예에 있어서, 시정수(time constants) 값에 따른 커패시턴스의 충전(charge) 및 방전(discharge)을 나타낸 그래프이다. 도 16과 같이, 시정수 값이 줄어들수록 충전 및 방전 그래프는 급격하게 증가 또는 감소하게 됨을 알 수 있다. The injection of current into the light emitting device 100 can increase and decrease the duty of the pulse signal, and the value of the time constant when the width of the pulse signal is decreased is due to the decrease of the capacitance. It can improve the response characteristic of. FIG. 16 is a graph illustrating charging and discharging of capacitance according to time constants according to an embodiment of the present invention. As shown in FIG. 16, it can be seen that as the time constant value decreases, the charge and discharge graph rapidly increases or decreases.

도 14 및 도 15를 참조하면, 듀티 싸이클(D)는 펄스 주기에 대한 펄스 폭의 비율이며, 예컨대 tp/T이며, 상기 tp는 펄스 폭이며, 상기 T는 펄스 주기입니다. 도 15에서 상기 듀티 싸이클이 1인 경우, 발광소자는 정격 전류 100mA에서 구동될 수 있으며, 0.5의 듀티 싸이클인 경우, 발광소자는 200mA에서 약 1ms 펄스 폭으로 구동되므로 2배 정도의 전류가 주입될 수 있습니다. 또한 듀티 싸이클이 0.005(20ms 마다 하나의 펄스) 이하인 경우, 최대 2.2A에서 100㎲ 펄스 폭으로 구동될 수 있습니다. 이에 따라 상기 펄스 폭을 좁혀 1A 이상의 고 전류에서도 구동될 수 있습니다. 여기서, 상기 듀티 싸이클은 튜티 비로 정의될 수 있으며, 펄스 폭과 주기의 비를 퍼센터로 나타낼 수 있다. 도면 14에서 IF는 증폭 레벨이다. 14 and 15, the duty cycle (D) is the ratio of the pulse width to the pulse period, for example t p / T, where t p is the pulse width and T is the pulse period. In FIG. 15, when the duty cycle is 1, the light emitting device may be driven at a rated current of 100 mA. In the case of a duty cycle of 0.5, the light emitting device may be driven at a pulse width of about 1 ms at 200 mA, so that twice the current may be injected. can. In addition, if the duty cycle is less than 0.005 (one pulse every 20ms), it can be driven with 100µs pulse width at up to 2.2A. This narrows the pulse width so that it can be driven at high currents above 1A. Here, the duty cycle may be defined as a duty ratio, and a ratio of a pulse width and a period may be represented as a per center. In Figure 14 I F is the amplification level.

따라서, 듀티 싸이클에서 펄스 폭을 좁게할수록 더 높은 펄스 전류의 구동이 가능하며, 시정수 값에 의해 펄스 응답 특성의 저하를 방지할 수 있다. 이때 상기 펄스 폭의 감소 시 상기 시정 수 값과 대응되는 최소 펄스 폭으로 제공할 수 있다. 이에 따라 발광소자의 WPE 즉, 광 전력으로 변환하는 효율은 증가시켜 줄 수 있다.Therefore, the narrower the pulse width in the duty cycle, the higher the pulse current can be driven, and the degradation of the pulse response characteristic can be prevented by the time constant value. In this case, when the pulse width is decreased, a minimum pulse width corresponding to the time constant value may be provided. Accordingly, the efficiency of converting the light emitting device into the WPE, that is, the optical power can be increased.

도 17은 발명의 실시 예에 따른 발광소자의 구동 방법을 나타낸 흐름도이다.17 is a flowchart illustrating a method of driving a light emitting device according to an embodiment of the present invention.

도 17을 참조하면, 복수의 발광셀이 직렬로 연결된 발광소자가 제공되면(301), 상기 제어부는 전류 공급부를 통해 발광소자에 듀티 사이클의 펄스 폭을 갖는 입력 전류를 공급하여 구동시켜 준다(302). 이러한 발광 소자는 구동되며, 방출된 광의 파장 중에서 세기가 가장 큰 자외선 파장 예컨대, 200nm 내지 280nm의 파장을 발광하게 된다. 상기 발광소자는 복수의 발광 셀 각각이 상기의 200nm 내지 280nm의 파장을 발광하게 되므로, 광도를 높여줄 수 있다. 또한 상기 발광소자의 내부 각 발광 셀의 커패시턴스가 서로 직렬로 연결되므로, 전체 커패시스턴스의 값은 감소될 수 있다. Referring to FIG. 17, when a light emitting device in which a plurality of light emitting cells are connected in series is provided (301), the controller supplies an input current having a pulse width of a duty cycle to the light emitting device through a current supply unit and drives it (302). ). The light emitting device is driven and emits an ultraviolet wavelength having the largest intensity among the wavelengths of emitted light, for example, a wavelength of 200 nm to 280 nm. In the light emitting device, since each of the plurality of light emitting cells emits the wavelength of 200 nm to 280 nm, the light intensity may be increased. In addition, since the capacitances of the respective light emitting cells of the light emitting device are connected in series with each other, the value of the total capacitance can be reduced.

상기 발광소자의 구동에 따라 발광소자로부터 발열된 온도와 전압을 피드백받게 된다. 상기 발광소자의 구동에 따라 발열 온도가 제1기준 온도 이하이면, 상기 펄스 폭을 감소시켜 구동 전류를 높여주며, 상기 온도가 제2기준 온도 초과이면 상기 펄스 폭을 증가시키거나 구동 전류를 차단하게 된다. 상기 발광소자로부터 피드백된 전압을 기초로 정상 구동 여부를 체크하게 된다(305).As the light emitting device is driven, the temperature and voltage generated from the light emitting device are fed back. When the heating temperature is lower than the first reference temperature according to the driving of the light emitting device, the pulse width is decreased to increase the driving current. When the temperature is above the second reference temperature, the pulse width is increased or the driving current is blocked. do. In operation 305, it is checked whether the driving is normal based on the voltage fed back from the light emitting device.

상기 발광소자로부터 검출된 온도 및 전압에 따라 상기 제어부는 펄스폭을 가변하게 된다(307). 이때 상기 제어부는 룩업 테이블을 참조하여 상기 온도 및 피드백된 전압에 매칭된 펄스 폭으로 구동될 수 있도록 상기 전류 공급부를 제어하게 된다. 또한 상기 발광 셀들의 연결에 따른 커패시턴스에 의해 최소 펄스 폭으로 구동시켜 줄 수 있다.The controller varies the pulse width according to the temperature and voltage detected from the light emitting device (307). In this case, the controller controls the current supply unit to be driven with a pulse width matched to the temperature and the feedback voltage with reference to a lookup table. In addition, it can be driven to the minimum pulse width by the capacitance according to the connection of the light emitting cells.

이러한 발광소자는 복수의 발광 셀이 직렬로 연결되며, 2개 이상이 서로 병렬로 연결될 수 있다. In the light emitting device, a plurality of light emitting cells may be connected in series, and two or more light emitting cells may be connected in parallel with each other.

발명의 실시 예는 자외선 파장 또는 280nm 이하의 파장을 발광하는 복수의 발광 셀들을 직렬 또는 병렬로 연결하는 연결 전극의 면적을 증가시켜 주어, 전류 확산을 개선시켜 줄 수 있다. The embodiment of the present invention can increase the area of the connection electrode for connecting a plurality of light emitting cells emitting ultraviolet light or a wavelength of 280nm or less in series or in parallel, thereby improving current spreading.

발명의 실시 예는 발광소자의 복수의 발광 셀을 직렬로 연결시켜 주어, 발광소자의 전체 커패시턴스를 줄여 주고 펄스 응답 특성을 개선시켜 줄 수 있다.According to an embodiment of the present invention, a plurality of light emitting cells of a light emitting device may be connected in series, thereby reducing overall capacitance of the light emitting device and improving pulse response characteristics.

발명의 실시 예에 따른 발광소자는 복수의 발광 셀을 발광소자의 펄스 구동을 통해 발광 소자의 발열을 낮추고 입력 전류를 증가시켜 줄 수 있어, WPE를 개선시켜 줄 수 있다. 또한 자외선 파장을 발광하는 복수의 발광 셀을 갖는 발광소자를 이용하여 살균력을 높여줄 수 있다. 또한 자외선 발광소자 및 이를 갖는 패키지의 신뢰성을 개선시켜 줄 수 있다.The light emitting device according to the embodiment of the present invention can lower the heat generation of the light emitting device and increase the input current through pulse driving of the plurality of light emitting cells, thereby improving the WPE. In addition, it is possible to increase the sterilization power by using a light emitting device having a plurality of light emitting cells that emit ultraviolet wavelengths. In addition, it is possible to improve the reliability of the ultraviolet light emitting device and the package having the same.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be interpreted that the contents related to such a combination and modification are included in the scope of the present invention.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to these modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

11: 제1 도전형 반도체층
12: 활성층
13: 제2 도전형 반도체층
30,40,50: 절연층
60: 제2전극
61: 접촉층
62: 반사층
c1: 제1접촉 전극
h1: 제1리세스
r1: 외부 리세스
81: 도전성 기판
83: 제1전극
85,86,87: 연결 전극
100: 발광 소자
111,112,113,114: 발광 셀
11: first conductivity type semiconductor layer
12: active layer
13: second conductivity type semiconductor layer
30,40,50: insulation layer
60: second electrode
61: contact layer
62: reflective layer
c1: first contact electrode
h1: first recess
r1: external recess
81: conductive substrate
83: first electrode
85,86,87: connecting electrode
100: light emitting element
111,112,113,114: light emitting cells

Claims (11)

도전성 기판;
상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및
상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고,
상기 복수의 발광 셀은 직렬로 연결되며,
상기 복수의 발광 셀 각각은 방출되는 광의 파장 중 가장 세기가 큰 광의 파장이 자외선 파장 영역이며,
상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고,
상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고,
상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치되는 발광 소자.
Conductive substrates;
A plurality of light emitting cells disposed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer and spaced apart from each other; And
And a first insulating layer disposed between the plurality of light emitting cells and the conductive substrate.
The plurality of light emitting cells are connected in series,
In each of the plurality of light emitting cells, a wavelength of light having the greatest intensity among the wavelengths of emitted light is an ultraviolet wavelength region.
The first insulating layer includes a first insulating portion disposed between the plurality of light emitting cells,
The first insulating part includes a first protrusion protruding from the conductive substrate toward a top surface of the plurality of light emitting cells;
The upper surface of the first protrusion is disposed higher than the upper surface of the plurality of active layers and lower than the upper surface of the first conductive semiconductor layer.
제1항에 있어서, 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 복수의 제1전극을 포함하며,
상기 제1전극은 상기 제1절연부와 수직 방향으로 중첩되는 제2돌출부를 포함하며,
상기 제2돌출부는 상기 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치되는 발광 소자.
The method of claim 1, further comprising a plurality of first electrodes disposed between the plurality of light emitting cells and the conductive substrate,
The first electrode includes a second protrusion that overlaps the first insulation in a vertical direction.
And the second protrusion is disposed higher than a lower surface of the light emitting cell or a lower surface of the second conductive semiconductor layer.
제2항에 있어서,
상기 복수의 발광 셀 각각에 배치된 제1리세스를 포함하며,
상기 제1리세스는 상기 제2도전형 반도체층의 하면부터 상기 제1도전형 반도체층의 하부까지 관통되며,
상기 제1전극은 상기 제1리세스 내부로 연장되고 상기 제1도전형 반도체층과 전기적으로 연결되는 발광 소자.
The method of claim 2,
A first recess disposed in each of the plurality of light emitting cells,
The first recess penetrates from a lower surface of the second conductive semiconductor layer to a lower portion of the first conductive semiconductor layer.
The first electrode extends into the first recess and is electrically connected to the first conductive semiconductor layer.
제3항에 있어서,
상기 복수의 발광 셀은 서로 이격된 제1, 제2 및 제3 발광 셀을 포함하고,
상기 제1 내지 제3발광 셀은 하부에 배치된 제2전극과 전기적으로 연결되며,
상기 제1 발광 셀에 연결된 제2 전극은 상기 제2 발광 셀에 연결된 제1 전극과 연결되고,
상기 제2 발광 셀에 연결된 제2 전극은 상기 제3 발광 셀에 연결된 제1 전극과 연결되는 발광 소자.
The method of claim 3,
The plurality of light emitting cells includes first, second and third light emitting cells spaced apart from each other,
The first to third light emitting cells are electrically connected to a second electrode disposed below,
A second electrode connected to the first light emitting cell is connected to a first electrode connected to the second light emitting cell,
And a second electrode connected to the second light emitting cell is connected to a first electrode connected to the third light emitting cell.
제4항에 있어서,
상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며,
상기 제1돌출부는 상기 제2 발광 셀의 적어도 두 측면에 배치되는 발광 소자.
The method of claim 4, wherein
The second light emitting cell is disposed between the first and third light emitting cells,
The first protrusion part is disposed on at least two side surfaces of the second light emitting cell.
제4항에 있어서,
상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며,
상기 제1돌출부는 상기 제2발광 셀과 상기 제1발광 셀이 서로 마주보는 영역과, 상기 제2발광 셀과 상기 제3발광 셀이 서로 마주보는 영역에 배치되는 발광 소자.
The method of claim 4, wherein
The second light emitting cell is disposed between the first and third light emitting cells,
The first protrusion part is disposed in an area in which the second light emitting cell and the first light emitting cell face each other, and an area in which the second light emitting cell and the third light emitting cell face each other.
제3항 내지 제6항 중 어느 한 항에 있어서,
상기 제1절연층은 상기 제1리세스에 배치된 제2절연부를 포함하며,
상기 제1절연부의 상면 폭은 상기 발광 셀들 간의 간격보다 넓으며,
상기 각 발광 셀의 외측은 경사진 측면을 갖는 외부 리세스를 포함하며,
상기 각 발광 셀의 외부 리세스의 깊이는 상기 제1리세스의 깊이와 동일한 발광 소자.
The method according to any one of claims 3 to 6,
The first insulating layer includes a second insulating portion disposed in the first recess,
An upper surface width of the first insulating part is wider than a gap between the light emitting cells.
An outer side of each light emitting cell includes an outer recess having an inclined side surface,
And a depth of an outer recess of each of the light emitting cells is equal to a depth of the first recess.
제7항에 있어서, 상기 제1전극은 상기 제1리세스 내에서 상기 제1도전형 반도체층에 연결된 연결부를 포함하며,
상기 연결부의 길이는 상기 각 발광 셀들의 제1리세스 간의 간격보다 크며,
상기 제1리세스의 길이는 일 방향으로 긴 길이를 갖고,
상기 제1리세스의 길이 방향은 상기 각 발광 셀 내에서 서로 동일한 방향으로 배치되며,
상기 제1리세스의 길이 방향은 인접한 발광 셀들에 대해 서로 직교하는 방향으로 배치되는 발광 소자.
The semiconductor device of claim 7, wherein the first electrode includes a connection portion connected to the first conductive semiconductor layer in the first recess.
The length of the connection portion is greater than the distance between the first recess of each of the light emitting cells,
The length of the first recess has a long length in one direction,
The longitudinal direction of the first recess is disposed in the same direction in each of the light emitting cells,
The longitudinal direction of the first recess is disposed in a direction orthogonal to each other with respect to adjacent light emitting cells.
제3항 내지 제6항 중 어느 한 항에 있어서, 상기 복수의 발광 셀의 상면은 요철부, 및 상기 복수의 발광 셀 사이의 영역에 배치된 반사부를 포함하는 발광 소자.The light emitting device according to any one of claims 3 to 6, wherein the upper surfaces of the plurality of light emitting cells include an uneven portion and a reflecting portion disposed in an area between the plurality of light emitting cells. 도전성 기판;
상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및
상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고,
상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고,
상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고,
상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치된 발광 소자를 포함하며,
상기 발광 소자는 상기 복수의 발광 셀이 직렬로 연결되어 제공되며,
미리 설정된 듀티 사이클의 펄스 폭으로 조절된 구동 전류에 의해 구동되는 단계;
상기 구동 전류에 의해 상기 각 발광 셀로부터 방출된 광의 파장 중 세기가 가장 큰 자외선 파장을 발광하는 단계;
상기 구동에 따른 발열 온도 및 피드백되는 전압에 의해 상기 펄스 폭이 가변되는 단계를 포함하는 발광 소자 구동 방법.
Conductive substrates;
A plurality of light emitting cells disposed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer and spaced apart from each other; And
And a first insulating layer disposed between the plurality of light emitting cells and the conductive substrate.
The first insulating layer includes a first insulating portion disposed between the plurality of light emitting cells,
The first insulating part includes a first protrusion protruding from the conductive substrate toward a top surface of the plurality of light emitting cells;
An upper surface of the first protrusion may include a light emitting device disposed above the upper surface of the plurality of active layers and lower than the upper surface of the first conductive semiconductor layer.
The light emitting device is provided with the plurality of light emitting cells connected in series,
Driven by a drive current adjusted to a pulse width of a preset duty cycle;
Emitting an ultraviolet wavelength having the greatest intensity among the wavelengths of light emitted from each of the light emitting cells by the driving current;
And varying the pulse width according to the heating temperature and the fed back voltage according to the driving.
제10항에 있어서, 상기 펄스 폭은 상기 복수의 발광 셀이 갖는 커패시턴스 값들의 합에 의한 시정 수 값에 대응되는 최대 펄스 폭으로 감소되는 발광 소자 구동 방법.The method of claim 10, wherein the pulse width is reduced to a maximum pulse width corresponding to a time constant value by a sum of capacitance values of the plurality of light emitting cells.
KR1020180089783A 2018-08-01 2018-08-01 Light emitting device and driving method thereof KR102600720B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180089783A KR102600720B1 (en) 2018-08-01 2018-08-01 Light emitting device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089783A KR102600720B1 (en) 2018-08-01 2018-08-01 Light emitting device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20200014522A true KR20200014522A (en) 2020-02-11
KR102600720B1 KR102600720B1 (en) 2023-11-10

Family

ID=69569019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089783A KR102600720B1 (en) 2018-08-01 2018-08-01 Light emitting device and driving method thereof

Country Status (1)

Country Link
KR (1) KR102600720B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056348A (en) * 2003-07-28 2006-05-24 니치아 카가쿠 고교 가부시키가이샤 Light- emitting apparatus, led illumination, led light-emitting apparatus, and method of controlling light-emitting apparatus
KR20150000750A (en) * 2013-06-25 2015-01-05 비비에스에이 리미티드 Semiconductor light emitting device and method of manufacturing the same
JP2015156431A (en) * 2014-02-20 2015-08-27 スタンレー電気株式会社 Semiconductor light emitting element and semiconductor light emitting device
KR20160118487A (en) * 2015-04-02 2016-10-12 엘지이노텍 주식회사 Light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060056348A (en) * 2003-07-28 2006-05-24 니치아 카가쿠 고교 가부시키가이샤 Light- emitting apparatus, led illumination, led light-emitting apparatus, and method of controlling light-emitting apparatus
KR20150000750A (en) * 2013-06-25 2015-01-05 비비에스에이 리미티드 Semiconductor light emitting device and method of manufacturing the same
JP2015156431A (en) * 2014-02-20 2015-08-27 スタンレー電気株式会社 Semiconductor light emitting element and semiconductor light emitting device
KR20160118487A (en) * 2015-04-02 2016-10-12 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR102600720B1 (en) 2023-11-10

Similar Documents

Publication Publication Date Title
EP3306680B1 (en) Light-emitting element
US8089074B2 (en) Light emitting device having vertically stacked light emitting diodes
EP3474337A1 (en) Semiconductor device
US10672959B2 (en) Light emitting device package and light source apparatus
KR102568298B1 (en) Semiconductor device
EP3483943B1 (en) Light emitting device package
US10868228B2 (en) Semiconductor device
EP2827389B1 (en) Light emitting diode device and lighting system
KR20180006821A (en) Semiconductor device
US10546974B2 (en) Light-emitting device
KR102600720B1 (en) Light emitting device and driving method thereof
KR20180086068A (en) Semiconductor device and semiconductor device package including the same
EP3490012B1 (en) Semiconductor device
KR102618112B1 (en) Light emitting device
US20190074410A1 (en) Light emitting device package
US10008633B2 (en) Light-emitting diode and lighting system
KR102299745B1 (en) Semiconductor device
KR20180125684A (en) Semiconductor device and semiconductor device package
KR102631075B1 (en) Smeiconductor device
KR102634756B1 (en) Light emitting device
KR102628787B1 (en) Light emitting device
KR20120088985A (en) Light Emitting device
KR20180051928A (en) Semiconductor device and semiconductor device package including the same
KR102413223B1 (en) Light emitting device package
KR102363038B1 (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant