KR20200010415A - 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체 - Google Patents

자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체 Download PDF

Info

Publication number
KR20200010415A
KR20200010415A KR1020197037679A KR20197037679A KR20200010415A KR 20200010415 A KR20200010415 A KR 20200010415A KR 1020197037679 A KR1020197037679 A KR 1020197037679A KR 20197037679 A KR20197037679 A KR 20197037679A KR 20200010415 A KR20200010415 A KR 20200010415A
Authority
KR
South Korea
Prior art keywords
layer
peak
seed
mtj
magnetic
Prior art date
Application number
KR1020197037679A
Other languages
English (en)
Other versions
KR102327452B1 (ko
Inventor
지안 주
게놀레 잔
유안-젠 리
후안롱 리우
루-잉 통
조디 마리 이와타
비그네쉬 선다
룩 토마스
유-젠 왕
사힐 파텔
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200010415A publication Critical patent/KR20200010415A/ko
Application granted granted Critical
Publication of KR102327452B1 publication Critical patent/KR102327452B1/ko

Links

Images

Classifications

    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

0.5 nm의 피크 대 피크 거칠기의 균일한 상부 표면을 가진 시드 층 스택(23t)은 Mg 등의 평활 층(21) 상에 비정질 층(22)을 스퍼터 성막함으로써 형성되고, 후자는 비정질 층보다 2 내지 30배의 리스퍼터링 속도를 갖는다. 최상부 시드(템플릿) 층(23)은 NiW, NiMo, 또는 NiCr, NiFeCr, 및 Hf 중 하나 이상이고, 최하부 시드 층(20)은 Ta, TaN, Zr, ZrN, Nb, NbN, Mo, MoN, TiN, W, WN, 및 Ru 중 하나 이상이다. 따라서, 위에 놓인 자기 층에서의 수직 자기 이방성은, 400℃까지의 고온 프로세싱 동안 실질적으로 유지되며, 임베디드 MRAM, 스핀 트로닉 디바이스에서, 또는 판독 헤드 센서에서의 자기 터널 접합에 유리하다. 비정질 시드 층은 SiN, TaN, 또는 CoFeM이며, 여기서 M은 B이거나 CoFeM을 비정질로 성막하는 함량을 갖는 다른 원소이다.

Description

자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체
본 출원은, 2015년 11월 23일에 출원된 미국 출원 번호 14/949,232, HT15-006의 연속 부분이며; 이는 공통 양수인에게 양도되었으며 본 명세서에 전체적으로 참조로 포함된다.
본 출원은 다음과 관련된다: 미국 특허 8,541,855; 미국 특허 8,871,365; 및 미국 특허 9,490,054; 공동 양수인에게 양도되고 본 명세서에 전체적으로 참조로 포함된다.
본 발명은 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)을 갖는 박막을 이용하는 자기 디바이스에 관한 것으로, 특히 시드 층을 위한 다층 스택을 사용하여 약 400 ℃까지의 고온 반도체 프로세스를 거친 임베딩된 MRAM 디바이스에서 발견되는 자기 터널 접합(magnetic tunnel junction; MTJ)에서의 열적 안정성을 증가시키는 것에 관한 것이다.
자기 저항 랜덤 액세스 메모리(MRAM)는 MTJ 스택에서 터널링 자기 저항(tunneling magnetoresistive; TMR) 효과에 기초한 판독 기능을 가지며, 여기서 터널 장벽은 자유 층과 기준 층 사이에 형성된다. 자유 층은 외부 필드(미디어 필드)에 응답하여 자기 모멘트의 방향을 스위칭함으로써 감지 층의 역할을 하는 반면, 기준 층은 고정된 자기 모멘트를 갖는다. 터널 장벽(절연체 층)을 통한 전기 저항은 기준 층 모멘트와 비교하여 자유 층 모멘트의 상대 방향에 따라 변동되며, 이에 의해 자유 층에서의 자기 상태를 나타내는 전기 신호를 제공한다. MRAM에서, MTJ는 상부 도전체(전극)과 하부 도전체 사이에 형성된다. 전류가 MTJ를 통과하면, 자유 층 및 기준 층의 자화 방향이 평행("0" 메모리 상태)일 때 낮은 저항이 검출되고, 이들이 반-평행(anti-parallel)("1" 메모리 상태)일 때 높은 저항이 표시된다. TMR 비는 dR/R이고, 여기서 R은 MTJ의 최소 저항이고, dR은 더 낮은 저항 값과 더 높은 저항 값의 차이이다. 터널 장벽을 통한 전류가 도전 전자의 양자 역학적 터널링에 의해 확립될 수 있도록, 터널 장벽은 전형적으로 약 10 옹스트롬 두께이다.
TMR 효과에 의존하고, 스핀 분극 전류를 수반하는 스핀트로닉 디바이스(spintronic device)로 지칭되는 다른 버전의 MRAM은 스핀 전달 토크(spin-transfer torque; STT) MRAM이라고 하며 C. Slonczewski에 의해 "자기 다층의 전류 구동 여기"에 기술되어 있고, J. Magn. Magn. Mater. V 159, L1-L7 (1996). J-G. Zhu 등은 "Microwave Assisted Magnetic Recording", IEEE Trans, on Magnetics, Vol. 44, No. 1, pp. 125-131 (2008)에서, 수직 레코딩 기하 구조에서 매체 보자력 아래의 헤드 필드에서의 기록을 가능하게 하기 위해 스핀 전달 모멘텀 효과에 의존하는 STO(spin transfer oscillator)로 불리는 다른 스핀트로닉 디바이스를 개시한다.
자유 층 및 기준 층 중 하나 또는 둘 모두가 수직 자기 이방성(PMA)을 갖는 MTJ 엘리먼트는 평면 내 이방성을 사용하는 대응 부품보다 선호되며, 이것은, 전자가 동일한 열 안정성을 위해 더 적은 기록 전류에서의 유리함 및 향후 MRAM 응용 분야의 주요 과제 중 하나인 높은 패킹 밀도를 위한 더 좋은 확장성을 갖기 때문이다. PMA를 가진 MTJ에서, 자유 층은 층의 물리적 평면에 수직인 바람직한 2개의 자화 방향을 갖는다. 외부 영향없이, 자유 층의 자화 또는 자기 모멘트는 이진 시스템에서 정보 "1" 또는 "0"을 나타내는 바람직한 두 방향 중 하나에 정렬될 것이다. 메모리 애플리케이션의 경우, 자유 층 자화 방향은 판독 동작 동안 유휴 상태로 유지될 것으로 예상되지만, 저장할 새로운 정보가 현재 메모리 상태와 상이한 경우 기록 동작 동안 반대 방향으로 변경된다. 유휴 기간 동안 자유 층 자화 방향을 유지하는 능력을 데이터 유지 또는 열 안정성이라 한다. 필요한 안정성의 레벨은 일반적으로 메모리 애플리케이션과 관련이 있다. 전형적인 비휘발성 메모리 디바이스는 약 10년 동안 125 ℃에서 열 안정성이 필요할 수 있다.
또한, 종종 CMOS(Complementary Silicon Oxide Semiconductor) 칩에 내장되는 MRAM 디바이스의 경우, MTJ는 CMOS 구조에서 트랜지스터에 대한 로우 k 유전체 필름의 성막 중에 일반적으로 적용되는 최대 약 400 ℃의 고온 프로세싱 조건을 견딜 수 있어야 한다. 대부분의 경우에, 이 온도는 MTJ 또는 MRAM에서의 최고의 자기 성능을 위한 최적 온도를 초과한다. 원하는 자기 특성을 얻기 위해 MTJ는 일반적으로 300-330℃ 범위에서 어닐링된다.
400℃ 프로세싱의 결과로서, MTJ가 예를 들어 330℃로만 어닐링되는 조건에 비해 통상적으로 자유 층(PMA)이 감소되고 열적 안정성이 낮다. 자유 층 보자력은 또한, 300-330℃ 어닐링 이후보다 약 400℃ 로의 고온 프로세싱 이후에 더 적다. 그러나, 고온 프로세싱 후에 보자력을 유지하는 것이 중요하다.
따라서, BEOL(back end of line) 반도체 프로세스의 전형적인 고온에서 MTJ의 성능을 향상시키기 위해 PMA를 유지하고 기준 층 및 자유 층의 열 안정성을 향상시키는 것이 중요한 과제이다. 현재의 MTJ 구조체는 향상된 임베디드 MRAM 디바이스에 대한 성능 요구사항을 충족시키지 못한다. 따라서, 기준 층 및 자유 층에서 PMA가 유지되는 적어도 400 ℃까지의 열 안정성을 가진 자기 층을 가능하게 하려면 향상된 MTJ 스택이 필요하다.
본 개시의 제1 목적은 시드 층에 인접한 자기 층의 PMA가 약 400 ℃의 고온 프로세싱 후에 30분 이상 동안 유지되거나 향상되는 자기 디바이스에서의 다층 MTJ 스택을 제공하는 것이다.
본 개시의 제2 목적은 제1 목적을 충족시키는 MTJ 스택을 형성하는 방법을 제공하는 것이다.
본 개시의 일 실시형태에 따르면, 시드 층/기준 층(RL)/터널 장벽/자유 층(FL) 하부 스핀 밸브 구조에서, 시드 층, 기준 층(RL), 터널 장벽, 및 자유 층(FL)을 가진 MTJ 스택을 구성함으로써 이 목적들이 달성된다. 주요 특징은, 시드 층을 위해 선택된 다층 스택이다. 일 실시형태에서, 시드 층은 4개 층의 스택이고, Ta, TaN, Zr, ZrN, Nb, NbN, Mo, MoN, TiN, W, WN, 및 Ru 중 하나 이상인 최하부 층은 기판 또는 하부 전극에 양호한 접착을 위해 사용된다. 제2 시드 층은, 최하부 층의 상부 표면과 접촉하고, 높은 리스퍼터링 속도(resputtering rate) 특성 때문에 선택된다. 제2 층은 바람직하게는 Mg, Al, Si, C, B, Mn, Rb, Zn, 및 Ti 중 하나이고, 통상적으로 성막 후에 실질적으로 균일하지 않은 상부 표면을 갖는다. 이어서, 제2 층 상에 제2 층보다 낮은 리스퍼터링 속도를 가진 비정질(amorphous) 물질인 제3 시드 층이 형성된다. 제3 층 성막 동안, 제2 층 상부 표면의 일부는 높은 리스퍼터 속도로 인해 제거되고 이 상부 표면에서의 낮은 거칠기(roughness)(더 나은 피크 대 피크 균일성)를 가진 제3 층에 의해 교체된다(replaced). 이에 따라, 제2 및 제3 시드 층 각각은 감소된 거칠기로 평활한 상부 표면을 갖고, 이 조합을 "평활 층(smoothing layer)"이라 한다. 제2 및 제3 시드 층의 스택은 반복될 수 있다. 시드 층 스택의 최상부 층은 위에 놓인 PMA 층에 대한 템플릿 층(template layer)으로서 기능한다. 환언하면, 최상부 층은, 상부 스핀 밸브 디자인을 가진 하부 스핀 밸브 구조체 내의 기준 층 또는 MTJ 내의 자유층일 수 있는 위에 놓은 자기 층 내에 PMA를 촉진시키는 (111) 결정 배향을 가진 NiW, NiMo, NiCr, NiFeCr, Hf, Hf/NiCr, Hf/NiFeCr, NiCr/Hf, 또는 NiFeCr/Hf와 같은 물질로 만들어진다. 비정질 제3 시드 층 상의 평활한 상부 표면으로 인해, 템플릿 층은 또한, 투과 전자 현미경(transmission electron microscope; TEM) 측정에 의해 결정된 종래 기술의 시드 층 필름에서의 100 nm의 범위에 걸쳐 약 2 nm의 피크 대 피크 거칠기와 비교하여, 100 nm의 범위에 걸쳐 피크 대 피크 거칠기가 <0.5 nm인 평활한 상부 표면을 갖는다.
하부 스핀 밸브 실시형태에서, 합성 반평행(synthetic antiparallel; SyAP) 스택에서 피닝 층(pinned layer)으로도 알려진 기준 층은, 템플릿 층의 상부 표면에 인접하고 바람직하게는 (Co/X)n으로 표시되는 적층 스택으로부터 유도된 고유 PMA를 갖고, 여기서 X는 Pt, Pd, Ni, NiCo, Ni/Pt, 또는 NiFe이고, n은 2 내지 30이다. 다른 양태에서, CoFe 또는 CoFeR은 적층 스택에서 Co로 대체될 수 있고, R은 Mo, Mg, Ta, W, 또는 Cr 중 하나이다. 비정질 층의 평활한 상부 표면 상에 형성된 평활한 템플릿 층은 유리하게는 약 400℃까지의 고온 프로세싱 후에 기준 층에 PMA를 유지 또는 향상시키기 위해 사용된다.
기준 층 상에 터널 장벽이 형성된다. 대체 실시형태에서, CoFe/Co 또는 CoFeB/Co와 같은 트랜지션 층(transition layer)은 기준 층과 터널 장벽 사이에 삽입된다. 터널 장벽은 바람직하게는 Mg, MgZn, Ta, Ti, Zn, Al, 또는 AITi 중 하나 이상의 산화물, 질화물, 또는 산질화물이다.
터널 장벽 상에 자유 층/캡핑 층(capping layer) 스택이 형성된다. 자유 층은 기준 층과 관련하여 기술된 적층 조성물 중 하나로부터 선택될 수 있다. 대체 실시형태에서, 자유 층은 Co, Fe, CoFe, 및 Ni와 B 중 하나 또는 양자 모두의 합금 중 하나 이상이 될 수 있다. 다른 양태에서, Ta 또는 Mg와 같은 모멘트 희석 층(L)은 예를 들어 위에서 언급된 금속 또는 합금 중 하나에 삽입되어 CoFeB/L/CoFeB 구성을 제공한다. 캡핑 층은, 자유 층/금속 산화물 계면에서 수직 계면 이방성을 생성함으로써 자유 층에서의 PMA를 향상시키기 위해 MgO와 같은 금속 산화물을 포함할 수 있다. 또한, MgO/Ru/Ta 등인 캡핑 층 스택을 제공하기 위해 Ru 및 Ta 중 하나 이상인 최상부 층이 있을 수 있다.
제2 실시형태에서, MTJ 층 및 그 조성물은, 제1 실시형태로부터 유지되지만, 시드 층/자유 층/터널 장벽/기준 층/캡핑 층 구성에 의해 표현되는 상부 스핀 밸브 디자인에 형성된다. 여기서, 시드 층 스택 내의 최상부 템플릿 층은 자유 층의 하부 표면과 인접한다.
제3 실시형태는, 제1 실시형태로부터 하부 스핀 밸브 스택을 유지하고, 자유 층과 캡핑 층 사이에 스페이서/언더층(underlayer)/PMA 층 스택을 더 포함하고, PMA 층은 기준 층으로부터 쌍극자 필드(dipole field)의해 야기되는 자유 층의 마이너 스위칭 루프(minor switching loop)의 오프셋을 감소시기키 위한 쌍극자 층으로서 기능한다. 스페이서는 Ta가 될 수 있고, PMA 층은 바람직하게는 전술한 바와 같은 다층 스택이다. 언더층은 고온 프로세싱 후에 쌍극자 층에서의 PMA를 유지하기 위한 전술한 다층 시드 스택이다.
전술한 실시형태에서, 시드 층 스택 내의 버퍼 층은 선택적이다. 따라서, 본 개시는 높은 리스퍼터 속도를 갖는 제2 시드 층이 기판의 상부 표면 또는 하부 전극과 접촉할 수 있을 것으로 예상한다. 또한, 최상부 (템플릿) 시드 층이 성막되기 전에 적층 구조체를 제공하기 위해 제2 및 제3 시드 층이 기판 상에 반복될 수 있다.
MTJ 내의 모든 층이 놓인 후, PMA 특성을 더 개선하여 자기 층에서 He 및 Hk를 증가시키기 위해 30분 동안 400℃까지 어닐링 프로세스가 사용될 수 있다. 그 후, MTJ 스택 상에 상부 전극을 제조하기 위해 종래의 프로세스 시퀀스가 수행된다.
도 1은 하부 버퍼 층 내의 거친 상부 표면이 상부 템플릿 층에서 재생산되는 종래 기술에서의 시드 층 스택의 단면도이다.
도 2는 본 개시의 실시형태에 따라 형성된 4개의 층을 가진 시드 층 스택의 단면도이다.
도 3a는 본 개시의 제2 실시형태에 따라 최하부 버퍼 층이 생략된 도 2에서의 시드 층 스택의 단면도이다.
도 3b는 본 개시의 다른 실시형태에 따라 높은 리스퍼터링 속도 및 낮은 리스퍼터링 속도(비정질)의 층들이 반복되는 시드 층 스택의 단면도이다.
도 4는 하부 스핀 밸브 구조를 가지고 본 개시의 실시형태에 따라 형성된 시드 층 스택을 포함하는 자기 터널 접합(MTJ)의 단면도이다.
도 5는 본 개시의 실시형태에 따라 형성된 상부 스핀 밸브 구조 및 시드 층 스택을 포함하는 MTJ의 단면도이다.
도 6은 하부 스핀 밸브 구조를 가지고 본 개시의 실시형태에 따른 쌍극자 층을 포함하는 MTJ의 단면도이다.
도 7은 본 개시의 실시형태에 따른 높은 리스퍼터링 속도로 시드 층 상에 비정질 시드 층을 스퍼터 성막하는 프로세스를 도시한다.
도 8은 종래의 시드 층/기준 층 스택에 대한 그리고 400℃, 30분 어닐 후의 본 개시의 시드 층 스택/기준 층에 대한 Kerr 신호 대 PMA 필드의 플롯(plot)이다.
도 9는 300분 동안 390℃의 추가 어닐 후의 도 7에서의 샘플에 대한 Kerr 신호 대 PMA 필드의 플롯이다.
본 개시는, 자유 층, 기준 층, 또는 쌍극자 층 중 적어도 하나가, MAMR(microwave assisted magnetic recording) 및 STO(spin torque oscillator)와 같은 스핀트로닉 디바이스에서 그리고 판독 헤드 센서에서 발견되는 것을 포함하는 다수의 스핀 밸브 디자인에서, 임베디드 MRAM 및 STT-MRAM과 같은 자기 디바이스에서 400℃ 프로세싱 동안 유지되는 수직 자기 이방성을 갖는 MTJ이다. 시드 층 스택 상에 자기 층을 성막함으로써 PMA 유지되고, 최상부 템플릿 층은 여기에 개시된 바와 같이 높은 리스퍼터링 속도를 가진 하방 시드 층 및 낮은 리스퍼터링 속도를 가진 상방 비정질 층으로 구성된 평활 층 상에 템플릿 층을 성막함으로써 만들어질 수 있는 비정상적으로 평활한 상부 표면을 갖는다. 시드 층 스택은 통상의 기술자에 의해 인식되는 바와 같은 하부 스핀 밸브, 상부 스핀 밸브, 또는 듀얼 스핀 밸브 디자인에 기초하는 디바이스에서 사용될 수 있다.
도 1을 참조하면, 본 발명자들에 의해 이전에 제조된 시드 층 스택의 단면도가 도시되어 있다. 시드 층은, MRAM 디바이스 내의 하부 전극(10)과 같은 기판 상에 형성되고, 기판에 양호한 접착을 위해 사용되는 버퍼 층(20)이라 불리는 하부 층을 갖는다. Ta 또는 TaN은 일반적으로 버퍼 층을 위해 선택되며, 이는 상부 표면(20t)에서 상당한 거칠기를 갖는 경향이 있다. 다른 실시형태에서, 버퍼 층은 Ta, TaN, Zr, ZrN, Nb, NbN, Mo, MoN, TiN, W, WN, 및 Ru 중 하나 이상이 될 수 있다. NiW, NiMo, NiCr, NiFeCr, Hf, Hf/NiCr, Hf/NiFeCr, NiCr/Hf, 또는 NiFeCr/Hf으로 만들어지는 상방 템플릿 층(23)은 버퍼 층 상에 등각으로 성막되고, 위에 놓인 (Co/X)n 다층에서 피(fee) (111)을 촉진시키기 위해 (111) 결정 구조를 갖는다. 결과적으로, 상부 표면(20t)에서의 현저한 거칠기는 본질적으로 피크(23s1)가 필름에서 골(valley)(23s2)에 의해 분리되는 템플릿 층의 상부 표면에서 복제된다. 템플릿 층 상부 표면에서의 실질적인 피크 대 피크 거칠기는, 고온 프로세싱 동안 기준 층, 자유 층, 또는 쌍극자 층과 같은 위에 놓인 자기 층(미도시)에서의 PMA의 손실(loss)와 연관된다. 피크 대 피크 거칠기는, 피크들(23s1) 사이의 z 축 방향에서의 평균 차이로 규정되고, 약 100 nm의 범위(r)에 걸처 약 2 nm이다.
이전에, 관련 미국 특허 8,871 ,365에서, 기준 층 및 자유 층에서의 열적 안정성이 각각 RL1/DL1/Ru/DL2/RL2 or FL1/DL1/Ru/DL2/FL2 구성으로 어떻게 향상될 수 있는지를 개시하였고, R1 및 R2(또는 FL1 및 FL2)는 중간 Ru 층을 통해 반강자성으로 커플링된 PMA를 갖는 2개의 자기 층이다. Co 또는 CoFe와 같은 더스팅 층(dusting layer)(DL1 및 DL2)은 각각 R1/Ru/R2 또는 FL1/Ru/FL2 스택을 가진 RL 또는 FL과 비교하여 열 안정성을 향상시키는 역할을 한다.
또한, 관련 미국 특허 8,541,855에서 Hf/NiCr 또는 Hf/NiFeCr 시드 층이 위에 놓인(Co/Ni)n 다층에서 PMA를 어떻게 개선하는지를 개시 하였다. 또한, 미국 특허 9,490,054에서, TaN/Mg/NiCr 시드 층 스택이 위에 놓인 자기 층에서 어떻게 더 높은 PMA를 촉진하는지를 개시하였다. 본 발명자들은 (Co/Ni)n 적층 등의 PMA가 최상부 템플릿 층 상에 더 균일한 상부 표면을 촉진하는 시드 층의 스택에 의해 고온 프로세싱 동안 약 400℃로 유지될 수 있음을 발견하였다. 이와 관련하여, 용어 "약 400℃"는 어닐링 또는 성막 공정이 수행되는 챔버에서의 온도 변동 또는 익스커젼(excursion)으로 인해 온도가 특정 기간 동안 10-20℃에서 400℃를 초과할 수 있음을 의미한다.
도 2에 도시된 제1 실시형태에 따르면, 본 개시의 시드 층 스택(24)은 전술한 바와 같이 하부 층(20) 및 최상부 템플릿 층(23)을 포함한다. 그러나, 주요 특징은 층들(21/22)의 스택을 가진 소위 "평활 층" 구조이고, 제2 층(21)은 최하부 층의 상부 표면(20t) 상에 형성된 높은 리스퍼터링 속도를 가진 물질로 만들어진다. 층(21)은 바람직하게는, 3 내지 100 옹스트롬 바람직하게는 3 내지 20 옹스트롬의 두께를 가진 Mg, Al, Si, C, B, Mn, Rb, Zn, 및 Ti 중 하나 이상이다. 비결정질 또는 나노 결정질(입자 크기 <5 nm) 층(22)은 TaN, SiN, 또는 CoFeM으로 만들어지며, M은 CoFeM 합금에 비정질 특성을 나타내는 M 콘텐트를 가진 B, P, Ta, Zr, Si, Cu, Hf, Mo, W, 및 Nb 중 하나이다. 바람직하게는, CoFeM 합금은 성막시 비정질이다. 층(22)은, 1 내지 100 옹스트롬 바람직하게는 2 내지 15 옹스트롬의 두께를 갖고, 층(21)이 층(22)보다 2 내지 30배의 리스퍼터링 속도를 갖도록 제2 층(21)보다 낮은 리스퍼터링 속도를 갖는다.
여기에 규정된 바와 같이, 스퍼터링 속도는 결합 에너지와 부분적으로 관련되며, 이는 결합 원자를 분해하기 위해 필요한 에너지이다. 따라서, 결합 에너지가 낮은 물질은 리스퍼터링이 쉽고 결합 에너지가 높은 물질보다 높은 리스퍼터링 속도를 갖는다. 예를 들어, Mg-Mg의 결합 에너지는 11.3kJ/mol 인 반면, Fe-Fe의 결합 에너지는 118kJ/mol이고 Co-Co의 결합 에너지는 "Comprehensive Handbook of Chemical Bond Energies" Y. Luo, CRC Press, Boca Raton, FL, 2007.에 나와 있는 표의 값에 따라 약 127kJ/mol이다. Mg와 CoFe(또는 CoFeB) 사이의 결합 에너지 비율은 약 1:10으로 Cog보다 약 10 배 큰 Mg에 대한 리스퍼터링 속도를 제공한다. 따라서, 층(21)의 물질은 층(22)의 물질에 대한 제2 결합 에너지보다 작은 제1 결합 에너지를 갖는다.
리스퍼터링 속도를 결정하는 제2 중요한 요인은 원소의 원자 번호(Z)이다. 특히, 비결정질 또는 나노 결정질 층을 위한 물질이 층(21)을 위해 선택된 원소 또는 합금보다 더 큰 중량(더 큰 Z 값)을 가질 때, 층(21)의 물질은 층(22)의 성막 동안 보다 쉽게 변위된다. 따라서, 층(21)이 낮은 Z 값 및 층(22)의 물질보다 작은 결합 에너지 양자를 가진 원소 또는 합금인 조건으로 더 큰 리스퍼터링 속도 비율(층(21)/층(22))이 달성된다.
리스퍼터링 속도(결합 에너지) 차이의 결과로서, 도 7에 도시된 성막 시퀀스에 도시된 바와 같이 비결정질 또는 나노 결정질 물질이 성막될 때, 제2 층(21)의 원자는 제2 시드 층의 상부 표면으로부터 변위되고, 층(22)의 더 균일한 필름으로 대체된다. 환언하면, 피크 대 피크 거칠기(v1)를 갖는 제2 층의 "성막된" 상부 표면(21r)은 층(22)이 그 위에 성막될 때 실질적으로 거칠기가 낮은 평활한 상부 표면(211)이 된다. 피크(22t) 사이의 피크 대 피크 거칠기(v2)는, 100 nm 범위 r에 걸쳐 단지 0.5 nm인 것으로 관찰되었으며, 층(22)의 성막 전에 상부 표면(21r)에 대하여 100 nm 범위에 걸쳐 약 2 nm의 피크 대 피크 거칠기(v1)보다 실질적으로 작다.
도 2로 돌아가면, 층(21 및 22)의 상부 표면(21t, 22t) 각각은 하부 시드 층(20)의 불균일한(거친) 상부 표면(20t)에 비해 비교적 평활한 프로파일로 도시되어 있다. 또한, 평활한 상부 표면(22t)은 기본적으로 아래 놓인 층의 상부 표면과 일치하는 최상부 템플릿 층(23)의 상부 표면(23t)에서 본질적으로 재생된다. 전술한 바와 같이, 상부 표면(23t)을 언급 할 때 "평활한"이라는 용어는 100 nm 범위에 걸친 피크 대 피크 거칠기의 용어로 설명될 수 있다. 이 경우, TEM 측정은 상부 표면(23t)에서 약 0.5 nm의 피크 대 피크 거칠기를 나타내며, 이는 도 1 참조에서 템플릿 층의 피크(23s1)에 대한 피크 대 피크 거칠기에 대한 2 nm 값에 비해 실질적인 개선을 나타낸다.
도 3a에 도시된 제2 실시형태에서, 높은 리스퍼터링 속도 층(21)이 기판(10)의 상부 표면과 접촉하는 시드 층 스택(25-1)을 제공하기 위해 하부 층(20)이 생략될 수 있다. 비결정질 또는 나노 결정질 층(22)을 성막한 결과, 평활 층 스택 내의 두 시드 층은 제1 실시형태에 대해 전술한 바와 같이 템플릿 층에 대해 발견된 것과 유사한 평활한 상부 표면(211, 22t)을 갖는다. 따라서, 시드 층 스택(25-1)은, 템플릿 층 (23)이 상부 표면(23t) 및 이후 섹션에서 제공되는 데이터에 의해 지원되는 최대 400℃의 온도에서의 프로세싱 후에 위에 놓인 자기 층에서의 PMA를 유지하는 것에 기인하는 피크 대 피크 거칠기(v2)를 갖는 21/22/23 구성을 갖는 3층(trilayer)이다.
본 개시는 또한 교번 층(21 및 22)으로 구성된 라미네이트를 제공하기 위해 평활 층 스택(21 및 22)이 반복될 수 있을 것으로 예상한다. 기판(10) 상에 제1 높은 리스퍼터링 속도 층(21a)이 형성된 제3 실시형태가 도 3b에 도시되어 있다. 시드 층 스택(25-2)에 대하여 21a/22a/21b/22b/23 구성을 제공하기 위해 순차적으로 제1 낮은 리스퍼터링 속도 층(22a), 제2 높은 리스퍼터링 속도 층(21b), 제2 낮은 리스터퍼링 속도 층(22b), 및 템플릿 층(23)이 층(21a) 위에 형성된다. 층(21a, 21b) 내의 물질에 대한 결합 에너지는 층(22a, 22b) 내의 물질보다 작다. 일부 실시형태에서, 층(21a, 21b)은 동일한 원소 또는 합금으로 만들어질 수 있고, 층(22a, 22b)은 동일 물질로부터 선택된다. 그러나, 본 개시는, 층(21a)이 층(21b)과 상이한 구성을 가질 수 있고, 층(22a)이 층(22b)과 상이한 구성을 가질 수 있다고 예상한다.
제3 실시형태가 이전 실시형태에 비해 상부 표면(23t) 균일성에서의 추가 향상을 제공하는 것을 믿는다. 이러한 시드 층 디자인에서, 각각의 높은 리스퍼터링 속도 층은 바람직하게는 3 내지 20 옹스트롬의 두께를 갖고, 비정질 특성을 가진 각각의 낮은 리스퍼터링 속도 층(22a, 22b)은 바람직하게는 2 내지 15 옹스트롬의 두께를 갖는다. 제1 실시형태의 시드 층 구조는 스택 (24)의 층(20)과 층(23) 사이의 각각의 층(21, 22) 중 하나 대신에 전술한 적층 평활 층을 삽입하도록 수정될 수 있음을 이해해야 한다. 또한, 평활 층 스택에는 층들(21, 22)의 반복이 하나 이상 있을 수 있다.
본 개시는 또한, 여기에 개시된 실시형태 중 하나에 따라 형성된 시드 층 스택을 포함하는 자기 터널 접합(MTJ) 엘리먼트를 포함한다. 예시적 실시형태에서, 하부 스핀 밸브 및 상부 스핀 밸브가 도시된다. 그러나, 여기에 개시된 시드 층 실시형태는 통상의 기술자에 의해 인식되는 바와 같은 듀얼 스핀 밸브 구조를 포함하는 다른 스핀 밸브 디자인으로 구현될 수 있다.
도 4를 참조하면, 하부 전극이 될 수 있는 기판(10)과 상부 전극(30) 사이에 MTJ(1)가 형성된다. 기판 상에 순차적으로 시드 층 스택(24), 기준 층(26), 터널 장벽(27), 자유 층(28), 및 캡핑 층(29)이 형성된 하부 스핀 밸브 구조이 도시되어 있다. 바람직한 일 실시형태에서, 기준 층(RL)은, 시드 층의 상부 표면과 접촉하는 AP2 층(26a), Ru 등의 중간 커플링 층(26b), 및 최상부 AP1 층(26c)을 가진 합성 역평행(synthetic antiparallel; SyAP) 층을 갖는다. 바람직하게는, AP2 층 및 AP1 층 양자는, 자화(26m1, 26m2)가 각각 MTJ 층의 평면에 수직인 방향으로 정렬되도록 PMA를 갖는다. 각각의 AP2 층 및 AP1 층에서의 PMA는 고유할 수 있고, X는 Pt, Pd, Ni, NiCo, Ni/Pt, 또는 NiFe이고 n은 2 내지 30인 적층 스택(Co/X)n으로부터 유래될 수 있다. 다른 양태에서, CoFe 또는 CoFeR은 적층 스택에서 Co로 대체될 수 있고, R은 Mo, Mg, Ta, W, 또는 Cr 중 하나이다. 비결정질 또는 나노 결정질 층의 상부 표면 상에 형성된 평활한 템플릿 층은 약 400℃까지의 고온 프로세싱 후 기준 층에서 PMA를 유지하는데 유리하게 사용된다. 대체 실시형태에서, 시드 층 스택(25-1 또는 25-2)은 스택(24)을 대체한다.
다른 실시형태에서, 기준 층(26)은 관련 미국 특허 8,871 ,365에 개시된 바와 같이 RL1/DL1/Ru/DL2/RL2에 의해 표현되는 SyAP 구성을 가질 수 있다. 본 개시에서, R1은 AP2 층에 대응하고, R2는 Ru 층을 통해 반강자성적으로 커플링되는 전술한 AP1 층이다.
(Co/X)n 스택 내의 최상부 적층 층과 터널 장벽(27) 사이에 형성된 CoFe/Co 또는 CoFeB/Co와 같은 트랜지션 층(transition layer)(미도시)이 존재할 수 있다. 일 실시형태에 따르면, 트랜지션 층은 (111) AP1 층과 (100) MgO 터널 장벽 사이에 형성되고, AP1 층의 PMA 특성을 보존하기에 충분히 얇지 만 높은 자기 저항(MR 비)을 제공하기에 충분히 두껍다. Co는, 바람직하게는 트랜지션 층 내의 최상부 층으로서 사용되고, CoFeB 또는 CoFe 층보다 산화에 더 큰 저항을 갖기 때문에 터널 장벽과 계면을 형성한다. 존재하는 경우, 트랜지션 층은 CoFe/Co 및 CoFeB/Co 층에서의 자기 특성으로 인해 기준 층(26)의 일부로 간주된다.
기준 층(26) 상에 터널 장벽(27)이 형성된다. 터널 장벽은 바람직하게는 Mg, MgZn, Ta, Ti, Zn, Al, 또는 AITi 중 하나 이상의 산화물, 질화물, 또는 산질화물이다. 금속 산화물 층에서 산화의 두께 및 정도(extent)는 터널 장벽에 대한 저항 x 면적(RA) 값을 조절하도록 조정될 수 있다. 템플릿 층 상부 표면(23t)의 평활도는 터널 장벽을 포함하는 MTJ(1)의 위에 놓인 층에서 실질적으로 복제되는 것으로 여겨진다.
터널 장벽 상에 자유 층/캡핑 층(capping layer) 스택이 형성된다. 자유 층(28)은 기준 층과 관련하여 기술된 적층 조성물 중 하나로부터 선택될 수 있다. 대체 실시형태에서, 자유 층은 Co, Fe, CoFe, 및 Ni와 B 중 하나 또는 양자를 가진 이들의 합금 중 하나 이상이 될 수 있다. 다른 양태에서, Ta 또는 Mg와 같은 모멘트 희석 층(L)은 예를 들어 위에서 언급된 금속 또는 합금 중 하나에 삽입되어 CoFeB/L/CoFeB 구성을 제공한다. 또한, 자유 층(FL)은 FL1/DL1/Ru/DL2/FL2 구성을 가질 수 있고, FL1 및 FL2는 중간 Ru 층을 통해 반강자성적으로 커플링되는 전술한 바와 같은 PMA를 가진 2개의 자기 층 또는 라미네이트(laminate)이다. DL1 및 DL2는 앞에서 설명한 바와 같은 더스팅 층이다.
일부 실시형태에서, 캡핑 층(29)은, 자유 층과의 계면을 따라 계면 수직 이방성을 유도함으로써 자유 층에서 PMA를 향상시키기 위한 MgO 또는 MgTaOx와 같은 금속 산화물이다. 다른 실시형태에서, 캡핑 층은, 예를 들어, Ru/Ta/Ru 또는 MgO/Ru/Ta인 캡핑 층 스택을 제공하기 위한 Ru 및 Ta 중 하나 이상이 최상부 층을 갖는다.
도 5를 참조하면, 본 개시에 따라 MTJ(2)가 형성된 상부 스핀 밸브 실시형태가 도시되어 있다. 기판(10) 상에 시드 층(24)(또는 25-1 또는 25-2)이 형성되고, 이어서 자유 층(28), 터널 장벽(27), 기준 층(26), 및 캡핑 층(29)이 순차적으로 자유 층 상에 놓인다. 기준 층이 SyAP 구성을 가질 때, AP1 층(26c)은 터널 장벽과 접촉하고, AP2 층(26a)은 기준 층 스택 내의 최상부 층이다. 자유 층은 시드 층 스택에서 템플릿 층의 상부 표면(23t)과 접촉하고 평활한 상부 표면을 가지며, 여기서 상부 표면(23t)과 연관된 피크 대 피크 두께 변화 값은 자유 층의 상부 표면(28t)에서 실질적으로 재생되는 것으로 여겨진다. 자유 층은, 바람직하게 Ru인 층(28b)을 통해 반강자성으로 커플링된 2 개의 자기 층(FL1(28a) 및 FL2(28c))을 포함할 수 있다. 따라서, FL1 층 및 FL2 층에서의 자화(28m1 및 28m2)는 각각, 층들의 평면에 수직이고, 반대 방향으로 정렬된다. FL1 및 FL2 각각은 기준 층에 대해 앞서 기술된 바와 같은 (Co/X)n 라미네이트일 수 있거나, FL1, FL2 중 하나 또는 둘다는 Co, Fe, CoFe, 및 이들의 Ni와 B 중 하나 또는 양자와의 합금 중 하나 이상일 수 있다. 또한, 자유 층은 FL1/DL1/Ru/DL2/FL2 구성을 가질 수 있다.
도 6에 도시된 다른 하부 스핀 밸브 실시형태에서, MTJ(1)는, 자유 층(28)과 캡핑 층(29) 사이에 쌍극자 층(32)으로서 작용하는 제2 시드 층 스택(25-1) 및 PMA 층을 삽입함으로써 MTJ(3)를 제공하도록 수정된다. 따라서, MTJ는 기판(10)의 상부 표면과 접촉하는 제1 시드 층(SL1) 스택(24)(또는 25-1 또는 25-2) 및 SL1/RL/터널 장벽/FL/스페이서/SL2/쌍극자 층/캡핑 층 구성에서 스페이서(31)의 상부 표면과 접촉하는 제2 시드 층(SL2) 스택을 갖는다. 스페이서는 자유 층으로부터 산소를 얻는 Ta 및 Mg 중 하나를 포함하지만 이에 한정되지 않는 물질이다. 선택적으로 층(24 또는 25-2)인 제2 시드 층 스택은 고온 프로세싱 후에 PMA를 그 안에 유지하기 위해 PMA 층을 위한 하부 층으로서 사용된다. 쌍극자 층은 바람직하게는 MTJ(1)에서 층(26)에 대해 전술한 다층 중 하나인 조성물을 갖는 (Co/X)n 라미네이트이다.
본 개시는 또한, 여기에 개시된 실시형태에서의 시드 층 스택을 형성하는 방법을 포함한다. 시드 층을 포함하는 MTJ 스택 내의 모든 층은, 다수의 타겟을 갖는 초고 진공 DC 마그네트론 스퍼터 챔버 및 적어도 하나의 산화 챔버를 포함하는 Anelva C-7100 스퍼터 성막 시스템 등과 같은 스퍼터링 시스템의 DC 스퍼터링 챔버에서 성막될 수 있다. 통상적으로, 높은 리스퍼터링 속도 층(21) 및 낮은 리스퍼터링 속도 층(22)을 포함하는 시드 층 스택을 위한 스퍼터 성막 프로세스는, Ar 등의 불활성 가스 및 5 × 10-8와 5 × 10-9 torr 사이의 베이스 압력을 포함한다. 압력이 낮을수록 보다 균일한 필름이 성막될 수 있다. 성막 프로세스 동안 스퍼터 성막 챔버의 온도는 100℃ 내지 400℃에서 변할 수 있고, 각각의 시드 층을 형성하기 위해 하나 이상의 타겟에 인가되는 순방향 전력은 일반적으로 20W 내지 5000W의 범위이다.
캡핑 층에 대한 터널 장벽 및 금속 산화물(포함된 경우)은, 먼저 제1 금속층을 성막하고, 제1 금속층을 자연 산화(NOX) 또는 라디칼 산화(ROX) 프로세스로 산화시킨 다음, 산화된 제1 금속 층 상에 제2 금속 층을 성막함으로써 제조된다. 후속 어닐링 단계 동안, 산소는 제2 금속 층으로 이동하여 제2 금속을 산화시킨다. 일부 실시형태에서, 하나 이상의 추가의 금속 층이 터널 장벽 스택에 성막되고, 최상부 금속 층이 성막되고 이어서 터널 장벽(27)을 생성하기 위해 어닐링에 의해 산화되기 전에, 각각 NOX 또는 ROX 프로세스에 의해 각각 산화된다.
MTJ 내에 모든 층이 형성되면, 1분 내지 1시간의 기간동안 330℃ 내지 400℃의 온도로 구성된 어닐링 프로세스가 수행된다. 그 후에, 잘 알려진 포토리소그래피 및 에칭 시퀀스에 의해 기판(10) 상에 복수의 MTJ 엘리먼트를 형성하기 위해 스핀 밸브 스택이 패터닝될 수 있다. 기판이 하부 전극인 실시형태에서, 일부 경우에 하부 전극은 위에 놓인 스핀 밸브 스택과 동시에 패터닝되어 향상된 기술 디자인을 위한 더 높은 밀도의 패터닝된 구조를 가능하게 한다.
[실시예 1]
본 개시의 장점을 입증하기 위해, n=3인 PMA를 갖는 (Co/Ni)n 다층 스택이 2개의 상이한 시드 층 상에 제조되었다. 도 1 구조를 나타내는 기준 샘플 내의 시드 층은 제1 웨이퍼 상에 형성된 TaN20/NiCr50 스택을 갖고, TaN 두께는 20 옹스트롬이고 NiCr 두께는 50 옹스트롬이다. 도 2 실시형태로부터 취해진 제2 시드 층은 제2 웨이퍼 상에 형성된 TaN20/Mg7/CoFeB10/NiCr50 스택을 갖고, Mg(7 옹스트롬 두께)는 높은 리스퍼터링 속도 층(21)이고, CoFeB(10 옹스트롬 두께)는 비정질 층(22)이다. 각각의 웨이퍼는 400℃에서 30분 동안 어닐링되고, Kerr 현미경을 사용하여 도 8에 도시된 바와 같이 Kerr 신호 대 수직 필드를 측정하는데, 여기서 곡선(50)은 기준 웨이퍼로부터의 신호이고, 곡선(51)은 도 2에 도시된 제1 실시형태에 따라 형성된 시드 층 스택을 가진 웨이퍼로부터 얻어진다. 곡선은 본질적으로 동일한 PMA 강도를 나타낸다.
그 후, 웨이퍼는 390℃에서 300분 동안 어닐링하고 도 9에 도시된 바와 같이 수직 필드에 대한 Kerr 신호의 제2 플롯이 얻어진다. 곡선(51a)에 따른 도 2 실시형태에 대한 제1 Kerr 측정과 비교하여 단지 PMA에서 약간의 열화가 있다. 그러나, 기준 샘플은 곡선(50a)으로 표시된 바와 같이 제2 어닐링 단계의 결과로서 상당한 PMA 열화를 나타낸다. 따라서, 본 개시의 시드 층 스택은 약 400℃에서 장시간 가열하는 동안 위에 놓인 자기 층에서 PMA를 실질적으로 유지하는데 유리한 반면, 기준 샘플은 동일한 어닐링 기간 동안 실질적인 PMA를 유지하지 못한다.
[실시예 2]
본 개시의 시드 층 스택에 의해 제공되는 템플릿 층 상부 표면에서 감소 된 피크 대 피크 거칠기의 이점을 나타내는 제2 실험에서, 본 발명자들에 의해 미리 제조된 TaN20/Mg7/NiCr50 구성을 갖는 시드 층 스택이 - 여기서 각 층 뒤의 숫자는 옹스트롬 단위의 두께임 - 기판 상에 형성되었다. 비교를 위해, 제3 실시형태에 따른 21a/22a/21b/22b 스택을 갖는 적층 평활 층이 성막되고 그 위에 TaN/Mg/NiCr 시드 층 스택이 성막되어 Mg25/CoFeB20/Mg50/CoFeB20/TaN20/Mg7/NiCr50 구성이 제공되었다. 최상부 NiCr 층 상부 표면의 피크 대 피크 거칠기를 결정하기 위해 TEM을 사용함으로써 각 시드 층 스택이 평가된다. TaN/Mg/NiCr 스택에 대해 2 nm의 피크 대 피크 거칠기가, 적층된 평활 층을 갖는 시드 층 스택에 대해 단지 0.5 nm로 현저하게 감소된 것을 발견하였다. 따라서, 더 평활한 템플릿 층 상부 표면은, 시드 층 스택에 평활 층을 삽입함으로써 달성되고, 연장된 시간 기간, 통상적으로 1분 내지 10시간 동안 약 400 ℃로 어닐링과 같은 고온 프로세싱 후에 위에 놓인 자기 층에서 PMA를 실질적으로 유지하는 이점을 책임지는 것으로 여겨진다.
여기에 기술된 실시형태의 시드 층 스택은 상당한 추가 비용없이 종래의 프로세스 및 물질을 사용함으로써 형성되며 제조 환경에서 용이하게 구현될 수 있다.
본 개시가 바람직한 실시형태를 참조하여 특히 도시되고 설명되었지만, 통상의 기술자는 본 개시의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항의 다양한 변경이 이루어질 수 있음을 이해할 것이다.

Claims (23)

  1. 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체로서,
    (a) 기판 상에 형성되고, Zr, ZrN, Nb, NbN, Mo, MoN, TiN, W, WN, 및 Ru 중 하나 이상, 또는 Ta 또는 TaN을 가진 상기 물질들 중 하나 이상인 버퍼 층;
    (b) 제1 결합 에너지를 가진 물질로 만들어지고, "성막된" 제1 피크 대 피크 거칠기를 가진 제1 표면을 갖고, 상기 버퍼 층 상에 형성된, 제1 평활 층(S1); 및
    (c) 비결정질 또는 나노 결정질이고 상기 제1 결합 에너지보다 큰 제2 결합 에너지를 갖는 물질로 만들어지는 제2 평활 층(S2) - 상기 S2 층의 성막은 "성막된" 제1 피크 대 피크 거칠기보다 실질적으로 작은 제2 피크 대 피크 거칠기를 갖는 제2 표면을 갖는 S1 층을 제공하기 위한 상기 S1 층의 리스퍼터링을 초래하고, 상기 S2 층은 제2 표면 상에 형성되고, 상부 제2 층은 제2 피크 대 피크 거칠기를 갖는 제3 표면을 갖는 것임 -
    를 포함하는, 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체.
  2. 제1항에 있어서,
    상기 다층 구조체에서의 최상부 층이고, 상기 제2 피크 대 피크 거칠기를 가진 상부 표면을 갖고, 위에 놓인 자기 층 내에 PMA를 촉진하기 위한 (111) 결정 배향을 갖는, 템플릿 층(template layer)을 더 포함하는, 다층 구조체.
  3. 제1항에 있어서,
    상기 S2 층의 제3 표면과 접촉하는, 상기 제1 결합 에너지를 가진 제3 층; 및
    상기 제2 결합 에너지를 가진 비결정질 또는 나노 결정질이며, 상기 제3 층의 상부 표면과 접촉하는 제4 층
    을 더 포함하는, 다층 구조체.
  4. 제2항에 있어서,
    상기 템플릿 층은, NiW, NiMo, NiCr, NiFeCr, Hf, Hf/NiCr, Hf/NiFeCr, NiCr/Hf, 또는 NiFeCr/Hf 중 하나인 것인, 다층 구조체.
  5. 제1항에 있어서,
    상기 제1 층은, Mg, Al, Si, C, B, Mn, Rb, Zn, 및 Ti 중 하나 이상인 것인, 다층 구조체.
  6. 제1항에 있어서,
    상기 상부 제2 층은 TaN, SiN, 및 CoFeM 합금 중 하나이고, M은 성막시 상기 CoFeM 합금을 비정질로 만드는 콘텐트(content)를 가진 B, P, Ta, Zr, Si, Cu, Hf, Mo, W, 및 Nb 중 하나인 것인, 다층 구조체.
  7. 제1항에 있어서,
    상기 S1 층은 약 3 내지 100 옹스트롬의 두께를 갖는 것인, 다층 구조체.
  8. 제1항에 있어서,
    상기 S2 층은 약 1 내지 100 옹스트롬의 두께를 갖는 것인, 다층 구조체.
  9. 제2항에 있어서,
    상기 위에 놓인 자기 층은, 상기 템플릿 층의 상부 표면과 접촉하고, 하부 스핀 밸브 구조를 가진 자기 터널 접합(magnetic tunnel junction; MTJ) 내의 기준 층이거나 상부 스핀 밸브 구조를 가진 MTJ 내의 자유 층인 것인, 다층 구조체.
  10. 제1항에 있어서,
    상기 위에 놓인 자기 층은, 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM) 디바이스, 스핀 토크 오실레이터(spin torque oscillator; STO), 스핀트로닉 디바이스(spintronic device), 또는 판독 헤드 센서 내의 기준 층, 자유 층, 또는 쌍극자 층(dipole layer)인 것인, 다층 구조체.
  11. 제9항에 있어서,
    상기 MTJ는, 상기 하부 스핀 밸브 구조를 갖고, 상기 기준 층 상의 터널 장벽, 상기 터널 장벽 층 상의 자유 층, 및 최상부 캡핑 층을 더 포함하는 것인, 다층 구조체.
  12. 제9항에 있어서,
    상기 MTJ는, 상기 상부 스핀 밸브 구조를 갖고, 상기 자유 층 상의 터널 장벽, 상기 터널 장벽 층 상의 기준 층, 및 최상부 캡핑 층을 더 포함하는 것인, 다층 구조체.
  13. 제11항에 있어서,
    상기 기준 층은 상기 템플릿 층의 상부 표면, 중간 반강자성 커플링 층, 및 최상부 AP1 층과 접촉하는 AP2 층과의 합성 반평행(synthetic antiparallel; SyAP) 구조를 갖는 것인, 다층 구조체.
  14. 제12항에 있어서,
    상기 기준 층은 상기 터널 장벽 층의 상부 표면, 중간 반강자성 커플링 층, 및 최상부 AP2 층과 접촉하는 AP1 층과의 합성 반평행(SyAP) 구조를 갖는 것인, 다층 구조체.
  15. 제2항에 있어서,
    상기 위에 놓인 자기 층은, 적층 스택(D/X)n을 포함하고, D는 Co, CoFe, 또는 CoFeR이고, X는 Pt, Pd, Ni, NiCo, Ni/Pt, 또는 NiFe이고, n은 2 내지 30이고, R은 Mo, Mg, Ta, W, 또는 Cr 중 하나인 것인, 다층 구조체.
  16. 자기 터널 접합(MTJ)을 형성하는 방법으로서,
    (a) 기판 상에 버퍼 층을 형성하는 단계 - 상기 버퍼 층은 Zr, ZrN, Nb, NbN, Mo, MoN, TiN, W, WN, 및 Ru 중 하나 이상, 또는 Ta 또는 TaN을 가진 상기 물질들 중 하나 이상임 - ;
    (b) 상기 버퍼 층 상에 시드 층 스택(SL1)을 형성하는 단계로서, 시드 층 스택(SL1)을 형성하는 단계는,
    (1) 상기 버퍼 층 상에 제1 결합 에너지를 가진 제1 시드 층을 스퍼터 성막하는 단계 - 상기 제1 시드 층은 제1 피크 대 피크 거칠기를 가진 제1 표면을 가짐 - ;
    (2) 비결정질 또는 나노 결정질이고 상기 제1 시드 층에 대하여 상기 제1 결합 에너지보다 큰 제2 결합 에너지를 가진 제2 시드 층을 스퍼터 성막하는 단계 - 상기 제1 시드 층 상의 제2 표면은 상기 제1 피크 대 피크 거칠기보다 실질적으로 작은 제2 피크 대 피크 거칠기를 갖고, 상기 제2 시드 층은 상기 제2 표면 상에 형성되고, 상기 제2 시드 층은 상기 제2 피크 대 피크 거칠기를 갖는 제3 표면을 가짐 - ; 및
    (3) 상기 SL1 스택에서 최상부 층을 형성하기 위해 템플릿 시드 층을 스퍼터 성막하는 단계 - 상기 템플릿 시드 층은 상기 제2 피크 대 피크 거칠기를 갖는 상부 표면으로 (111) 결정 배향을 갖고, 위에 놓인 자기 층 내에 수직 자기 이방성(PMA)를 촉진하는 것임 - ;
    (c) 상기 템플릿 층의 상부 표면과 접촉하는 상기 위에 놓인 자기 층을 성막하는 단계
    를 포함하는, 자기 터널 접합(MTJ)을 형성하는 방법.
  17. 제16항에 있어서,
    상기 제2 시드 층은, Ar인 불활성 가스, 5 × 10-8 내지 5 × 10-9 torr 사이의 베이스 압력, 400℃까지의 스퍼터 성막 챔버 온도, 및 하나 이상의 타겟에 인가되는 20 W 내지 5000 W의 순방향 전력을 포함하는 프로세스로 스퍼터 성막되는 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  18. 제16항에 있어서,
    상기 템플릿 시드 층은, NiW, NiMo, NiCr, NiFeCr, Hf, Hf/NiCr, Hf/NiFeCr, NiCr/Hf, 또는 NiFeCr/Hf 중 하나인 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  19. 제16항에 있어서,
    상기 위에 놓인 자기 층은 하부 스핀 밸브 구조를 가진 자기 터널 접합(MTJ)내의 기준 층이고, 상기 MTJ는 상기 기준 층 상의 터널 장벽, 상기 터널 장벽 층 상의 자유 층, 및 최상부 캡핑 층을 더 포함하는 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  20. 제16항에 있어서,
    상기 위에 놓인 자기 층은 상부 스핀 밸브 구조를 가진 자기 터널 접합(MTJ)내의 자유 층이고, 상기 MTJ는 상기 자유 층 상의 터널 장벽, 상기 터널 장벽 층 상의 기준 층, 및 최상부 캡핑 층을 더 포함하는 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  21. 제16항에 있어서,
    상기 SL1 스택을 형성하는 단계는, 상기 제2 시드 층의 상부 표면과 접촉하는, 상기 제1 결합 에너지를 가진 제3 시드 층을 스퍼터 성막하고, 이어서, 상기 템플릿 층을 성막하기 전에 상기 제3 시드 층 상에 상기 제2 결합 에너지를 가진 제4 층을 스퍼터 성막하는 단계를 더 포함하는 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  22. 제16항에 있어서,
    상기 제1 시드 층은, Mg, Al, Si, C, B, Mn, Rb, Zn, 및 Ti 중 하나인 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
  23. 제16항에 있어서,
    상기 제2 시드 층은 TaN, SiN, 및 CoFeM 합금 중 하나이고, M은 성막시 상기 CoFeM 합금을 비정질로 만드는 콘텐트(content)를 가진 B, P, Ta, Zr, Si, Cu, Hf, Mo, W, 및 Nb 중 하나인 것인, 자기 터널 접합(MTJ)을 형성하는 방법.
KR1020197037679A 2017-05-19 2018-05-15 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체 KR102327452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/599,755 US10115892B2 (en) 2015-11-23 2017-05-19 Multilayer structure for reducing film roughness in magnetic devices
US15/599,755 2017-05-19
PCT/US2018/032637 WO2018213223A1 (en) 2017-05-19 2018-05-15 Multilayer structure for reducing film roughness in magnetic devices

Publications (2)

Publication Number Publication Date
KR20200010415A true KR20200010415A (ko) 2020-01-30
KR102327452B1 KR102327452B1 (ko) 2021-11-17

Family

ID=62455852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037679A KR102327452B1 (ko) 2017-05-19 2018-05-15 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체

Country Status (5)

Country Link
US (3) US10115892B2 (ko)
KR (1) KR102327452B1 (ko)
CN (1) CN110710009B (ko)
DE (1) DE112018002604B4 (ko)
WO (1) WO2018213223A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780299B2 (en) 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US9934797B2 (en) * 2016-04-26 2018-04-03 Tdk Corporation Multilayer element including base multilayer body, magnetic sensor and microwave assisted magnetic head
US10460752B2 (en) * 2016-12-08 2019-10-29 Western Digital Technologies, Inc. Spin-torque oscillator with multilayer seed layer between the write pole and the free layer in a magnetic recording write head
CN110197873B (zh) * 2018-02-27 2023-04-25 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
US20190304521A1 (en) * 2018-03-28 2019-10-03 Globalfoundries Singapore Pte. Ltd. Magnetic random access memory structures, integrated circuits, and methods for fabricating the same
US11114605B2 (en) * 2018-08-12 2021-09-07 HeFeChip Corporation Limited Composite storage layer for magnetic random access memory devices
US10997993B1 (en) 2019-03-22 2021-05-04 Western Digital Technologies, Inc. Spin-torque oscillator with multilayer seed layer between the write pole and the free layer in a magnetic recording write head
CN111816760B (zh) * 2019-04-11 2023-07-14 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法
CN112490352B (zh) * 2019-09-11 2023-10-27 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
DE102019126320B4 (de) 2019-09-30 2024-03-28 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
CN113328033A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111509120A (zh) * 2020-04-21 2020-08-07 浙江驰拓科技有限公司 磁性隧道结及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150097255A1 (en) * 2010-06-04 2015-04-09 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
US20150340598A1 (en) * 2014-05-21 2015-11-26 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116527B1 (en) 1996-09-30 2006-10-03 Kabushiki Kaisha Toshiba Magnetoresistance effect device having hard magnetic film structural body
US6122150A (en) 1998-11-09 2000-09-19 International Business Machines Corporation Antiparallel (AP) pinned spin valve sensor with giant magnetoresistive (GMR) enhancing layer
US6205052B1 (en) 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
JP2001325704A (ja) 2000-05-15 2001-11-22 Nec Corp 磁気抵抗効果センサ、磁気抵抗効果センサの製造方法、磁気抵抗検出システム、および磁気記憶システム
US6937446B2 (en) 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
JP4382333B2 (ja) 2002-03-28 2009-12-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US20040087163A1 (en) 2002-10-30 2004-05-06 Robert Steimle Method for forming magnetic clad bit line
US20040184311A1 (en) 2003-03-18 2004-09-23 Manish Sharma Magnetic sensor
JP4095498B2 (ja) 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
US20050110004A1 (en) 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7345854B2 (en) 2004-07-13 2008-03-18 Headway Technologies, Inc. GMR sensor having a reference layer with movable magnetization
JP4981249B2 (ja) * 2004-12-22 2012-07-18 シャープ株式会社 磁気抵抗効果素子
US7839605B2 (en) 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP5038117B2 (ja) 2007-12-14 2012-10-03 キヤノンアネルバ株式会社 トンネル型磁気抵抗多層膜製造方法
US8216703B2 (en) 2008-02-21 2012-07-10 Everspin Technologies, Inc. Magnetic tunnel junction device
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8563147B2 (en) 2009-06-24 2013-10-22 Headway Technologies, Inc. Thin seeded Co/Ni multilayer film with perpendicular anisotropy for read head sensor stabilization
KR101115039B1 (ko) 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
JP2011138954A (ja) 2009-12-28 2011-07-14 Canon Anelva Corp 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法
US8300356B2 (en) 2010-05-11 2012-10-30 Headway Technologies, Inc. CoFe/Ni Multilayer film with perpendicular anistropy for microwave assisted magnetic recording
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
US9019758B2 (en) 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
JP5148673B2 (ja) 2010-09-17 2013-02-20 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US8274811B2 (en) 2010-11-22 2012-09-25 Headway Technologies, Inc. Assisting FGL oscillations with perpendicular anisotropy for MAMR
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
WO2016048376A1 (en) 2014-09-26 2016-03-31 Intel Corporation Amorphous seed layer for improved stability in perpendicular sttm stack
US9673385B1 (en) * 2016-03-24 2017-06-06 Headway Technologies, Inc. Seed layer for growth of <111> magnetic materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150097255A1 (en) * 2010-06-04 2015-04-09 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
US20150340598A1 (en) * 2014-05-21 2015-11-26 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure

Also Published As

Publication number Publication date
US20170256703A1 (en) 2017-09-07
US20190088866A1 (en) 2019-03-21
CN110710009B (zh) 2022-12-02
US10115892B2 (en) 2018-10-30
DE112018002604T5 (de) 2020-03-05
KR102327452B1 (ko) 2021-11-17
WO2018213223A1 (en) 2018-11-22
DE112018002604B4 (de) 2023-08-24
CN110710009A (zh) 2020-01-17
US20190140168A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US11563170B2 (en) Fully compensated synthetic ferromagnet for spintronics applications
KR102327452B1 (ko) 자기 디바이스에서의 필름 거칠기를 감소시키기 위한 다층 구조체
US10868235B2 (en) Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US11309489B2 (en) Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US10490733B2 (en) Seed layer for multilayer magnetic materials
US9373777B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US9082960B2 (en) Fully compensated synthetic antiferromagnet for spintronics applications
US10354707B2 (en) Composite seed layer
US9673385B1 (en) Seed layer for growth of &lt;111&gt; magnetic materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant