KR20200006422A - Method for manufacturing a semiconductor device - Google Patents
Method for manufacturing a semiconductor device Download PDFInfo
- Publication number
- KR20200006422A KR20200006422A KR1020180080150A KR20180080150A KR20200006422A KR 20200006422 A KR20200006422 A KR 20200006422A KR 1020180080150 A KR1020180080150 A KR 1020180080150A KR 20180080150 A KR20180080150 A KR 20180080150A KR 20200006422 A KR20200006422 A KR 20200006422A
- Authority
- KR
- South Korea
- Prior art keywords
- pressure
- film
- semiconductor device
- manufacturing
- chamber
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더 상세하게는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선하는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for removing impurities in a film after film formation of the semiconductor device and for improving film characteristics.
일반적으로, 반도체 소자의 제조 방법은 증착을 통한 막을 형성하는 공정을 포함할 수 있다. In general, the method of manufacturing a semiconductor device may include a process of forming a film through deposition.
그런데, 종래에는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선하기 위하여 업계에서 특별히 선호하거나 완벽하게 검증되었다고 특히 잘 알려진 기술이 없었다.However, in the prior art, there is no particularly well-known technique that has been particularly preferred or completely verified in the industry to remove impurities in the film after the formation of the semiconductor device and to improve the properties of the film.
일반적인 종래 기술은 단지 상압 또는 저압에서 반도체 소자의 막 형성 시 불순물을 포함하는 가스를 적게 사용하는 방식을 선택하여 불순물을 제거하고 있다.In general, the related art removes impurities by selecting a method in which a gas containing impurities is less used when forming a semiconductor device film at normal pressure or low pressure.
한편, 3차원 반도체 소자들, 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들의 등장에 따라 스텝 커버리지(step coverage)의 규격을 만족하기 위해 막 증착 온도를 보다 저온화하거나 불순물의 함량이 높은 소스를 필연적으로 사용하게 된 탓에 막 내의 불순물 제거가 더욱 어려워지고 있는 실정이다. 따라서, 막 형성 후 막 특성의 열화없이도 막 내에 존재하는 불순물을 제거하여 막의 특성을 개선할 수 있는 반도체 제조 방법이 요구되고 있다.Meanwhile, as 3D semiconductor devices and semiconductor products having high aspect ratios are introduced, in order to satisfy a step coverage specification, a film deposition temperature is lowered or a source having a high impurity content is used. Due to the necessity of use, it is more difficult to remove impurities in the film. Therefore, there is a demand for a semiconductor manufacturing method capable of improving the properties of a film by removing impurities present in the film without deterioration of the film properties after film formation.
본 발명이 해결하고자 하는 기술적 과제는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a semiconductor device capable of removing impurities in a film after film formation of the semiconductor device and improving film characteristics.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 챔버 내의 반도체 소자에 필요한 막을 형성하는 단계; 및 상기 막 형성단계 이후에 상기 챔버를 가압한 뒤 그 가압 압력에 비해 작은 압력으로 감압하는 단계, 또는 상기 막 형성단계 이후에 상기 챔버를 감압한 뒤 그 감압 압력에 비해 보다 큰 압력으로 가압하는 단계를 한번 이상 거치는 변압 단계;를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a film required for a semiconductor device in a chamber; And pressurizing the chamber after the film forming step and depressurizing it to a pressure smaller than the pressurizing pressure, or depressurizing the chamber after the film forming step and then pressurizing the chamber to a higher pressure than the depressurizing pressure. It includes; a transformer step of passing through more than once.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 소자의 막을 어닐링함에 있어서, 상기 반도체 소자의 막을 미리 설정된 온도의 가스 분위기에서 상압 이상의 압력으로 가압 어닐링한 뒤, 상기 가압 어닐링 압력보다 작은 압력으로 감압 어닐링하거나, 반대로 상압 이하의 압력으로 감압 어닐링한 뒤 상기 감압 어닐링 압력보다 큰 압력으로 가압 어닐링하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, in annealing a film of the semiconductor device, the film of the semiconductor device is pressurized and annealed at a pressure higher than or equal to a normal pressure in a gas atmosphere at a predetermined temperature, and then smaller than the pressure annealing pressure. Annealing under reduced pressure with a pressure, or conversely, annealing under reduced pressure with a pressure below normal pressure and then pressure annealing with a pressure greater than the reduced pressure annealing pressure.
본 발명의 실시예에 따르면, 본 발명은 막을 형성한 후 고온의 가스 분위기 하에서 어닐 공정으로 가압하고 급격히 감압함으로써 막 내의 불순물을 제거할 수 있고 조성이나 입자 크기 등 막의 특성을 개선할 수 있다.According to an embodiment of the present invention, the present invention can remove impurities in the film by pressing the annealing process under a high temperature gas atmosphere and rapidly reducing the pressure after forming the film, and can improve the properties of the film, such as composition and particle size.
또한, 본 발명은 반도체 소자의 막 형성 후 독립된 변압 어닐 공정을 진행하므로 폭 넓은 반도체 제조 공정에 적용할 수 있다.In addition, the present invention can be applied to a wide range of semiconductor manufacturing process because the process of the independent transformer annealing after the film formation of the semiconductor device.
또한, 본 발명은 3차원 및 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들에 있어서도 고압으로 인한 균일한 열처리가 가능하며, 급격한 감압으로 인한 불순물의 균일한 탈 가스가 가능하다.In addition, the present invention enables uniform heat treatment due to high pressure even in semiconductor products having three-dimensional and high aspect ratio, and uniform degassing of impurities due to rapid depressurization.
또한, 본 발명은 표면 결합으로 인해 생기는 표면 경화 현상을 억제하여 지속적인 열처리 효과를 유지할 수 있으며, 금속원자들의 이동을 촉진시켜 Grain Boundary 두께를 얇게 하거나 Grain Size를 크게 할 수 있어 금속막의 특성을 개선할 수 있다. In addition, the present invention can maintain a continuous heat treatment effect by suppressing the surface hardening phenomenon caused by the surface bonding, promote the movement of metal atoms to thin the grain boundary thickness or increase the grain size to improve the characteristics of the metal film Can be.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 모식화한 도면이다.
도 5는 종래 기술에 따른 상압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 변압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
2 to 4 are schematic views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
5 is a view for explaining the characteristics of the film by atmospheric pressure annealing according to the prior art.
6 is a view for explaining the characteristics of the film by the transformer annealing according to an embodiment of the present invention.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The same reference numerals among the reference numerals shown in each drawing represent the same members.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as "first" and "second" may be used to describe various components, but the components are not limited by the terms, and the terms are only used to distinguish one component from another component. Used.
본 실시예는 반도체 소자의 막 형성 후 막 내 불순물 제거 및 막의 특성을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.The present embodiment provides a method of manufacturing a semiconductor device capable of removing impurities in a film and improving film characteristics after film formation of the semiconductor device.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 1을 참고하면, 반도체 소자의 제조 방법은 막을 형성하는 단계(S100)와, 막 형성 후 어닐 공정으로서 가압 후 감압하거나, 감압 후 가압하는 변압 단계(S200)를 포함할 수 있다. 본 명세서에서, 반도체 소자의 막을 형성하는 공정에 대한 설명은 생략한다.Referring to FIG. 1, a method of manufacturing a semiconductor device may include forming a film (S100), and a transforming step (S200) to pressurize or depressurize after pressurization as an annealing process after film formation. In this specification, description of the step of forming the film of the semiconductor element is omitted.
변압 단계(S200)는 반도체 소자의 막을 미리 설정된 압력 또는 성막 단계의 압력 이상으로 가압하는 단계와, 미리 설정된 상압 미만의 압력으로 감압하는 단계를 포함할 수 있다. 일례로, 가압 시 제1 내지 제30 기압의 범위에서 반도체 소자의 막을 가압할 수 있으며, 감압 시 제1 토르(torr) 이하의 범위에서 반도체 소자의 막을 감압할 수 있다. The transformer step S200 may include pressing the film of the semiconductor device above a predetermined pressure or a pressure of the film forming step, and reducing the pressure to a pressure less than a predetermined normal pressure. For example, when the pressure is applied, the film of the semiconductor device may be pressed in the range of the first to thirty atmospheres, and when the pressure is reduced, the film of the semiconductor device may be reduced in the range below the first tor.
그리고, 변압 단계(S200)는 미리 설정된 고온의 분위기에서 가압할 수 있다. 여기서, 성막하고자 하는 막의 종류에 따라 원료가스와 환원가스의 종류 및 온도는 변경 설정될 수 있다. 미리 설정된 고온은 100℃ 내지 600℃ 사이에서 설정될 수 있다. 일례로, 반도체 소자에 TiN막을 입히고자 하는 경우 원료가스로는 TiCl4과 N2 또는 NH3 가스가, 후속 변압 열처리 가스로는 H2가 N2 등의 캐리어 가스와 더불어 이용될 수 있다. 여기서, H2가스는 TiN 성막 후, 챔버 내에 남은 염화불순물과 결합된 뒤 챔버 내로부터 제거되는 캐리어 가스로서의 역할을 할 수 있다.In addition, the transformer step S200 may be pressurized in a preset high temperature atmosphere. Here, the type and temperature of the source gas and the reducing gas may be changed according to the type of the film to be formed. The preset high temperature may be set between 100 ° C and 600 ° C. For example, in the case of applying a TiN film to a semiconductor device, the source gas is TiCl.4And N2 Or NH3 The gas is a subsequent transformer heat treatment gas H2N2 It may be used together with a carrier gas such as. Where H2The gas may serve as a carrier gas that is removed from the chamber after the TiN deposition is combined with the chloride impurities remaining in the chamber.
그리고, 변압 단계(S200)는 가압하고 감압하는 어닐 공정을 하나의 단위 싸이클로 가정하면, 단위 싸이클은 적어도 하나 이상의 횟수만큼 반복하여 처리할 수 있다.In addition, when the transformer step S200 assumes an annealing process of pressurizing and depressurizing one unit cycle, the unit cycle may be repeatedly processed at least one or more times.
이와 같이 본 실시예는 반도체 소자의 막 형성 후 막 내 불순을 제거하고 조성이나 입자 크기 등 막의 특성을 개선하기 위해 반도체 소자의 막을 변압 어닐링한다.As described above, the present embodiment transforms and anneals the film of the semiconductor device in order to remove impurities in the film after film formation of the semiconductor device and to improve the properties of the film such as composition and particle size.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 모식화한 도면이다.2 to 4 are schematic views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 2를 참고하면, 도 2는 반도체 소자의 막 내에 불순물(11, 12, 13)이 포함된 것을 모식화한 도면이다. 도 2는 예를 들어, 반도체 소자에 TiN막을 성막하기 위해 챔버 내에 TiCl4와 N2을 포함한 원료가스를 공급하여 성막을 진행한 직후 챔버 내의 상태를 모식화한 도면이다. 부호 20은 Ti를, 부호 21은 N을 나타내며, 11, 12, 13은 Cl을 나타낸다. TiN을 성막한 뒤, 막 내에 있는 불순물 11은 느슨한 결합 상태의 Cl 불순물을 나타내고, 12은 단단한 결합 상태의 Cl불순물을 나타내며, 13은 자유로운 미결합 상태의 Cl불순물을 나타낸다. Cl 불순물을 제거하기 위해 통상적으로는 H2 가스를 주입하여 HCl 상태로 환원시킨다.Referring to FIG. 2, FIG. 2 schematically illustrates that
도 3을 참고하면, 도 3은 반도체 소자에 TiN을 성막한 후, 막을 가압하는 공정을 모식화한 도면이다. 여기서, 수소(H2) 가스 분위기에서 가압하는 경우에는 Ti(20)로부터 느슨한 결합 상태에서 분리된 불순물(11)과 자유로운 미결합 상태의 불순물(13)들은 수소(H2)와 결합하여 기화하기 용이한 비활성화 상태의 HCl(14)이 되고, 단단한 결합 상태의 Cl 불순물(12)마저 그 결합이 깨어져 환원될 가능성이 증가한다. Cl 불순물들은 어느 모로 보나 제거하는 것이 막질에 보다 긍정적인 영향을 가져온다. 가압의 일례로, 100℃ 내지 600℃ 사이에서 대략 400℃의 소스(H) 가스의 분위기 하에서 제1 기압 내지 제30 기압의 범위의 압력으로 반도체 소자의 막을 가압할 수 있다. 도 4는 반도체 소자의 막을 감압하는 공정을 모식화한 도면이다. 도 4를 참고하면 가압 상태에서 급격히 감압하는 경우 Cl 불순물은 HCl 형태로 수소가스(H2)와 함께 배출될 수 있다. 일례로, 제1 토르(torr) 이하의 범위에서 챔버의 압력을 감압할 수 있다. Referring to FIG. 3, FIG. 3 schematically illustrates a process of pressing a film after forming TiN into a semiconductor device. Here, when pressurized in a hydrogen (H 2 ) gas atmosphere,
가압 후 감압하거나, 감압 후 가압하여 챔버 내의 압력을 변화시키는 변압 어닐 싸이클은 필요에 따라 여러 번 반복 처리할 수 있다.The pressure reducing annealing cycle after pressurization or the pressure reducing annealing cycle for changing the pressure in the chamber may be repeated as many times as necessary.
도 5 및 도 6은 변압 어닐 공정에 의한 막의 특성 개선을 설명하기 위한 도면이다. 일례로, 도 5는 종래 기술에 따른 상압 어닐링에 의한 막의 특성을 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시예에 따른 변압 어닐링에 의한 막의 특성을 설명하기 위한 도면이다.5 and 6 are views for explaining the improvement of the characteristics of the film by the transformer annealing process. For example, FIG. 5 is a view for explaining the characteristics of the film by the atmospheric pressure annealing according to the prior art, Figure 6 is a view for explaining the characteristics of the film by the transformer annealing according to an embodiment of the present invention.
도 5 및 도 6을 참고하면, 본 실시예에 따른 반도체 소자의 제조 방법은 막 형성 후 어닐 공정으로 가압하고 감압하는 변압 단계를 포함함으로써, 종래 기술 대비 입자의 크기가 크고 입자 경계선의 두께가 얇다. 이는 마이그레이션(Migration)을 촉진하고 입자 경계선 성장을 억제할 수 있으며, 표면 결합으로 인해 생기는 표면 경화 현상을 억제하여 지속적인 열처리 효과를 유지할 수 있다.5 and 6, the method of manufacturing a semiconductor device according to the present embodiment includes a transforming step of pressurizing and decompressing an annealing process after forming a film, so that the size of the particle is larger and the thickness of the grain boundary is thinner than that of the prior art. . This can promote migration, suppress grain boundary growth, and suppress surface hardening caused by surface bonding, thereby maintaining a continuous heat treatment effect.
이와 같이, 본 실시예는 반도체 소자의 막 형성 후 고온의 가스 분위기 하에서 어닐 공정으로 가압하고 급격히 감압함으로써 막 내의 불순물을 제거할 수 있고 조성이나 입자 크기 등 막의 특성을 개선할 수 있다. 또한, 본 실시예는 반도체 소자의 막 형성 후 독립된 변압 어닐 공정을 진행하므로 폭 넓은 반도체 제조 공정에 적용할 수 있다. As described above, the present embodiment can remove impurities in the film by pressurizing and rapidly reducing the pressure in an annealing process under a high-temperature gas atmosphere after the film formation of the semiconductor device, and can improve the characteristics of the film such as composition and particle size. In addition, the present embodiment can be applied to a wide range of semiconductor manufacturing process because the process of the independent transformer annealing after the film formation of the semiconductor device.
또한, 본 실시예는 3차원 및 높은 종횡비(High Aspect Ratio)를 갖는 반도체 제품들에 있어서도 고압으로 인한 균일한 열처리를 가능하게 하며, 급격한 감압으로 인한 불순물의 균일한 탈 가스를 가능하게 할 수 있다.In addition, the present embodiment may enable uniform heat treatment due to high pressure and even degassing of impurities due to rapid depressurization even in semiconductor products having 3D and high aspect ratio. .
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary and will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
S100: 막 형성 단계
S200: 변압 단계
11: 느슨하게 결합된 불순물
12: 단단하게 결합된 불순물
13: 미결합 상태의 불순물S100: film forming step
S200: transformer stage
11: loosely bound impurities
12: Tightly Bonded Impurities
13: Unbound impurities
Claims (10)
상기 막 형성단계 이후에 상기 챔버를 가압한 뒤 그 가압 압력에 비해 작은 압력으로 감압하는 단계, 또는 상기 막 형성단계 이후에 상기 챔버를 감압한 뒤 그 감압 압력에 비해 보다 큰 압력으로 가압하는 단계를 한번 이상 거치는 변압 단계;를 포함하는 반도체 소자의 제조 방법.Forming a film required for the semiconductor device in the chamber; And
Pressurizing the chamber after the film forming step and depressurizing it to a pressure smaller than the pressurizing pressure; or depressurizing the chamber after the film forming step and then pressurizing the chamber to a higher pressure than the depressurizing pressure. Method of manufacturing a semiconductor device comprising a;
상압보다 큰 압력으로 가압하는 단계를 포함하는 반도체 소자의 제조 방법.The method of claim 1, wherein the pressing step of the transformer step,
A method of manufacturing a semiconductor device comprising the step of pressing at a pressure greater than the normal pressure.
상압보다 작은 압력으로 감압하는 단계를 포함하는 반도체 소자의 제조 방법.The method of claim 2, wherein the decompression step of the transformer step,
A method for manufacturing a semiconductor device comprising the step of reducing the pressure to less than normal pressure.
미리 설정된 고온의 가스 분위기에서 가압하는 단계를 포함하는 반도체 소자의 제조 방법.According to claim 1, wherein the transformer step,
A method of manufacturing a semiconductor device comprising the step of pressurizing in a preset high temperature gas atmosphere.
상기 막의 대상 물질에 따라 변경 설정되는 반도체 소자의 제조 방법.The method of claim 4, wherein the gas,
A method of manufacturing a semiconductor device that is changed and set according to the target material of the film.
상기 막의 대상 물질에 따라 변경 설정되는 반도체 소자의 제조 방법.The method of claim 4, wherein the preset high temperature is
A method of manufacturing a semiconductor device that is changed and set according to the target material of the film.
가압하고 감압하는 어닐 공정을 하나의 단위 싸이클로서 적어도 하나의 횟수만큼 수행하는 반도체 소자의 제조 방법. According to claim 1, wherein the transformer step,
A method for manufacturing a semiconductor device performing an annealing step of pressurizing and depressurizing as at least one number of times as one unit cycle.
상기 챔버 내의 온도를 변경하도록 설정되는 반도체 소자의 제조 방법. According to claim 1, wherein the transformer step,
And a method of manufacturing a semiconductor device to change the temperature in the chamber.
상기 반도체 소자의 막을 미리 설정된 온도의 가스 분위기에서 상압 이상의 압력으로 가압 어닐링한 뒤, 상기 가압 어닐링 압력보다 작은 압력으로 감압 어닐링하거나, 반대로 상압 이하의 압력으로 감압 어닐링한 뒤 상기 감압 어닐링 압력보다 큰 압력으로 가압 어닐링하는 단계를 포함하는 반도체 소자의 제조 방법.In annealing the film of the semiconductor element,
Pressure anneal the film of the semiconductor element to a pressure above the normal pressure in a gas atmosphere at a predetermined temperature, and then anneal the pressure under a pressure less than the pressure annealing pressure, or vice versa Method for manufacturing a semiconductor device comprising the step of annealing by pressure.
상기 막의 대상 물질에 따라 상기 가스와 상기 가스의 온도가 설정되는 반도체 소자의 제조 방법.The method of claim 9,
And the temperature of the gas and the gas is set according to the target material of the film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180080150A KR102540252B1 (en) | 2018-07-10 | 2018-07-10 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180080150A KR102540252B1 (en) | 2018-07-10 | 2018-07-10 | Method for manufacturing a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200006422A true KR20200006422A (en) | 2020-01-20 |
| KR102540252B1 KR102540252B1 (en) | 2023-06-07 |
Family
ID=69367927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180080150A KR102540252B1 (en) | 2018-07-10 | 2018-07-10 | Method for manufacturing a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102540252B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114107958A (en) * | 2020-08-26 | 2022-03-01 | 圆益Ips股份有限公司 | Substrate processing method, substrate processing apparatus, and semiconductor device manufacturing method |
| WO2023113130A1 (en) * | 2021-12-15 | 2023-06-22 | 주식회사 원익아이피에스 | Substrate treatment method |
| US11823907B2 (en) | 2019-10-16 | 2023-11-21 | Wonik Ips Co., Ltd. | Processing method for substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221165A (en) * | 2001-08-30 | 2007-08-30 | Tokyo Electron Ltd | Plasma-cvd film forming method and apparatus |
| KR20110123939A (en) * | 2010-05-10 | 2011-11-16 | 주식회사 원익아이피에스 | Apparatus and method for processing substrate |
| KR20150075066A (en) * | 2011-09-30 | 2015-07-02 | 도쿄엘렉트론가부시키가이샤 | Thin film forming method and film forming apparatus |
| JP2016092029A (en) * | 2014-10-29 | 2016-05-23 | 東京エレクトロン株式会社 | Method for filling recess, and processing device |
| KR20180061499A (en) * | 2016-11-29 | 2018-06-08 | 주식회사 원익아이피에스 | Method of forming Thin film using Low Temperature Plasma Enhanced Chemical Vapor Deposition |
-
2018
- 2018-07-10 KR KR1020180080150A patent/KR102540252B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221165A (en) * | 2001-08-30 | 2007-08-30 | Tokyo Electron Ltd | Plasma-cvd film forming method and apparatus |
| KR20110123939A (en) * | 2010-05-10 | 2011-11-16 | 주식회사 원익아이피에스 | Apparatus and method for processing substrate |
| KR20150075066A (en) * | 2011-09-30 | 2015-07-02 | 도쿄엘렉트론가부시키가이샤 | Thin film forming method and film forming apparatus |
| JP2016092029A (en) * | 2014-10-29 | 2016-05-23 | 東京エレクトロン株式会社 | Method for filling recess, and processing device |
| KR20180061499A (en) * | 2016-11-29 | 2018-06-08 | 주식회사 원익아이피에스 | Method of forming Thin film using Low Temperature Plasma Enhanced Chemical Vapor Deposition |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11823907B2 (en) | 2019-10-16 | 2023-11-21 | Wonik Ips Co., Ltd. | Processing method for substrate |
| CN114107958A (en) * | 2020-08-26 | 2022-03-01 | 圆益Ips股份有限公司 | Substrate processing method, substrate processing apparatus, and semiconductor device manufacturing method |
| TWI771102B (en) * | 2020-08-26 | 2022-07-11 | 南韓商圓益Ｉｐｓ股份有限公司 | Substrate processing method, substrate processing apparatus using the same, and semiconductor device manufacturing method |
| US11965244B2 (en) | 2020-08-26 | 2024-04-23 | Wonik Ips Co., Ltd | Substrate processing method, substrate processing apparatus using the same, and semiconductor device manufacturing method |
| WO2023113130A1 (en) * | 2021-12-15 | 2023-06-22 | 주식회사 원익아이피에스 | Substrate treatment method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102540252B1 (en) | 2023-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200006422A (en) | Method for manufacturing a semiconductor device | |
| CN109920721A (en) | The method being used for producing the semiconductor devices | |
| JP7039667B2 (en) | Board processing method | |
| KR102051668B1 (en) | A PART FOR SEMICONDUCTOR MANUFACTORING WITH SiC DEPOSITION LAYER AND MANUFACTORING METHOD THE SAME | |
| JP2004518283A (en) | Filling method of trench | |
| KR20100116651A (en) | Method for manufacturing bonded wafer | |
| US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| WO2020072203A3 (en) | A thin film treatment process | |
| US9358765B2 (en) | Method for coating and bonding substrates | |
| CN111235547B (en) | Chemical vapor deposition method | |
| US7064055B2 (en) | Method of forming a multi-layer semiconductor structure having a seamless bonding interface | |
| KR20100114884A (en) | Semiconductor substrate surface preparation method | |
| CN105070646A (en) | Preparation method of low-stress silicon nitride film | |
| WO2014128984A1 (en) | Film forming method | |
| KR20150102679A (en) | Method of fabricating nitride film and method of controlling compressive stress of the same | |
| KR20110091743A (en) | Soi wafer manufacturing method | |
| CN108666209B (en) | Manufacturing method of semiconductor substrate | |
| US9711351B2 (en) | Process for densifying nitride film | |
| TWI815248B (en) | Substrate processing method | |
| CN103943465A (en) | Preparation method of silicon oxide film | |
| JP3435061B2 (en) | Method of forming metal wiring film | |
| WO2017161147A1 (en) | Cobalt resistance recovery by hydrogen anneal | |
| KR102026966B1 (en) | Method of reducing defects of polysilicon film | |
| KR100788369B1 (en) | Pip type capacitor and method for manufacturing the same | |
| KR102125508B1 (en) | Method of fabricating nitride film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |