KR20190143426A - 불요파 출력 차단이 가능한 중계기 - Google Patents

불요파 출력 차단이 가능한 중계기 Download PDF

Info

Publication number
KR20190143426A
KR20190143426A KR1020190168313A KR20190168313A KR20190143426A KR 20190143426 A KR20190143426 A KR 20190143426A KR 1020190168313 A KR1020190168313 A KR 1020190168313A KR 20190168313 A KR20190168313 A KR 20190168313A KR 20190143426 A KR20190143426 A KR 20190143426A
Authority
KR
South Korea
Prior art keywords
digital
output
digital signal
power supply
unit
Prior art date
Application number
KR1020190168313A
Other languages
English (en)
Other versions
KR102246970B1 (ko
Inventor
김형호
김권
김희곤
이종구
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to KR1020190168313A priority Critical patent/KR102246970B1/ko
Publication of KR20190143426A publication Critical patent/KR20190143426A/ko
Application granted granted Critical
Publication of KR102246970B1 publication Critical patent/KR102246970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)

Abstract

본 발명의 실시예에 따른 불요파 출력 차단이 가능한 중계기는, 수신된 RF 신호에 관한 디지털 신호를 처리하는 디지털 신호 처리부; 상기 디지털 신호 처리부에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 디지털 종단 출력부; 상기 디지털 신호 처리부 및 상기 디지털 종단 출력부의 동작에 필요한 전력을 공급하는 전원부; 및 상기 전원부에 의한 전력 공급이 차단된 경우, 상기 디지털 신호 처리부로의 전력 공급 차단이 상기 디지털 종단 출력부로의 전력 공급 차단보다 지연되도록, 상기 전원부와 상기 디지털 신호 처리부 사이의 전력 공급 경로에 배치되는 전원 지연부를 포함한다.

Description

불요파 출력 차단이 가능한 중계기{RELAY CAPABLE OF BLOCKING SPURIOUS OUTPUT}
*본 발명은 불요파 출력 차단이 가능한 중계기에 관한 것으로, 더욱 상세하게는 갑작스러운 전원 차단에 의해 발생하는 불요파가 출력되는 것을 차단할 수 있는 불요파 출력 차단이 가능한 중계기에 관한 것이다.
일반적으로, 중계기는 이동통신 시스템에서 기지국의 서비스 영역을 확장하거나 음영 지역을 해소하기 위해 설치된다. 특히, 디지털 이동통신 시스템에서는 RF 신호를 수신하여 RF 신호의 파워를 단순 증폭하는 방식보다는 수신한 RF 신호에서 디지털 신호를 추출하고 추출된 디지털 신호에 대해 디지털 신호 처리 과정을 거친 후 다시 RF 신호로 전송하는 디지털 중계기가 적용되고 있다.
이러한 디지털 중계기에서 예상하지 못한 사고 등으로 인해 전원이 갑자기 오프되는 경우, 전원이 제공되던 디지털 소자들(예를 들어, FPGA, CPU, ADC, DAC, PLL 등) 에서 불요파가 방사될 수 있다. 이러한 불요파가 외부로 출력되는 경우 후단의 PAU(Power Amplification Unit) 등 전체 시스템에 데미지(demage)을 줄 수 있다.
따라서, 디지털 중계기에서는 갑작스러운 전원 오프(off)시 디지털 소자들에서 출력되는 불요파가 신호 전달 경로을 따라 후단으로 출력되는 것을 차단하기 위한 기술이 요구되고 있는 실정이다.
본 발명은 갑작스러운 전원 차단에 의해 디지털 소자에서 발생하는 불요파가 출력되는 것을 차단할 수 있는 불요파 출력 차단이 가능한 중계기를 제공하고자 한다.
본 발명의 일 측면에 따르면, 불요파 출력 차단이 가능한 중계기는,
수신된 RF 신호에 관한 디지털 신호를 처리하는 디지털 신호 처리부;
상기 디지털 신호 처리부에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 디지털 종단 출력부;
상기 디지털 신호 처리부 및 상기 디지털 종단 출력부의 동작에 필요한 전력을 공급하는 전원부; 및
상기 전원부에 의한 전력 공급이 차단된 경우, 상기 디지털 신호 처리부로의 전력 공급 차단이 상기 디지털 종단 출력부로의 전력 공급 차단보다 지연되도록, 상기 전원부와 상기 디지털 신호 처리부 사이의 전력 공급 경로에 배치되는 전원 지연부를 포함한다.
일 실시예에서, 상기 전원부에서 출력되는 전력의 전압 크기와 사전 설정된 임계 전압의 크기를 비교하는 전압 비교부를 더 포함할 수 있다.
여기서, 상기 임계 전압은, 상기 디지털 신호 처리부가 상기 전원부의 전력 공급 차단을 인지하게 되는 인지 전압 보다 큰 값으로 설정된다.
일 실시예에서, 상기 전압 비교부는, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 종단 출력부의 출력을 비활성화(disable)시키는 비활성화 신호를 상기 디지털 종단 출력부로 출력할 수 있다.
일 실시예에서, 상기 전압 비교부는, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 신호 처리부가 '0' 또는 불요파가 방사되지 않는 값을 출력하도록 하는 제어 신호를 상기 디지털 신호 처리부로 출력할 수 있다.
본 발명의 다른 측면에 따르면, 불요파 출력 차단이 가능한 중계기는,
수신된 RF 신호에 관한 디지털 신호를 처리하는 디지털 신호 처리부;
*상기 디지털 신호 처리부에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 디지털 종단 출력부
상기 디지털 신호 처리부 및 상기 디지털 종단 출력부의 동작에 필요한 전력을 공급하는 전원부; 및
상기 전원부에서 출력되는 전력의 전압 크기와 사전 설정된 임계 전압의 크기를 비교하고, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 종단 출력부의 출력을 비활성화(disable)시키는 비활성화 신호를 상기 디지털 종단 출력부로 출력하는 전압 비교부를 포함한다.
일 실시예에서, 상기 전압 비교부는, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 신호 처리부가 '0' 또는 불요파가 방사되지 않는 값을 출력하도록 하는 제어 신호를 상기 디지털 신호 처리부로 출력할 수 있다.
본 발명의 또 다른 측면에 따른 불요파 출력 차단이 가능한 중계기는,
수신된 RF 신호에 관한 디지털 신호를 처리하는 디지털 신호 처리부;
상기 디지털 신호 처리부에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 디지털 종단 출력부;
상기 디지털 신호 처리부 및 디지털 종단 출력부의 동작에 필요한 전력을 출력하는 전원부; 및
상기 전원부에서 출력되는 전력의 전압 크기가 사전 설정된 임계 전압 이하로 떨어진 경우 상기 디지털 신호 처리부가 '0' 또는 불요파가 방사되지 않는 값을 출력하도록 하는 제어 신호를 상기 디지털 신호 처리부로 출력하는 전압 비교부를 포함한다.
일 실시예에서, 상기 디지털 종단 출력부는 디지털-아날로그 변환기일 수 있다.
본 발명의 일 실시예에 따르면, 디지털 중계기 내 디지털 소자에서 갑작스런 전원 차단시 방출되는 불요파가 신호 전달 경로를 따라 후단에 전달되는 것을 차단함으로써 PAU 등과 같은 후단의 시스템 데미지(demage)를 방지할 수 있는 효과가 있다.
도 1은 본 발명이 적용 가능한 일 예의 디지털 중계기의 블록도를 간략히 도시한 도면.
도 2는 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도.
도 3은 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도.
도 4는 본 발명의 제3 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도.
도 5는 전압 비교부에서 비교 대상인 임계 전압과, 전력 공급 차단 인지 전압을 설명하기 위한 예시 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명이 적용 가능한 일 예의 디지털 중계기의 블록도를 간략히 도시한 도면이다.
도 1을 참조하면, 다운링크 신호 전달 경로(즉, 포워드 패스(Forward path)) 상에 그 신호 전달 경로를 따라, 다운 컨버터(10), ADC(Analog to Digital Converter)(12), 디지털 신호 처리부(30), DAC(Digital to Analog Converter)(14), 업 컨버터(16), PAU(Power Amplification Unit)(18)가 배치되고 있다. 또한 업링크 신호 전달 경로(즉, 리버스 패스(Reverse path)) 상에 그 신호 전달 경로를 따라, LNA(Low Noise Amplifier)(28), 다운 컨버터(26), ADC(24), 디지털 신호 처리부(30), DAC(22), 업 컨버터(20)가 배치되고 있다.
다운링크 신호 전달 경로 상의 다운 컨버터(10)는 기지국(Base station)(미도시)으로부터 유선 또는 무선으로 전달된 RF(Radio Frequency) 신호를 입력받고, RF 신호를 IF(Intermediate Frequency) 신호로 주파수 하향 변환을 수행한다. 이와 같이 주파수 하향 변환된 IF 신호는 ADC(12)에 의해 샘플링 처리되어 특정 비트수(예를 들어, 14bit)의 디지털 신호로 변환된다. ADC(12)에 의해 변환된 디지털 신호는 디지털 신호 처리부(30)에 의해 신호 처리되며, 디지털 신호 처리된 신호는 DAC(14)로 입력되어 다시 아날로그 신호로 변환될 수 있다. DAC(14)로부터 출력된 아날로그 신호는 다시 업 컨버터(16)에 의해 RF 신호로 주파수 상향 변환되고, 주파수 상향 변환된 RF 신호는 PAU(18)에 의해 증폭되어 서비스 안테나(미도시)를 통해 서비스 커버리지(Service coverage) 내의 단말들로 출력될 수 있다.
업링크 신호 전달 경로는 위 설명의 다운링크 신호 전달 경로와 신호 전달 방향을 달리하는 동일 기능으로 구성될 수 있다. 즉, 업링크 신호 전달 경로 상의 LNA(28)는 서비스 안테나(미도시)를 통해 입력된 RF 신호를 저잡음 증폭한 후 다운 컨버터(26)로 전달하며, 다운 컨버터(26)는 RF 신호를 IF 신호로 주파수 하향 변환한다. 주파수 하향 변환된 IF 신호는 ADC(24)에 의해 디지털 신호로 변환되고, 변환된 디지털 신호는 디지털 신호 처리부(30)에 의해 디지털 신호 처리된 후 DAC(22)로 입력된다. DAC(22)는 디지털 신호를 아날로그 신호로 변환하고, 변환된 IF 밴드의 아날로그 신호는 업 컨버터(20)에 의해 RF 신호로 주파수 상향 변환되어 기지국(미도시)으로 전달될 수 있다.
이와 같이, 디지털 중계기에서는 디지털 신호 처리를 위한 디지털 신호 처리부(30)가 존재하며, 디지털 신호 처리부(30)는 도 1에 도시된 바와 같이 FPGA(Field Programmable Gate Array)로 구현될 수 있다. 도 1에서는 디지털 신호 처리부(30)가 다운링크 및 업링크 신호 전달 경로에 공통으로 구현되는 것과 같이 도시되었지만, 디지털 신호 처리부(30)는 다운링크와 업링크에 별개로 구현될 수도 있다.
이러한 디지털 신호 처리부(30)는 디지털 신호에 대해 사전 프로그래밍된 처리 알고리즘을 적용하여, 이미지 리젝션(Image Rejection), DC(Direct Current) 성분의 블락킹(blocking), 디지털 필터링, FA(Frequency Allocation) 또는 섹터(sector) 별 신호 처리, 다중화(Multiplexing) 등의 디지털 신호 처리를 수행한다. 이와 같이 디지털 신호 처리부(30)에 의해 신호 처리된 디지털 신호는 디지털 신호 전달 경로의 종단의 출력 디바이스(도 1의 경우, 다운링크 신호 전달 경로 및 업링크 신호 전달 경로 상에서의 디지털 신호 전달의 종단에 배치된 각각의 DAC(14, 22)를 의미함)를 거쳐 외부(즉, 단말 또는 기지국)로 출력되게 된다.
결국, 디지털 중계기에서는 디지털 파트(Digital Part)에서 신호 전달 경로를 기준으로 최종단에 배치된 출력 디바이스를 통해서 불요파가 방사되는 것을 방지할 필요가 있다. 이에 따라 본 발명에서는 디지털 종단 출력 디바이스에서 불요파가 방사되는 것을 방지할 수 있는 다양한 실시예의 방법들은 제안한다. 이하에서 설명할 각 실시예들에서의 디지털 종단 출력부란 도 1을 통해 전술한 바와 같이 다운링크 신호 전달 경로 상에 놓인 디지털 파트의 종단 디바이스일 수도 있고, 업링크 신호 전달 경로 상에 놓인 디지털 파트의 종단 디바이스일 수도 있다. 즉, 이하에서 정의하는 디지털 종단 출력부란, 중계기 내의 디지털 파트에서 신호 전달 경로를 기준으로 할 때 디지털 최종단을 구성하는 신호 출력 디바이스를 의미한다.
이상에서는 후술할 본 발명의 각 실시예에 따른 불요파 출력 차단이 가능한 중계기로서 디지털 RF 중계기를 중심으로 설명하였다. 그러나 이 외에도 본 발명의 각 실시예에 따른 불요파 출력 차단이 가능한 중계기는 분산 안테나 시스템(Distributed Antenna System)을 구성하는 MU(Main Unit) 또는/및 MU와 브랜치 연결되는 RU(Remote Unit)일 수도 있다. 즉, 본 발명의 각 실시예에 따른 불요파 출력 차단 방법은 MU의 역방향 패스(Reverse Path 혹은 Uplink Path)에, RU의 순방향 패스(Forward Path 혹은 Downlink Path)에 적용될 수 있다.
제1 실시예
도 2는 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기는 디지털 신호 처리부(110), 디지털 종단 출력부(130), 전원부(150) 및 전원 지연부(170)를 포함한다. 여기서, 도 2는 도면 도시의 편의 및 설명의 집중을 위해, 본 발명의 실시예에 따른 불요파 출력 차단 기능을 구현하는데 연관되는 구성부만을 도시한 것이며, 이는 후술할 도 3 및 도 4의 경우에도 동일하다.
디지털 신호 처리부(110)는 앞서 설명한 바와 같이, 중계기가 수신한 RF 신호로부터 아날로그-디지털 변환 과정을 통해 출력된 디지털 신호에 대한 디지털 신호 처리를 수행한다. 본 실시예에서 디지털 신호 처리부(110)는 FPGA로 구현되는 것으로 가정한다.
디지털 종단 출력부(130)는 디지털 신호 처리부(110)에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 출력 디바이스이다. 즉, 디지털 종단 출력부(130)는 디지털 중계기 내 디지털 처리가 이루어지는 디지털 블록의 최종단의 요소로서, 본 실시예에서 디지털 종단 출력부(130)는 디지털 처리가 완료된 신호를 아날로그 신호로 변환하여 출력하는 디지털-아날로그 변환기(DAC)일 수 있다.
전원부(150)는 중계기 내에 각 구성부의 동작에 필요한 전력을 공급하기 위한 구성부로서, 본 발명의 실시예에서 디지털 신호 처리부(110) 및 디지털 종단 출력부(130)의 동작에 필요한 전력을 출력할 수 있다.
전원 지연부(170)는 전원부(150)에서 디지털 신호 처리부(110)로 제공되는 전력에 대해 시간 지연을 제공한다. 즉, 전원 지연부(170)는 디지털 신호 처리부(110)로 제공되는 전원에 대해 시간적인 지연을 부여하여, 전원부(150)에 의한 전력 공급이 차단된 경우 디지털 신호 처리부(110)로의 전력 공급의 차단이 디지털 종단 출력부(130)로의 전력 공급 차단보다 지연되도록 하는 역할을 수행한다. 이를 위해, 전원 지연부(170)는 도 2에 도시된 바와 같이, 전원부(150)와 디지털 신호 처리부(110) 사이의 전력 공급 경로 상에 배치될 수 있다.
이상과 같은 구성을 갖는 본 발명의 제1 실시예는, 예상하지 못한 전원부(150)의 고장 또는 외부로부터 제공되는 상용 교류 전력의 정전 등과 같은 갑작스러운 전원 차단 상태가 되는 경우, 전원 지연부(170)에서 제공되는 시간 지연에 의해 디지털 신호 처리부(110)는 디지털 종단 출력부(130)보다 소정 시간 동안 더 전원을 제공 받을 수 있다. 즉, 본 발명의 제1 실시예에서는, 전원 지연부(170)에 의해 디지털 신호 처리부(110)에 제공되는 전원보다 디지털 종단 출력부(130)로 제공되는 전원이 먼저 차단되도록 구현하고 있다.
이와 같이, 본 발명의 제1 실시예는 전원 지연부(170)를 이용하여 디지털 중계기 내의 디지털 블록의 최종 출력을 제공하는 디지털 종단 출력부(130)의 전원을 먼저 오프시킴으로써 디지털 신호 처리부(110)에서 전원 차단에 의한 불요파가 발생하는 경우에도 이러한 불요파가 디지털 블록의 후단으로(예를 들어, 신호 전달 경로에 따라 PAU 등에 까지) 전달되는 것을 차단할 수 있다.
제2 실시예
도 3은 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기는, 디지털 신호 처리부(110), 디지털 종단 출력부(130), 전원부(150) 및 전압 비교부(210)를 포함할 수 있다.
디지털 신호 처리부(110), 디지털 종단 출력부(130) 및 전원부(150)는 전술한 제1 실시예와 실질적으로 동일하므로 그 구성에 대한 상세한 설명을 생략하기로 한다. 또한, 본 발명의 제2 실시예는 제1 실시예의 전원 지연부(170)를 선택적으로 포함할 수도 있다.
본 발명의 제2 실시예에서, 전원 비교부(210)는 전원부(150)에서 출력되는 전력의 전압 크기와 사전 설정된 임계 전압(Vth)의 크기를 비교하고, 전원부(150)에서 출력되는 전력의 전압 크기가 사전 설정된 임계 전압의 크기 이하로 떨어지는 경우 디지털 종단 출력부(130)의 출력을 비활성화(disable)시키는 비활성화 신호를 디지털 종단 출력부(130)로 출력할 수 있다.
전원 비교부(210)에서 전압 비교에 이용되는 임계 전압(Vth)은 전원의 이상을 판단하기 위한 기준이 되는 전압으로서, 전원부(150)의 동작 특성 또는 디지털 신호 처리부(110) 및 디지털 종단 출력부(130)의 전력 특성에 따라 적절하게 사전 설정될 수 있다. 이를 도 5를 참조하여 설명하면 다음과 같다.
도 5에서, 전원 온(on)시의 전원부(150)의 정상 출력 전압의 크기를 Vs라 가정하고, 디지털 신호 처리부(110)가 전원부(150)의 전력 공급 차단을 인지하게 되는 전력 차단 인지 전압의 크기를 Voff라 가정하면, 상기 임계 전압(Vth)은 상기 정상 출력 전압 Vs 보다는 작고, 상기 인지 접압 Voff 보다는 큰 값으로 설정될 수 있다.
이에 따라, 디지털 신호 처리부(110)가 전원부(110)의 전원 공급 차단 사실을 인지하는 시점(도 5의 T_off 참조) 이전에, 디지털 종단 출력부(130)는 전압 비교부(210)로부터 출력된 비활성화 신호에 따라 디지털 종단 출력부(130)의 출력을 먼저 비활성화시킬 수 있게 된다(도 5의 T_disable 시점 참조).
이에 대해서 보다 구체적으로 설명하면 아래와 같다.
전원 비교부(210)는 전원부(150)의 출력 전압과 사전 설정된 임계 전압(Vth)을 두 개의 입력으로 하고 두 입력 전압의 크기에 따라 그 값이 전환되는 신호를 출력할 수 있다. 예를 들어, 전원 비교부(210)는 전원부(150)의 출력 전압이 사전 설정된 임계 전압(Vth)보다 큰 경우 "로우(low)" 상태의 신호를 출력하고, 전원부(150)의 출력 전압이 사전 설정된 임계 전압(Vth) 이하로 떨어진 경우 "하이(high)" 상태의 신호를 출력하도록 구현되거나 그 반대로 구현될 수 있다.
전원 비교부(210)의 출력은 디지털 종단 출력부(130)로 제공되어, 디지털 종단 출력부(130)의 출력 동작을 활성화/비활성화(enable/disable) 시키는데 사용될 수 있다. 일 예로, 디지털 종단 출력부(130)는 집적 소자의 형태로 활성화/비활성화를 결정할 수 있는 단자를 포함할 수 있으며, 전원 비교부(210)의 출력이 이 디지털 종단 출력부(130)의 활성화/비활성화 단자로 제공되어 전원부(150)의 출력 전압이 사전 설정된 임계 전압(Vth)보다 큰 경우 디지털 종단 출력부(130)의 출력을 비활성화(disable)시킬 수 있다.
이와 같이, 본 발명의 제2 실시예는 전원부(150)의 전력이 완전히 오프되기 이전에 디지털 블록의 최종 출력을 제공하는 디지털 종단 출력부(130)의 출력을 먼저 중단시킴으로써 디지털 신호 처리부(110)에서 전원 차단에 의한 불요파가 발생하는 경우에 이 불요파가 디지털 블록의 후단으로 전달되는 것을 차단할 수 있다.
제3 실시예
도 4는 본 발명의 제3 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도이다.
도 4를 참조하면, 본 발명의 제3 실시예에 따른 불요파 출력 차단이 가능한 중계기는 디지털 신호 처리부(110), 디지털 종단 출력부(130), 전원부(150) 및 전압 비교부(310)를 포함할 수 있다.
디지털 신호 처리부(110), 디지털 종단 출력부(130) 및 전원부(150)는 전술한 제1 실시예 및 제2 실시예와 실질적으로 동일하므로 그 구성에 대한 상세한 설명을 생략하기로 한다. 또한, 본 발명의 제3 실시예는 제1 실시예의 전원 지연부(170)를 선택적으로 포함할 수 있다.
본 발명의 제3 실시예에서, 전원 비교부(310)는 전원부(150)에서 출력되는 전력의 전압 크기와 사전 설정된 임계 전압(Vth)의 크기를 비교하고, 전원부(150)에서 출력되는 전력의 전압 크기가 사전 설정된 임계 전압(Vth)의 크기 이하로 떨어지는 경우 디지털 신호 처리부(110)의 동작을 제어할 수 있다. 이 때, 디지털 신호 처리부(110)는 전압 비교부(310)의 제어에 따라 출력을 '0'로 유지하거나 디지털 종단 출력부(130)를 통해 불요파가 방사되지 않는 값을 출력할 수 있다.
제2 실시예와 유사하게, 전원 비교부(310)로 입력되는 임계 전압(Vth)은 전원의 이상을 판단하기 위한 기준이 되는 전압으로 전원부(150)의 동작 특성 또는 디지털 신호 처리부(130) 및 디지털 종단 출력부(150)의 전력 특성에 따라 적절하게 사전 설정될 수 있다. 이에 대해서는 앞선 제2 실시예를 통해 상세히 설명하였는 바, 중복된 설명은 생략하기로 한다.
이에 따라, 전원 비교부(310)는 전원부(150)의 출력 전압과 사전 설정된 임계 전압(Vth)을 두 개의 입력으로 하고 두 입력 전압의 크기에 따라 그 값이 전환되는 신호("하이"상태 신호 및 "로우" 상태 신호)를 출력할 수 있다.
전원 비교부(310)의 출력은 디지털 신호 처리부(110)로 제공되어, 디지털 신호 처리부(110)의 출력을 결정하는데 사용될 수 있다. 예를 들어, 디지털 신호 처리부(110)가 FPGA인 경우, FPGA의 출력을 입력에 상관없이 '0'로 유지하도록 제어하는 단자로 전원 비교부(310)의 출력이 제공될 수 있다. 즉, 전원부(150)의 출력 전압이 사전 설정된 임계 전압(Vth) 이하로 떨어지는 경우, 디지털 신호 처리부(110)에 제공되는 전원 비교부(310)의 출력에 의해 디지털 신호 처리부(110)의 출력이 '0'를 유지하거나 그 외 디지털 종단 출력부(130)를 통해 불요파를 발생시키지 않는 값이 되도록 할 수 있다.
이와 같이, 본 발명의 제3 실시예는 전원부(150)의 전력이 완전히 오프되기 이전에 디지털 신호 처리부(110)의 출력을 '0' 또는 불요파를 발생시키지 않는 신호가 되게 함으로써 디지털 신호 처리부(110)에서 전원 오프에 의한 불요파 발생을 차단할 수 있으며 나아가가 디지털 블록의 후단으로 불요파가 전달되는 것을 차단할 수 있다.
한편, 본 발명의 제3 실시예에서, 전압 비교부(310)의 출력은 선택적으로 디지털 종단 출력부(130)로 제공되어 제2 실시예와 같은 디지털 종단 출력부(130)의 비활성화를 통한 불요파 차단 동작도 함께 이루어질 수도 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
110 : 디지털 신호 처리부
130 : 디지털 종단 출력부
150 : 전원부
170 : 전원 지연부
210, 310 : 전압 비교부

Claims (3)

  1. 수신된 RF 신호에 관한 디지털 신호를 처리하는 디지털 신호 처리부;
    상기 디지털 신호 처리부에 의해 처리된 디지털 신호를 입력받고, 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되는 디지털 종단 출력부
    상기 디지털 신호 처리부 및 상기 디지털 종단 출력부의 동작에 필요한 전력을 공급하는 전원부; 및
    상기 전원부에서 출력되는 전력의 전압 크기와 사전 설정된 임계 전압의 크기를 비교하고, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 종단 출력부의 출력을 비활성화(disable)시키는 비활성화 신호를 상기 디지털 종단 출력부로 출력하는 전압 비교부-여기서 상기 임계 전압은, 상기 디지털 신호 처리부가 상기 전원부의 전력 공급 차단을 인지하게 되는 인지 전압 보다 큰 값으로 설정됨-
    를 포함하는 불요파 출력 차단이 가능한 중계기.
  2. 제1항에 있어서,
    상기 전압 비교부는, 상기 전원부에서 출력되는 전력의 전압 크기가 상기 임계 전압 이하로 떨어진 경우 상기 디지털 신호 처리부가 '0' 또는 불요파가 방사되지 않는 값을 출력하도록 하는 제어 신호를 상기 디지털 신호 처리부로 출력하는, 불요파 출력 차단이 가능한 중계기.
  3. 제1항 내지 제2항 중 어느 한 항에 있어서,
    상기 디지털 종단 출력부는 디지털-아날로그 변환기인, 불요파 출력 차단이 가능한 중계기.
KR1020190168313A 2019-12-16 2019-12-16 불요파 출력 차단이 가능한 중계기 KR102246970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190168313A KR102246970B1 (ko) 2019-12-16 2019-12-16 불요파 출력 차단이 가능한 중계기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168313A KR102246970B1 (ko) 2019-12-16 2019-12-16 불요파 출력 차단이 가능한 중계기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192228A Division KR102243875B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기

Publications (2)

Publication Number Publication Date
KR20190143426A true KR20190143426A (ko) 2019-12-30
KR102246970B1 KR102246970B1 (ko) 2021-04-30

Family

ID=69103430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168313A KR102246970B1 (ko) 2019-12-16 2019-12-16 불요파 출력 차단이 가능한 중계기

Country Status (1)

Country Link
KR (1) KR102246970B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US20140308043A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US20140308043A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems

Also Published As

Publication number Publication date
KR102246970B1 (ko) 2021-04-30

Similar Documents

Publication Publication Date Title
US10742305B2 (en) Output muting are active repeater systems
EP1041832A2 (en) Radio repeater device
US9609691B2 (en) Remote radio equipment
US9041469B1 (en) High-efficiency power module
US20200304276A1 (en) Selectable band suppression for a distributed antenna system
KR20190143426A (ko) 불요파 출력 차단이 가능한 중계기
KR102243875B1 (ko) 불요파 출력 차단이 가능한 중계기
US10027522B2 (en) Transmission system
KR102243876B1 (ko) 분산 안테나 시스템에서의 리모트 유닛
JP6178265B2 (ja) 衛星通信装置及び送信電力制御方法
KR102129061B1 (ko) 불요파 출력 차단이 가능한 중계기
US10448323B2 (en) Node unit of distributed antenna system
KR20180120938A (ko) 공공안전증폭시스템
KR102189739B1 (ko) 분산 안테나 시스템에서의 노드 유닛
US10298181B2 (en) Low-noise amplification device, method, and attenuation adjustment program
US9949217B2 (en) Transmit power control method and system in mobile communications device
US11924776B1 (en) System for controlling the emissions of a repeater
KR20160081126A (ko) 디지털 출력의 dc 제거 장치
US20250038717A1 (en) Software-defined radio with power amplifier protection
JP4674077B2 (ja) ブースタ
JP2016136702A (ja) 無線通信装置、無線通信方法、及び無線通信プログラム
JP2017130877A (ja) 無線受信装置及び無線受信方法
JP2015173356A (ja) 衛星通信装置および送信電力制御方法
JP6075012B2 (ja) 無線機
JP2011077961A (ja) ヘリコプター搭載増幅システム

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20191216

Patent event code: PA01071R01D

Filing date: 20141229

Application number text: 1020140192228

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200102

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201008

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210426

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210426

End annual number: 3

Start annual number: 1

PG1601 Publication of registration