KR102129061B1 - 불요파 출력 차단이 가능한 중계기 - Google Patents

불요파 출력 차단이 가능한 중계기 Download PDF

Info

Publication number
KR102129061B1
KR102129061B1 KR1020140192227A KR20140192227A KR102129061B1 KR 102129061 B1 KR102129061 B1 KR 102129061B1 KR 1020140192227 A KR1020140192227 A KR 1020140192227A KR 20140192227 A KR20140192227 A KR 20140192227A KR 102129061 B1 KR102129061 B1 KR 102129061B1
Authority
KR
South Korea
Prior art keywords
digital
signal
output
repeater
unit
Prior art date
Application number
KR1020140192227A
Other languages
English (en)
Other versions
KR20160080434A (ko
Inventor
김형호
김권
이종구
김희곤
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to KR1020140192227A priority Critical patent/KR102129061B1/ko
Priority to PCT/KR2015/014451 priority patent/WO2016108602A1/ko
Priority to US15/084,875 priority patent/US10448323B2/en
Publication of KR20160080434A publication Critical patent/KR20160080434A/ko
Application granted granted Critical
Publication of KR102129061B1 publication Critical patent/KR102129061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/202—Repeater circuits; Relay circuits using mechanical devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/205—Repeater circuits; Relay circuits using tuning forks or vibrating reeds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)

Abstract

중계기의 전원이 온(on) 되었을 때, 중계 신호에 관한 디지털 출력을 비활성화(disable) 상태로 유지시키는 회로 구성을 갖는 출력 제어 회로부; 및 상기 중계기의 전원이 온 됨에 따라 실행되는 상기 중계기 내의 디지털 파트(Digital Part)의 동작 초기화(initialization) 과정이 완료된 이후, 디지털 출력이 활성화(enable)되도록 하는 출력 활성화 제어 신호를 출력하는 제어부를 포함하는 디지털 중계기가 제공된다.

Description

불요파 출력 차단이 가능한 중계기{RELAY CAPABLE OF BLOCKING SPURIOUS OUTPUT}
본 발명은 불요파 출력 차단이 가능한 중계기에 관한 것으로, 더욱 상세하게는 전원 온(on)시 디지털 출력에서 불요파가 출력되는 것을 차단할 수 있는 불요파 출력 차단이 가능한 중계기에 관한 것이다.
일반적으로, 중계기는 이동통신 시스템에서 기지국의 서비스 영역을 확장하거나 음영 지역을 해소하기 위해 설치된다. 특히, 디지털 이동통신 시스템에서는 RF 신호를 수신하여 RF 신호의 파워를 단순 증폭하는 방식보다는 수신한 RF 신호에서 디지털 신호를 추출하고 추출된 디지털 신호에 대해 디지털 신호 처리 과정을 거친 후 다시 RF 신호로 전송하는 디지털 중계기가 적용되고 있다.
이러한 디지털 중계기에서는 전원 온(on)시 디지털 소자들(예를 들어, FPGA, CPU, ADC, DAC, PLL 등)의 초기화 과정이 필요하다. 이러한 디지털 소자들의 초기화 과정 중에 디지털 출력이 활성화(Enable)될 경우 디지털 출력에서 불요파가 방사될 수 있다. 이러한 불요파가 외부로 출력되는 경우 후단의 PAU(Power Amplification Unit) 등 전체 시스템에 데미지(demage)을 줄 수 있다.
따라서, 디지털 중계기에서 전원 온(on) 디지털 출력에서 불요파가 출력되는 것을 차단할 수 있는 기술이 요구된다.
본 발명은 전원 온(on)시 디지털 출력에서 불요파가 출력되는 것을 차단할 수 있는 불요파 출력 차단이 가능한 중계기를 제공하고자 한다.
본 발명의 일 측면에 따르면, 디지털 중계기에 있어서,
중계기의 전원이 온(on) 되었을 때, 중계 신호에 관한 디지털 출력을 비활성화(disable) 상태로 유지시키는 회로 구성을 갖는 출력 제어 회로부; 및
상기 중계기의 전원이 온 됨에 따라 실행되는 상기 중계기 내의 디지털 파트(Digital Part)의 동작 초기화(initialization) 과정이 완료된 이후, 디지털 출력이 활성화(enable)되도록 하는 출력 활성화 제어 신호를 출력하는 제어부를 포함하는 디지털 중계기가 제공된다.
일 실시예에서, 상기 디지털 파트는, 신호 전달 경로를 기준으로 디지털 파트의 시작단을 구성하며 아날로그 중계 신호를 디지털 신호로 변환하는 디지털 전단 출력부와, 상기 변환된 디지털 신호에 관한 디지털 신호 처리를 수행하는 디지털 신호 처리부와, 상기 신호 전달 경로를 기준으로 디지털 파트의 최종단을 구성하며 상기 신호 처리된 디지털 신호를 아날로그 신호로 다시 변환하는 디지털 종단 출력부를 디지털 구성부로서 포함하고,
상기 출력 제어 회로부는, 중계기 전원이 온 되었을 때, 상기 디지털 전단 출력부, 상기 디지털 신호 처리부, 상기 디지털 종단 출력부 중 적어도 하나의 출력을 비활성화된 상태로 유지되도록 하는 신호를 상기 회로를 통해서 상기 적어도 하나의 디지털 구성부로 전달할 수 있다.
일 실시예에서, 상기 제어부는, 상기 출력 제어 회로부를 통해서 또는 디지털 출력 비활성화 상태인 디지털 구성부로 직접, 상기 출력 활성화 제어 신호를 전달할 수 있다.
일 실시예에서, 상기 출력 제어 회로부는, 중계기의 전원이 온 되었을 때, 신호 전달 경로에 따라 상기 디지털 파트의 후단에 배치되는 PAU(Power Amplification Unit)의 출력을 비활성화 상태로 유지시키는 회로 구성을 더 포함할 수 있다.
일 실시예에서, 상기 출력 제어 회로부는, 상기 출력 활성화 제어 신호가 상기 제어부로부터 수신된 경우, 상기 PAU의 동작을 활성화시키는 PAU 활성화 제어 신호를 상기 PAU로 전달할 수 있다.
일 실시예에서, 상기 제어부는, 상기 디지털 파트의 동작 초기화 과정의 완료 여부에 추가하여, 중계기 내의 PLL(Phase Lock Loop) 락(lock) 신호, 입력된 중계 신호, 중계기 알람 신호 중 적어도 하나에 기초한 이상 유무에 관한 판별을 수행하고, 판별 결과 정상 상태로 판별된 경우에 한하여 상기 출력 활성화 제어 신호를 출력할 수 있다.
본 발명의 일 실시예에 따르면, 디지털 중계기의 전원 온(on)시 디지털 출력에서 불요파가 방사되어 신호 전달 경로를 따라 후단에 전달되는 것을 차단함으로써 PAU 등과 같은 후단의 시스템 데미지(demage)를 방지할 수 있는 효과가 있다.
도 1은 본 발명이 적용 가능한 일 예의 디지털 중계기의 블록도를 간략히 도시한 도면.
도 2는 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도.
도 3은 본 발명의 제1 실시예에 따른 불요파 출력 차단 방법에 관한 순서도.
도 4는 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도.
도 5는 본 발명의 제2 실시예에 따른 불요파 출력 차단 방법에 관한 순서도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명이 적용 가능한 일 예의 디지털 중계기의 블록도를 간략히 도시한 도면이다.
도 1을 참조하면, 다운링크 신호 전달 경로(즉, 포워드 패스(Forward path)) 상에 그 신호 전달 경로를 따라, 다운 컨버터(10), ADC(Analog to Digital Converter)(12), 디지털 신호 처리부(30), DAC(Digital to Analog Converter)(14), 업 컨버터(16), PAU(Power Amplification Unit)(18)가 배치되고 있다. 또한 업링크 신호 전달 경로(즉, 리버스 패스(Reverse path)) 상에 그 신호 전달 경로를 따라, LNA(Low Noise Amplifier)(28), 다운 컨버터(26), ADC(24), 디지털 신호 처리부(30), DAC(22), 업 컨버터(20)가 배치되고 있다.
다운링크 신호 전달 경로 상의 다운 컨버터(10)는 기지국(Base station)(미도시)으로부터 유선 또는 무선으로 전달된 RF(Radio Frequency) 신호를 입력받고, RF 신호를 IF(Intermediate Frequency) 신호로 주파수 하향 변환을 수행한다. 이와 같이 주파수 하향 변환된 IF 신호는 ADC(12)에 의해 샘플링 처리되어 특정 비트수(예를 들어, 14bit)의 디지털 신호로 변환된다. ADC(12)에 의해 변환된 디지털 신호는 디지털 신호 처리부(30)에 의해 신호 처리되며, 디지털 신호 처리된 신호는 DAC(14)로 입력되어 다시 아날로그 신호로 변환될 수 있다. DAC(14)로부터 출력된 아날로그 신호는 다시 업 컨버터(16)에 의해 RF 신호로 주파수 상향 변환되고, 주파수 상향 변환된 RF 신호는 PAU(18)에 의해 증폭되어 서비스 안테나(미도시)를 통해 서비스 커버리지(Service coverage) 내의 단말들로 출력될 수 있다.
업링크 신호 전달 경로는 위 설명의 다운링크 신호 전달 경로와 신호 전달 방향을 달리하는 동일 기능으로 구성될 수 있다. 즉, 업링크 신호 전달 경로 상의 LNA(28)는 서비스 안테나(미도시)를 통해 입력된 RF 신호를 저잡음 증폭한 후 다운 컨버터(26)로 전달하며, 다운 컨버터(26)는 RF 신호를 IF 신호로 주파수 하향 변환한다. 주파수 하향 변환된 IF 신호는 ADC(24)에 의해 디지털 신호로 변환되고, 변환된 디지털 신호는 디지털 신호 처리부(30)에 의해 디지털 신호 처리된 후 DAC(22)로 입력된다. DAC(22)는 디지털 신호를 아날로그 신호로 변환하고, 변환된 IF 밴드의 아날로그 신호는 업 컨버터(20)에 의해 RF 신호로 주파수 상향 변환되어 기지국(미도시)으로 전달될 수 있다.
이와 같이, 디지털 중계기에서는 디지털 신호 처리를 위한 디지털 신호 처리부(30)가 존재하며, 디지털 신호 처리부(30)는 도 1에 도시된 바와 같이 FPGA(Field Programmable Gate Array)로 구현될 수 있다. 도 1에서는 디지털 신호 처리부(30)가 다운링크 및 업링크 신호 전달 경로에 공통으로 구현되는 것과 같이 도시되었지만, 디지털 신호 처리부(30)는 다운링크와 업링크에 별개로 구현될 수도 있다.
이러한 디지털 신호 처리부(30)는, 디지털 신호 전달 경로의 전단(前端)에 배치된 ADC(12, 24)에 의해 디지털 변환된 디지털 신호에 대해 사전 프로그래밍된 처리 알고리즘을 적용하여, 이미지 리젝션(Image Rejection), DC(Direct Current) 성분의 블락킹(blocking), 디지털 필터링, FA(Frequency Allocation) 또는 섹터(sector) 별 신호 처리, 다중화(Multiplexing) 등의 디지털 신호 처리를 수행한다. 이와 같이 디지털 신호 처리부(30)에 의해 신호 처리된 디지털 신호는 디지털 신호 전달 경로의 종단의 출력 디바이스(도 1의 경우, 다운링크 신호 전달 경로 및 업링크 신호 전달 경로 상에서의 디지털 신호 전달의 종단(終端)에 배치된 각각의 DAC(14, 22)를 의미함)를 거쳐 외부(즉, 단말 또는 기지국)로 출력되게 된다.
결국, 디지털 중계기에서는 디지털 파트(Digital Part)에서 신호 전달 경로를 기준으로 최종단에 배치된 출력 디바이스를 통해서 불요파가 방사되는 것을 방지할 필요가 있다. 이에 따라 본 발명에서는 디지털 종단 출력 디바이스에서 불요파가 방사되는 것을 방지할 수 있는 다양한 실시예의 방법들은 제안한다.
이하에서 설명할 각 실시예들에서의 디지털 종단 출력부란 도 1을 통해 전술한 바와 같이 다운링크 신호 전달 경로 상에 놓인 디지털 파트의 종단 디바이스일 수도 있고, 업링크 신호 전달 경로 상에 놓인 디지털 파트의 종단 디바이스일 수도 있다. 즉, 이하에서 정의하는 디지털 종단 출력부란, 중계기 내의 디지털 파트에서 신호 전달 경로를 기준으로 할 때 디지털 최종단을 구성하는 디지털 구성부를 의미한다. 이와 유사하게 각 실시예들에서의 디지털 전단 출력부란 디지털 파트에서 신호 전달 경로를 기준으로 할 때 디지털 시작단을 구성하는 디지털 구성부를 의미한다.
이상에서는 후술할 본 발명의 각 실시예에 따른 불요파 출력 차단이 가능한 중계기로서 디지털 RF 중계기를 중심으로 설명하였다. 그러나 이 외에도 본 발명의 각 실시예에 따른 불요파 출력 차단이 가능한 중계기는 분산 안테나 시스템(Distributed Antenna System)을 구성하는 MU(Main Unit) 또는/및 MU와 브랜치 연결되는 RU(Remote Unit)일 수도 있다. 즉, 본 발명의 각 실시예에 따른 불요파 출력 차단 방법은 MU의 역방향 패스(Reverse Path 혹은 Uplink Path)에, RU의 순방향 패스(Forward Path 혹은 Downlink Path)에 적용될 수 있다.
제1 실시예
도 2는 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도이고, 도 3은 본 발명의 제1 실시예에 따른 불요파 출력 차단 방법에 관한 순서도이다. 이하, 도 2 및 도 3을 참조하여, 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기에 관하여 설명한다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 불요파 출력 차단이 가능한 중계기는 전원부(110), 디지털 파트(200), 출력 제어 회로부(120)를 포함한다. 여기서, 디지털 파트(200)에는 도 2에 도시된 바와 같이 디지털 전단 출력부(210), 디지털 신호 처리부(220), 디지털 종단 출력부(230), 제어부(240)가 탑재될 수 있다. 물론 디지털 보드(200)에는 도 2에 도시된 구성부 이외에도 다양한 디지털 소자가 더 탑재될 수 있을 것이다.
도 2는 도면 도시의 편의 및 설명의 집중을 위해, 본 발명의 실시예에 따른 불요파 출력 차단 기능을 구현하는데 연관되는 구성부만을 도시한 것이며, 이는 후술할 도 4의 경우에도 동일하다. 또한 본 실시예에서, 디지털 전단 출력부(210)는 ADC(Analog to Digital Converter)이고, 디지털 종단 처리부(230)는 DAC(Digital to Analog Converter)이며, 제어부(240)는 CPU(Central Processing Unit)로 구현되고, 디지털 신호 처리부(220)는 FPGA(Field Programmable Gate Array)로 구현되는 것으로 가정한다(이하, 도 4에서도 동일함).
디지털 전단 출력부(210)는 중계기가 수신한 RF 신호로부터 아날로그-디지털 변환을 통해 디지털 신호를 출력한다. 물론 이때, 디지털 전단 출력부(210)로 입력되는 아날로그 신호는 IF 신호로 주파수 하향 변환된 신호일 수 있음은 앞서 도 1을 통해 설명한 바이다.
디지털 신호 처리부(220)는 디지털 전단 출력부(210)에 의해 변환된 디지털 신호를 입력받고, 입력된 디지털 신호에 대한 디지털 신호 처리를 수행한다. 디지털 신호 처리부(220)의 기능 및 역할에 대해서는 앞서 도 1을 통해 설명하였는 바, 여기서는 중복되는 설명은 생략한다.
디지털 종단 출력부(230)는 신호 전달 경로를 기준으로 디지털 신호 전달의 종단에 배치되며, 디지털 신호 처리부(220)에 의해 처리된 디지털 신호를 입력받아 이를 아날로그 신호로 다시 변환한다. 즉, 디지털 종단 출력부(130)는 디지털 중계기 내 디지털 처리가 이루어지는 디지털 파트의 최종단의 디지털 구성부이다.
전원부(110)는 중계기 내에 각 구성부의 동작에 필요한 전력을 공급하기 위한 구성부로서, 본 발명의 실시예에서 디지털 파트(200) 내의 디지털 구성부들과 출력 제어 회로부(120)의 동작에 필요한 전력을 출력할 수 있다.
출력 제어 회로부(120)는 디지털 파트(200) 내의 중계 신호(즉, 다운링크 신호 또는 업링크 신호)에 관한 디지털 출력을 제어하기 위한 하드웨어적 회로 구성을 포함한다. 또한 제어부(240)도 디지털 파트(200) 내의 중계 신호에 관한 디지털 출력을 제어하기 위한 기능을 수행한다. 이는 후술할 도 3의 순서도의 설명을 통해 명확히 이해될 수 있을 것이다. 여기서, 디지털 출력이란, 디지털 구성부를 통한 신호 출력을 통칭하는 용어로서 명명되며, 출력 신호 자체가 아날로그 신호인지 또는 디지털 신호인지는 무관하다.
이하, 본 발명의 제1 실시예의 불요파 출력 차단 방식에 대하여, 도 3의 순서도를 중심으로 도 2의 블록도를 함께 참조하여 설명한다.
도 3의 단계 S110에 따라 중계기의 전원이 온(on) 되었을 때, 디지털 파트(200)의 내의 디지털 구성부에서의 디지털 출력을 비활성화(disable) 상태가 유지된다(도 3의 단계 S120 참조). 이와 같은 디지털 출력의 비활성화 상태의 유지는, 일 실시예에서, 출력 제어 회로부(120)와 디지털 구성부 간의 하드웨어적 회로 연결 구성에 의해 구현될 수 있다. 일 예로, 중계기 전원이 온 되었을 때, 출력 제어 회로부(120)로부터 디지털 구성부의 출력 제어 단자로 그 디지털 출력이 비활성화되도록 하는 신호(Low 또는 High 신호)가 강제 인가되도록 회로 구현이 될 수 있다. 이에 따라, 중계기 전원이 온 된 상태에서도 디지털 구성부에 의한 신호 출력은 이루어지지 않는 비활성화 상태에 놓일 수 있다.
이때, 디지털 출력이 비활성화 상태를 유지하는 디지털 구성부는, 도 2에 도시된 디지털 전단 출력부(210), 디지털 신호 처리부(220), 디지털 종단 출력부(230) 중 적어도 하나일 수 있다. 위의 전부에서 디지털 출력이 비활성화 상태가 유지되도록 회로 구현될 수도 있고, 그 중 어느 하나 또는 어느 2개의 디지털 출력이 비활성화 상태가 유지되도록 회로 구현될 수도 있을 것이다. 즉, 다운링크 또는 업링크 신호의 신호 전달 경로를 가정할 때, 중계기 후단의 PAU 등의 최종 출력단으로 불요파가 전달되지 않도록 하는 목적이 달성되는 한도에서 어떤 디지털 구성부의 디지털 출력을 비활성화 상태로 유지할 지는 설계자의 선택 사항일 수 있다. 다만, PAU 등의 최종 출력단으로 불요파를 직접 전달하는 디지털 구성부는 도 2에서 디지털 종단 출력부(230)이므로, 디지털 종단 출력부(230)의 디지털 출력이 비활성화 상태로 유지되도록 회로 구현하는 방식이 먼저 고려(선호)될 수는 있을 것이다. 다만, 본 실시예에서는 중계기 전원 온(on)시, 디지털 전단 출력부(210), 디지털 신호 처리부(220), 디지털 종단 출력부(230)의 디지털 출력이 모두 비활성화 상태를 유지하는 것으로 가정하여 설명하기로 한다.
상술한 단계 S120 이후, 디지털 파트(200) 내의 각 디지털 소자(구성부)의 동작 초기화(initialization)가 수행된다(도 3의 단계 S130). 디지털 중계기에서는 중계기 전원이 온 되었을 때 디지털 파트의 동작 초기화 과정이 자동 실행되게 되는데, 이 과정이 끝나기 이전에 디지털 구성부들이 활성화(enable)되는 경우에는 디지털 출력으로서 불요파가 방사될 수 있다. 따라서, 본 발명의 실시예에서는 디지털 파트의 동작 초기화 과정이 완료된 이후에 비로소 디지털 구성부들에 의한 디지털 출력이 활성화되도록 구현(도 3의 단계 S150 참조)함으로써, 불요파 방사로 인한 시스템 데미지 문제를 해결할 수 있다.
이를 위해, 도 2의 제어부(240)는, 중계기 전원이 온 됨에 따라 실행되는 디지털 파트의 동작 초기화 과정이 완료된 이후, 디지털 출력이 활성화되도록 하는 출력 활성화 제어 신호(도 2의 Enable Control signal 참조)를 출력할 수 있다. 이때, 출력 활성화 제어 신호는 도 2에 도시된 바와 같이 출력 제어 회로부(120)로 전달되고, 이를 전달받은 출력 제어 회로부(120)는 디지털 출력이 활성화 상태로 전환되게 하는 신호(도 2의 Enable 1 ~ 3 참조)를 각 디지털 구성부로 인가할 수 있다. 물론 도 2에 도시된 예시와 달리, 상기 출력 활성화 제어 신호는 제어부(240)로부터 각 디지털 구성부로 직접 인가 또는 전달될 수도 있을 것이다.
이상에서는 디지털 파트의 동작 초기화 과정이 완료된 이후에 바로 디지털 출력을 활성화시키는 방식에 대하여 설명하였지만, 디지털 출력을 활성화시키는 시점은 위와 다를 수도 있다. 예를 들어, 디지털 파트의 동작 초기화 과정이 완료된 이후에도, 도 3의 단계 S140에서와 같이, 중계기 내의 PLL(Phase Lock Loop) 락(lock) 신호, 입력된 중계 신호, 중계기 알람 신호 중 적어도 하나에 기초한 이상 유무를 확인하고, 중계기가 정상 상태에 놓인 경우에 한하여 디지털 출력을 활성화시킬 수도 있을 것이다. 즉, 도 3의 단계 S140은 구현 방식에 따라 생략되어도 무방하다(이는 도 5의 단계 S240도 마찬가지임).
도 3의 단계 S140의 경우, 제어부(240)는, 디지털 파트의 동작 초기화 과정의 완료 여부에 추가하여, 중계기 내의 PLL(Phase Lock Loop) 락(lock) 신호, 입력된 중계 신호, 중계기 알람 신호 중 적어도 하나에 기초한 이상 유무에 관한 판별을 수행하고, 판별 결과 정상 상태로 판별된 경우에 한하여 앞서 설명한 출력 활성화 제어 신호를 출력하게 될 것이다.
제2 실시예
도 4는 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기의 블록도이고, 도 5는 본 발명의 제2 실시예에 따른 불요파 출력 차단 방법에 관한 순서도이다. 이하, 도 4 및 도 5를 참조하여, 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기에 관하여 설명한다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기는 전원부(110), 디지털 보드(200), 출력 제어 회로부(120), PAU(130)를 포함한다. 도 4에서는 디지털 보드(200)에 디지털 전단 출력부(210), 디지털 신호 처리부(220), 디지털 종단 출력부(230), 제어부(240)가 탑재된 경우가 도시되고 있다.
본 발명의 제2 실시예에 따른 불요파 출력 차단이 가능한 중계기는, 앞서 설명한 제1 실시예의 방식이 채용됨과 함께, 불요파 출력 차단을 위하여 아날로그 출력의 최종단에 해당하는 PAU(130)의 동작도 제어하는 방식이 이용된다.
이하에서는 앞선 도 2 및 도 3에 따른 제1 실시예에서와 중복되는 설명은 생략하고, 도 5의 순서도를 참조하여 제2 실시예에서 추가된 내용을 중심으로 설명하기로 한다. 즉, 도 5의 단계 S210, 단계 S230, 단계 S240은 각각 앞선 도 3의 단계 S110, 단계 S130, 단계 S140과 본질적으로 동일한 프로세스이다.
다만, 도 5에서는 도 3의 단계 S120에 대응되는 단계 S220에서, 중계기 전원이 온 되었을 때, 디지털 출력을 비활성화 상태로 유지하는 것에 추가하여 PAU(130)의 동작을 비활성화 상태로 유지한다. 이를 위해, 출력 제어 회로부(120)는 중계기의 전원 온 시 PAU(130)의 동작을 비활성화 상태로 유지시키는 회로 구성을 포함할 수 있다.
이에 따라, 도 5의 단계 S250에서는, 단계 S230 또는/및 단계 S240 이후에, 디지털 출력을 활성화 상태로 전환시키고 또한 PAU(130)의 동작도 활성화 상태로 전환시키고 있다. 이를 위해, 출력 제어 회로부(120)는 제어부(240)로부터 앞서 설명한 출력 활성화 제어 신호(도 3의 Enable Control Signal 참조)가 수신된 경우 PAU(130)의 동작을 활성화 시키는 PAU 활성화 제어 신호(도 3의 Enable 4 참조)를 PAU(130)로 전달할 수 있다.
이를 통해서, 도 5의 제2 실시예에서는, 중계기의 전원 온 시, 디지털 출력 이외에도 PAU 동작을 비활성화시키는 방식으로, 불요파 출력의 방사에 따른 시스템 데미지 문제를 보다 확실히 방지할 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
110 : 전원부
120 : 출력 제어 회로부
130 : PAU(Power Amplification Unit)
200 : 디지털 파트(Digital Part)
210 : 디지털 전단 출력부
220 : 디지털 신호 처리부
230 : 디지털 종단 출력부

Claims (6)

  1. 디지털 중계기에 있어서,
    중계기의 전원이 온(on) 되었을 때, 중계 신호에 관한 디지털 출력을 비활성화(disable) 상태로 유지시키는 회로 구성을 갖는 출력 제어 회로부; 및
    상기 중계기의 전원이 온 됨에 따라 실행되는 상기 중계기 내의 디지털 파트(Digital Part)의 동작 초기화(initialization) 과정이 완료된 이후, 디지털 출력이 활성화(enable)되도록 하는 출력 활성화 제어 신호를 출력하는 제어부
    를 포함하되,
    상기 디지털 파트는, 신호 전달 경로를 기준으로 디지털 파트의 시작단을 구성하며 아날로그 중계 신호를 디지털 신호로 변환하는 디지털 전단 출력부와, 상기 변환된 디지털 신호에 관한 디지털 신호 처리를 수행하는 디지털 신호 처리부와, 상기 신호 전달 경로를 기준으로 디지털 파트의 최종단을 구성하며 상기 신호 처리된 디지털 신호를 아날로그 신호로 다시 변환하는 디지털 종단 출력부를 디지털 구성부로서 포함하고,
    상기 출력 제어 회로부는, 중계기 전원이 온 되었을 때, 상기 디지털 전단 출력부, 상기 디지털 신호 처리부, 상기 디지털 종단 출력부 중 적어도 하나의 출력을 비활성화된 상태로 유지되도록 하는 신호를 상기 회로를 통해서 상기 적어도 하나의 디지털 구성부로 전달하는, 디지털 중계기.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어부는, 상기 출력 제어 회로부를 통해서 또는 디지털 출력 비활성화 상태인 디지털 구성부로 직접, 상기 출력 활성화 제어 신호를 전달하는, 디지털 중계기.
  4. 제1항에 있어서,
    상기 출력 제어 회로부는, 중계기의 전원이 온 되었을 때, 신호 전달 경로에 따라 상기 디지털 파트의 후단에 배치되는 PAU(Power Amplification Unit)의 동작을 비활성화 상태로 유지시키는 회로 구성을 더 포함하는, 디지털 중계기.
  5. 제4항에 있어서,
    상기 출력 제어 회로부는, 상기 출력 활성화 제어 신호가 상기 제어부로부터 수신된 경우, 상기 PAU의 동작을 활성화시키는 PAU 활성화 제어 신호를 상기 PAU로 전달하는, 디지털 중계기.
  6. 제1항에 있어서,
    상기 제어부는, 상기 디지털 파트의 동작 초기화 과정의 완료 여부에 추가하여, 중계기 내의 PLL(Phase Lock Loop) 락(lock) 신호, 입력된 중계 신호, 중계기 알람 신호 중 적어도 하나에 기초한 이상 유무에 관한 판별을 수행하고, 판별 결과 정상 상태로 판별된 경우에 한하여 상기 출력 활성화 제어 신호를 출력하는, 디지털 중계기.
KR1020140192227A 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기 KR102129061B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140192227A KR102129061B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기
PCT/KR2015/014451 WO2016108602A1 (ko) 2014-12-29 2015-12-29 분산 안테나 시스템의 노드 유닛
US15/084,875 US10448323B2 (en) 2014-12-29 2016-03-30 Node unit of distributed antenna system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192227A KR102129061B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기

Publications (2)

Publication Number Publication Date
KR20160080434A KR20160080434A (ko) 2016-07-08
KR102129061B1 true KR102129061B1 (ko) 2020-07-01

Family

ID=56502831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192227A KR102129061B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기

Country Status (1)

Country Link
KR (1) KR102129061B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140308044A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Power management for remote antenna units in distributed antenna systems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013065B1 (ko) * 2007-04-27 2011-02-14 삼성전자주식회사 무선통신시스템에서 저출력 증폭을 수행하기 위한 장치 및방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140308044A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Power management for remote antenna units in distributed antenna systems

Also Published As

Publication number Publication date
KR20160080434A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
US10601378B2 (en) Distributed antenna system architectures
US20180014266A1 (en) Wireless transceiver apparatus and method capable of controlling gain(s) of amplifier(s) by detecting power of interference signal in the air with considerations of power saving and smaller circuit area
EP3607672B1 (en) Output muting for active repeater systems
US10715297B2 (en) Selectable band suppression for a distributed antenna system
KR20160081751A (ko) 간섭 제거 중계 장치
KR102129061B1 (ko) 불요파 출력 차단이 가능한 중계기
US10027522B2 (en) Transmission system
US9729212B1 (en) Radio apparatus and receiving method
US20130329544A1 (en) Method and system for providing wireless base station radio with sleep mode
US10673518B2 (en) Crossover isolation reduction in a signal booster
CN101170330A (zh) 射频功放旁路系统及方法
KR102246970B1 (ko) 불요파 출력 차단이 가능한 중계기
KR102243875B1 (ko) 불요파 출력 차단이 가능한 중계기
KR102243876B1 (ko) 분산 안테나 시스템에서의 리모트 유닛
US10448323B2 (en) Node unit of distributed antenna system
KR20160081126A (ko) 디지털 출력의 dc 제거 장치
US10389404B2 (en) PAPR reduction in a microwave backhaul outdoor unit
US11924776B1 (en) System for controlling the emissions of a repeater
US11017285B2 (en) Method for optimizing the antenna configuration of a booster
KR101766813B1 (ko) 디지털 입력 오버플로우 처리 장치
KR102165939B1 (ko) 중계기 및 이의 동작방법
US20150237643A1 (en) Wireless communication apparatus and wireless communication method
KR20090083145A (ko) 고감도 신호검출기 및 그 방법과, 그를 이용한 스마트 증폭장치 및 그 방법과, 그를 이용한 무선 중계 시스템
JP2010130082A (ja) 通信装置および通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant