KR20190142120A - 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법 - Google Patents

노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법 Download PDF

Info

Publication number
KR20190142120A
KR20190142120A KR1020180069241A KR20180069241A KR20190142120A KR 20190142120 A KR20190142120 A KR 20190142120A KR 1020180069241 A KR1020180069241 A KR 1020180069241A KR 20180069241 A KR20180069241 A KR 20180069241A KR 20190142120 A KR20190142120 A KR 20190142120A
Authority
KR
South Korea
Prior art keywords
image data
encoding mode
conditions
encoding
circuit
Prior art date
Application number
KR1020180069241A
Other languages
English (en)
Other versions
KR102618692B1 (ko
Inventor
정호준
권홍기
김태우
박진용
이재열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180069241A priority Critical patent/KR102618692B1/ko
Priority to US16/257,420 priority patent/US20190385508A1/en
Priority to CN201910461781.7A priority patent/CN110610681B/zh
Publication of KR20190142120A publication Critical patent/KR20190142120A/ko
Priority to US16/866,930 priority patent/US11527191B2/en
Application granted granted Critical
Publication of KR102618692B1 publication Critical patent/KR102618692B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/06—Colour space transformation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours

Abstract

본 발명은 인코딩 모드 결정 회로, 및 인코더를 포함한다. 인코딩 모드 결정 회로는 제 1 이미지 데이터, 제 2 이미지 데이터, 및 제 3 이미지 데이터를 순차적으로 연속하여 수신하고, 인코딩 모드들에 각각 대응하는 제 1 세트의 조건들에 기초하여 인코딩 모드들 중에서 제 2 이미지 데이터를 인코딩하기 위한 제 1 인코딩 모드를 결정하고, 인코딩 모드들에 각각 대응하는 제 2 세트의 조건들에 기초하여 인코딩 모드들 중에서 제 3 이미지 데이터를 인코딩하기 위한 제 2 인코딩 모드를 결정한다. 인코더는 제 1 인코딩 모드로 제 2 이미지 데이터를 인코딩할 수 있다. 제 1 세트의 제 1 조건 및 제 2 세트의 제 2 조건이 제 1 인코딩 모드에 대응하고 제 1 이미지 데이터를 인코딩하기 위한 제 3 인코딩 모드가 제 1 인코딩 모드와 상이한 경우, 제 2 조건의 제 1 범위는 제 1 조건의 제 2 범위보다 크다.

Description

노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법 {DISPLAY DRIVER CIRCUIT AND METHOD FOR REDUCING INFLUENCE OF NOISE OR DITHER}
본 발명은 전자 회로에 관한 것으로, 좀 더 상세하게는 디스플레이 패널을 구동하기 위한 디스플레이 구동 회로 및 방법에 관한 것이다.
디스플레이 장치의 HD(High Definition) 이미지 및 UHD(Ultra High Definition) 이미지와 같은 고해상도 이미지에 대한 수요가 증가하고 있다. 디스플레이 패널의 해상도가 HD(High Definition)에서부터 UHD(Ultra High Definition)로 증가함에 따라, 디스플레이 패널에 표시되는 이미지의 정보를 포함하는 이미지 데이터의 크기가 증가하게 된다.
이미지 데이터의 크기가 증가함에 따라, 이미지 데이터를 저장하는 메모리의 크기도 급격하게 증가하게 된다. 메모리를 포함하는 칩(chip)의 크기 경쟁력을 확보하기 위해서, 메모리의 크기를 줄이는 것이 중요하다. 따라서, 이미지 데이터를 이용하여 디스플레이 패널에 이미지를 표시하는 이미지 처리 과정에서, 이미지 데이터의 크기를 줄이기 위해 이미지 데이터가 인코딩될 수 있다.
이미지 처리 과정에서 발생하는 노이즈(noise) 또는 디서(dither)에 의해, 이미지 데이터에 포함된 정보가 의도되지 않게 변경되는 에러가 발생할 수 있다. 이미지 데이터를 인코딩하는 과정에서 이미지 데이터에 발생된 에러가 증폭될 수 있다. 에러가 증폭되어 디스플레이 패널에 표시되는 이미지가 미세하게 떨리거나 깜빡이는 현상이 발생하는데 이러한 현상을 플리커(flicker)라고 한다. 플리커는 사용자의 눈을 피로하게 하거나 사용자의 집중력을 감소시킬 수 있으며, 사용자에게 현기증을 유발 할 수 있다.
본 발명의 목적은 노이즈 또는 디서로 인한 플리커를 감소시키기 위한 디스플레이 구동 회로 및 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 디스플레이 구동 회로는 인코딩 모드 결정 회로, 및 인코더를 포함할 수 있다. 인코딩 모드 결정 회로는 제 1 이미지 데이터, 제 2 이미지 데이터, 및 제 3 이미지 데이터를 순차적으로 연속하여 수신하고, 인코딩 모드들에 각각 대응하는 제 1 세트의 조건들에 기초하여 인코딩 모드들 중에서 제 2 이미지 데이터를 인코딩하기 위한 제 1 인코딩 모드를 결정하고, 인코딩 모드들에 각각 대응하는 제 2 세트의 조건들에 기초하여 인코딩 모드들 중에서 제 3 이미지 데이터를 인코딩하기 위한 제 2 인코딩 모드를 결정할 수 있다. 인코더는 제 1 인코딩 모드로 제 2 이미지 데이터를 인코딩할 수 있다. 제 1 세트의 제 1 조건 및 제 2 세트의 제 2 조건이 제 1 인코딩 모드에 대응하고 제 1 이미지 데이터를 인코딩하기 위한 제 3 인코딩 모드가 제 1 인코딩 모드와 상이한 경우, 제 2 조건의 제 1 범위는 제 1 조건의 제 2 범위보다 클 수 있다.
본 발명의 실시 예에 따르면, 디스플레이 구동 회로는 이미지 데이터에 발생되는 에러를 고려하여 이미지 데이터를 인코딩 하기 위한 인코딩 모드를 결정할 수 있다. 본 발명의 실시 예에 따르면, 디스플레이 구동 회로는 연속하여 수신되는 복수의 이미지 데이터 각각의 인코딩 모드가 노이즈 또는 디서로 인해 서로 상이하게 결정되는 것을 방지할 수 있다. 따라서, 노이즈 또는 디서로 인해 발생하는 플리커가 감소될 수 있다.
도 1은 본 발명의 실시 예들에 따른 디스플레이 구동 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다.
도 2는 도 1의 디스플레이 구동 회로와 관련되는 예시적인 구성을 보여주는 블록도이다.
도 3은 도 2의 디스플레이 구동 회로의 예시적인 구성을 보여주는 블록도이다.
도 4는 도 3의 인코딩 모드 결정 회로의 예시적인 구성을 보여주는 블록도이다.
도 5는 도 3의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다.
도 7은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다.
도 8은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다.
도 9는 도 8의 제 1 세트의 조건들과 제 2 세트의 조건들 사이의 차이를 설명하기 위한 개념도이다.
도 10은 도 8의 제 1 세트의 조건들 및 제 2 세트의 조건들의 일 실시예를 나타내기 위한 표이다.
도 11은 이미지 데이터로부터 얻어지는 변환 값의 일 실시 예를 나타내기 위한 표이다.
도 12는 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 3 이미지 데이터의 인코딩 모드가 결정되기까지의 디스플레이 구동 회로의 동작을 설명하기 위한 흐름도이다.
도 13은 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 3 이미지 데이터의 인코딩 모드가 결정되기까지의 인코딩 모드 결정 회로의 동작을 설명하기 위한 흐름도이다.
도 14는 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 4 이미지 데이터의 인코딩 모드가 결정되기까지의 조절 회로의 동작을 설명하기 위한 흐름도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예들에 따른 디스플레이 구동 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다. 예로서, 전자 장치(1000)는 텔레비전(television), 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 랩탑 PC(laptop personal computer), 전자 책 리더기, MP3 플레이어, 웨어러블(Wearable) 장치 등과 같은 다양한 유형의 전자 장치들 중 하나로 구현될 수 있다.
전자 장치(1000)는 다양한 전자 회로를 포함할 수 있다. 예로서, 전자 장치(1000)의 전자 회로들은 디스플레이 구동 회로(100), 디스플레이 패널(1800), 이미지 처리 블록(1100), 통신 블록(1200), 오디오 처리 블록(1300), 버퍼 메모리(1400), 불휘발성 메모리(1500), 유저 인터페이스(1600), 및 메인 프로세서(1700)를 포함할 수 있다.
디스플레이 구동 회로(100)는 메인 프로세서(1700)로부터 이미지 데이터를 수신할 수 있다. 디스플레이 구동 회로(100)는 수신된 이미지 데이터에 기초하여 디스플레이 패널(1800)에 이미지를 표시할 수 있다. 메인 프로세서(1700), 디스플레이 구동 회로(100), 및 디스플레이 패널(1800)의 예시적인 구성들 및 동작들이 도 2를 참조하여 설명될 것이다.
이미지 처리 블록(1100)은 렌즈(1110)를 통해 빛을 수신할 수 있다. 이미지 처리 블록(1100)에 포함되는 이미지 센서(1120) 및 이미지 신호 처리기(1130)는 수신되는 빛에 기초하여, 외부 객체와 관련되는 이미지 데이터를 생성할 수 있다.
통신 블록(1200)은 안테나(1210)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(1200)의 송수신기(1220) 및 MODEM(Modulator/Demodulator, 1230)은 다양한 무선 통신 규약에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.
오디오 처리 블록(1300)은 오디오 신호 처리기(1310)를 이용하여 소리 정보를 처리할 수 있고, 이로써 오디오를 재생하고 출력할 수 있다. 오디오 처리 블록(1300)은 마이크(1320)를 통해 오디오 입력을 수신할 수 있다. 오디오 처리 블록(1300)은 스피커(1330)를 통해, 재생되는 오디오를 출력할 수 있다.
버퍼 메모리(1400)는 전자 장치(1000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 버퍼 메모리(1400)는 메인 프로세서(1700)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 예로서, 버퍼 메모리(1400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
불휘발성 메모리(1500)는 전력 공급과 무관하게 데이터를 저장할 수 있다. 예로서, 불휘발성 메모리(1500)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 불휘발성 메모리(1500)는 SD(Secure Digital) 카드와 같은 착탈식 메모리, 및/또는 eMMC(Embedded Multimedia Card)와 같은 내장(Embedded) 메모리를 포함할 수 있다.
유저 인터페이스(1600)는 사용자와 전자 장치(1000) 사이의 통신을 중재할 수 있다. 예로서, 유저 인터페이스(1600)는 키패드, 버튼, 터치 스크린, 터치 패드, 자이로스코프 센서, 진동 센서, 가속 센서 등과 같은 입력 인터페이스를 포함할 수 있다. 예로서, 유저 인터페이스(1600)는 모터, LED 램프 등과 같은 출력 인터페이스를 포함할 수 있다.
메인 프로세서(1700)는 전자 장치(1000)의 구성 요소들의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(1700)는 전자 장치(1000)를 동작시키기 위해 다양한 연산을 처리할 수 있다. 예로서, 메인 프로세서(1700)는 범용(General-purpose) 프로세서, 전용(Special-purpose) 프로세서, 어플리케이션(Application) 프로세서, 마이크로프로세서 등과 같이, 하나 이상의 프로세서 코어를 포함하는 연산 처리 장치/회로로 구현될 수 있다.
예로서, 메인 프로세서(1700)는 이미지 데이터를 디스플레이 구동 회로(100)로 송신할 수 있다. 디스플레이 구동 회로(100)는 이미지 데이터에 기초하여 디스플레이 패널(1800)에 이미지를 표시하기 위해 디스플레이 패널(1800)을 구동할 수 있다. 디스플레이 패널(1800)에 표시되는 이미지는 디스플레이 구동 회로(100)에서 이미지 데이터가 인코딩되는 인코딩 모드에 따라 변할 수 있다.
예로서, 이미지 데이터는 불휘발성 메모리(1500)에 미리 저장될 수 있고, 메인 프로세서(1700)는 불휘발성 메모리(1500)에 저장된 이미지 데이터를 디스플레이 구동 회로(100)로 전달할 수 있다. 예로서, 이미지 데이터는 통신 블록(1200)을 통해 실시간으로 수신되어 버퍼 메모리(1400)에 임시로 저장될 수 있고, 메인 프로세서(1700)는 버퍼 메모리(1400)에 저장된 이미지 데이터를 디스플레이 구동 회로(100)로 전달할 수 있다.
다만, 도 1에 나타낸 예시적인 구성 요소들은 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지는 않는다. 전자 장치(1000)는 도 1에 나타낸 구성 요소들 중 하나 이상을 포함하지 않을 수 있고, 추가로 또는 대안적으로 도 1에 나타내지 않은 적어도 하나의 구성 요소를 더 포함할 수 있다.
도 2는 도 1의 디스플레이 구동 회로와 관련되는 예시적인 구성을 보여주는 블록도이다.
메인 프로세서(1700)는 이미지 데이터를 디스플레이 구동 회로(100)로 송신할 수 있다. 예로서, 메인 프로세서(1700)는 전자 장치(1000)에서 지원되는 인터페이스 규약(예컨대, MIPI(Mobile Industry Processor Interface) 연합의 DSI(Display Serial Interface) 규약)에 따라 디스플레이 구동 회로(100)와 통신할 수 있다.
디스플레이 구동 회로(100)는 메인 프로세서(1700)로부터 수신된 이미지 데이터에 기초하여 디스플레이 패널(1800)에 이미지를 표시할 수 있다. 이미지 데이터의 크기가 커질수록, 디스플레이 패널(1800)에 이미지를 표시하기 위해 이미지 데이터를 처리하는 이미지 처리 과정에서 소비되는 전력이 증가할 수 있다. 또한 이미지 데이터의 크기가 커질수록, 이미지 데이터를 저장하는 메모리의 크기가 증가할 수 있다. 따라서, 디스플레이 구동 회로(100)는 수신된 이미지 데이터를 인코딩하여 이용할 수 있다.
디스플레이 구동 회로(100)는 수신된 이미지 데이터를 인코딩하기 위한 인코딩 모드를 결정할 수 있다. 디스플레이 구동 회로(100)는 결정된 인코딩 모드로 수신된 이미지 데이터를 인코딩할 수 있다.
디스플레이 패널(1800)은 디스플레이 구동 회로(100)로 수신된 이미지 데이터에 기초하는 이미지를 표시할 수 있다. 예로서, 디스플레이 패널(1800)은 액정 디스플레이(LCD), 발광 다이오드(LED) 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 아몰레드(AMOLED) 디스플레이 등의 다양한 형태로 구현될 수 있다.
디스플레이 패널(1800)은 복수의 화소(Pixel)로 이루어지는 화소 어레이를 포함할 수 있다. 화소 어레이는 이미지가 표시되는 화면으로 사용되는 영역을 구성할 수 있다. 화소 어레이의 각 화소는 디스플레이 구동 회로(100)에 의해 독립적으로 구동될 수 있다. 디스플레이 구동 회로(100)는 구동 신호에 기초하여 디스플레이 패널(1800)을 구동할 수 있다.
디스플레이 패널(1800)에 표시되는 이미지는 하나 이상의 화소를 포함하는 하나 이상의 블록 이미지로 구성될 수 있다. 디스플레이 구동 회로(100)로 수신된 이미지 데이터는 하나 이상의 블록 이미지와 관련되는 정보를 포함할 수 있다.
디스플레이 구동 회로(100)에서 결정된 인코딩 모드에 따라 이미지 또는 하나 이상의 블록 이미지에 표현되는 색이 변할 수 있다. 이미지 또는 하나 이상의 블록 이미지에 표현되는 색은 이미지 데이터에 적용되는 색 공간(color space)에 따라 결정될 수 있다. 색 공간은 GRAY(Gray model), RGB(Red Green Blue color model), RGBW(Red Green Blue White color model), 및 YUV(YUV color image pipeline) 등을 포함할 수 있다. 색 공간은 각각 인코딩 모드들에 대응할 수 있다. 예로서, 결정된 인코딩 모드가 GRAY 색 공간에 대응하는 경우, 이미지에 표현되는 색은 흑(Black) 및 백(White)의 조합일 수 있다. 다른 예로서, 결정된 인코딩 모드가 RGB 색 공간에 대응하는 경우, 이미지에 표현되는 색은 R(Red), G(Green), 및 B(Blue)의 조합일 수 있다.
디스플레이 구동 회로(100)는 메인 프로세서(1700)로부터 이미지 데이터를 순차적으로 수신할 수 있다. 디스플레이 패널(1800)은 수신되는 이미지 데이터에 기초하는 이미지를 이미지 데이터가 수신되는 순서대로 표시할 수 있다. 예로서, 디스플레이 구동 회로(100)는 메인 프로세서(1700)로부터 제 1 이미지 데이터를 수신한 이후에 메인 프로세서(1700)로부터 제 2 이미지 데이터를 수신할 수 있다. 디스플레이 패널(1800)은 제 1 이미지 데이터에 기초하는 제 1 이미지를 표시한 이후에 제 2 이미지 데이터에 기초하는 제 2 이미지를 표시할 수 있다.
이하 설명들에서, 제 1 이미지 데이터 및 제 2 이미지 데이터는 순차적으로 수신되는 복수의 이미지 데이터 중 임의의 두 개의 데이터이다. 제 1 이미지 데이터 및 제 2 이미지 데이터는 연속하여 순차적으로 수신된다. 제 1 이미지 데이터는 임의의 두 개의 이미지 데이터 중 먼저 수신되는 이미지 데이터이다. 제 2 이미지 데이터는 제 1 이미지 데이터에 뒤이어 연속하여 수신되는 이미지 데이터이다.
디스플레이 구동 회로(100)에서 제 1 이미지 데이터의 인코딩 모드와 제 2 이미지 데이터의 인코딩 모드는 서로 상이하게 결정될 수 있다. 예로서, 제 1 이미지 데이터의 인코딩 모드는 제 1 인코딩 모드이고, 제 2 이미지 데이터의 인코딩 모드는 제 1 인코딩 모드와 상이한 제 2 인코딩 모드일 수 있다.
제 1 이미지 데이터 및 제 2 이미지 데이터의 인코딩 모드가 상이한 경우, 제 1 이미지에 표현되는 색과 제 2 이미지에 표현되는 색이 상이할 수 있다. 연속하여 순차적으로 표시되는 두 개의 이미지들 각각에 표현되는 색이 서로 상이한 경우, 플리커(Flicker)가 발생할 수 있다. 플리커는 디스플레이 패널(1800)에서 표시되는 이미지가 미세하게 떨리거나 깜박이는 현상이다. 플리커는 사용자의 눈을 피로하게 하거나 사용자의 집중력을 감소시킬 수 있으며, 사용자에게 현기증을 유발 할 수 있다.
메인 프로세서(1700)에서 연속하여 송신되는 복수의 이미지 데이터는 동일하거나 유사한 정보를 포함할 수 있다. 이 경우, 복수의 이미지 데이터 각각의 인코딩 모드는 동일하게 결정될 수 있다. 예로서, 복수의 이미지 데이터가 동일한 정보를 포함하는 경우, 디스플레이 패널(1800)은 정지 이미지를 표시할 수 있다.
다만, 메인 프로세서(1700)에서 동일한 정보를 포함하는 복수의 이미지 데이터가 송신됨에도 불구하고, 노이즈(noise) 또는 디서(dither)에 의해, 이미지 데이터에 포함된 정보가 의도되지 않게 변경되는 에러(error)가 발생할 수 있다. 노이즈 또는 디서는 이미지 처리 과정에서 발생할 수 있다. 또한, 노이즈 또는 디서는 이미지 데이터가 메인 프로세서(1700)에서 디스플레이 구동 회로(100)로 수신되는 과정에서 발생할 수 있다.
이미지 데이터를 인코딩하는 과정에서, 이미지 데이터에 발생된 에러가 증폭될 수 있다. 예로서, 제 2 이미지 데이터에 포함된 정보가 의도되지 않게 변경되는 경우, 제 2 이미지 데이터가 제 1 이미지 데이터와 동일한 정보를 포함함에도 불구하고 인코딩 모드들이 상이하게 결정될 수 있다. 연속하여 수신되는 두 개의 이미지 데이터 각각에 기초하여 연속하여 표시되는 두 개의 이미지들 각각에 표현되는 색이 서로 상이한 경우, 플리커(Flicker)가 발생할 수 있다.
본 발명의 실시 예에 따른 디스플레이 구동 회로(100)는 유동적인 조건들에 기초하여 복수의 이미지 데이터 각각의 인코딩 모드를 결정할 수 있다. 따라서, 연속하여 수신되는 복수의 이미지 데이터 각각의 인코딩 모드가 노이즈 또는 디서로 인해 서로 상이하게 결정되는 것을 방지할 수 있다. 결과적으로, 노이즈 또는 디서로 인해 발생하는 플리커가 감소될 수 있다. 디스플레이 구동 회로(100)의 구성들 및 동작들이 도 3 내지 도 14를 참조하여 설명될 것이다.
도 3은 도 2의 디스플레이 구동 회로의 예시적인 구성을 보여주는 블록도이다.
디스플레이 구동 회로(100)는 인터페이스(110), 인코딩 모드 결정 회로(120), 인코더(130), 메모리(140), 디코더(150), 이미지 처리 회로(160) 및 소스 드라이버(170)를 포함할 수 있다. 그러나, 도 3은 디스플레이 구동 회로(100)의 예시적인 구성을 보여줄 뿐이고, 디스플레이 구동 회로(100)는 도 3에 나타나지 않은 다른 구성 요소들을 더 포함할 수 있다. 또는, 디스플레이 구동 회로(100)는 도 3에 나타낸 구성 요소들 중 하나 이상의 구성 요소를 포함하지 않을 수 있다.
인터페이스(110)는 메인 프로세서(1700)로부터 이미지 데이터를 수신할 수 있다. 수신되는 이미지 데이터는 디스플레이 패널(1800)에 표시될 이미지에 대한 정보를 포함할 수 있다. 인터페이스(110)는 수신된 이미지 데이터를 디스플레이 구동 회로(100) 내부의 다른 구성 요소들로 송신할 수 있다.
인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 수신된 이미지 데이터를 인코딩하기 위한 인코딩 모드를 결정할 수 있다. 결정된 인코딩 모드에 따라 디스플레이 패널(1800)에 표시될 이미지에 표현되는 색이 변할 수 있다.
인코딩 모드 결정 회로(120)는 신호(s1)를 생성할 수 있다. 신호(s1)는 결정된 인코딩 모드에 대한 정보를 포함할 수 있다.
인코더(130)는 인터페이스(110)로부터 이미지 데이터를 수신할 수 있다. 인코더(130)는 인코딩 모드 결정 회로(120)로부터 신호(s1)를 수신할 수 있다. 신호(s1)에 기초하여, 인코더(130)는 인코딩 모드 결정 회로(120)에서 결정된 인코딩 모드로 이미지 데이터를 인코딩할 수 있다.
메모리(140)는 인코더(130)에서 인코딩된 이미지 데이터를 수신할 수 있다. 메모리(140)는 인코딩된 이미지 데이터를 저장할 수 있다. 메모리(140)는 휘발성 및/또는 불휘발성 메모리를 포함할 수 있다. 예로서, 메모리는 휘발성 메모리(DRAM, SRAM, SDRAM), 및 불휘발성 메모리(PROM, EPROM, flash ROM, 플래시 메모리) 중 적어도 하나를 포함할 수 있다.
디코더(150)는 메모리(140)에 저장된 이미지 데이터를 수신할 수 있다. 디코더(150)는 메모리(140)로부터 수신된 이미지 데이터를 디코딩할 수 있다. 디스플레이 구동 회로(100)가 이미지 데이터를 인코딩하기 위해 인코더를 포함하는 경우, 디스플레이 구동 회로(100)는 인코더(130)의 인코딩 포맷에 대응되는 디코더(150)를 포함할 수 있다.
이미지 처리 회로(160)은 디코더(150)에서 디코딩된 이미지 데이터를 수신할 수 있다. 이미지 처리 회로(160)은 디코딩된 이미지 데이터를 처리하여 이미지 데이터의 품질을 향상시킬 수 있다.
소스 드라이버(170)는 이미지 처리 회로(160)에서 처리된 이미지 데이터를 수신할 수 있다. 소스 드라이버(170)는 처리된 이미지 데이터에 기초하여 구동 신호를 출력할 수 있다. 소스 드라이버(170)는 디스플레이 패널(1800)의 화소들에 연결된 데이터 라인들을 구동할 수 있다. 소스 드라이버(170)는 구동 신호에 기초하여 데이터 라인들을 구동함으로써 디스플레이 패널(1800)에 이미지가 표시되도록 디스플레이 패널(1800)을 구동할 수 있다.
인터페이스(110)는 메인 프로세서(1700)로부터 이미지 데이터를 순차적으로 수신할 수 있다. 인터페이스(110)는 수신되는 이미지 데이터를 디스플레이 구동 회로(100) 내부의 다른 구성 요소들로 이미지 데이터가 수신되는 순서대로 송신할 수 있다. 예로서, 메인 프로세서(1700)로부터 제 1 이미지 데이터, 및 제 2 이미지 데이터가 연속하여 순차적으로 수신되는 경우, 인터페이스(110)는 인코딩 모드 결정 회로(120) 및 인코더(130)로 제 1 이미지 데이터를 송신한 이후에 제 2 이미지 데이터를 송신할 수 있다.
인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 이미지 데이터를 순차적으로 수신할 수 있다. 인코딩 모드 결정 회로(120)는 이미지 데이터의 인코딩 모드를 이미지 데이터를 수신한 순서대로 결정할 수 있다. 예로서, 인터페이스(110)로부터 제 1 이미지 데이터, 및 제 2 이미지 데이터가 연속하여 순차적으로 수신되는 경우, 인코딩 모드 결정 회로(120)는 제 1 이미지 데이터의 인코딩 모드를 결정한 이후에 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다.
인코더(130)는 제 1 이미지 데이터의 결정된 인코딩 모드로 제 1 이미지 데이터를 인코딩할 수 있다. 메모리(140)는 인코더(130)에서 인코딩된 제 1 이미지 데이터를 저장할 수 있다. 디코더(150)는 메모리(140)에 저장된 제 1 이미지 데이터를 디코딩할 수 있다. 인코딩 모드 결정 회로(120)는 메모리(140)에 저장된 제 1 이미지 데이터 또는 디코더(150)에서 디코딩된 제 1 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 수신된 제 1 이미지 데이터에 기초하여 제 1 이미지 데이터의 인코딩 모드를 식별할 수 있다. 인코딩 모드 결정 회로(120)는 식별된 제 1 이미지 데이터의 인코딩 모드에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다.
도 4는 도 3의 인코딩 모드 결정 회로의 예시적인 구성을 보여주는 블록도이다.
인코딩 모드 결정 회로(120)가 제 1 이미지 데이터의 인코딩 모드에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정하는 동작이 도 4를 참조하여 설명될 것이다. 도 3을 참조하여 설명된 것처럼, 인코딩 모드 결정 회로(120)는 메모리(140)에 저장된 제 1 이미지 데이터 또는 디코딩된 제 1 이미지 데이터를 수신할 수 있다. 제 1 이미지 데이터가 인터페이스(110)로부터 송신되어 디코더(150)에서 디코딩되는 동작은 도 3을 참조하여 설명되었으므로 이하 생략된다.
인코딩 모드 결정 회로(120)는 생성 회로(121), 조절 회로(122), 및 결정 회로(123)를 포함할 수 있다.
생성 회로(121)는 인터페이스(110)로부터 제 2 이미지 데이터를 수신할 수 있다. 생성 회로(121)는 제 2 이미지 데이터에 기초하는 변환 값을 생성할 수 있다. 변환 값은 제 2 이미지 데이터에 포함되는 화소 값들에 기초하여 생성될 수 있다. 제 2 이미지 데이터는 디스플레이 패널(1800)에 표시되는 이미지에 표현되는 색에 관한 화소 값들을 포함할 수 있다. 제 2 이미지 데이터는 R(Red)의 화소 값, G(Green)의 화소 값, 및 B(Blue)의 화소 값을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 제 2 이미지 데이터는 다양한 성분의 화소 값들을 포함할 수 있다. 예로서, 제 2 이미지 데이터는 R(Red)의 화소 값, G(Green)의 화소 값, 및 B(Blue)의 화소 값, W(White)의 화소 값을 포함할 수 있다. 다른 예로서, 제 2 이미지 데이터는 Y(Y channel)의 화소 값, U(U channel)의 화소 값, 및 V(V channel)의 화소 값을 포함할 수 있다.
변환 값은 제 2 이미지 데이터에 포함되는 화소 값들 사이의 차이 값들에 기초하여 생성될 수 있다. 변환 값은 제 2 이미지 데이터에 포함되는 화소 값들 사이의 차이 값들 중 최대 값일 수 있다. 예로서, 제 2 이미지 데이터에 포함되는 R의 화소 값, G의 화소 값, 및 B의 화소 값이 각각 '10', '15', 및 '30'인 경우, 변환 값은 '20'(=30-10)일 수 있다. 다만, 본 발명은 이에 한정되지 않고, 변환 값은 제 2 이미지 데이터에 포함되는 화소 값들에 기초하여 다양한 방법으로 생성될 수 있다. 예로서, 변환 값은 제 2 이미지 데이터의 화소 값들 중 LSB(Least Significant Bit)를 제외한 나머지 화소 값에 기초하여 생성될 수 있다. 다른 예로서, 변환 값은 제 2 이미지 데이터의 화소 값들의 평균 값일 수 있다. 생성 회로(121)는 신호(s2)를 생성할 수 있다. 신호(s2)는 변환 값에 대한 정보를 포함할 수 있다.
조절 회로(122)는 메모리(140)에 저장된 제 1 이미지 데이터 또는 디코딩된 제 1 이미지 데이터를 수신할 수 있다. 조절 회로(122)는 수신된 제 1 이미지 데이터에 기초하여 제 1 이미지 데이터의 인코딩 모드를 식별할 수 있다. 수신된 제 1 이미지 데이터의 헤더(header)는 제 1 이미지 데이터의 인코딩 모드에 관한 정보를 포함할 수 있다. 조절 회로(122)는 수신된 제 1 이미지 데이터의 헤더(header)에 포함된 정보에 기초하여 제 1 이미지 데이터가 인코딩되었던 인코딩 모드를 식별할 수 있다.
조절 회로(122)는 제 1 세트의 조건들에 대한 정보를 포함할 수 있다. 제 1 세트의 조건들은 각각 인코딩 모드들에 대응할 수 있다. 제 1 세트의 조건들은 주기적으로 또는 임의로 갱신될 수 있다. 주기적으로 또는 디스플레이 구동 회로(100)가 리셋(reset)된 이후에 제 2 이미지 데이터가 수신되는 경우, 제 1 세트의 조건들이 제 2 이미지 데이터의 인코딩 모드를 결정하는 데에 이용될 수 있다.
조절 회로(122)는 제 2 세트의 조건들에 대한 정보를 포함할 수 있다. 제 2 세트의 조건들은 각각 인코딩 모드들에 대응할 수 있다.
조절 회로(122)는 제 1 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들에 기초하여 제 2 세트의 조건들을 생성하거나 조절할 수 있다. 예로서, 제 1 이미지 데이터의 인코딩 모드에 대응하는 제 2 세트의 제 1 조건은 제 1 이미지 데이터의 인코딩 모드에 대응하는 제 1 세트의 제 1 조건을 포함하도록 조절될 수 있다. 다른 예로서, 제 1 이미지 데이터의 인코딩 모드에 대응하는 제 2 세트의 제 1 조건의 제 1 범위는 제 1 이미지 데이터의 인코딩 모드에 대응하는 제 1 세트의 제 1 조건의 제 1 범위보다 크도록 조절될 수 있다. 제 1 세트의 조건들 및 제 2 세트의 조건들에 관하여는 도 6 내지 도 8을 참조하여 자세하게 설명될 것이다.
조절 회로(122)는 신호(s3)를 생성할 수 있다. 신호(s3)는 제 1 세트의 조건들에 대한 정보 또는 제 2 세트의 조건들에 대한 정보를 포함할 수 있다. 예로서, 주기적으로 또는 디스플레이 구동 회로(100)가 리셋(reset)되는 경우, 신호(s3)는 제 1 세트의 조건들에 대한 정보를 포함할 수 있다.
결정 회로(123)는 신호들(s2, s3)을 수신할 수 있다. 신호(s2)는 제 2 이미지 데이터로부터 얻어지는 변환 값에 대한 정보를 포함할 수 있다. 신호(s3)는 제 1 세트의 조건들 또는 제 2 세트의 조건들에 대한 정보를 포함할 수 있다.
결정 회로(123)는 변환 값, 및 신호(s3)에 포함된 조건들에 대한 정보에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 예로서, 변환 값이 조건들 중 제 1 인코딩 모드에 대응하는 제 1 조건을 만족하는 경우, 제 2 이미지 데이터의 인코딩 모드는 인코딩 모드들 중 제 1 인코딩 모드로 결정될 수 있다.
결정 회로(123)는 제 2 이미지 데이터의 인코딩 모드에 관한 정보를 포함하는 신호(s1)를 생성할 수 있다.
인코더(130)는 신호(s1)를 수신할 수 있다. 인코더(130)는 인터페이스(110)로부터 제 2 이미지 데이터를 수신할 수 있다. 신호(s1)에 기초하여, 인코더(130)는 제 2 이미지 데이터를 결정 회로(123)에서 결정된 인코딩 모드로 인코딩할 수 있다.
도 5는 도 3의 디스플레이 구동 회로의 동작을 설명하기 위한 타이밍도이다. 본 발명의 이해를 돕기 위해 도 3이 함께 참조된다.
다만, 본 발명은 도 5에 도시된 타이밍도를 참조하여 설명되는 디스플레이 구동 회로의 동작에 한정되지 않고, 본 발명의 실시 예에 따른 디스플레이 구동 회로는 시간 구간 동안 동작할 수 있다. 예로서, 인터페이스(110)는 시각 't4'에서부터 시각 't7'까지의 시간 구간 동안 제 3 이미지 데이터를 수신할 수 있다.
제 1 이미지 데이터가 수신된 이후부터 제 2 이미지 데이터가 수신되기 이전에 디스플레이 구동 회로(100)가 리셋(reset)되는 경우, 디스플레이 구동 회로(100)가 제 2 이미지 데이터의 인코딩 모드를 결정하는 동작이 도 5를 참조하여 설명될 것이다. 또한, 디스플레이 구동 회로(100)가 디코더(150)에서 디코딩된 제 2 이미지 데이터에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정하는 동작이 도 5를 참조하여 설명될 것이다. 다만, 본 발명은 이에 한정되지 않고, 디스플레이 구동 회로(100)는 메모리(140)에 저장된 제 2 이미지 데이터에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다.
시각 't1'에서, 인터페이스(110)는 메인 프로세서(1700)로부터 제 1 이미지 데이터를 수신할 수 있다.
시각 't2'에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 1 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)가 제 1 이미지 데이터의 인코딩 모드를 결정하기 이전에 디스플레이 구동 회로(100)가 리셋(reset)될 수 있다. 디스플레이 구동 회로(100)가 리셋(reset)되는 경우, 디스플레이 구동 회로(100)는 수신된 제 1 이미지 데이터에 대한 동작을 중단할 수 있다. 인코딩 모드 결정 회로(120)는 제 1 이미지 데이터의 인코딩 모드를 결정하지 않을 수 있다.
시각 't3'에서, 인터페이스(110)는 메인 프로세서(1700)로부터 제 2 이미지 데이터를 수신할 수 있다.
시각 't4'에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 2 이미지 데이터를 수신할 수 있다. 제 2 이미지 데이터는 디스플레이 구동 회로(100)가 리셋(reset)된 이후에 처음으로 수신되는 이미지 데이터일 수 있다. 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드를 결정하는데에 제 1 세트의 조건들을 이용할 수 있다. 예로서, 제 2 이미지 데이터로부터 얻어지는 변환 값이 제 1 세트의 제 1 조건을 만족하는 경우, 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드를 제 1 세트의 제 1 조건에 대응하는 제 1 인코딩 모드로 결정할 수 있다. 본 발명은 이에 한정되지 않고, 제 2 이미지 데이터의 인코딩 모드를 결정하는데에 제 1 세트의 조건들이 주기적으로 이용될 수 있다.
시각 't5'에서, 인코더(130)는 결정된 인코딩 모드로 제 2 이미지 데이터를 인코딩할 수 있다.
시각 't6'에서, 메모리(140)는 인코딩된 제 2 이미지 데이터를 저장할 수 있다.
시각 't7'에서, 디코더(150)는 메모리(140)에 저장된 제 2 이미지 데이터를 디코딩할 수 있다. 또한, 인터페이스(110)는 메인 프로세서(1700)로부터 제 3 이미지 데이터를 수신할 수 있다. 이하 설명들에서, 제 3 이미지 데이터는 제 2 이미지 데이터에 뒤이어 연속하여 수신되는 데이터이다.
시각 't8'에서, 디스플레이 패널(1800)은 제 2 이미지 데이터에 기초하는 이미지를 표시할 수 있다.
또한, 시각 't8'에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 3 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 디코딩된 제 2 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 디코딩된 제 2 이미지 데이터에 기초하여 제 2 이미지 데이터의 인코딩 모드를 식별할 수 있다. 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들을 생성할 수 있다. 제 2 세트의 조건들은 제 2 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들에 기초하여 생성될 수 있다. 제 2 세트의 조건들은 제 1 세트의 조건들로부터 조절된 조건들일 수 있다.
예로서, 제 2 이미지 데이터의 인코딩 모드가 제 1 세트의 제 1 조건에 기초하여 제 1 인코딩 모드로 결정되었던 경우, 제 1 인코딩 모드에 대응하는 제 2 세트의 제 1 조건은 제 1 인코딩 모드에 대응하는 제 1 세트의 제 1 조건을 포함할 수 있다. 다른 예로서, 제 2 세트의 제 1 조건이 갖는 범위는 제 1 세트의 제 1 조건이 갖는 범위보다 클 수 있다.
다만, 본 발명은 이에 한정되지 않고, 제 2 이미지 데이터와 제 3 이미지 데이터는 연속하여 수신되지 않을 수 있다. 이 경우, 제 2 세트의 조건들은 제 3 이미지 데이터가 수신되기 직전에 수신된 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들에 기초하여 생성될 수 있다.
인코딩 모드 결정 회로(120)는 제 3 이미지 데이터의 인코딩 모드를 결정하는데에 제 2 세트의 조건들을 이용할 수 있다. 예로서, 제 3 이미지 데이터로부터 얻어지는 변환 값이 제 2 세트의 제 1 조건을 만족하는 경우, 인코딩 모드 결정 회로(120)는 제 3 이미지 데이터의 인코딩 모드를 제 2 세트의 제 1 조건에 대응하는 제 1 인코딩 모드로 결정할 수 있다.
시각 't9'에서 시각 't12' 사이에서, 디스플레이 구동 회로(100)는 시각 't5'에서부터 시각 't8'까지의 동작들과 대응하는 동작들을 제공할 수 있다. 따라서, 중복되는 설명은 이하 생략된다.
시각 't11'에서, 인터페이스(110)는 메인 프로세서(1700)로부터 제 4 이미지 데이터를 수신할 수 있다. 이하 설명들에서, 제 4 이미지 데이터는 제 3 이미지 데이터에 뒤이어 연속하여 수신되는 데이터이다.
시각 't12'에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 4 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 디코딩된 제 3 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 디코딩된 제 3 이미지 데이터에 기초하여 제 3 이미지 데이터의 인코딩 모드를 식별할 수 있다.
인코딩 모드 결정 회로(120)는 제 3 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들을 조절할 수 있다.
제 3 이미지 데이터의 인코딩 모드가 제 2 이미지 데이터의 인코딩 모드와 동일한 경우, 인코딩 모드 결정 회로(120)는 제 2 세트의 조건들을 유지할 수 있다. 인코딩 모드 결정 회로(120)는 제 2 세트의 조건들에 기초하여 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다.
제 3 이미지 데이터의 인코딩 모드가 제 2 이미지 데이터의 인코딩 모드와 상이한 경우, 인코딩 모드 결정 회로(120)는 제 2 세트의 조건들이 변경되도록 조절할 수 있다. 제 2 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들이 생성된 것과 유사한 방법으로 제 3 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들이 조절될 수 있다. 또한, 제 2 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들이 생성된 것과 유사한 방법으로 제 3 이미지 데이터의 인코딩 모드에 기초하여 제 2 세트의 조건들을 생성할 수 있다. 인코딩 모드 결정 회로(120)는 조절된 제 2 세트의 조건들에 기초하여 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다. 제 2 세트의 조건들이 조절되는 동작에 관하여는 도 6 및 도 7을 참조하여 자세하게 설명될 것이다.
또한, 제 4 이미지 데이터가 디스플레이 구동 회로(100)가 리셋(reset)된 이후에 처음으로 수신되는 이미지 데이터인 경우, 인코딩 모드 결정 회로(120)는 제 4 이미지 데이터의 인코딩 모드를 결정하는데에 제 1 세트의 조건들을 이용할 수 있다.
또한, 시각 't12'에서, 디스플레이 패널(1800)은 제 3 이미지 데이터에 기초하는 이미지를 표시할 수 있다. 제 3 이미지 데이터에 기초하는 이미지는 제 2 이미지 데이터에 기초하는 이미지가 디스플레이 패널(1800)에 표시된 이후에 표시될 수 있다.
도 6은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다. 본 발명의 이해를 돕기 위해 도 4 및 도 5가 함께 참조된다.
제 2 이미지 데이터의 인코딩 모드와 제 3 이미지 데이터의 인코딩 모드가 상이한 경우, 인코딩 모드 결정 회로(120)가 제 2 이미지 데이터, 제 3 이미지 데이터 및 제 4 이미지 데이터의 인코딩 모드를 결정하는 동작이 도 6을 참조하여 설명될 것이다.
시각 't4'에서, 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 생성 회로(121)는 제 2 이미지 데이터에 기초하는 변환 값(cv0)을 생성할 수 있다. 조절 회로(122)는 제 1 세트의 조건들(c01, c02, c03, c04, c05, 이하 c0)에 대한 정보를 포함할 수 있다. 예로서, 제 1 세트의 조건들(c0)은 각각 인코딩 모드들(m1, m2, m3, m4, m5, 이하 m0)에 대응할 수 있다.
결정 회로(123)는 변환 값(cv0) 및 제 1 세트의 조건들(c0)에 대한 정보에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 예로서, 변환 값(cv0)이 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)을 만족하는 경우, 결정 회로(123)는 제 2 이미지 데이터의 인코딩 모드를 인코딩 모드(m2)로 결정할 수 있다.
시각 't8'에서, 인코딩 모드 결정 회로(120)는 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 생성 회로(121)는 제 3 이미지 데이터에 기초하는 변환 값(cv1)을 생성할 수 있다. 조절 회로(122)는 메모리(140)에 저장된 제 2 이미지 데이터 또는 디코딩된 제 2 이미지 데이터를 수신할 수 있다. 조절 회로(122)는 수신된 제 2 이미지 데이터에 기초하여 제 2 이미지 데이터의 인코딩 모드(m2)를 식별할 수 있다.
조절 회로(122)는 제 2 이미지 데이터의 인코딩 모드(m2) 및 제 1 세트의 조건들(c0)에 기초하여 제 2 세트의 조건들(c11, c12, c13, c14, c15, 이하 c1)을 생성할 수 있다. 제 2 세트의 조건들(c1)은 각각 인코딩 모드들(m0)에 대응할 수 있다.
제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 조건(c12)은 제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 조건(c02)에 기초하여 생성될 수 있다. 예로서, 조건(c12)은 조건(c02)을 포함할 수 있다. 다른 예로서, 조건(c12)의 범위는 조건(c02)의 범위보다 클 수 있다.
나머지 조건들(c11, c13, c14, c15)은 조건들(c02, c12) 사이의 관계 및 조건들(c01, c03, c04, c05)에 기초하여 생성될 수 있다. 예로서, 나머지 조건들(c11, c13, c14, c15)은 조건(c12)과 조건들(c01, c03, c04, c05)이 서로 겹치지 않도록 조건들(c02, c03, c04, c05)을 조절하여 얻어질 수 있다.
조건(c12)은 에러 값 및 조건(c02)에 기초하여 생성될 수 있다. 에러 값은 이미지 처리 과정에서 발생하는 노이즈(noise) 또는 디서(dither)에 대응하는 값일 수 있다. 에러 값은 주기적으로 또는 임의로 갱신될 수 있다. 에러 값은 노이즈(noise) 또는 디서(dither)의 변화에 기초하여 갱신될 수 있다. 나머지 조건들(c11, c13, c14, c15)은 에러 값 및 조건들(c01, c03, c04, c05)에 기초하여 생성될 수 있다. 제 1 세트의 조건들(c0), 제 2 세트의 조건들(c1) 및 에러 값 사이의 관계는 도 8 및 도 9를 참조하여 자세하게 설명될 것이다.
결정 회로(123)는 변환 값(cv1) 및 제 2 세트의 조건들(c1)에 대한 정보에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 예로서, 변환 값(cv1)이 인코딩 모드(m1)에 대응하는 조건(c11)을 만족하는 경우, 결정 회로(123)는 제 3 이미지 데이터의 인코딩 모드를 인코딩 모드(m1)로 결정할 수 있다.
시각 't12'에서, 인코딩 모드 결정 회로(120)는 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다. 생성 회로(121)는 제 4 이미지 데이터에 기초하는 변환 값(cv2)을 생성할 수 있다. 조절 회로(122)는 제 3 이미지 데이터의 인코딩 모드(m1)에 기초하여 제 2 세트의 조건들(c1)을 조절할 수 있다.
조절 회로(122)는 제 3 이미지 데이터의 인코딩 모드(m1)를 식별할 수 있다. 조절 회로(122)는 제 3 이미지 데이터의 인코딩 모드(m1) 및 제 1 세트의 조건들(c0)에 기초하여 제 2 세트의 조건들(c1)을 조절할 수 있다. 조절 회로(122)는 시각 't8'에서 제 2 세트의 조건들(c1)을 생성했던 것과 유사한 방법으로 제 2 세트의 조건들(c1)을 조절할 수 있다.
제 2 세트의 조건들(c1)은 제 2 세트의 조건들(c21, c22, c23, c24, c25, 이하 c2)로 변경될 수 있다. 조절된 제 2 세트의 조건들(c2)은 각각 인코딩 모드들(m0)에 대응할 수 있다.
제 3 이미지 데이터의 인코딩 모드(m1)에 대응하는 조건(c21)은 제 3 이미지 데이터의 인코딩 모드(m1)에 대응하는 조건(c01)에 기초하여 생성될 수 있다. 예로서, 조건(c21)은 조건(c01)을 포함할 수 있다. 다른 예로서, 조건(c21)의 범위는 조건(c01)의 범위보다 클 수 있다. 나머지 조건들(c22, c23, c24, c25)은 조건들(c01, c21) 사이의 관계 및 조건들(c02, c03, c04, c05)에 기초하여 생성될 수 있다.
도 7은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다. 본 발명의 이해를 돕기 위해 도 4 및 도 5가 함께 참조된다.
제 2 이미지 데이터의 인코딩 모드와 제 3 이미지 데이터의 인코딩 모드가 동일한 경우, 인코딩 모드 결정 회로(120)가 제 4 이미지 데이터의 인코딩 모드를 결정하는 동작이 도 7을 참조하여 설명될 것이다.
인코딩 모드 결정 회로(120)는 도 6을 참조하여 설명된 동작들과 대응하거나 동일한 동작들을 제공할 수 있다. 따라서, 중복되는 설명은 이하 생략된다.
다만, 결정 회로(123)는 제 3 이미지 데이터의 인코딩 모드를 제 2 이미지 데이터의 인코딩 모드와 동일한 인코딩 모드(m2)로 결정할 수 있다.
제 3 이미지 데이터의 인코딩 모드와 제 2 이미지 데이터의 인코딩 모드가 동일한 경우, 인코딩 모드 결정 회로(120)는 제 2 세트의 조건들(c1)을 유지할 수 있다. 따라서, 인코딩 모드 결정 회로(120)는 도 6에 도시된 조절된 제 2 세트의 조건들(c2) 대신 제 2 세트의 조건들(c1)에 기초하여 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다.
도 8은 도 4의 결정 회로의 예시적인 동작을 설명하기 위한 타이밍도이다. 본 발명의 이해를 돕기 위해 도 6이 함께 참조된다.
도 6에 도시된 제 1 세트의 조건들(c0), 제 2 세트의 조건들(c1), 및 조절된 제 2 세트의 조건들(c2) 사이의 예시적인 관계들이 도 8을 참조하여 설명될 것이다. 도 8을 참조하여 설명되는 인코딩 모드 결정 회로(120)의 동작들은 도 6을 참조하여 설명된 인코딩 모드 결정 회로(120)의 동작들에 대응할 수 있다. 따라서, 중복되는 설명은 이하 생략된다.
시각 't4'에서, 결정 회로(123)는 변환 값(cv0) 및 제 1 세트의 조건들(c0)에 대한 정보에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 제 1 세트의 조건들(c0)은 변환 값(cv0)이 각각 제 1 세트의 조건들(c0)의 하단 경계 값들(b01, b02, b03, b05, b06)에서부터 제 1 세트의 조건들(c0)의 상단 경계 값들(b02, b03, b04, b06, b07) 사이에 위치하는 것일 수 있다. 예로서, 제 1 세트의 조건(c02)은 변환 값(cv0)이 하단 경계 값(b02)부터 상단 경계 값(b03) 사이에 위치하는 것일 수 있다. 결정 회로(123)는 변환 값(cv0)이 하단 경계 값(b02)부터 상단 경계 값(b03) 사이에 위치하는 경우 제 2 이미지 데이터의 인코딩 모드를 인코딩 모드(m2)로 결정할 수 있다.
조절 회로(122)는 제 1 세트의 조건들(c0)에 대한 정보를 포함할 수 있다. 예로서, 조절 회로(122)에 포함되는 정보는 제 1 세트의 조건들(c0)의 경계 값들(b01, b02, b03, b04, b05, b06, b07)일 수 있다.
시각 't8'에서, 조절 회로(122)는 에러 값(e0), 제 2 이미지 데이터의 인코딩 모드(m2), 및 제 1 세트의 조건들(c0)에 기초하여 제 2 세트의 조건들(c1)을 생성할 수 있다. 에러 값(e0)은 제 2 이미지 데이터의 인코딩 모드(m2)에 대응할 수 있다. 에러 값들은 각각 인코딩 모드들(m0)에 대응할 수 있다. 에러 값들은 서로 동일하거나 상이할 수 있다.
제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 제 2 세트의 조건(c12)은 에러 값(e0), 제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)에 기초하여 생성될 수 있다. 예로서, 제 2 세트의 조건(c12)의 하단 경계 값은 제 1 세트의 조건(c02)의 하단 경계 값(b02)에서 에러 값(e0)을 뺀 값일 수 있다. 제 2 세트의 조건(c12)의 상단 경계 값은 제 1 세트의 조건(c02)의 상단 경계 값(b03)에서 에러 값(e0)을 더한 값일 수 있다. 따라서, 제 2 세트의 조건(c12)이 제 1 세트의 조건(c02)을 포함할 수 있다.
제 1 세트의 조건(c02)의 범위는 하단 경계 값(b02)에서 상단 경계 값(b03)까지일 수 있다. 제 2 세트의 조건(c12)의 범위는 하단 경계 값(b02-e0)에서 상단 경계 값(b03+e0)까지일 수 있다. 따라서, 제 1 세트의 조건(c02)의 범위보다 제 2 세트의 조건(c12)의 범위가 클 수 있다.
제 2 세트의 나머지 조건들(c11, c13, c14, c15)은 조건들(c02, c12) 사이의 관계 및 제 1 세트의 조건들(c01, c03, c04, c05)에 기초하여 생성될 수 있다. 예로서, 조건들(c02, c12) 각각의 하단 경계 값들 사이의 차이는 에러 값(e0)일 수 있다.
예로서, 제 2 세트의 조건들(c13, c14, c15)의 하단 경계 값들은 제 1 세트의 조건들(c03, c04, c05)의 하단 경계 값들(b03, b04, b05, b06)에서 에러 값(e0)을 더한 값일 수 있다. 제 2 세트의 조건들(c13, c14)의 상단 경계 값들은 제 1 세트의 조건들(c03, c04)의 상단 경계 값들(b04, b06)에서 에러 값(e0)을 더한 값일 수 있다. 제 2 세트의 조건(c11)의 상단 경계 값은 제 1 세트의 조건들(c01)의 상단 경계 값(b02)에서 에러 값(e0)을 뺀 값일 수 있다.
제 1 세트의 조건들(c0)의 전체 범위(b07-b01)는 제 2 세트의 조건들(c1)의 전체 범위(b07-b01)와 동일할 수 있다. 예로서, 제 1 세트의 조건들(c0)의 경계 값들 중 가장 작은 경계 값(b01)과 제 2 세트의 조건들(c1)의 경계 값들 중 가장 작은 경계 값(b01)은 동일할 수 있다. 제 1 세트의 조건들(c0)의 경계 값들 중 가장 큰 경계 값(b07)과 제 2 세트의 조건들(c1)의 경계 값들 중 가장 큰 경계 값(b07)은 동일할 수 있다.
다만, 본 발명은 이에 한정되지 않고, 에러 값(e0) 및 제 1 세트의 조건들(c0)에 기초하여 다양한 방법으로 제 2 세트의 조건들(c1)을 생성할 수 있다. 예로서, 조건들(c01, c11) 각각의 하단 경계 값들 사이의 차이는 에러 값(e0)에 비례하는 값일 수 있다.
조절 회로(122)는 제 2 세트의 조건들(c1)에 대한 정보를 포함할 수 있다. 예로서, 조절 회로(122)에 포함되는 정보는 제 2 세트의 조건들(c1)의 경계 값들일 수 있다.
시각 't8'에서, 결정 회로(123)는 변환 값(cv1) 및 제 2 세트의 조건들(c1)에 대한 정보에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 예로서, 결정 회로(123)는 변환 값(cv1)이 제 2 세트의 조건(c11)의 하단 경계 값(b01)부터 제 2 세트의 조건(c11)의 상단 경계 값(b02-e0) 사이에 위치하는 경우 제 3 이미지 데이터의 인코딩 모드를 인코딩 모드(m1)로 결정할 수 있다.
시각 't12'에서, 조절 회로(122)는 에러 값(e1), 제 3 이미지 데이터의 인코딩 모드(m1), 및 제 1 세트의 조건들(c0)에 기초하여 제 2 세트의 조건들(c1)을 조절할 수 있다. 에러 값들 중 에러 값(e1)은 제 3 이미지 데이터의 인코딩 모드(m1)에 대응할 수 있다. 에러 값(e0)은 에러 값(e1)과 동일하거나 상이할 수 있다.
에러 값(e1), 제 3 이미지 데이터의 인코딩 모드(m1), 및 제 1 세트의 조건들(c0)에 기초하여 조절된 제 2 세트의 조건들(c2)의 경계 값들은 에러 값(e0), 제 2 이미지 데이터의 인코딩 모드(m2), 및 제 1 세트의 조건들(c0)에 기초하여 생성된 제 2 세트의 조건들(c1)의 경계 값들에 대응할 수 있다. 따라서, 중복되는 설명은 이하 생략된다.
도 9는 도 8의 제 1 세트의 조건들과 제 2 세트의 조건들 사이의 차이를 설명하기 위한 개념도이다. 본 발명의 이해를 돕기 위해 도 8이 함께 참조된다.
도 9를 참조하면, 제 2 이미지 데이터로부터 얻어지는 변환 값(cv0)은 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)을 만족할 수 있다. 따라서, 제 2 이미지 데이터의 인코딩 모드는 인코딩 모드(m2)로 결정될 수 있다.
도 5를 참조하여 설명된 것처럼, 인터페이스(110)는 메인 프로세서(1700)로부터 제 2 이미지 데이터, 및 제 3 이미지 데이터를 연속하여 순차적으로 수신할 수 있다. 메인 프로세서(1700)에서 연속하여 송신되는 복수의 이미지 데이터는 동일하거나 유사한 정보를 포함할 수 있다. 메인 프로세서(1700)에서 연속하여 송신되는 제 2 이미지 데이터 및 제 3 이미지 데이터는 동일하거나 유사한 화소 값들을 포함할 수 있다. 따라서, 이미지 처리 과정에서 노이즈 또는 디서가 발생하지 않는 경우, 제 2 이미지 데이터가 수신된 이후에 수신되는 제 3 이미지 데이터로부터 얻어지는 변환 값(cv11)이 제 1 세트의 조건(c02)을 만족할 수 있다.
다만, 이미지 처리 과정에서 노이즈 또는 디서가 발생하는 경우, 제 3 이미지 데이터에 포함된 화소 값들이 변경될 수 있다. 이 경우, 변환 값(cv11) 대신 변환 값(cv1)이 생성될 수 있다.
도 9를 참조하면, 제 3 이미지 데이터로부터 얻어지는 변환 값(cv1)은 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)을 만족할 수 없다. 따라서, 인코딩 모드 결정 회로(120)에서 고정적으로 제 1 세트의 조건들(c0)에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정하는 경우, 제 2 이미지 데이터의 인코딩 모드는 인코딩 모드(m1)로 결정될 수 있다. 따라서, 인코딩 모드가 고정적인 조건들에 기초하여 결정되는 경우, 동일하거나 유사한 정보를 포함하는 이미지 데이터에 대해 상이한 인코딩 모드들이 결정될 수 있다. 이 경우, 플리커가 발생할 수 있다.
본 발명의 실시 예에 따른 인코딩 모드 결정 회로(120)는 유동적인 조건들에 기초하여 복수의 이미지 데이터 각각의 인코딩 모드를 결정할 수 있다. 예로서, 인코딩 모드 결정 회로(120)는 제 1 세트의 조건들(c0), 및 제 2 세트의 조건들(c1)에 기초하여 각각 제 2 이미지 데이터의 인코딩 모드, 및 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 제 2 세트의 조건들(c1)에 기초하여, 제 3 이미지 데이터의 인코딩 모드는 인코딩 모드(m2)로 결정될 수 있다.
도 9를 참조하면, 제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 제 2 세트의 조건(c12)의 범위는 제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)의 범위보다 커질 수 있다. 예로서, 제 2 세트의 조건(c12)의 상단 경계 값(b03+e0)은 제 1 세트의 조건(c02)의 상단 경계 값(b03)보다 에러 값(e0)만큼 커질 수 있다. 에러 값(e0)은 노이즈나 디서에 의해 발생될 수 있는 변환 값(cv11)과 변환 값(cv1) 사이의 차이 값 중 가장 큰 값일 수 있다. 따라서, 본 발명은 연속하여 순차적으로 수신되는 복수의 이미지 데이터 중 동일하거나 유사한 정보를 포함하는 복수의 이미지 데이터 각각의 인코딩 모드가 노이즈나 디서에 의해 서로 상이하게 결정되는 것을 방지할 수 있다. 결과적으로, 플리커가 감소될 수 있다.
도 10은 도 8의 제 1 세트의 조건들 및 제 2 세트의 조건들의 일 실시 예를 나타내기 위한 표이다. 본 발명의 이해를 돕기 위해, 도 8이 함께 참조된다.
도 10에 도시된 제 1 세트의 조건들 각각의 경계 값들은 정수로 표현될 수 있다. 도 10에 도시된 제 2 세트의 조건들 각각의 경계 값들은 정수로 표현될 수 있다. 예로서, 인코딩 모드(m1)에 대응하는 제 1 세트의 조건(c02)의 하단 경계 값(b02), 및 상단 경계 값(b03)은 각각 '10', 및 '20'일 수 있다.
에러 값(e0)은 '5'일 수 있다. 따라서, 제 2 이미지 데이터의 인코딩 모드(m2)에 대응하는 제 2 세트의 조건(c12)의 하단 경계 값(b02-e0), 및 상단 경계 값(b03+e0)이 각각 '5', 및 '25'가 될 수 있다. 따라서, 제 2 세트의 조건(c12)의 범위가 제 1 세트의 조건(c02)의 범위보다 클 수 있다. 제 2 세트의 조건(c12)이 제 1 세트의 조건(c02)을 포함할 수 있다.
도 11은 이미지 데이터로부터 얻어지는 변환 값의 일 실시 예를 나타내기 위한 표이다. 본 발명의 이해를 돕기 위해, 도 10이 함께 참조된다.
생성 회로(121)는 이미지 데이터를 수신할 수 있다. 생성 회로(121)는 수신된 이미지 데이터에 기초하여 변환 값을 생성할 수 있다. 변환 값은 이미지 데이터에 포함되는 화소 값들 사이의 차이 값들에 기초하여 생성될 수 있다. 이미지 데이터는 R(Red)의 화소 값, G(Green)의 화소 값, 및 B(Blue)의 화소 값을 포함할 수 있다. 변환 값은 이미지 데이터에 포함되는 화소 값들 사이의 차이 값들 중 최대 값일 수 있다.
예로서, 제 2 이미지 데이터에 포함되는 R의 화소 값, G의 화소 값, 및 B의 화소 값이 각각 '90', '100', 및 '102'일 수 있다. 제 2 이미지 데이터로부터 얻어지는 변환 값(cv0)은 '12'일 수 있다. 변환 값(cv0)은 '10'에서 '20' 사이에 위치하므로, 도 10에 도시된 제 1 세트의 조건들(c0)에 의하면, 제 2 이미지 데이터의 인코딩 모드는 인코딩 모드(m2)로 결정될 수 있다.
노이즈 또는 디서가 발생하지 않는 경우, 제 3 이미지 데이터에 포함된 정보는 제 2 이미지 데이터에 포함된 정보와 실질적으로 동일할 수 있다. 제 3 이미지 데이터에 포함되는 R의 화소 값, G의 화소 값, 및 B의 화소 값이 각각 '90', '100', 및 '101'일 수 있다. 제 3 이미지 데이터로부터 얻어지는 변환 값(cv11)은 '11'일 수 있다. 변환 값(cv11)은 '10'에서 '20' 사이에 위치하므로, 도 10에 도시된 제 1 세트의 조건들(c0)에 의하면, 제 3 이미지 데이터의 인코딩 모드는 인코딩 모드(m2)로 결정될 수 있다.
다만, 노이즈 또는 디서에 의해, 제 3 이미지 데이터에 포함된 화소 값들이 변경될 수 있다. 제 3 이미지 데이터에 포함되는 R의 화소 값, G의 화소 값, 및 B의 화소 값이 각각 '90', '100', 및 '98'로 변경될 수 있다. 제 2 이미지 데이터로부터 얻어지는 변환 값(cv1)은 '8'일 수 있다. 변환 값(cv1)은 '10'에서 '20' 사이에 위치하지 않으므로, 인코딩 모드 결정 회로(120)에서 고정적으로 제 1 세트의 조건들(c0)에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정하는 경우, 제 3 이미지 데이터의 인코딩 모드는 인코딩 모드(m1)로 결정될 수 있다.
본 발명의 실시 예에 따른 인코딩 모드 결정 회로(120)는 유동적으로 제 2 세트의 조건들(c1)에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 변환 값(cv1)은 '5'에서 '25' 사이에 위치하므로, 도 10에 도시된 제 2 세트의 조건들(c1)에 의하면, 제 3 이미지 데이터의 인코딩 모드는 인코딩 모드(m2)로 결정될 수 있다.
도 12는 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 3 이미지 데이터의 인코딩 모드가 결정되기까지의 디스플레이 구동 회로의 동작을 설명하기 위한 흐름도이다. 본 발명의 이해를 돕기 위해, 도 5가 함께 참조된다.
S110 동작에서, 인터페이스(110)는 메인 프로세서(1700)로부터 제 2 이미지 데이터를 수신할 수 있다.
S120 동작에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 2 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 제 1 세트의 조건들을 이용하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다.
S130 동작에서, 인코더(130)는 결정된 인코딩 모드로 제 2 이미지 데이터를 인코딩할 수 있다.
S140 동작에서, 메모리(140)는 인코딩된 제 2 이미지 데이터를 저장할 수 있다.
S150 동작에서, 디코더(150)는 메모리(140)에 저장된 제 2 이미지 데이터를 디코딩할 수 있다.
S160 동작에서, 인터페이스(110)는 메인 프로세서(1700)로부터 제 3 이미지 데이터를 수신할 수 있다.
S170 동작에서, 인코딩 모드 결정 회로(120)는 디코딩된 제 2 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 디코딩된 제 2 이미지 데이터에 기초하여 제 2 이미지 데이터의 인코딩 모드를 식별할 수 있다. 인코딩 모드 결정 회로(120)는 제 2 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들에 기초하여 제 2 세트의 조건들을 생성할 수 있다.
S180 동작에서, 인코딩 모드 결정 회로(120)는 인터페이스(110)로부터 제 3 이미지 데이터를 수신할 수 있다. 인코딩 모드 결정 회로(120)는 제 2 세트의 조건들을 이용하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다.
도 13은 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 3 이미지 데이터의 인코딩 모드가 결정되기까지의 인코딩 모드 결정 회로의 동작을 설명하기 위한 흐름도이다. 본 발명의 이해를 돕기 위해, 도 5 및 도 6이 함께 참조된다.
S210 동작에서, 생성 회로(121)는 인터페이스(110)로부터 제 2 이미지 데이터를 수신할 수 있다.
S220 동작에서, 생성 회로(121)는 제 2 이미지 데이터로부터 변환 값(cv0)을 생성할 수 있다.
S225, S230, 및 S235 동작에서, 결정 회로(123)는 변환 값(cv0) 및 제 1 세트의 조건들(c0)에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다. 결정 회로(123)는 제 1 세트의 조건들(c0) 중에서 변환 값(cv0)이 만족하는 조건을 결정할 수 있다. 결정 회로(123)는 변환 값(cv0)이 인코딩 모드(m1)에 대응하는 제 1 세트의 조건(c01)을 만족하는지 여부부터 검사할 수 있다. 변환 값(cv0)이 제 1 세트의 조건(c01)을 만족하지 않는 경우, 결정 회로(123)는 다음 인코딩 모드(m2)에 대응하는 제 1 세트의 조건(c02)을 만족하는지 여부를 검사할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 제 1 세트의 조건들(c0)이 검사되는 순서는 임의로 설정될 수 있다.
S240 동작에서, 결정 회로(123)는 결정된 제 2 이미지 데이터의 인코딩 모드에 대한 정보를 포함하는 신호(s1)를 생성할 수 있다. 결정 회로(123)는 신호(s1)를 인코더(130)로 송신할 수 있다.
S250 동작에서, 생성 회로(121)는 인터페이스(110)로부터 제 3 이미지 데이터를 수신할 수 있다.
S260 동작에서, 생성 회로(121)는 제 3 이미지 데이터로부터 변환 값을 생성할 수 있다.
S270 동작에서, 조절 회로(122)는 디코딩된 제 2 이미지 데이터를 수신할 수 있다. 조절 회로(122)는 디코딩된 제 2 이미지 데이터에 기초하여 제 2 이미지 데이터의 인코딩 모드를 식별할 수 있다.
S280 동작에서, 조절 회로(122)는 제 2 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들(c0)에 기초하여 제 2 세트의 조건들(c1)을 생성할 수 있다.
S285, S290, 및 S295 동작에서, 결정 회로(123)는 변환 값(cv1) 및 제 2 세트의 조건들(c1)에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다. 결정 회로(123)는 제 2 세트의 조건들(c1) 중에서 변환 값(cv1)이 만족하는 조건을 결정할 수 있다. 결정 회로(123)는 변환 값(cv1)이 인코딩 모드(m1)에 대응하는 제 2 세트의 조건(c11)을 만족하는지 여부부터 검사할 수 있다. 변환 값(cv1)이 제 2 세트의 조건(c11)을 만족하지 않는 경우, 결정 회로(123)는 다음 인코딩 모드(m2)에 대응하는 제 2 세트의 조건(c12)을 만족하는지 여부를 검사할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 제 2 세트의 조건들(c1)이 검사되는 순서는 임의로 설정될 수 있다.
S297 동작에서, 결정 회로(123)는 결정된 제 3 이미지 데이터의 인코딩 모드에 대한 정보가 포함된 신호(s1)를 생성할 수 있다. 결정 회로(123)는 신호(s1)를 인코더(130)로 송신할 수 있다.
도 14는 도 5의 제 2 이미지 데이터가 수신된 이후부터 제 4 이미지 데이터의 인코딩 모드가 결정되기까지의 조절 회로의 동작을 설명하기 위한 흐름도이다. 본 발명의 이해를 돕기 위해, 도 5가 함께 참조된다.
S310 동작에서, 조절 회로(122)는 신호(s3)를 결정 회로(123)로 송신할 수 있다. 신호(s3)는 제 1 세트의 조건들(c0)에 관한 정보를 포함할 수 있다. 결정 회로(123)는 제 1 세트의 조건들(c0)에 기초하여 제 2 이미지 데이터의 인코딩 모드를 결정할 수 있다.
S320 동작에서, 조절 회로(122)는 디코딩된 제 2 이미지 데이터를 수신할 수 있다. 조절 회로(122)는 디코딩된 제 2 이미지 데이터에 기초하여 제 2 이미지 데이터의 인코딩 모드를 식별할 수 있다.
S330 동작에서, 조절 회로(122)는 제 2 이미지 데이터의 인코딩 모드 및 제 1 세트의 조건들에 기초하여 제 2 세트의 조건들(c1)을 생성할 수 있다.
S340 동작에서, 조절 회로(122)는 신호(s3)를 결정 회로(123)로 송신할 수 있다. 신호(s3)는 제 2 세트의 조건들(c1)에 관한 정보를 포함할 수 있다. 결정 회로(123)는 제 2 세트의 조건들(c1)에 기초하여 제 3 이미지 데이터의 인코딩 모드를 결정할 수 있다.
S350 동작에서, 조절 회로(122)는 디코딩된 제 3 이미지 데이터를 수신할 수 있다. 조절 회로(122)는 디코딩된 제 3 이미지 데이터에 기초하여 제 3 이미지 데이터의 인코딩 모드를 식별할 수 있다.
S360 동작에서, 조절 회로(122)는 제 2 이미지 데이터의 인코딩 모드와 제 3 이미지 데이터의 인코딩 모드가 동일한지 여부를 검사할 수 있다.
제 2 이미지 데이터의 인코딩 모드와 제 3 이미지 데이터의 인코딩 모드가 동일한 경우, S370 동작에서, 조절 회로(122)는 제 2 세트의 조건들(c1)을 유지할 수 있다.
제 2 이미지 데이터의 인코딩 모드와 제 3 이미지 데이터의 인코딩 모드가 상이한 경우, S375 동작에서, 조절 회로(122)는 제 2 세트의 조건들(c1)이 제 2 세트의 조건들(c2)로 변경되도록 제 2 세트의 조건들(c1)을 조절할 수 있다.
S380 동작에서, 조절 회로(122)는 신호(s3)를 결정 회로(123)로 송신할 수 있다. 신호(s3)는 제 2 세트의 조건들(c1)에 관한 정보를 포함할 수 있다. 결정 회로(123)는 제 2 세트의 조건들(c1)에 기초하여 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다.
S385 동작에서, 조절 회로(122)는 신호(s3)를 결정 회로(123)로 송신할 수 있다. 신호(s3)는 조절된 제 2 세트의 조건들(c2)에 관한 정보를 포함할 수 있다. 결정 회로(123)는 조절된 제 2 세트의 조건들(c2)에 기초하여 제 4 이미지 데이터의 인코딩 모드를 결정할 수 있다.
몇몇 실시 예에서, 인코딩 모드 결정 회로(120)는 위에서 설명된 동작들을 수행하도록 구성되는 하드웨어 회로(예컨대, 아날로그 회로, 디지털/논리 회로 등)로 구현될 수 있다. 이 실시 예들에서, 인코딩 모드 결정 회로(120)의 하드웨어 회로는 주어진 입력 값들 또는 신호들에 기초하여 의도된 출력 값들 또는 신호들을 출력하도록 설계될 수 있다.
몇몇 실시 예에서, 인코딩 모드 결정 회로(120)의 위에서 설명된 동작들은 소프트웨어/펌웨어의 프로그램 코드로 구현될 수 있고, 인코딩 모드 결정 회로(120)는 프로그램 코드의 명령어 집합을 실행할 수 있는 프로세서 코어를 포함할 수 있다. 이 실시 예들에서, 프로그램 코드는 다양한 수치의 정보를 포함하고 주어진 입력 값들에 대응하는 출력 값들을 출력하도록 작성될 수 있다.
몇몇 실시 예에서, 인코딩 모드 결정 회로(120)는 하드웨어와 소프트웨어의 하이브리드 형태로 구현될 수 있다. 이 실시 예들에서, 인코딩 모드 결정 회로(120)의 일부 동작들은 하드웨어 회로 상에서 구현될 수 있고, 나머지 동작들은 프로세서 코어 상에서 구현될 수 있다. 예로서, 하드웨어 회로 및 프로세서 코어는 FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit) 등과 같은 전용 회로를 포함할 수 있다.
몇몇 실시 예에서, 인코딩 모드들 및 조건들과 관련되는 정보는 메모리 소자(예컨대, 레지스터, 룩업 테이블 등)에 저장될 수 있다. 이 메모리 소자는 인코딩 모드 결정 회로(120) 내부에 포함되거나 인코딩 모드 결정 회로(120) 외부에 제공될 수 있다. 몇몇 실시 예에서, 인코딩 모드들 및 조건들과 관련되는 정보는 프로그램 코드에 삽입될 수 있고, 프로그램 코드의 데이터가 메모리 소자에 저장될 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 제 1 이미지 데이터, 제 2 이미지 데이터, 및 제 3 이미지 데이터를 순차적으로 연속하여 수신하고, 인코딩 모드들에 각각 대응하는 제 1 세트의 조건들에 기초하여 상기 인코딩 모드들 중에서 상기 제 2 이미지 데이터를 인코딩하기 위한 제 1 인코딩 모드를 결정하고, 상기 인코딩 모드들에 각각 대응하는 제 2 세트의 조건들에 기초하여 상기 인코딩 모드들 중에서 상기 제 3 이미지 데이터를 인코딩하기 위한 제 2 인코딩 모드를 결정하도록 구성되는 인코딩 모드 결정 회로; 및
    상기 제 1 인코딩 모드로 상기 제 2 이미지 데이터를 인코딩하도록 구성되는 인코더를 포함하되,
    상기 제 1 세트의 제 1 조건 및 상기 제 2 세트의 제 2 조건이 상기 제 1 인코딩 모드에 대응하고 상기 제 1 이미지 데이터를 인코딩하기 위한 제 3 인코딩 모드가 상기 제 1 인코딩 모드와 상이한 경우, 상기 제 2 조건의 제 1 범위는 상기 제 1 조건의 제 2 범위보다 큰 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    상기 인코딩 모드 결정 회로는,
    상기 제 1 범위가 상기 제 2 범위보다 크도록 상기 제 1 세트의 상기 조건들을 상기 제 2 세트의 상기 조건들로 조절하도록 더 구성되는 디스플레이 구동 회로.
  3. 제 1 항에 있어서,
    상기 인코딩 모드 결정 회로는,
    상기 제 2 이미지 데이터로부터 얻어지는 변환 값 및 상기 제 1 세트의 상기 조건들에 기초하여 상기 제 1 인코딩 모드를 결정하도록 더 구성되는 디스플레이 구동 회로.
  4. 제 1 항에 있어서,
    상기 인코딩 모드들은 각각 에러 값들에 대응하고,
    상기 제 1 범위와 상기 제 2 범위 사이의 차이는 상기 에러 값들 중 상기 제 1 인코딩 모드에 대응하는 에러 값과 관련되는 디스플레이 구동 회로.
  5. 제 4 항에 있어서,
    상기 에러 값들은 디서 또는 디스플레이 구동 회로에서 발생하는 노이즈의 변화에 기초하여 갱신되는 디스플레이 구동 회로.
  6. 인코딩 모드들에 각각 대응하는 제 1 세트의 조건들에 기초하여, 제 1 이미지 데이터를 인코딩하기 위한 제 1 인코딩 모드를 결정하도록 구성되는 인코딩 모드 결정 회로; 및
    상기 제 1 인코딩 모드로 상기 제 1 이미지 데이터를 인코딩하도록 구성되는 인코더를 포함하되,
    상기 인코딩 모드 결정 회로는,
    상기 제 1 이미지 데이터가 수신된 이후에 수신되는 제 2 이미지 데이터를 인코딩하기 위한 제 2 인코딩 모드를 결정하고,
    상기 인코딩 모드들에 각각 대응하는 제 2 세트의 조건들에 기초하여, 상기 제 2 이미지 데이터에 뒤이어 연속하여 수신되는 제 3 이미지 데이터를 인코딩하기 위한 제 3 인코딩 모드를 결정하도록 더 구성되고,
    상기 제 2 인코딩 모드에 대응하는 상기 제 2 세트의 제 1 조건은 상기 제 2 인코딩 모드에 대응하는 상기 제 1 세트의 제 2 조건을 포함하는 디스플레이 구동 회로.
  7. 제 6 항에 있어서,
    상기 제 1 세트의 상기 조건들은 주기적으로 또는 임의로 갱신되는 디스플레이 구동 회로.
  8. 제 6 항에 있어서,
    상기 인코딩 모드 결정 회로는,
    상기 디스플레이 구동 회로가 리셋(reset)된 이후에 상기 제 3 이미지 데이터가 처음으로 수신되는 경우 상기 제 1 세트의 상기 조건들에 기초하여 상기 제 3 인코딩 모드를 결정하도록 더 구성되는 디스플레이 구동 회로.
  9. 제 6 항에 있어서,
    상기 인코딩 모드 결정 회로는,
    상기 제 2 인코딩 모드 및 상기 제 1 세트의 상기 조건들에 기초하여 상기 제 2 세트의 상기 조건들을 생성하도록 더 구성되는 디스플레이 구동 회로.
  10. 제 6 항에 있어서,
    상기 인코딩 모드 결정 회로는,
    상기 제 3 이미지 데이터로부터 얻어지는 변환 값이 상기 제 1 조건을 만족하는 경우 상기 제 2 세트의 상기 조건들을 유지하도록 더 구성되는 디스플레이 구동 회로.
KR1020180069241A 2018-06-15 2018-06-15 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법 KR102618692B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180069241A KR102618692B1 (ko) 2018-06-15 2018-06-15 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법
US16/257,420 US20190385508A1 (en) 2018-06-15 2019-01-25 Display driver circuit and method for reducing influence of noise or dither
CN201910461781.7A CN110610681B (zh) 2018-06-15 2019-05-30 减少噪声或抖动影响的显示驱动器电路
US16/866,930 US11527191B2 (en) 2018-06-15 2020-05-05 Display driver circuit and method for reducing influence of noise or dither

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069241A KR102618692B1 (ko) 2018-06-15 2018-06-15 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20190142120A true KR20190142120A (ko) 2019-12-26
KR102618692B1 KR102618692B1 (ko) 2024-01-02

Family

ID=68839378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069241A KR102618692B1 (ko) 2018-06-15 2018-06-15 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법

Country Status (3)

Country Link
US (2) US20190385508A1 (ko)
KR (1) KR102618692B1 (ko)
CN (1) CN110610681B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081397A (ko) * 2014-01-03 2015-07-14 삼성전자주식회사 디스플레이 구동 장치 및 이미지 데이터 처리 장치의 동작 방법
US20150304674A1 (en) * 2013-10-25 2015-10-22 Mediatek Inc. Method and apparatus for improving visual quality by using neighboring pixel information in flatness check and/or applying smooth function to quantization parameters/pixel values
WO2017088810A1 (en) * 2015-11-27 2017-06-01 Mediatek Inc. Method and apparatus of entropy coding and context modelling for video and image coding

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000683B1 (ko) 1993-05-31 1997-01-16 삼성전자 주식회사 해상도 가변 적응적 화상압축/복원방법 및 장치
US7801215B2 (en) 2001-07-24 2010-09-21 Sasken Communication Technologies Limited Motion estimation technique for digital video encoding applications
JP4169340B2 (ja) 2002-11-25 2008-10-22 カシオ計算機株式会社 表示パネル用出力信号生成回路、デジタルカメラ及び表示パネル用出力信号生成方法
US9210441B2 (en) 2003-06-25 2015-12-08 Thomson Licensing Fast mode-decision encoding for interframes
US9560371B2 (en) 2003-07-30 2017-01-31 Avocent Corporation Video compression system
US7991238B2 (en) 2004-04-30 2011-08-02 Neiversan Networks Co. Llc Adaptive compression of multi-level images
US8422546B2 (en) 2005-05-25 2013-04-16 Microsoft Corporation Adaptive video encoding using a perceptual model
JP2007166039A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 画像符号化装置
KR100728031B1 (ko) 2006-01-23 2007-06-14 삼성전자주식회사 가변 블록 크기 움직임 예측을 위한 부호화 모드 결정 방법및 장치
KR100705974B1 (ko) 2006-01-25 2007-04-10 주식회사 휴맥스 디스플레이 시스템 및 디스플레이 패널에 따른 영상 신호출력 방법
JP4169768B2 (ja) 2006-02-24 2008-10-22 三菱電機株式会社 画像符号化装置、画像処理装置、画像符号化方法、及び画像処理方法
AU2006346583B2 (en) * 2006-07-28 2011-04-28 Kabushiki Kaisha Toshiba Image encoding and decoding method and apparatus
KR100856223B1 (ko) 2006-10-19 2008-09-03 삼성전자주식회사 Ｈ．２６４ 인코더의 적응적 인코딩 모드 결정 장치 및결정 방법
JP4350742B2 (ja) 2006-12-19 2009-10-21 キヤノン株式会社 映像処理装置及び映像処理装置の制御方法
JP2011087195A (ja) 2009-10-16 2011-04-28 Sony Corp 画像処理装置および画像処理方法
KR101452713B1 (ko) * 2009-10-30 2014-10-21 삼성전자주식회사 픽처 경계의 부호화 단위를 부호화, 복호화 하는 방법 및 장치
US9491432B2 (en) 2010-01-27 2016-11-08 Mediatek Inc. Video processing apparatus for generating video output satisfying display capability of display device according to video input and related method thereof
US8749620B1 (en) 2010-02-20 2014-06-10 Lytro, Inc. 3D light field cameras, images and files, and methods of using, operating, processing and viewing same
JP2011244160A (ja) 2010-05-17 2011-12-01 Toshiba Corp 再生装置および再生方法
JP5747378B2 (ja) 2011-03-18 2015-07-15 株式会社日立国際電気 画像転送システム、画像転送方法、画像受信装置、画像送信装置、及び、画像撮像装置
JP2013051660A (ja) 2011-08-04 2013-03-14 Sony Corp 送信装置、送信方法および受信装置
US9332283B2 (en) * 2011-09-27 2016-05-03 Broadcom Corporation Signaling of prediction size unit in accordance with video coding
JP6074587B2 (ja) 2012-08-06 2017-02-08 株式会社Ｊｏｌｅｄ 表示パネル、表示装置ならびに電子機器
RU2619886C2 (ru) 2013-03-26 2017-05-19 Долби Лабораторис Лайсэнзин Корпорейшн Кодирование перцепционно-квантованного видеоконтента в многоуровневом кодировании vdr
JP2015222400A (ja) 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置、表示システム及び画像処理回路
KR102347418B1 (ko) 2015-09-25 2022-01-06 에스케이하이닉스 주식회사 데이터 처리 장치 및 그것의 동작 방법
CN106960648A (zh) 2016-01-08 2017-07-18 中华映管股份有限公司 显示装置及显示面板的驱动方法
US11223852B2 (en) * 2016-03-21 2022-01-11 Qualcomm Incorporated Coding video data using a two-level multi-type-tree framework
US10455228B2 (en) * 2016-03-21 2019-10-22 Qualcomm Incorporated Determining prediction parameters for non-square blocks in video coding
US20180048914A1 (en) 2016-08-11 2018-02-15 Novatek Microelectronics Corp. Image processing method and related apparatus
US20180139444A1 (en) 2016-11-16 2018-05-17 Mediatek Inc. Method and Apparatus of Video Coding Using Flexible Quadtree and Binary Tree Block Partitions
RU2018131580A (ru) 2016-12-26 2021-01-26 Нек Корпорейшн Способ кодирования видео, способ декодирования видео, устройство кодирования видео, устройство декодирования видео и программа

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150304674A1 (en) * 2013-10-25 2015-10-22 Mediatek Inc. Method and apparatus for improving visual quality by using neighboring pixel information in flatness check and/or applying smooth function to quantization parameters/pixel values
KR20150081397A (ko) * 2014-01-03 2015-07-14 삼성전자주식회사 디스플레이 구동 장치 및 이미지 데이터 처리 장치의 동작 방법
WO2017088810A1 (en) * 2015-11-27 2017-06-01 Mediatek Inc. Method and apparatus of entropy coding and context modelling for video and image coding

Also Published As

Publication number Publication date
KR102618692B1 (ko) 2024-01-02
CN110610681B (zh) 2024-05-07
CN110610681A (zh) 2019-12-24
US20190385508A1 (en) 2019-12-19
US20200265770A1 (en) 2020-08-20
US11527191B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
KR102446033B1 (ko) 색역 변환 방법 및 이를 채용한 표시 장치
CN101198070B (zh) 用于提高图像可见度的设备和方法
JP5607831B2 (ja) 色域外の色座標を使用したデータ伝送
JP2018136535A (ja) ディスプレイシステム及びディスプレイへのデータ転送方法
US10438526B2 (en) Display driver, and display device and system including the same
US9401126B2 (en) Display driver for pentile-type pixels and display device including the same
CN112215760A (zh) 一种图像处理的方法及装置
TWI459346B (zh) 顯示驅動裝置
US11651719B2 (en) Enhanced smoothness digital-to-analog converter interpolation systems and methods
US20160307540A1 (en) Linear scaling in a display pipeline
US20170345356A1 (en) Display Driving Apparatus And Operating Method Thereof
US11049429B2 (en) Electronic device for blending layer of image data
US20230083748A1 (en) Display driver circuit supporting operation in a low power mode of a display device
TWI696154B (zh) 低延遲顯示系統及方法
JP6664409B2 (ja) 適応的カラーグレード補間方法及びデバイス
KR102618692B1 (ko) 노이즈 또는 디서의 영향을 감소시키기 위한 디스플레이 구동 회로 및 방법
JP2005221853A (ja) コントローラドライバ，携帯端末，及び表示パネル駆動方法
KR20210105236A (ko) 디스플레이 장치 및 그 제어 방법
TWI489445B (zh) 即時色域映對系統與即時色域映對方法
US11164500B2 (en) Device and method for color gamut adjustment
TWI628644B (zh) 驅動電路及其運作方法
CN116994520A (zh) Led显示控制方法、装置、显示设备及可读存储介质
KR20230158353A (ko) 디스플레이 구동 회로 및 디스플레이 구동 회로의 구동 방법
JP2006189564A (ja) 画像表示装置
JP2017122839A (ja) 画像処理装置、画像処理装置の制御方法及び画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right